JPH06196860A - 厚膜多層基板 - Google Patents
厚膜多層基板Info
- Publication number
- JPH06196860A JPH06196860A JP43A JP34278892A JPH06196860A JP H06196860 A JPH06196860 A JP H06196860A JP 43 A JP43 A JP 43A JP 34278892 A JP34278892 A JP 34278892A JP H06196860 A JPH06196860 A JP H06196860A
- Authority
- JP
- Japan
- Prior art keywords
- glass insulating
- insulating layer
- thick film
- window
- circuit component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】最上層のガラス絶縁層４に形成されるレーザー
トリミング用の窓１０によるデッドスペースの低減、回
路部品配置自由度及び配線設計自由度の向上が可能な厚
膜多層基板を提供する。 【構成及び効果】少なくとも最上層のガラス絶縁層４に
設けたレーザートリミング用の窓１０の直上に回路部品
８１を配置しているので、デッドスペースの低減と回路
部品配置自由度の増大が可能となる。また、回路部品配
置自由度の向上に応じて、配線自由度が向上し、無駄な
配線引き回しを減らして配線抵抗損失も低減できる。
トリミング用の窓１０によるデッドスペースの低減、回
路部品配置自由度及び配線設計自由度の向上が可能な厚
膜多層基板を提供する。 【構成及び効果】少なくとも最上層のガラス絶縁層４に
設けたレーザートリミング用の窓１０の直上に回路部品
８１を配置しているので、デッドスペースの低減と回路
部品配置自由度の増大が可能となる。また、回路部品配
置自由度の向上に応じて、配線自由度が向上し、無駄な
配線引き回しを減らして配線抵抗損失も低減できる。
Description
【０００１】
【産業上の利用分野】本発明は厚膜多層基板に関する。
【０００２】
【従来技術】従来の厚膜多層基板において、ガラス絶縁
層の内部に抵抗体を形成する場合、図６、図７に示すよ
うに、セラミック基板１上に厚膜抵抗６を印刷、焼成
し、このセラミック基板１上に複数層のガラス絶縁層２
〜４を順次、印刷、焼成し、ガラス絶縁層２〜４上に配
線パタンを印刷、焼成し、更に厚膜抵抗６のレーザート
リミングは下記の時点で実施している。
層の内部に抵抗体を形成する場合、図６、図７に示すよ
うに、セラミック基板１上に厚膜抵抗６を印刷、焼成
し、このセラミック基板１上に複数層のガラス絶縁層２
〜４を順次、印刷、焼成し、ガラス絶縁層２〜４上に配
線パタンを印刷、焼成し、更に厚膜抵抗６のレーザート
リミングは下記の時点で実施している。
【０００３】まず第一の従来技術では全ガラス絶縁層の
焼成前に実施する。第二の従来技術では図６に示すよう
に全ガラス絶縁層２〜４の焼成後に全ガラス絶縁層２〜
４を開口して設けた窓を通して実施する。第三に図７に
示すように、上部のガラス絶縁層３、４に設けた窓を通
しかつ最下層のガラス絶縁層２を透過して実施する。上
記したガラス絶縁層２〜４に開口した窓は、レーザート
リミングをガラス絶縁層形成後に実施できるので、ガラ
ス絶縁層２〜４の焼成による厚膜抵抗６の抵抗値変動を
除去できるという利点を有している。
焼成前に実施する。第二の従来技術では図６に示すよう
に全ガラス絶縁層２〜４の焼成後に全ガラス絶縁層２〜
４を開口して設けた窓を通して実施する。第三に図７に
示すように、上部のガラス絶縁層３、４に設けた窓を通
しかつ最下層のガラス絶縁層２を透過して実施する。上
記したガラス絶縁層２〜４に開口した窓は、レーザート
リミングをガラス絶縁層形成後に実施できるので、ガラ
ス絶縁層２〜４の焼成による厚膜抵抗６の抵抗値変動を
除去できるという利点を有している。
【０００４】
【発明が解決しようとする課題】しかしながら、上記し
たガラス絶縁層４などに設けたレーザートリミング用の
窓は、ガラス絶縁層４などの表面における配線引き回し
や回路部品配置の制約となり、自由で効率的な回路部品
配置、配線の障害になっていた。特に、このようなレー
ザートリミング厚膜抵抗を多数配設する場合、最上層の
ガラス絶縁層４の表面は穴だらけとなり、回路部品の最
適な配置の障害となり、配線引き回しの困難、配線抵抗
の増大といった問題も生じた。
たガラス絶縁層４などに設けたレーザートリミング用の
窓は、ガラス絶縁層４などの表面における配線引き回し
や回路部品配置の制約となり、自由で効率的な回路部品
配置、配線の障害になっていた。特に、このようなレー
ザートリミング厚膜抵抗を多数配設する場合、最上層の
ガラス絶縁層４の表面は穴だらけとなり、回路部品の最
適な配置の障害となり、配線引き回しの困難、配線抵抗
の増大といった問題も生じた。
【０００５】本発明は上記問題点に鑑みなされたもので
あり、最上層のガラス絶縁層に形成されるレーザートリ
ミング用の窓によるデッドスペースの低減が可能な厚膜
多層基板を提供することを、その目的としている。
あり、最上層のガラス絶縁層に形成されるレーザートリ
ミング用の窓によるデッドスペースの低減が可能な厚膜
多層基板を提供することを、その目的としている。
【０００６】
【課題を解決するための手段】本発明の厚膜多層基板
は、セラミック基板と、前記セラミック基板上に形成さ
れた厚膜抵抗及び配線と、前記セラミック基板上に交互
に形成されたガラス絶縁層及び配線と、前記厚膜抵抗の
レーザートリミング領域の直上の前記ガラス絶縁層の少
なくとも一部を開口する窓と、最上層の前記ガラス絶縁
層上に固定される回路部品とを備える厚膜多層基板にお
いて、前記回路部品は、前記窓の直上に配設されること
を特徴としている。
は、セラミック基板と、前記セラミック基板上に形成さ
れた厚膜抵抗及び配線と、前記セラミック基板上に交互
に形成されたガラス絶縁層及び配線と、前記厚膜抵抗の
レーザートリミング領域の直上の前記ガラス絶縁層の少
なくとも一部を開口する窓と、最上層の前記ガラス絶縁
層上に固定される回路部品とを備える厚膜多層基板にお
いて、前記回路部品は、前記窓の直上に配設されること
を特徴としている。
【０００７】
【作用及び発明の効果】本発明の厚膜多層基板では、最
上層のガラス絶縁層に設けたレーザートリミング用の窓
の直上に回路部品を配置しているので、デッドスペース
の低減が可能となる。また、回路部品位置を窓直上に設
定して配線設計することにより、配線引き回しを減らす
ことができ、配線抵抗損失の低減も可能となる。
上層のガラス絶縁層に設けたレーザートリミング用の窓
の直上に回路部品を配置しているので、デッドスペース
の低減が可能となる。また、回路部品位置を窓直上に設
定して配線設計することにより、配線引き回しを減らす
ことができ、配線抵抗損失の低減も可能となる。
【０００８】
【実施例】（実施例１）本発明の厚膜多層基板の一実施
例を図１を参照して説明する。図１は、アルミナ基板１
上に３層のガラス絶縁層２〜４を有する厚膜多層基板を
示す。
例を図１を参照して説明する。図１は、アルミナ基板１
上に３層のガラス絶縁層２〜４を有する厚膜多層基板を
示す。
【０００９】基板１上には内部配線５、厚膜抵抗６が印
刷、焼成されており、その上にガラス絶縁層２〜４が形
成され、ガラス絶縁層４上には表面配線７、保護ガラス
７１が形成されている。また、ガラス絶縁層４上には回
路部品８１〜８３がはんだ付けされている。９はビアホ
ールに充填された孔部充填導体である。ガラス絶縁層３
〜４には厚膜抵抗６のレーザートリミング領域６１の直
上に位置してレーザートリミング用の窓１０が開口され
ており、この窓１０からレーザー光を照射して厚膜抵抗
６のレーザートリミングがなされている。
刷、焼成されており、その上にガラス絶縁層２〜４が形
成され、ガラス絶縁層４上には表面配線７、保護ガラス
７１が形成されている。また、ガラス絶縁層４上には回
路部品８１〜８３がはんだ付けされている。９はビアホ
ールに充填された孔部充填導体である。ガラス絶縁層３
〜４には厚膜抵抗６のレーザートリミング領域６１の直
上に位置してレーザートリミング用の窓１０が開口され
ており、この窓１０からレーザー光を照射して厚膜抵抗
６のレーザートリミングがなされている。
【００１０】特にこの実施例では、窓１０の直上に回路
部品８１が配設されている。回路部品８１は両端にはん
だ付け用の電極面８１ａ、８１ｂを有するチップ状受動
部品であり、電極面８１ａ、８１ｂは、窓１０の周辺ま
で延設された表面配線７にはんだ付けされている。もち
ろん回路部品８１は、リードをもつＩＣなどの能動部品
でもよい。
部品８１が配設されている。回路部品８１は両端にはん
だ付け用の電極面８１ａ、８１ｂを有するチップ状受動
部品であり、電極面８１ａ、８１ｂは、窓１０の周辺ま
で延設された表面配線７にはんだ付けされている。もち
ろん回路部品８１は、リードをもつＩＣなどの能動部品
でもよい。
【００１１】以下、この厚膜多層基板の製造工程を説明
する。 （厚膜抵抗形成工程）まず、図２に示すように、Ａｇ粉
末にバインダとしてのエチルセルロースと溶剤としての
テルビネオールなどとを混練して導体ペーストを作成
し、次に約１６００℃で焼成されたアルミナ基板１上に
この導体ペーストを印刷し、空気中、８００〜９５０℃
で約１０分間保持する焼成プロファイルにて焼成して配
線５を形成する。
する。 （厚膜抵抗形成工程）まず、図２に示すように、Ａｇ粉
末にバインダとしてのエチルセルロースと溶剤としての
テルビネオールなどとを混練して導体ペーストを作成
し、次に約１６００℃で焼成されたアルミナ基板１上に
この導体ペーストを印刷し、空気中、８００〜９５０℃
で約１０分間保持する焼成プロファイルにて焼成して配
線５を形成する。
【００１２】次に、１２００〜１５００℃で溶融後、水
中急冷し、粉砕した所定の混合比率のＰｂＯ、Ａｌ2 Ｏ
3 、ＳｉＯ2 、Ｂ2 Ｏ3 混合物などからなる平均粒径２
〜５μｍのガラス粉末５０〜８０ｖｏｌ％にＲｕ０2 粉
末所定ｖｏｌ％を混合した混合粉末を形成し、この混合
粉末に溶剤（例えばテルピネオール）、バインダ（例え
ばエチルセルロース）を入れて混練して抵抗体ペースト
を作成し、この抵抗体ペーストをアルミナ基板１の表面
に印刷し、空気中８００〜９５０℃で約１０分間保持す
る焼成プロファイルにて焼成して厚膜抵抗６を形成す
る。 （ガラス絶縁層の最下層を厚膜抵抗上に形成する工程）
次に、図３に示すように、１２００〜１５００℃で溶融
後、水中急冷し、粉砕した所定の混合比率のＣａＯ、Ａ
ｌ2 Ｏ3 、ＺｒＯ、ＰｂＯなどの混合物からなる平均粒
径２〜５μｍのガラス粉末に、溶剤（例えばテルピネオ
ール）、バインダ（例えばエチルセルロース）を所定量
加え、混練してガラスペーストを作成する。このガラス
ペーストをアルミナ基板１上に印刷し、空気中、８００
〜９５０℃で約１０分間保持する焼成プロファイルにて
焼成してガラス絶縁層２を形成する。 （残部のガラス絶縁層及び内部配線形成工程）次に、図
４に示すように、上記したガラス絶縁層２の製造工程と
同じ工程でガラス絶縁層３を形成し、次に、上記導体ペ
ーストをガラス絶縁層２、３の互いに連通するビアホー
ルにスクリーン印刷して充填し、空気中、８００〜９５
０℃で約１０分間保持する焼成プロファイルにて焼成し
て孔部充填導体９の下部を形成する。
中急冷し、粉砕した所定の混合比率のＰｂＯ、Ａｌ2 Ｏ
3 、ＳｉＯ2 、Ｂ2 Ｏ3 混合物などからなる平均粒径２
〜５μｍのガラス粉末５０〜８０ｖｏｌ％にＲｕ０2 粉
末所定ｖｏｌ％を混合した混合粉末を形成し、この混合
粉末に溶剤（例えばテルピネオール）、バインダ（例え
ばエチルセルロース）を入れて混練して抵抗体ペースト
を作成し、この抵抗体ペーストをアルミナ基板１の表面
に印刷し、空気中８００〜９５０℃で約１０分間保持す
る焼成プロファイルにて焼成して厚膜抵抗６を形成す
る。 （ガラス絶縁層の最下層を厚膜抵抗上に形成する工程）
次に、図３に示すように、１２００〜１５００℃で溶融
後、水中急冷し、粉砕した所定の混合比率のＣａＯ、Ａ
ｌ2 Ｏ3 、ＺｒＯ、ＰｂＯなどの混合物からなる平均粒
径２〜５μｍのガラス粉末に、溶剤（例えばテルピネオ
ール）、バインダ（例えばエチルセルロース）を所定量
加え、混練してガラスペーストを作成する。このガラス
ペーストをアルミナ基板１上に印刷し、空気中、８００
〜９５０℃で約１０分間保持する焼成プロファイルにて
焼成してガラス絶縁層２を形成する。 （残部のガラス絶縁層及び内部配線形成工程）次に、図
４に示すように、上記したガラス絶縁層２の製造工程と
同じ工程でガラス絶縁層３を形成し、次に、上記導体ペ
ーストをガラス絶縁層２、３の互いに連通するビアホー
ルにスクリーン印刷して充填し、空気中、８００〜９５
０℃で約１０分間保持する焼成プロファイルにて焼成し
て孔部充填導体９の下部を形成する。
【００１３】次に、上記したガラス絶縁層２の製造工程
と同じ工程でガラス絶縁層４を形成し、次に、上記ビア
ホールに連通するガラス絶縁層４のビアホールに導体ペ
ーストをスクリーン印刷して充填し、空気中、８００〜
９５０℃で約１０分間保持する焼成プロファイルにて焼
成して孔部充填導体９の上部を形成する。なお、ガラス
絶縁層３、４のビアホールと同じ印刷工程でレーザート
リミング用の窓１０が形成されるが、当然、窓１０には
孔部充填導体９は充填されない。 （表層回路形成工程）次に、図５に示す様に導体ペース
トをガラス絶縁層４表面に印刷し、８００〜９５０℃で
約１０分間保持する焼成プロファイルにて焼成して配線
７を形成し、その上に保護ガラスペーストを印刷し、空
気中、５００〜６５０℃をピーク温度とする焼成プロフ
ァイルにて焼成して保護ガラス層７１を形成した。
と同じ工程でガラス絶縁層４を形成し、次に、上記ビア
ホールに連通するガラス絶縁層４のビアホールに導体ペ
ーストをスクリーン印刷して充填し、空気中、８００〜
９５０℃で約１０分間保持する焼成プロファイルにて焼
成して孔部充填導体９の上部を形成する。なお、ガラス
絶縁層３、４のビアホールと同じ印刷工程でレーザート
リミング用の窓１０が形成されるが、当然、窓１０には
孔部充填導体９は充填されない。 （表層回路形成工程）次に、図５に示す様に導体ペース
トをガラス絶縁層４表面に印刷し、８００〜９５０℃で
約１０分間保持する焼成プロファイルにて焼成して配線
７を形成し、その上に保護ガラスペーストを印刷し、空
気中、５００〜６５０℃をピーク温度とする焼成プロフ
ァイルにて焼成して保護ガラス層７１を形成した。
【００１４】保護ガラスペーストは、１２００〜１５０
０℃で溶融後、水中急冷し、粉砕した所定の混合比率の
ＰｂＯ、ＳｉＯ2 、Ｂ2 Ｏ3 混合物からなる平均 粒径
２〜５μｍのガラス粉末に、溶剤（例えばテルピネオー
ル）、バインダ（例えばエチルセルロース）を所定量加
え、混練して作成した。 （レーザートリミング工程）次に、図５に示すように、
厚膜抵抗６の抵抗値をモニタしながら、厚膜抵抗６のレ
ーザートリミング領域にガラス絶縁層２を透過してレー
ザー光を照射し、厚膜抵抗をトリミングする。 （回路部品装着工程）次に、図１に示すように、ガラス
絶縁層４の表面に回路部品８１〜８３をはんだ付けして
工程を完了した。
０℃で溶融後、水中急冷し、粉砕した所定の混合比率の
ＰｂＯ、ＳｉＯ2 、Ｂ2 Ｏ3 混合物からなる平均 粒径
２〜５μｍのガラス粉末に、溶剤（例えばテルピネオー
ル）、バインダ（例えばエチルセルロース）を所定量加
え、混練して作成した。 （レーザートリミング工程）次に、図５に示すように、
厚膜抵抗６の抵抗値をモニタしながら、厚膜抵抗６のレ
ーザートリミング領域にガラス絶縁層２を透過してレー
ザー光を照射し、厚膜抵抗をトリミングする。 （回路部品装着工程）次に、図１に示すように、ガラス
絶縁層４の表面に回路部品８１〜８３をはんだ付けして
工程を完了した。
【００１５】また、基板形成プロセスにて導体ペースト
のＡｇ粉末の代わりにＡｇとＰｄあるいはＡｇとＰｔと
の混合粉を用いてもよい。またＣｕを用いることもでき
るが、この場合には酸化防止のため、焼成をＮ2 雰囲気
で行う必要がある。さらに、表層回路形成工程におい
て、導体ペーストを用いて配線形成後、この配線間に抵
抗体を形成する事もできる。この場合、ガラス絶縁層内
部の抵抗体と表面の抵抗体を同時にトリミングする事が
できる。 （実施例２）なお上記実施例では、レーザートリミング
用の窓１０はガラス絶縁層３、４にだけ設けたが、ガラ
ス絶縁層４だけに設けてこのガラス絶縁層４の窓からガ
ラス絶縁層２、３を透過してレーザートリミングを行う
こともできる。この場合にも、ガラス絶縁層４の窓１０
を覆って回路部品８１を配設することにより回路部品及
び配線の自由度が向上する。
のＡｇ粉末の代わりにＡｇとＰｄあるいはＡｇとＰｔと
の混合粉を用いてもよい。またＣｕを用いることもでき
るが、この場合には酸化防止のため、焼成をＮ2 雰囲気
で行う必要がある。さらに、表層回路形成工程におい
て、導体ペーストを用いて配線形成後、この配線間に抵
抗体を形成する事もできる。この場合、ガラス絶縁層内
部の抵抗体と表面の抵抗体を同時にトリミングする事が
できる。 （実施例２）なお上記実施例では、レーザートリミング
用の窓１０はガラス絶縁層３、４にだけ設けたが、ガラ
ス絶縁層４だけに設けてこのガラス絶縁層４の窓からガ
ラス絶縁層２、３を透過してレーザートリミングを行う
こともできる。この場合にも、ガラス絶縁層４の窓１０
を覆って回路部品８１を配設することにより回路部品及
び配線の自由度が向上する。
【図１】実施例の厚膜多層基板を示す模式断面図であ
る。
る。
【図２】実施例１の製造工程を示す模式断面図である。
【図３】実施例１の製造工程を示す模式断面図である。
【図４】実施例１の製造工程を示す模式断面図である。
【図５】実施例１の製造工程を示す模式断面図である。
【図６】従来の厚膜多層基板を示す模式断面図である。
【図７】従来の厚膜多層基板を示す模式断面図である。
１は基板、２〜４はガラス絶縁層、６は厚膜抵抗、７は
表面配線、８１は回路部品、１０はレーザートリミング
用の窓である。
表面配線、８１は回路部品、１０はレーザートリミング
用の窓である。
Claims (1)
- 【請求項１】 セラミック基板と、前記セラミック基板
上に形成された厚膜抵抗及び配線と、前記セラミック基
板上に交互に形成されたガラス絶縁層及び配線と、前記
厚膜抵抗のレーザートリミング領域の直上の前記ガラス
絶縁層の少なくとも一部を開口する窓と、最上層の前記
ガラス絶縁層上に固定される回路部品とを備える厚膜多
層基板において、 前記回路部品は、前記窓の直上に配設されることを特徴
とする厚膜多層基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34278892A JP3402478B2 (ja) | 1992-12-22 | 1992-12-22 | 厚膜多層基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP34278892A JP3402478B2 (ja) | 1992-12-22 | 1992-12-22 | 厚膜多層基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06196860A true JPH06196860A (ja) | 1994-07-15 |
| JP3402478B2 JP3402478B2 (ja) | 2003-05-06 |
Family
ID=18356507
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34278892A Expired - Fee Related JP3402478B2 (ja) | 1992-12-22 | 1992-12-22 | 厚膜多層基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3402478B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11284345A (ja) * | 1998-03-31 | 1999-10-15 | Kyocera Corp | 多層回路基板 |
| JP2006228851A (ja) * | 2005-02-16 | 2006-08-31 | Toppan Printing Co Ltd | 抵抗素子の形成方法 |
| JP2013045899A (ja) * | 2011-08-24 | 2013-03-04 | Dainippon Printing Co Ltd | 素子内蔵配線基板、及びその製造方法 |
-
1992
- 1992-12-22 JP JP34278892A patent/JP3402478B2/ja not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11284345A (ja) * | 1998-03-31 | 1999-10-15 | Kyocera Corp | 多層回路基板 |
| JP2006228851A (ja) * | 2005-02-16 | 2006-08-31 | Toppan Printing Co Ltd | 抵抗素子の形成方法 |
| JP2013045899A (ja) * | 2011-08-24 | 2013-03-04 | Dainippon Printing Co Ltd | 素子内蔵配線基板、及びその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3402478B2 (ja) | 2003-05-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4795670A (en) | Multilayer ceramic substrate with circuit patterns | |
| JP3331083B2 (ja) | 低温焼成セラミック回路基板 | |
| JPH06196860A (ja) | 厚膜多層基板 | |
| US6037045A (en) | Thick-film paste and ceramic circuit substrate using the same | |
| EP1178713B1 (en) | Multilayered board and method for fabricating the same | |
| JP3093601B2 (ja) | セラミック回路基板 | |
| JPH10107437A (ja) | 回路基板の製造方法 | |
| JPH09298368A (ja) | セラミック配線基板 | |
| JPH0346978B2 (ja) | ||
| JPH06224556A (ja) | 低温焼成多層基板 | |
| JP2885477B2 (ja) | 多層配線基板及びその製造方法 | |
| JP3635669B2 (ja) | 厚膜多層基板の製造方法 | |
| JPH0719968B2 (ja) | 多層ハイブリツドｉｃ基板の製造方法 | |
| JP3093602B2 (ja) | セラミック回路基板の製造方法 | |
| JP2000049431A (ja) | セラミック回路基板 | |
| JPH06244363A (ja) | 厚膜多層基板の製造方法 | |
| JPS6092697A (ja) | 複合積層セラミツク部品 | |
| JPH1098244A (ja) | 厚膜回路基板及びその製造方法 | |
| JPH0685103A (ja) | 回路基板及び回路基板の電極形成方法 | |
| JPH0612911A (ja) | 導電性組成物及び多層回路基板 | |
| JPH0818235A (ja) | 積層セラミック回路基板の製造方法 | |
| JPH06140764A (ja) | コンデンサ内蔵多層回路基板 | |
| JPS6025290A (ja) | 混成集積回路基板の製造方法 | |
| JPH0878847A (ja) | 低温焼成多層回路基板 | |
| JP2505107B2 (ja) | セラミック多層配線基板およびその製造法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090228 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100228 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110228 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120229 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |