JPH0719968B2 - 多層ハイブリツドｉｃ基板の製造方法 - Google Patents
多層ハイブリツドｉｃ基板の製造方法Info
- Publication number
- JPH0719968B2 JPH0719968B2 JP62095148A JP9514887A JPH0719968B2 JP H0719968 B2 JPH0719968 B2 JP H0719968B2 JP 62095148 A JP62095148 A JP 62095148A JP 9514887 A JP9514887 A JP 9514887A JP H0719968 B2 JPH0719968 B2 JP H0719968B2
- Authority
- JP
- Japan
- Prior art keywords
- resistor
- layer
- paste
- wiring
- internal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は抵抗体を多層配線基板の表面及びその内部に形
成した多層ハイブリツドIC基板の製造方法に係り、特に
抵抗値精度の高い抵抗体を形成するに好適な多層ハイブ
リツドIC起案の製造方法に関する。
成した多層ハイブリツドIC基板の製造方法に係り、特に
抵抗値精度の高い抵抗体を形成するに好適な多層ハイブ
リツドIC起案の製造方法に関する。
ガラスセラミツク・グリーンシートを用いて作成する多
層回路基板の製造方法においては、ガラスセラミツク・
グリーンシートの熱処理温度を800〜900℃とすることが
できるため、ガラスと導電性粉末（例えばRuO2,Bi2Ru2O
7,PbRuO3等）を主要成分とする厚膜抵抗体をガラスセラ
ミツク多層配線体と同時に熱処理することが可能であ
り、抵抗体を多層体の表面及び内部に印刷形成して一体
で熱処理して作成する小形・高密度多層ハイブリツドIC
基板が知られている。（例えば、特開昭58-17651号公報
又はProc of ISHM1986 pp426〜437） この種の多層回路基板において、基板表面の抵抗体はレ
ーザトリミング等の抵抗値調整法により例えばその抵抗
値精度を±0.5％に収めることが可能である。一方、内
部に形成した抵抗体の抵抗値精度±２％の調整方法とし
て、特開昭60-223150号公報では高電圧パルスを印加す
ることが示されている。この方法による抵抗値精度は±
５％とされているが、被調整抵抗体のみを配線回路内で
独立して取扱うことができず、また、配線間の絶縁性の
破壊の点から高集積多層回路基板への適用には問題があ
る。
層回路基板の製造方法においては、ガラスセラミツク・
グリーンシートの熱処理温度を800〜900℃とすることが
できるため、ガラスと導電性粉末（例えばRuO2,Bi2Ru2O
7,PbRuO3等）を主要成分とする厚膜抵抗体をガラスセラ
ミツク多層配線体と同時に熱処理することが可能であ
り、抵抗体を多層体の表面及び内部に印刷形成して一体
で熱処理して作成する小形・高密度多層ハイブリツドIC
基板が知られている。（例えば、特開昭58-17651号公報
又はProc of ISHM1986 pp426〜437） この種の多層回路基板において、基板表面の抵抗体はレ
ーザトリミング等の抵抗値調整法により例えばその抵抗
値精度を±0.5％に収めることが可能である。一方、内
部に形成した抵抗体の抵抗値精度±２％の調整方法とし
て、特開昭60-223150号公報では高電圧パルスを印加す
ることが示されている。この方法による抵抗値精度は±
５％とされているが、被調整抵抗体のみを配線回路内で
独立して取扱うことができず、また、配線間の絶縁性の
破壊の点から高集積多層回路基板への適用には問題があ
る。
上記従来技術では、内部に形成した抵抗体の抵抗値を高
精度に調整する方法がなく、精度の高い抵抗体は基板表
面にのみしか形成できないという問題があった。
精度に調整する方法がなく、精度の高い抵抗体は基板表
面にのみしか形成できないという問題があった。
本発明の目的は、抵抗値精度の高い抵抗体を内部にも形
成できる小形・高密度多層ハイブリツドIC基板の製造方
法を提供することにある。
成できる小形・高密度多層ハイブリツドIC基板の製造方
法を提供することにある。
上記目的は次の（１）〜（３）の工程順で行なうことを
特徴とする多層ハイブリツドIC基板の製造方法により達
成される。
特徴とする多層ハイブリツドIC基板の製造方法により達
成される。
（１） ガラスセラミック・グリーンシートに配線導
体、ヴイア導体を印刷形成し、それを複数枚積層した積
層体の表面に内部第１層抵抗値を印刷形成し、その上
に、第１のガラスセラミック絶縁体ペーストによって絶
縁層を、第１の導体ペーストによってヴイア充填、配線
を、さらに第１の抵抗体ペーストによって内部第２層抵
抗体を印刷形成し、それらを熱処理して焼結し、焼結体
とする工程 （２） 内部第１層抵抗体と内部第２層抵抗体の抵抗値
をレーザトリミングにより調整した後、前記焼結体上に
第２のガラスセラミック絶縁体ペーストによって絶縁層
を、第２の導体ペーストによってヴイアホール充填及び
表面配線を、第２の抵抗体ペーストによって表面抵抗体
をそれぞれ印刷形成し、熱処理を行ない、上層回路を形
成する工程 （３） レーザトリミングにより、表面抵抗体及び内部
第２層抵抗体の抵抗値を調整する工程 上記方法において、予め抵抗体をその表面と内部に配設
した多層配線基板を構成するガラスセラミツク絶縁体，
及び抵抗体の構成材料成分であるガラスの軟化温度が、
新たに形成される回路層の絶縁体，抵抗体及び導体の構
成材料成分であるガラスの軟化温度より高い材料により
構成している点にも特徴を有する。
体、ヴイア導体を印刷形成し、それを複数枚積層した積
層体の表面に内部第１層抵抗値を印刷形成し、その上
に、第１のガラスセラミック絶縁体ペーストによって絶
縁層を、第１の導体ペーストによってヴイア充填、配線
を、さらに第１の抵抗体ペーストによって内部第２層抵
抗体を印刷形成し、それらを熱処理して焼結し、焼結体
とする工程 （２） 内部第１層抵抗体と内部第２層抵抗体の抵抗値
をレーザトリミングにより調整した後、前記焼結体上に
第２のガラスセラミック絶縁体ペーストによって絶縁層
を、第２の導体ペーストによってヴイアホール充填及び
表面配線を、第２の抵抗体ペーストによって表面抵抗体
をそれぞれ印刷形成し、熱処理を行ない、上層回路を形
成する工程 （３） レーザトリミングにより、表面抵抗体及び内部
第２層抵抗体の抵抗値を調整する工程 上記方法において、予め抵抗体をその表面と内部に配設
した多層配線基板を構成するガラスセラミツク絶縁体，
及び抵抗体の構成材料成分であるガラスの軟化温度が、
新たに形成される回路層の絶縁体，抵抗体及び導体の構
成材料成分であるガラスの軟化温度より高い材料により
構成している点にも特徴を有する。
更に具体的に言えば、 ａ） 予め抵抗体をその表面と内部に配設した多層配線
基板を構成するガラスセラミツク絶縁体及び、抵抗体
は、夫々その構成材料成分であるガラスの軟化温度を70
0〜800℃の範囲として、熱処理温度を800〜900℃とし、 ｂ） 新たに形成される回路層の絶縁体・抵抗体・導体
は、夫々その構成材料成分であるガラスの軟化温度を50
0〜600℃の範囲として、熱処理温度を500〜650℃とする
ことにより達成できる。
基板を構成するガラスセラミツク絶縁体及び、抵抗体
は、夫々その構成材料成分であるガラスの軟化温度を70
0〜800℃の範囲として、熱処理温度を800〜900℃とし、 ｂ） 新たに形成される回路層の絶縁体・抵抗体・導体
は、夫々その構成材料成分であるガラスの軟化温度を50
0〜600℃の範囲として、熱処理温度を500〜650℃とする
ことにより達成できる。
この製造方法と材料の組合において、予め800〜900℃で
熱処理して形成した多層基板の抵抗体及びガラスセラミ
ツク絶縁体は、そのガラスの軟化温度が700〜800℃であ
るため、この多層基板上に新たに形成する550〜650℃の
範囲の熱処理温度ではそれぞれのガラスの再溶融がな
い。このため、熱処理履歴から受ける抵抗値の変化は高
々±５％の変動に留まる。
熱処理して形成した多層基板の抵抗体及びガラスセラミ
ツク絶縁体は、そのガラスの軟化温度が700〜800℃であ
るため、この多層基板上に新たに形成する550〜650℃の
範囲の熱処理温度ではそれぞれのガラスの再溶融がな
い。このため、熱処理履歴から受ける抵抗値の変化は高
々±５％の変動に留まる。
そこで、第１回目の抵抗値調整時に、予め形成した多層
基板の表面及び表面層直下の回路層の抵抗体の抵抗値を
±0.5％の精度で調整しておき、第２回目の抵抗値調整
時に、新たに形成した回路層表面の抵抗体及び先に形成
した多層基板の表面に当る内部の抵抗体の抵抗値を±0.
5％の精度で調整することにより、内部に抵抗体回路層
を２層に形成し、下方の抵抗体では精度±６％以内、上
方の抵抗体では精度±0.5％以内にすることができる。
基板の表面及び表面層直下の回路層の抵抗体の抵抗値を
±0.5％の精度で調整しておき、第２回目の抵抗値調整
時に、新たに形成した回路層表面の抵抗体及び先に形成
した多層基板の表面に当る内部の抵抗体の抵抗値を±0.
5％の精度で調整することにより、内部に抵抗体回路層
を２層に形成し、下方の抵抗体では精度±６％以内、上
方の抵抗体では精度±0.5％以内にすることができる。
なお、完成した抵抗体３層の基板の表面から、即ち第１
回目の抵抗値調整の工程を省略し、第２回目の抵抗値調
整の工程で内部の２層の抵抗体の抵抗値を調整すること
は容易に着想できるが、調整される抵抗体の抵抗値ばら
つきが大きく、設定抵抗値からの偏差が大きい場合、抵
抗体の切断幅が大きくなるため、例えば内部抵抗体の上
方投影面内には抵抗や配線等上層回路パタンを形成する
ことができなくなり、回路パタンレイアウト上の制約が
大きくとなり、抵抗体の内部形成の効果、即ち基板の小
形化の効果が激減する。
回目の抵抗値調整の工程を省略し、第２回目の抵抗値調
整の工程で内部の２層の抵抗体の抵抗値を調整すること
は容易に着想できるが、調整される抵抗体の抵抗値ばら
つきが大きく、設定抵抗値からの偏差が大きい場合、抵
抗体の切断幅が大きくなるため、例えば内部抵抗体の上
方投影面内には抵抗や配線等上層回路パタンを形成する
ことができなくなり、回路パタンレイアウト上の制約が
大きくとなり、抵抗体の内部形成の効果、即ち基板の小
形化の効果が激減する。
以下、本発明の実施例について説明する。
実施例1. 第１図に本発明の基本的な製造プロセスフローを示し、
第２図に完成された多層ハイブリツドIC基板の一例を示
す。
第２図に完成された多層ハイブリツドIC基板の一例を示
す。
第１ガラス質絶縁体１−１内に導体材料により配線や抵
抗体用電極の導体部２−１が形成され、この多層配線体
の表面直下の回路層に抵抗体３−１、表面に抵抗体３−
２が予め形成された多層部の上に、第２のガラス質絶縁
体１−２が形成され、この絶縁体表面に導体２−2,抵抗
体３−３が配設されており、最上部には表面回路の保護
コート６が形成されている。この多層配線の配線層間は
ヴィアＡにより導通がとられている。なお、ここで前記
１−１、前記２−１、前記３−１、前記３−２で構成さ
れる未熱処理物が本発明でいう積層体のことであり、前
記１−１、前記２−１、前記３−１、前記３−２で構成
される熱処理物が本発明でいう焼結体であり、前記３−
１、前記３−２が本発明でいう予め形成される抵抗体で
ある。
抗体用電極の導体部２−１が形成され、この多層配線体
の表面直下の回路層に抵抗体３−１、表面に抵抗体３−
２が予め形成された多層部の上に、第２のガラス質絶縁
体１−２が形成され、この絶縁体表面に導体２−2,抵抗
体３−３が配設されており、最上部には表面回路の保護
コート６が形成されている。この多層配線の配線層間は
ヴィアＡにより導通がとられている。なお、ここで前記
１−１、前記２−１、前記３−１、前記３−２で構成さ
れる未熱処理物が本発明でいう積層体のことであり、前
記１−１、前記２−１、前記３−１、前記３−２で構成
される熱処理物が本発明でいう焼結体であり、前記３−
１、前記３−２が本発明でいう予め形成される抵抗体で
ある。
次に、抵抗値精度の高い抵抗体を内部に形成する具体的
方法について説明する。この基板は基本的に軟化温度が
700〜800℃のガラスを構成成分とする材料系から成り、
その表面及び表面直下の回路層に抵抗体が予め形成され
た多層配線部と、軟化温度が500〜600℃のガラスを構成
成分とする材料系から成る多層配線部の上方に形成され
る上層回路層とからなる。
方法について説明する。この基板は基本的に軟化温度が
700〜800℃のガラスを構成成分とする材料系から成り、
その表面及び表面直下の回路層に抵抗体が予め形成され
た多層配線部と、軟化温度が500〜600℃のガラスを構成
成分とする材料系から成る多層配線部の上方に形成され
る上層回路層とからなる。
１） 抵抗体を形成した多層配線部の作成 酸化物重量換算でSiO228％、Al2O323％、B2O318％、BaO
24％、MgO2％、ZnO5％となるように酸化物、炭酸塩、水
酸化物等を出発原料として混合、溶融、冷却、粉砕して
得た軟化温度800℃のガラス粉末にAl2O3粉末20wt部、Zr
SiO4粉末10wt部を加え、混合して第１のガラスセラミッ
ク絶縁体の出発原料とした。
24％、MgO2％、ZnO5％となるように酸化物、炭酸塩、水
酸化物等を出発原料として混合、溶融、冷却、粉砕して
得た軟化温度800℃のガラス粉末にAl2O3粉末20wt部、Zr
SiO4粉末10wt部を加え、混合して第１のガラスセラミッ
ク絶縁体の出発原料とした。
この混合粉末に有機高分子樹脂（例えばブチラール樹
脂）、可塑剤（例えばブチルフタル酸ブテルグリコレー
ト）、有機溶剤（例えばトリクロルエチレン−テトラク
ロルエチレン−アルコールの混合物）を加え混練して、
セラミックグリーンシートを作成する常法に従がい、ド
クターブレードを有するキャスティング装置により、厚
さ0.25mmのグリーンテープを作成し、パンチ形抜きによ
り50mm角のグリーンシートを５枚作成した。
脂）、可塑剤（例えばブチルフタル酸ブテルグリコレー
ト）、有機溶剤（例えばトリクロルエチレン−テトラク
ロルエチレン−アルコールの混合物）を加え混練して、
セラミックグリーンシートを作成する常法に従がい、ド
クターブレードを有するキャスティング装置により、厚
さ0.25mmのグリーンテープを作成し、パンチ形抜きによ
り50mm角のグリーンシートを５枚作成した。
また、ガラスセラミックの出発原料混合粉を有機ビヒク
ル（有機高分子：例えばエチルセルロースと有機溶剤：
例えばトリデカノールの溶融粘性物）を加え、混練して
第１のガラスセラミツクのペーストを作成した。
ル（有機高分子：例えばエチルセルロースと有機溶剤：
例えばトリデカノールの溶融粘性物）を加え、混練して
第１のガラスセラミツクのペーストを作成した。
また、RuO2を導電性粉末とし、酸化物重量換算でSiO267
％，B2O323％，Al2O3３％，Na2O３％，K2O４％の軟化温
度が710℃のガラス粉末，抵抗値の温度係数調整剤（例
えばTiO2,Mn3O4等）を抵抗体特性を得るために所定割合
で混合し、有機ビヒクルを加えて第１の抵抗体ペースト
とした。
％，B2O323％，Al2O3３％，Na2O３％，K2O４％の軟化温
度が710℃のガラス粉末，抵抗値の温度係数調整剤（例
えばTiO2,Mn3O4等）を抵抗体特性を得るために所定割合
で混合し、有機ビヒクルを加えて第１の抵抗体ペースト
とした。
まず、５枚のグリーンシートに配線回路パタンに従つて
上下方向の配線形成に必要なヴイア（導通路）のための
スルーホールが0.2φのポンチによつて開孔される。次
にAg系導電ペーストをスクリーン印刷してシートのスル
ーホールへのペーストの充填とシート上への配線回路が
配設される。この時、第５層用のシートには、抵抗体用
電極も形成しておく。次いで調整した抵抗ペーストを同
様にスクリーン印刷して、当該電極間に抵抗膜（本発明
でいう予め形成される抵抗体）を塗布した。
上下方向の配線形成に必要なヴイア（導通路）のための
スルーホールが0.2φのポンチによつて開孔される。次
にAg系導電ペーストをスクリーン印刷してシートのスル
ーホールへのペーストの充填とシート上への配線回路が
配設される。この時、第５層用のシートには、抵抗体用
電極も形成しておく。次いで調整した抵抗ペーストを同
様にスクリーン印刷して、当該電極間に抵抗膜（本発明
でいう予め形成される抵抗体）を塗布した。
ここで、回路パタンが印刷塗布されたシートの回路層構
成に従つて積み重ね、100℃−500kg/cm2の加圧下で圧着
して配線積層体を形成した。
成に従つて積み重ね、100℃−500kg/cm2の加圧下で圧着
して配線積層体を形成した。
次いでこの積層体表面上に第１のガラスセラミツクペー
ストを印刷して膜厚45μｍの絶縁層を塗布した。この時
上方回路への導通路形成ためのスルーホールを絶縁層内
にペーストの未塗布部として形成しておく。乾燥後、Ag
系導電ペーストの印刷により、当該スルーホールへの導
体の充填と配線及び抵抗体用電極を配設しておき、調整
した抵抗体ペーストを印刷して抵抗体（本発明でいう予
め形成される抵抗体）をその表面と表面直下の回路層に
形成した積層体を形成した。
ストを印刷して膜厚45μｍの絶縁層を塗布した。この時
上方回路への導通路形成ためのスルーホールを絶縁層内
にペーストの未塗布部として形成しておく。乾燥後、Ag
系導電ペーストの印刷により、当該スルーホールへの導
体の充填と配線及び抵抗体用電極を配設しておき、調整
した抵抗体ペーストを印刷して抵抗体（本発明でいう予
め形成される抵抗体）をその表面と表面直下の回路層に
形成した積層体を形成した。
２） 熱処理 積層体を850℃−10分をピークとする厚膜焼成用ベルト
炉で熱処理し、抵抗体を２層形成した焼結体とした。
炉で熱処理し、抵抗体を２層形成した焼結体とした。
３） 抵抗値の調整 ここで、表面及び表面直下に予め形成した抵抗体をレー
ザトリミングし、抵抗値精度±0.5％に収めた。
ザトリミングし、抵抗値精度±0.5％に収めた。
４） 上層回路層（本発明でいう新たな回路層）の形成 酸化物重量換算でSiO210％，Al2O326％,ZnO56％,BaO7％
の軟化温度が560℃のガラス粉末に、Al2O3粉末7wt部を
加えて混合し、有機ビヒクルを加えて混練して第２のガ
ラスセラミツク絶縁体ペーストを作成し、これを既に熱
処理し、その抵抗体の抵抗値を調整した焼結体の表面に
スクリーン印刷し、膜厚45μｍの絶縁層を塗布する。こ
の時表面回路層のためのスルーホールを形成しておく。
の軟化温度が560℃のガラス粉末に、Al2O3粉末7wt部を
加えて混合し、有機ビヒクルを加えて混練して第２のガ
ラスセラミツク絶縁体ペーストを作成し、これを既に熱
処理し、その抵抗体の抵抗値を調整した焼結体の表面に
スクリーン印刷し、膜厚45μｍの絶縁層を塗布する。こ
の時表面回路層のためのスルーホールを形成しておく。
次いで、重量比でAg粉末88％とPd粉末12％の混合物に、
酸化物重量換算でSiO2５％pbO73％,ZnO11％，B2O311％
の軟化温度が510℃のガラス粉末12wt部を加え、有機ビ
ヒクルを加えて第２の導体ペーストとした。これをスク
リーン印刷して絶縁層内のスルーホールへの導体の充
填，表面配線及び部品接続用端子，抵抗体用電極の形成
を行なつた。さらにRuO2を導電性粉末とし、酸化物重量
換算でSiO220％,pbO64％，B2O315％，Al2O3１％の軟化
温度が500℃のガラス粉末，抵抗値の温度係数調剤剤と
の混合物に有機ビヒクルを加えて第２の抵抗ペーストと
し、これを新たに形成した回路層の表面に印刷塗布し
た。
酸化物重量換算でSiO2５％pbO73％,ZnO11％，B2O311％
の軟化温度が510℃のガラス粉末12wt部を加え、有機ビ
ヒクルを加えて第２の導体ペーストとした。これをスク
リーン印刷して絶縁層内のスルーホールへの導体の充
填，表面配線及び部品接続用端子，抵抗体用電極の形成
を行なつた。さらにRuO2を導電性粉末とし、酸化物重量
換算でSiO220％,pbO64％，B2O315％，Al2O3１％の軟化
温度が500℃のガラス粉末，抵抗値の温度係数調剤剤と
の混合物に有機ビヒクルを加えて第２の抵抗ペーストと
し、これを新たに形成した回路層の表面に印刷塗布し
た。
５） 熱処理 抵抗体を３層に形成した多層体を580℃−10分をピーク
とする厚膜焼成用ベルト炉で熱処理し、上層回路層（本
発明でいう新たな回路層）を形成した。
とする厚膜焼成用ベルト炉で熱処理し、上層回路層（本
発明でいう新たな回路層）を形成した。
６） 抵抗値の調整 ここで、表面に形成した抵抗体とともに、上層回路層
（本発明でいう新たな回路層）形成のための熱処理によ
つて生じた表面層直下の第２抵抗体（本発明でいう予め
形成される抵抗体）の抵抗値を±0.5％の精度で調整し
た。この時第１の抵抗体（本発明でいう予め形成される
抵抗体）層の抵抗体（３−１）を表面からレーザトリミ
ングすることは可能であるが、90μｍ厚の絶縁層を介し
ての調整では、常用以上の出力を要し、基板表面にクラ
ツクを生ずるため、中間の第２の抵抗体（本発明でいう
予め形成される抵抗体）の抵抗値調整に留める方がよ
い。ここで第１抵抗体（本発明でいう予め形成される抵
抗体）層の抵抗体の抵抗値精度は±６％以下、第２及び
表面層の抵抗体の抵抗値精度は±0.5％である。
（本発明でいう新たな回路層）形成のための熱処理によ
つて生じた表面層直下の第２抵抗体（本発明でいう予め
形成される抵抗体）の抵抗値を±0.5％の精度で調整し
た。この時第１の抵抗体（本発明でいう予め形成される
抵抗体）層の抵抗体（３−１）を表面からレーザトリミ
ングすることは可能であるが、90μｍ厚の絶縁層を介し
ての調整では、常用以上の出力を要し、基板表面にクラ
ツクを生ずるため、中間の第２の抵抗体（本発明でいう
予め形成される抵抗体）の抵抗値調整に留める方がよ
い。ここで第１抵抗体（本発明でいう予め形成される抵
抗体）層の抵抗体の抵抗値精度は±６％以下、第２及び
表面層の抵抗体の抵抗値精度は±0.5％である。
その後、基板表面回路の保護及び部品接続用はんだのレ
ジスト材として、基板表面にレジンを塗布し、硬化して
保護コードを形成した。
ジスト材として、基板表面にレジンを塗布し、硬化して
保護コードを形成した。
以上の回路基板の製造プロセスにおいて、 第１のガラスセラミツク粉のグリーンシートを印刷
用基体とし、この上に第１の導体ペースト，第１のガラ
スセラミツク絶縁ペーストを交互に印刷して多層配線体
を形成し、更にこの上に第１の抵抗ペースト，第１の導
体ペースト及び第１の絶縁体ペーストの印刷により２層
の抵抗体（本発明でいう予め形成される抵抗体）回路を
形成すること、 配線のみの多層化部分を予め熱処理した後、この上
に第１の抵抗体ペースト，第１の導体ペースト及び第１
の絶縁体ペーストを用いて抵抗体（本発明でいう予め形
成される抵抗体）２層の回路を形成すること、 上層回路層（本発明でいう新たな回路層）形成にお
いて、第２の（軟化温度が低いガラス系の）絶縁体，導
体をそれぞれ熱処理すること、 新たに形成した回路層の表面に抵抗体を形成せず、
内部にのみ抵抗体（本発明でいう予め形成される抵抗
体）を形成すること、 基板保護コートとして熱処理温度が上層回路層（本
発明でいう新たな回路層）用材料の最も低い軟化点より
一層低いガラス材を用いること、 等は本発明で対応できるものである。
用基体とし、この上に第１の導体ペースト，第１のガラ
スセラミツク絶縁ペーストを交互に印刷して多層配線体
を形成し、更にこの上に第１の抵抗ペースト，第１の導
体ペースト及び第１の絶縁体ペーストの印刷により２層
の抵抗体（本発明でいう予め形成される抵抗体）回路を
形成すること、 配線のみの多層化部分を予め熱処理した後、この上
に第１の抵抗体ペースト，第１の導体ペースト及び第１
の絶縁体ペーストを用いて抵抗体（本発明でいう予め形
成される抵抗体）２層の回路を形成すること、 上層回路層（本発明でいう新たな回路層）形成にお
いて、第２の（軟化温度が低いガラス系の）絶縁体，導
体をそれぞれ熱処理すること、 新たに形成した回路層の表面に抵抗体を形成せず、
内部にのみ抵抗体（本発明でいう予め形成される抵抗
体）を形成すること、 基板保護コートとして熱処理温度が上層回路層（本
発明でいう新たな回路層）用材料の最も低い軟化点より
一層低いガラス材を用いること、 等は本発明で対応できるものである。
以上本発明の実施例によれば、軟化点の異なるガラスセ
ラミツク絶縁材料，抵抗体用ガラス材料,2種の導体材料
及びコート材料を用い、熱処理工程が少なくとも２工程
となるという材料、及びプロセスについての煩雑な点が
あるものの、例えば±0.5％精度の抵抗体を表面のみな
らずその内部にも１層形成でき、また、±６％精度の抵
抗体層を更にその下層に形成でき、従来内部に形成した
抵抗体の抵抗値が±５％であつたことによつて生じた問
題点つまり、高精度抵抗体を表面にのみ形成するため、
表面の部品実装密度が上らないという問題を解決し、基
板の小型・高密度化を達成することができた。
ラミツク絶縁材料，抵抗体用ガラス材料,2種の導体材料
及びコート材料を用い、熱処理工程が少なくとも２工程
となるという材料、及びプロセスについての煩雑な点が
あるものの、例えば±0.5％精度の抵抗体を表面のみな
らずその内部にも１層形成でき、また、±６％精度の抵
抗体層を更にその下層に形成でき、従来内部に形成した
抵抗体の抵抗値が±５％であつたことによつて生じた問
題点つまり、高精度抵抗体を表面にのみ形成するため、
表面の部品実装密度が上らないという問題を解決し、基
板の小型・高密度化を達成することができた。
本発明によれば、抵抗値精度が±６％，±0.5％の抵抗
体を内部にしかも２層に形成することができるようにな
るため、配線の多層化とともにハイブリツドIC基板の小
型・高密度化が達成できる効果がある。
体を内部にしかも２層に形成することができるようにな
るため、配線の多層化とともにハイブリツドIC基板の小
型・高密度化が達成できる効果がある。
第１図は本発明に係る多層ハイブリツドIC基板製造の工
程を示すプロセスフロー図である。第２図は本発明の一
実施例を示す断面図である。 １−１……軟化温度が高いガラスセラミツク絶縁体
（１）、１−２……軟化温度が低いガラスセラミツク絶
縁体（２）、２−１……多層配線部用導体（１）、２−
２……上層回路用導体（２）、３−１……内部の第１層
抵抗体、３−２……内部の第２層抵抗体、３−３……表
面抵抗体、５……部品接続用端子、Ａ……ヴイア、６…
…保護コート
程を示すプロセスフロー図である。第２図は本発明の一
実施例を示す断面図である。 １−１……軟化温度が高いガラスセラミツク絶縁体
（１）、１−２……軟化温度が低いガラスセラミツク絶
縁体（２）、２−１……多層配線部用導体（１）、２−
２……上層回路用導体（２）、３−１……内部の第１層
抵抗体、３−２……内部の第２層抵抗体、３−３……表
面抵抗体、５……部品接続用端子、Ａ……ヴイア、６…
…保護コート
───────────────────────────────────────────────────── フロントページの続き (72)発明者 戸崎 博己 神奈川県横浜市戸塚区吉田町292番地 株 式会社日立製作所生産技術研究所内 (56)参考文献 特開 昭60−223150（ＪＰ，Ａ)
Claims (1)
- 【請求項１】次の（１）〜（３）の工程順で行なうこと
を特徴とする多層ハイブリッドIC基板の製造方法。 （１） ガラスセラミック・グリーンシートに配線導
体、ヴイア導体を印刷形成し、それを複数枚積層した積
層体の表面に内部第１層抵抗体を印刷形成し、その上
に、第１のガラスセラミック絶縁体ペーストによって絶
縁層を、第１の導体ペーストによってヴイア充填、配線
を、さらに第１の抵抗体ペーストによって内部第２層抵
抗体を印刷形成し、それらを熱処理して焼結し、焼結体
とする工程 （２） 内部第１層抵抗体と内部第２層抵抗体の抵抗値
をレーザトリミングにより調整した後、前記焼結体上に
第２のガラスセラミック絶縁体ペーストによって絶縁層
を、第２の導体ペーストによってヴイアホール充填及び
表面配線を、第２の抵抗体ペーストによって表面抵抗体
をそれぞれ印刷形成し、熱処理を行ない、上層回路を形
成する工程 （３） レーザトリミングにより、表面抵抗体及び内部
第２層抵抗体の抵抗値を調整する工程
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62095148A JPH0719968B2 (ja) | 1987-04-20 | 1987-04-20 | 多層ハイブリツドｉｃ基板の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62095148A JPH0719968B2 (ja) | 1987-04-20 | 1987-04-20 | 多層ハイブリツドｉｃ基板の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63261796A JPS63261796A (ja) | 1988-10-28 |
| JPH0719968B2 true JPH0719968B2 (ja) | 1995-03-06 |
Family
ID=14129714
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62095148A Expired - Lifetime JPH0719968B2 (ja) | 1987-04-20 | 1987-04-20 | 多層ハイブリツドｉｃ基板の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0719968B2 (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0691323B2 (ja) * | 1989-02-25 | 1994-11-14 | 大陽誘電株式会社 | 低温焼成型セラミック多層配線基板 |
| TW526693B (en) | 2000-06-15 | 2003-04-01 | Murata Manufacturing Co | Multilayer circuit component and method for manufacturing the same |
| JP4710974B2 (ja) | 2006-02-27 | 2011-06-29 | 株式会社村田製作所 | 回路パターンの形成方法 |
| WO2008029847A1 (fr) * | 2006-09-06 | 2008-03-13 | Tokuyama Corporation | Procédé de fabrication de substrat céramique et substrat céramique |
-
1987
- 1987-04-20 JP JP62095148A patent/JPH0719968B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63261796A (ja) | 1988-10-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4464420A (en) | Ceramic multilayer circuit board and a process for manufacturing the same | |
| US5896650A (en) | Method of making ceramic multilayer | |
| JPH0343786B2 (ja) | ||
| JPH0361359B2 (ja) | ||
| JPH0378798B2 (ja) | ||
| US20020098330A1 (en) | Glass-ceramic composition for ceramic electronic part, ceramic electronic part, and method for manufacturing multilayer ceramic electronic part | |
| JPH0992983A (ja) | セラミック多層基板の製造方法 | |
| JP3331083B2 (ja) | 低温焼成セラミック回路基板 | |
| JPH08236936A (ja) | 積層ガラス−セラミック回路基板 | |
| JPH0971472A (ja) | ガラスセラミック基板の製造方法 | |
| KR20000075996A (ko) | 수동 소자들이 내재된 세라믹 다층 인쇄 회로 기판 | |
| JPH0719968B2 (ja) | 多層ハイブリツドｉｃ基板の製造方法 | |
| EP1178713B1 (en) | Multilayered board and method for fabricating the same | |
| US5955938A (en) | RuO2 resistor paste, substrate and overcoat system | |
| JPH0346978B2 (ja) | ||
| JPH0226798B2 (ja) | ||
| JPH01166599A (ja) | 積層セラミック基板の製造方法 | |
| JP2515202B2 (ja) | セラミックス配線基板及びその製造方法 | |
| JP2000049431A (ja) | セラミック回路基板 | |
| JPS6092697A (ja) | 複合積層セラミツク部品 | |
| JPH06232528A (ja) | 混成集積回路基板及びその製法 | |
| JPH06196860A (ja) | 厚膜多層基板 | |
| JP3093602B2 (ja) | セラミック回路基板の製造方法 | |
| JPH01259597A (ja) | 多層回路基板の製造方法 | |
| JPH10215074A (ja) | セラミック多層基板およびその製造方法 |