KR20000075996A - 수동 소자들이 내재된 세라믹 다층 인쇄 회로 기판 - Google Patents

수동 소자들이 내재된 세라믹 다층 인쇄 회로 기판 Download PDF

Info

Publication number
KR20000075996A
KR20000075996A KR1019997008082A KR19997008082A KR20000075996A KR 20000075996 A KR20000075996 A KR 20000075996A KR 1019997008082 A KR1019997008082 A KR 1019997008082A KR 19997008082 A KR19997008082 A KR 19997008082A KR 20000075996 A KR20000075996 A KR 20000075996A
Authority
KR
South Korea
Prior art keywords
green tape
layers
capacitor
layer
glass
Prior art date
Application number
KR1019997008082A
Other languages
English (en)
Other versions
KR100516043B1 (ko
Inventor
엘렌 스크왈츠 토미
아소크 나라얀 프라후
애티가널 내래랸내소와미 스러램
마이클 제임스 리버래토레
폰뉴사미 파랜니사미
Original Assignee
윌리암 제이. 버크
사르노프 코포레이션
마찌다 가쯔히꼬
샤프 가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US08/812,172 external-priority patent/US5866240A/en
Priority claimed from US08/812,151 external-priority patent/US5953203A/en
Priority claimed from US09/031,745 external-priority patent/US6055151A/en
Application filed by 윌리암 제이. 버크, 사르노프 코포레이션, 마찌다 가쯔히꼬, 샤프 가부시키가이샤 filed Critical 윌리암 제이. 버크
Publication of KR20000075996A publication Critical patent/KR20000075996A/ko
Application granted granted Critical
Publication of KR100516043B1 publication Critical patent/KR100516043B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/167—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/14—Glass frit mixtures having non-frit additions, e.g. opacifiers, colorants, mill-additions
    • C—CHEMISTRY; METALLURGY
    • C03—GLASS; MINERAL OR SLAG WOOL
    • C03C—CHEMICAL COMPOSITION OF GLASSES, GLAZES OR VITREOUS ENAMELS; SURFACE TREATMENT OF GLASS; SURFACE TREATMENT OF FIBRES OR FILAMENTS MADE FROM GLASS, MINERALS OR SLAGS; JOINING GLASS TO GLASS OR OTHER MATERIALS
    • C03C8/00—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions
    • C03C8/22—Enamels; Glazes; Fusion seal compositions being frit compositions having non-frit additions containing two or more distinct frits having different compositions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C13/00—Resistors not provided for elsewhere
    • H01C13/02—Structural combinations of resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C17/00—Apparatus or processes specially adapted for manufacturing resistors
    • H01C17/30—Apparatus or processes specially adapted for manufacturing resistors adapted for baking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/003—Thick film resistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/58—Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/64—Impedance arrangements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01012—Magnesium [Mg]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01019—Potassium [K]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0102—Calcium [Ca]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01077—Iridium [Ir]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Power Engineering (AREA)
  • Organic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geochemistry & Mineralogy (AREA)
  • General Chemical & Material Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

커패시터, 저항, 및 RF 필터와 같은 수동 소자들은 구성 잉크 층들의 상부 및 하부에 전도체 층들 갖추고, 그린 테이프들상에 적절한 잉크들을 스크린 인쇄하므로써 만들수 있다. 생성된 그린 테이프 적층체는 내재되는 커패시터들을 형성하기 위해 소성한다. 그린 테이프들 적층체를 금속 지지 기판상에서 적층화하므로써, x 및 y 방향으로의 축소를 제한하여, 소자들이 작은 공차를 유지할 수 있게 한다. 많은 그린 테이프들을 적층해야 하는 경우, 적절한 양의 옥사이드 충전제, 예컨데, 그린 테이프의 약 15% 중량보다 작은 양을 갖는 그린 테이프들을 보다 많은, 예컨데, 그린 테이프의 약 25% 중량 이상의 옥사이드 충전제가 첨가된 그린 테이프와 인터리브하는 경우, 개선된 축소 특성을 얻을 수 있다.

Description

수동 소자들이 내재된 세라믹 다층 인쇄 회로 기판{CERAMIC MULTILAYER PRINTED CIRCUIT BOARDS WITH EMBEDDED PASSIVE COMPONENTS}
결정화 유리의 세라믹 조성물을 비결정화 유리와 혼합할 때, 구리/니켈 도금 또는 판금된 코바(kovar) 지지 기판과 같은, 금속 코어(core) 지지 기판에 부착할 수 있는 그린 테이프 조성물을 조성할 수 있다는 것은 알려진 바이다. 코바(kovar)는 카펜터 테크놀리지사(Carpenter Technology)로부터 상업적으로 입수 가능한 Fe/Co/Ni 합금이다. 그러한 합금들중 하나는 53.8% 중량의 철, 29% 중량의 니켈, 17% 중량의 코발트, 및 0.2% 중량의 망간으로 구성된다. 이러한 합금들은 어떤 특정 온도들에서 팽창 계수의 급격한 변화를 표출한다. 상기 합금들은 코바 코어의 양면에 코퍼(copper) 및 니켈을 1 밀리 두께로 코팅하여 사용된다. 상기 합금들은 5.8 ppm/℃의 열 팽창 계수(TCE; 실내 온도(RT)로부터 300℃까지) 및 21.8 Watt/m。K 의 열 전도성(z 또는 두께 방향)을 갖는다.
이러한 코바 판금을 인쇄 회로 기판용 지지 기판으로 사용하기 위해서는, 코바 판금을 공기중에서 열처리하여 니켈 코팅을 산화시킨 다음, 접착 유리(bonding glass), 일반적으로 CaO-AL2O3-ZnO-B2O3유리를 도포한다. 상기 접착 유리는 유기체 바인더(organic binder) 및 솔벤트(solvent)와 혼합된 접착 유리 파우더의 인쇄 가능한 잉크를 제조함으로써 상기 지지 기판상에 스크린 인쇄될 수 있다. 상기 접착 유리는 일반적으로 40-70 마이크론의 두께로 상기 지지 기판상에 적용된다. 이어, 상기 접착 유리를 건조한 다음, 700-800℃에서 가열하여 조밀화한다. 상기 접착 유리의 코바 기판으로의 부착력을 개선하기 위해 약 6% 중량의 구리 파우더를 상기 접착 유리에 첨가할 수 있다. 이와 같이 준비된 상기 코바 지지 기판이 사용되며, 저온 소성 그린 테이프 조성물에 동시 적층될 때, 상기 접착 유리는 소성 동안 세라믹 층들이 x 및 y 방향으로 축소되는 것을 방지한다.
앞서 설명한 바와 같이, 접착 유리가 도포된 금속 코어 지지 기판에 부착되는 저온 소성 그린 테이프들은 결정화 유리 및 비결정화 유리의 혼합물로부터 만들어진다.
적절한 결정화 유리는 예컨데 20-55% 중량의 ZnO; 20-28% 중량의 MgO; 10-35% 중량의 B2O3; 및 10-40% 중량의 SiO2를 포함한다. 이러한 유리들은 코바에 호응하는 열 팽창 계수(TCE)를 갖으며, 또한 낮은 유전 손실 특성들을 갖는다; 그러나, 상기 유리들은 소성시 유리의 조밀화를 방지하는 낮은 결정화 온도를 갖는다. 따라서, 이러한 유리들은 납-기제(lead-based) 비결정화 유리와 혼합할 수 있다. 적절하게는, 이러한 비결정화 유리들은 30-80% 중량부터의 PbO; 15-50% 중량의 SiO2; 10% 중량까지의 Al2O3; 15% 중량까지의 B2O3; 및 15% 중량까지의 ZnO을 포함한다.
그러나, 결정화 유리를 납-기제 비결정화 유리와 혼합하는 경우, TCE는 낮아지고, 상기 유전 손실 특성은 증가한다. 상기 측면 축소(x 및 y) 또한 원한는 것보다 너무 커진다. 석영(quartz), 알루미나(alumina), 및 포오스테라이트(forsterite)와 같은, 소량의 옥사이드 충전제의 첨가는 소성시의 측면 축소를 감소시키며, 이러한 충전제에 의해 개조된 세라믹은 원하는 유전 특성, 소성 동안의 낮은 축소, 및 코바에 호응하는 TCE를 갖는다.
여기서 유용한 그린 테이프 조성물은 일반적으로 ZnO-MgO-B2-SiO2유형의 결정화 유리를 포함하는 적절한 유리 파우더를 옥사이드 충전제 및 일반적으로 수지(resin), 솔밴트, 및 분산재등을 포함하는 유기 비허클(vehicle)과 혼합한 다음, 그 결과물인 슬러리(slurry)를 그린 테이프로 알려진 얇은 테이프로 성형하여 조성한다.
도전성 잉크를 그린 테이프들상에 스크린 프린트하여 회로 패턴을 형성할 수 있다. 여러장의 그린 테이프들을 배열, 적층, 및 압력하에 적층화할 수 있다. 그린 테이프들에 펀칭으로 형성되고, 전도성 잉크, 예컨데, 전도성 금속 파우더, 유기 비허클(vehicle), 및 상기 그린 테이프들을 만들는 데에 사용된 유리의 혼합물이 채워지는 비아(via) 홀들은 다른 그린 테이프 층들상의 회로 패턴들 사이의 전기적 통로를 제공한다. 이러한 적층된 그린 테이프 적층체들은 접착 유리가 도포된 지지 기판과 정렬되어 압력하에 또한 동시 적층화된다. 소성하는 동안 단지 두께(z) 방향으로만 축소되므로, 회로는 소성 동안 교란되지 않으며, 정밀한 공차를 유지할 수 있다. 이러한 세라믹들은 다양한 층들상에 전기적으로 연결된 회로들의 형성 및 접착 패드들등을 형성하는데 사용되는 은(silver)-기제 잉크와 같은, 저용융 온도 전도성 잉크와 호환적이다. 따라서, 앞서 설명한 바와 같은 세라믹 회로 보드들은 저유전 손실 특성을 갖으며, 마이크로웨이브/디지털 팩키지용으로의 사용에 유용하다.
현재까지, 다층 세라믹 회로 보드는 저항 또는 커패시터와 같은 수동 소자들을 포함해야 하는 경우, 소자들을 다층 세라믹에 부착하기 위해, 솔더(solder) 또는 에폭시(epoxy) 유형의 접착제들을 사용하여, 분산된 소자들을 소성 보드 상부에 장착해야 한다. 이러한 소자들의 부가는 이러한 회로 보드들을 만들는데에 필요한 단계들의 수를 증가시킨다. 즉, 소자들은 상기 세라믹 다층 보드에 정렬 및 부착되어야 하고, 파워 소스와 연결되어야 한다. 또한, 다수의 이산된 소자들을 수용하기 위해서는, 상기 다층 기판은 커져야 한다. 따라서, 이러한 보드들의 제조 단가는 높다.
저온 동시 소성 세라믹 회로 기판들의 다층의 특정 그린 테이프들에 수동 소자들을 스크린 인쇄할 수 있다는 것은, 팩킹(packing) 밀도를 증가시키고, 패킹의 크기 및 단가를 감소시킬 수 있으며, 소요되는 공정 단계들을 줄일 수 있는 이점이 있다. x 및 y 방향으로의 축소를 감소시킨 최근에 개발된 저온 소성 유리들 및 금속 지지 기판의 사용으로, 정밀한 공차의 소자 스크린 인쇄, 및 고정밀의 배치가 가능하다. 또한, 보다 적어진 내부 결선으로, 신뢰도 또한 개선되었다.
그러나, 다수의 그린 테이프들이 그 사이에 소자들을 구비한채 배열 및 소성될 때, 소성 동안의 감소된 축소의 유지 및 지지 기판으로부터 그린 테이프 적층체의 비적층화의 방지하기가 어렵다.
본 발명은 소성중 낮은 두 방향 수축성을 갖는 다층, 세라믹, 지지된 인쇄 회로 기판에 관한 것이다. 특히, 본 발명은 동시 소성된 수동 소자들을 구비는 금속 지지 다층 세라믹 인쇄 회로 기판에 관한 것이다.
도 1은 낮은 유전 상수 잉크들에 대한 유전 상수 대 커패시터 크기의 그래프이다.
도 2는 본 발명의 묻힌 커패시터의 일 실시예를 도시한 단면도이다.
도 3은 본 발명의 커패시터들에 대한 유전 상수 대 커패시터 크기의 그래프이다.
도 4는 본 발명의 커패시터들에 대한 커패시터의 온도 계수 대 커패시터 크기의 그래프이다.
도 5는 본 발명의 커패시터들에 대한 유전 상수 대 커패시터 크기의 그래프이다.
도 6은 제1 크기를 갖는 저항들에 대한 저항 넓이 대 저항값 및 TCR의 그래프이다.
도 7은 제2 크기를 갖는 저항들에 대한 저항 넓이 대 저항값 및 TCR 그래프이다.
도 8은 묻힌 은 층들을 갖는 본 발명의 다층 세라믹 회로 기판의 단면도이다.
도 9는 층들 내부에 형성된 RF 필터들을 갖는 본 발명의 다층 세라믹 회로 기판의 단면도이다.
x 및 y 방향으로의 축소를 방지한, 커패시터, 저항, 및 RF 소자들과 같은 수동 소자들이 지지 기판상에 적절한 유리들로 만들어진 그린 테이프 적층체들내에 형성할 수 있는 방법을 발견하였다. 적절한 커패시터 또는 저항 잉크들 및 전도층들은 그린 테이프들에 스크린 프린트되며, 상기 그린 테이프들은 다른 그린 테이프들 사이에 위치되어, 소자들이 형성된 정밀한 공차를 갖는 프린트 회로 기판을 제조하기 위해 상기 x 및 y 방향으로의 축소 및 지지 기판으로부터의 비적층화 없이 일정한 낮은 온도, 즉 850-900℃에서 적층 및 소성된다.
커패시터 잉크는 바륨 티타나이트(barium titanate), 티타늄 옥사이드(titanium oxide) 및 납 마그네슘 니오베이트 유전체(lead magnesium niobate dielectrics)를 적절한 유리와 혼합하여 낮은 온도에서 소결하여 만들 수 있다. 상기 커패시터 잉크는 세라믹 그린 테이프들에 스크린 프린터될 수 있으며, 적절한 전도체 잉크로 채워진 그린 테이프의 비아들을 수단으로 은 전도체 층에 연결된다. 그린 테이프에 수동 소자 전구 잉크 및 다른 회로를 프린트한 다음, 다중 그린 테이프들은 배열, 적층 및 약 850-900℃의 온도에서 공기중에 동시 소성된다. 넓은 범위의 유전 상수의 커패시터들을 만들수 있다.
밑바닥의 커패시터 판금으로서 그라운드 평면 금속을 사용함으로써 분로 커패시터들을 또한 만들수 있다. 상기 커패시터들은 상기 적층체의 위에서부터 하나 이상의 층들에 배치된다. 커패시터들은 프린트된 커패시터 유전체 잉크의 위아래에 전도성 층을 스크린 프린터함으로써 종결될 수 있다.
박막 저항 잉크는 적절한 유기물 비허클(vehicles)과 함께 낮은 온도에서 소결한 루테늄 옥사이드(RuO2) 및 적절한 유리를 기초로 제조된다. 저항 잉크는 배열된 그린 테이프들에 스크린 프린터되어 지지체상에서 적층되며, 넓은 범위의 저항 값들 및 저항 열 계수(TCR) 값들을 갖는 파묻힌 저항들을 완성하기 위해 소성된다. 상기 TCR 값들을 조절하기 위해, 작은 양의 바륨 티타네이트를 부가할 수 있다. 저항들은 상기 그린 테이프 적층체의 상부에 스크린 프린트된 전도성 층에 의해 파워 소스와 연결된다. 상기 저항 및 다른 회로를 프린트한 다음, 다층 그린 테이프 층들은 배열, 적층, 접착 유리에 의한 금속 지지 기판과의 결합, 및 안정하고 신뢰성 있는 내부에 형성된 저항들을 갖는 인쇄 회로 기판을 형성하기 위해 약 780-900℃로부터의 온도에서 공기중에서 동시 소성된다.
약 2㎜ 두께 또는 높이의 소성된 적층체를 생성하기 위해 다수의 그린 테이프 층들을 적층해야하는 경우, 비적층화(de-lamination) 및 축소의 문제들이 여전히 발생함을 발견하였다. 그리하여, 미량의 옥사이드 충전제와 혼합된 낮은 유전 손실 유리들을 포함하는 그린 테이프 층들에 보다 많은 양의 옥사이드 충전제가를 포함하는 동일한 유리로부터의 그린 테이프 층들을 끼워넣으므로써, 더 많은 그린 테이프 층들을 x 및 y 방향으로의 축소 및 금속 지지 기판으로부터의 비적층화없이, 적층 및 소성할 수 있음을 발견하였다. 이러한 두꺼운 다층의 금속 지지 회로 기판 적층체들은 RF 소자들을 적층체들내부에 형성해야 하는 경우, 특히 유용하다.
먼저, 다양한 커패시터 잉크들의 공식, 형성 방법, 및 다른 유전 상수를 갖는 묻힌 커패시터들의 테스터 결과를 설명한다.
바륨 티타네이트 및 티타늄 옥사이드 파우더들을 기초로한 커패시터 잉크들은 낮은 유전 상수 즉, K=약 50을 갖는다는 것이 발견되었다. 이러한 파우더들은 약 1100-1300℃ 온도에서 소결하여, 상기 바륨 티타네이트/유리 또는 티타늄 옥사이드/유리 조성물들이 약 850-900℃의 낮은 온도에서 소결될 수 있도록, 그리고 유전 상수(K)의 조절 및 커패시터의 온도 계수를 최소화를 위해 낮은 용융 유리들과 배합하여 개질해야 한다.
바륨 티타네이트는 상표명 AD302L(이하, D로 표시함)의 데구사 회사(Degussa Company)로부터 상업적으로 구입할 수 있으며, 바륨 티타네이트 및 바륨 주석 옥사이드의 혼합물은 상표명 YL12000(이하, F로 표시함)의 페로 주식회사(Ferro Corporation)으로부터 구입할 수 있다. 이러한 파우더들의 특성들을 아래의 테이블 Ⅰ에 제시하였다. 테이블 Ⅰ에서, 유전 손실은 Tan이고, 온도는 섭씨 도이다. 입자 크기는 마이크론(㎛)의 평균 입자 크기로 나타낸다.
적절한 티타늄 옥사이드, #4162-01,은 말린크로드트 베이커 주식회사(Mallincrodt Baker Co.)로부터 구입할 수 있다.
커패시터 잉크 조성물을 만들기 전에, 바륨 티타네이트 또는 티타네이트 옥사이드 파우더는 다양한 낮은 소성 온도 유리들과 혼합된다. 적절한 유리의 조성물들의 중량 백분율이 아래의 테이블 Ⅱ에 나타내었다.
대표적인 낮은 유전 상수 커패시터 잉크들은 통상의 분산재, 수지 및 솔벤트와 함꼐, 다양한 유리 및 유리 혼합물과 혼합된 바륨 티타네이트 파우더로 만들어, 그린 테이프들에 스크린 인쇄되어었다. 상기 잉크 조성물들은 아래 테이블 Ⅲ에 요약되어 있다. 여기서, 유리 조성물들은 테이블Ⅱ에 나타낸 바와 같다.
상기 커패시터 잉크는 금속상 특히, 코바(kovar) 지지 기판상에 동시 소성을 위하여 공식화된 그린 테이프들상에 스크린 인쇄될 수 있다. 사용되는 1차 결정화 유리는 다음의 옥사이드들: 29.4% 중량의 ZnO, 24.5% 중량의 MgO, 19.6% 중량의 B2O3, 24.5% 중량의 SiO2, 및 2.0% 중량의 Co3O4의 혼합물로 만든다. 전형적인 그린 테이프 조성물들은 아래의 테이블Ⅳ에 나타낸 바와 같다.
상기 커패시터 잉크들은 1.27, 2.54 및 5.08㎜ 크기의 사각형의 커패시터 패턴들로 상기 그린 테이프들상에 스크린 인쇄된다. 상기 적층체의 상부로부터 상기 커패시터 잉크 층 일 층을 갖는 3개의 4층 그린 테이프들을 만들어 진다. 상기 그린 테이프들은 278psi에서 적층되어, 347psi에서 코바 기판에 동시 적층된다. 은 기제 파우더 또는 은 박편 기제 전도체 잉크를 내재된 동시 소성 커패시터를 만들기 위해 내재된다. 적절한 전도체 잉크 조성물들을 테이블 Ⅴ에 나타내었다.
결과물인 적층체는 850℃에서 소성된다. 커패시턴스 및 유전 손실 (tanδ)이 10㎑에서 측정된다. 각 커패시터에 대한 상기 유전 상수는 함수 K에 따라 ㎊의 커패시턴스(C)의 측정치, 제곱 센티미터의 커패시터 면적(A) 및 센티미터의 두께로부터 연산된다.
K=Ct/Aε0
여기서, ε0는 0.0885㎊/㎝의 상수이다. 이러한 커패시터 잉크들은 고주파수(1㎓)에서의 동작에 적합하다. 상기 커패시터 크기들 및 특성 측정치들을 아래의 테이블 Ⅵ에 제시하였으며, 테이블 Ⅵ에서 두께는 소성 커패시터에 대한 것이고, 커패시턴스는 ㎊/㎟의 단위이며, 유전 손실은 tanδ로서 주어지며, K는 유전 상수, 그리고 TCC는 실내 온도(RT)로부터 125℃까지의 ppm/℃으로 주어진다. 테이블 Ⅵ에서, 유리는 그 밖에 주지된 바의 것을 제외하고는 부피 %로 주어진다.
바륨 티타네이트로 제조된 부가적인 저 유전 상수 커패시터 잉크들은 다양한 크기의 커패시터를 형성하기 위한 스크린 인쇄, 은 잉크 층에 의한 마무리, 1740psi에서의 코바에 동시 적층, 및 865℃에서 소성된다. 몇몇 스크린 인쇄 기법들이 소성된 커패시터의 최소 두께 생성을 위해 적용된다. 그 조성, 크기 및 소성 특성들이 아래의 테이블 Ⅶ에 요약되어 있다. 테이블 Ⅶ에서, 그라스를 부피 %로 주어진다.
단위 면적, 내재된 커패시터들의 유전 상수 및 TCC 값들에 대한 커패시턴스의 크기 의존성을 알 수 있다. 일반적으로, 도 1에 도시된 바와 같이, 유전 상수는 커패시터 크기가 증가함에 따라 감소한다. 그러나, TCC는 더욱 큰 양의 커패시턴스를 나타낸다. 커패시터가 작아지면 작아질 수록 커패시턴스는 더욱 높아지며, 이러한 현상은 주변 캐패시턴스 효과 및 커패시터들 및 주변의 세라믹 층들 사이의 상호 작용 때문일 수 있다.
그러나, 높은 유전 상수의 내재된 동시 소성 커패시터(K=1500)의 디자인은 더욱 어려운 문제이다. 커패시터 유전 물질들은 높은 소결 온도를 갖으므로, 상기 제시된 그린 테이프들을 사용한 저온 소성은 다공성 유전체를 야기시킨다; 저온 소성 유리 및 바륨 티나네이트의 혼합물은 유전 상수를 희석시킨다; 주변 저 유전 상수 유리-세라믹들은 커패시터로 확산되어 희석 효과를 더욱 증가시킨다; 및 커패시터로의 은 금속의 확산이 또한 유전체 확산을 희석시킨다. 따라서, 바륨 티타네이트를 기초로한 결과적인 내재된 커패시터들은 테이블 Ⅷ 및 Ⅸ에 나타낸 바와 같이, 700 미만의 K 값들로 한정된다.
테이블 Ⅷ에는 은 파우더 전도체 층을 사용하는 내재된 BaTiO3-기제 커패시터 잉크에 대한 커패시터 특성들이 요약되어 있다. 그린 테이프 및 커패시터 층들은 280psi에서 적층되고, 850℃에서 소성된다. 유리는 부피 %로 주어진다.
다음으로 커패시터들이 테이블 Ⅸ에 나타낸 바와 같이, 1670psi에서의 적층 및 865℃에서 소성하여 제조된다. 상기 사용된 은 전도체는 은 박편이다. 상기 유리는 부피%로서 주어진다.
상기 커패시터 조성물들은 상기 유전 상수가 최소로 희석되게 낮은 온도들에서 소결을 촉진 및 BaTiO3퍼로브스카이트(perovskite) 격자 구조에서 용해될 수 있는 PbO, B2O3, ZnO, CdO 또는 PbTiO3물질들로 만든 낮은 용융 산화물들 또는 유리 첨가제들의 10% 부피량보다 적게 포함할 수 있도록 조성한다. 이러한 소성 조성물들은 약 700의 최대 유전 상수를 갖는다.
낮은 TCC가 요구될 때, 즉, 실내 온도 내지 -25℃ 및 실내 온도 내지 85℃ 중 어느 한 온도 범위에서의 60ppm/℃보다 작은 것이 요구될 때, 바륨 티타네이트-기제 커패시터 공식은 또한 SrZrO3TCC 조절제의 대략적인 량을 포함한다.
테이블 Ⅹ에는 중량 %로 주어진 두개의 적절한 커패시터 잉크들의 조성물들을 나타내었다.
은-기제 잉크는 83.78% 은 파우더, 0.65% 유리 3 충전제, 4.2%의 15% 에틸셀룰로오스(ethylcellulose)의 텍사놀 솔베트(texanol solvent) 혼합물, 7.61%의 13% 엘바사이트 수지(Elvacite resin)의 테르피네올 솔벤트(terpineol solvent) 혼합물, 1.22%의 하이퍼머(Hypermer) PS2, 및 2.54%의 부틸 칼비톨 솔벤트(butyl carbitol solvent)로 만든다. 상기 바닥 전극은 단일 층으로서 스크린 인쇄되며, 유전체 층은 3개 층들로 스크린 인쇄되고, 상기 상부 전극은 단일로 인쇄된다.
그린 테이프 적층체는 1670psi에서 적층되고, 코바 지지체에서 1100psi로 동시 적층되어, 그 전체는 865℃에서 소성된다. 두 온도에서의 상기 유전 상수(K) 및 TCC를 아래의 테이블 ⅩⅠ에 나타내었다.
낮은 TCC 및 낮은 유전 상수를 갖는 커패시터 잉크는 유전체로서의 티타늄 옥사이드(TiO2)를 사용하여 또한 만들 수 있다. 유전체 잉크는 42.1%의 TiO2파우더, 29.6%의 유리, 1.4%의 하이퍼머(Hypermer) PS 분산제, 및 26.9%의 20% 엘바사이트 수지(Elvacite resin)의 테르피네올 솔벤트(terpineol solvent) 혼합물을 사용하여 만든다.
상기 유전체 잉크는 상기 적층체의 상부층의 아래에 적어도 한 층의 그린테에프에 적용되며, 그 아래에 전도체 잉크를 사용하여 마무리 층이 적용된다. 그리고, 상기 적층체는 위에서 설명한 바와 같이, 적층 및 소성된다. TCC 및 유전 상수 K를 아래의 테이블 ⅩⅠⅠ에 도시하였다.
내재되는 동시 소성 커패시터의 보다 높은 유전 상수(K〉100)를 성취하기 위해서는 납-마그네슘-니오베이트-기제(PMN; lead-magnesium-niobate-based) 조성물을 사용해야 한다는 것을 발견하였다. PMN을 기초로한 적절히 높은 유전체 상수 커패시터 잉크들을 아래의 테이블 ⅩⅠⅠⅠ에 요약하였으며, 여기서 %는 중량비이다.
상기 납-마그네슘-니오베이트-기제 커패시터 잉크들의 사용 및 알루미나(alumina) 지지 기판상에서 동시 소성하여, 은 파우터 전도체 잉크의 2000 이상의 K 값들을 발생시킬 수 있다. 그러나, 코바 지지 기판상에서 그린 테이프에 내제되어 적층하는 경우, 상기 K 값들은 드라마틱하게도, 앞서 언급한 희석 효과(dilution effects)로 약 30-50까지 감소한다. 코바상에서 높은 유전 상수 커패시터를 얻기 위해서는, 동시 소성하는 동안 세라믹들이 커패시터들쪽으로 확산되는 막는 장벽 층을 사용할 수 있다.
그린 테이프 층들에서 사용된 유리보다 낮은 아주 낮은 용융 온도의 유리를 사용할 때, BaTiO3기제 커패시터 잉크를 장벽 물질로서 사용할 수 있다는 것을 발견하였다. 이러한 장벽 유리는 상기 그린 테이프 유리들을 충분히 부드럽게 하는 데에 요구되는 온도보다 낮은 온도에서 고밀화 및 결정화된다. 따라서, 장벽 유리는 상기 그린 테이프 유리들이 상기 커패시터로의 확산을 막을 수 있다. 그러한 경우, 상기 장벽이 도 2에 도시된 바와 같이, 상기 바닥 전도체 패드의 아래 및 상기 상부 전도체 패드 상부에 상기 커패시터보다 넓은 패드로서 인쇄된다. 도 2에서, 2개 층의 상부 및 바닥 층들(14 및 15) 각각을 갖는 3개 층 커패시터(12)는 두개의 상부 및 하부의 장벽 층들(16 및 17) 사이에 위치한다. 상기 내재된 커패시터는 상부 및 하부 그린 테이프 층들(18 및 19) 각각에 차례로 적층된다.
앞서 설명한 바와 같이, 유리 6 및 71.07%의 BaTiO3을 포함하는 커패시터 잉크를 사용하여, 74.16%의 PMN을 포함하는 PMN 잉크로 만든 5.08×5.08㎜ 커패시터를 중심으로 19×19㎜ 패드로서의 장벽 층이 인쇄된다. 은 파우더가 상기 전도체 잉크를 만드는데에 사용된다. 코바 지지 다층 회로 기판상에서 높은 유전체 상수 커패시터를 얻기 위해 얼마나 많은 바륨 티타네이트 장벽층이 요구되는지를 판단하기 위해 다양한 층들을 채택했다. 상기 장벽 층들없는 제어를 또한 실험했다. 상기 실험 결과들을 아래의 테이블 ⅩⅥ에 나타내었다. 여기서, 인쇄 수는 각 층에 대한 스크린 인쇄한 횟수이다.
이와 같이, 최소 두께의 장벽 층이 제시될 때, 유전체 상수는 장벽 층을 사용하지 않을 때 또는 얇은 장벽 층을 사용했을 때보다 훨씬 커진다. 이중 금속화 인쇄 및 이중 장벽 층 인쇄를 사용하면, 높은 유전 상수를 갖는 내재된 커패시터를 얻을 수 있었다. 전도체 층들의 한 측면상에 장벽 인쇄 횟수를 3회까지 증가시킴으로써, 3000 이상의 유전체 상수(K) 값들을 얻을 수 있었다. 높은 유전체 상수 커패시터들을 상술한 공정을 통해 제조할 수 있지만, 몇몇의 특별한 인쇄 단계들이 요구되며, 상기 장벽 두께가 효과적일려면 약 16-20 마이크론이 되어야 한다.
또한, 몇몇 장벽 층들, 전도체 층들, 및 커패시터 층들의 두께 때문에, 상기 상부의 그린 테이프 층은 찢어지기 쉬우므로 주의해야 한다. 또한, 스크린 인쇄 단계들의 아주 큰 횟수(위 설명에서 열한번까지)가 요구되면, 공정 비용이 증가한다.
따라서, 보다 적은 인쇄 횟수 및 그린 테이프들의 찢어지지 않게 하면서 감소된 두께를 갖는 더욱 효과적인 장벽이 될 수 있으며, 변형된 내재 커패시터 잉크를 발견하였다.
또한, 상기 전도체 층으로서의 은 박편 및 은 파우더의 혼합물이 은 박편 및 은 파우더 어느 하나만을 사용하는 것보다 우수한 매우 효과적인 장벽 층을 형성한다는 것을 발견하였다. 은 파우더 잉크들은 낮은 유전체 상수의 커패시터들을 형성한다. 은 박편만으로도 매우 우수한 장벽 층(K=3600)을 형성하지만, 적층 또는 소성하는 동안 상부에 위치한 그린 테이프 층이 찢어지게 한다. 따라서, 비록 은 박편만의 우수한 장벽을 아니지만, 75% 중량의 은 박편 및 25% 중량의 은 파우더의 혼합물은 높은 유전체 상수 커패시터를 제조케 한다. 그러나, 소성하는 동안 커패시터들의 가스배출(outgassing)이 문제이다. 만일, 은 금속이 커패시터를 아주 잘 봉합했다면, 부가의 (PbO를 포함하는) 물질드로부터 형성되는 가스들은 배출되지 않게 할 수 있다. 따라서, 은 박편이 높은 유전체 상수 커패시터를 형성하게 하지만, 은 박편은 소성하는 동안 더무 높은 밀도가 되는 구조를 형성하여, 위에 놓인 그린 테이프들이 찢어지게 한다. 따라서, 은 파우더 및 은 박편의 혼합물의 사용이 비록 유전 상수에 있어서 절충이지만, 상부의 그린 테이프 층이 찢어지지 않게 할 뿐만 아니라, 이러한 구조들이 가스 배출 또는 버블 문제들을 일으키지 않게 한다.
코바 기판상의 다수의 내재된 PMN-기제 커패시터들은 은 파우더, 은 박편, 및 혼합된 은 파우더 및 은 박편 전도체 층을 사용하여 형성된다. 상기 층들은 1670psi에서 적층되고, 865℃에서 소성된다. 그 결과물들을 아래의 테이블 ⅩⅤ에 요약되어 있다.
5.08㎜ 크기의 제1 커패시터의 절연체 저항(IR)은 3.8×1010Ω이다. 은 박편을 사용한 5.08㎜ 크기의 제2 커패시터의 IR은 6.0×1010Ω이다. 상기 혼합된 은을 사용한 동일 크기의 제1 커패시터의 IR은 1.0×1010Ω이다.
전도체 층으로서 상기 은 박편 및 은 파우더의 혼합물로 형성한 상기 내재된 커패시터들은 버블 또는 가스 배출의 문제를 발생시키는 것없이 보다 작은 인쇄 단계들을 요구한다. 상부에 위치한 그린 테이프 층의 찢어짐이 없다는 점이 주지된다.
PMN 커패시터들의 유전체 상수는 큰 크기 의존성을 나타낸다: 즉, 유전체 상수는 커패시터 크기가 증가함에 따라 증가하며, TCC 또한 커패시터 크기가 증가함에 따라 증가한다(음방향으로 더욱 증가한다). 이것은 주변의 낮은 유전체 상수 세라믹에 의한 커패시터 유전체의 희석의 결과이다. 넓은 커패시터들은 작은 커패시터들보다 보다 약한 희석 효과를 갖는다. 이러한 현상을 아래의 테이블 ⅩⅤⅠ에 나타내었으며, 커패시터 크기에 대한 유전체 상수 및 TCC의 그래프를 대략적으로 도 3 및 4에 각각 도시하였다. 테이블 ⅩⅤ에서, 커패시터들은 은 파우더-은 박편 혼합 잉크들의 PWN을 기초로한다.
중간 범위(K=500-700)의 바륨 티타네이트-기제의 내재 커패시터들은 동일한 혼합된 은 박편/파우더 전도체 층들로 제조되며, 1670psi에서 적층 및 865℃에서 소성되나, 크기 의존성은 다르다.
도 5는 혼합된 은 전도체를 사용한 커패시터 크기에 대한 유전체 상수의 그래프를 도시한 도면으로서, 도 5는 바륨 티타네이트-기제 커패시터들 및 PMN-기제 커패시터들의 크기 의존성의 차이를 설명하고 있다. 따라서, 중간 유전체 상수 값들을 요구하는 적용들에 대해서는 바륨 티타네이트-기제의 내재 커패시터들은 보다 일관되며, PMN-기제 커패시터들과 비교할 때 보다 낮은 TCC를 갖는다.
본 발명의 내재 커패시터들 즉, 적층체의 상부 아래에 묻힌 하나 이상의 테이프들은 커패시턴스 감쇄, 묻힌 커패시터의 절연체 저항(IR) 또는 유전체 손실없이 1000시간 이상 동안 HHBT 신뢰성 검사(85℃/85%/50VDC)를 받았다.
본 발명의 묻힌 커패시터들을 갖는 상기 동시 소성 다층 세라믹 회로 기판은 셀룰러 전화기와 같은 다양한 적용들에 유용하다.
다양한 저항 잉크들의 공식화 즉, 내부의 저항들의 형성 방법 및 검사 결과를 이하에서 상세히 설명한다.
300 ohm/sq부터 100 Kohms/sq까지 및 〈+200 ppm/℃의 TCR의 저항 값들을 갖는 저항 잉크들을 본 발명에 따라 제조할 수 있다. 특정 셀룰러 전화기로의 적용을 위해 목표로 하는 특성들은 1Kohm/sq 및 실내 온도로부터 125℃까지에서의 200ppm/℃ 이하의 TCR이다.
상기 저항 잉크들은 테이블 ⅩⅤⅠⅠ에 요약된 바와 같은 특성을 갖는 정제된 입자 크기 및 높은 표면적의 RuO2를 재료로 제조된다.
상기 RuO2는 전도체 파우더의 소성 온도를 감소시키기 위해 하나 이상의 유리들과 혼합된다. 앞서 제시한 유리 1 및 3이 적합하다. BaTiO3와 같은 TCR 변형제가 또한 부가된다.
상기 유리들은 적용할려는 그린 테이프 적층체들의 소성 온도와 비슷한 낮은 온도에서 소성할 수 있는 스크린 인쇄 가능한 조성물을 형성하기 위해 RuO2, 선택적인 변형제, 및 적절한 유기체 비허클들과 혼합된다. 상기 저항 잉크 파우더는 일반적으로 17.33 내지 24.8% 중량의 RuO2, 74.3-81.7% 중량의 유리 1, 및 0.99 내지 1.10% 중량의 바륨 티타네이트를 포함한다. 바람직한 조성물은 19.8 내지 23.14% 중량의 RuO2, 75.87-79.21% 중량의 유리 1, 및 0.99 내지 1.1% 중량의 BaTiO2로 구성된다.
저항 잉크는 적층 그린 테이프 적층체가 되는 그린 테이프상에 0.508×0.508 내지 2.032×4.064㎜ 크기의 다양 패턴(1/2 평방 및 평방)으로 스크린 인쇄된다. 상기 저항 잉크의 사용에 적절한 그린 테이프 조성물들은 테이블 ⅩⅤⅠⅠⅠ에 요약된 다음과 같은 성분들을 포함한다. 상기 유리 및 충전제의 중간 입자 크기는 마크론 단위이다.
상기 저항들은 스크린 인쇄되는 은 전도체로 마무리했다. 적절한 은 잉크 조성물은 83.78% 중량의 은 파우더, 0.65% 중량의 에틸 셀룰로이드 수지(ethyl cellulose resin), 0.80의 엘바사이트 2045 수지(Monsanto Company로부터 구입가능한), 및 3.32% 중량의 텍사놀(texanol), 6.81% 중량의 테피네올(terpineol), 및 2.54% 중량의 뷰틸 칼비톨(butyl carbitol)의 혼합 솔벤트를 포함한다.
상기 그린 테이프 적층체들은 함께 적층되어 코바 지지 기판상에서 850-900℃의 공기중에서 동시 소성했다. 상기 저항들은 상기 세라믹 적층체의 상부 표면 아래의 한 층에 인쇄되어 내재된다. 동시 소성한 이 후, 상기 저항들은 은-팔라듐 또는 금 전도체 잉크의 인쇄에 의한 바깥측에 연결되었고, 700-750℃의 공기중에서 포스트-소성(post-firing)되었다.
아래의 테이블 ⅩⅠⅩ에는 RuO2-유리 조성물들 및 소성된 저항들의 특성들이 요약되어 있다. 테이블 ⅩⅠⅩ에서, 조성물은 % 중량이며, TCR은 실내 온도에서부터 125℃까지의 측정치이다. 단기간의 과부하 검사(STOL; short term overload test)를 또한 이행했다.
따라서, 2 Kohms/sq 이상의 높은 값의 저항들을 형성하는 데에 유리 3을 사용하는 것이 효과적이다. 상기 유리 1의 조성물들이 1 Kohm/sq 저항 개발을 위해 선택된다.
상기 저항의 조성물들은 잉크 조성물을 형성하기 위해, 분산제(1.44% 중량), 에틸 셀룰로스 수지 N300(0.10% 중량), 에바사이트 수지 2045(3.9% 중량), 및 25.18% 중량의 테피네올 및 뷰틸 칼비톨 혼합 솔벤트를 사용하는 유기체 비허크과 혼합된다. 상기 저항 잉크는 약 38% 고체로 조절한다.
회로 밀도를 최소화하기 위해, 510 오옴 저항을 얻을 수 있는 0.508×1.016 내지 1.016×2.032㎜ 패턴과 같은 작은 크기의 저항들을 인쇄하는 것이 바람직하다. 38%의 부피를 유지하면서 저항 및 TCR 값들을 조절하기 위해 고체의 비율을 가변시키거나 총 파우더 중량중 2 % 중량의 분산 농도를 유지하면서 다양한 저항 잉크들을 제조했다. 유용한 저항 잉크들의 파우더 조성물들이 아래의 테이블 ⅩⅩ에 요약되어 있다.
상기 파우더 혼합물들을 재료로 만들이지는 적절한 저항 잉크 조성물을 아래의 테이블 ⅩⅩⅠ에 나타내었다.
850-900℃에서 코바상에서 동시 적층된 4-5 층이 적층된 그린 테이프들중 하나의 층에 저항들을 스크린 인쇄한 후, 은-팔라듐 또는 금으로 만든 상부 표면 전도체 잉크를 적용하고, 750℃에서 포스트 소성된다. DC 또는 저주파수(10㎑)에서 저항을 측정하며, 실내 온도 및 125℃에서 측정된 저항으로부터 TCR을 계산한다. 그 결과를 아래의 테이블 ⅩⅩⅠⅠ에 나타내었다.
저항 값들이 750℃에서 포스트 소성 후, 평균 7.3%씩 증가함을 알 수 있다. 또한, 상기 저항값들은 저항 크기가 증가함에 따라 증가한다. 크기에 따른 저항값의 증가는 작은 크기의 저항들의 시트 저항(sheet resistance)을 감소시키는 소성 동안의 은 마무리 전도체 층에 의한 희석에 기인한다.
저항 잉크 조성물들 1 및 2로부터의 부가적인 저항들을 아래의 테이블들 ⅩⅩⅠⅠⅠ 및 ⅩⅩⅣ에 각각 나타내었다.
1/2 sq 1.02×2.03㎜ 저항의 인쇄 두께를 18.6 마이크론이었다.
저항 잉크 조성물 1의 저항들의 데이터가 도 6 및 7에 도시되어 있다. 도 6 및 7은 (1) 평방 및 (1/2) 평방 저항들 각각에 대한 저항 넓이 대 저항의 그래프이다.
상기 저항들은 또한 신뢰성 검사를 받았다. 검사 1은 85℃/85%RH에서의 1000시간동안이었으며, 검사 2는 -55-125℃ 사이에서 200 번이상 반복으로 구성하였다. 검사 3에서는 1000시간 동안 70℃에서 저항에 15.5 Watts/㎠를 인가했다. 상기 저항들은 이러한 검사들을 거쳤다.
저항 잉크 1은 1㎓에서의 동작을 위해 설계된 수신기 보드에서 1.016×2.032㎜ 크기의 510 오옴의 묻히는 저항을 제조하는 데에 사용된다. 건조된 두께가 18 및 25 마이크론 사이에서 유지되는 경우, 포스트 소성후, ±10%의 510오옴의 저항치를 얻을 수 있다.
본 발명의 세라믹 인쇄 회로 기판은 RF 필터와 같은 다른 소자들을 형성하는데에 또한 유용하다. 그러한 경우, 소성 후, 2㎜ 이상의 두께인 두꺼운 다층 적층체가 만들어진다. 그러나, 소성 후 많은 그린 테이프 층들은 x 및 y 방향의 축소에 대한 정밀한 제어를 방해하며 또한, 다층 적층체는 소성시 금속 지지 기판으로부터 비적층화되는 경향이 있다.
따라서, 축소를 제어할 수 있고, 많은 두꺼운 그린 테이프의 금속 기판로부터의 비적층화를 방지할 수 있는 방법을 개발하였다. 소량의 옥사이드 충전제와 혼합된 낮은 유전체 손실 유리들을 재료로 만든 그린 테이프 층들을 보다 많은 량의 옥사이드 충전제가 혼합된 동일한 유리들을 재료로 만든 그린 테이프 층들과 함께 인터리빙(interleaving)함으로써, 보다 많은 그린 테이프 층들을 x 및 y 방향으로의 축소 및 금속 지지 기판으로부터의 비적층화없이 소성, 적층화 및 적층체 형성을 할 수 있다는 사실을 발견하였다. 이러한 두꺼운 다층 금속 지지 회로 기판 적층체는 그 적층체내에 RF 소자들을 형성해야 하는 경우 특히 유용하다. 한 형태의 그린 테이프를 만드는 데에 사용되는 유용한 종래의 유리들은 앞서 설명한 바와 같이, 아연-마그네슘-붕규산 결정화 유리들(zinc-magnesium-borosilicate crystallizing glasses)로부터 만든다. 적절한 결정화 유리는 2.0% 중량의 Co3O4착색제가 첨가된 상기 유리 3이다.
이러한 유리는 납-아연-알루미늄 실리케이트계(lead-zinc-aluminum silicate system)의 비결정 납-기제 유리의 9.6% 중량과 혼합과 혼합된다. 전형적인 유리는 42.0% 중량의 PbO, 10.0% 중량의 Al2O3, 38.8% 중량의 SiO2및 10.0% 중량의 ZnO를 포함한다.
이러한 결정화-논-결정화 유리(crystallizing-non-crystallizing glass) 혼합물들은 축소 제어 및 TCE 변형을 위해 제공되는 알루미나(alumina), 코디어라이트(cordierite), 석영(quartz), 크리스토발라이트(cristobalite), 포스터라이트(forsterite), 및 윌러마이트(willemite)와 같은, 옥사드 충전제들과 화합된다. 제2 옥사이드 충전제를 부가하여, 코바에 호응하는 유전체 특성들, 축소 특성, 및 TCE를 성취할 수 있다. 예컨데, 미량의 충전제 옥사드들 예컨데, 1.5-2% 중량의 코이어라이트 및 9.5-10.0% 중량의 포서터라이트는 본 적용예에서 우수한 세라믹을 생산케한다.
따라서, 이러한 유리들은 다량의 유리 및 미량의 옥사이드 충전제(〈15%)를 갖는다. 이러한 유리들은 1㎓와 같은 마이크로웨이브 주파수들에서 우수한 유전제 특성을 갖는다. 이 후, 이러한 세라믹들을 유형 1 유리-세라믹로서 언급한다.
제2 유형의 유리-세라믹은 동일한 아연-마그네슘-붕규산 유리들 (zinc-magnesium-borosilicate glasses)로부터 만들어지나, 이들은 25% 중량이상의 증가된 량의 옥사이드 충전제를 포함한다. 이러한 유리들은 유형 1 유리-세라믹보다 작은 축소 특성을 갖으며, 이 후, 유형 2 유리-세리믹으로 언급한다.
따라서 이러한 세라믹들은 다량의 충전제 예컨데, 약 25-50% 중량의 충전제를 포함한다.
그린 테이프들을 두꺼운 슬러리를 형성하기 위해 알려진 바와 같이, 가소제, 분산제, 및 솔벤트와 함께 수지 바인더로 유형 1 및 유형 2 유리-세라믹들을 제형하여 만든다. 여기서 사용되는 전형적인 유리-세라믹 조성물은 약 10-12.5 마이크론 입자 크기의 결정화 유리 입자 크기, 약 6.5-8 마이크론 입자 크기의 비결정화 유리, 3-5 마이크론 입자 크기의 포스터라이트, 및 약 2-3 마이크론 입자 크기의 코디어라이트를 갖는다. 아래의 테이블 ⅩⅩⅥ에 % 중량으로 적절한 세라믹 그린 테이프 제형 방법(formulation)이 제시되어 있다.
상기 결과물인 슬러리를 성형하여 약 0.15-0.20㎜ 두께의 그린 테이프를 형성하고, 그린 테이프를 말린다.
미량 및 다량의 옥사이드 충전제를 각각 사용하여 제조된 두 유형의 그린 테이프들을 인터리브한다. 은 또는 다른 금속 패턴을 상기 그린 테이프들에 회로 팬턴을 형성하기 위해 스크린 인쇄한다. 바람직하게는, 유형 2(높은 충전제 량) 유리-세라믹은 유형 1 유리-세라믹보다 소성하자 마자 다공질이 되는 경향이 있으므로, 회로 팬턴들은 헤러메틱(hermetic) 세라믹 형성을 위해 두 개의 유형 1 그린 테이플들 사이에 인쇄된다.
그린 테이프들상에 다양한 전도체 패턴들을 제공하기 위해, 본 발명의 유리 조성물들을 기초로 동시 소성 가능한 전도체 금속-기제 후막 전도체 잉크를 스크린 인쇄 가능한 전도체 잉크를 형성하기 위한 알려진 분산제, 수지 및 솔벤트와 함께 앞서 개시한 소량의 유리와 혼합된 은 파우더와 같은 전도체 금속 파우더로 만들 수 있다. 은-팔라듐 파우더 또는 금 파우더를 사용하여 상부 전도체 잉크를 유사한 방식으로 만들 수 있다.
상기 그린 테이프 적층체는 약 1.174 ㎏/㎟의 압력, 약 93℃에서 4분 동안 적절하게 적층되고, 1.3-1.4 ㎏/㎟의 압력에서 준비된 금속지지 기판과 동시 소성된다. 적층 및 동시 소성한 다음, 금속상의 다층 적층체는 0.4 인치/분의 벨트 속도에서 850-900℃ 첨두 온도까지 벨트 로에서 소성된다. 소성하는 동안, 유기체 물질들은 증발되며, 낮은 용융 유약 유리는 부드러워져, 다층 세라믹 적층체를 금속 코어에 부착시킨다. 상기 금속 코어는 상부에 놓인 그린 테이프들의 x 및 y 방향으로의 축소를 제한한다. 따라서, 거의 대부분의 축소는 금속 기판에 수직인 z 방향에서 발생한다. 낮은 축소 특성을 갖는 상기 인터리브된 유형 2 유리-세라믹들의 제시는 또한 x 및 y 방향으로의 상기 다층 적층체의 축소를 억제하기 위해 제공된다.
소성 이 후, 알려진 방법으로 접착 패드, 인덕터, 및 마이크로스트립 상호 결선등을 형성하기 위해 소성된 다층 적층체의 상부에 전도체 잉크를 적용할 수 있다.
본 발명은 다음의 예들을 설명하지만, 본 발명은 그 설명된 내용에 한정되지는 않는다. 예들중, 퍼세트는 중량비이다.
예 1
은-기제 잉크가 적용된 3개 층들(C, D)을 포함하는 유헝 1의 그린 테이프의 11개 층들(A), 및 유형 2의 그린 테이프 7개 층들(B)이 도 1 도시된 바와 같이, 인터리브된다. 상기 그린 테이프 적층체는 적층되고, 코바지지 기판상에 놓인 다음, 동시 적층된다. 상기 적층체는 소성된다.
그 축소는 z 방향으로 17.0%였으나, x 및 y 방향으로는 각각 0.96% 및 0.61%였다. 소성 후, 전체 적층체는 2.50㎜ 두께였다.
예 2
3개의 층들상에 금속화된 면들을 갖는 유형1 의 그린 테이프 11개 층들은 도 8에 도시된 바와 같이, 유형 2의 그린 테이프들과 인터리브된다. 도 8에는 A로서 나타낸 유형 1의 그린 테이프들, B로서 나타낸 유형 2의 그린 테이프들이 도시되어 있으며, C는 내재된 RF 필터들을 나타내며, D는 은 패턴닝을 나타낸다. 상기 그린 테이프들은 인터리브되어, 쌓아올려지고, 적층되며, 코바 지지 기판과 동시 적층된 다음 소성된다. 상기 적층체는 2.40㎜ 두께이다.
그 축소는 z 방향으로 17.0%이며, x 및 y 방향으로는 각각 0.64% 및 0.60%이다.
예 3
유형 1의 그린 테이프 11개 층들 및 유형 2의 그린 테이프 7개 층들을 인터리브하고, 쌓아올린 후, 적층 및 소성한다. 그 적층체는 2.20㎜ 두께이다.
그 축소는 z 방향으로 17.%이며, x 및 y 방향으로는 각각 0.83% 및 0.98%이다.
예 4
도 9에 도시된 바와 같이, 그 한 층에 내재되는 필터들(C) 및 2개 층들상의 그라운드 면들을 갖는 유형 1(A)의 그린 테이프 15개 층들 및 유형 2의 그린 테이프(B) 8개 층들을 인터리브하고, 쌓아올린 후, 적층 및 소성하여, 2.52㎜ 두께의 적층체를 형성한다.
그 축소는 z 방향으로 17.%이며, x 및 y 방향으로는 각각 0.35% 및 0.85%이다.
다층 테이프들의 물리적인 특성들을 아래의 테이블 ⅩⅩⅦ에 나타내었다.
테이블 ⅩⅩⅦ
예 5
다양한 유형 1 및 2 그린 테이프들 적층체들은 865℃에서 소성한 다음, 그 특성들을 측정하였다. 그 결과들이 아래의 테이블 ⅩⅩⅧ에 요약되어 있다.
이와 같이, 한 방향으로만 축소되는 두꺼운 소성 금속지지 다층 기판을 형성하기 위해 인터리브된 그린 테이프들을 적층화할 수 있다.
비록 본 발명을 특정한 예들을 들어 설명하였지만, 상기 유리 조성물들, 옥사이드 충전제의 양, 금속 지지 기판, 그린 테이프 층들의 수, 커패시터의 유형 및 커패시터 잉크, 저항 및 저항 잉크, 및 전도체 및 전도체 잉크등을 만들 수 있으며, 본 발명에 포함된다는 것이 당업자에게는 명백하다. 본 발명은 청구 범위에 의해서만 한정된다.

Claims (25)

  1. 내재된 소자를 갖는 지지된 세라믹 회로 기판에 있어서,
    a) 코바 지지체상의 적층된 그린 테이프 적층체;
    b) 유전체 및 낮은 용융 온도 유리를 포함하는 잉크로부터의 그린 테이프 층에 스크린 인쇄된 스크린 인쇄 조성물;
    c) 상기 스크린 인쇄 조성물 아래의 전도체 층; 및
    d) 오버라잉 그린 테이프 층을 포함하는 것을 특징으로 하는 지지된 세라믹 회로 기판.
  2. 내재된 소자를 갖는 지지된 세라믹 회로 기판에 있어서,
    a) 코바 지지체상의 적층된 그린 테이프 적층체;
    b) 바륨 티타네이트, 티타늄 옥사이드, 및 납-마그네슘-니오베이트의 그룹으로부터 선택된 유전체로부터 만들어진 내재되는 스크린 인쇄 커패시터;
    c) 상기 커패시터의 위 및 아래에 인쇄된 은 전도체 층; 및
    d) 오버라잉 그린 테이프 층을 포함하는 것을 특징으로 하는 지지된 세라믹 회로 기판.
  3. 제2 항에 있어서, 상기 커패시터는 은 경계 층들 사이에 위치하며, 상기 경계 층은 은 분말 및 은 박편의 혼합물로 구성되는 것을 특징으로 하는 지지된 세라믹 회로 기판.
  4. 제2 항에 있어서, 상기 유전체는 납-마그네슘-니오베이트이며, 상기 커패시터는 은 및 바륨 티타네이트 장벽 층들 사이에 위치하며, 상기 커패시터는 700이상의 유전 상수를 갖는 것을 특징으로 하는 지지된 세라믹 회로 기판.
  5. 소성시 적어도 2미리미터 두께인 그린 테이프 적층체에 있어서,
    제1 형태의 그린 테이프 층들 및 제2 형태의 그린 테이프 층들이 금속 지지 기판상에서 교번하며,
    상기 제1 형태의 그린 테이프 층들은 적어도 5%로부터 15% 중량까지의 옥사이드 충전제와 함께 결정화 및 비결정화 유리들의 혼합물로 구성되고,
    상기 제2 형태의 그린 테이프 층들은 상기 제1 형태의 그린 테이프 층들보다 큰 중량의 옥사이드 충전제와 함께 결정화 및 비결정화 유리들의 혼합물로 구성되는 것을 특징으로 하는 그린 테이프 적층체.
  6. 제5 항에 있어서, 상기 비결정화 유리는 PbO, AL2O3, 및 SiO2를 재료로 만들어 지는 것을 특징으로 하는 그린 테이프 적층체.
  7. 제5 항에 있어서, 상기 옥사이드 충전제는 알루미늄, 코디어라이트(cordierite), 석영, 크리스토바리테(cristobalite), 포스테라트(forsterite), 및 윌레마이트(willemite)로 구성되는 그룹으로부터 선택되는 것을 특징으로 하는 그린 테이프 적층체.
  8. 제5 항에 있어서, 상기 금속 지지 기판은 구리-니켈 피복 또는 도금된 코바 지지체인 것을 특징으로 하는 그린 테이프 적층체.
  9. 제5 항에 있어서, 전도체 층이 상기 제1 형태의 그린 테이프 층들의 하나 이상의 그린 테이프들 사이에 스크린 인쇄되는 것을 특징으로 하는 그린 테이프 적층체.
  10. 제9 항에 있어서, 상기 전도체 층은 은 기제 층인 것을 특징으로 하는 그린 테이프 적층체.
  11. 제9 항에 있어서, 전도체 층이 상기 적층체 상부 표면상에 스크린 인쇄되는 것을 특징으로 하는 그린 테이프 적층체.
  12. 제5 항에 있어서, 상기 그린 테이프 적층체를 소성한 것을 특징으로 하는 소성 그린 테이프 적층체.
  13. 제5 항에 있어서, RF 소자가 상기 그린 테이프 적층체내에 내재되는 것을 특징으로 하는 소성 크린 테이프 적층체.
  14. 금속 지지 기판상에 형성되며, 회로 패터들을 가지며, 소성하는 동안 x 및 y 방향으로의 축소가 없는 다수의 그린 테이프들;
    적층체의 상부 아래의 그린 테이프 층 하나 이상의 층들에 스크린 인쇄된 커패시터; 및
    상기 커패시터 위 및 아래에 스크린 인쇄된 전도체 층으로 구성되는 것을 특징으로 하는 다층 세라믹 그린 테이프 구조.
  15. 제14 항에 있어서, 상기 커패시터 층은 바륨 티타네이트, 티타늄 옥사이드 또는 납-마그네슘-니오베이트를 재료로 만들어지는 것을 특징으로 하는 다층 세라믹 그린 테이프 구조.
  16. 제14 항에 있어서, 상기 전도체 층은 은인 것을 특징으로 하는 다층 세라믹 그린 테이프 구조.
  17. 제14 항에 있어서, 상기 커패시터는 소성하는 동안 상기 그린 테이프 유리들이 상기 커패시터로 확산되는 것을 방지하기에 충분한 두께를 갖는 두개의 바륨 티타네이트 장벽 층들 사이에 위치하는 것을 특징으로하는 다층 세라믹 그린 테이프 구조.
  18. a) 전조 합성물, 낮은 소성 온도 유리 및 유기체 비허클의 성분 전조 잉크를 형성하는 단계;
    b) 바닥 전도체 층을 스크린 인쇄하는 단계;
    c) 상기 바닥 전도체 층 상부로 상기 성분 전조 잉크를 스크린 인쇄하는 하는 단계;
    d) 상기 스크린 인쇄된 성분 전조 잉크 층에 하나 이상의 그린 테이프 층들을 덮는 단계;
    e) 상부 전도체 층을 스크린 인쇄하는 단계;
    f) 상기 층들을 함께 배열 및 적층하는 단계; 및
    g) 상기 적층된 층들을 소성하는 단계로 구성되는 것을 특징으로 하는 금속상의 다층 세라믹 회로 기판내에 내재된 소자들을 형성하는 방법.
  19. a) 바륨 티타네이트, 티타늄 옥사이드 및 납-마그네슘-니오베이트, 저온 소성 유리, 및 유기체 비허클로 구성되는 그룹에서 선택된 유전체의 혼합물로부터 커패시터 잉크를 형성하는 단계;
    b) 바닥 전도체 층을 스크린 인쇄하는 단계;
    c) 상기 바닥 전도체 층 상부로 상기 성분 전조 잉크를 스크린 인쇄하는 하는 단계;
    d) 상부 전도체 층을 스크린 인쇄하는 단계;
    e) 상기 스크린 인쇄된 성분 전조 잉크 층에 하나 이상의 그린 테이프 층들을 덮는 단계;
    f) 상기 층들을 함께 배열 및 적층하는 단계; 및
    g) 상기 적층된 층들을 소성하는 단계로 구성되는 것을 특징으로 하는 금속상의 다층 세라믹 회로 기판내에 내재된 소자들을 형성하는 방법.
  20. 바륨 티타네이트, 티타늄 옥사이드 및 납-마그네슘-니오베이트, 저온 소성 유리, 및 유기체 비허클로 구성되는 그룹에서 선택된 유전체를 포함하는 것을 특징으로 하는 커패시터 잉크.
  21. 루테늄 옥사이드, 850-900℃ 범위내에서 혼합물의 소성 온도를 감소시키기에 충분한 량의 저온 소성 유리 및 유기체 비허클을 포함하는 것을 특징으로 하는 저항 잉크 조성물.
  22. 제21 항에 있어서, 바륨 티타네이트의 TCR 변형재를 더 포함하는 것을 특징으로 하는 저항 잉크 조성물.
  23. 하나 또는 두개 그린 테이프 층들에 의해 덮힌 저온 소성 유리 및 스크린 인쇄된 루테늄 옥사이드의 저항 층을 포함하는 내재된 저항들을 포함하며,
    상기 층은 상기 저항층의 아래의 전도체 층 및 금속 지지 기판에 적층된 그린 테이프 적층체상에 인쇄되는 것을 특징으로 하는 세라믹 다층 인쇄 회로 기판.
  24. 제23 항에 있어서, 상기 금속 지지 기판은 코바인 것을 특징으로 하는 세라믹 다층 인쇄 회로 기판.
  25. a) 유기체 비허클과 함께 그 혼합물이 약 850-900℃ 사이의 소성 온도를 갖기에 충분한 양의 저온 소성 온도 유리와 혼합된 루테늄 옥사이드를 포함하는 저항 잉크를 형성하는 단계;
    b) 그 상부에 저항들을 분포시키기 위해 그린 테이프 적층체상에 상기 잉크를 스크린 인쇄하는 단계;
    c) 하나 또는 두개의 그린 테이프 층들로 상기 저항 층을 덮는 단계;
    d) 아래에 놓이는 제1 전도층으로 상기 저항을 종결하는 단계;
    e) 그 결과물의 그린 테이프 적층체를 적층하는 단계;
    f) 상기 적층체를 약 850-900℃로부터의 온도에 소성하는 단계;
    g) 제2 전도층으로 상기 소성 적층체의 상부 표면을 코팅하는 단계; 및
    h) 상기 소성된 다중 층들을 연소하는(post firing) 단계로 구성되는 것을 특징으로 하는 내재된 저항들을 만드는 방법.
KR10-1999-7008082A 1997-03-06 1998-03-03 수동 소자들이 내재된 세라믹 다층 인쇄 회로 기판 KR100516043B1 (ko)

Applications Claiming Priority (13)

Application Number Priority Date Filing Date Title
US81283297A 1997-03-06 1997-03-06
US08/812,172 1997-03-06
US08/812,151 1997-03-06
US8/812,172 1997-03-06
US08/812,832 1997-03-06
US8/812,832 1997-03-06
US08/812,172 US5866240A (en) 1997-03-06 1997-03-06 Thick ceramic on metal multilayer circuit board
US08/812,151 US5953203A (en) 1997-03-06 1997-03-06 Multilayer ceramic circuit boards including embedded capacitors
US8/812,151 1997-03-06
US09/031,745 1998-02-27
US09/031,745 US6055151A (en) 1997-03-06 1998-02-27 Multilayer ceramic circuit boards including embedded components
US9/031,745 1998-02-27
PCT/US1998/003270 WO1998039784A1 (en) 1997-03-06 1998-03-03 Ceramic multilayer printed circuit boards with embedded passive components

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020057006663A Division KR100546471B1 (ko) 1997-03-06 1998-03-03 금속 다층 회로 기판상의 두꺼운 세라믹

Publications (2)

Publication Number Publication Date
KR20000075996A true KR20000075996A (ko) 2000-12-26
KR100516043B1 KR100516043B1 (ko) 2005-09-26

Family

ID=27487928

Family Applications (2)

Application Number Title Priority Date Filing Date
KR10-1999-7008082A KR100516043B1 (ko) 1997-03-06 1998-03-03 수동 소자들이 내재된 세라믹 다층 인쇄 회로 기판
KR1020057006663A KR100546471B1 (ko) 1997-03-06 1998-03-03 금속 다층 회로 기판상의 두꺼운 세라믹

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020057006663A KR100546471B1 (ko) 1997-03-06 1998-03-03 금속 다층 회로 기판상의 두꺼운 세라믹

Country Status (5)

Country Link
EP (1) EP1016106A4 (ko)
JP (2) JP3944791B2 (ko)
KR (2) KR100516043B1 (ko)
TW (1) TW405330B (ko)
WO (1) WO1998039784A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100516043B1 (ko) * 1997-03-06 2005-09-26 라미나 세라믹스, 인크. 수동 소자들이 내재된 세라믹 다층 인쇄 회로 기판
US6191934B1 (en) * 1998-10-02 2001-02-20 Sarnoff Corporation & Co., Ltd. High dielectric constant embedded capacitors
US6300267B1 (en) * 1998-11-05 2001-10-09 Sarnoff Corporation High dielectric constant buried capacitors with extended operating temperature ranges
US6349456B1 (en) * 1998-12-31 2002-02-26 Motorola, Inc. Method of manufacturing photodefined integral capacitor with self-aligned dielectric and electrodes
US6317023B1 (en) 1999-10-15 2001-11-13 E. I. Du Pont De Nemours And Company Method to embed passive components
US6455930B1 (en) * 1999-12-13 2002-09-24 Lamina Ceramics, Inc. Integrated heat sinking packages using low temperature co-fired ceramic metal circuit board technology
US6970362B1 (en) 2000-07-31 2005-11-29 Intel Corporation Electronic assemblies and systems comprising interposer with embedded capacitors
US6775150B1 (en) 2000-08-30 2004-08-10 Intel Corporation Electronic assembly comprising ceramic/organic hybrid substrate with embedded capacitors and methods of manufacture
EP1263002A3 (en) * 2001-05-17 2004-01-02 Shipley Company LLC Resistors
EP1353542B1 (en) 2001-12-25 2018-05-16 Ngk Spark Plug Co., Ltd Process for production of multilayered wiring board
US6860000B2 (en) * 2002-02-15 2005-03-01 E.I. Du Pont De Nemours And Company Method to embed thick film components
US6893710B2 (en) 2003-04-18 2005-05-17 Yageo Corporation Multilayer ceramic composition
KR20050019214A (ko) 2003-08-18 2005-03-03 한국과학기술원 내장형 커패시터용 폴리머/세라믹 복합 페이스트 및 이를이용한 커패시터 제조방법
JP5402776B2 (ja) * 2010-03-30 2014-01-29 株式会社村田製作所 金属ベース基板の製造方法

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3968412A (en) * 1973-07-27 1976-07-06 General Electric Company Thick film capacitor
US4061584A (en) * 1974-12-13 1977-12-06 General Electric Company High dielectric constant ink for thick film capacitors
US4415624A (en) * 1981-07-06 1983-11-15 Rca Corporation Air-fireable thick film inks
JPS5817651A (ja) * 1981-07-24 1983-02-01 Hitachi Ltd 多層回路板とその製造方法
US4650923A (en) * 1984-06-01 1987-03-17 Narumi China Corporation Ceramic article having a high moisture proof
US5148005A (en) * 1984-07-10 1992-09-15 Raychem Corporation Composite circuit protection devices
JPH0725174B2 (ja) * 1985-10-18 1995-03-22 富士ゼロックス株式会社 厚膜型サ−マルヘツドの製造方法
GB2182033A (en) * 1985-10-24 1987-05-07 Stc Plc Dielectric compositions
JPS62113758A (ja) * 1985-10-25 1987-05-25 株式会社住友金属セラミックス 低温焼成セラミツクス
US5166658A (en) * 1987-09-30 1992-11-24 Raychem Corporation Electrical device comprising conductive polymers
US4961999A (en) * 1988-07-21 1990-10-09 E. I. Du Pont De Nemours And Company Thermistor composition
JP3019541B2 (ja) * 1990-11-22 2000-03-13 株式会社村田製作所 コンデンサ内蔵型配線基板およびその製造方法
US5256469A (en) * 1991-12-18 1993-10-26 General Electric Company Multi-layered, co-fired, ceramic-on-metal circuit board for microelectronic packaging
US5657199A (en) * 1992-10-21 1997-08-12 Devoe; Daniel F. Close physical mounting of leaded amplifier/receivers to through holes in monolithic, buried-substrate, multiple capacitors simultaneous with electrical connection to dual capacitors otherwise transpiring, particularly for hearing aid filters
JPH0834096A (ja) * 1994-05-20 1996-02-06 Toray Ind Inc セラミックス・グリーンシートおよびセラミックス・グリーンシート上にパターンを形成する方法
JP3093601B2 (ja) * 1994-09-28 2000-10-03 株式会社住友金属エレクトロデバイス セラミック回路基板
US5514451A (en) * 1995-01-27 1996-05-07 David Sarnoff Research Center, Inc. Conductive via fill inks for ceramic multilayer circuit boards on support substrates
US5581876A (en) * 1995-01-27 1996-12-10 David Sarnoff Research Center, Inc. Method of adhering green tape to a metal support substrate with a bonding glass
JP3327045B2 (ja) * 1995-04-28 2002-09-24 株式会社村田製作所 誘電体ペースト及びそれを用いた厚膜コンデンサ
US5708570A (en) * 1995-10-11 1998-01-13 Hughes Aircraft Company Shrinkage-matched circuit package utilizing low temperature co-fired ceramic structures
KR100516043B1 (ko) * 1997-03-06 2005-09-26 라미나 세라믹스, 인크. 수동 소자들이 내재된 세라믹 다층 인쇄 회로 기판

Also Published As

Publication number Publication date
JP2002505805A (ja) 2002-02-19
JP3944791B2 (ja) 2007-07-18
KR100516043B1 (ko) 2005-09-26
TW405330B (en) 2000-09-11
EP1016106A4 (en) 2007-12-12
EP1016106A1 (en) 2000-07-05
KR100546471B1 (ko) 2006-01-26
WO1998039784A1 (en) 1998-09-11
JP2006165585A (ja) 2006-06-22
KR20050043991A (ko) 2005-05-11

Similar Documents

Publication Publication Date Title
US6055151A (en) Multilayer ceramic circuit boards including embedded components
US5827605A (en) Ceramic multilayer substrate and method of producing the same
JP2006165585A (ja) セラミック多層プリント回路基板
US5953203A (en) Multilayer ceramic circuit boards including embedded capacitors
US5866240A (en) Thick ceramic on metal multilayer circuit board
US6191934B1 (en) High dielectric constant embedded capacitors
JP2001351827A (ja) 複合積層電子部品
JP2002536837A (ja) 埋め込みレジスタを備えた多層セラミック回路基板
US8193898B2 (en) Laminated body and manufacturing method thereof
WO1998039784A9 (en) Ceramic multilayer printed circuit boards with embedded passive components
JP3387458B2 (ja) 絶縁体組成物、絶縁体ペーストおよび積層電子部品
JP2002043758A (ja) 多層基板及びその製造方法
KR19990067290A (ko) 다층 공-소성 세라믹 조성물 및 금속상-세라믹 회로판
JP4077625B2 (ja) 低温焼成磁器組成物および低温焼成磁器の製造方法
JPH01166599A (ja) 積層セラミック基板の製造方法
JP4514301B2 (ja) 多層配線基板の製造方法
JPH0216004B2 (ko)
JPS6092697A (ja) 複合積層セラミツク部品
JPH10215074A (ja) セラミック多層基板およびその製造方法
JPH0555079A (ja) コンデンサー内蔵複合回路基板
JP3680714B2 (ja) 絶縁体磁器組成物
JPH11233942A (ja) セラミック多層基板及びその製造方法
JP2022152136A (ja) 通信衛星用のセラミック配線基板
JPH06338686A (ja) 多層基板の製造方法
JPH033299A (ja) コンデンサ内蔵セラミックス回路基板

Legal Events

Date Code Title Description
A201 Request for examination
N231 Notification of change of applicant
E902 Notification of reason for refusal
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120821

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20130820

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee