JP4279869B2 - 多層セラミックス基板 - Google Patents

多層セラミックス基板 Download PDF

Info

Publication number
JP4279869B2
JP4279869B2 JP2006350628A JP2006350628A JP4279869B2 JP 4279869 B2 JP4279869 B2 JP 4279869B2 JP 2006350628 A JP2006350628 A JP 2006350628A JP 2006350628 A JP2006350628 A JP 2006350628A JP 4279869 B2 JP4279869 B2 JP 4279869B2
Authority
JP
Japan
Prior art keywords
ceramic substrate
surface conductor
conductor
glass
substrate layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006350628A
Other languages
English (en)
Other versions
JP2008166307A (ja
Inventor
泰治 宮内
利幸 鈴木
昌治 平川
知子 中村
俊伸 宮越
潔 畑中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2006350628A priority Critical patent/JP4279869B2/ja
Priority to US12/000,177 priority patent/US7662477B2/en
Priority to TW96147733A priority patent/TW200843603A/zh
Priority to DE200760008043 priority patent/DE602007008043D1/de
Priority to EP20070024830 priority patent/EP1940210B1/en
Priority to KR1020070137346A priority patent/KR100922079B1/ko
Priority to CN2007103072016A priority patent/CN101209929B/zh
Publication of JP2008166307A publication Critical patent/JP2008166307A/ja
Application granted granted Critical
Publication of JP4279869B2 publication Critical patent/JP4279869B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/38Improvement of the adhesion between the insulating substrate and the metal
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807Ceramic parts
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15Ceramic or glass substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822Multilayer substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01Dielectrics
    • H05K2201/0137Materials
    • H05K2201/017Glass ceramic coating, e.g. formed on inorganic substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1163Chemical reaction, e.g. heating solder by exothermic reaction
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/31504Composite [nonstructural laminate]
    • Y10T428/31678Of metal

Description

本発明は、表面に焼結金属等からなる表面導体を有する多層セラミックス基板に関するものである。
電子機器等の分野においては、電子デバイスを実装するための基板が広く用いられているが、近年、電子機器の小型軽量化や多機能化等の要望に応え、且つ高信頼性を有する基板として、多層セラミックス基板が提案され実用化されている。多層セラミックス基板は、複数のセラミックス基板層を積層することにより構成され、各セラミックス基板層に表面導体や内部導体、さらには電子素子等を一体に作り込むことで、高密度実装が可能となっている。
前述の多層セラミックス基板では、その外側表面に表面導体が形成されるが、表面導体を焼結金属により形成する場合、使用する導体ペーストにガラスフリットを添加するのが一般的である。焼結金属からなる表面導体とセラミックス基板層との接着強度を確保する上でガラスフリットの添加が有効であり、例えば、Ag粉末(導電材料)とガラスフリットとを含む導体ペーストを前記表面導体形成用の導電ペーストとして用いることで、表面導体とセラミックス基板層との密着性をある程度確保することが可能である。
ただし、表面導体の電気抵抗を小さな値とし、はんだ濡れ性やめっき性等を良好なものとするためには、ガラスフリットの添加量には自ずと限度があり、ガラスフリットの添加だけでは必ずしも十分とは言えない。そこで、表面導体の接着強度の向上に関して種々の検討がなされており、例えば下地層等を形成することで表面導体の接着強度を確保することが提案されている(例えば、特許文献1や特許文献2等を参照)。
すなわち、特許文献1記載の発明では、ガラスペーストを印刷することでガラス・セラミック層と最上層導体配線との界面にガラス層を形成し、これによって高い接着強度を得るようにしている。同様に、特許文献2記載の発明においても、セラミックス基板層と表面導体層の間に、所定のガラスとアルミナを含んだ下地層を形成することで、基板と表面導体層との密着性を確保するようにしている。
特開平6−237081号公報 特開平9−221375号公報
ところで、前述の従来技術においては、表面導体と下地となるセラミックス基板層との接着強度の確保は、もっぱらガラスの接着剤としての機能に依存しており、それ以上の考えは見当たらない。例えば前述の特許文献1記載の発明や特許文献2記載の発明においては、ガラスが含まれる下地層を形成することで、表面導体とセラミックス基板層との間にガラスを多く存在させ、これによって高い接着強度を得る、というのが基本的な考えである。
しかしながら、ガラスの接着剤としての機能にのみ依存したのでは、表面導体の接着強度の向上には限界がある。例えば、初期状態では密着強度が高くても、経時劣化による接着強度の低下を抑えることは難しい。近年、多層セラミックス基板の信頼性を評価するために、いわゆるPCT(Pressure Cooker Test)等が行われているが、前記従来技術ではPCT後の接着強度を十分に確保することは難しい。
本発明は、このような従来の実情に鑑みて提案されたものであり、初期状態は勿論、経時後においても(例えばPCT後においても)表面導体の接着強度を十分に確保することができ、信頼性の高い多層セラミック基板を提供することを目的とする。
前述の目的を達成するために、本発明者らは長期に亘り様々な検討を重ねてきた。その結果、セラミック基板層に含まれるセラミック成分や表面導体に含まれるガラス成分を選択し、且つ必要な濃度に設定することで、セラミック基板層と表面導体の界面にこれらの反応相が形成され、このことが接着強度の改善に大きく寄与しているとの知見を得るに至った。本発明は、このような従来技術とは異なる全く新たな着想に基づいて完成されたものである。
すなわち、本発明の多層セラミックス基板は、複数のセラミックス基板層が積層された積層体の少なくとも一方の表面に表面導体を有する多層セラミックス基板であって、前記セラミックス基板層中のセラミックス成分と前記表面導体中のガラス成分とが反応することにより形成された反応相が前記セラミックス基板層と表面導体の界面に析出し、少なくとも前記表面導体と接するセラミックス基板層がAl をフィラー成分とするガラスセラミックスにより形成されるとともに、前記表面導体がガラス成分としてZnを含み、前記反応相としてZnAl を含み、前記表面導体と接するセラミックス基板層は、少なくとも表面導体と接する部分におけるAl の含有量が34体積%以上、40体積%以下であることを特徴とする。


本発明の多層セラミックス基板では、従来技術のようにガラスの接着剤としての機能にのみ頼るのではなく、セラミックス基板層中のセラミックス成分と表面導体中のガラス成分とを反応させることで、セラミックス基板層と表面導体との接着強度を確保するようにしている。前記反応によりセラミックス基板層と表面導体の界面に反応相が形成されることで、経時後(PCT後)においても十分な接着強度が維持される。
本発明によれば、初期状態ばかりでなく、経時後においても(例えばPCT後においても)表面導体の接着強度を十分に確保することができ、信頼性の高い多層セラミック基板を提供することが可能である。
以下、本発明を適用した多層セラミックス基板の実施形態について、図面を参照して詳細に説明する。
多層セラミックス基板1は、例えば図1に示すように、複数層のセラミックス基板層(ここでは4層のセラミックス基板層21〜24)が積層された積層体2を主体とするものであり、当該積層体2において、セラミックス基板層21〜24を貫通するビア導体3や内層となるセラミックス基板層22,23の両面に形成された内部導体4を形成し、さらには最外層となるセラミックス基板層21,24の外側表面に表面導体5を形成することにより構成されるものである。
各セラミックス基板層21〜24は、例えばガラスセラミックス等から形成され、所定の組成を有するガラス組成物にアルミナ(Al)等のセラミックス材料を加えたものを焼成することにより形成される。ここで、ガラス組成物を構成する酸化物としては、SiOやB、CaO、SrO、BaO、La、ZrO、TiO、MgO、ZnO、PbO、LiO、NaO、KO等を挙げることができ、これらを適宜組み合わせて用いればよい。多層セラミックス基板1を構成する各セラミックス基板層21〜24を前記ガラスセラミックスとすることにより、低温での焼成が可能となる。勿論、これに限らず、各セラミックス基板層21〜24にガラスセラミックス以外の各種セラミックス材料を使用することも可能である。
一方、前記ビア導体3や内部導体4、表面導体5は、いずれも導体ペーストを焼成することにより形成される焼結金属導体である。導体ペーストは、導電材料を主体とし、これをガラス成分や有機ビヒクルと共に混練することにより調製されるものである。導電材料としては、Ag、Au、Pd、Pt、Cu等を挙げることができるが、これらの中ではAgを用いることが好ましい。導電材料としてAgを用いることで、低抵抗の焼結金属導体の形成が可能であり、また、例えばAuやPd等の貴金属を用いる場合に比べて製造コストを抑えることが可能である。Cuは焼成雰囲気の制御が困難である。なお、導電材料として前記Agを用いる場合、Agを主体とするものであれば他の金属成分を含んでいてもよい。
これら焼結金属導体のうち、ビア導体3は、各セラミックス基板層21〜24に形成されたビアホールに導体ペーストの焼成により残存する導電材が充填形成された形で形成されており、このビア導体3によって各セラミックス基板層21〜24に形成された内部導体4や表面導体5の間を電気的に接続したり、熱を伝導する等の機能を果たしている。ビア導体3の断面形状は、通常は概ね円形であるが、これに限らず、限られた形状スペース範囲において大きな断面積を得るために、例えば楕円形、長円形、正方形等、任意の形状とすることができる。
以上が多層セラミックス基板1の基本構造であるが、本実施形態の多層セラミックス基板1においては、前記表面導体5と下地となるセラミック基板層21,24の界面に反応相が形成されていることが大きな特徴である。前記反応相は、表面導体5に含まれるガラス成分とセラミックス基板層21,24に含まれるセラミックス成分とが反応することにより形成されるもので、逆に言えば、前記表面導体5やセラミックス基板層21,24は、互いに反応して前記反応相を形成し得る成分を含む必要がある。
具体的には、例えば表面導体5にZnが含まれ、セラミックス基板層21,24にアルミナ(Al)が含まれている場合、これらが反応することによりZnAlが反応相として形成される。反応相であるZnAlは、X線回折(XRD)等によりその存在を確認することが可能である。
前述のような反応相(ZnAl)を形成する場合、前述の通り、表面導体5はZnを含む必要がある。表面導体5にZnを含ませるには、構成する酸化物の1つとしてZnOを含むZn系ガラスを表面導体5のガラス成分として用いればよい。前記Zn系ガラスは、前記ZnOの他、B、SiO、MnO等の酸化物からなるものであるが、ZnO以外の成分については任意である。表面導体5に含まれるガラス成分中のZn(ZnO)の含有量としては、60質量%〜75質量%であることが好ましい。Zn(ZnO)の含有量が60質量%よりも少ないと、反応相の形成が不十分になるおそれがあるとともに、ガラスの軟化点が高くなってしまうという不都合が生ずる。逆に、Zn(ZnO)の含有量が75質量%を越えると、ガラス化しなくなってしまうという不都合が生ずるおそれがある。
一方、前記Znを含む表面導体5と組み合わせるセラミックス基板層21,24は、Znと反応して反応相を形成する成分であるアルミナ(Al)をフィラーとして含むことが必要である。したがって、前述の通り、ガラス組成物にアルミナ(Al)をフィラーとして加えたガラスセラミックス基板層等を用いることが好ましい。ただし、前記セラミックス基板層21,24がガラスセラミックス基板層に限られるわけではなく、アルミナ(Al)を含むものであれば如何なるものであってもよい。
前記セラミックス基板層21,24をガラスセラミックス基板層とする場合、使用するガラスセラミックス材料としては、例えば特許第2641521号公報に開示される絶縁性磁器を用いることが好ましい。具体的には、アルミナ成分30質量%〜50質量%及びガラス成分70質量%〜50質量%とを含み、且つガラス成分がSiO46質量%〜60質量%、B0.5質量%〜5質量%、Al6質量%〜17.5質量%、及びアルカリ土類金属酸化物25質量%〜45質量%の組成を有し、アルカリ土類金属酸化物中の少なくとも60質量%がSrOである絶縁性磁器である。
前述の組成を有する絶縁性磁器は、1000℃以下という低温での焼結でセラミック基板層とすることができ、結晶化を容易にコントロールできること、耐マイグレーション性に優れること、低誘電率であること、高強度を有すること等、数々の優れた特性を発揮する。
ただし、前記反応相の形成を考えた場合、セラミックス基板層21,24にフィラーとして含まれるアルミナ(Al)の含有量を32体積%以上とすることが好ましい。セラミック基板層21,24に含まれるアルミナの含有量が32体積%未満であると、前記反応相が十分に形成されず、表面導体5の密着強度が不十分になるおそれがある。セラミックス基板層21,24に含まれるアルミナ(Al)の含有量の好ましい範囲は、32体積%〜40体積%、より好ましくは34体積%〜40体積%、さらに好ましくは35体積%〜40体積%である。セラミックス基板層21,24に含まれるアルミナ(Al)の含有量を32体積%以上とすることにより、初期の裏押し強度を50N以上、且つPCT後の裏押し強度を30N以上とすることができる。また、前記含有量を34体積%以上とすることにより、PCT後の裏押し強度を50N以上とすることができ、さらに前記含有量を35体積%以上とすることによりPCT前後での強度の差(劣化率)を15%以下に抑えることができる。なお、セラミック基板層21,24に含まれるアルミナの含有量が40体積%を越えると焼結が不十分になるおそれがあるので、前記含有量は40体積%以下とすることが好ましい。
セラミックス基板層21,24におけるアルミナ含有量を前記範囲とするためには、セラミックス基板層21,24自体にこれを満たす組成を有する絶縁性磁器(ガラスセラミックス)を用いればよいが、この場合、セラミックス基板層21,24の誘電特性等に制約が加わることになる。これを回避するためには、例えば図2に示すように、セラミックス基板層21(あるいはセラミックス基板層24)を主体となる基板部21a(24a)と表面導体5と接する表層部21b(24b)とから構成し、前記表層部21b(24b)に含まれるアルミナ含有量を多くし、前記組成範囲となるように設計することが有効である。前記2層構造とすれば、基板部21a(24a)は誘電特性等を考慮して自由に組成を変更することができ、一方、表層部21bにアルミナを多く含ませることにより、表面導体5との界面に反応相を十分に析出させることが可能である。
セラミックス基板21,24と表面導体5の界面に析出させる反応相としては、前記ZnAlに限られるものではなく、前記界面に種々の反応相を析出させることで同様の効果を得ることができる。この場合には、表面導体5とセラミックス基板層21,24が互いに反応し反応相を形成し得る成分を含んでいればよい。
本実施形態の多層セラミックス基板1では、前述のように表面導体5とセラミックス基板層21,24の界面に反応相(ZnAl)が形成されており、ガラスの接着性のみに依存した接着に比べて大きな接着強度を確保することが可能であり、また、PCT後等の経時における強度低下も抑えることが可能である。したがって、信頼性の高い多層セラミック基板を提供することが可能である。
次に、前述の多層セラミックス基板1の製造する方法について説明する。なお、ここでは無収縮プロセスによる製造方法を例にして説明するが、必ずしもこれに限らず、例えば収縮抑制は行わなくてもよい。
多層セラミックス基板1を作製するには、先ず、図3(a)に示すように、焼成後に各セラミックス基板層21〜24となるセラミックスグリーンシート11a〜11dを用意する。セラミックスグリーンシート11a〜11dは、酸化物粉末(ガラスセラミックス粉末等)と有機ビヒクルとを混合してスラリー状の誘電体ペーストを作り、これを例えばポリエチレンテレフタレート(PET)シート等の支持体上にドクターブレード法等によって成膜することにより形成する。前記有機ビヒクルとしては、公知のものがいずれも使用可能である。前記ガラスセラミックス粉末は、反応相(ZnAl)を形成するために、所定量のアルミナをフィラーとして含有していることが必要である。あるいは、セラミックスグリーンシート11a〜11dのうち、後述の表面導体パターンと接するセラミックスグリーンシート11a,11dを2層構造とし、表面導体パターンと接する部分のアルミナ含有量を多くしてもよい。
前記セラミックスグリーンシート11a〜11dの形成後、所定の位置に貫通孔(ビアホール)を形成する。前ビアホールは、通常は円形の孔として形成され、ここに導体ペースト12を充填することによりビア導体が形成される。さらに、内層となるセラミックスグリーンシート11b,11cの表面に所定のパターンで導体ペーストを印刷し、内部導体パターン13を形成する。
前記ビアホールに充填される導体ペースト12や内部導体パターン13の形成に用いられる導体ペーストは、例えばAg、Au、Cu等の各種導電性金属や合金からなる導電材料と有機ビヒクルとを混練することにより調製されるものである。有機ビヒクルは、バインダと溶剤を主たる成分とするものであり、導電材料との配合比等は任意であるが、通常はバインダ1〜15質量%、溶剤が10〜50質量%となるように導電材料に対して配合される。導体ペーストには、必要に応じて各種分散剤や可塑剤等から選択される添加物が添加されていてもよい。
一方、最も外側に配置されるセラミックスグリーンシート11a,11dには、表面導体パターン14をこれらセラミックスグリーンシート11a,11dと直接接する形で形成する。表面導体パターン14の形成においては、セラミックスグリーンシート11a,11dに含まれる成分(アルミナ)と反応相を形成し得る成分(Zn)をガラス成分として含む導体ペーストを用いる。
各セラミックスグリーンシート11a〜11dに導体ペースト12を充填し、内部導体パターン13や表面導体パターン14を形成した後、図3(b)に示すように、これらを重ねて積層体とするが、このとき、積層体の両側(最外層)に収縮抑制用グリーンシート15を拘束層として配し、焼成を行う。
拘束層となる収縮抑制用グリーンシート15には、前記セラミックスグリーンシート11a〜11dの焼成温度では収縮しない材料、例えばトリジマイトやクリストバライト、さらには石英、溶融石英、アルミナ、ムライト、ジルコニア、窒化アルミニウム、窒化ホウ素、酸化マグネシウム、炭化ケイ素等を含む組成物が用いられ、これら収縮抑制用グリーンシート15間に積層体を挟み込み、焼成を行うことで前記積層体の面内方向での収縮が抑えられる。
図3(b)は、いわゆる積層体の仮スタックの状態であるが、次に、図3(c)に示すようにプレスを行い、さらに図3(d)に示すように焼成を行う。
収縮抑制用グリーンシート15の収縮抑制材料として前記トリジマイトを使用した場合、焼成後には、図3(e)に示すように、熱膨張の差により前記収縮抑制用グリーンシート15は自然剥離され、多層セラミックス基板1が得られる。収縮抑制材料としてトリジマイト以外の材料を使用した場合には、焼成後に残渣を除去する残渣除去工程を追加することにより、同様に多層セラミックス基板1が得られる。
得られる多層セラミックス基板1においては、前記セラミックスグリーンシート11a〜11dはセラミックス基板層21〜24となり、前記ビアホール内の導体ペースト12はビア導体3になる。同様に、内部導体パターン13も内部導体4となる。表面導体パターン14は表面導体5となるが、形成される表面導体5とセラミックス基板層21,24の界面には反応相(ZnAl)が形成され、接着強度が確保される。
以下、本発明を適用した具体的な実施例について、実験結果に基づいて説明する。
反応相の形成
先の実施形態に準じて多層セラミックス基板を作製した。作製に際しては、表面導体形成のための表面導体パターンをZnOを含む導体ペーストで形成した。一方、セラミックス基板層の形成にはアルミナ(Al)をフィラーとして含むガラスセラミックスシートを用いた。
ガラスセラミックスシートに含まれるアルミナフィラーの含有量を20体積%、30体積%、40体積%とし、焼成後の表面導体とセラミック基板層の界面についてX線回折解析を行った。測定に際しては、表面導体を剥離し、剥離後のセラミックス基板層の表面についてX線回折を行った。結果を図4に示す。表面導体とセラミック基板層の界面には、反応相(ZnAl)が形成されており、ガラスセラミックスシートに含まれるアルミナの含有量が増加するのに伴って、形成される反応相(ZnAl)のピークも大きくなっている(すなわち、形成される反応相が増えている)ことがわかった。
裏押し強度の評価
作製した各多層セラミックス基板について、表面導体の裏押し強度を評価した。裏押し強度は、PCT前及びPCT後について測定し、PCT後の劣化率を算出した。PCTの条件としては、2気圧、温度121℃、相対湿度96%、時間60時間とした。
また、裏押し強度の測定は、セラミックス基板層表面に直径1.0mmの導体を形成し、評価用のプリント基板の導体にはんだ付けした。プリント基板とセラミックス基板層をそれぞれ治具で固定し、セラミックス基板層を裏押しして一定速度で引き剥がし、破壊した時の応力を裏押し強度とした。結果を表1に示す。
Figure 0004279869
表1から明らかな通り、アルミナフィラーの含有量を32体積%以上とすることで、PCT後の裏押し強度が30N以上となり、PCT後における接着強度の劣化率が急激に低くなっている。また、特にアルミナフィラーの含有量が34体積%以上においてPCT後の裏押し強度が50N以上となり、アルミナフィラーの含有量が35体積%以上において劣化率が15%以下となっている。ただし、アルミナフィラーの含有量が40体積%を越えると、焼結しなくなるという不都合が生じた。
多層セラミックス基板の一例を示す概略断面図である。 セラミックス基板層の構成例を示す概略断面図である。 多層セラミックス基板の製造プロセスを示す模式的な断面図であり、(a)はガラスセラミックスグリーンシート及び内部導体形成工程、(b)は仮スタック工程、(c)はプレス工程、(d)は焼成工程、(e)は収縮抑制用グリーンシート剥離工程を示す。 表面導体とセラミック基板層の界面のX線回折解析結果を示す特性図である。
符号の説明
1 多層セラミックス基板、積層体、21〜24 セラミックス基板層、3 ビア導体、4 内部導体、5 表面導体、11a〜11d セラミックスグリーンシート、12 導体ペースト、13 表面導体パターン、14 表面導体パターン、15 収縮抑制用グリーンシート

Claims (3)

  1. 複数のセラミックス基板層が積層された積層体の少なくとも一方の表面に表面導体を有する多層セラミックス基板であって、
    前記セラミックス基板層中のセラミックス成分と前記表面導体中のガラス成分とが反応することにより形成された反応相が前記セラミックス基板層と表面導体の界面に析出し
    少なくとも前記表面導体と接するセラミックス基板層がAl をフィラー成分とするガラスセラミックスにより形成されるとともに、前記表面導体がガラス成分としてZnを含み、
    前記反応相としてZnAl を含み、
    前記表面導体と接するセラミックス基板層は、少なくとも表面導体と接する部分におけるAl の含有量が34体積%以上、40体積%以下であることを特徴とする多層セラミックス基板。
  2. 前記表面導体と接するセラミックス基板層は、少なくとも表面導体と接する部分におけるAl含有量が他の部分におけるAl含有量よりも大であることを特徴とする請求項記載の多層セラミックス基板。
  3. 前記表面導体と接するセラミックス基板層は、表面導体と接する側の面にAl含有量が34体積%以上、40体積%以下である表面ガラスセラミックス層を有することを特徴とする請求項記載の多層セラミックス基板。
JP2006350628A 2006-12-26 2006-12-26 多層セラミックス基板 Expired - Fee Related JP4279869B2 (ja)

Priority Applications (7)

Application Number Priority Date Filing Date Title
JP2006350628A JP4279869B2 (ja) 2006-12-26 2006-12-26 多層セラミックス基板
US12/000,177 US7662477B2 (en) 2006-12-26 2007-12-10 Multilayer ceramics substrate
TW96147733A TW200843603A (en) 2006-12-26 2007-12-13 Multilayer ceramic substrate
EP20070024830 EP1940210B1 (en) 2006-12-26 2007-12-20 Multilayer ceramics substrate
DE200760008043 DE602007008043D1 (de) 2006-12-26 2007-12-20 Mehrschichtiges Keramiksubstrat
KR1020070137346A KR100922079B1 (ko) 2006-12-26 2007-12-26 다층 세라믹 기판
CN2007103072016A CN101209929B (zh) 2006-12-26 2007-12-26 多层陶瓷基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006350628A JP4279869B2 (ja) 2006-12-26 2006-12-26 多層セラミックス基板

Publications (2)

Publication Number Publication Date
JP2008166307A JP2008166307A (ja) 2008-07-17
JP4279869B2 true JP4279869B2 (ja) 2009-06-17

Family

ID=39282678

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006350628A Expired - Fee Related JP4279869B2 (ja) 2006-12-26 2006-12-26 多層セラミックス基板

Country Status (7)

Country Link
US (1) US7662477B2 (ja)
EP (1) EP1940210B1 (ja)
JP (1) JP4279869B2 (ja)
KR (1) KR100922079B1 (ja)
CN (1) CN101209929B (ja)
DE (1) DE602007008043D1 (ja)
TW (1) TW200843603A (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
CN103650648B (zh) * 2011-06-29 2017-06-09 株式会社村田制作所 多层陶瓷基板及其制造方法
WO2013133827A1 (en) 2012-03-07 2013-09-12 Intel Corporation Glass clad microelectronic substrate
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
JP6624282B2 (ja) * 2016-04-28 2019-12-25 株式会社村田製作所 多層セラミック基板
CN115745577B (zh) * 2022-10-19 2023-09-22 中国建筑材料科学研究总院有限公司 一种超薄低温烧结陶瓷基板的制备方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3322079A1 (de) 1983-06-20 1984-12-20 Cassella Ag, 6000 Frankfurt Tetrahydropyridazinonderivate, verfahren zu ihrer herstellung und ihre verwendung
JPH06237081A (ja) 1993-02-10 1994-08-23 Matsushita Electric Ind Co Ltd 多層セラミック基板の製造方法
JPH09221375A (ja) 1996-02-14 1997-08-26 Sumitomo Metal Ind Ltd セラミックス基板及びその製造方法
JPH11135899A (ja) 1997-10-30 1999-05-21 Kyocera Corp セラミック回路基板
JP2001028474A (ja) 1999-05-12 2001-01-30 Tdk Corp 電子部品及びその製造方法
JP3680684B2 (ja) * 2000-03-06 2005-08-10 株式会社村田製作所 絶縁体磁器、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品
JP3680713B2 (ja) * 2000-07-21 2005-08-10 株式会社村田製作所 絶縁体磁器、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品
JP2002338341A (ja) 2001-05-14 2002-11-27 Ngk Spark Plug Co Ltd 低温焼成磁器及びその製造方法並びに配線基板
JP2003277852A (ja) 2002-03-25 2003-10-02 Kyocera Corp 銅メタライズ組成物およびセラミック配線基板
KR100506731B1 (ko) * 2002-12-24 2005-08-08 삼성전기주식회사 저온 소성 유전체 조성물, 적층 세라믹 커패시터 및세라믹 전자부품
JP2005216998A (ja) 2004-01-28 2005-08-11 Kyocera Corp セラミック回路基板及びその製造方法
JP3929989B2 (ja) 2004-03-29 2007-06-13 京都エレックス株式会社 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板。
JP4699769B2 (ja) * 2005-02-02 2011-06-15 日本特殊陶業株式会社 セラミック多層基板の製造方法

Also Published As

Publication number Publication date
KR100922079B1 (ko) 2009-10-16
TW200843603A (en) 2008-11-01
KR20080060184A (ko) 2008-07-01
DE602007008043D1 (de) 2010-09-09
EP1940210A3 (en) 2009-07-08
EP1940210B1 (en) 2010-07-28
US7662477B2 (en) 2010-02-16
TWI358982B (ja) 2012-02-21
CN101209929B (zh) 2012-09-05
US20080152928A1 (en) 2008-06-26
EP1940210A2 (en) 2008-07-02
CN101209929A (zh) 2008-07-02
JP2008166307A (ja) 2008-07-17

Similar Documents

Publication Publication Date Title
JP4279869B2 (ja) 多層セラミックス基板
JP5158040B2 (ja) ガラスセラミックス基板
JPH1095686A (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JP2010080679A (ja) 半導体装置の製造方法
JP2008112787A (ja) 多層セラミックス基板及びその製造方法
JP5015550B2 (ja) ガラスセラミック回路基板およびその製造方法
JP4097276B2 (ja) 多層セラミックス基板及びその製造方法
JPH11284296A (ja) 配線基板
JP4688314B2 (ja) 配線基板の製造方法
JP2005093546A (ja) 配線基板およびその製造方法
JP4646362B2 (ja) 導体組成物およびこれを用いた配線基板
JP4466863B2 (ja) 多層セラミックス基板
JP2004200679A (ja) 多層回路基板の製造方法
JP2008112786A (ja) 多層セラミックス基板及びその製造方法
JP2001185838A (ja) セラミック配線基板
JP4610066B2 (ja) 多層配線基板およびその製造方法
JP4284371B2 (ja) 積層ガラス−セラミック回路基板
JP2009181987A (ja) セラミック多層基板の製造方法
JP4502977B2 (ja) 未焼結積層シート
JP2004119547A (ja) セラミック配線基板およびその製造方法
JP2010153554A (ja) セラミック基板及びその製造方法
JP3786609B2 (ja) 複合セラミック部品及びその製造方法
JP2008159726A (ja) 多層配線基板
JP6336841B2 (ja) 配線基板
JPH0555718A (ja) 回路基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081106

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081111

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090113

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090310

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090312

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4279869

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120319

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130319

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140319

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees