CN101209929A - 多层陶瓷基板 - Google Patents

多层陶瓷基板 Download PDF

Info

Publication number
CN101209929A
CN101209929A CNA2007103072016A CN200710307201A CN101209929A CN 101209929 A CN101209929 A CN 101209929A CN A2007103072016 A CNA2007103072016 A CN A2007103072016A CN 200710307201 A CN200710307201 A CN 200710307201A CN 101209929 A CN101209929 A CN 101209929A
Authority
CN
China
Prior art keywords
ceramic substrate
surface conductor
substrate layer
conductor
glass
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2007103072016A
Other languages
English (en)
Other versions
CN101209929B (zh
Inventor
宫内泰治
铃木利幸
平川昌治
中村知子
宫越俊伸
畑中洁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Publication of CN101209929A publication Critical patent/CN101209929A/zh
Application granted granted Critical
Publication of CN101209929B publication Critical patent/CN101209929B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/38—Improvement of the adhesion between the insulating substrate and the metal
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092—Dispersed materials, e.g. conductive pastes or inks
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0137—Materials
    • H05K2201/017—Glass ceramic coating, e.g. formed on inorganic substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1163—Chemical reaction, e.g. heating solder by exothermic reaction
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31678—Of metal

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供一种在初始状态以及经过一段时间后(例如PCT后)可充分地确保表面导体的粘合强度，且可靠性高的多层陶瓷基板。其是在层叠有多层陶瓷基板层的层叠体的至少一侧的表面上具有表面导体的多层陶瓷基板。由陶瓷基板层中的陶瓷成分和表面导体中的玻璃成分发生反应而形成的反应相，在陶瓷基板层和表面导体的界面上析出。例如陶瓷基板层中的氧化铝充填物和表面导体中的Zn发生反应后，ZnAl2O4作为反应相而形成。

Description

多层陶瓷基板
技术领域
本发明涉及在表面具有由金属烧结形成的表面导体的多层陶瓷基板。
背景技术
在电子设备等的领域，用于安装电子器件的基板被广泛地使用，然而，近年来，多层陶瓷基板作为满足电子设备的小型轻量化和多功能化等的要求并具有高可靠性的基板被提出，并正在被实用化。多层陶瓷基板通过层叠多层的陶瓷基板层而构成，由于将表面导体和内部导体，甚至电子元件一体地内置于各个陶瓷基板层内，因而能够实现高密度安装。
上述的多层陶瓷基板中，在其外侧表面上形成有表面导体，而在由烧结金属形成表面导体的情况下，通常向所使用的导体浆料中添加玻璃粉(glass frit)。在确保了由烧结金属形成的表面导体和陶瓷基板层的粘合强度之后，玻璃粉的添加很有效，例如，通过使用含有Ag粉末(导电材料)和玻璃粉的导体浆料作为上述表面导体形成用的导体浆料，就能够在一定程度上确保表面导体和陶瓷基板层的紧密接合性。
但是，为了减小表面导体的电阻、提高焊料的浸润性和电镀性等，玻璃粉的添加量自然而然地就会有限度，仅仅添加玻璃粉也不一定可以说是充分的。在此，就表面导体的粘合强度的提高进行了多种的探讨，例如提出了一种通过形成基底层等以确保表面导体的粘合强度的方案(例如，参照日本国特开平6-237081号公报和特开平9-221375号公报等)。
即，在特开平6-237081号公报所记载的发明中，通过印刷玻璃浆料从而在玻璃·陶瓷层和最上层导体配线的界面上形成玻璃层，由此得到了高粘合强度。同样，在特开平9-221375号公报所记载的发明中，通过在陶瓷基板层和表面导体层之间形成含有指定的玻璃和氧化铝的基底层，就能够确保基板和表面导体层的紧密接合性。
然而，在上述的现有技术中，表面导体和作为基底的陶瓷基板层的粘合强度的确保，依赖于作为专用的玻璃的粘合剂的功能，除此之外，没有找到其他见解。基本的见解为，例如，在上述的特开平6-237081号公报所记载的发明和特开平9-221375号公报所记载的发明中，形成含有玻璃的基底层后，在表面导体和陶瓷基板层之间存在着大量的玻璃，由此得到高粘合强度，也就是说这是基本的见解。
但是，如果仅仅依赖于作为玻璃的粘结剂的功能，那么在表面导体的粘合强度的提高上有限。例如，即使在初始状态中紧密接合强度较高，也难以抑制因随时间劣化而导致的粘合强度的降低。近年来，为了评价多层陶瓷基板的可靠性，进行所谓的压力锅测试(PressureCooker Test：PCT)等，但是在上述的现有技术中，难以充分地确保PCT后的粘合强度。
发明内容
本发明鉴于这种的目前的实际情况而提出，目的在于，提供一种可靠性高的多层陶瓷基板。该多层陶瓷基板，不用说初始状态，即使经过一段时间(例如PCT后的一段时间)后也能够充分地确保表面导体的粘合强度。
为了达到上述的目的，发明者锲而不舍地进行了多种研究。结果发现，通过选择陶瓷基板层中含有的陶瓷成分和表面导体中含有的玻璃成分，且将其设定为必要的浓度，从而在陶瓷基板层和表面导体的界面上形成有这些反应相，这大大有助于粘合强度的改善。本发明是基于与类似的现有技术不同的全新的构思而完成的发明。
即，本发明的多层陶瓷基板，是在层叠有多层陶瓷基板层的层叠体的至少一侧的表面上具有表面导体的多层陶瓷基板，其特征在于，由上述陶瓷基板层中的陶瓷成分和上述表面导体中的玻璃成分发生反应而形成的反应相，在上述陶瓷基板层和上述表面导体的界面上析出。
本发明的多层陶瓷基板中，并不像现有技术那样仅依赖于作为玻璃的粘合剂的功能，而是通过陶瓷基板层中的陶瓷成分和表面导体中的玻璃成分发生反应，从而确保陶瓷基板层和表面导体的粘合强度。通过由上述反应在陶瓷基板层和表面导体的界面上形成有反应相，从而即使经过一段时间后(PCT后)也能够维持足够的粘合强度。
根据本发明，不仅是初始状态，即使经过一段时间后(例如PCT后)也能够充分地确保表面导体的粘合强度，从而能够提供可靠性高的多层陶瓷基板。
附图说明
图1是多层陶瓷基板的一个示例的概略截面示意图。
图2是陶瓷基板层的构成例的概略截面示意图。
图3是多层陶瓷基板的制造工艺的模式的截面示意图，(a)是玻璃陶瓷生片以及内部导体形成工序，(b)是预层叠工序，(c)是压制工序，(d)是烧成工序，(e)是收缩抑制用生片剥离工序。
图4是表面导体和陶瓷基板层的界面的X射线衍射分析结果的特性图。
具体实施方式
以下，参照附图，详细地说明应用本发明的多层陶瓷基板的实施方式。
多层陶瓷基板1，例如如图1所示，以层叠有多层的陶瓷基板层(这里为4层的陶瓷基板层21～24)的层叠体2作为主体，通过在该层叠体2中，形成贯通陶瓷基板层21～24的连通导体3和在作为内层的陶瓷基板层22、23的两个面上形成的内部导体4，并在作为最外层的陶瓷基板层21、24的外侧表面上形成表面导体5而构成。
各陶瓷基板层21～24，例如由玻璃陶瓷等形成，通过向具有规定组成的玻璃组合物中添加氧化铝(Al2O3)等陶瓷材料，进行烧成而形成。这里，作为构成玻璃组合物的氧化物，可以列举出SiO2或B2O3、CaO、SrO、BaO、La2O3、ZrO2、TiO2、MgO、ZnO、PbO、Li2O、Na2O、K2O等，也可以将其适当地组合起来使用。通过将构成多层陶瓷基板1的各陶瓷基板层21～24作为上述玻璃陶瓷，从而能够进行低温的烧成。当然，并不限于此，也可以使用在各陶瓷基板层21～24中使用玻璃陶瓷以外的各种陶瓷材料。
另一方面，上述连通导体3和内部导体4、表面导体5均是通过烧成导体浆料而形成的烧结金属导体。导体浆料，以导电材料作为主体，并通过将其与玻璃成分和有机载色料(vehicle)一起混匀而被调制成。作为导电材料，可以列举出Ag、Au、Pd、Pt、Cu等，其中，优选使用Ag。通过使用Ag作为导电材料，能够形成低阻值的烧结金属导体，并且，与例如使用Au或Pd等贵金属的情况相比，能够抑制制造成本。对于Cu而言，很难控制烧成氛围。另外，在使用上述Ag作为导电材料的情况下，只要是以Ag作为主体的导体浆料，那么也可以含有其他的金属成分。
在这些烧结金属导体中，连通导体3以向形成于各个陶瓷基板层21～24的连通孔中充填并形成因导体浆料的烧成而残存的导电材料的形式而形成，该连通导体3将形成于各个陶瓷基板层21～24的内部导体4和表面导体5之间电连接，同时也起到了传导热的功能。连通导体3的截面形状通常大致为圆形，但并没有限制，为了在有限的形状空间范围内获得更大的截面积，可以例如为椭圆形、长圆形、正方形等任意的形状。
以上是多层陶瓷基板1的基板构造，但是在本实施方式的多层陶瓷基板1中，一个大的特征为，在上述表面导体5和作为基底的陶瓷基板层21、24的界面上形成有反应相。上述反应相，因表面导体5内含有的玻璃成分和陶瓷基板层21、24内含有的陶瓷成分发生反应而形成，所以反过来说，上述表面导体5和陶瓷基板层21、24有必要含有能够互相反应并形成上述反应相的成分。
具体地说，例如在表面导体5中含有Zn，在陶瓷基板层21、24中含有氧化铝(Al2O3)的情况下，由于这些物质发生反应，因而ZnAl2O4作为反应相而形成。反应相即ZnAl2O4能够由X射线衍射(XRD)等确认其存在。
在形成上述的这种反应相(ZnAl2O4)时，如上所述，表面导体5有必要含有Zn。为了使表面导体5内含有Zn，可以使用Zn系玻璃作为表面导体5的玻璃成分，该Zn系玻璃含有ZnO作为构成的氧化物的1种。除了上述ZnO之外，上述Zn系玻璃还由B2O3、SiO2、MnO等氧化物形成，但是，ZnO以外的成分是任意的。表面导体5含有的玻璃成分中的Zn(ZnO)的含量，优选为60质量％～75质量％。如果Zn(ZnO)的含量少于60质量％，那么，不仅反应相的形成有可能变得不够充分，而且产生玻璃的软化点升高的不良情况。相反，如果Zn(ZnO)的含量超过75质量％，那么有可能产生无法玻璃化的不良情况。
另一方面，与含有上述Zn的表面导体5组合的陶瓷基板层21、24，有必要含有与Zn反应形成反应相的成分即氧化铝(Al2O3)以作为充填物。所以，如上所述，优选使用将氧化铝(Al2O3)作为充填物加入到玻璃组成物内的玻璃陶瓷基板层等。但是，上述陶瓷基板层21、24并不限于玻璃陶瓷基板层，只要含有氧化铝(Al2O3)，任何均可。
在将上述陶瓷基板层21、24作为玻璃陶瓷基板层的情况下，所使用的玻璃陶瓷材料，优选使用在例如日本专利第2641521号公报中所公开的绝缘性瓷器。具体地说，该绝缘性瓷器含有30质量％～50质量％的氧化铝成分以及70质量％～50质量％的玻璃成分，并且，玻璃成分具有46质量％～60质量％的SiO2、0.5质量％～5质量％的B2O3、6质量％～17.5质量％的Al2O3、以及25质量％～45质量％的碱土类金属氧化物的组成，碱土类金属氧化物中至少60质量％是SrO。
具有上述组成的绝缘瓷器，发挥出能够在1000℃以下的低温烧结中作为陶瓷基板层、能够容易地控制结晶化、优越的耐迁移性、低介电常数、具有高强度等多个优越的特性。
但是，在考虑到上述反应相的形成的情况下，优选陶瓷基板层21、24内含有的作为充填物的氧化铝(Al2O3)的含量为32体积％以上。如果陶瓷基板层21、24内含有的氧化铝的含量小于32体积％，那么，上述反应相将不会充分地形成，表面导体5的紧密接合强度有可能变得不足。陶瓷基板层21、24内含有的氧化铝(Al2O3)的含量的优选范围是32体积％～40体积％，进一步优选为34体积％～40体积％，更优选为35体积％～40体积％。通过使陶瓷基板层21、24内含有的氧化铝(Al2O3)的含量大于32体积％，能够使初始的背压强度为50N以上，并能够使PCT之后的背压强度为30N以上。另外，通过使上述含量为34体积％以上，能够使PCT之后的背压强度为50N以上，进一步通过使上述含量为35体积％以上，能够将PCT前后的强度的差(劣化率)抑制在15％以下。此外，如果陶瓷基板层21、24中含有的氧化铝的含量超过40体积％，那么烧结有可能变得不充分，因而优选上述含量为40体积％以下。
为了使陶瓷基板层21、24中的氧化铝含量在上述范围内，可以在陶瓷基板层21、24本身中使用具有满足该条件的组成的绝缘性瓷器，但是，在这种情况下，将对陶瓷基板层21、24的介电特性等产生制约。为了回避此情况，例如如图2所示，比较有效的是，进行设计，使得由作为主体的基板部21a(24a)和与表面导体5接触的表层部21b(24b)构成陶瓷基板层21(或者陶瓷基板层24)，上述表层部分21b(24b)中含有的氧化铝的含量增加，从而达到上述组成范围。根据上述2层构造，对于基板部分21a(24a)而言，能够考虑到介电特性等而自由地变更组成，另一方面，由于表层部21b中含有很多的氧化铝，因而反应相能够在与表面导体5的界面上充分地析出。
作为在陶瓷基板21、24和表面导体5的界面上析出的反应相，并不限于上述的ZnAl2O4，通过在上述界面上析出各种反应相，能够获得同样的效果。在这种情况下，表面导体5和陶瓷基板层21、24只要含有能够互相反应并形成反应相的成分即可。
本实施方式的多层陶瓷基板1中，如上所述，在表面导体5和陶瓷基板层21、24的界面上形成有反应相(ZnAl2O4)，与仅依赖于玻璃的粘合性的粘合相比，能够确保大的粘合强度，并且，能够抑制PCT后等的随着时间推移的强度降低。所以，能够提供可靠性高的多层陶瓷基板。
接着，对上述的多层陶瓷基板1的制造方法进行说明。另外，这里以基于无收缩工艺的制造方法为例进行说明，但是并不一定限于此，例如也可以不进行收缩抑制。
为了制作多层陶瓷基板1，首先，如图3(a)所示，准备在烧成后成为各陶瓷基板层21～24的陶瓷生片11a～11d。陶瓷生片11a～11d通过混合氧化物粉末(玻璃陶瓷粉末等)和有机载色料，制作出浆状的介电浆料，并利用刮刀(doctor blade)法等使其在例如聚对苯二甲酸乙二醇酯(PET)等的支持体上成膜而形成。作为上述有机载色料，可以使用已知的任何一种。为了形成反应相(ZnAl2O4)，上述玻璃陶瓷粉末有必要含有规定量的氧化铝以作为充填物。或者，可以使陶瓷生片11a～11d中与后述的表面导体图形接触的陶瓷生片11a、11d为2层构造，并增加与表面导体图形接触的部分的氧化铝含量。
形成上述陶瓷生片11a～11d后，在规定的位置形成贯通孔(连通孔)。上述连通孔通常被形成为圆形的孔，并通过在此充填导体浆料12而形成连通导体。然后，在作为内层的陶瓷生片11b、11c的表面上以规定的图形印刷导体浆料，形成内部导体图形13。
充填于上述连通孔中的导体浆料12和用于形成内部导体图形13的导体浆料，通过将例如由Ag、Au、Cu等的各种导电性金属和合金形成的导电材料和有机载色料混匀而调制成。有机载色料以粘合剂和溶剂为主要成分，虽然与导电材料的配比等是任意的，但是，通常相对于导电材料被调配为，粘合剂为1～15质量％，溶剂为10～50质量％。必要时，也可以向导体浆料中添加从各种分散剂和可塑剂等中选择出的添加物。
另一方面，在配置于最外侧的陶瓷生片11a、11d上，以这些陶瓷生片11a、11d直接接触的形式形成表面导体图形14。在表面导体图形14的形成中，使用含有能够与陶瓷生片11a、11d中含有的成分(氧化铝)形成反应相的成分(Zn)作为玻璃成分的导体浆料。
向各个陶瓷生片11a～11d中充填导体浆料12，形成内部导体图形13和表面导体图形14之后，如图3(b)所示，将其重叠，作为层叠体，这时在层叠体的两侧(最外层)上配置收缩抑制用的生片15作为束缚层，然后进行烧成。
在成为束缚层的收缩抑制用的生片15上，使用在上述陶瓷生片11a～11d的烧成温度下不收缩的材料，例如鳞石英或方英石、还有含有石英、熔融石英、氧化铝、莫来石、氧化锆、氮化铝、氮化硼、氧化镁、碳化硅等的组合物，通过在这些收缩抑制用的生片15之间夹入层叠体，进行烧成，从而抑制了在上述层叠体的面内方向上的收缩。
图3(b)是所谓的层叠体的预层叠的状态，接着，如图3(c)所示，进行压制，然后，如图3(d)所示，进行烧成。
在使用上述鳞石英作为收缩抑制用的生片15的收缩抑制材料的情况下，烧成后，如图3(e)所示，因热膨胀的差而导致上述收缩抑制用的生片15自动剥离，从而得到了多层陶瓷基板1。在使用鳞石英以外的材料作为收缩抑制材料的情况下，通过在烧成后追加除去残渣的残渣除去工序，同样可得到多层陶瓷基板1。
在所得到的多层陶瓷基板1中，上述陶瓷生片11a～11d成为陶瓷基板层21～24，上述连通孔内的导体浆料12成为连通导体3。同样，内部导体图形13也成为内部导体4。表面导体图形14成为表面导体5。在所形成的表面导体5和陶瓷基板层21、24的界面上形成有反应相(ZnAl2O4)，从而确保了粘合强度。
[实施例1]
以下，基于实验结果，对应用本发明的具体实施例进行说明。
反应相的形成
以先前的实施方式为准，制作了多层陶瓷基板。制作时，由含有ZnO的导体浆料形成用于形成表面导体的表面导体图形。另一方面，在陶瓷基板层的形成中，使用了含有氧化铝(Al2O3)作为充填物的玻璃陶瓷片。
使玻璃陶瓷片中含有的氧化铝充填物的含量分别为20体积％、30体积％、40体积％，然后对烧成后的表面导体和陶瓷基板层的界面进行X射线衍射分析。在测量时，剥离表面导体，对剥离后的陶瓷基板层的表面进行X射线衍射。结果如图4所示。可知，在表面导体和陶瓷基板层的界面上形成有反应相(ZnAl2O4)，随着玻璃陶瓷片中含有的氧化铝的含量的增加，形成的反应相(ZnAl2O4)的峰值也变大(即，形成的反应相增加了)。
背压强度的评价
对于所制作的各多层陶瓷基板，评价了其表面导体的背压强度。在PCT前以及PCT后均测量了背压强度，并计算出PCT后的劣化率。PCT的条件为，2个大气压、温度121℃、相对湿度96％、时间60小时。
另外，测量背压强度时，在陶瓷基板层表面上形成直径1.0mm的导体，在评价用的印刷基板的导体上抹上焊料。分别用夹具固定印刷基板和陶瓷基板层，对陶瓷基板层进行背压，并以一定的速度剥下陶瓷基板层，将发生损害时的应力作为背压强度。其结果如表1所示。
[表1]
  Al2O3充填物(体积％)       背压强度(N)   劣化率(％)
  PCT前   PCT后
  20   40.3   11.3   72.0
  25   46.3   11.6   74.9
  30   50.1   10.5   79.0
  32   66.2   32.2   51.4
  34   65.8   52.8   19.8
  35   66.1   56.2   15.0
  36   57.8   52.0   10.0
  38   52.4   59.5   -13.5
  40   70.9   68.9   2.8
  45   不烧结   不烧结   -
从表1显而易见，通过使氧化铝充填物的含量为32体积％以上，PCT后的背压强度达到30N以上，PCT后的粘合强度的劣化率急剧地降低。另外，尤其是氧化铝充填物的含量达到34体积％以上时，PCT后的背压强度达到50N以上，氧化铝充填物的含量达到35体积％以上时，劣化率降至15％以下。但是，氧化铝充填物的含量超过40体积％后，发生不烧结的不良情况。

Claims (7)

1.一种多层陶瓷基板，其特征在于：
在层叠有多层陶瓷基板层的层叠体的至少一侧的表面上具有表面导体，
由所述陶瓷基板层中的陶瓷成分和所述表面导体中的玻璃成分发生反应而形成的反应相，在所述陶瓷基板层和所述表面导体的界面上析出。
2.根据权利要求1所述的多层陶瓷基板，其特征在于：
至少与所述表面导体接触的陶瓷基板层由以Al2O3作为充填成分的玻璃陶瓷形成，同时所述表面导体含有Zn作为玻璃成分，
含有ZnAl2O4作为所述反应相。
3.根据权利要求2所述的多层陶瓷基板，其特征在于：
在与所述表面导体接触的陶瓷基板层中至少与表面导体接触的部分的Al2O3含量为32体积％以上、40体积％以下。
4.根据权利要求2所记述的多层陶瓷基板，其特征在于：
在与所述表面导体接触的陶瓷基板层中至少与表面导体接触的部分的Al2O3含量大于其他部分的Al2O3含量。
5.根据权利要求3所记述的多层陶瓷基板，其特征在于：
在与所述表面导体接触的陶瓷基板层中至少与表面导体接触的部分的Al2O3含量大于其他部分的Al2O3含量。
6.根据权利要求4所记述的多层陶瓷基板，其特征在于：
在与所述表面导体接触的陶瓷基板层中，与表面导体接触的一侧的面上具有Al2O3含量为32体积％以上、40体积％以下的表面玻璃陶瓷层。
7.根据权利要求5所记述的多层陶瓷基板，其特征在于：
在与所述表面导体相连接的陶瓷基板层中，与表面导体接触的一侧的面上具有Al2O3含量为32体积％以上、40体积％以下的表面玻璃陶瓷层。
CN2007103072016A 2006-12-26 2007-12-26 多层陶瓷基板 Expired - Fee Related CN101209929B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2006350628A JP4279869B2 (ja) 2006-12-26 2006-12-26 多層セラミックス基板
JP2006-350628 2006-12-26
JP2006350628 2006-12-26

Publications (2)

Publication Number Publication Date
CN101209929A true CN101209929A (zh) 2008-07-02
CN101209929B CN101209929B (zh) 2012-09-05

Family

ID=39282678

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2007103072016A Expired - Fee Related CN101209929B (zh) 2006-12-26 2007-12-26 多层陶瓷基板

Country Status (7)

Country Link
US (1) US7662477B2 (zh)
EP (1) EP1940210B1 (zh)
JP (1) JP4279869B2 (zh)
KR (1) KR100922079B1 (zh)
CN (1) CN101209929B (zh)
DE (1) DE602007008043D1 (zh)
TW (1) TW200843603A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103650648A (zh) * 2011-06-29 2014-03-19 株式会社村田制作所 多层陶瓷基板及其制造方法
CN115745577A (zh) * 2022-10-19 2023-03-07 中国建筑材料科学研究总院有限公司 一种超薄低温烧结陶瓷基板的制备方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9420707B2 (en) * 2009-12-17 2016-08-16 Intel Corporation Substrate for integrated circuit devices including multi-layer glass core and methods of making the same
US8207453B2 (en) 2009-12-17 2012-06-26 Intel Corporation Glass core substrate for integrated circuit devices and methods of making the same
US9445496B2 (en) 2012-03-07 2016-09-13 Intel Corporation Glass clad microelectronic substrate
US9001520B2 (en) 2012-09-24 2015-04-07 Intel Corporation Microelectronic structures having laminated or embedded glass routing structures for high density packaging
CN109076709B (zh) 2016-04-28 2021-01-22 株式会社村田制作所 多层陶瓷基板

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3322079A1 (de) 1983-06-20 1984-12-20 Cassella Ag, 6000 Frankfurt Tetrahydropyridazinonderivate, verfahren zu ihrer herstellung und ihre verwendung
JPH06237081A (ja) 1993-02-10 1994-08-23 Matsushita Electric Ind Co Ltd 多層セラミック基板の製造方法
JPH09221375A (ja) 1996-02-14 1997-08-26 Sumitomo Metal Ind Ltd セラミックス基板及びその製造方法
JPH11135899A (ja) 1997-10-30 1999-05-21 Kyocera Corp セラミック回路基板
JP2001028474A (ja) 1999-05-12 2001-01-30 Tdk Corp 電子部品及びその製造方法
JP3680684B2 (ja) * 2000-03-06 2005-08-10 株式会社村田製作所 絶縁体磁器、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品
JP3680713B2 (ja) * 2000-07-21 2005-08-10 株式会社村田製作所 絶縁体磁器、セラミック多層基板、セラミック電子部品及び積層セラミック電子部品
JP2002338341A (ja) 2001-05-14 2002-11-27 Ngk Spark Plug Co Ltd 低温焼成磁器及びその製造方法並びに配線基板
JP2003277852A (ja) 2002-03-25 2003-10-02 Kyocera Corp 銅メタライズ組成物およびセラミック配線基板
KR100506731B1 (ko) * 2002-12-24 2005-08-08 삼성전기주식회사 저온 소성 유전체 조성물, 적층 세라믹 커패시터 및세라믹 전자부품
JP2005216998A (ja) 2004-01-28 2005-08-11 Kyocera Corp セラミック回路基板及びその製造方法
JP3929989B2 (ja) 2004-03-29 2007-06-13 京都エレックス株式会社 導電性ペースト及びその導電性ペーストを用いたセラミック多層回路基板。
JP4699769B2 (ja) * 2005-02-02 2011-06-15 日本特殊陶業株式会社 セラミック多層基板の製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103650648A (zh) * 2011-06-29 2014-03-19 株式会社村田制作所 多层陶瓷基板及其制造方法
CN103650648B (zh) * 2011-06-29 2017-06-09 株式会社村田制作所 多层陶瓷基板及其制造方法
CN115745577A (zh) * 2022-10-19 2023-03-07 中国建筑材料科学研究总院有限公司 一种超薄低温烧结陶瓷基板的制备方法
CN115745577B (zh) * 2022-10-19 2023-09-22 中国建筑材料科学研究总院有限公司 一种超薄低温烧结陶瓷基板的制备方法

Also Published As

Publication number Publication date
US7662477B2 (en) 2010-02-16
US20080152928A1 (en) 2008-06-26
KR100922079B1 (ko) 2009-10-16
EP1940210B1 (en) 2010-07-28
JP2008166307A (ja) 2008-07-17
KR20080060184A (ko) 2008-07-01
DE602007008043D1 (de) 2010-09-09
JP4279869B2 (ja) 2009-06-17
TW200843603A (en) 2008-11-01
TWI358982B (zh) 2012-02-21
EP1940210A3 (en) 2009-07-08
CN101209929B (zh) 2012-09-05
EP1940210A2 (en) 2008-07-02

Similar Documents

Publication Publication Date Title
JP3226280B2 (ja) 多層回路板の製造方法
JP5903671B2 (ja) コモンモードノイズフィルター
CN101209929B (zh) 多层陶瓷基板
JP4107437B2 (ja) 多層セラミックス基板及びその製造方法
JPH0946013A (ja) スルーホール充填用導体ペースト及びセラミック回路基板
JP2010080679A (ja) 半導体装置の製造方法
EP0247617A2 (en) Multilayer ceramic substrate with circuit patterns
JPH1095686A (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
KR0178076B1 (ko) 세라믹 회로기판 및 그 제조방법
JP3538549B2 (ja) 配線基板およびその製造方法
JP4097276B2 (ja) 多層セラミックス基板及びその製造方法
JP2008112787A (ja) 多層セラミックス基板及びその製造方法
JP2003224338A (ja) ガラスセラミック配線基板
JP4466863B2 (ja) 多層セラミックス基板
JP4099837B2 (ja) 低温焼成セラミック多層基板の製造方法
JPH11284296A (ja) 配線基板
JPH1192256A (ja) 無機基板用導体、導体用ペースト及びこれを用いた無機多層基板
JP2004235347A (ja) 絶縁性セラミックスおよびそれを用いた多層セラミック基板
JPH11186727A (ja) 配線基板およびその製造方法
JP3426820B2 (ja) 銅メタライズ組成物およびそれを用いたガラスセラミック配線基板の製造方法
JPH11135899A (ja) セラミック回路基板
JP3827447B2 (ja) 多層配線基板およびその製造方法
JP2008112786A (ja) 多層セラミックス基板及びその製造方法
JP4462695B2 (ja) セラミック回路基板の製造方法
JPH09246722A (ja) ガラスセラミックス多層配線基板とその製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120905

Termination date: 20211226