JPH1187918A - 多層セラミック基板およびその製造方法 - Google Patents

多層セラミック基板およびその製造方法

Info

Publication number
JPH1187918A
JPH1187918A JP9242306A JP24230697A JPH1187918A JP H1187918 A JPH1187918 A JP H1187918A JP 9242306 A JP9242306 A JP 9242306A JP 24230697 A JP24230697 A JP 24230697A JP H1187918 A JPH1187918 A JP H1187918A
Authority
JP
Japan
Prior art keywords
ceramic
laminate
ceramic substrate
sheet
composite laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP9242306A
Other languages
English (en)
Other versions
JP3669404B2 (ja
Inventor
Sadaaki Sakamoto
禎章 坂本
Hirobumi Sunahara
博文 砂原
Hiroshi Takagi
洋 鷹木
Yukio Sakabe
行雄 坂部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP24230697A priority Critical patent/JP3669404B2/ja
Priority to US09/140,705 priority patent/US6241838B1/en
Priority to EP98116824A priority patent/EP0901316B1/en
Priority to DE69837134T priority patent/DE69837134T2/de
Priority to KR1019980036996A priority patent/KR100317469B1/ko
Publication of JPH1187918A publication Critical patent/JPH1187918A/ja
Application granted granted Critical
Publication of JP3669404B2 publication Critical patent/JP3669404B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

(57)【要約】 【課題】 安定した特性をもって、高精度のコンデンサ
やインダクタのような受動部品を内蔵する高密度の多層
セラミック基板を製造できるようにする。 【解決手段】 受動部品となるべき生のセラミック機能
材料を含む成形体ブロック10g,11gを用意し、セ
ラミック絶縁材料を含む積層された複数のセラミックグ
リーンシート2g〜8gおよび配線導体13〜18を有
し、内部に空間29,34が予め設けられ、空間29,
34に成形体ブロック10g,11gが嵌め込まれた、
生の複合積層体1gを用意し、この複合積層体1gの積
層方向における両端に位置する各主面上に、複合積層体
1gの焼成温度では焼結しない生のセラミックからなる
シート状支持体48,49を配置し、シート状支持体4
8,49で挟んだ状態として収縮を抑えながら複合積層
体1gをたとえば1000℃以下の温度で焼成した後、
未焼結のシート状支持体48,49を除去する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】この発明は、多層セラミック
基板およびその製造方法に関するもので、特に、たとえ
ばコンデンサ、インダクタ等の受動部品を内蔵した多層
セラミック基板およびその製造方法に関するものであ
る。
【0002】
【従来の技術】多層セラミック基板に代表される多層回
路基板をより多機能化、高密度化、高性能化するために
は、このような多層回路基板において、高精度の受動部
品を内蔵しながら、高密度に配線を施すことが有効であ
る。このように受動部品を内蔵した多層回路基板は、従
来、次のような種々の方法により製造されている。
【0003】第1は、いわゆる厚膜法によるもので、基
板グリーンシートに誘電体ペースト等を厚膜形成技術に
より印刷した後、各グリーンシートを積層し圧着し、次
いで焼成することにより、多層セラミック基板内部に部
分的にコンデンサ等を内蔵する方法である。しかし、こ
の方法には、次のような問題がある。 ペーストの膜厚のばらつきや印刷の位置ずれが比較
的大きいため、コンデンサの容量等の特性のばらつきも
比較的大きい。 圧着や焼成工程で、ペーストの変形が起こるため、
このことも容量等の特性のばらつきの原因となる。 印刷および積層を繰り返すに従って、印刷部の平面
性がより悪くなり、積層数を増やすことが困難であるた
め、コンデンサにあっては容量を大きくすることが難し
い。
【0004】第2は、抵抗および容量付きの多層回路基
板を製造しようとするものであって、上述の第1の方法
に類似しており、セラミック基板の表面にコンデンサ、
抵抗等を厚膜形成技術により多層に印刷する方法であ
る。しかし、この方法にも、 印刷パターンの位置ずれや膜厚のばらつきによる特
性のばらつき、 積層数の増加に制限があることによる容量の制約、 平面性の悪化 等、上述した第1の方法とほぼ同様の問題がある。
【0005】第3は、たとえば特開昭59−17232
号公報に記載されるように、誘電体をシートの状態で多
層基板内部に内蔵させる方法で、この場合、基板と同じ
面積を有する誘電体シートを、基板のための基板シート
の間に挟み込んで積層し、圧着した後、焼成することが
行なわれる。これにより、容量等の特性のばらつきや、
大容量化に対する制約の問題は改善されるが、次のよう
な問題に遭遇する。 誘電体が基板内部に層状に配置されるため、設計の
自由度が低い。 信号のクロストーク等の問題が発生しやすい。
【0006】第4は、たとえば特開昭61−28849
8号公報に記載されるように、予め焼結されたチップ型
のセラミック受動部品を、基板用の複数のセラミックグ
リーンシートからなる積層体内部に組み込む方法であ
り、この方法によれば、上述の第1ないし第3の方法に
おける問題を改善できるが、セラミックグリーンシート
のX、Y、Z方向の収縮挙動を厳しく制御する必要があ
り、セラミックとして使用できる材料がかなり限定され
る欠点があると同時に、 基板の平坦性が悪くなりやすい、 寸法精度を高くすることが困難である、 微細配線を設けるのが難しい、 等の問題がある。
【0007】なお、多層回路基板の高密度配線を可能と
する方法として、基板のための低温焼成可能な複数のグ
リーンシートからなる基板用積層体の上下両面に、この
基板用積層体の焼成温度では収縮しないグリーンシート
を圧着した後、これらを比較的低温で焼成し、後者のグ
リーンシートに由来する未焼結層を焼成後において剥離
除去する方法(たとえば特開平4−243978号公報
参照)や、この方法において焼成時に基板用積層体の上
下方向から加圧することをさらに行なう方法(たとえば
特表平5−503498号公報参照)がある。
【0008】これらの方法では、基板面方向すなわちX
−Y方向には収縮が生じにくいため、得られた基板の寸
法精度を高くできる。そのため、高密度の配線を施して
も断線するという問題が生じにくい利点がある。しか
し、これらの方法は、受動部品を基板内に内蔵させるも
のではない。再び、受動部品を内蔵した多層回路基板を
製造するための第5の方法として、たとえば特開平9−
92983号公報には、上述の基板のX−Y方向の収縮
を生じさせない方法とシートまたは厚膜の形で多層回路
基板内部に部分的にコンデンサを内蔵する方法とを組み
合わせた方法が開示されている。この方法は、受動部品
を内蔵した高密度配線の多層回路基板を製造するのに適
している。
【0009】この第5の方法において、シートで誘電体
部を形成する場合には、基板と同面積の誘電体層を設け
ることになるため、誘電体層が基板端面に露出する状態
になる。このため、誘電体層は、水分が浸透しないよう
に緻密であることが必要であるが、焼成時に基板の上下
方向から加圧することで、誘電体層は十分緻密化するこ
とを可能にしている。しかし、誘電体層の形状が制約さ
れることから、前述したような誘電体シートを用いる第
3の方法と同様、 誘電体が基板内部に層状に配置されるため、設計の
自由度が低い、 信号のクロストーク等の問題が発生しやすい、 等の問題に遭遇する。
【0010】他方、この第5の方法において、厚膜で誘
電体部を形成する場合、誘電体部を形成する領域に対応
するように、基板シートに凹部を設けておき、そこに誘
電体ペーストを充填するという工程を採用することもあ
る。この場合、前述した第1の方法である厚膜法におい
て遭遇した問題のうち、厚膜の位置ずれや基板シート圧
着時の誘電体ペーストの変形等により生じ得る特性のば
らつきの問題は改善されるが、ペーストの膜厚のばらつ
きについては、小さくなるものの、依然として残り、な
お不十分である。また、誘電体部を積層構造とすること
は難しいため、大容量を得にくいという問題も残る。
【0011】
【発明が解決しようとする課題】そこで、この発明の目
的は、上述した種々の問題を解決しようとすることであ
って、受動部品を内蔵するとともに、多機能化、高密度
化、高精度化が可能な多層セラミック基板の製造方法お
よびこの製造方法によって得られた多層セラミック基板
を提供しようとすることである。
【0012】
【課題を解決するための手段】この発明は、まず、セラ
ミック絶縁材料からなる積層された複数のセラミック層
および配線導体を有する積層体と、配線導体によって配
線された状態で積層体に内蔵された受動部品とを備え
る、多層セラミック基板に向けられ、上述した技術的課
題を解決するため、上述の受動部品は、積層体内に埋め
込まれた、当該受動部品となるべき生のセラミック機能
材料を含む成形体ブロックが、積層体の焼成と同時に一
体焼結されたものであることを特徴としている。
【0013】この発明は、また、セラミック絶縁材料か
らなる積層された複数のセラミック層および配線導体を
有する積層体と、配線導体によって配線された状態で積
層体に内蔵された受動部品とを備える、多層セラミック
基板を製造する方法にも向けられ、上述した技術的課題
を解決するため、受動部品となるべき生のセラミック機
能材料を含む成形体ブロックを用意する工程と、成形体
ブロックに含まれるセラミック機能材料とは異なるセラ
ミック絶縁材料を含む積層された複数のセラミックグリ
ーンシートおよび配線導体を有し、内部に空間が予め設
けられ、当該空間に成形体ブロックが嵌め込まれた、生
の複合積層体を用意する工程と、この生の複合積層体を
焼成する工程とを備えることを特徴としている。
【0014】上述した製造方法において、好ましくは、
複合積層体は、1000℃以下の温度で焼成される。ま
た、上述した製造方法において、用意された生の複合積
層体の積層方向における両端に位置する各主面上に、生
の複合積層体の焼成温度では焼結しない生のセラミック
からなるシート状支持体を配置する工程をさらに実施
し、生の複合積層体を焼成するときには、このシート状
支持体で挟んだ状態で生の複合積層体を焼成することを
行ない、焼成後において、未焼結のシート状支持体を除
去する工程をさらに実施することが、なお好ましい。
【0015】上述の好ましい実施形態において、複合積
層体が1000℃以下の温度で焼成されるときには、シ
ート状支持体は、たとえばアルミナまたはジルコニアを
含んで構成すればよい。この発明に係る多層セラミック
基板およびその製造方法において有利に適用される受動
部品は、たとえばコンデンサまたはインダクタである。
なお、この発明において、内蔵される受動部品とは、コ
ンデンサやインダクタ等の単体に限定されるものではな
く、これら単体の複合体、たとえばコンデンサ、インダ
クタを組み合わせたLC複合部品等を含むものである。
【0016】また、成形体ブロックとしては、多層の内
部導体を形成する積層構造を有するが有利に適用され
る。また、成形体ブロックに含まれるセラミック機能材
料は、結晶化ガラス、またはガラスとセラミックとの混
合物を含むことが好ましい。また、複合積層体に備える
セラミックグリーンシートに含まれるセラミック絶縁材
料は、ガラス、またはガラスとセラミックとの混合物を
含み、ガラス/セラミックの重量比は、100/0ない
し5/95の範囲内に選ばれることが好ましい。
【0017】また、配線導体または内部導体は、Ag、
Ag−Pt合金、Ag−Pd合金、Au、Ni、および
Cuからなる群から選ばれた少なくとも1種を主成分と
することが好ましい。
【0018】
【発明の実施の形態】図1は、この発明の一実施形態に
よる多層セラミック基板1を図解的に示す断面図であ
る。図2は、図1に示した多層セラミック基板1が与え
る等価回路図である。図1に示すように、多層セラミッ
ク基板1は、セラミック絶縁材料からなる積層された複
数のセラミック層2、3、4、5、6、7および8を有
する積層体9を備えている。積層体9の内部には、受動
部品としてのコンデンサ10、インダクタ11および抵
抗12が内蔵されている。また、積層体9は、これらコ
ンデンサ10、インダクタ11および抵抗12を配線す
るための配線導体13、14、15、16、17および
18を内部に備え、また、外表面上に外部端子導体19
aおよび19bを備えている。このようにして、多層セ
ラミック基板1は、図2に示すような回路を構成する。
【0019】このような構成の多層セラミック基板1
は、次のように製造される。図3は、図1に示した多層
セラミック基板1の製造方法を説明するための断面図で
ある。図4は、図3に示した要素の一部を得るための方
法を説明するための断面図である。上述したコンデンサ
10となるべき生のセラミック機能材料を含むコンデン
サ用成形体ブロック10gおよびインダクタ11となる
べき生のセラミック機能材料を含むインダクタ用成形体
ブロック11gがそれぞれ用意される。
【0020】コンデンサ用成形体ブロック10gは、セ
ラミック機能材料としてセラミック誘電体を含み、この
ようなセラミック誘電体を含む生の誘電体シート20を
介して多層の内部導体21が形成された積層構造を有し
ている。成形体ブロック10gの対向する端面には、端
子電極22および23がそれぞれ形成されている。内部
導体21は、周知の積層セラミックコンデンサにおける
内部電極と同様、一方の端子電極22に接続されるもの
と他方の端子電極23に接続されるものとが交互に配置
されている。
【0021】インダクタ用成形体ブロック11gは、セ
ラミック機能材料としてセラミック磁性体を含み、この
ようなセラミック磁性体を含む生の磁性体シート24を
介して多層の内部導体25が形成された積層構造を有し
ている。成形体ブロック11gの対向する端面には、端
子電極26および27がそれぞれ形成されている。多層
の内部導体25の各々は、たとえば各磁性体シート24
を貫通する貫通導体28によって接続されながら、全体
としてコイル状に延びる導電経路を構成している。
【0022】これら成形体ブロック10gおよび11g
は、好ましくは、1000℃以下の温度で焼成可能なよ
うに構成される。そのため、まず、誘電体シート20お
よび磁性体シート24にそれぞれ含まれるセラミック機
能材料、すなわちセラミック誘電体およびセラミック磁
性体としては、たとえば、結晶化ガラス、またはガラス
とセラミックとの混合物が有利に用いられる。より具体
的には、誘電体シート20としては、チタン酸バリウム
にホウ珪酸系のガラスを少量混ぜた粉末と有機ビヒクル
とを混合して得られたセラミックスラリーをドクターブ
レード法によってシート状に成形したものを用いること
ができる。他方、磁性体シート24としては、ニッケル
亜鉛フェライトにホウ珪酸系のガラスを少量混ぜた粉末
と有機ビヒクルとを混合して得られたセラミックスラリ
ーをドクターブレード法によってシート状に成形したも
のを用いることができる。
【0023】また、内部導体21、端子電極22および
23、内部導体25、端子電極26および27、ならび
に貫通導体28を形成するための導体としては、たとえ
ば、Ag、Ag−Pt合金、Ag−Pd合金、Au、N
i、およびCuからなる群から選ばれた少なくとも1種
を主成分とする導電性ペーストが有利に用いられる。内
部導体21および25は、それぞれ、誘電体シート20
および磁性体シート24の各上に上述の導電性ペースト
をスクリーン印刷によって所定のパターンをもって付与
することによって形成されることができる。
【0024】成形体ブロック10gおよび11gを得る
ため、上述したように、内部導体21が形成された所定
数の誘電体シート20および内部導体25が形成された
所定数の磁性体シート24をそれぞれ積層した後、圧着
工程に付されることが好ましく、この圧着工程では、た
とえば、水圧プレスで200kg/cm2 の圧力が付与
される。
【0025】他方、前述したセラミック層2〜8の各々
となるべきセラミック絶縁材料を含むセラミックグリー
ンシート2g、3g、4g、5g、6g、7gおよび8
gが用意される。これらセラミックグリーンシート2g
〜8gに含まれるセラミック絶縁材料は、上述した成形
体ブロック10gまたは11gに含まれるセラミック機
能材料とは異なっている。
【0026】これらセラミックグリーンシート2g〜8
gには、それぞれ、上述したコンデンサ用成形体ブロッ
ク10gおよびインダクタ用成形体ブロック11gを設
けるための、また、前述した抵抗12、配線導体13〜
18、ならびに外部端子導体19aおよび19bを設け
るための加工または処置が予め施されている。より詳細
には、コンデンサ用成形体ブロック10gを内蔵させる
ための空間29となるべき一連の貫通孔30、31、3
2および33、ならびにインダクタ用成形体ブロック1
1gを内蔵させるための空間34となるべき一連の貫通
孔35、36、37および38が、それぞれ、セラミッ
クグリーンシート4g、5g、6gおよび7gに予め設
けられている。
【0027】また、配線導体13を設けるための一連の
貫通孔39、40、41、42、43および44が、そ
れぞれ、セラミックグリーンシート2g、3g、4g、
5g、6gおよび7gに予め設けられている。また、配
線導体15を設けるための貫通孔45がセラミックグリ
ーンシート3gに予め設けられている。また、配線導体
18を設けるための一連の貫通孔46および47が、そ
れぞれ、セラミックグリーンシート2gおよび3gに予
め設けられている。そして、これらの貫通孔39〜47
内には、配線導体13、15および18となるべき導電
性ペーストが付与される。
【0028】また、セラミックグリーンシート2gに
は、外部端子導体19aおよび19bとなるべき各導電
性ペーストが、貫通孔39および46内の各導電性ペー
ストにそれぞれ接続されるようにスクリーン印刷等によ
り付与される。また、セラミックグリーンシート3gに
は、配線導体16および17となるべき各導電性ペース
トが、貫通孔45および47内の各導電性ペーストにそ
れぞれ接続されるようにスクリーン印刷等により付与さ
れる。また、抵抗12となるべき厚膜抵抗体が、配線導
体16および17となるべき各導電性ペースト間を連結
するように付与される。厚膜抵抗体を形成するための抵
抗体ペーストとしては、たとえば、酸化ルテチウムにホ
ウ珪酸系ガラスを少量混ぜた粉末と有機ビヒクルとを混
合したものが有利に用いられる。
【0029】また、セラミックグリーンシート8gに
は、配線導体14となるべき導電性ペーストが、セラミ
ックグリーンシート2g〜8gが積層されたとき、貫通
孔44内の導電性ペーストに接続され、かつ空間29お
よび34内に向かって露出するように、すなわち成形体
ブロック10gおよび11gの端子電極23および27
に接続されるように、スクリーン印刷等により付与され
る。
【0030】上述した配線導体13〜18ならびに外部
端子導体19aおよび19bを与える導電性ペーストと
しては、Ag、Ag−Pt合金、Ag−Pd合金、A
u、Ni、およびCuからなる群から選ばれた少なくと
も1種を主成分とするものが有利に用いられる。このよ
うなセラミックグリーンシート2g〜8gに含まれるセ
ラミック絶縁材料としては、好ましくは、1000℃以
下の温度で焼成可能なものが用いられ、たとえば、ガラ
ス、またはガラスとセラミックとの混合物が用いられ
る。この場合、ガラス/セラミックの重量比は、100
/0ないし5/95の範囲内に選ばれる。ガラス/セラ
ミックの重量比が5/95より小さいと、焼成可能な温
度が1000℃より高くなるためである。焼成可能な温
度が高くなると、前述した配線導体13〜18等の材料
の選択幅が狭くなるので好ましくない。
【0031】より具体的には、セラミックグリーンシー
ト2g〜8gとしては、ホウ珪酸系のガラス粉末とアル
ミナ粉末と有機ビヒクルとを混合して得られたセラミッ
クスラリーをドクターブレード法によってシート状に成
形したものを用いることができる。このような材料系の
セラミックグリーンシート2g〜8gは、800〜10
00℃程度の比較的低温で焼成することができる。
【0032】以上のようにして得られた成形体ブロック
10gおよび11gならびにセラミックグリーンシート
2g〜8gを用いて、焼成されたときに多層セラミック
基板1となる生の複合積層体1gが以下のように製造さ
れる。まず、セラミックグリーンシート4g〜7gが、
図4に示すように、予め積層される。次いで、空間29
および34に、それぞれ、成形体ブロック10gおよび
11gが嵌め込まれる。このとき、端子電極22、2
3、26および27は、空間29または34の各々の開
口から露出している。次いで、たとえば500kg/c
2 の水圧プレスを用いての圧着工程が実施され、セラ
ミックグリーンシート4g〜7gが圧着される。これに
よって、セラミックグリーンシート4g〜7g間の密着
性が高められるとともに、成形体ブロック10gおよび
11gと空間29および34の内周面とがそれぞれ密着
する状態になる。
【0033】次いで、上述したセラミックグリーンシー
ト4g〜7gの上下に、セラミックグリーンシート2g
および3gならびに8gがそれぞれ積層され、これによ
って、生の複合積層体1gが得られる。この複合積層体
1gの状態において、貫通孔39〜44内の導電性ペー
ストは、一連の配線導体13を形成するとともに、配線
導体14に接続され、また、貫通孔45内の導電性ペー
ストは、成形体ブロック10gの端子電極22に接続さ
れ、貫通孔46および47内の導電性ペーストは、一連
の配線導体18を形成するとともに、成形体ブロック1
1gの端子電極26に接続される。また、成形体ブロッ
ク10gおよび11gの端子電極23および27は、配
線導体14に接続される。
【0034】この実施形態では、生の複合積層体1gの
焼成温度では焼結しない生のセラミックからなるシート
状支持体48および49がさらに用意される。前述した
ように、成形体ブロック10gおよび11gならびにセ
ラミックグリーンシート2g〜8gがともに1000℃
以下の温度で焼成可能であるならば、これらを複合した
生の複合積層体1gが1000℃以下の温度で焼成可能
であるということであるので、シート状支持体48およ
び49の材料は、1000℃では焼結しないものであれ
ばよい。シート状支持体48および49として、たとえ
ば、アルミナまたはジルコニア等のセラミック粉末と有
機ビヒクルとを混合して得られたセラミックスラリーを
ドクターブレード等によってシート状に成形されたもの
が有利に用いられる。
【0035】このようなシート状支持体48および49
は、生の複合積層体1gの積層方向における両端に位置
する各主面、すなわち上下の主面上に配置される。そし
て、生の複合積層体1gは、シート状支持体48および
49とともに、圧着される。この圧着には、たとえば1
000kg/cm2 の圧力の水圧プレスが適用される。
【0036】次いで、生の複合積層体1gは、シート状
支持体48および49で挟まれた状態で、たとえば、空
気中、900℃の温度で焼成される。この焼成によっ
て、成形体ブロック10gおよび11gが焼成され、そ
れぞれ、焼結状態のコンデンサ10およびインダクタ1
1となるとともに、セラミックグリーンシート2g〜8
gが焼成され、焼結状態の複数のセラミック層2〜8を
有する積層体9となり、それゆえ、全体として焼結状態
にある多層セラミック基板1が得られる。
【0037】また、このような焼成工程を終えても、シ
ート状支持体48および49は未焼結であるので、容易
に剥離除去することができ、冷却後において、シート状
支持体48および49が除去され、それによって、所望
の多層セラミック基板1を取り出すことができる。上述
のシート状支持体48および49は、焼成工程におい
て、焼結しないので、実質的な収縮も生じない。したが
って、これらシート状支持体48および49に挟まれた
複合積層体1gの焼成時のX−Y方向すなわちセラミッ
クグリーンシート2g〜8gの主面方向の収縮は有利に
抑制されることができる。そのため、多層セラミック基
板1の寸法精度をより高くすることができ、たとえば配
線導体13〜18をもって微細で高密度な配線を施して
も断線するなどの問題をより生じにくくすることができ
る。実験によれば、コンデンサ10、インダクタ11お
よび抵抗12は、それぞれ、設計どおりの特性を示すこ
とが確認されている。
【0038】また、上述のように、X−Y方向の収縮が
抑制されるので、複合積層体1gを焼成して、成形体ブ
ロック10gおよび11gならびにセラミックグリーン
シート2g〜8gを同時焼成するにあたり、これら成形
体ブロック10gおよび11gならびにセラミックグリ
ーンシート2g〜8gの各収縮挙動を互いに一致させる
ことがより容易になり、したがって、成形体ブロック1
0gおよび11gならびにセラミックグリーンシート2
g〜8gのそれぞれの材料の選択の幅をさらに広げるこ
とができる。
【0039】以上、この発明を図示した実施形態に関連
して説明したが、この発明の範囲内において、その他、
種々の変形が可能である。たとえば、図示した多層セラ
ミック基板1において採用された回路設計は、この発明
のより容易な理解を可能とする一典型例にすぎず、この
発明は、その他、種々の回路設計を有する多層セラミッ
ク基板においても等しく適用することができる。
【0040】また、成形体ブロックとしても、コンデン
サやインダクタの単体に限定されず、たとえばLC複合
部品の成形体ブロックとすることもできる。また、上述
した実施形態では、成形体ブロック10gおよび11g
を嵌め込むための空間29および34は、セラミックグ
リーンシート4g〜7gにそれぞれ設けられた貫通孔3
0〜33および35〜38によって形成されたが、成形
体ブロックの大きさや形状によっては、特定のセラミッ
クグリーンシートに設けられた凹部によって成形体ブロ
ックを嵌め込むための空間が形成されてもよい。
【0041】
【発明の効果】以上のように、この発明に係る多層セラ
ミック基板およびその製造方法によれば、多層セラミッ
ク基板に備える複数のセラミック層および配線導体を有
する積層体に内蔵された受動部品は、積層体内に埋め込
まれた生のセラミック機能材料を含む成形体ブロックが
積層体の焼成と同時に一体焼結されたものによって構成
されるので、受動部品自身が有する特性は、成形体ブロ
ックを得た段階で実質的に決定され、また、成形体ブロ
ックに潜在している特性は、焼結後においても実質的に
維持されることになる。したがって、成形体ブロックを
適正に製造しさえすれば、多層セラミック基板に内蔵さ
れる受動部品の特性が設計どおりのものとなり、そのた
め、多層セラミック基板全体としても、それを安定した
品質をもって供給することができるようになる。このこ
とから、多機能化、高密度化、高精度化、高性能化され
た多層セラミック基板を容易に実現することができる。
【0042】また、この発明によれば、受動部品は、積
層体の内部に完全に埋め込まれた状態となるので、耐湿
性等の耐環境性の高い多層セラミック基板を得ることが
できる。また、この発明によれば、受動部品が多層セラ
ミック基板内において3次元的に配置され得るので、設
計の自由度が高められるとともに、信号のクロストーク
等の問題を有利に回避することができる。
【0043】また、この発明に係る多層セラミック基板
の製造方法によれば、内蔵される受動部品となるべき生
のセラミック機能材料を含む成形体ブロックが用意さ
れ、この生の成形体ブロックを埋め込んだ生の複合積層
体が焼成されるので、予め焼成された受動部品を埋め込
んだ状態で焼成する場合に比べて、焼成時の収縮挙動を
厳しく管理する必要がなくなり、積層体となるべきセラ
ミックグリーンシートにおいて使用できる材料の選択の
幅を広げることができる。
【0044】また、この発明に係る多層セラミック基板
の製造方法によれば、生の複合積層体において、受動部
品となるべき成形体ブロックを嵌め込むための空間が予
め設けられているので、得られた多層セラミック基板の
平面性を良好に維持することができる。したがって、配
線導体の不所望な変形や断線を生じにくくすることがで
きるので、特性のばらつきを生じさせないようにしなが
ら、高い寸法精度をもって高密度な配線を行なうことが
可能となり、また、多層セラミック基板に備えるセラミ
ック層の積層数を問題なく増やすことができ、結果とし
て、多層セラミック基板の高性能化を図ることが容易に
なる。
【0045】この発明に係る多層セラミック基板の製造
方法において、生の複合積層体の積層方向における両端
に位置する各主面上に、生の複合積層体の焼成温度では
焼結しない生のセラミックからなるシート状支持体を配
置しながら、生の複合積層体を焼成すれば、シート状支
持体は、焼成工程において、焼結しないので、実質的な
収縮も生じず、そのため、これらシート状支持体に挟ま
れた複合積層体の焼成時のX−Y方向の収縮が抑制され
る。したがって、多層セラミック基板の寸法精度をより
高くすることができ、微細で高密度な配線を施しても断
線するなどの問題をさらに生じにくくすることができ
る。また、上述のように、X−Y方向の収縮が抑制され
るので、複合積層体を焼成して、成形体ブロックとセラ
ミックグリーンシートとを同時焼成するにあたり、これ
ら成形体とセラミックグリーンシートとの各収縮挙動を
互いに一致させることがより容易になり、したがって、
成形体とセラミックグリーンシートとのそれぞれの材料
の選択の幅をさらに広げることができる。
【0046】この発明において、受動部品となるべき成
形体ブロックが多層の内部導体を形成する積層構造を有
していると、たとえば、受動部品がコンデンサであると
きには、高容量を得ることができ、受動部品がインダク
タであるときには、高インダクタンスを得ることができ
る。この発明において、成形体ブロックに含まれるセラ
ミック機能材料が、結晶化ガラス、またはガラスとセラ
ミックとの混合物を含んでいたり、複合積層体に備える
セラミックグリーンシートに含まれるセラミック絶縁材
料が、ガラス、またはガラスとセラミックとの混合物を
含むとともに、このガラス/セラミックの重量比が、1
00/0ないし5/95の範囲内に選ばれていたりする
と、たとえば1000℃といった比較的低温で、複合積
層体を焼成することが可能になる。そのため、配線導体
として、Ag、Ag−Pt合金、Ag−Pd合金、A
u、Ni、およびCuからなる群から選ばれた少なくと
も1種を主成分とするものが問題なく使用できるように
なる。また、前述したシート状支持体としては、比較的
入手が容易で化学的に安定なアルミナまたはジルコニア
を含むものを用いることができるようになる。
【図面の簡単な説明】
【図1】この発明の一実施形態による多層セラミック基
板1を図解的に示す断面図である。
【図2】図1に示した多層セラミック基板1が与える等
価回路図である。
【図3】図1に示した多層セラミック基板1の製造方法
を説明するためのもので、多層セラミック基板1を製造
するために用意されるセラミックグリーンシート2g〜
8g、成形体ブロック10gおよび11g、ならびにシ
ート状支持体48および49を示す断面図である。
【図4】図3に示したセラミックグリーンシート4g〜
7gと成形体ブロック10gおよび11gとを互いに分
離して示す断面図である。
【符号の説明】
1 多層セラミック基板 2〜8 セラミック層 9 積層体 10 コンデンサ 11 インダクタ 12 抵抗 13〜18 配線導体 19a,19b 外部端子導体 20 誘電体シート 21,25 内部導体 22,23,26,27 端子電極 24 磁性体シート 29,34 空間 30〜33,35〜47 貫通孔 1g 生の複合積層体 2g〜8g セラミックグリーンシート 10g コンデンサ用成形体ブロック 11g インダクタ用成形体ブロック 48,49 シート状支持体
───────────────────────────────────────────────────── フロントページの続き (72)発明者 坂部 行雄 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内

Claims (16)

    【特許請求の範囲】
  1. 【請求項1】 セラミック絶縁材料からなる積層された
    複数のセラミック層および配線導体を有する積層体と、
    前記配線導体によって配線された状態で前記積層体に内
    蔵された受動部品とを備える、多層セラミック基板であ
    って、 前記受動部品は、前記積層体内に埋め込まれた、当該受
    動部品となるべき生のセラミック機能材料を含む成形体
    ブロックが、前記積層体の焼成と同時に一体焼結された
    ものであることを特徴とする、多層セラミック基板。
  2. 【請求項2】 前記受動部品は、コンデンサまたはイン
    ダクタを含む、請求項1に記載の多層セラミック基板。
  3. 【請求項3】 前記成形体ブロックは、多層の内部導体
    を形成する積層構造を有する、請求項1または2に記載
    の多層セラミック基板。
  4. 【請求項4】 前記成形体ブロックに含まれる前記セラ
    ミック機能材料は、結晶化ガラス、またはガラスとセラ
    ミックとの混合物を含む、請求項1ないし3のいずれか
    に記載の多層セラミック基板。
  5. 【請求項5】 前記セラミック層を構成する前記セラミ
    ック絶縁材料は、ガラス、またはガラスとセラミックと
    の混合物を含み、ガラス/セラミックの重量比は、10
    0/0ないし5/95の範囲内に選ばれる、請求項1な
    いし4のいずれかに記載の多層セラミック基板。
  6. 【請求項6】 前記配線導体または前記内部導体は、A
    g、Ag−Pt合金、Ag−Pd合金、Au、Ni、お
    よびCuからなる群から選ばれた少なくとも1種を主成
    分とする、請求項1ないし5のいずれかに記載の多層セ
    ラミック基板。
  7. 【請求項7】 セラミック絶縁材料からなる積層された
    複数のセラミック層および配線導体を有する積層体と、
    前記配線導体によって配線された状態で前記積層体に内
    蔵された受動部品とを備える、多層セラミック基板を製
    造する方法であって、 前記受動部品となるべき生のセラミック機能材料を含む
    成形体ブロックを用意し、 前記セラミック機能材料とは異なるセラミック絶縁材料
    を含む積層された複数のセラミックグリーンシートおよ
    び前記配線導体を有し、内部に空間が予め設けられ、当
    該空間に前記成形体ブロックが嵌め込まれた、生の複合
    積層体を用意し、 前記生の複合積層体を焼成する、各工程を備える、多層
    セラミック基板の製造方法。
  8. 【請求項8】 前記複合積層体は、1000℃以下の温
    度で焼成される、請求項7に記載の多層セラミック基板
    の製造方法。
  9. 【請求項9】 セラミック絶縁材料からなる積層された
    複数のセラミック層および配線導体を有する積層体と、
    前記配線導体によって配線された状態で前記積層体に内
    蔵された受動部品とを備える、多層セラミック基板を製
    造する方法であって、 前記受動部品となるべき生のセラミック機能材料を含む
    成形体ブロックを用意し、 前記セラミック機能材料とは異なるセラミック絶縁材料
    を含む積層された複数のセラミックグリーンシートおよ
    び前記配線導体を有し、内部に空間が予め設けられ、当
    該空間に前記成形体ブロックが嵌め込まれた、生の複合
    積層体を用意し、 前記生の複合積層体の積層方向における両端に位置する
    各主面上に、前記生の複合積層体の焼成温度では焼結し
    ない生のセラミックからなるシート状支持体を配置し、 前記シート状支持体で挟んだ状態で前記生の複合積層体
    を焼成し、 次いで、未焼結の前記シート状支持体を除去する、各工
    程を備える、多層セラミック基板の製造方法。
  10. 【請求項10】 前記複合積層体は、1000℃以下の
    温度で焼成される、請求項9に記載の多層セラミック基
    板の製造方法。
  11. 【請求項11】 前記シート状支持体は、アルミナまた
    はジルコニアを含む、請求項10に記載の多層セラミッ
    ク基板の製造方法。
  12. 【請求項12】 前記成形体ブロックとして、焼結され
    たとき、コンデンサまたはインダクタとなるものが用意
    される、請求項7ないし11のいずれかに記載の多層セ
    ラミック基板の製造方法。
  13. 【請求項13】 前記成形体ブロックは、多層の内部導
    体を形成する積層構造を有する、請求項7ないし12の
    いずれかに記載の多層セラミック基板の製造方法。
  14. 【請求項14】 前記成形体ブロックに含まれる前記セ
    ラミック機能材料は、結晶化ガラス、またはガラスとセ
    ラミックとの混合物を含む、請求項8または10に記載
    の多層セラミック基板の製造方法。
  15. 【請求項15】 前記複合積層体に備えるセラミックグ
    リーンシートに含まれる前記セラミック絶縁材料は、ガ
    ラス、またはガラスとセラミックとの混合物を含み、ガ
    ラス/セラミックの重量比は、100/0ないし5/9
    5の範囲内に選ばれる、請求項8、10または14に記
    載の多層セラミック基板の製造方法。
  16. 【請求項16】 前記配線導体または前記内部導体は、
    Ag、Ag−Pt合金、Ag−Pd合金、Au、Ni、
    およびCuからなる群から選ばれた少なくとも1種を主
    成分とする、請求項8、10、14または15に記載の
    多層セラミック基板の製造方法。
JP24230697A 1997-09-08 1997-09-08 多層セラミック基板の製造方法 Expired - Fee Related JP3669404B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP24230697A JP3669404B2 (ja) 1997-09-08 1997-09-08 多層セラミック基板の製造方法
US09/140,705 US6241838B1 (en) 1997-09-08 1998-08-26 Method of producing a multi-layer ceramic substrate
EP98116824A EP0901316B1 (en) 1997-09-08 1998-09-04 Method of producing a multi-layer ceramic substrate accomodating a passive component
DE69837134T DE69837134T2 (de) 1997-09-08 1998-09-04 Herstellung eines mehrschichtigen keramischen Substrats mit einem passiven Bauelement
KR1019980036996A KR100317469B1 (ko) 1997-09-08 1998-09-08 다층세라믹기판의제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP24230697A JP3669404B2 (ja) 1997-09-08 1997-09-08 多層セラミック基板の製造方法

Publications (2)

Publication Number Publication Date
JPH1187918A true JPH1187918A (ja) 1999-03-30
JP3669404B2 JP3669404B2 (ja) 2005-07-06

Family

ID=17087271

Family Applications (1)

Application Number Title Priority Date Filing Date
JP24230697A Expired - Fee Related JP3669404B2 (ja) 1997-09-08 1997-09-08 多層セラミック基板の製造方法

Country Status (1)

Country Link
JP (1) JP3669404B2 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228196B1 (en) * 1998-06-05 2001-05-08 Murata Manufacturing Co., Ltd. Method of producing a multi-layer ceramic substrate
JP2004527908A (ja) * 2001-03-23 2004-09-09 インテル コーポレイション キャパシタを備える集積回路パッケージ
US6841740B2 (en) 2000-06-14 2005-01-11 Ngk Spark Plug Co., Ltd. Printed-wiring substrate and method for fabricating the same
JP2005521231A (ja) * 2001-06-26 2005-07-14 インテル・コーポレーション 垂直方向接続のキャパシタを有する電子アセンブリ及びその製造方法
US7243424B2 (en) 2004-02-27 2007-07-17 Tdk Corporation Production method for a multilayer ceramic substrate
WO2009034834A1 (ja) * 2007-09-10 2009-03-19 Murata Manufacturing Co., Ltd. セラミック多層基板及びその製造方法

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6228196B1 (en) * 1998-06-05 2001-05-08 Murata Manufacturing Co., Ltd. Method of producing a multi-layer ceramic substrate
US6841740B2 (en) 2000-06-14 2005-01-11 Ngk Spark Plug Co., Ltd. Printed-wiring substrate and method for fabricating the same
JP2004527908A (ja) * 2001-03-23 2004-09-09 インテル コーポレイション キャパシタを備える集積回路パッケージ
JP2005521231A (ja) * 2001-06-26 2005-07-14 インテル・コーポレーション 垂直方向接続のキャパシタを有する電子アセンブリ及びその製造方法
US7243424B2 (en) 2004-02-27 2007-07-17 Tdk Corporation Production method for a multilayer ceramic substrate
WO2009034834A1 (ja) * 2007-09-10 2009-03-19 Murata Manufacturing Co., Ltd. セラミック多層基板及びその製造方法
JP5293605B2 (ja) * 2007-09-10 2013-09-18 株式会社村田製作所 セラミック多層基板及びその製造方法
US8802998B2 (en) 2007-09-10 2014-08-12 Murata Manufacturing Co., Ltd. Ceramic multilayer substrate and method for producing the same

Also Published As

Publication number Publication date
JP3669404B2 (ja) 2005-07-06

Similar Documents

Publication Publication Date Title
JP3322199B2 (ja) 多層セラミック基板およびその製造方法
KR100356678B1 (ko) 다층 세라믹 기판의 제조방법
US5197170A (en) Method of producing an LC composite part and an LC network part
US4573101A (en) LC Composite component
KR100317469B1 (ko) 다층세라믹기판의제조방법
US7243424B2 (en) Production method for a multilayer ceramic substrate
JP2001076953A (ja) 積層型コイル部品及びその製造方法
JP3593964B2 (ja) 多層セラミック基板およびその製造方法
JPH0254647B2 (ja)
JP3306814B2 (ja) 積層セラミック電子部品の製造方法
JP3669404B2 (ja) 多層セラミック基板の製造方法
JP3129261B2 (ja) 多層セラミック基板の製造方法
JPH11354924A (ja) 多層セラミック基板の製造方法
JP3327214B2 (ja) 多層セラミック基板の製造方法
JP2004111489A (ja) 積層セラミックコンデンサおよびその製造方法
JP2000269074A (ja) 積層セラミックコンデンサとその製造方法
KR20020090852A (ko) 적층 세라믹 전자 부품 제조 방법 및 적층 인덕터 제조 방법
JP3498200B2 (ja) 積層セラミック複合部品
JP2002246267A (ja) 積層型複合デバイス及びその製造方法
JPH0115159Y2 (ja)
JP2769625B2 (ja) 電気回路用多層印刷フィルタの製造方法
JPS6235253B2 (ja)
JPH10189391A (ja) 固体複合部品の製造方法
JP2642754B2 (ja) Lc複合ネットワーク部品及びその製造方法
JP2000235935A (ja) 多連形積層セラミックコンデンサ

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050121

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050405

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090422

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090422

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100422

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110422

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110422

Year of fee payment: 6

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120422

Year of fee payment: 7

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130422

Year of fee payment: 8

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140422

Year of fee payment: 9

LAPS Cancellation because of no payment of annual fees