KR100317469B1 - 다층세라믹기판의제조방법 - Google Patents
다층세라믹기판의제조방법 Download PDFInfo
- Publication number
- KR100317469B1 KR100317469B1 KR1019980036996A KR19980036996A KR100317469B1 KR 100317469 B1 KR100317469 B1 KR 100317469B1 KR 1019980036996 A KR1019980036996 A KR 1019980036996A KR 19980036996 A KR19980036996 A KR 19980036996A KR 100317469 B1 KR100317469 B1 KR 100317469B1
- Authority
- KR
- South Korea
- Prior art keywords
- sheet
- ceramic
- laminate
- composite laminate
- support
- Prior art date
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
- H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
- H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1126—Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/49155—Manufacturing circuit on or in base
- Y10T29/49163—Manufacturing circuit on or in base with sintering of base
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
본 발명에 따른 다층 세라믹기판의 제조방법은, 수동부품이 될 가공되지 않은 세라믹 기능재료를 함유하고 있는 성형체블록을 준비하는 공정; 세라믹 절연재료를 함유하고 있는 적층된 복수개의 세라믹 그린시트 및 배선도체를 가지고 있으며, 내부에 성형체블록이 끼워 맞쳐질 수 있는 공간이 이미 형성되어 있는 생(raw)복합적층체를 준비하는 공정; 상기 생복합적층체의 적층 방향에 대해서 양단에 위치된 각 주면 상에서 상기 생복합적층체의 소성온도에서는 소결되지 않는 생(raw)세라믹으로 구성되는 시트형 지지체(sheet type base)들을 배열하는 공정; 약 1000℃ 이하의 온도에서의 수축을 제한하기 위해서, 상기 시트형 지지체들 사이에 끼워서 배치된 상기 생복합적층체를 소성하는 공정; 및 미소결된 시트형 지지체를 제거하는 공정을 포함하고 있다.
Description
본 발명은 다층 세라믹기판 및 이 다층 세라믹기판의 제조방법에 관한 것으로, 특히 커패시터(capacitor), 인덕터(inductor) 등의 수동부품이 내장되어 있는 다층 세라믹기판 및 이 다층 세라믹기판의 제조방법에 관한 것이다.
다층 세라믹기판 등의 다층 회로기판에서 다기능화, 고밀도화 및 고성능화를 실현하기 위해서는, 이 다층 회로기판에 정교한 수동부품을 내장시키고 배선을 고밀도로 시행해야 효과적이다.
따라서, 수동부품이 내장디어 있는 다층 회로기판이 종래에는 하기와 같은 각종 방법으로 제조되었다.
첫 번째는, 소위 말하는 후막법으로서, 기판용 그린시트(green sheet)에 유전체 페이스트(paste)를 후막형성 기술로 인쇄한 후에, 이 그린시트를 적층, 압착하고, 소성하여, 다층 세라믹기판 내부에 커패시터를 부분적으로 내장시키는 것이다. 그러나 이 방법에는 다음과 같은 문제점이 있다.
① 페이스트 막두께의 불균일 및 인쇄 위치의 불규칙이 비교적 크기 때문에, 용량 등의 커패시터 특성에서의 불규칙이 비교적 크다.
② 압착 또는 소성공정에서 발생된 페이스트의 변형이 특성 불규칙을 일으킨다.
③ 인쇄 및 적층 조작을 반복하는 인쇄공정에서의 평탄성의 악화로 인하여, 적층수를 증가시키기가 어렵게 되고, 이에 따라 커패시터의 용량을 크게 하는 것도 어렵게 된다.
두 번째는, 저항기 및 커패시터를 구비한 다층 회로기판를 제조하는 방법으로서, 상술한 첫 번째 방법과 유사한 방법이다. 세라믹 기판의 표면에 커패시터, 저항기 등을 후막 형성기술을 사용하여 다층으로 인쇄하는 방법이다. 그러나, 상술한 첫 번째 방법과 유사하게 이 방법도 다음과 같은 문제점이 있다:
① 인쇄패턴 위치의 불규칙 및 막두께의 불균일로 위한 특성의 불규칙,
② 적층수의 제약으로 인한 용량의 제약, 및
③ 평탄성의 악화
세 번째는, 일본특허공개 59-17232호 공보에 기재된 바와 같이, 유전체를 시트의 형태로 다층기판 내부에 내장시키는 방법이다. 이 방법에서는, 기판과 동일한 면적을 갖은 유전체 시트를 기판시트들 사이에 끼워 넣어서, 적층시킨 다음에, 압착, 소성을 행한다. 따라서, 이 방법으로 용량 등의 특성에서의 불규칙 및 대용량화의 제약에 대한 문제점이 해소될 수 있어도, 다음과 같은 문제점이 발생한다:
① 유전체가 기판 내부에서 층형태로 배열되기 때문에, 자유롭게 설계될 수가 없다.
② 신호의 누화(crosstalk) 등의 문제가 쉽게 발생할 수 있다.
네 번째는, 일본특허공개 61-288498호 공보에 기재된 바와 같이, 미리 소결시킨 칩형의 세라믹 수동부품을 복수개의 세라믹 그린시트로 이루어진 적층체 내부에 내장시키는 방법이다. 이 방법으로 상기 첫 번째 내지 세 번째 방법에서 기술한 문제점이 해소될 수 있어도, 세라믹 그린시트의 세 축, 가령 직교좌표에서의 X축, Y축, Z축 방향으로의 수축 움직임(behavior)을 엄격하게 관리할 필요가 있으며, 이에 따라 세라믹으로서 사용될 수 있는 재료가 제한될 뿐만 아니라, 다음과 같은 문제도 수반된다:
① 기판의 평탄성이 쉽게 악화될 수 있다.
② 치수 정밀도를 높이는 것이 어렵다.
③ 미세한 배선을 설치하는 것이 어렵다.
다층 회로기판에서 고밀도 배선을 이루기 위한 방법에는 저온소성이 가능한 복수개의 그린시트로 이루어진 적층체의 상하 양면에 상기 적층체의 소성온도에서는 수축되지 않는 그린시트를 압착시킨 후에, 상기 적층체를 비교적 저온에서 소성시키며, 그 다음으로 후자의 수축되지 않는 그린시트로부터 얻어낸 미소결층을 소성 후에 제거하는 방법(예를 들어, 일본특허공개 4-243978호 공보 참조); 및 상술한 방법에서 소성시에 상기 적층체를 상하 양방향으로 압착하는 방법(예를 들어, 일본특허공개 5-503498호 공보 참조)이 포함되어 있다.
이들 방법에서는, 기판의 표면 방향, 즉 X-Y 방향(직교좌표에서 기판의 두께 방향을 z축 방향으로 했을 때, 표면 방향이 되는 X-Y 방향; 이하 같다.)으로 수축이 거의 발생할 수 없기 때문에, 얻어진 기판의 치수 정밀도가 향상될 수 있다. 그러므로, 고밀도의 배선에서도 단선이 거의 발생하지 않는다는 이점이 있다. 그러나, 이들 방법에서는 수동부품이 기판 내부에 내장되어 있지 않다.
수동부품을 내장시킨 다층 회로기판을 제조하는 다섯 번째 방법으로, 예를 들어 일본특허공개 9-92983호 공보에서는 기판의 X-Y 방향으로의 수축을 방지하는 상술한 방법과, 다층 회로기판 내부에 시트 또는 후막으로서 커패시터를 부분적으로 내장시키는 방법을 조합하는 방법이 개시되어 있다. 이 방법은 수동부품을 내장시킨 고밀도 배선의 다층 회로기판의 제조에 적당하다.
상기 다섯 번째 방법을 사용하여 시트로 유전체부를 형성하는 경우에는 기판과 동일한 면적의 유전체층이 형성되기 때문에, 유전체층이 기판 단면에 노출되어 있다. 유전체층은 수분이 침투하지 못하도록 치밀하게 구성될 필요가 있기 때문에, 소성시에 기판을 상하 방향으로 압착함으로써 충분히 치밀화된 유전체층을 얻게된다. 그러나, 유전체층의 형상에 제약이 있으므로, 유전체 시트를 사용하는 상술한 세 번째 방법과 동일한 문제점이 수반된다:
① 유전체가 기판 내부에서 층형태로 배열되기 때문에, 자유롭게 설계될 수 없다.
② 신호의 누화 등의 문제가 쉽게 발생할 수 있다.
한편, 상술한 다섯 번째 방법을 사용하여 후막으로 유전체부를 형성하는 경우에는, 유전체부를 형성하기 위한 영역에 상응하여 기판 시트에 미리 형성된 오목부를 유전체 페이스트로 충전하는 공정이 채택될 수 있다. 상술한 첫 번째 방법인 후막법에서 발생되던 후막 위치의 불규칙 및 유전체 페이스트의 변형으로 인해 발생되는 특성 불규칙의 문제점이 개선될 수 있다고해도, 페이스트 막두께의 불균일은 불충분한 정도로만 개선될 수 있다. 또한, 유전체부를 적층구조로 구성하기가 어렵기 때문에, 대용량을 얻기가 어렵다는 문제점이 아직 남아있다.
따라서, 상술한 각종 문제점을 해결하기 위해서, 본 발명의 목적은 다기능화, 고밀도화 및 고정밀도화가 가능한 수동부품이 내장된 다층 세라믹기판의 제조방법 및 이 제조방법으로 얻어지는 다층 세라믹기판을 제공하는 것이다.
도 1은 본 발명의 하나의 구현예에 따른 다층 세라믹기판의 개략적인 단면도이다.
도 2는 도 1에 도시된 다층 세라믹기판의 등가회로도이다.
도 3은 도 1에 도시된 다층 세라믹기판의 제조방법을 설명하기 위해 도시된 세라믹 그린시트, 성형체블록 및 시트형 지지체의 단면도이다.
도 4는 도 3에 도시된 세라믹 그린시트 및 성형체블록을 개별적으로 도시한 단면도이다.
<도면의 주요 부호에 대한 설명>
1 ... 다층 세라믹기판 2∼8 ... 세라믹층
9 ... 적층체 10 ... 커패시터
11 ... 인덕터 12 ... 저항기
13∼18 ... 배선도체 19a, 19b ... 외부단자도체
20 ... 유전체시트 21, 25 ... 내부도체
22, 23, 26, 27 ... 단자전극 24 ... 자성체시트
29, 34 ... 공간 30∼33, 35∼47 ... 관통홀
1g ... 생(raw)복합적층체 2g∼8g ... 세라믹 그린시트
10g ... 커패시터용 성형체블록 11g ... 인덕터용 성형체블록
48, 49 ... 시트형 지지체
본 발명은, 세라믹 절연재료로 구성된 복수개의 세라믹층 및 배선도체를 가지고 있는 적층체 및 상기 배선도체에 의해 배선된 상태로 상기 적층체에 내장된 수동부품을 포함하고 있는 다층 세라믹기판을 제공한다. 상기 수동부품은, 수동부품이 될 가공되지 않은 세라믹 기능재료를 함유하고 있는 성형체블록(compact block)을 상기 적층체 내부에 내장시켜 적층체의 소성시에 일체소결시켜 준비된다.
또한, 본 발명은 세라믹 절연재료로 구성된 복수개의 세라믹층 및 배선도체를 가지고 있는 적층체 및 상기 배선도체에 의해 배선된 상태로 상기 적층체에 내장된 수동부품을 포함하고 있는 다층 세라믹기판의 제조방법을 제공한다. 상기 제조방법은, 수동부품이 될 가공되지 않은 세라믹 기능재료를 함유하고 있는 성형체블록을 준비하는 공정; 상기 세라믹 기능재료와는 다른 세라믹 절연재료를 함유하고 있는 적층된 복수개의 세라믹 그린시트 및 배선도체를 가지고 있으며, 내부에 성형체블록이 끼워 맞쳐질 수 있는 공간이 이미 형성되어 있는 생(raw)복합적층체를 준비하는 공정; 및 상기 복합적층체를 소성시키는 공정을 포함하고 있다.
상술한 다층 세라믹기판의 제조방법에서, 생복합적층체의 적층 방향에 대해서 양단에 위치된 각 주면 상에 생복합적층체의 소성온도에서는 소결되지 않는 생세라믹으로 구성되는 시트형 지지체(sheet type base)들을 배열하는 공정; 상기 시트형 지지체들 사이에 끼워서 배치된 생복합적층체를 소성하는 공정; 및 미소결된 시트형 지지체를 제거하는 공정을 더 포함하는 것이 바람직하다.
또한, 상기 시트형 지지체는 소성공정 과정에서 산화될 수 있는 금속을 함유하고, 상술한 생복합적층체의 소성공정은 산소를 함유한 대기 중에서 시행되는 것이 바람직하다.
상술한 다층 세라믹기판의 제조방법에서, 상술한 금속에는 Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Si, Al, Mo 및 W 중의 적어도 1종이 포함될 수 있다.
또한, 시트형 지지체에 함유된 금속/세라믹의 중량비는 약 0.1/99.9 내지 10.0/90.0의 범위에서 선택될 수 있다. 게다가, 상술한 금속은 분말형태가 가능하다.
상기 시트형 지지체는, 상기 금속을 측쇄(side chain)측에 포함하고 있는 수지로 구성된 유기 비히클(vehicle)을 더 함유할 수 있다.
상술한 생복합적층체의 소성공정에서는, 시트형 지지체 상에 상방으로부터 판상의 웨이트(plate type weight)를 적재하여, 약 10㎏/㎠ 이하의 하중을 가하는 것이 바람직하다.
상술한 바람직한 구현예에서, 시트형 지지체는 알루미나 또는지르코니아(zirconia)를 함유할 수 있다.
상술한 다층 세라믹기판의 제조방법에서, 상기 복합적층체는 약 1000℃ 이하의 온도에서 소성될 수 있다.
본 발명에 따른 다층 세라믹기판 및 이의 제조방법에 유리하게 사용되는 수동부품은 커패시터와 인덕터를 포함하고 있다. 본 발명에서 "내장되어 있는 수동부품"이라는 말은 커패시터, 인덕터 등의 단일체로만 한정되는 것이 아니라, 커패시터와 인덕터를 조합한 LC 복합부품과 같이 단일체를 포함하고 있는 복합체도 포함되어 있다.
성형체블록으로서, 다층의 내부도체를 형성하는 적층구조를 갖는 성형체블록이 유리하게 사용될 수 있다.
성형체블록에서 세라믹 기능재료는 결정성 유리(crystallized glass) 또는 유리와 세라믹의 혼합물을 함유하는 것이 바람직하다.
또한, 복합적층체를 구성하고 있는 세라믹 그린시트에 함유된 세라믹 절연재료는, 유리/세라믹의 중량비가 약 100/0(유리만 포함된 경우) 내지 5/95의 범위 내에 있는 유리 또는 유리와 세라믹의 혼합물을 함유하는 것이 바람직하다.
배선도체 또는 내부도체는 주성분으로서 Ag, Ag-Pt 합금, Ag-Pd 합금, Au, Ni 및 Cu 중의 적어도 1종을 함유하는 것이 바람직하다. 또한, 시트형 지지체는 소성공정 중에 산화되는 금속을 함유하고, 배선도체 또는 내부도체는 생복합적층체의 소성공정이 산소를 함유한 대기 중에서 시행되는 경우에는, 주성분으로서 Ag, Ag-Pt 합금, Ag-Pd 합금 및 Au 중의 적어도 1종을 함유하는 것이 바람직하다.
본 발명의 특징 및 이점은 첨부된 도면을 참조하여 하기에서 보다 상세히 기술할 것이다.
도 1에 도시된 다층 세라믹기판 1은 세라믹 절연재료로 이루어진 복수개의 세라믹층 2, 3, 4, 5, 6, 7, 8을 가지고 있는 적층체 9를 포함하고 있다. 이 적층체 9에는 수동부품으로서 커패시터 10, 인덕터 11 및 저항기 12가 내장되어 있다. 또한, 적층체에는 커패시터 10, 인덕터 11 및 저항기 12를 배선하기 위해 배선도체 13, 14, 15, 16, 17, 18이 내장되어 있고, 외표면 상에는 외부단자도체 19a, 19b가 형성되어 있다. 따라서, 다층 세라믹기판 1에는 도 2에 도시된 회로가 구성되어 있다.
상술한 구성으로 구성된 다층 세라믹기판 1은 다음과 같이 제조될 수 있다.
도 3 및 도 4에 도시된 바와 같이, 커패시터 10이 될 가공되지 않은 세라믹 기능재료를 함유하고 있는 커패시터용 성형체블록 10g, 및 인덕터 11이 될 가공되지 않은 세라믹 기능재료를 함유하고 있는 인덕터용 성형체블록 11g를 준비한다.
커패시터용 성형체블록 10g는 세라믹 기능재료로서 세라믹 유전체를 포함하여, 이 세라믹 유전체를 포함하고 있는 생유전체시트 20을 통해 다층 내부도체 21이 형성되는 적층구조를 제공한다. 커패시터용 성형체블록 10g의 서로 대향하는 단면에는 단자전극 22, 23이 각각 형성되어 있다. 내부도체 21은, 주지된 적층 세라믹 커패시터에서의 내부도체로서, 하나의 내부도체의 한쪽 측면이 단자전극 22와 접속되고, 다른 내부도체의 다른쪽 측면이 단자전극 23과 접속되는 배열이 교대로 반복되는 구성을 가지고 있다.
인덕터용 성형체블록 11g는 세라믹 기능재료로서 세라믹 자성체를 포함하여, 이 세라믹 자성체를 포함하고 있는 생자성체시트 24를 통해 다층 내부도체 25가 형성되는 적층구조를 제공한다. 인덕터용 성형체블록 11g의 서로 대향하는 단면에는 단자전극 26, 27이 각각 형성되어 있다. 다층의 내부도체 25 각각은 자성체시트 24를 관통하여 관통도체 28과 접속하면서, 코일과 유사한 형태로 연장하고 있는 도체 경로를 포함하고 있다.
성형체블록 10g, 11g는 약 1000℃ 이하의 온도에서 소성가능하게 구성되는 것이 바람직하다.
따라서, 유전체시트 20 및 자성체시트 24를 형성하는 세라믹 기능재료, 즉 세라믹 유전체 및 세라믹 자성체로서는 결정성 유리 또는 유리와 세라믹의 혼합물이 유리하게 사용될 수 있다. 구체적으로는, 바륨티타네이트에 보로실리케이트유리를 소량 혼합한 분말과 유기 비히클을 혼합시켜 얻은 세라믹 슬러리를 닥터 블레이드법(doctor blade method)으로 시트와 유사한 형상으로 형성하여 준비된 유전체시트 20을 사용할 수 있다. 한편, 니켈아연페라이트에 보로실리케이트유리를 소량 혼합한 분말과 유기 비히클을 혼합시켜 얻은 세라믹 슬러리를 닥터 블레이드법으로 시트와 유사한 형상으로 형성하여 준비된 자성체시트 24를 사용할 수 있다.
내부도체 21, 단자전극 22, 23, 내부도체 25, 단자전극 26, 27 및 관통도체 28을 형성하기 위해서, Ag, Ag-Pt 합금, Ag-Pd 합금, Au, Ni 및 Cu 중의 적어도 1종을 주성분으로 함유한 도전성 페이스트가 유리하게 사용될 수 있다.
내부도체 21 및 25 각각은 유전체시트 20 및 자성체시트 24 위에 상술한 도전성 페이스트를 도포하고 소정의 패턴으로 스크린 인쇄하여 형성될 수 있다.
성형체블록 10g, 11g를 얻기 위해서는, 내부도체 21이 형성되어 있는 소정수의 유전체시트 20 및 내부도체 25가 형성되어 있는 소정수의 자성체시트 24를 각각 적층시킨 후에 압착공정을 시행하는 것이 바람직하다. 이 압착공정에서, 예를 들어 수압 프레스에 의해 100㎏/㎠의 압력을 가한다.
한편, 세라믹층 2∼8이 될 세라믹 그린시트 2g, 3g, 4g, 5g, 6g, 7g, 8g를 준비한다. 이 세라믹 그린시트 2g∼8g를 형성하는 세라믹 절연재료는 상술한 성형체블록 10g 또는 11g를 형성하는 세라믹 기능재료와는 다르다.
커패시터용 성형체블록 10g 및 인덕터용 성형체블록 11g, 저항기 12, 배선도체 13∼18 및 외부단자도체 19a, 19b가 설치된 세라믹 그린시트 2g∼8g는 가공 또는 처리가 미리 시행된다.
구체적으로, 세라믹 그린시트 4g, 5g, 6g, 7g 내에는, 커패시터용 성형체블록 10g를 내장시키기 위한 공간 29의 형성을 위해 일련의 관통홀 30, 31, 32, 33, 및 인덕터용 성형체블록 11g를 내장시키기 위한 공간 34를 형성하기 위한 일련의 관통홀 35, 36, 37, 38이 미리 마련되어 있다.
또한, 세라믹 그린시트 2g, 3g, 4g, 5g, 6g, 7g에는, 배선도체 13의 설치를 위해 일련의 관통홀 39, 40, 41, 42, 43, 44 각각이 미리 마련되어 있다. 세라믹 그린시트 3g에는 배선도체 15의 설치를 위해 관통홀 45가 미리 마련되어 있다. 세라믹 그린시트 2g, 3g에는 배선도체 18의 설치를 위해 일련의 관통홀 46, 47 각각이 미리 마련되어 있다. 관통홀 39∼47에 배선도체 13, 15, 18이 될 도전성 페이스트가 도포된다.
외부단자도체 19a, 19b가 될 도전성 페이스트는 관통홀 39, 46 내에서 도전성 페이스트와 결합할 수 있도록, 세라믹 그린시트 2g에 스크린 인쇄에 의해 도포된다.
또한, 배선도체 16, 17이 될 도전성 페이스트는 관통홀 45, 47 내에서 도전성 페이스트와 접속할 수 있도록, 세라믹 그린시트 3g에 스크린 인쇄에 의해 도포된다. 저항기 12를 형성하는 후막 저항 페이스트를 배선도체 16, 17의 도전성 페이스트가 서로 결합할 수 있도록 도포한다. 저항 페이스트로서, 산화루테튬에 보로실리케이트유리를 소량 혼합한 분말과 유기 비히클의 혼합물을 유리하게 사용할 수 있다.
게다가, 배선도체 14를 형성하는 도전성 페이스트는 관통홀 44 내부에서 도전성 페이스트와 결합하도록 스크린 인쇄에 의해 세라믹 그린시트 8g에 도포된다.
배선도체 13∼18 및 외부단자도체 19a, 19b를 도포하는 도전성 페이스트로서, Ag, Ag-Pt 합금, Ag-Pd 합금, Au, Ni 및 Cu 중의 적어도 1종을 주성분으로 함유한 도전성 페이스트가 유리하게 사용될 수 있다.
세라믹 그린시트 2g∼8g를 형성하는 세라믹 절연재료로서, 약 1000℃ 이하의 온도에서 소성가능한 재료가 바람직하게 사용된다. 이들 재료에는, 예를 들어 유리, 유리와 세라믹의 혼합물 등이 포함된다. 이 경우, 유리/세라믹의 중량비가 약 5/95 보다 작을 때 소성온도가 약 1000℃ 보다 높기 때문에, 유리/세라믹의 중량비는 약 100/0 내지 5/95의 범위 내에서 선택될 수 있다. 높은 소성온도는 배선도체13∼18의 재료 선택의 폭을 협소하게 하므로, 바람직하지 못하다.
구체적으로, 세라믹 그린시트 2g∼8g로서, 보로실리케이트유리 분말과 알루미나 분말의 혼합물에 유기 비히클을 혼합하여 얻은 세라믹 슬러리를 닥터 블래이드법에 의해 시트와 유사한 형상으로 형성하여 사용할 수 있다. 이런 재료의 세라믹 그린시트 2g∼8g는 약 800∼1000℃ 정도의 비교적 저온에서 소성될 수 있다.
이렇게 얻어진 성형체블록 10g, 11g 및 세라믹 그린시트 2g∼8g를 사용하여, 소성 후에 다층 세라믹기판 1이 되는 생복합적층체 1g를 다음과 같이 제조할 수 있다.
도 4에 도시된 바와 같이, 세라믹 그린시트 4g∼8g는 미리 적층되어 있다. 공간 29, 34 내로 성형체블록 10g, 11g가 끼워 맞쳐진다. 이 때에, 단자전극 22, 23, 26, 27은 공간 29, 34의 각 개구에 노출되어 있다. 그 다음으로, 예를 들어 500㎏/㎠의 수압 프레스로 세라믹 그린시트 4g∼7g를 압착하는 압착공정이 시행된다. 따라서, 세라믹 그린시트 4g∼7g 간의 밀착성이 향상될 뿐만 아니라, 성형체블록 10g, 11g와 공간 29, 34의 내주면의 접착도 또한 밀착될 수 있다.
상술한 세라믹 그린시트 4g∼7g의 위아래로 세라믹 그린시트 2g, 3g 및 8g가 적층되어, 생복합적층체 1g를 얻게된다. 관통홀 39∼44의 내부에서 도전성 페이스트가 일련의 배선도체 13을 형성하고, 배선도체 14에 접속되어 있다. 또한, 관통홀 45 내의 도전성 페이스트는 성형체블록 10g의 단자전극 22에 접속되어 있다. 관통홀 46, 47 내부에서 도전성 페이스트가 일련의 배선도체 18를 형성하고, 성형체블록 11g의 단자전극 26에 접속되어 있다. 성형체블록 10g, 11g의 단자전극 23, 27은배선도체 14에 접속되어 있다.
본 구현예에서, 생복합적층체 1g의 소성온도에서는 소결되지 않는 생세라믹으로 구성된 시트형 지지체 48, 49를 준비한다. 생복합적층체 1g의 성분, 즉 성형체블록 10g, 11g 및 세라믹 그린시트 2g∼8g가 약 1000℃ 이하의 온도에서 소성될 수 있기만하면, 생복합적층체 1g는 약 1000℃ 이하의 온도에서 소성가능하므로, 1000℃에서 소성되지 않는 재료가 시트형 지지체 48, 49로 사용될 수 있다. 시트형 지지체 48, 49를 형성하기 위해서, 알루미나 또는 지르코니아의 세라믹 분말과 유기 비히클을 혼합하여 얻은 세라믹 슬러리를 닥터 블래이드법에 의해 시트와 유사한 형상으로 형성하여 유리하게 사용할 수 있다.
생시트형 지지체 48, 49를 형성하기 위해서, 생복합적층체 1g의 소성온도에서 소성되지 않는 세라믹을 함유한 시트형 지지체 및 소성 공정 중에 산화될 수 있는 금속을 준비한다.
이 경우에, 내부도체 21, 단자전극 22, 23, 내부도체 25, 단자전극 26, 27 및 관통도체 28을 형성하고, 배선도체 13∼18 및 외부단자도체 19a, 19b를 설치하기 위해서, Ag, Ag-Pt 합금, Ag-Pd 합금 및 Au 중의 적어도 1종을 주성분으로서 함유한 도전성 페이스트를 유리하게 사용할 수 있다.
시트형 지지체 48, 49에 함유된 금속은 상술한 바와 같이 금속분말의 상태, 또는 유기 비히클 중에서 측쇄로서 수지에 함유된 금속상태일 수 있다.
또한, 시트형 지지체 48, 49에 함유된 금속은 Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Si, Al, Mo 및 W 중의 적어도 1종을 함유하는 것이 바람직하다. 또한,시트형 지지체 48, 49에 함유된 금속/세라믹의 중량비는 약 0.1/99.9 내지 10.0/90.0의 범위 내에 있는 것이 바람직하다.
시트형 지지체 48, 49에 함유된 금속은 소성공정 중의 대기에서 약 1000℃ 이하의 온도에서 산화되고, 팽창된다. 따라서, 탈지공정(degreasing step) 중에 시트형 지지체 48, 49에서 발생된 기공(pore)은 충전되어, 시트형 지지체 48, 49에서 세라믹 입자가 이동할 수 있는 영역이 메워져 없어지게 된다. 그 결과, 시트형 지지체 48, 49에 함유된 세라믹 입자에 수축방향으로 힘이 가해져도, 세라믹 입자가 고정되어 있기 때문에, 시트형 지지체 48, 49는 실질적으로 수축될 수 없다.
상술한 금속이 존재하지 않는 경우에는, 탈지공정 중에 발생된 기공 및 기공분산의 미세한 불규칙에 의해 시트형 지지체가 불균일 수축하여, 수축량이 불균일하게 된다.
종래기술의 상술한 다섯 번째 방법에서는, 기판방향, 즉 X-Y 방향으로 상당히 조금만 수축될 수 있으므로, 수축의 불균일도 보다 저하될 수 있고, 이에 따라 기판의 치수 정밀도도 상당히 높아질 수 있다는 장점에도 불구하고, 수축의 불균일은 여전히 남아있고, 고정밀도의 치수 정밀도가 요구되는 경우에는 치수 정밀도가 충분하지 않다. 보다 상세히하면, 그린시트가 소결될 때, 일반적으로 수축비는 약 20%이고, 수축 불균일이 양호하게 조절된다 하더라도 표준편차의 관점에서 볼 때 수축 불균일도는 약 0.5%이다. 이에 반하여, 본 발명에서는, 수축비가 0.1%로 낮아질 수 있으며, 수축 불균일도는 표준편차의 관점에서 볼 때 약 0.05%이다. 그러나, 고밀도의 배선을 위해 수축 불균일에 해당하는 정밀도 보다 높은 치수 정밀도가 요구되는 경우에는, 수축 불균일도가 충분하게 작지 않다.
다섯 번째 방법에서 주로 발생된 수축 불균일은 기판용 그린시트의 소결온도에서 수축되지 않는 더미(dummy) 그린시트에 발생된 기공의 분산 불규칙에 기인한다.
보다 상세히하면, 실온으로부터 온도를 상승시켜, 그린시트 내의 유기성분을 분해, 탈수 및 제거하는 소위 말하는 탈지공정 중에, 공동(hollow), 즉 기공은 그린시트 기판 및 더미 그린시트 내에 유기성분이 존재했던 위치에서 발생되어, 그린시트 기판 및 더미 그린시트에 다공질 구조를 구성한다. 그린시트 기판을 소결하기 위해서 온도를 한층 더 상승시키면, 더미 그린시트 자체가 기판의 소결온도에서는 수축되지 않더라도, 그린시트 기판으로부터 기판 표면 방향으로 수축력을 받게된다. 더미 그린시트 내에서 기공으로서 발생된 공간으로 인하여, 더미 그린시트에서의 입자들은 상술한 수축방향으로 이동하게 된다. 그 결과, 더미 그린시트는 그린시트 기판을 따라 어느 정도 수축하게 된다.
더미 그린시트가 그린시트 기판으로부터 분리되면서 소성되면, 더미 그린시트는 수축 방향으로 힘을 받지 않고, 더미 그린시트에서의 입자들은 이동불가능하게 되며, 이에 따라 수축비는 실질적으로 0%가 될 수 있다.
더미 그린시트에서의 입자들이 그린시트 기판으로부터 받는 수축력에 의해 일어난 현상은 탈지공정 중에 발생된 기공으로서 형성된 공간, 즉 이동공간으로부터 유발된 것이다. 그러나, 더미 그린시트에서의 기공들이 약간 불규칙한 상태로 분산되므로, 입자들의 이동량은 균일하지 않으며, 더미 그린시트의 수축량도 불균일하게 되어, 이에 따라 기판용 그린시트의 수축량도 불균일하게 된다.
이에 반하여, 본 구현예에 나타낸 바와 같이, 적당량의 금속이 존재하는 경우에는, 기공이 약간만 불규칙하게 분산되더라도 금속산화물로 기공이 충전될 수 있고, 그 결과, 시트형 지지체 48, 49의 수축도 제거될 수 있으며, 따라서 불규칙도 제거될 수 있다.
기공을 금속산화물로 충전하기 위해서는, 기공의 원인이 되는 유기물인 수지가 존재하는 위치에 선택적으로 금속을 위치시키는 것이 효과적이다. 이 점에서 비추어볼 때, 시트형 지지체 48, 49에서 결합재(binder)로서 작용하는 유기 비히클에 함유된 수지 내에서 상기 금속은 측쇄(side chain)로서 위치하는 것이 보다 바람직하다.
금속의 양이 적으면 금속산화물로 기공을 충분하게 충전시킬 수 없고, 반면, 금속의 양이 많아지면 금속의 산화 팽창량이 기공의 체적을 초과하여 시트형 지지체 48, 49의 다공질 구조가 파괴될 수 있기 때문에, 시트형 지지체 48, 49에 함유된 금속/세라믹의 중량비는 약 0.1/99.9 내지 10.0/90.0의 범위 내에 있는 것이 바람직하다.
생시트형 지지체 48, 49는 생복합적층체 1g의 적층 방향에 대한 양단면에 위치된 주면, 즉 상하 주면 상에 배열되어 있다. 다음으로, 생복합적층체 1g는 시트형 지지체 48, 49로 압착된다. 이 압착 작용을 위해서, 예를 들어 1000㎏/㎠의 수압프레스가 사용될 수 있다.
생복합적층체 1g는 생시트형 지지체 48, 49 사이에 끼워서 삽입된 상태로,대기 중에서 약 900℃의 온도에서 소성된다.
생복합적층체 1g의 소성온도에서는 소결되지 않는 세라믹 및 소성공정 중에 산화되는 금속을 함유하는 생시트형 지지체를 생시트형 지지체 48, 49로서 사용하는 경우에, 이들을 산소를 함유한 대기 중에서 약 900℃의 온도에서 소성시킬 수 있다. 소성공정 중에 상방에 위치된 시트형 지지체 48 상에 판상의 웨이트를 적재시킴으로써, 10㎏/㎠ 이하의 하중이 가해지는 것이 바람직하다. 왜냐하면, 소성공정 중에 하중에 의해 복합적층체 1g의 예를 들어 휘어짐 등의 불필요한 변형을 피할 수 있기 때문이다. 이 효과는 하중이 10㎏/㎠을 초과하는 경우와 하중이 10㎏/㎠인 경우가 실질적으로 동일하다. 따라서, 하중이 10㎏/㎠을 초과할 필요가 없다.
소성 작동에서, 성형체블록 10g, 11g가 소성되어, 소결상태에 있는 커패시터 10 및 인덕터 11이 되고, 세라믹 그린시트 2g∼8g는 소결상태에 있는 세라믹층 2∼8을 복수개 가지고 있는 적층체 9가 된다. 따라서, 전체적으로 소결상태에 있는 다층 세라믹기판 1을 얻을 수 있다.
소성공정 후에도, 시트형 지지체 48, 49가 미소결로 남아있기 때문에, 냉각 후에 용이하게 제거하여, 원하는 다층 세라믹기판 1을 얻는다.
상술한 시트형 지지체 48, 49는 소성공정 중에 소결되지 않으므로, 실질적으로 수축되지 않는다.
상술한 바와 같이, 생시트형 지지체 48, 49로서, 생복합적층체 1g의 소성온도에서는 소결되지 않는 세라믹과, 소성공정 중에 산화되는 금속을 포함하는 생시트형 지지체를 준비하는 경우에, 시트형 지지체 48, 49에 함유된 금속의 산화 및팽창에 의해 탈지공정 중에 발생된 기공이 충전되고, 이에 따라 시트형 지지체 48, 49에서 세라믹 입자들이 이동할 수 있는 영역이 없어지게 된다. 그러므로, 수축이 한층 더 줄어들 수 있다.
따라서, 시트형 지지체 48, 49 사이에 끼워진 복합적층체 1g의 X-Y 방향, 즉 세라믹 그린시트 2g∼8g의 주면 방향으로의 수축은 소성시에 유리하게 억제가능하다. 그러므로, 다층 세라믹기판 1의 치수 정밀도가 높아질 수 있으며, 따라서 배선도체 13∼18과 같이 미세한 고밀도의 배선에도 단선 등의 문제를 막을 수 있다. 따라서, 커패시터 10, 인덕터 11 및 저항기 12는 설계된 특성을 보여준다.
또한, X-Y 방향으로의 수축이 억제되므로, 성형체블록 10g, 11g 및 세라믹 그린시트 2g∼8g의 각 수축 움직임을 소성시에 상호 일치시키는 것이 보다 용이하고, 성형체블록 10g, 11g 및 세라믹 그린시트 2g∼8g 각각의 재료 선택의 폭이 한층 더 광범위해질 수 있다.
이상에서, 본 발명을 도면에 도시된 구현예를 참조하여 설명하였지만, 본 발명은 본 발명의 범위 내에서 각종 변형예에도 적용될 수 있다.
도면에 도시된 다층 세라믹기판 1의 회로설계는 본 발명의 용이한 이해를 위해 단지 전형적인 예를 채택하였으므로, 본 발명은 각종 회로설계를 갖은 다층 세라믹기판에도 동일하게 적용될 수 있다.
또한, 본 발명에서, 성형체블록이 커패시터 또는 인덕터 등의 단일체로만 한정되는 것이 아니라, LC 복합부품의 성형체블록도 또한 사용될 수 있다.
상술한 구현예에서, 성형체블록 10g 및 11g를 끼워 맞추기 위한 공간 29 및34를 세라믹 그린시트 4g∼7g에서의 관통홀 30∼33 및 35∼38로서 설치한다 하더라도, 성형체블록을 끼워 맞추는 공간이 성형체블록의 치수 또는 형태에 따라서 특정 세라믹 그린시트에 형성된 오목부로서 형성될 수 있다.
이상으로 상술한 바와 같이, 본 발명에 따른 다층 세라믹기판 및 이 다층 세라믹기판의 제조방법에 있어서, 가공되지 않은 세라믹 기능재료를 함유하고 있는 성형체블록을 포함하고 있고, 적층체 내부에 내장되어 있는 수동부품이 적층체의 소성시에 일체소결되므로, 수동부품 자체의 특성은 성형체블록을 얻는 단계에서 실질적으로 결정될 수 있고, 성형체블록의 잠재적인 특성은 소결후에도 실질적으로 유지될 수 있다. 따라서, 성형체블록을 적절하게 제조하기만 하면, 다층 세라믹기판에 내장되어 있는 수동부품은 설계된 특성대로 제조될 수 있다. 그러므로, 다층 세라믹기판은 전체적으로 안정한 품질로 공급될 수 있다. 또한, 다기능화, 고밀도화, 고정밀도화 및 고특성화를 이룬 다층 세라믹기판이 용이하게 실현될 수 있다.
수동부품이 적층체의 내부에 완전하게 끼워져 있으므로, 내습성 등의 내환경성이 높은 다층 세라믹기판을 얻을 수 있다.
또한, 수동부품이 다층 세라믹기판 내에서 3차원적으로 배치될 수 있으므로, 보다 자유롭게 설계될 수 있고, 신호 누화의 문제을 효과적으로 막을 수 있다.
본 발명에 따른 다층 세라믹기판의 제조방법에 있어서, 수동부품의 가공되지 않은 세라믹 기능재료를 함유하고 있는 성형체블록을 마련하고, 이 생성형체블록이끼워 넣어지는 생복합적층체가 소성되기 때문에, 이미 소성된 수동부품이 끼워진 상태로 소성되는 경우에 비하여, 소성시에 수축 움직임을 엄격하게 관리할 필요가 없다. 그러므로, 적층체가 되는 세라믹 그린시트에 사용되는 재료의 선택폭이 보다 광범위해질 수 있다.
또한, 생복합적층체 내에 수동부품이 될 성형체블록을 끼워 맞추기 위한 공간이 미리 설계되어 있으므로, 얻어진 다층 세라믹기판의 평탄성을 바람직하게 유지할 수 있다. 따라서, 배선도체의 원하지 않는 변형 또는 단선의 발생을 막을 수 있으므로, 특성 불규칙의 발생없이 치수의 고정밀도를 이룬 고밀도의 배선을 실현하는 것이 가능하다. 또한, 다층 세라믹기판을 구비하고 있는 세라믹층의 적층수를 문제 발생없이 증가시킬 수 있어서, 그 결과 다층 세라믹기판의 고성능화를 용이하게 이룰 수 있다.
시트형 지지체가 생복합적층체의 적층 방향에 대한 양단에 위치된 각 주면 상에 배열되어 있는 시트형 지지체와 함께 생복합적층체의 소성공정 중에 소결되지 않기 때문에, 수축은 실질적으로 발생하지 않게된다. 이에 따라, 시트형 지지체들 사이에 끼워진 복합적층체의 X-Y 방향으로의 수축이 소성시에 억제될 수 있다. 따라서, 다층 세라믹기판의 치수 정밀도가 한층 더 높아질 수 있고, 미세한 고밀도의 배선에서도 단선 등의 문제점을 방지할 수 있다. 또한, 상술한 바와 같이, X-Y 방향으로의 수축이 억제될 수 있으므로, 성형체블록과 세라믹 그린시트의 각 수축 움직임을 소성시에 상호 일치시키는 것이 용이하다. 이에 따라, 성형체블록과 세라믹 그린시트의 재료의 선택폭이 광범위해질 수 있다.
또한, 생시트형 지지체가 소성온도에서는 소결되지 않는 생세라믹 및 소성공정 중에 산화되는 금속을 함유하고 있는 경우에, 소성공정 중에 시트형 지지체에 함유되어 있는 금속의 산화 및 팽창에 의해, 탈지공정 중에 발생될 수 있는 기공을 유리하게 충전하여, 시트형 지지체에서 세라믹 입자들이 이동할 수 있게 하는 영역을 메워 없앨 수 있다. 따라서, 소성공정 중에 시트형 지지체의 수축은 실질적으로 발생하지 않게 되어, 시트형 지지체들 사이에 끼워진 복합적층체의 X-Y 방향으로의 수축이 억제될 수 있다. 그러므로, 다층 세라믹기판의 치수 정밀도가 한층 더 높아질 수 있고, 미세한 고밀도의 배선에서도 단선 등의 문제점을 방지할 수 있다. 또한, 상술한 바와 같이, X-Y 방향으로의 수축이 억제될 수 있으므로, 성형체블록과 세라믹 그린시트의 각 수축 움직임을 복합적층체의 소성시에 상호 일치시키는 것이 용이하다. 이에 따라, 성형체블록과 세라믹 그린시트의 재료의 선택폭이 광범위해질 수 있다.
본 발명에 있어서, 시트형 지지체에 함유되어 있는 금속으로서 Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Si, Al, Mo 및 W 중의 적어도 1종을 함유하는 것을 사용하고, 금속/세라믹의 중량비가 약 0.1/99.9 내지 10.0/90.0의 범위 내에서 선택하므로, 이 금속을 약 1000℃ 이하의 소성온도에서 산화시킬 수 있고, 이 금속산화물로 기공을 충분하게 충전시키는 것이 용이하다.
또한, 본 발명에 있어서, 시트형 지지체의 결합재로서 작용하는 유기 비히클 내에서 수지의 측쇄로서 금속을 제공함으로써, 기공을 발생시킬 수 있는 수지가 존재하는 위치에 선택적으로 금속을 위치시킬 수 있고, 기공을 금속산화물로 보다 효과적으로 충전시킬 수 있다.
소성공정 중에 시트형 지지체 상에 약 10㎏/㎠ 이하의 하중, 예를 들어 판상의 하중을 적재시킴으로써, 복합적층체의 약간의 뒤틀림 등의 원하지 않는 변형을 유리하게 방지할 수 있다.
수동부품이 될 성형체블록이 다층의 내부도체를 형성하기 위해 적층구조를 가지고 있으므로, 수동부품이 커패시터가 되는 경우에는 고용량, 수동부품이 인덕터가 되는 경우에는 높은 인덕턴스를 얻을 수 있다.
본 발명에 있어서, 세라믹 기능재료가 결정성 유리 또는 유리와 세라믹의 혼합물을 함유하고 있고, 세라믹 그린시트의 세라믹 절연재료가 유리 또는 유리와 세라믹의 혼합물을 함유하고 있으며, 유리/세라믹의 중량비는 약 100/0 내지 5/95의 범위 내에 있으므로, 복합적층체를 예를 들어 1000℃ 등의 비교적 저온에서 소성시키는 것이 가능하다. 그러므로, Ag, Ag-Pt 합금, Ag-Pd 합금, Au, Ni 및 Cu 중의 적어도 1종을 주성분으로서 함유하고 있는 배선도체를 아무 문제없이 사용할 수 있다. 생시트형 지지체가 생복합적층체의 소성온도에서는 소결되지 않는 세라믹 및 소성공정 중에 산화되어 얻어지는 금속을 함유하고 있는 경우에, Ag, Ag-Pt 합금, Ag-Pd 합금 및 Au 중의 적어도 1종을 주성분으로서 함유하고 있는 배선도체를 아무 문제없이 사용할 수 있다. 게다가, 알루미나 또는 지르코니아를 함유하고 있고, 화학적으로 안정하며 비교적 용이하게 얻을 수 있는 시트형 지지체가 사용될 수 있다.
이제까지, 본 발명에서는 특정하게 본 발명의 바람직한 구현예들을 참조로하여 도시하고 기술하였지만, 당업자들에게는 본 발명이 본 발명의 범위를 벗어나지 않는 범위 내에서 다양하게 변화, 변형될 수 있다는 것이 이해될 것이다.
Claims (14)
- 세라믹 절연재료 된 복수개의 세라믹층 및 배선도체를 포함하고 있는 적층체, 및 상기 배선도체에 접속되어 있고 상기 적층체 내부에 내장되어 있는 수동부품을 포함하고 있는 다층 세라믹기판의 제조방법으로서,상기 수동부품이 되기에 적합한 세라믹 기능재료를 함유하고 있는 성형체블록을 준비하는 단계;상기 세라믹 기능재료와는 다른 세라믹 절연재료로 이루어진 적층된 복수개의 세라믹 그린시트 및 상기 배선도체를 포함할 뿐 아니라, 상기 성형체블록이 수납되기에 적합한 내부 공간을 가지고 있는 복합적층체를 준비하는 단계;상기 성형체블록을 상기 공간 내부에 배치하는 단계;상기 복합적층체의 적층 방향에 대해서 양단에 위치된 대향하는 주면 상에 상기 복합적층체의 소성온도에서는 소결되지 않는 세라믹으로 이루어진 시트형 지지체들을 배치하는 단계;상기와 같이 시트형 지지체들 사이에 끼워서 배치된 상기 복합적층체의 소성을 시행하는 단계; 및미소결된 시트형 지지체를 제거하는 단계 포함하고,상기 세라믹의 시트형 지지체가 산화성 금속(oxidizable metal)을 함유하며;상기 복합적층체의 소성단계는 산소를 함유한 대기 중에서 시행되는 것을 특징으로 하는 다층 세라믹기판의 제조방법.
- 제 1항에 있어서, 상기 산화성 금속은 Sc, Ti, V, Cr, Mn, Fe, Co, Ni, Cu, Zn, Si, Al, Mo 및 W로 이루어진 군으로부터 선택된 적어도 1종임을 특징으로 하는 다층 세라믹기판의 제조방법.
- 제 2항에 있어서, 상기 시트형 지지체에서의 산화성 금속/세라믹의 중량비는 약 0.1/99.9 내지 10.0/90.0임을 특징으로 하는 다층 세라믹기판의 제조방법.
- 제 3항에 있어서, 상기 시트형 지지체에서 상기 산화성 금속은 분말형태임을 특징으로 하는 다층 세라믹기판의 제조방법.
- 제 3항에 있어서, 상기 시트형 지지체는 수지를 포함하는 상기 산화성 금속을 함유하고 있는 유기 비히클(vehicle)을 포함하고 있는 것을 특징으로 하는 다층 세라믹기판의 제조방법.
- 제 1항에 있어서, 상기 적어도 하나의 시트형 지지체 상에 10㎏/㎠ 이하의 하중이 가해지는 것을 특징으로 하는 다층 세라믹기판의 제조방법.
- 제 6항에 있어서, 상기 복합적층체는 1000℃ 이하의 온도에서 소성되는 것을 특징으로 하는 다층 세라믹기판의 제조방법.
- 제 7항에 있어서, 상기 복합적층체의 상기 배선도체 및 상기 내부도체 중의 적어도 하나는 Ag, Ag-Pt 합금, Ag-Pd 합금, Au, Ni 및 Cu로 이루어진 군으로부터 선택된 적어도 1종을 함유하는 것을 특징으로 하는 다층 세라믹기판의 제조방법.
- 제 1항에 있어서, 상기 복합적층체는 1000℃ 이하의 온도에서 소성되는 것을 특징으로 하는 다층 세라믹기판의 제조방법.
- 제 9항에 있어서, 상기 복합적층체의 상기 배선도체 및 상기 내부도체 중의 적어도 하나는 Ag, Ag-Pt 합금, Ag-Pd 합금 및 Au로 이루어진 군으로부터 선택된 적어도 1종을 함유하는 것을 특징으로 하는 다층 세라믹기판의 제조방법.
- 제 10항에 있어서, 상기 성형체블록은 결정성 유리(crystallized glass) 또는 유리와 세라믹의 혼합물을 포함하는 것을 특징으로 하는 다층 세라믹기판의 제조방법.
- 제 11항에 있어서, 상기 시트형 지지체는 알루미나 및 지르코니아 중의 적어도 1종을 포함하는 것을 특징으로 하는 다층 세라믹기판의 제조방법.
- 제 10항에 있어서, 상기 복합적층체의 세라믹 그린시트에서, 세라믹 그린시트의 전체 중량에 대한 유리의 함량은 5 중량% 내지 100 중량%인 것을 특징으로 하는 다층 세라믹기판의 제조방법.
- 제 13항에 있어서, 상기 성형체블록이 다층의 내부도체가 내부에 형성되어 있는 적층체를 포함하는 것을 특징으로 하는 다층 세라믹기판의 제조방법.
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP24230697A JP3669404B2 (ja) | 1997-09-08 | 1997-09-08 | 多層セラミック基板の製造方法 |
JP9-242306 | 1997-09-08 | ||
JP09321856A JP3129261B2 (ja) | 1997-11-25 | 1997-11-25 | 多層セラミック基板の製造方法 |
JP9-321856 | 1997-11-25 |
Publications (2)
Publication Number | Publication Date |
---|---|
KR19990029631A KR19990029631A (ko) | 1999-04-26 |
KR100317469B1 true KR100317469B1 (ko) | 2002-02-19 |
Family
ID=26535712
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1019980036996A KR100317469B1 (ko) | 1997-09-08 | 1998-09-08 | 다층세라믹기판의제조방법 |
Country Status (4)
Country | Link |
---|---|
US (1) | US6241838B1 (ko) |
EP (1) | EP0901316B1 (ko) |
KR (1) | KR100317469B1 (ko) |
DE (1) | DE69837134T2 (ko) |
Families Citing this family (24)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US20020053734A1 (en) * | 1993-11-16 | 2002-05-09 | Formfactor, Inc. | Probe card assembly and kit, and methods of making same |
US20100065963A1 (en) | 1995-05-26 | 2010-03-18 | Formfactor, Inc. | Method of wirebonding that utilizes a gas flow within a capillary from which a wire is played out |
DE69936329T2 (de) * | 1998-04-24 | 2007-10-04 | Matsushita Electric Industrial Co., Ltd., Kadoma | Verfahren zur herstellung eines keramischen mehrschichtigen substrats |
JP3687484B2 (ja) * | 1999-06-16 | 2005-08-24 | 株式会社村田製作所 | セラミック基板の製造方法および未焼成セラミック基板 |
JP3646587B2 (ja) * | 1999-10-27 | 2005-05-11 | 株式会社村田製作所 | 多層セラミック基板およびその製造方法 |
JP3554962B2 (ja) * | 1999-10-28 | 2004-08-18 | 株式会社村田製作所 | 複合積層体およびその製造方法 |
US7262611B2 (en) * | 2000-03-17 | 2007-08-28 | Formfactor, Inc. | Apparatuses and methods for planarizing a semiconductor contactor |
JP3407716B2 (ja) * | 2000-06-08 | 2003-05-19 | 株式会社村田製作所 | 複合積層電子部品 |
US6841740B2 (en) | 2000-06-14 | 2005-01-11 | Ngk Spark Plug Co., Ltd. | Printed-wiring substrate and method for fabricating the same |
ES2301925T3 (es) * | 2000-07-10 | 2008-07-01 | Uni-Charm Corporation | Articulo de limpieza. |
JP2002246503A (ja) * | 2001-02-16 | 2002-08-30 | Philips Japan Ltd | 電子部品及びその製造方法 |
US6545346B2 (en) * | 2001-03-23 | 2003-04-08 | Intel Corporation | Integrated circuit package with a capacitor |
JP2002368422A (ja) * | 2001-04-04 | 2002-12-20 | Murata Mfg Co Ltd | 多層セラミック基板及びその製造方法 |
US6729019B2 (en) * | 2001-07-11 | 2004-05-04 | Formfactor, Inc. | Method of manufacturing a probe card |
US6963493B2 (en) * | 2001-11-08 | 2005-11-08 | Avx Corporation | Multilayer electronic devices with via components |
DE10302104A1 (de) * | 2003-01-21 | 2004-08-05 | Friwo Gerätebau Gmbh | Verfahren zum Herstellen von Schaltungsträgern mit intergrierten passiven Bauelementen |
WO2006030562A1 (ja) * | 2004-09-13 | 2006-03-23 | Murata Manufacturing Co., Ltd. | チップ型電子部品内蔵型多層基板及びその製造方法 |
WO2006046554A1 (ja) * | 2004-10-29 | 2006-05-04 | Murata Manufacturing Co., Ltd. | セラミック多層基板及びその製造方法 |
KR100790694B1 (ko) * | 2006-06-30 | 2008-01-02 | 삼성전기주식회사 | 캐패시터 내장형 ltcc 기판 제조방법 |
JP5293605B2 (ja) * | 2007-09-10 | 2013-09-18 | 株式会社村田製作所 | セラミック多層基板及びその製造方法 |
CN102272072B (zh) | 2009-01-07 | 2016-04-06 | 株式会社村田制作所 | 低温烧结陶瓷材料及陶瓷基板 |
US10014843B2 (en) * | 2013-08-08 | 2018-07-03 | Zhuhai Advanced Chip Carriers & Electronic Substrate Solutions Technologies Co. Ltd. | Multilayer electronic structures with embedded filters |
DE102018104972B4 (de) * | 2018-03-05 | 2022-06-23 | Schweizer Electronic Ag | Leiterplattenelement mit integriertem elektronischen Schaltelement, Stromrichter und Verfahren zum Herstellen eines Leiterplattenelements |
DE102020205043B4 (de) * | 2020-04-21 | 2024-07-04 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein | Verfahren zur Herstellung einer Leistungshalbleiterbauelementanordnung oder Leistungshalbleiterbauelementeinhausung |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0992978A (ja) * | 1995-09-21 | 1997-04-04 | Sumitomo Metal Mining Co Ltd | コンデンサ内蔵ガラスセラミック基板 |
Family Cites Families (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4650923A (en) * | 1984-06-01 | 1987-03-17 | Narumi China Corporation | Ceramic article having a high moisture proof |
US4748085A (en) * | 1985-11-16 | 1988-05-31 | Narumi China Corporation | Multilayer ceramic circuit board fired at a low temperature |
US5130067A (en) * | 1986-05-02 | 1992-07-14 | International Business Machines Corporation | Method and means for co-sintering ceramic/metal mlc substrates |
GB2197540B (en) * | 1986-11-12 | 1991-04-17 | Murata Manufacturing Co | A circuit structure. |
US5085720A (en) * | 1990-01-18 | 1992-02-04 | E. I. Du Pont De Nemours And Company | Method for reducing shrinkage during firing of green ceramic bodies |
US5370759A (en) * | 1992-05-20 | 1994-12-06 | Matsushita Electric Industrial Co., Ltd. | Method for producing multilayered ceramic substrate |
US5470412A (en) * | 1992-07-30 | 1995-11-28 | Sumitomo Metal Ceramics Inc. | Process for producing a circuit substrate |
US5312674A (en) | 1992-07-31 | 1994-05-17 | Hughes Aircraft Company | Low-temperature-cofired-ceramic (LTCC) tape structures including cofired ferromagnetic elements, drop-in components and multi-layer transformer |
US5456778A (en) * | 1992-08-21 | 1995-10-10 | Sumitomo Metal Ceramics Inc. | Method of fabricating ceramic circuit substrate |
US5661882A (en) * | 1995-06-30 | 1997-09-02 | Ferro Corporation | Method of integrating electronic components into electronic circuit structures made using LTCC tape |
JPH0992983A (ja) | 1995-07-17 | 1997-04-04 | Sumitomo Kinzoku Electro Device:Kk | セラミック多層基板の製造方法 |
US6042667A (en) * | 1996-03-13 | 2000-03-28 | Sumotomo Metal Electronics Devices, Inc. | Method of fabricating ceramic multilayer substrate |
JP3039426B2 (ja) * | 1997-03-04 | 2000-05-08 | 株式会社村田製作所 | 積層セラミックコンデンサ |
-
1998
- 1998-08-26 US US09/140,705 patent/US6241838B1/en not_active Expired - Fee Related
- 1998-09-04 DE DE69837134T patent/DE69837134T2/de not_active Expired - Lifetime
- 1998-09-04 EP EP98116824A patent/EP0901316B1/en not_active Expired - Lifetime
- 1998-09-08 KR KR1019980036996A patent/KR100317469B1/ko not_active IP Right Cessation
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0992978A (ja) * | 1995-09-21 | 1997-04-04 | Sumitomo Metal Mining Co Ltd | コンデンサ内蔵ガラスセラミック基板 |
Also Published As
Publication number | Publication date |
---|---|
DE69837134D1 (de) | 2007-04-05 |
EP0901316A3 (en) | 2000-11-22 |
EP0901316A2 (en) | 1999-03-10 |
DE69837134T2 (de) | 2007-06-21 |
EP0901316B1 (en) | 2007-02-21 |
KR19990029631A (ko) | 1999-04-26 |
US6241838B1 (en) | 2001-06-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100317469B1 (ko) | 다층세라믹기판의제조방법 | |
KR100356678B1 (ko) | 다층 세라믹 기판의 제조방법 | |
KR100352780B1 (ko) | 다층 세라믹 기판 및 그의 제조방법 | |
KR100336480B1 (ko) | 적층형 코일 부품 및 그것의 제조 방법 | |
KR100862537B1 (ko) | 세라믹 기판의 제조방법 및 비소성 세라믹 기판 | |
GB2197540A (en) | Circuit substrate | |
US20050126682A1 (en) | Monolithic ceramic substrate and method for making the same | |
KR20060042212A (ko) | 다층 세라믹 기판 및 그의 제조방법 | |
KR100585549B1 (ko) | 적층 세라믹 전자부품 | |
EP0285873A2 (en) | Method of producing a multi-layered ceramic capacitor | |
JP3593964B2 (ja) | 多層セラミック基板およびその製造方法 | |
JP3129261B2 (ja) | 多層セラミック基板の製造方法 | |
JP3669404B2 (ja) | 多層セラミック基板の製造方法 | |
JP3327214B2 (ja) | 多層セラミック基板の製造方法 | |
JPH11354924A (ja) | 多層セラミック基板の製造方法 | |
US6627021B2 (en) | Method of manufacturing laminated ceramic electronic component and method of manufacturing laminated inductor | |
JPH06334282A (ja) | セラミック多層基板用グリーンシート | |
KR0173240B1 (ko) | 전자기적 특성이 양호한 인덕터 칩의 제조방법 | |
JPH06267787A (ja) | 積層型電子部品 | |
JPH11186051A (ja) | 複合部品およびその製造方法 | |
JPH10189341A (ja) | 複合部品およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20111101 Year of fee payment: 11 |
|
LAPS | Lapse due to unpaid annual fee |