KR100336480B1 - 적층형 코일 부품 및 그것의 제조 방법 - Google Patents
적층형 코일 부품 및 그것의 제조 방법 Download PDFInfo
- Publication number
- KR100336480B1 KR100336480B1 KR1020000038268A KR20000038268A KR100336480B1 KR 100336480 B1 KR100336480 B1 KR 100336480B1 KR 1020000038268 A KR1020000038268 A KR 1020000038268A KR 20000038268 A KR20000038268 A KR 20000038268A KR 100336480 B1 KR100336480 B1 KR 100336480B1
- Authority
- KR
- South Korea
- Prior art keywords
- magnetic
- thickness
- coil
- via hole
- coil pattern
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims description 22
- 238000003475 lamination Methods 0.000 title description 2
- 239000007772 electrode material Substances 0.000 claims abstract description 75
- 239000000696 magnetic material Substances 0.000 claims abstract description 72
- 238000005245 sintering Methods 0.000 claims description 25
- 238000004519 manufacturing process Methods 0.000 claims description 22
- 239000004020 conductor Substances 0.000 claims description 17
- 238000010438 heat treatment Methods 0.000 claims description 9
- 239000000463 material Substances 0.000 description 5
- 238000010304 firing Methods 0.000 description 3
- 238000007639 printing Methods 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000000919 ceramic Substances 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 238000001035 drying Methods 0.000 description 2
- 238000010030 laminating Methods 0.000 description 2
- 239000000843 powder Substances 0.000 description 2
- 235000013405 beer Nutrition 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 230000032798 delamination Effects 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 239000002003 electrode paste Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000000206 photolithography Methods 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F41/00—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties
- H01F41/02—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets
- H01F41/04—Apparatus or processes specially adapted for manufacturing or assembling magnets, inductances or transformers; Apparatus or processes specially adapted for manufacturing materials characterised by their magnetic properties for manufacturing cores, coils, or magnets for manufacturing coils
- H01F41/041—Printed circuit coils
- H01F41/046—Printed circuit coils structurally combined with ferromagnetic material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F3/00—Cores, Yokes, or armatures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
- H01F17/00—Fixed inductances of the signal type
- H01F17/0006—Printed inductances
- H01F17/0013—Printed inductances with stacked layers
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/4902—Electromagnet, transformer or inductor
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Manufacturing Cores, Coils, And Magnets (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
코일을 형성하기 위한 전극 재료는 비어홀을 포함하는 지역에 제공됨으로서, 코일 패턴이 비어홀 안에 채워진 전극 재료로 형성된다. 코일 패턴의 두께 T1보다 얇은 두께가 T2인 자성 재료층 6이 코일 패턴을 둘러싸기 위하여 배열된다. 각각이 코일 패턴을 갖는 자성 그린 시트 및 그 위에 형성된 자성 재료층을 포함하는 복수의 자성 그린 시트가 적층되어 압착-결합된다. 따라서, 적층체는 비어홀이 형성된 지역 안의 전극 재료의 두께(T1+T2=Ta)가 자성 재료층의 두께 T2와 비어홀을 둘러싼 지역 안의 자성 그린 시트의 두께 T4의 합 Tb보다 더 두껍게 형성되고, 압착-성형된다.
Description
본 발명은 인덕터(inductor) 등과 같은 코일 부품 및 그것을 제조하는 방법에 관한 발명이고, 더욱 상세하게는, 적층형 인덕터 등과 같은 소자에 배치된 적층형 코일로 구성된 적층형 코일 부품 및 그것을 제조하는 방법에 관한 발명이다.
적층형 인덕터는 전형적인 적층형 코일 부품의 하나이다. 예를 들면, 도 6a 및 6b에서 보듯이 적층형 인덕터는 서로 접속된 복수의 내부 도체(코일 패턴 (pattern)) 52a(도 6b)로 구성된 적층형 코일 52(도 6b)가 소자(칩 소자) 51에 배치되고, 또한, 외부 전극 53a 및 53b(도 6a)가 코일 52의 양 단면에 각각 접속되도록 배치된 구조를 갖는다.
그러한 적층형 인덕터는, 예를 들면, 인쇄법에 의하여 그 표면 상에 형성된 코일 패턴 52a를 갖는 복수의 자성 그린(green) 시트(sheet) 54를 적층하는 단계, 상기 자성 그린 시트 54의 위층 및 아래층에는 그 위에 패턴이 형성되지 않는 자성 그린 시트(외부층용 시트) 54a를 적층하는 단계, 상기 시트들을 압착-결합하는 단계, 도 6b에 도시되듯이 비어홀(via-hole) 55를 통하여 각각의 코일 패턴 52a를 접속하여 코일 52를 형성하는 단계, 상기 적층체(소성되지 않음) 들을 소성하는 단계, 소자 51의 양 단부에 도전성 페이스트를 코팅하는 단계; 및 외부 전극 53a 및 53b를 형성하기 위하여 소성하는 단계에 의하여 제조된다.
도 7에 도시된 종래의 적층형 인덕터에서, 제조에 이용되는 자성 그린 시트 54 각각은 그 표면위에 인쇄(또는 랜더(render))된 코일 패턴 52a를 가져서, 상기 패턴 52a 및 그 주변은 높이가 서로 다르게 된다다(즉, 코일 패턴 52a가 인쇄된 부분은 두꺼운 반면, 코일 패턴이 인쇄되지 않은 부분은 얇다). 따라서, 복수의 자성 그린 시트의 적층 및 압착-결합에 있어서, 상기 시트들은 서로 결합되기 위하여 균일하게 압착될 수 없다. 따라서, 종래에는 전기적 특성이 불균일해지고, 박리 현상(delamination)이 일어나는 등의 문제가 발생한다. 또한, 공기층이 층들 간에 형성될 수 있다. 이는 공기층으로 인하여 상기 층들의 각각의 코일 패턴 52a 사이에서 분포 용량이 발생되고, 초기 전기 특성과 이용이 반복된 후의 특성이 다르게 되는, 즉, 전기적 특성이 안정되지 않는 등의 문제의 원인이 된다.
상술한 문제점들을 해결하기 위하여, 도 8 및 9에서 보듯이, 소성 후에, 보조 자성층 56의 두께를 코일 패턴 52a의 두께보다 더 두껍게 하는 방식으로, 각각의 자성 그린 시트 54의 표면 상에 인쇄된 코일 패턴 52a 주위로 보조 자성층 56을 배치하는 적층형 인덕터의 제조 방법(일본 특허공개공보 7-123091호)이 제안되어 왔다.
이 방법에 의하여 제조된 적층형 인덕터의 경우에는 코일 패턴 52a와 상기 코일 패턴 52a와 인접한 자성층 54 사이에 길이 방향으로 갭(gap)이 형성된다. 상기 갭 57은 자성층 54보다 상대적으로 더 낮은 유전율을 갖기 때문에, 분포 용량이 감소할 수 있고, 고주파에서 손실이 감소할 수 있고, 또한, 반복되는 이용에 의한 전기적 특성의 변화가 억제될 수 있다.
그러나, 앞서 설명한 적층형 인덕터에서와 같이 보조 자성층이 코일 패턴보다 두께운 경우에는, 비어홀을 통하여 서로 접속된 각각의 자성 그린 시트 상의 코일 패턴의 접속 상태가 불안정하고, 직류 저항의 안정성이 부족하며, 신뢰성이 감퇴하는 문제점이 발생한다.
상기 문제점들을 해결하기 위하여 본 발명이 고안되었다. 본 발명의 목적은 자성 그린 시트 각각에 형성된 코일 패턴이 코일 패턴을 형성하기 위해 비어홀을 통하여 서로 안정적으로 접속될 수 있고, 직류 저항이 낮고, 안정성이 우수하고 신뢰성이 높은 적층형 코일 부품을 제공하는 것이다.
도 1a, 1b 및 1c는 본 발명의 실시예에 따른 적층형 코일 부품의 제조 방법의 절차를 도시한다. 또 1a는 코일 패턴이 자성 그린 시트 상에 형성된 상태를 도시하는 사시도, 도 1b는 코일 패턴을 둘러싸기 위하여 자성 재료층이 형성되는 상태를 도시하는 사시도, 그리고, 도 1c는 자성 그린 시트의 중요부를 도시하는 단면도이다.
도 2는 본 발명의 실시예에 따른 적층형 코일 부품의 제조 방법의 한 절차를 도시한다.
도 3은 본 발명의 실시예에 따른 적층형 코일 부품의 제조방법의 절차에 의하여 형성된 적층체(그린 적층체)의 단면도이다.
도 4는 본 발명의 실시예에 따른 적층형 코일 부품을 생산하는 절차에 의하여 형성된 적층체(그린 시트)에 비어홀 및 그와 인접한 부분의 구조를 도시하는 단면도이다.
도 5a 및 5b는 본 발명의 실시예에 따른 방법에 의하여 제조된 적층형 인덕터를 도시한다. 도 5a는 인덕터의 사시도, 그리고, 도 5b는 인덕터의 단면도이다.
도 6a 및 6b는 종래 인덕터를 도시하는데, 도 6a는 종래 인덕터의 사시도,그리고, 6b는 집적된 구조를 도시하는 분해 사시도이다.
도 7은 종래 적층형 인덕터의 중요부를 도시하는 단면도이다.
도 8은 또 다른 종래의 적층형 인덕터를 도시하는 분해 사시도이다.
도 9는 또 다른 종래의 적층형 인덕터의 중요부를 도시하는 사시도이다.
<도면의 주요 부분에 대한 간단한 설명>
1 : 소결체 1a : 그린 적층체
2a : 코일 패턴 2b : 전극 재료
4 : 자성 그린 시트 5 : 비어홀
6 : 자성 재료층
상기 목적을 이루기 위하여 본 발명의 제 1 양상에 따르면, 적층형 코일 부품의 제조 방법은 다음의 단계, 즉,
코일 형성을 위한 전극 재료를 비어홀을 포함하는 지역에서 소정의 패턴으로 그 안에 형성된 비어홀을 갖는 자성 그린 시트에 제공함으로서, 코일 패턴이 비어홀 안으로 채워진 전극 재료로 형성되는 단계,
코일 패턴을 둘러싸기 위하여 상기 코일 패턴보다 두께가 얇은 자성 재료 층을 형성하는 단계,
각각의 코일 패턴을 갖는 자성 그린 시트 및 그 위에 형성된 자성 재료층을 포함하는 복수의 자성 그린 시트를 적층하여, 그 내부에 형성된 코일을 갖는 적층체를 형성하고, 그 적층체를 압착-결합하는 단계, 및
상기 압착-결합된 적층체를 소결하여 열처리하는 단계
를 포함한다.
비어홀을 포함하는 지역에서 그 안에 형성된 비어홀을 갖는 세라믹 그린 시트에 코일을 형성하기 위하여 소정의 패턴으로 전극 재료를 제공함으로서, 코일 패턴은 비어홀 안으로 채워진 전극 재료로 형성되고, 코일 패턴을 둘러싸기 위하여 코일 패턴보다 두께가 얇은 자성 재료층을 배열한다. 각각의 코일 패턴을 갖는 자성 그린 시트 및 그 위에 형성된 자성 재료층을 포함하는 복수의 자성 그린 시트가 적층되고, 상기 적층체가 압착-결합되고, 도면에서 보듯이 비어홀이 형성된 지역에서 전극 재료의 구께는 자성 재료층을 둘러싼 지역에 있는 자성 전극층보다 두껍다. 그것에 의하여, 압착-결합 단계에서, 충분한 압력이 코일을 구성하는 전극 재료 및 비어홀 안의 전극 물질에 제공된다. 따라서, 각각의 자성 그린 시트 상에 형성된 코일 패턴은 비어홀을 통하여 안정하게 접속될 수 있다. 직류 저항이 낮고,안정성이 우수하고, 신뢰성이 높은 적층형 코일 부품을 얻을 수 있다.
본 발명에서, "코일 패턴보다 두께가 얇은 자성 재료층이 코일 패턴을 둘러싼 지역에 형성된다"는 것은 비어홀에서 전극 재료의 두께와 코일 패턴을 구성하는 전극 재료의 두께의 합이 전극 재료를 둘러싼 지역에서 자성 그린 시트의 두께와 자성 재료층의 두께의 합보다 크다는 것을 의미한다. 따라서, 본 발명의 적층형 코일 부품을 제조하는 방법에서, 비어홀에서 전극 재료의 두께와 코일 패턴을 구성하는 전극 재료의 두께의 합이 전극 재료를 둘러싼 지역에서 자성 그린 시트의 두께와 자성 재료층의 두께의 합보다 크다. 압착-결합 단계에서, 코일 패턴을 구성하는 전극 재료 및 비어홀 안의 전극 재료는 충분히 합착될 수 있고, 각각의 자성 그린 시트 상에 형성된 코일 패턴은 비어홀을 통하여 서로 안정적으로 접속될 수 있다.
코일 패턴 및 자성 재료 층은 서로 다른 방법으로 형성될 수 있다. 전극 및 층을 형성하는 구체적인 방법은 특별한 제한이 없다. 예를 들면, 스크린 인쇄, 도금, 사진 석판술 등이 이용될 수 있다.
바람직하게는, 각각의 자성 그린 시트에 형성되는 코일 패턴 및 자성 재료층, 및 압착 결합 단계에서 코일 패턴과 자성 재료층의 두께 감소 비율 중의 적어도 하나는 제어 가능하다. 그에 의하여, 압착-결합 후, 비어홀 안의 전극 재료의 두께와 코일 패턴의 두께의 합이 자성 그린 시트의 두께와 자성 재료층의 두께의 합보다 크게 된다.
각각의 자성 그린 시트에 형성되는 코일 패턴 및 자성 재료층의 두께, 및 압착 결합 단계에서 코일 패턴과 자성 재료층의 두께 감소 비율 중의 적어도 하나를제어함으로서, 비어홀에서 전극 재료의 두께와 코일 패턴의 두께의 합이 압착-결합 후 자성 그린 시트의 두께와 자성 재료층의 두께의 합보다 클 수 있게 된다. 각각의 코일 패턴은 비어홀을 통하여 서로 안정적으로 접속될 수 있다. 따라서, 직류 저항이 낮고, 안정성이 우수하고, 신뢰성이 높은 적층형 코일 부품을 얻을 수 있다.
더욱 바람직하게는, 열처리 단계에서 자성 그린 시트 상에 형성된 코일 패턴의 수축비와 코일 패턴을 둘러 싸기 위하여 배열되는 자성 재료 층의 수축비의 적어도 하나는 제어된다. 그에 의하여, 비어홀에서 전극 재료의 두께와 코일 패턴의 두께의 합이 소결 후 자성 그린 시트의 두께와 자성 재료층의 두께의 합보다 크게 된다.
열처리 단계에서 자성 그린 시트에 형성된 패턴을 구성하는 전극 재료(비어홀에 채워진 전극 재료를 포함)의 수축비와 열처리 단계(소결 공정)에서 코일 패턴(전극 재료층)을 둘러싸기 위하여 배치되는 자성 재료층의 수축비의 적어도 하나를 제어함으로서, 소결 후 비어홀 안의 전극 재료의 두께와 코일 패턴의 두께의 합은 자성 그린 시트 및 자성 재료층을 소결함으로서 얻는 소결 저성체의 두께보다 두꺼워질 수 있다. 각각의 코일 패턴은 비어홀을 통하여 서로 접속될 수 있다. 따라서, 직류 저항이 낮고, 안정성이 우수하고, 신뢰성이 높은 적층형 코일 부품을 얻을 수 있다.
더욱 바람직하게는, 적층형 코일 부품은 인덕터이다.
본 발명은 다른 형태의 적층형 코일을 제공하는 부품의 제조 방법에 이용될수 있다. 일반적으로 인덕터의 제조 방법으로서 본 발명을 이용함으로서, 높은 신뢰성을 갖는 적층형 인덕터가 효과적으로 제조될 수 있다.
본 발명의 제 2 양태에 따르면, 적층형 코일이 자성 소결체에 배열된 적층형 코일 부품에 있어서, 자성 소결층 상에 형성된 코일 도체를 각각 갖는 도체-배열 자성층 및 상기 코일 도체를 둘러싸기 위하여 배열된 자성 재료 소결층을 포함하고, 상기 코일 도체는 비어홀 안의 전극 재료를 통하여 서로 접속되며, 상기 비어홀 안의 상기 전극 재료의 두께와 상기 코일 도체의 두께의 합이 상기 자성 소결층과 상기 자성 재료 소결층의 합보다 큰 것 적층형 코일 부품이 제공된다.
비어홀에서의 전극 재료의 두께와 코일 인덕터의 두께의 합이 소결 자성층의 두께와 소결 자성 재료의 두께의 합보다 크도록 설정함으로서, 각각의 코일 인턱터는 서로 안정적으로 접속될 수 있다. 높은 신뢰도를 갖는 적층형 코일을 얻을 수 있다.
적층형 코일 부품은 상기 설명한 방법의 어느 하나에 의하여 효과적으로 제조될 수 있다.
바람직하게는 적층형 코일 부품은 인덕터이다.
본 발명은 다른 적층형 코일로 제공된 부품을 사용할 수 있다. 본발명을 인덕터에 이용으로서, 고 신뢰성을 갖는 적층형 인덕터가 제조된다.
실시예
본 발명의 특징은 본 발명의 실시에를 참고로 설명된다. 다음의 실시예에서, 자성 세라믹에 배치된 코일로 구성된 적층형 인덕터의 제조가 예로써 설명된다.
(실시예 1)
(1) 우선, Fe2O348몰%, ZnO 28몰%, NiO 16몰%, CuO 8몰%의 비율로 칭량된 재료를 혼합한다. 얻어진 분말은 750℃에서 1시간동안 하소된다.
(2) 얻어진 하소 분말은 분쇄기 등으로 30분간 습식 분쇄된다. 이어서 결합 수지가 추가되고, 1시간동안 혼합된다.
(3) 상기 설명한 방법으로 얻어진 슬러리는 닥터 블레이드(doctor blade)법에 의하여 80㎛ 이하 두께의 막으로 그린 시트로 형성되어, 소정의 크기로 절삭된다.
(4) 또한, 비어홀을 위한 관통홀이 자성 그린 시트의 소정의 위치에 형성된다.
(5) 또한, 주 성분으로 Ag를 포함하는 전극 재료가, 예를 들면, 도 1에서 보듯이 코일 패턴 2a를 형성하기 위한 인쇄기술에 의하여, 자성 그린시트 4의 표면에 비어홀 5(도 2 및 4)를 포함하는 지역에 24㎛의 두꼐로 제공된다. 동시에, 전극 재료 2b(도 4)가 비어홀 안에 채워진다.
(6) 또한, 자성 재료 층 6이 도 1b, 1c 및 도 2에서 보듯이, 코일 패턴 2a를 둘러싸기 위하여 18㎛의 두께로 형성된다. 이 경우, 자성 재료 층 6의 두께 T2는 도 1c에서 보듯이 코일 패턴 2a의 두께 T1보다 얇다.
그 결과, 도 4에서 보듯이, 비어홀이 형성된 지역에서 비어홀 5에서 전극 재료 2b의 두께 T3와 코일 패턴 2a의 두께 T1의 합 Ta는 자성 그린 시트 4의 두께T4(=T3)와 자성 재료층 6의 두께 T2의 합보다 크다.
상기 설명한 코일 패턴 2a 및 자성 재료층 6의 형성과 관련하여, 다양한 방법, 예를 들면 전극 재료가 복수 번 인쇄되고, 그 후, 자성 재료가 각각 소정의 두께를 갖는 코일 패턴 및 자성 재료층을 형성하기 위하여 여러번 제공되는 방법, 및 전극 재료가 한 번에 인쇄되고, 이어서 자성 재료가 한번에 제공되며, 전극 재료의 인쇄 및 자성 재료의 응용이 각각 소정의 두께를 갖는 코일 패턴 및 자성 재료를 형성하기 위하여 반복되는 방법 등이 이용될 수 있다.
(7) 다음으로, 각각 코일 패턴 2a 및 자성 재료 층 6이 그 위에 형성된 자성 그린 시트 4(전극-배열 시트 14, 도 1a, 1b 및 도 2)가 도 2 및 3에서 보듯이 서로 적층되고, 코일 패턴 2a가 도 4에서 보듯이 코일 2(도 5a등)를 형성하기 위하여 비어홀 5를 통하여 서로 접속된다. 적층 자성 그린 시트 4의 위면 및 아래면 양 쪽에서, 그 위에 코일 패턴이 배열되지 않은 자성 그린 시트(외부 층을 위한 시트) 4a가 적층체 (그린 적층체) 1a를 형성하기 위하여 적층된다(도 2).
(8) 적층체(그린 적층체) 1a는 압착-결합 적층체(압착-결합 그린 적층체)를 형성하기 위하여 40℃의 온도 및 1.21t/㎠의 압력에서 압착-결합된다. 도 3에서 보듯이, 그린 적층체 1a에서, 각각의 코일 패턴 2a의 두께 T1은 각각의 자성 재료 층 6의 두께 T2보다 두껍다. 또한, 도 4에서 보듯이, 비어홀 5가 형성된 지역에서, 비어홀 5 안의 전극 재료 2b의 두께 T3와 코일 패턴 2a의 두께 T1의 합 Ta는 자성 그린 시트 4의 두께 T4와 자성 재료층 6의 두께의 합 Tb보다 더 두겁다. 따라서, 압착-결합 공정에서, 코일 패턴 2a 및 비어홀 안의 전극 재료 2b는 안정적으로 압착되고, 각각의 코일 패턴 2a는 비어홀 5 안의 전극 재료 2b를 통하여 서로 안정적으로 접속된다.
자성 그린 모시트(mother sheet)가 많은 본체를 동시에 생산하기 위하여 이용되는 경우에, 압착-결합된 그린 적층체의 단계에 있는 그린 시트는 각각의 몸체로 분할된다.
(9) 압착-결합된 그린 적층체는 결합제를 제거하기 위하여 500℃에서 1시간동한 가열되고, 그 후, 몸체(소결체)를 얻기 위하여 증가된 온도에서 소결된다.
(10) 다음, 전극 페이스트는 코일 패턴의 리드 아웃(lead-out)된 부분에 접속되기 위한 방식으로 소결체의 양 단에서 코팅되고, 150℃에서 15분간 건조되고, 구워져서, 한 쌍의 외부 전극이 형성된다. 이것에 의하여, 적층형 인덕터가 얻어지고, 코일 2가 소결체 1의 내부 및 소결체 1의 양 단부 상에 배치되고, 한 쌍의 외부 전극 3a 및 3b가 코일 2에 접속되도록 배치되는 구조를 갖는다.
이 실시예에 따른 적층형 인덕터의 제조 방법에서, 코일 패턴 2a는 비어홀 5 안으로 채워진 자성 재료 2b와 함께 자성 그린 시트 4에 형성된다. 자성 재료층 6의 두께 T2가 코일 패턴 2a의 두께 T1보다 얇은 자성 재료 층 6이 코일 패턴 2a를 둘러 싸도록 배치된다. 상기 설명한 자성 그린 시트를 포함하는 복수의 자성 그린 시트가 적층되고, 압착-결합된다. 따라서, 도면에서 보듯이 비어홀 5가 형성된 지역에서 전극 재료(코일 패턴을 구성하는 전극 재료 2a의 두께 T1과 비어홀 안의 전극 재료 2b의 두께 T3의 합 Ta)는 상기 전극 재료를 둘러싼 지역에서 자성 재료층 6의 두께 T2와 자성 그린 시트 4의 두께 T4의 합 Tb보다 두껍다. 비어홀이 형성된지역에서, 충분한 힘이 압착-결합 시 전극 재료 2a 및 2b에 제공되어, 각각의 자성 그린 시트 4에 형성된 코일 패턴 2a는 비어홀 5를 통하여 서로 안정적으로 접속될 수 있다. 직류 저항이 낮고, 안정성이 우수하고, 신뢰도가 높은 적층형 코일 부품이 제조될 수 있다.
즉, 상기 설명한 실시예의 방법에 의하여 제조된 적층형 코일 부품에서, 각각 자성 소결층(소결 후 자성 그린 시트 4), 상기 그린 소결층의 표면에 배열된 코일 도체(소결 후 코일 도체 2a) 및 상기 코일 도체를 둘러싸도록 배열된 자성 재료 소결층(소결 후 자성 재료층 6)을 포함하는 도체-배열 자성층(소결 후 전극-배열 시트 14)이 서로 적층되고, 비어홀 5 안의 전극 재료 2b의 두께와 코일 도체(소결 후 코일 패턴 2a)의 두께의 합은 자성 소결층(소결 후 자성 그린 시트)의 두께와 자성 재료 소결층(소결 후 자성 재료층)의 두께의 합보다 두껍다. 따라서, 각각의 코일 도체가 안정적으로 접속되고, 신뢰도가 높은 코일 도체가 제공될 수 있다.
(실시예 2)
실시예 2에서 코일 패턴을 구성하고 비어홀 안을 채우는 전극 재료의 두께 및 두께 감소비, 및 자성 재료층을 구성하는 자성 재료의 두께 및 두께 감소비(건조 후의 두께)가 계산된다. 계산 결과로 인하여, 적층체는 도면에서 보듯이 비어홀 5를 포함하는 지역에서 전극 재료(코일 패턴을 구성하는 전극 재료 2a의 두께 T1과 비어홀 5 안에 채워진 전극 재료 2b의 두께 T3의 합 Ta)는 상기 전극 재료를 둘러싼 지역에서 자성 재료층 6의 두께 T2와 자성 그린 시트 4의 두께 T4의 합 Tb보다 두껍게 형성된다.
다른 구성은 상기 설명한 실시예 1의 구성과 유사하다.
실시예 2의 방법에서, 전극 재료 및 자성 재료의 두께 및 두께 감소비는 조절된다. 이것에 의하여, 도면에서 보듯이 비어홀이 형성된 지역에서 전극 재료의 두께(코일 패턴을 구성하는 전극 재료의 두께와 비어홀 안의 전극 재료의 두께의 합)는 상기 전극 재료를 감싸는 지역에서 자성 재료층의 두께와 자성 그린 시트의 두께의 합보다 더 두껍게 제조될 수 있다. 따라서, 각각의 코일 패턴은 비어홀을 통하여 서로 안정적으로 접속될 수 있다. 직류 저항이 낮고, 안정성이 높은 적층형 코일 부품을 얻을 수 있다.
(실시예 3)
실시예 3에서, 비어홀 안에 채워지고 코일 패턴을 구성하는 전극 재료 및 자성 전극층을 구성하는 자성 재료의 소결에 의한 두께, 건조 후 두께의 감소비 및 수축비가계산된다. 그것에 의하여, 소결 후의 비어홀 안으로 채워진 전극 재료의 두께와 코일 패턴의 두께는 자성 그린 시트와 자성 재료층을 소성함으로서 얻어지는 자성 소결체의 두께보다 두꺼운 소결체가 형성된다.
다른 구성은 상기 설명한 실시예 1과 유사하다.
실시예 3에서, 전극 재료 및 자성 재료에 대한 소결 시 재료들의 두께, 두께의 감소비 및 수축율은 제어됨으로서, 도면에서 보듯이 비어홀이 형성된 지역에서 소결 후에 전극 재료의 두께와 코일 패턴의 두께의 합은 자성 그린 시트와 자성 재료를 소결하여 얻은 자성 소결체의 두께보다 안정적으로 더 두껍게 만들 수 있다. 각각의 코일 패턴은 비어홀을 통하여 서로 안정적으로 접속된다. 따라서, 직류 저항이 낮고, 안정성이 우수하고, 신뢰도가 높은 적층형 코일 부품이 제조될 수 있다.
상기 실시예에서, 적층형 인덕터가 예로서 설명되었다. 본 발명은 적층형 인덕터로 제한되지 않고, 적층형 LC 결합 부품등과 같이 몸체에 배치된 코일을 포함하는 다른 유형의 적층형 코일 부품에도 적용될 수 있다.
다른 관점에서, 본 발명은 상기 실시예에 제한되지 않는다. 코일 패턴의 구체적인 갯수나 크기 및 코일의 회전 수 등은 본 발명의 사상 및 범위를 벗어나지 않는 범위 내에서 다른 방식으로 적용 또는 변경될 수 있다.
위에서 설명하였듯이, 본 발명의 제 1 양상에 따른 적층형 코일 부품의 제조 방법에서, 코일을 형성하기 위한 전극 재료는 소정의 전극 패턴 안으로 비어홀을 포함하는 지역 안에 그 안에 형성된 비어홀을 갖는 자성 그린 시트에 제공됨으로서, 코일 패턴은 비어홀 안으로 채워진 전극 재료로 형성되고, 코일 패턴보다 얇은 두께를 갖는 자성 재료층은 코일 패턴을 둘러싸도록 배열되고, 코일 패턴을 각각 갖는 자성 그린 시트 및 그 위에 형성된 자성 재료 물질을 함유하는 복수의 자성 그린 시트가 적층되고, 서로 압착 결합된다. 따라서, 도면에서 보듯이 비어홀이 형성된 지역에서 전극의 두께는 전극 재료층을 둘러싼 자성 재료층의 두께보다 더 두껍고, 그에 의하여, 압착-결합 단계에서, 충분한 압력이 코일 패턴을 구성하는 전극 재료 및 비어홀에 있는 전극 재료에 제공될 수 있다. 따라서, 각각의 자성 그린 시트에 형성된 코일 패턴은 비어홀을 통하여 안정적으로 접속될 수 있다. 직류 저항이 낮고, 안정성이 우수하며, 신뢰성이 놀은 적층형 코일 부품을 제조할 수 있다.
바람직하게는, 자성 그린 시트에 형성된 코일 패턴 및 저성 재료의 두께, 및 압착-결합 단계에서 코일 패턴(비어홀에 채워진 전극 재료를 포함) 및 자성 재료층의 두께 감소율 중의 적어도 하나는 제어된다. 따라서, 비어홀 안의 전극 재료의 두께와 코일 패턴의 두께의 합은 자성 그린 시트와 자성 재료층 보다 안정적으로 두껍게 만들어 질 수 있고, 각각의 코일 패턴은 비어홀을 통하여 각각에 안정적으로 접속될 수 있다. 직류 저항이 낮고, 안정성이 우수하며, 신뢰도가 높은 적층형 코일 부품을 제조할 수 있다.
더욱 바람직하게는, 가열 단계(소결 단계)에서 적층 그린 시트에 형성된 코일 패턴을 구성하는 전극 재료(비어홀에 채워진 전극을 포함)의 감소율과 가열 단계(소결 단계)에서 코일 패턴(전극 재료)을 둘러 싸도록 배열된 자성 재료층의 감소율 중의 적어도 하나는 제어된다. 따라서, 소결 후 비어홀 안의 전극 재료의 두께와 코일 패턴의 두께의 합은 소결 후 자성 그린 시트 및 자성 재료층으로 부터 분리된 자성 재료의 두께보다 더 두껍게 만들어 질 수 있다. 각각의 코일 패턴은 비어홀을 통하여 안정적으로 접속될 수 있다. 직류 저항이 낮고, 안정성이 우수하며 신뢰도가 높은 적층형 코일 부품이 제공된다.
본 발명은 다른 형태의 적층형 코일에 제공되는 부픔의 제조 방법에 적용될 수 있다. 인덕터의 제조 방법으로 본 발명을 이용함으로서, 높은 신뢰도를 갖는 적층형 인덕터가 효과적으로 제조될 수 있다.
본 발명의 제 2 실시예에 따른 적층형 코일 부품에서, 비어홀 안의 전극 재료의 두께와 코일 도체의 두께의 합은 자성 소결층과 자성 재료 소결층의 합보다 더 크게 제어될 수 있다. 따라서, 각각의 코일 도체는 서로 안정적으로 접속될 수 있다. 고 신뢰도를 갖는 적층형 코일 부품이 얻어질 수 있다.
적층형 코일 부품은 상기 설명한 적층형 코일 부품의 제조 방법의 어느 하나에 의하여 효과적으로 제조될 수 있다.
본 발명은 다양한 적층형 코일에 제공되는 부품에 적용될 수 있다. 바람직게는, 본 발명을 인덕터로 제공함으로서 고 신뢰성을 갖는 적층형 인덕터를 얻을 수 있다.
적층형 인덕터는 본 발명의 적층형 코일 부품의 제조 방법에 따라 효과적으로 제조될 수 있다.
Claims (6)
- 코일 형성을 위하여 전극 재료를 비어홀을 포함하는 지역에서 소정의 패턴으로 그 안에 형성된 비어홀을 갖는 자성 그린 시트에 인가함으로서, 코일 패턴이 상기 비어홀 안이 채워진 전극 재료로 형성되는 단계,상기 코일 패턴을 둘러싸기 위하여 상기 코일 패턴보다 두께가 얇은 자성 재료 층을 형성하는 단계,상기 각각의 코일 패턴을 갖는 자성 그린 시트 및 그 위에 형성된 자성 재료층을 포함하는 상기 복수의 자성 그린 시트를 적층하여, 그 내부에 형성된 코일을 갖는 적층체를 형성하는 단계,상기 적층체를 압착-결합하는 단계, 및상기 압착-결합된 적층체를 소결하여 열처리하는 단계를 포함하는 것을 특징으로 하는 적층형 코일 부품의 제조 방법.
- 제 1항에 있어서, 상기 각각의 자성 그린 시트 상에 형성된 상기 코일 패턴 및 상기 자성 재료층의 두께, 및 상기 압착-제어 단계에서 상기 코일 패턴 및 상기 자성 자료층의 두께 감소율 중의 적어도 하나가 제어됨으로서,상기 비어홀 안의 상기 전극 재료의 두께와 상기 코일 패턴의 두께의 합이 상기 자성 그린 시트의 두께와 상기 자성 재료층의 두께의 합보다 더 큰 것을 특징으로 하는 적층형 코일 부품의 제조 방법.
- 제 1항 또는 2항에 있어서, 열처리 단계에서 상기 자성 그린 시트 상에 형성된 상기 코일 패턴의 수축비 및 열처리 단계에서 상기 코일 패턴을 둘러싸기 위하여 배열된 상기 자성 재료층의 수축비의 적어도 하나가 제어되고, 그에 의하여, 소결에 의하여 상기 비어홀 안의 상기 전극 재료의 두께와 상기 코일 패턴의 두께의 합이 소결 후 상기 자성 그린 시트의 두께와 상기 자성 재료층의 두께의 합보다 더 큰 것을 특징으로 하는 적층형 코일 부품의 제조 방법.
- 제 1항에 있어서, 상기 적층형 코일 부품은 인덕터인 것을 특징으로 하는 적층형 코일 부품의 제조 방법.
- 적층형 코일이 자성 소결체에 배열된 적층형 코일 부품에 있어서,자성 소결층 상에 형성된 코일 도체를 각각 갖는 도체-배열 자성층 및 상기 코일 도체를 둘러싸기 위하여 배열된 자성 재료 소결층을 포함하고,상기 코일 도체는 비어홀 안의 전극 재료를 통하여 서로 접속되며,상기 비어홀 안의 상기 전극 재료의 두께와 상기 코일 도체의 두께의 합이 상기 자성 소결층과 상기 자성 재료 소결층의 합보다 큰 것을 특징으로 하는 적층형 코일 부품.
- 제 5항에 있어서, 상기 부품은 인덕터인 것을 특징으로 하는 적층형 코일 부품.
Applications Claiming Priority (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11-190046 | 1999-07-05 | ||
| JP19004699 | 1999-07-05 | ||
| JP2000-135794 | 2000-05-09 | ||
| JP2000135794A JP3582454B2 (ja) | 1999-07-05 | 2000-05-09 | 積層型コイル部品及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20010015178A KR20010015178A (ko) | 2001-02-26 |
| KR100336480B1 true KR100336480B1 (ko) | 2002-05-15 |
Family
ID=26505829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020000038268A KR100336480B1 (ko) | 1999-07-05 | 2000-07-05 | 적층형 코일 부품 및 그것의 제조 방법 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6504466B1 (ko) |
| EP (1) | EP1067568B1 (ko) |
| JP (1) | JP3582454B2 (ko) |
| KR (1) | KR100336480B1 (ko) |
| DE (1) | DE60041224D1 (ko) |
| TW (1) | TW451235B (ko) |
Families Citing this family (30)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10040811A1 (de) * | 2000-08-21 | 2002-03-14 | Infineon Technologies Ag | Monolithisch integrierbare Induktivität |
| JP2002252116A (ja) * | 2001-02-23 | 2002-09-06 | Toko Inc | 積層型電子部品及びその製造方法 |
| JP3724405B2 (ja) * | 2001-10-23 | 2005-12-07 | 株式会社村田製作所 | コモンモードチョークコイル |
| TWI264969B (en) * | 2003-11-28 | 2006-10-21 | Murata Manufacturing Co | Multilayer ceramic electronic component and its manufacturing method |
| CN101361146B (zh) * | 2006-01-16 | 2011-09-07 | 株式会社村田制作所 | 电感器的制造方法 |
| US7907044B2 (en) * | 2006-01-31 | 2011-03-15 | Hitachi Metals, Ltd. | Laminate device and module comprising same |
| US7579937B2 (en) | 2007-11-07 | 2009-08-25 | Tdk Corporation | Laminated inductor and method of manufacture of same |
| JP2010028017A (ja) * | 2008-07-24 | 2010-02-04 | Fuji Electric Device Technology Co Ltd | 薄型インダクタおよびその製造方法と、この薄型インダクタを用いた超小型電力変換装置 |
| JP5195253B2 (ja) * | 2008-10-08 | 2013-05-08 | 株式会社村田製作所 | 電子部品の製造方法 |
| WO2010092730A1 (ja) * | 2009-02-10 | 2010-08-19 | 株式会社村田製作所 | 電子部品 |
| JP5168234B2 (ja) | 2009-05-29 | 2013-03-21 | Ｔｄｋ株式会社 | 積層型コモンモードフィルタ |
| JP5293471B2 (ja) * | 2009-07-14 | 2013-09-18 | 株式会社村田製作所 | 電子部品の製造方法 |
| WO2011093489A1 (ja) * | 2010-02-01 | 2011-08-04 | 株式会社村田製作所 | 電子部品の製造方法 |
| KR101373540B1 (ko) * | 2010-05-17 | 2014-03-12 | 다이요 유덴 가부시키가이샤 | 기판 내장용 전자 부품 및 부품 내장형 기판 |
| WO2012023315A1 (ja) * | 2010-08-18 | 2012-02-23 | 株式会社村田製作所 | 電子部品及びその製造方法 |
| WO2012077413A1 (ja) * | 2010-12-08 | 2012-06-14 | 太陽誘電株式会社 | 積層チップインダクタ及びその製造方法 |
| US20120169444A1 (en) * | 2010-12-30 | 2012-07-05 | Samsung Electro-Mechanics Co., Ltd. | Laminated inductor and method of manufacturing the same |
| US20140252693A1 (en) * | 2011-08-05 | 2014-09-11 | Murata Manufacturing Co., Ltd. | Method for manufacturing ceramic electronic component |
| KR101504798B1 (ko) * | 2011-09-05 | 2015-03-23 | 삼성전기주식회사 | 자성체 기판, 커먼모드필터, 자성체 기판 제조방법 및 커먼모드필터 제조방법 |
| CN102592817A (zh) * | 2012-03-14 | 2012-07-18 | 深圳顺络电子股份有限公司 | 一种叠层线圈类器件的制造方法 |
| JP6436126B2 (ja) * | 2016-04-05 | 2018-12-12 | 株式会社村田製作所 | 電子部品及び電子部品の製造方法 |
| KR101872593B1 (ko) * | 2016-08-01 | 2018-06-28 | 삼성전기주식회사 | 코일 전자부품 |
| JP6489097B2 (ja) * | 2016-10-31 | 2019-03-27 | 株式会社村田製作所 | 電子部品 |
| JP6828555B2 (ja) | 2017-03-29 | 2021-02-10 | Tdk株式会社 | コイル部品およびその製造方法 |
| US10593449B2 (en) | 2017-03-30 | 2020-03-17 | International Business Machines Corporation | Magnetic inductor with multiple magnetic layer thicknesses |
| US10607759B2 (en) | 2017-03-31 | 2020-03-31 | International Business Machines Corporation | Method of fabricating a laminated stack of magnetic inductor |
| US10597769B2 (en) | 2017-04-05 | 2020-03-24 | International Business Machines Corporation | Method of fabricating a magnetic stack arrangement of a laminated magnetic inductor |
| US10347411B2 (en) | 2017-05-19 | 2019-07-09 | International Business Machines Corporation | Stress management scheme for fabricating thick magnetic films of an inductor yoke arrangement |
| KR102130678B1 (ko) * | 2019-04-16 | 2020-07-06 | 삼성전기주식회사 | 코일 전자 부품 |
| FR3130445A1 (fr) * | 2021-12-14 | 2023-06-16 | Stmicroelectronics (Grenoble 2) Sas | Composant inductif et procédé de fabrication |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3197022B2 (ja) * | 1991-05-13 | 2001-08-13 | ティーディーケイ株式会社 | ノイズサプレッサ用積層セラミック部品 |
| JPH07123091B2 (ja) * | 1991-05-30 | 1995-12-25 | 太陽誘電株式会社 | 積層チップインダクタの製造方法 |
| JP2518757B2 (ja) * | 1991-11-19 | 1996-07-31 | 太陽誘電株式会社 | 積層インダクタンス素子の製造方法 |
| JP3097569B2 (ja) * | 1996-09-17 | 2000-10-10 | 株式会社村田製作所 | 積層チップインダクタの製造方法 |
| KR100222757B1 (ko) * | 1996-11-30 | 1999-10-01 | 이형도 | 인덕터용 연자성재료 및 이를 이용한 인덕터의 제조방법 |
| JP3428882B2 (ja) * | 1997-11-20 | 2003-07-22 | 太陽誘電株式会社 | 積層インダクタの製造方法 |
-
2000
- 2000-05-09 JP JP2000135794A patent/JP3582454B2/ja not_active Expired - Lifetime
- 2000-07-04 TW TW089113194A patent/TW451235B/zh not_active IP Right Cessation
- 2000-07-05 KR KR1020000038268A patent/KR100336480B1/ko active IP Right Grant
- 2000-07-05 EP EP00401925A patent/EP1067568B1/en not_active Expired - Lifetime
- 2000-07-05 DE DE60041224T patent/DE60041224D1/de not_active Expired - Lifetime
- 2000-07-06 US US09/609,340 patent/US6504466B1/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1067568B1 (en) | 2008-12-31 |
| KR20010015178A (ko) | 2001-02-26 |
| DE60041224D1 (de) | 2009-02-12 |
| JP2001076953A (ja) | 2001-03-23 |
| EP1067568A1 (en) | 2001-01-10 |
| JP3582454B2 (ja) | 2004-10-27 |
| US6504466B1 (en) | 2003-01-07 |
| TW451235B (en) | 2001-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100336480B1 (ko) | 적층형 코일 부품 및 그것의 제조 방법 | |
| US6871391B2 (en) | Method of manufacturing laminated ceramic electronic component and laminated ceramic electronic component | |
| KR100385124B1 (ko) | 적층 세라믹 전자 부품의 제조 방법 및 적층 세라믹 전자부품 | |
| US6730183B2 (en) | Laminated ceramic electronic components and manufacturing method therefor | |
| JP2004128506A (ja) | 積層型コイル部品及びその製造方法 | |
| JPWO2005034151A1 (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP3554784B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| JPH1197256A (ja) | 積層型チップインダクタ | |
| US6551426B2 (en) | Manufacturing method for a laminated ceramic electronic component | |
| US6627021B2 (en) | Method of manufacturing laminated ceramic electronic component and method of manufacturing laminated inductor | |
| JP2001307937A (ja) | 積層セラミック電子部品の製造方法 | |
| JP2909122B2 (ja) | 積層複合部品 | |
| JP2002246267A (ja) | 積層型複合デバイス及びその製造方法 | |
| JP5245645B2 (ja) | 積層型コイル部品の製造方法 | |
| JPH0115159Y2 (ko) | ||
| JP2002164215A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JP3168691B2 (ja) | Ｌｃ複合電子部品 | |
| JPH08236409A (ja) | 積層複合部品およびその製造方法 | |
| JPH05135949A (ja) | 積層チツプインダクタおよびその製造方法 | |
| JPH0254505A (ja) | 積層型インダクタ | |
| JPH0963849A (ja) | 積層チップコイル部品およびその製造方法 | |
| JPH03219606A (ja) | 積層インダクタの製造方法 | |
| JP2002246266A (ja) | 積層型複合デバイス及びその製造方法 | |
| JP2002246264A (ja) | 積層型複合デバイス及びその製造方法 | |
| JPS6354206B2 (ko) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment | ||
| FPAY | Annual fee payment |
Payment date: 20160422 Year of fee payment: 15 |
|
| FPAY | Annual fee payment |
Payment date: 20170421 Year of fee payment: 16 |
|
| FPAY | Annual fee payment |
Payment date: 20180420 Year of fee payment: 17 |