JP5195253B2 - 電子部品の製造方法 - Google Patents

電子部品の製造方法 Download PDF

Info

Publication number
JP5195253B2
JP5195253B2 JP2008261714A JP2008261714A JP5195253B2 JP 5195253 B2 JP5195253 B2 JP 5195253B2 JP 2008261714 A JP2008261714 A JP 2008261714A JP 2008261714 A JP2008261714 A JP 2008261714A JP 5195253 B2 JP5195253 B2 JP 5195253B2
Authority
JP
Japan
Prior art keywords
electronic component
axis direction
manufacturing
mother
laminate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008261714A
Other languages
English (en)
Other versions
JP2010093061A (ja
Inventor
秀明 松嶋
昭伸 熊谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008261714A priority Critical patent/JP5195253B2/ja
Publication of JP2010093061A publication Critical patent/JP2010093061A/ja
Application granted granted Critical
Publication of JP5195253B2 publication Critical patent/JP5195253B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Coils Or Transformers For Communication (AREA)

Description

本発明は、電子部品の製造方法に関し、より特定的には、絶縁層及び内部電極により構成される積層体を有する電子部品の製造方法に関する。
電子部品の製造方法としては、例えば、特許文献1に記載の積層型チップインダクタの製造方法が知られている。該積層チップインダクタの製造方法では、まず、セラミックグリーンシート上に導体を印刷する。次に、所定枚数の磁性体シートを積層及び圧着し、成形体を得る。この後、成形体をカットしてチップを得た後、該チップを焼成する。最後に、チップに対して外部電極を形成する。以上の工程を経て、積層型チップインダクタが完成する。
ところで、成形体に圧着を施した場合には、成形体は、圧縮された状態から元に戻ろうとして膨張する。そのため、特許文献1に記載の積層チップインダクタの製造方法では、圧着工程とカット工程との間において、所定時間だけ常温・常圧で成形体を放置する自然エージング工程が行われていると考えられる。
しかしながら、前記自然エージング工程は、一般的に、約20時間程度の時間を要するため、積層チップインダクタの効率のよい生産を妨げてしまう。
特開昭63−124404号公報
そこで、本発明の目的は、エージング工程を行う電子部品の製造方法において、電子部品の生産効率を向上させることである。
本発明の一形態に係る電子部品の製造方法は、アクリル樹脂を含む絶縁層及び内部電極により構成される未焼成のマザー積層体を作製する工程と、前記未焼成のマザー積層体を圧着する工程と、前記未焼成のマザー積層体に対して、常温よりも高い温度の熱処理を施す工程と、前記未焼成のマザー積層体を常温で放置する工程と、前記未焼成のマザー積層体をカットして、未焼成の積層体を得る工程と、を備えていること、を特徴とする。
本発明によれば、マザー積層体に対して常温よりも高い温度の熱処理が施されるので、マザー積層体の膨張が促進される。その結果、マザー積層体を常温で放置する時間を短くすることができ、電子部品の生産効率を向上させることができる。
以下に、本発明の一実施形態に係る電子部品の製造方法について説明する。
(電子部品の構成)
図1は、本発明の一実施形態に係る電子部品の製造方法によって作製される電子部品10の外観斜視図である。図2は、図1の電子部品10のマザー積層体112の分解斜視図である。図2では、個別のチップに積層体12にカットされる前のマザー積層体112を示してある。以下、電子部品10の積層方向をz軸方向と定義し、電子部品10の長辺方向をx軸方向と定義し、電子部品10の短辺方向をy軸方向と定義する。
電子部品10は、図1に示すように、積層体12及び外部電極14a,14bを備えている。積層体12は、直方体状をなし、螺旋状のコイルL(図1には図示せず)を内蔵している。外部電極14a,14bは、x軸方向の両端に位置する積層体12の側面を覆うように設けられている。
積層体12は、図2に示すように、絶縁体層16a〜16lが積層されることにより構成されている。絶縁体層16a〜16lは、絶縁材料(例えば、Ba−Al−Si系セラミックス)からなる長方形状の絶縁体層である。以下では、個別の絶縁体層16a〜16lを指す場合には、参照符号の後ろにアルファベットを付し、これらを総称する場合には、参照符号の後ろのアルファベットを省略する。
コイルLは、図2に示すように、コイル電極18a〜18f及びビアホール導体b1〜b5により構成されている。コイル電極18a〜18fはそれぞれ、Ag等からなる導電性材料からなり、3/4ターンの長さで周回しており、絶縁体層16d〜16i上に設けられている。以下では、個別のコイル電極18a〜18fを指す場合には、参照符号の後ろにアルファベットを付し、これらを総称する場合には、参照符号の後ろのアルファベットを省略する。
ビアホール導体b1〜b5は、コイル電極18a〜18fを接続している。より詳細には、ビアホール導体b1は、絶縁体層16dをz軸方向に貫通するように設けられ、コイル電極18aとコイル電極18bとを接続している。ビアホール導体b2は、絶縁体層16eをz軸方向に貫通するように設けられ、コイル電極18bとコイル電極18cとを接続している。ビアホール導体b3は、絶縁体層16fをz軸方向に貫通するように設けられ、コイル電極18cとコイル電極18dとを接続している。ビアホール導体b4は、絶縁体層16gをz軸方向に貫通するように設けられ、コイル電極18dとコイル電極18eとを接続している。ビアホール導体b5は、絶縁体層16hをz軸方向に貫通するように設けられ、コイル電極18eとコイル電極18fとを接続している。これにより、絶縁体層16a〜16lが積層されると、コイル電極18a〜18f及びビアホール導体b1〜b5は、積層体12内において、螺旋状のコイルLを構成するようになる。
絶縁体層16d上には、図2に示すように、z軸方向の最も正方向側に位置しているコイル電極18aに接続されている引き出し電極20aが設けられている。また、引き出し電極20aは、絶縁体層16dにおいて、x軸方向の負方向側に位置している辺に引き出されており、外部電極14aと接続されている。絶縁体層16i上には、図2に示すように、z軸方向の最も負方向側に位置しているコイル電極18fに接続されている引き出し電極20bが設けられている。また、引き出し電極20bは、絶縁体層16iにおいて、x軸方向の正方向側に位置している辺に引き出され、外部電極14bと接続されている。
(電子部品の製造方法)
以下に、電子部品10の製造方法について図面を参照しながら説明する。図3は、電子部品10の工程断面図である。図3(a)は、圧着工程における断面構造図であり、図3(b)は、加熱エージング工程における断面構造図であり、図3(c)は、自然エージング工程における断面工程図である。なお、図3において、ハッチングは省略してある。図4は、カット工程におけるマザー積層体112の外観斜視図である。
まず、絶縁体層16となるセラミックグリーンシート116を作製する。ホウ珪酸ガラス及びBa−Al−Si系セラミックスを主成分としたセラミック粉末と、バインダー(酢酸ビニル、水溶性アクリル等)と、可塑剤と、湿潤材と、分散剤とを加えてボールミルで混合を行い、その後、減圧により脱泡を行う。得られたセラミックスラリーをドクターブレード法により、キャリアシート上にシート状に形成して乾燥させ、セラミックグリーンシート116を作製する。
次に、セラミックグリーンシート116d〜116hのそれぞれに、ビアホール導体b1〜b5を形成する。具体的には、セラミックグリーンシート116d〜116hにレーザビームを照射してビアホールを形成する。次に、このビアホールに対して、Ag,Pd,Cu,Auやこれらの合金などの導電性ペーストを印刷塗布などの方法により充填する。
次に、セラミックグリーンシート116d〜116i上に、図2に示すように、Ag,Pd,Cu,Auやこれらの合金などを主成分とする導電性ペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより、コイル電極18a〜18fを形成する。また、コイル電極18a,18fの形成と同時に、図2に示すように、Ag,Pd,Cu,Auやこれらの合金などを主成分とする導電性ペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより、引き出し電極20a,20bを形成する。なお、コイル電極18a〜18eを形成する工程とビアホールに対して導電性ペーストを充填する工程とは、同じ工程において行われてもよい。
次に、各セラミックグリーンシート116a〜116lを積層する。具体的には、セラミックグリーンシート116lを配置する。セラミックグリーンシート116lの上にセラミックグリーンシート116kを積層し、圧着を行う。この後、セラミックグリーンシート116j,116i,116h,116g,116f,116e,116d,116c,116b,116aについても同様にこの順番に積層及び圧着する。これにより、未焼成のマザー積層体112(以下、単にマザー積層体112と称す)が作製される。マザー積層体112とは、個別の積層体12にカットされる前の状態の積層体を意味する。
次に、図3(a)に示すように、圧着台30上にマザー積層体112を載置する。更に、マザー積層体112の側面(x軸又はy軸と交差する面)を囲むように、金型枠32を取り付ける。金型枠は、z軸方向から平面視したときに「ロ」字型を有しており、マザー積層体112が図3(a)に示すように内部に納まったときに、該マザー積層体112の側面と略隙間なく接触する。これにより、マザー積層体112は、x軸方向及びy軸方向において拘束される。そして、マザー積層体112を金型枠32に収めた状態で、圧着ツール34をz軸方向の正方向側から負方向側へと下降させて、マザー積層体112に対してz軸方向に圧力を加えて圧着する。本実施形態では、90℃の温度及び110tの圧力で圧着を行った。
次に、マザー積層体112に対して常温よりも高い温度で熱処理を行う熱エージング工程を行う。より具体的には、図3(b)に示すように、マザー積層体112を金型枠32に収めた状態で、45℃以上85℃以下の温度までマザー積層体112を加熱する。そして、45℃以上85℃以下の温度を10分以上60分以下の間維持する。本実施形態では、70℃の温度で20分間の熱エージング工程をマザー積層体112に対して行った。
熱エージング工程が終了したら、図3(c)に示すように、金型枠32をマザー積層体112から取り外し、マザー積層体112を常温で放置して、自然エージング工程を行う。自然エージング工程は、マザー積層体112を4.5時間の間だけ常温・常圧下で放置する。
次に、図4に示すように、マザー積層体112を押し切りカットにより1.2mm×0.6mm×0.6mmのサイズの積層体12にカットする。これにより未焼成の積層体12が得られる。この未焼成の積層体12には、脱バインダー処理及び焼成がなされる。脱バインダー処理は、例えば、低酸素雰囲気中において500℃で2時間の条件で行う。焼成は、例えば、大気中において890℃で2.5時間の条件で行う。
以上の工程により、焼成された積層体12が得られる。積層体12には、バレル加工が施されて、面取りが行われる。その後、積層体12の表面に、主成分が銀である電極ペーストを塗布及び焼き付けすることにより、外部電極14a,14bとなるべき銀電極を形成する。銀電極の乾燥は、100℃で10分間行われ、銀電極の焼き付けは、780℃で2.5時間行われる。
最後に、銀電極の表面に、Niめっき/Snめっきを施すことにより、外部電極14a,14bを形成する。以上の工程を経て、図1に示すような電子部品10が完成する。
(効果)
本実施形態に係る電子部品10の製造方法によれば、以下に説明するように、自然エージング工程における時間を短縮することができるので、電子部品10の生産効率を向上させることができる。
より詳細には、マザー積層体112は、圧着後に膨張する。マザー積層体112の膨張は、マザー積層体112に含まれているバインダー(アクリル樹脂)の分子鎖が再配列することにより生じている。従来、バインダーの分子鎖の再配列が安定するまでには、常温・常圧下で約20時間の間、マザー積層体112を放置する必要があった(自然エージング工程)。
そこで、本実施形態に係る電子部品10の製造方法では、自然エージング工程の前に、熱エージング工程を行っている。熱エージング工程において、マザー積層体112に熱を加えることにより、バインダーの分子鎖の再配列が促進される。その結果、本実施形態に係る電子部品10の製造方法では、20分程度の熱エージング工程と、5時間程度の自然エージング工程によって、バインダーの分子鎖の再配列を安定させることができる。すなわち、本実施形態に係る電子部品10の製造方法では、従来の電子部品の製造方法に比べて、自然エージング工程の時間が大幅に短縮され、電子部品10の生産効率が向上する。
また、本実施形態に係る電子部品10の製造方法では、以下に説明するように、カット工程を精度良く行うことができる。より詳細には、従来の電子部品の製造方法では、自然エージング工程は、マザー積層体を常温・常圧下において所定時間放置することにより行われていた。この際、積層方向と垂直な方向に膨張することを規制するような拘束は、マザー積層体に対して行われていなかった。そのため、マザー積層体は、積層方向に垂直な方向に比較的大きく膨張していた。このように、マザー積層体が積層方向に垂直な方向に大きく膨張した場合には、マザー積層体間に生じる膨張量のばらつきも大きくなる。そのため、カット工程において、膨張量を予測してカット位置を決定したとしても、実際の膨張量が予測した膨張量よりも大きい又は小さいために、実際のカット位置が、正確なカット位置からずれてしまうおそれがある。その結果、カット工程において、積層体からコイル電極が露出してしまい、電子部品に不良が発生する。
そこで、本実施形態に係る電子部品10の製造方法では、マザー積層体112を金型枠32に収めた状態で熱エージング工程を行っている。マザー積層体112がx軸方向及びy軸方向に膨張することが規制される。これにより、x軸方向及びy軸方向におけるマザー積層体112の膨張量は、低減されるようになる。その結果、マザー積層体112間に生じる膨張量のばらつきは、従来のマザー積層体間に生じる膨張量のばらつきに比べて小さくなる。よって、本実施形態に係る電子部品10の製造方法では、実際のカット位置が正確なカット位置からずれる量が小さくなり、カット工程を精度良く行うことができる。
なお、本実施形態の熱エージング工程において、マザー積層体112は、z軸方向に膨張する。しかしながら、マザー積層体112のカット位置は、xy平面内において決定されるため、マザー積層体112のz軸方向における膨張は、カット位置のずれには影響しない。
(実験結果)
本願発明者は、本実施形態に係る電子部品10の製造方法が奏する効果をより明確なものとするために、以下に説明する実験を行った。具体的には、本実施形態に示した構造の第1のマザー積層体及び第2のマザー積層体を作製した。第1のマザー積層体には、自然エージング工程のみを行った(従来の製造方法に相当)。第2のマザー積層体には、0.5時間の熱エージング工程を行った後、自然エージング工程を行った(本実施形態の製造方法に相当)。また、第1のマザー積層体の自然エージング工程では金型枠32を取り外した。第2のマザー積層体の熱エージング工程では金型枠32を取り付け、自然エージング工程では金型枠32を取り外した。そして、これらのエージング工程中における、マザー積層体のx軸方向及びy軸方向における伸びと、マザー積層体のz軸方向における伸びとを計測した。
図5は、実験結果を示したグラフである。図5(a)は、エージング工程の時間と第1のマザー積層体のx軸方向、y軸方向及びz軸方向の伸び量との関係を示したグラフである。図5(b)は、エージング工程の時間と第2のマザー積層体のx軸方向、y軸方向及びz軸方向の伸び量との関係を示したグラフである。図5において、縦軸は、マザー積層体のx軸方向、y軸方向及びz軸方向の伸び量を示し、横軸は、エージング工程の時間を示す。また、図5(b)では、理解の容易のために、横軸の0.5時間経過時点を、実際よりも正方向側にずらして記載した。
図5(a)に示すように、熱エージング工程を行わない場合には、自然エージング工程を開始してから、第1のマザー積層体の膨張が止まるまで、約20時間かかっていることが理解できる。一方、図5(b)に示すように、熱エージング工程を行った場合には、自然エージング工程を開始してから4.5時間程度で第1のマザー積層体の膨張が止まっていることが理解できる。すなわち、本実施形態に係る電子部品10の製造方法によれば、自然エージング工程を短くすることができ、電子部品10の生産効率を向上できる。
また、図5(a)に示すように、第1のマザー積層体では、x軸方向及びy軸方向に約700μmの伸びが発生していることがわかる。一方、図5(b)に示すように、第2のマザー積層体では、x軸方向及びy軸方向に約350μmの伸びしか発生していないことがわかる。その代わり、図5(a)に示すように、第1のマザー積層体では、z軸方向に殆ど伸びが発生していないのに対して、図5(b)に示すように、第2のマザー積層体では、z軸方向に15μm程度の伸びが発生していることが分かる。以上より、金型枠を第2のマザー積層体に取り付けた状態で熱エージング工程を行うことにより、第2のマザー積層体がx軸方向及びy軸方向に伸びる代わりに、z軸方向に伸びていることが分かる。これにより、第2のマザー積層体のx軸方向及びy軸方向における伸びが抑制されていることが分かる。その結果、本実施形態に係る電子部品10の製造方法では、カット工程を精度良く行うことができる。
(変形例)
本発明に係る電子部品10の製造方法は、前記実施形態に示したものに限らない。よって、その要旨の範囲内において適宜変更可能である。電子部品10は、コイルLを内蔵しているが、例えば、コンデンサやノイズフィルタを内蔵していてもよい。
また、電子部品10は、セラミックグリーンシート116が積層されることにより作製されるシート積層法により作製されているが、例えば、印刷法により作製されてもよい。印刷法とは、セラミックペーストを塗布して絶縁体層16となるべき絶縁層を形成する工程と、導電性ペーストを塗布して該絶縁層上にコイル電極18を形成する工程とを交互に行って、マザー積層体112を作製する方法である。このような印刷法によってマザー積層体112が作製される場合でも、マザー積層体112に対して圧着が行われる。そのため、熱エージング工程を行って、自然エージング工程の時間を短縮化できると共に、x軸方向及びy軸方向におけるマザー積層体112の伸びを低減できる。
また、マザー積層体112のx軸方向及びy軸方向における拘束は、金型枠32を用いたものに限らない。マザー積層体112のx軸方向及びy軸方向における拘束は、例えば、マザー積層体112を金属板や厚肉フィルム上に載置することによって行ってもよい。この場合、マザー積層体112と金属板又は厚肉フィルムとが密着することにより、マザー積層体112がx軸方向及びy軸方向に拘束される。
本発明の一実施形態に係る電子部品の製造方法によって作製される電子部品の外観斜視図である。 図1の電子部品のマザー積層体の分解斜視図である。 電子部品の工程断面図である。 カット工程におけるマザー積層体の外観斜視図である。 実験結果を示したグラフである。
符号の説明
10 電子部品
12 積層体
14a,14b 外部電極
16a〜16l 絶縁体層
18a〜18f コイル電極
20a,20b 引き出し電極
32 金型枠
34 圧着ツール
112 マザー積層体
116a〜116l セラミックグリーンシート

Claims (5)

  1. アクリル樹脂を含む絶縁層及び内部電極により構成される未焼成のマザー積層体を作製する工程と、
    前記未焼成のマザー積層体を圧着する工程と、
    前記未焼成のマザー積層体に対して、常温よりも高い温度の熱処理を施す工程と、
    前記未焼成のマザー積層体を常温で放置する工程と、
    前記未焼成のマザー積層体をカットして、未焼成の積層体を得る工程と、
    を備えていること、
    を特徴とする電子部品の製造方法。
  2. 前記熱処理を施す工程では、前記未焼成のマザー積層体に対して、積層方向と垂直な方向において拘束を行いつつ、該熱処理を施すこと、
    を特徴とする請求項1に記載の電子部品の製造方法。
  3. 前記圧着を行う工程では、前記未焼成のマザー積層体を側面を覆った状態でかつ枠に収めた状態で、積層方向から圧力を加え、
    前記熱処理を施す工程では、前記未焼成のマザー積層体を前記枠に収めた状態で、熱処理を施すこと、
    を特徴とする請求項2に記載の電子部品の製造方法。
  4. 前記未焼成のマザー積層体を作製する工程は、
    前記絶縁層に対して前記内部電極を形成する工程と、
    前記絶縁層を積層する工程と、
    を含んでいること、
    を特徴とする請求項1ないし請求項3のいずれかに記載の電子部品の製造方法。
  5. 前記熱処理を行う工程では、45℃以上85℃以下の温度で10分以上60分以下の時間だけ熱処理を行うこと、
    を特徴とする請求項1ないし請求項4のいずれかに記載の電子部品の製造方法。
JP2008261714A 2008-10-08 2008-10-08 電子部品の製造方法 Active JP5195253B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008261714A JP5195253B2 (ja) 2008-10-08 2008-10-08 電子部品の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008261714A JP5195253B2 (ja) 2008-10-08 2008-10-08 電子部品の製造方法

Publications (2)

Publication Number Publication Date
JP2010093061A JP2010093061A (ja) 2010-04-22
JP5195253B2 true JP5195253B2 (ja) 2013-05-08

Family

ID=42255511

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008261714A Active JP5195253B2 (ja) 2008-10-08 2008-10-08 電子部品の製造方法

Country Status (1)

Country Link
JP (1) JP5195253B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4129296A1 (en) 2020-03-30 2023-02-08 Università di Pisa Drug for prevention or treatment of irritable bowel syndrome or inflammatory bowel disease

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0378220A (ja) * 1989-08-21 1991-04-03 Matsushita Electric Ind Co Ltd インダクタ素子およびその製造方法
JPH03150819A (ja) * 1989-11-07 1991-06-27 Matsushita Electric Ind Co Ltd 複合部品
JPH0967447A (ja) * 1995-08-31 1997-03-11 Soken Chem & Eng Co Ltd 人造大理石成形品用低収縮剤およびこれを用いて製造される人造大理石成形品並びに当該成形品の製造法
JP2000082615A (ja) * 1998-07-06 2000-03-21 Tdk Corp インダクタ素子およびその製造方法
JP2000216026A (ja) * 1999-01-26 2000-08-04 Matsushita Electric Ind Co Ltd チップ形インダクタアレイおよびその製造方法
JP3582454B2 (ja) * 1999-07-05 2004-10-27 株式会社村田製作所 積層型コイル部品及びその製造方法
JP2001167929A (ja) * 1999-12-08 2001-06-22 Koa Corp 積層チップ部品及びその製造方法
JP2004158541A (ja) * 2002-11-05 2004-06-03 Tdk Corp 積層型電子部品とその製造方法
JP2004358847A (ja) * 2003-06-05 2004-12-24 Mitsui Chemicals Inc 非晶質または微結晶磁性金属薄帯からなる積層体の製造方法
JP4170934B2 (ja) * 2004-03-08 2008-10-22 Tdk株式会社 積層型部品の製造方法
JP2007012825A (ja) * 2005-06-29 2007-01-18 Ricoh Co Ltd チップ部品及びその製造方法

Also Published As

Publication number Publication date
JP2010093061A (ja) 2010-04-22

Similar Documents

Publication Publication Date Title
JP5206440B2 (ja) セラミック電子部品
US20110291784A1 (en) Electronic component
KR101886332B1 (ko) 전자부품 및 전자부품 내장형 기판
JP5852321B2 (ja) 積層セラミックコンデンサ
JP6402829B2 (ja) 多層セラミック基板および多層セラミック基板の製造方法
JP2010040860A (ja) 積層コイル部品およびその製造方法
JP2008166385A (ja) 積層インダクタの製造方法
KR102166591B1 (ko) 적층 세라믹 전자 부품의 제조 방법
JP2012151175A (ja) セラミック電子部品、セラミック電子部品の実装構造、およびセラミック電子部品の製造方法
JP3680758B2 (ja) 積層セラミック電子部品の製造方法
JPH11265823A (ja) 積層型インダクタ及びその製造方法
JP5195253B2 (ja) 電子部品の製造方法
JP4272183B2 (ja) 積層型電子部品
JP6110927B2 (ja) 積層セラミックコンデンサ
JP2007053294A (ja) 積層型セラミック電子部品の製造方法
JP2008042057A (ja) 多層セラミック基板の製造方法および多層セラミック基板作製用複合グリーンシート
JP4483307B2 (ja) 積層構造部品及びその製造方法
JP2009059789A (ja) 配線基板およびその製造方法
JP2009290121A (ja) 電子部品の製造方法
JP4525733B2 (ja) 積層型電子部品の製造方法
JP2005286303A (ja) 積層セラミック基板およびその製造方法
JP4084696B2 (ja) 低温焼成多層セラミック配線基板の製法
JP4463046B2 (ja) セラミック電子部品及びコンデンサ
KR20180065911A (ko) 적층 세라믹 전자 부품의 제조 방법
JP2013098350A (ja) 積層型インダクタおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110914

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120522

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120719

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20120719

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130108

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160215

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5195253

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150