JP2009059789A - 配線基板およびその製造方法 - Google Patents
配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP2009059789A JP2009059789A JP2007224171A JP2007224171A JP2009059789A JP 2009059789 A JP2009059789 A JP 2009059789A JP 2007224171 A JP2007224171 A JP 2007224171A JP 2007224171 A JP2007224171 A JP 2007224171A JP 2009059789 A JP2009059789 A JP 2009059789A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- conductor
- wiring board
- conductor layer
- paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】ビア導体のセパレーションを低減させること。
【解決手段】セラミックスからなる基体11と、第1の導体層12aおよび第2の導体層12bを有している。基体11は、第1の面11aおよび第2の面11bを有しているとともに、スルーホール11hを有している。第1の導体層12aは、活性金属からなり、スルーホール11hの第1の面11a側の端部に形成されている。第2の導体層12bは、活性金属からなり、スルーホール11hの第2の面11b側の端部に形成されている。配線基板は、11族の金属材料からなり、スルーホール11h内における第1の導体層12aおよび第2の導体層12bの間に形成された第3の導体層12cをさらに有している。
【選択図】図2
【解決手段】セラミックスからなる基体11と、第1の導体層12aおよび第2の導体層12bを有している。基体11は、第1の面11aおよび第2の面11bを有しているとともに、スルーホール11hを有している。第1の導体層12aは、活性金属からなり、スルーホール11hの第1の面11a側の端部に形成されている。第2の導体層12bは、活性金属からなり、スルーホール11hの第2の面11b側の端部に形成されている。配線基板は、11族の金属材料からなり、スルーホール11h内における第1の導体層12aおよび第2の導体層12bの間に形成された第3の導体層12cをさらに有している。
【選択図】図2
Description
本発明は、ビア導体を有する配線基板およびその製造方法に関するものである。
例えばプローブカード・アセンブリ用基板などに用いられる配線基板は、セラミックスからなり、ビア導体を有している。グリーンシートに金型の打ち抜き加工によりスルーホールを形成し、後にAgまたはCuなどの導体ペーストをスクリーン印刷でスルーホール内に充填したのち、グリーンシートを積層して高温で焼成し多層配線セラミック基板を製造する。
特開2004−55559号公報
焼き上げ基板(グリーンシートの多層基板ではない)のスルーホール部に導体ペーストを埋め込み、乾燥・焼成をさせた場合、導体ペーストのみがペーストに含まれる溶剤、バインダーなどが抜けることにより体積収縮が起こる。その結果、形成された導体とセラミック基板スルーホール壁面との接着がない、もしくは密着力が弱いことからセパレーションが発生する。セパレーションが発生することによりめっきなどの製造工程中においてセパレーション部に水分などがトラップされ、スルーホール上に形成された導体パターンがセパレーション部を覆ってしまう。水分などがトラップされたセパレーション部は、そこを起点としその後の熱工程において水分の蒸発などが起こり、その結果、導体パターンの膨れが発生する。
本発明の実施の形態によれば、配線基板は、セラミックスからなる基体と、第1の導体層および第2の導体層を有している。基体は、第1の面および第2の面を有しているとともに、スルーホールを有している。第1の導体層は、活性金属からなり、スルーホールの第1の面側の端部に形成されている。第2の導体層は、活性金属からなり、スルーホールの第2の面側の端部に形成されている。配線基板は、11族の金属材料からなり、スルーホール内における第1の導体層および第2の導体層の間に形成された第3の導体層をさらに有している。配線基板は、スルーホール上に形成された導体パターンをさらに有している。
本発明の実施の形態によれば、配線基板の製造方法は、スルーホールを有しておりセラミックスからなる基体を準備する工程と、スルーホール内に11族の金属材料からなる第1の導体ペーストを設ける工程と、第1の導体ペーストに第1の加熱処理を施す工程と、第1の加熱処理を施した後に、スルーホールの端部に活性金属からなる第2の導体ペーストを充填する工程と、第2の導体ペーストに第2の加熱処理を施す工程と、スルーホール上に導体パターンを形成する工程とを有している。
本発明の他の実施の形態によれば、配線基板の製造方法は、第1の面および第2の面を有しているとともに、スルーホールを有しており、セラミックスからなる基体を準備する工程と、スルーホールの前記第1の面側の端部に活性金属からなる第1の導体ペーストを設ける工程と、第1のペーストに第1の加熱処理を施す工程と、第1の加熱処理後に、スルーホール内に11族の金属材料からなる第2の導体ペーストを設ける工程と、第2の導体ペーストに第2の加熱処理を施す工程と、第2の加熱処理後に、スルーホールの第2の面側の端部に活性金属からなる第3の導体ペーストを設ける工程と、第3のペーストに第3の加熱処理を施す工程と、スルーホール上に導体パターンを形成する工程とを有している。
本発明の配線基板は、活性金属からなりスルーホールの第1の面側の端部に形成された第1の導体層と、活性金属からなりスルーホールの第2の面側の端部に形成された第2の導体層とを有していることにより、ビア導体のセパレーションの発生が低減されている。
本発明の配線基板の製造方法は、スルーホールの両端部に活性金属からなる導体層を形成する工程を有していることにより、ビア導体のセパレーションの発生を低減させることができる。
図1に示されたように、本実施の形態のスペース・トランスフォーマ100は、ベース層1、配線層2および樹脂層3を有している。スペース・トランスフォーマ100は、第1の面100u(図1において上面)および第2の面100b(図1において下面)を有している。第1の電極セット2e1が配線層2の表面上に形成されている。複数の接触端子ctがベース層1の表面上に形成されている。第1の電極セット2e1および複数の接触端子ctは電気的に接続されている。第1の電極セット2e1の間隔Se1は、複数の接触端子ctの間隔Sctより小さい。複数の接触構造csが、第1の電極セット2e1上に設けられている。ベース層1は、セラミック基板である。ベース層1は、第2の電極セット1e2を有している。第2の電極セット1e2は、複数の接触端子ctに電気的に接続されている。配線層2は、樹脂材料および導体パターンを有している。配線層2は、第3の電極セット2e3を有している。第3の電極セット2e3は、第1の電極セット2e1に電気的に接続されている。樹脂層3は、配線層2をベース層1に接合している。樹脂層3は、複数のビア導体3vを有している。複数のビア導体3vは、第2の電極セット1e2および第3の電極セット2e3に電気的に接続されている。
図2に示されたように、配線基板1(ベース層)は、基体11およびビア導体12を有している。基体11は、スルーホール11hを有している。配線基板は、スルーホール11h上に形成された導体パターン13をさらに有している。
基体11は、第1の面11aおよび第2の面11bを有しており、セラミックス(アルミナ)からなる。ビア導体12は、第1の導体層12a、第2の導体層12bおよび第3の導体層12cを有している。導体層12aおよび導体層12bは、活性金属からなる。活性金属は、Ti,ZrおよびMoからなる群の中から選択される。導体層12aおよび導体層12bは、Mo−Mn,Ti−Ni,Ti−Cu,Ti−Cu−Ag,Zr−NiおよびZr−Feからなる群の中から選択される。導体層12aは、スルーホール11hの第1の面11a側の端部に形成されている。導体層12bは、スルーホール11hの第2の面11b側の端部に形成されている。本実施の形態の配線基板は、導体層12aおよび導体層12bを有していることにより、ビア導体のセパレーションが低減されている。
導体層12cは、スルーホール11h内における導体層12aおよび導体層12bの間に形成されている。導体層12cは、11族の金属材料からなる。11族の金属材料は、AgまたはCuである。図3に示されたように、配線基板は、導体層12b(導体層12a)およびスルーホール11hの内側壁面の間に形成された活性金属の酸化物層14をさらに有している。
図4A−図4Dに示されたように、本実施の形態の配線基板の製造方法は、次の工程A−工程Dを有している。
工程A 導体層12c(11族金属)を形成(図4A)
工程B 導体層12a(活性金属)を形成(図4B)
工程C 導体層12b(活性金属)を形成(図4C)
工程D 導体パターン13を形成(図4D)
基体11は、焼成されたセラミックからなる。工程Aにおいて、11族金属からなる導体ペーストがスルーホール11h内に設けられる。工程Aにおいて、導体ペーストに加熱処理が施されることにより、導体層12cがスルーホール11h内に形成される。
工程B 導体層12a(活性金属)を形成(図4B)
工程C 導体層12b(活性金属)を形成(図4C)
工程D 導体パターン13を形成(図4D)
基体11は、焼成されたセラミックからなる。工程Aにおいて、11族金属からなる導体ペーストがスルーホール11h内に設けられる。工程Aにおいて、導体ペーストに加熱処理が施されることにより、導体層12cがスルーホール11h内に形成される。
工程Bにおいて活性金属からなる導体ペーストが、スルーホール11hの端部に設けられる。工程Bにおいて、導体ペーストに加熱処理が施されることにより、導体層12aがスルーホール11hの端部に形成される。
工程Cにおいて活性金属からなる導体ペーストが、スルーホール11hの端部に設けられる。工程Cにおいて、導体ペーストに加熱処理が施されることにより、導体層12cがスルーホール11hの端部に形成される。
工程Dにおいて、スルーホール11h上に導体パターン13が形成される。
図5A−図5Dに示されたように、本実施の形態の配線基板の他の製造方法は、次の工程A−工程Dを有している。
工程A 導体層12a(活性金属)を形成(図5A)
工程B 導体層12c(11族金属)を形成(図5B)
工程C 導体層12b(活性金属)を形成(図5C)
工程D 導体パターン13を形成(図5D)
基体11は、焼成されたセラミックからなる。工程Aにおいて活性金属からなる導体ペーストが、スルーホール11hの端部に設けられる。工程Bにおいて、導体ペーストに加熱処理が施されることにより、導体層12aがスルーホール11hの端部に形成される。
工程B 導体層12c(11族金属)を形成(図5B)
工程C 導体層12b(活性金属)を形成(図5C)
工程D 導体パターン13を形成(図5D)
基体11は、焼成されたセラミックからなる。工程Aにおいて活性金属からなる導体ペーストが、スルーホール11hの端部に設けられる。工程Bにおいて、導体ペーストに加熱処理が施されることにより、導体層12aがスルーホール11hの端部に形成される。
工程Bにおいて、11族金属からなる導体ペーストがスルーホール11h内に設けられる。工程Bにおいて、導体ペーストに加熱処理が施されることにより、導体層12cがスルーホール11h内に形成される。
工程Cにおいて活性金属からなる導体ペーストが、スルーホール11hの端部に設けられる。工程Cにおいて、導体ペーストに加熱処理が施されることにより、導体層12cがスルーホール11hの端部に形成される。
工程Dにおいて、スルーホール11h上に導体パターン13が形成される。
11 基体
12 ビア導体
13 導体パターン
14 酸化物層
12 ビア導体
13 導体パターン
14 酸化物層
Claims (11)
- 第1の面および第2の面を有しているとともに、スルーホールを有しており、セラミックスからなる基体と、
活性金属からなり、前記スルーホールの前記第1の面側の端部に形成された第1の導体層と、
前記活性金属からなり、前記スルーホールの前記第2の面側の端部に形成された第2の導体層と、
11族の金属材料からなり、前記スルーホール内における前記第1の導体層および前記第2の導体層の間に形成された第3の導体層と、
前記スルーホール上に形成された導体パターンと、
を備えた配線基板。 - 前記活性金属が、Ti,ZrおよびMoからなる群の中から選択されることを特徴とする請求項1記載の配線基板。
- 前記第1の導体層および前記第2の導体層が、Mo−Mn,Ti−Ni,Ti−Cu,Ti−Cu−Ag,Zr−NiおよびZr−Feからなる群の中から選択される金属材料からなることを特徴とする請求項2記載の配線基板。
- 前記第3の導体層がAgからなることを特徴とする請求項1記載の配線基板。
- 前記第3の導体層がCuからなることを特徴とする請求項1記載の配線基板。
- スルーホールを有しておりセラミックスからなる基体を準備する工程と、
前記スルーホール内に11族の金属材料からなる第1の導体ペーストを設ける工程と、
前記第1の導体ペーストに第1の加熱処理を施す工程と、
前記第1の加熱処理を施した後に、前記スルーホールの端部に活性金属からなる第2の導体ペーストを充填する工程と、
前記第2の導体ペーストに第2の加熱処理を施す工程と、
前記スルーホール上に導体パターンを形成する工程と、
を有する配線基板の製造方法。 - 前記活性金属が、Ti,ZrおよびMoからなる群の中から選択されることを特徴とする請求項6記載の配線基板の製造方法。
- 前記第2の導体ペーストが、Mo−Mn,Ti−Ni,Ti−Cu,Ti−Cu−Ag,Zr−NiおよびZr−Feからなる群の中から選択されることを特徴とする請求項7記載の配線基板の製造方法。
- 第1の面および第2の面を有しているとともに、スルーホールを有しており、セラミックスからなる基体を準備する工程と、
前記スルーホールの前記第1の面側の端部に活性金属からなる第1の導体ペーストを設ける工程と、
前記第1のペーストに第1の加熱処理を施す工程と、
前記第1の加熱処理後に、前記スルーホール内に11族の金属材料からなる第2の導体ペーストを設ける工程と、
前記第2の導体ペーストに第2の加熱処理を施す工程と、
前記第2の加熱処理後に、前記スルーホールの前記第2の面側の端部に前記活性金属からなる第3の導体ペーストを設ける工程と、
前記第3のペーストに第3の加熱処理を施す工程と、
前記スルーホール上に導体パターンを形成する工程と、
を有する配線基板の製造方法。 - 前記活性金属が、Ti,ZrおよびMoからなる群の中から選択されることを特徴とする請求項9記載の配線基板の製造方法。
- 前記第2の導体ペーストが、Mo−Mn,Ti−Ni,Ti−Cu,Ti−Cu−Ag,Zr−NiおよびZr−Feからなる群の中から選択されることを特徴とする請求項10記載の配線基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007224171A JP2009059789A (ja) | 2007-08-30 | 2007-08-30 | 配線基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007224171A JP2009059789A (ja) | 2007-08-30 | 2007-08-30 | 配線基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009059789A true JP2009059789A (ja) | 2009-03-19 |
Family
ID=40555294
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007224171A Pending JP2009059789A (ja) | 2007-08-30 | 2007-08-30 | 配線基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009059789A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016068248A1 (ja) * | 2014-10-29 | 2016-05-06 | 京セラ株式会社 | 回路基板およびこれを備える電子装置 |
US9954160B2 (en) | 2013-11-12 | 2018-04-24 | Seiko Epson Corporation | Wiring board, method of manufacturing the same, element housing package, electronic device, electronic apparatus, and moving object |
US10297521B2 (en) | 2015-04-27 | 2019-05-21 | Kyocera Corporation | Circuit substrate, and electronic device including same |
-
2007
- 2007-08-30 JP JP2007224171A patent/JP2009059789A/ja active Pending
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9954160B2 (en) | 2013-11-12 | 2018-04-24 | Seiko Epson Corporation | Wiring board, method of manufacturing the same, element housing package, electronic device, electronic apparatus, and moving object |
WO2016068248A1 (ja) * | 2014-10-29 | 2016-05-06 | 京セラ株式会社 | 回路基板およびこれを備える電子装置 |
JPWO2016068248A1 (ja) * | 2014-10-29 | 2017-08-03 | 京セラ株式会社 | 回路基板およびこれを備える電子装置 |
CN107112291A (zh) * | 2014-10-29 | 2017-08-29 | 京瓷株式会社 | 电路基板以及具备其的电子装置 |
EP3200224A4 (en) * | 2014-10-29 | 2018-02-14 | Kyocera Corporation | Circuit board and electronic device provided with same |
US10147662B2 (en) | 2014-10-29 | 2018-12-04 | Kyocera Corporation | Circuit board and electronic device provided with same |
US10297521B2 (en) | 2015-04-27 | 2019-05-21 | Kyocera Corporation | Circuit substrate, and electronic device including same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5852321B2 (ja) | 積層セラミックコンデンサ | |
JP4518885B2 (ja) | セラミック電子部品及びその製造方法 | |
JP4463045B2 (ja) | セラミック電子部品及びコンデンサ | |
JP6151572B2 (ja) | 電子素子搭載用基板および電子装置 | |
JP2002015939A (ja) | 積層型電子部品およびその製法 | |
JP2009059789A (ja) | 配線基板およびその製造方法 | |
JP2010098291A (ja) | 無収縮セラミック基板及び無収縮セラミック基板の製造方法 | |
JP2007048844A (ja) | セラミック電子部品の製造方法およびセラミック電子部品 | |
JP6110927B2 (ja) | 積層セラミックコンデンサ | |
JP6118170B2 (ja) | 多層セラミック基板およびその製造方法 | |
JP2009059744A (ja) | 配線基板およびその製造方法 | |
JP2011138833A (ja) | 多層セラミック基板およびその製造方法 | |
JP2006100422A (ja) | 積層コンデンサ及びその製造方法 | |
JP4641826B2 (ja) | コンデンサ内蔵セラミック配線基板およびその製造方法 | |
JP5831984B2 (ja) | 配線基板の製造方法 | |
JP5195253B2 (ja) | 電子部品の製造方法 | |
JP2005050895A (ja) | セラミック電子部品およびその製造方法 | |
JP4463046B2 (ja) | セラミック電子部品及びコンデンサ | |
JP4540453B2 (ja) | 積層電子部品の製造方法及び積層電子部品の製造方法 | |
JP4610185B2 (ja) | 配線基板並びにその製造方法 | |
JP2009231649A (ja) | 配線基板およびその製造方法 | |
JP2006100498A (ja) | セラミック電子部品の製造方法 | |
JP2005101470A (ja) | コンデンサの製造方法 | |
JP4462260B2 (ja) | 電子部品及びその製造方法 | |
KR101046142B1 (ko) | 무수축 세라믹 기판의 제조 방법 |