JP4540453B2 - 積層電子部品の製造方法及び積層電子部品の製造方法 - Google Patents

Description

本発明は、積層セラミックコンデンサ等に用いられる積層電子部品素体の製造方法及び積層セラミックコンデンサ等の積層電子部品の製造方法に関するものである。

近年、代表的な積層電子部品である積層セラミックコンデンサにおいて、等価直列抵抗、等価直列インダクタンスを低くするために、内部の導電層間をビア導体で接続する構造が増えてきている。

かかる積層電子部品素体は、絶縁層中に複数の導電層が形成されており、前記絶縁層及び前記導電層を貫通した貫通ビア導体が形成されている。なお、積層セラミックコンデンサの場合は、前記絶縁層から露出した貫通ビア導体には外部電極が接続されている。このような内部の導電層間をビア導体で接続する構造の積層電子部品の製造法は、例えば次のようなものである。

焼成後に絶縁体層となる絶縁シートを支持フィルム上に形成する。前記絶縁シート上の導電領域となる部分に導体層を形成し、支持フィルムを剥離して、絶縁シート上に導電領域のみが形成された複合シートを作成する。この場合、導電層の周囲部分や導電層中に導体材料が除去された部分が導電層非形成領域となる。次に、前記複合シートを複数枚準備して積層し、積層電子部品素体を作成する。そして、前記積層部品素体の所定の位置、たとえば、前記導電層非形成領域の絶縁シート及び別の絶縁シート上の前記導電層を貫通す貫通する貫通ビアホールが形成される。

前記貫通ビアホールには前記導電層と電気的に接続される様に貫通ビアホール導体が充填される。なお、積層セラミックコンデンサの場合は、前記積層電子部品素体には複数の積層電子部品素体小片が含まれており、前記積層電子部品素体は切断され、複数の積層電子部品素体小片に分割される。前記積層電子部品素体小片は焼成され、さらに、ビア導体の露出部には外部電極が形成されて積層電子部品となる（例えば、特許文献１参照）。

また、上述の積層電子部品の製造方法では、複合シートの導電層と絶縁層の厚みの差については、導体層が形成された部分は厚みが厚くなっており、積層後あるいは焼成後に導電層の周囲に空隙が生じたり、絶縁シート間で剥離したりする問題があった。この問題を改善するため、絶縁材を印刷等により供給し、絶縁層を形成して導電層とその周囲の厚みの差を少なくする製造方法が知られている（例えば、特許文献２参照）。
特開２００３−２２９３２５号公報 特開２０００−３１１８３１号公報

しかしながら、上述の絶縁材を印刷等により供給して絶縁層を形成する積層電子部品の製造方法では、導体層と絶縁材の境界を完全に一致させるのは困難であり、導体層と絶縁材のいずれも形成されていない部分が出来るか、あるいは、導体層と絶縁材が重なって形成された部分が出来てしまう。導体層と絶縁材のいずれも形成されていない部分が出来た場合、その部分は周囲よりも厚みが薄くなるため、その部分に空隙が生じるたり、層間で剥離したりすることが問題となる。導体層と絶縁材が重なって形成された部分が出来た場合、その部分は周囲よりも厚みが厚くなるため、その部分の周囲に空隙が生じたり、層間で剥離したりすることが問題となる。

上述の問題について、さらに図５に基づいて説明する。

図５は従来の積層電子部品の断面図である。同図に示す積層電子部品３０は、複数の絶縁シート１上に導体層２及び絶縁層３が形成された複合シート３４を複数積層されている。同図では、導体層２及び絶縁層３の境界が一致しておらず、導体層２と絶縁層３のいずれも形成されていない部分があり、この部分が空隙３７となっている。

本発明は、上述の問題点に鑑みて案出されたものであり、その目的は、複合シートの導電層と絶縁層の厚みの差を少なくし、焼成後の積層体内部に空隙や層間剥離がない積層電子部品素体の製造方法およびそれを用いた積層電子部品の製造方法を提供することにある。

本発明の積層電子部品の製造方法は、絶縁シートの一方主面に導電層及び絶縁層を有する複合シートを、複数積層して積層体を形成するとともに、少なくとも前記絶縁シート及び絶縁シート上の前記絶縁層を貫通して所定の前記導電層に電気的に接続する貫通ビア導体を形成して成る積層電子部品素体の製造方法であって、
前記複合シートが下記工程１〜工程４を経て形成されることを特徴とする積層電子部品素体の製造方法。

工程１：支持フィルムの一方の面に前記導体層を形成し、該導体層の所定箇所に導体層及び前記支持フィルムを貫通する貫通孔を形成する工程
工程２：前記支持フィルムの前記導体層上に、前記貫通孔を塞ぐようにして絶縁シートを貼着する工程
工程３：前記支持フィルム側から、該支持フィルムの前記貫通孔を介して前記導体層の前記貫通孔に前記絶縁層となる絶縁材を充填する工程
工程４：前記支持フィルムを、前記導体層及び前記絶縁層より剥離させ、前記絶縁シート上に導電層と絶縁層を有する複合シートを得る工程。

また、本発明の積層電子部品の製造方法は、前記絶縁シートが有機バインダ中に無機物粒子を分散させてなるグリーンシートであることを特徴とするものである。

更に、本発明の積層電子部品の製造方法は、前記絶縁材がビヒクル中に無機物粒子を分散させた絶縁ペーストであり、工程３には充填した絶縁材の乾燥処理を含むことを特徴とするものである。

また更に、本発明の積層電子部品の製造方法は、前記積層電子部品素体が複数の積層電子部品素体小片を含むとともに、前記複数の積層電子部品素体を複数の積層電子部品素体小片に分割する工程と前記積層電子部品素体小片を焼成して作成した積層電子部品の貫通ビア導体の露出部に外部電極を形成する工程とを含むことを特徴とするものである。

本発明の積層電子部品の製造方法によれば、支持フィルム側から支持フィルムの貫通孔を介して導体層の貫通孔に絶縁材を充填し絶縁層を形成したことから、導体層が形成された部分と絶縁材が充填された絶縁層部分との境界は一致し、導体層と絶縁層のいずれも形成されていない部分や導体層と絶縁層が重なって形成された部分が生じないので、積層電子部品素体に空隙や層間剥離を発生させなく出来る。

本発明の積層電子部品の製造方法は、前記絶縁材がビヒクル中に無機物粒子を分散させた絶縁ペーストであり、支持フィルム側から支持フィルムの貫通孔を介して導体層の貫通孔に絶縁材を充填し絶縁層を形成す工程の際に充填した絶縁材の乾燥処理が行われることにより、充填した絶縁材は乾燥により体積収縮して乾燥後の絶縁材の厚みと導体層の厚みの差が少なくなり、焼成後の積層体に空隙や層間剥離を発生させなく出来る。

更に、本発明の積層電子部品の製造方法は、前記積層電子部品素体が複数の積層電子部品素体小片を含むとともに、前記複数の積層電子部品素体を複数の積層電子部品素体小片に分割し、前記積層電子部品素体小片を焼成して作成した積層電子部品の貫通ビア導体の露出部に外部電極を形成したことから、前記積層電子部品素体に空隙や層間剥離がないことにより、積層電子部品に空隙や層間剥離をなくすことが出来る。

以下、本発明の積層電子部品の製造方法および積層電子部品の製造方法を図面に基づいて詳細に説明する。

図１は本発明にかかる一実施形態による積層電子部品の断面図であり、図２は図１中のＡ−Ａ’線の平断面図である。同図に示す積層電子部品１０は、積層電子部品素体７と外部電極６により構成されている。積層電子部品素体７は複数の絶縁シート１上に導電層２及び絶縁層３が形成された複合シート４を複数積層されている。さらに、積層電子部品素体７は前記絶縁シート１、導電層２及び絶縁層３を貫通して貫通ビア導体５が形成されている。外部電極６は積層セラミック素体７から露出した貫通ビア導体５と接続している。

絶縁シート１を構成する材料としては例えば、ＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、等を主成分とする高誘電率の誘電体材料が用いられ、その厚みは例えば、１〜２０μｍに設定される。また、その絶縁シートの積層数は、例えば１０〜２０００層に設定される。なお、添付図では、簡略化のため積層数の少ないものを示している。

導電層２は積層電子部品素体７の絶縁シート１間に介在され、材質としては、例えばＮｉ、Ｃｕ、Ａｇ、Ｃｕ−Ｎｉ、Ａｇ−Ｐｄ等の金属を主成分とする導体材料が用いられ、その厚みは例えば、１〜１０μｍに設定される。

絶縁層３は、絶縁性無機物粉末が用いられるが、絶縁シート１に使用される誘電体材料と焼成時の収縮挙動を近似させて、焼成時のクラック等をなくすため、好ましくは、例えばＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、等を主成分とする高誘電率の誘電体材料が用いられる。

貫通ビア導体５は、積層電子部品素体７の内部で所定導電層２と電気的に接合されており、材質としては、例えばＮｉ、Ｃｕ、Ａｇ、Ｃｕ−Ｎｉ、Ａｇ−Ｐｄ等の金属を主成分とする導体材料が用いられ、その直径は例えば３０〜３００μｍに設定される。

外部電極６は、積層セラミック素体７から露出した貫通ビア導体５と接続しており、その材質としては、例えばＮｉ、Ｃｕ、Ａｕ、Ｓｎである。外部電極６は、印刷・焼成、メッキ、印刷・焼成後のメッキ等により形成される。

続いて、本発明による積層電子部品の製造方法を説明する。

図３の(ａ)〜（ｃ）は複合シート４を複数積層した積層体１１を加工する工程を示し、図４の（ａ）〜(ｆ)は複合シート４を作成する工程を示す。

本発明による積層電子部品の製造方法は、複合シート４を作成する工程１〜工程４と複合シート４を積層・加工する工程からなる。

複合シート４を積層・加工する工程では、図３（ａ）に示すように複合シート４を複数積層して積層体１１を形成する。そして、図３（ｂ）に示すように前記絶縁シート１及び絶縁シート１上の絶縁層３を貫通して所定の前記導電層２に電気的に接続する貫通ビア孔２６をレーザー光の照射、マイクロドリル、金型による打抜き等により形成する。その後、図３（ｃ）に示すように貫通ビア導体５充填して積層電子部品素体１２が作成される。

次に、積層電子部品素体１２は必要により押し切りやダイシング等により積層電子部品素体小片に分割された後、例えば１１００から１４００℃の温度で焼成して積層電子部品が作成される。さらに、積層電子部品の貫通ビア導体５の露出部に外部電極としてＮｉメッキ、Ｓｎメッキを順次形成する。なお、必要に応じて、メッキ前に貫通ビア導体５の露出部の酸化皮膜を研磨により除去してもよい。

次に、上述の積層電子部品素体１２の形成方法に用いられる複合シート４の製造方法について詳しく説明する。

（工程１） まず、Ｎｉ、Ｃｕ、Ａｇ、Ｃｕ−Ｎｉ、Ａｇ−Ｐｄ等の金属材料と、適当な有機溶剤と有機バインダから成るビヒクルを混合・分散して、導電ペーストを作成する。なお、必要に応じて、導電ペーストにはＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、等の無機物粉末が加えられる。これにより、導電層２を焼成により形成するにあたり、焼成時の収縮開始温度が高くなり、絶縁シート１や絶縁層３に使用されている誘電体材料と導体材料の収縮温度の差が少なくなるので、収縮挙動の差によりクラックや空隙の発生がなくなる。

図４（ａ）に示すように、前記導電ペーストをＰＥＴやＰＥＮ等のポリエステルを材料とする支持フィルム２１に塗布して導電層２が形成される領域を含む領域に導体材２２を形成する。支持フィルム２１の厚さは１０〜５０μｍが好ましい。１０μｍよりも薄いと次工程で貫通孔２３を形成した後に支持フィルム２１が変形して貫通孔２３の位置精度が悪くなる。５０μｍよりも厚いと導電層２と絶縁層３の厚みの差が大きくなってしまう。なお、導体材２２は、複合シート４の大きさに相当するベタパターンで形成してもよいし、後述の電子部品素体小片の大きさよりわずかに小さいベタパターンを格子状に並べて形成してもよい。さらに、形成するパターンはベタパターンではなく、あらかじめ配線等が含まれたパターンであってもかまわない。電子部品素体小片の大きさよりわずかに小さいベタパターンを格子状に並べて形成した場合、電子部品素体小片の端面に導体材２２が露出しないため、層間の絶縁性に優れる。

次に、図４（ｂ）に示すように、金型による打抜きやレーザー光の照射により支持フィルム２１および導体材２２を貫通する貫通孔２３が形成される。このように、導体材２２に貫通孔２３の加工が施され導体層２の形状の導体材２２となる。これにより導体材２２の所定の部分が取り除かれ、支持フィルム２１上には上述の導電層２となる導体材２２のみが残る。

（工程２） まず、ＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、等を主成分とする誘電体材料の粉末に適当な溶剤、有機バインダ等を添加・混合・分散して泥漿状のスラリーを作成する。得られたスラリーを周知のドクターブレード法等によって所定形状、所定厚みの絶縁シート１を作成する。

図４（ｃ）に示すように、導体材２２を被覆し、且つ貫通孔２３を塞ぐように絶縁シート１を貼着する。貼着は、例えば加熱・加圧により行われ、絶縁シート１と導体材２２にそれぞれに含まれる有機バインダ、特に絶縁シート１に含まれる有機バインダにより接合される。なお、必要応じて、絶縁シート１又は／および導体材２２に接着剤を供給して接合してもよい。

（工程３） まず、ＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、等を主成分とする誘電体材料の粉末と、適当な溶剤と有機バインダから成るビヒクルを混合・分散して、等を混合して絶縁ペーストを作成する。この誘電体材料の粉末は絶縁シート１に使用した誘電体材料の粉末と同じものでも、別なものでもかまわない。

図４（ｄ）に示すように、支持フィルム側から、支持フィルム２１の貫通孔２３を介して導体材２２の貫通孔２３に絶縁ペースト２４が充填される。図４（ｅ）に示すように、絶縁ペースト２４は、絶縁ペースト２４中にビヒクルの溶剤が乾燥されることにより体積が減少して、絶縁材２５となる。絶縁材２５の厚みと導体層の厚みの差は３μｍ以下とすることが好ましい。絶縁層３となる絶縁材２５の厚みと導電層２となる導体材２２の厚みの差が３μｍ以内であれば、積層電子部品素体１０に空隙や層間剥離が発生しなく出来る。なお、絶縁ペーストの充填は支持フィルム２１上に直接絶縁ペーストを供給して、周知の印刷方式により充填してもいいし、周知のスクリーンやメタルマスクを通して貫通孔２３内へ絶縁ペーストを供給して充填してもよい。さらに、支持フィルム２１上に直接絶縁ペーストを供給して印刷する場合、印刷に使用するスキージの硬度をやわらかくしたり、その他の印刷条件を制御したりして、絶縁ペースト２４を支持フィルム２１の上面よりも凹むように充填して絶縁材の厚みを制御してもよい。

（工程４） 図４（ｆ）に示すように、支持フィルムを２１を、導体材２２及び絶縁材２５から剥離して、絶縁シート１上に導体層２と絶縁層３を有する複合シート４を得る。このようにして作成された複合シート４上は、導電領域には導体層２が形成され、絶縁領域には絶縁ペースト２４で形成した絶縁層３が形成されている。

工程１〜工程４の製造方法によれば、図４の（ｄ）から（ｅ）に示すように、支持フィルム側から支持フィルム２１の貫通孔２３を介して導電領域である導体材２２の貫通孔２３に絶縁ペースト２４を充填し絶縁材２５を形成したことから、導体材２２が形成された部分（導体層２）と絶縁材２５が充填された部分（絶縁層３）の境界は一致し、導体層２２と絶縁層３のいずれも形成されていない部分や導体層２と絶縁層３が重なって形成された部分が生じないので、積層電子部品素体に空隙や層間剥離を発生させなく出来る。これにより、積層電子部品１０にも空隙や層間剥離を発生させなくできる。

なお、本発明は上述の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内で種々の変更、改良等が可能である。

例えば、上述の製造方法では、図４（ｂ）の貫通孔２３の形状により絶縁層の形状が決定されることになる。従って、絶縁層３を円形以外に形状に設定する場合には、この貫通孔２３の形状を任意に設定すればよい。これにより、導電層を所定形状の配線パターンとすることができる。

本発明による積層電子部品の断面図である。 本発明による積層電子部品の図１のＡ−Ａ’線平断面図である。 （ａ）〜（ｃ）は、本発明にかかる積層電子部品素体の製造方法における主要工程の断面図である。 （ａ）〜（ｆ）は、本発明に用いる複合シートの製造方法における主要工程の断面図である。 従来の積層電子部品の断面図である。

符号の説明

１・・・絶縁シート
２・・・導電層
３・・・絶縁層
４・・・複合シート
５・・・貫通ビア導体
６・・・外部電極
１０・・・積層電子部品
１１・・・積層体
１２・・・電子部品素体
２１・・・支持フィルム
２２・・・導体材
２３・・・貫通孔
２４・・・絶縁ペースト（未乾燥）
２５・・・絶縁材（乾燥済）
２６・・・貫通ビア孔
３０・・・積層電子部品
３４・・・複合シート
３７・・・空隙

Claims (4)

1. 絶縁シートの一方主面に導電層及び絶縁層を有する複合シートを、複数積層して積層体を形成するとともに、少なくとも前記絶縁シート及び絶縁シート上の前記絶縁層を貫通して所定の前記導電層に電気的に接続する貫通ビア導体を形成して成る積層電子部品素体の製造方法であって、
   前記複合シートが下記工程１〜工程４を経て形成されることを特徴とする積層電子部品素体の製造方法。
   工程１：支持フィルムの一方の面に前記導体層を形成し、該導体層の所定箇所に導体層及び前記支持フィルムを貫通する貫通孔を形成する工程
   工程２：前記支持フィルムの前記導体層上に、前記貫通孔を塞ぐようにして絶縁シートを貼着する工程
   工程３：前記支持フィルム側から、該支持フィルムの前記貫通孔を介して前記導体層の前記貫通孔に前記絶縁層となる絶縁材を充填する工程
   工程４：前記支持フィルムを、前記導体層及び前記絶縁層より剥離させ、前記絶縁シート上に導電層と絶縁層を有する複合シートを得る工程。
2. 前記絶縁シートが有機バインダ中に無機物粒子を分散させて成るグリーンシートであることを特徴とする請求項１記載の積層電子部品素体の製造方法。
3. 前記絶縁材がビヒクル中に無機物粒子を分散させた絶縁ペーストであり、工程３には充填した絶縁材の乾燥処理を含むことを特徴とする請求項１に記載の積層電子部品素体の製造方法。
4. 請求項１に記載の積層電子部品素体は、複数の積層電子部品素体小片を含むとともに、前記複数の積層電子部品素体を複数の積層電子部品素体小片に分割する工程と、
   前記積層電子部品素体小片を焼成して作成した積層電子部品の貫通ビア導体の露出部に外部電極を形成する工程と、を含むことを特徴とする積層電子部品の製造方法。

Images