TWI713278B - 製造避雷器的方法及避雷器 - Google Patents
製造避雷器的方法及避雷器 Download PDFInfo
- Publication number
- TWI713278B TWI713278B TW106106417A TW106106417A TWI713278B TW I713278 B TWI713278 B TW I713278B TW 106106417 A TW106106417 A TW 106106417A TW 106106417 A TW106106417 A TW 106106417A TW I713278 B TWI713278 B TW I713278B
- Authority
- TW
- Taiwan
- Prior art keywords
- layer
- main
- item
- cavity
- patent application
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T4/00—Overvoltage arresters using spark gaps
- H01T4/02—Details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T4/00—Overvoltage arresters using spark gaps
- H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
- H01T4/12—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel hermetically sealed
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T1/00—Details of spark gaps
- H01T1/24—Selection of materials for electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T21/00—Apparatus or processes specially adapted for the manufacture or maintenance of spark gaps or sparking plugs
Abstract
說明一種製造避雷器(1)的方法,包含下列步驟:準備主層(10)、底層(11)、覆蓋層(12),各主層(10)、底層(11)、覆蓋層(12)至少有一個胚片,主層(10)中要有一個空腔(4),在底層(11)及覆蓋層(12)上塗覆一種導電材料(13)形成內電極(3),將主層(10)、底層(11)、覆蓋層(12)堆疊成一個疊層(20),主層(10)位於底層(11)及覆蓋層(12)之間,將生胚疊層(20)分成基體(30),壓縮基體(30),在一個規定的溫度程序中經由共燒進行主層(10)、底層(11)、覆蓋層(12)的堆疊及壓縮基體(30)。進一步說明避雷器(1)。
Description
本發明係關於一種製造防過壓之避雷器的方法。尤其是一種多層結構的避雷器。以下稱為避雷器。
傳統的氣體避雷器一般是由一種穿孔洞的陶瓷基體組成(如氧化鋁環),在其開口處裝有兩個金屬蓋。金屬蓋一般為銅蓋,是藉由硬焊連接到陶瓷胚體。陶瓷胚體,硬焊接合及金屬蓋都是氣密的,以在硬焊接合時將壓力密封鎖在氣體避雷器內部。
於兩個金屬蓋上施加電壓,在超過元件配置及氣體組合標準的點火電壓時,造成氣體避雷器之內火花放電。這樣可以防止電器過壓。
因裝有多個單一零組件(環,金屬層,硬焊,金屬蓋),所以結構為袖珍型,並能自動化生產,還要能微型化。須先以單件結構方式製造陶瓷基體,例如藉由壓製及燒結。
在上面覆上一種適於硬焊的金屬層,例如藉由網版印刷及焊透。須在實體上能進行金屬化(塗覆上金
屬)的基體,硬焊及金屬蓋的裝配,並在下一個溫度步驟中接受焊接。
一個須解決的問題是,說明一種製造改良的避雷器的方法。進一步說明改良的避雷器。
經由依據獨立請求項的程序及裝置解決這問題。
依據一個觀點說明一種避雷器的製程。尤其是經由製程來製造一種多層結構之玻璃避雷器。經由製程製造出多個避雷器(多層陣列裝置)。製程有下列步驟:
至少準備三個生胚(green sheet)。
至少要提供三個足夠的層。每個層可以有一個或多個胚片。例如一個層有10個、20個或更多個胚片。例如胚片厚度可以為40μm。也可以是其他數量的胚片及不同的胚片厚度一視想要的避雷器特性而定。
在主層中打出一個空腔。
例如藉由雷射或沖子打孔。空腔完全貫穿主層。也可以在主層打出一個以上的空腔。
主層有多個空腔。空腔數量要符合在製程結束時經過一個分離步驟產生的基體數量。
將導電材料塗覆在底層及覆蓋層上形成內電極。導電材料可為例如銅(Cu),鎢(W)或鎳(Ni)。將規定之模型中的導電材料塗覆在底層及覆蓋層的外表面上。例如藉由網版印刷將導電材料塗覆在底層及覆蓋層上。
將層堆疊成一個疊層。主層置於底層及覆蓋層之間。將已印刷好之外表面的底層及覆蓋層朝內堆疊在主層上形成疊層。層要能耐受規定之溫度及壓力的。特別是以生胚(未經燒結)的狀態,藉由視所使用之有機成份(Organik)而定的溫度及壓力在ca.50°至100℃進行堆疊。選定導電材料的印刷模型,以在形成疊層時,兩側至少有部份能被導電材料蓋住主層中的空腔。
將生胚疊層分成基體。例如藉由切割或鋸開進行分離。
壓縮基體。基體要能耐受規定的溫度及壓力。
在一個特定的溫度程序中經由共燒進行層的堆疊及基體的壓縮。在一個共同的製造步驟中產生內電極及氣體放電區。因此提供一個簡單及便宜的製程。經由程序可以進一步地同時製造很多較小尺寸的基體。因此提供一種特別便宜且有效率的程序。
依據一個實施例,在下一個步驟中,將一種金屬膏塗覆在各基體兩個端面之部份外表面區域上。金屬膏為銅或鎳製。接著鍛燒金屬膏以產生外電極。外電極是金屬蓋的型式。
因此內電極以這個方式有效地接觸通電。選定外金屬化的種類及幾何形狀,製造可表面黏著的元件。經由在一個特定溫度程序中共燒-與層的堆疊及基體的壓縮一起-進行這個程序步驟。因此提供一個簡單及有效率
的程序。
依據一個實施例,層為陶瓷材料製。層為陶瓷組合。陶瓷的特性是低介電常數及良好的燒結特性。
層舉例為Al2O3。層還可以用SiO2作為燒結添加劑。可設想還有其他可與電極一起燒結的陶瓷。
依據一個實施例,在規定的溫度及大氣壓力之下藉由去除基體黏結及燒結基體來進行基體的壓縮。在這個情況下,用陶瓷材料的疊層預定溫度舉例為900℃至1200℃。在一個溫度程序中去除黏結及燒結,就不需其他的溫度程序。
依據一個實施例,層為玻璃製。層可以為玻璃製或除玻璃以外還具陶瓷成份。在這個情況下,經由玻璃轉移進行基體的壓縮。因此用於疊層的溫度會低於燒結的溫度。在這個情況下,也可以投入使用具較低熔化溫度的電極材料。
一種作為燒結添加劑的玻璃會降低燒結溫度及進行完整的壓縮。
因燒結時要保持層形狀,所以玻璃的選擇是很重要的。
依據一個實施例,導電材料在分離之後在該基體的側緣突起。因此基體可以連接到一個外接觸。
依據一個實施例,可以準備一種主層中的活化材料。活化材料至少部分要裝在空腔中。活化材料可以在打空腔之前就先裝進主層中。此外,也可以在打出鄰
接主層側面的空腔之後再裝入活化材料。活化材料為石墨。活化材料是用來簡化氣體點燃及產生火花。因此可經由程序提供特別有效率的避雷器。
依據另一個觀點說明一種防過壓的避雷器。避雷器為一種多層結構的玻璃避雷器。避雷器主要是經由上述之方法製造的。全部與程序中所述有關之特徵也適用於避雷器。
避雷器為彼此相疊裝置之層,有三個層。層可以為更多的單一層組成。
避雷器有一個空腔。空腔穿透一個層,空腔完全貫穿層。層有一個覆蓋層及一個底層。在覆蓋層及底層之間形成一個空腔所在的主層。覆蓋層及底層往下及往上鄰接空腔。在覆蓋層及底層上各有一個內電極。內電極鄰接空腔。空腔被覆蓋層及底層完全包圍封住。
經由多層元件型式的小型配置,可以提供一種小型,微型化的元件。藉由單一層上形成的內電極,可以自由地配置電極。這讓元件可以配合各種不同的安裝情況。
依據一個實施例,層為一種陶瓷材料。層可以替代性地或附帶性地為玻璃材質。這些材料特性是低介電常數及例如在燒結時能耐受高溫。
依據一個實施例,平面形成內電極。例如在各層上以條狀形成內電極。內電極往下及往上完全蓋住空腔。
經由平端面電極來降低電極內的電流負載,及更能排除熱損耗。所以平(端)面越大越好。另一方面,狹長的電極會讓電場過高,及因此更容易點燃電弧。
以下附圖並非按比例顯示。為可以能有更好的說明,個別尺寸會被放大,縮小或失真顯示。
相同或是功能相同之元件皆以同一標號來標示。
1:避雷器
3:內電極
4:空腔
5:活化材料
6:外電極
7:側緣
10:主層
11:底層
11a:外表面
12:覆蓋層
12a:外表面
13:導電材料
20:疊層
30:基體
第1圖係依據第一實施例之避雷器的剖視圖,第2圖係依據第1圖之避雷器的透視圖,第3圖係依據第二實施例之避雷器的剖視圖,第4圖係依據第3圖之避雷器的透視圖,第5圖係避雷器製程步驟,第6圖係製造避雷器時的步驟。
第1及2圖顯示一個依據第一實施例的防過壓避雷器1。避雷器1尤其係一種多層結構之玻璃避雷器。
避雷器1有一個基體30。基體30為多層結構。基體30有主層10。基體30有底層11。基體30有覆蓋層12。
主層10、底層11、覆蓋層12可以各由一或多個彼此相疊的薄膜,尤其是胚片製成。例如一個或多個主層10、底層11、覆蓋層12各由多個薄膜如由20層薄膜
形成。主層10、底層11、覆蓋層12在這個情況下是形成箔包(Folienpakete)。然而主層10、底層11、覆蓋層12也可以各只由一個薄膜形成。使用的薄膜數視膜厚度及要求的避雷器1特性而定,主層10是介於底層11及覆蓋層12之間。
主層10、底層11、覆蓋層12最好是有相同的材料組合。除一種無機黏結劑之外,主層10、底層11、覆蓋層12還使用一種在高溫有高度密封性的材料。例如主層10、底層11、覆蓋層12為陶瓷製。陶瓷的特徵是低介電常數及良好的燒結特性。主層10、底層11、覆蓋層12也可以替代性地或附帶地為玻璃製。
主層10有一個空腔4。空腔4完全貫穿主層10。空腔4完全對外是封閉。空腔4被底層11及覆蓋層12往上和往下地圍住。
空腔4的形狀是與主層10、底層11、覆蓋層12疊層方向有關之平移不變量的。尤其空腔4形狀正好是圓筒形。因此鄰接空腔4的的側緣與底層成垂直,尤其是與空腔4鄰接的底面或覆蓋面成垂直。空腔4有一個與薄膜層平行的底面及一個沿著主層10、底層11、覆蓋層12堆疊方向的高度。空腔4的高度符合主層10的厚度。
將空腔4填入氣體。氣體的種類視製造避雷器1時的氣壓而定,尤其是視燒結主層10、底層11、覆蓋層12時的燒結壓力而定。例如在排出氧氣之下進行燒結。例如氣體含氮。
在空腔4中,尤其是空腔4鄰接的主層10的側緣上,還可以使用活化材料5,例如石墨。
經由活化材料5,可以支援電弧的形成。因此活化材料5是作為點火輔助裝置。活化材料5可以作成窄條狀只覆蓋住側緣的部份區域,或是覆蓋住空腔4的整個側緣。
避雷器1還具有內電極3。內電極3各裝在覆蓋層12及底層11上。因此覆蓋層12及底層11都是有電極的層。例如內電極3為銅,鎢及/或鎳製。
內電極3走向與主層10、底層11、覆蓋層12平行。在這個實施例中,內電極3交互地延伸到基體30的一個側緣7。意謂著,內電極3是接到第一個側緣7(第1圖中的右側緣),在相關的內電極3沒有延伸到對面之基體30的第二側緣7時。第二個內電極3則是延伸到第二個側緣7(第1圖中的左側緣),並沒有延伸到對面第一個側緣7。然而也可以設想到內電極3,根本就不會延伸到側緣7,而是用來作為電弧的導電極(無明確圖示)。
內電極3往上或下鄰接空腔4。因此可以表面形成內電極3,這樣其可以由上及/或下覆蓋住空腔4。換句話說,各個內電極3至少可以完全蓋住其所在之底層11、覆蓋層12空腔4的區域。也可以選擇使用窄條形的內電極3,在空腔4中於空腔4上面及/或底面突起。
為連接內電極3,在基體30的端面上裝置外電極6,例如以金屬蓋的型式。外電極6為銅製。外電
極6在這個實施例中是裝在基體30相對的端面上。外電極6主要是藉由硬焊裝置在基體30上。內電極3是交互地與外電極6連接來接觸避雷器1。
避雷器1主要是作為SMD-元件,也就是作為可表面黏著的元件製作。避雷器1例如是用來組裝在一種印刷電路板上。
第3及4圖為一種依據第二實施例之防過壓避雷器1。以下只顯示兩個實施例之間的差異。
與第1及2圖中說明的避雷器1相反,內電極3兩側地延伸至基體30的側緣7。換句話說,每個內電極3都能延伸到基體30的側緣7。因此將這個避雷器1的替代安裝情況列入考慮。
在這個實施例中,外電極6沒有裝在基體30的端面上來接觸內電極3。因為內電極3兩側地於基體30的側緣突起,所以將外電極5相對地裝在基體30的縱向側或主表面上。外電極6尤其是以金屬蓋的型式由上及下裝在基體30上。在這裡外電極6部份於基體30端面上突起,來連接內電極3。
此外,與第1及2圖說明之特徵組合也適用於依據第3及4圖的避雷器1。
第5及6圖為製造一種避雷器的製程步驟。為依據第1至4圖之避雷器的方法。
首先準備三個生胚(green sheet),分別為主層10、底層11、覆蓋層12。主層10、底層11、覆蓋層12
為相同材料製成。為每個生胚,也就是主層10、底層11、覆蓋層12都準備一個薄膜。主要是胚片,例如陶瓷胚片。
薄膜為陶瓷粉末製成。可以考慮陶瓷基本材料為全陶瓷,其燒結溫度係低於使用的電極材料(尤其銅,鎢及/或鎳)熔化溫度,及其在燒結後在機械及電子方面有足夠的穩定度。也可以考慮使用有玻璃填料的薄膜。
也可以為每個主層10、底層11、覆蓋層12準備多個薄膜。由更多個主層薄膜製成避雷器1的主層10或主層10。由更多個底層薄膜製成避雷器1的底層11。由更多個覆蓋層薄膜製成避雷器1的覆蓋層12或覆蓋層12。
使用的薄膜數是視薄膜厚度及要求的避雷器1特性而定。例如主層10可以最多20個薄膜或厚度各為40μm。
之後在主層10中打一個空腔,例如透過雷射或沖子。空腔4是用來稍後作為氣體內部空間。空腔4完全貫穿主層10,即主層10的薄膜數。
在一個可選用的步驟中,可以將活化材料5裝入空腔4中。例如將石墨膏塗在空腔4鄰接主層10的側面上。
此外還可以在打空腔4之前在建構主層10就已裝入活化材料5。在這個情況下,尤其活化材料5可以裝在主層10的各個薄層之間。在形成空腔4時在空腔4的壁上有一個活化材料5形成的環。
在底層11及覆蓋層12上塗覆一種導電材料
13,尤其是一種金屬膏,以形成內電極3。材料13是塗在各底層11、覆蓋層12的外表面11a、12a上。將材料13印刷在底層11及覆蓋層12上,如藉由網版印刷。導電材料13可以像是,銅,鎢或鎳。
以規定模型的形式進行印刷。導電材料13可以作為貫穿條狀物使用。選定印刷模型,讓金屬區域在稍後分離疊層之後至少有部份會鄰接側緣7,及提供使用外來的接觸。選用印刷模型進一步還可以從上及從下兩側地以導電材料13蓋住一個主層10中的空腔4。
接著將具有印刷外表面11a、12a的底層11及覆蓋層12往內疊在主層10上成一個疊層20(見第6圖)。在層為生胚狀態時,在壓力及適當溫度下進行堆疊。例如在溫度80℃至100℃時進行堆疊。
在下一個步驟中將陶瓷生胚疊層20分成基體30。例如藉由切割或鋸開的方式進行這個步驟。接著在規定的溫度及壓力下以單一步驟壓縮基體30。若主層10、底層11、覆蓋層12為陶瓷製,則基體30在這個步驟就在規定的溫度及壓力下去除黏結及進行燒結。
在排出氧氣之下進行燒結。燒結溫度視使用的材料而定,會在900℃及1200℃之間。若使用的是玻璃填料的薄膜,則不經由燒結,而是經由玻璃轉移來進行壓縮程序。在這個情況下,基體30製作的溫度比進行燒結要低。
在最後一個步驟是將金屬膏塗覆在各基體
30表面的部份區域上。視內電極3的配置而定,金屬膏可以塗在各基體30的端面或主表面上(見第1至4圖)。接著鍛燒金屬膏以形成外電極6。選定外電極6的種類及幾何形狀,以產生類似多層冷凝器(MLLC)之可表面安裝的元件。
在特定溫度程序中,經由共燒進行主層10、底層11、覆蓋層12的堆疊,基體30的壓縮及鍛燒。不需要其他讓製程複雜化的溫度程序。
與傳統氣體避雷器相比,優點是不用加工處理基體,只要處理多層陣列裝置即可。得以高度自動化以及讓構造形式非常小且微型化。使用單一薄膜的結構得以進一步地自由配置內電極3。可結合表面的內電極3及僅作為窄條狀伸入空腔4中的電極。沒有往外延伸至側緣7的電極,也可以作為供電弧用的電極。
這裡對於標的的說明並不限於單一特別的實施型式。其實個別實施例的特徵-只有在技術方面是合理的-都可以隨意彼此組合在一起。
1:避雷器
3:內電極
4:空腔
5:活化材料
6:外電極
7:側緣
10:主層
11:底層
12:覆蓋層
30:基體
Claims (16)
- 一種製造避雷器(1)的方法,包含:準備主層(10)、底層(11)、覆蓋層(12),每層主層(10)、底層(11)、覆蓋層(12)至少有一個胚片,在主層(10)中打出至少一個空腔(4),在底層(11)和覆蓋層(12)上面塗上導電材料(13)形成內電極(3),經由在規定的溫度及壓力下進行共燒以將主層(10)、底層(11)、覆蓋層(12)疊成一個疊層(20),主層(10)放在底層(11)和覆蓋層(12)之間,將生胚疊層(20)分成基體(30),以及經由在規定的溫度及壓力下進行共燒以壓縮基體(30)。
- 如申請專利範圍第1項所述的方法,復包含:在各基體(30)外表面的部份區域塗上金屬膏,及烘燒金屬膏形成外電極(6)。
- 如申請專利範圍第1或2項所述的方法,其中,主層(10)、底層(11)、覆蓋層(12)使用同樣的材料組合製成。
- 如申請專利範圍第1或2項所述的方法,其中,主層(10)、底層(11)、覆蓋層(12)為陶瓷材料。
- 如申請專利範圍第4項所述的方法,其中,在規定的溫度及大氣壓力之下,藉由基體(30)的去黏結及燒結進行基體(30)的壓縮。
- 如申請專利範圍第1或2項所述的方法,其中,主層 (10)、底層(11)、覆蓋層(12)為玻璃。
- 如申請專利範圍第6項所述的方法,其中,經由玻璃轉移(glass transition)進行基體(30)壓縮。
- 如申請專利範圍第1或2項所述的方法,其中,在一個預定的樣式中,在底層(11)及覆蓋層(12)的外表面(11a、12a)上塗覆導電材料(13),底層(11)及覆蓋層(12)以受壓的外表面(11a、12a)朝內在主層(10)堆疊為一個疊層(20)。
- 如申請專利範圍第8項所述的方法,其中,選用一個主層(10)中的空腔(4)兩側部份地被以導電材料(13)覆蓋住的樣式。
- 如申請專利範圍第1或2項所述的方法,其中,藉由網版印刷在底層(11)及覆蓋層(12)上塗覆導電材料(13)。
- 如申請專利範圍第10項所述的方法,其中,導電材料(13)在分離之後在各個基體(30)的側緣(7)突起。
- 如申請專利範圍第1或2項所述的方法,復包含:準備在主層(10)用的一種活化材料(5),活化材料(5)至少要有部份是裝置在空腔(4)中。
- 一種防過壓的避雷器(1),包含多個彼此相疊的主層(10)、底層(11)、覆蓋層(12)及穿過一個主層(10)的空腔(4),避雷器(1)設置有鄰接空腔(4)的內電極(3),該空腔(4)中設置有一種活化材料(5)。
- 如申請專利範圍第13項所述的避雷器(1),其中,主層(10)、底層(11)、覆蓋層(12)有一個各具朝上及朝下之空 腔(4)的覆蓋層(12)及底層(11),和內電極(3)裝在覆蓋層(12)及底層(11)上。
- 如申請專利範圍第13或14項所述的避雷器(1),其中,主層(10)、底層(11)、覆蓋層(12)為陶瓷材料及/或玻璃。
- 如申請專利範圍第13或14項所述的避雷器(1),其中,表面有形成的電極(3),和朝下及朝上被完全蓋住的空腔(4)。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102016105541.7A DE102016105541A1 (de) | 2016-03-24 | 2016-03-24 | Verfahren zur Herstellung eines Ableiters und Ableiter |
DE102016105541.7 | 2016-03-24 | ||
??102016105541.7 | 2016-03-24 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW201806271A TW201806271A (zh) | 2018-02-16 |
TWI713278B true TWI713278B (zh) | 2020-12-11 |
Family
ID=58159056
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW106106417A TWI713278B (zh) | 2016-03-24 | 2017-02-24 | 製造避雷器的方法及避雷器 |
Country Status (6)
Country | Link |
---|---|
US (1) | US10944243B2 (zh) |
EP (1) | EP3433911B9 (zh) |
JP (1) | JP6921104B2 (zh) |
DE (1) | DE102016105541A1 (zh) |
TW (1) | TWI713278B (zh) |
WO (1) | WO2017162376A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021250099A1 (de) * | 2020-06-10 | 2021-12-16 | Tdk Electronics Ag | Überspannungsschutzelement |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000243534A (ja) * | 1999-02-17 | 2000-09-08 | Mitsubishi Materials Corp | チップ型サージアブソーバ及びその製造方法 |
TW493184B (en) * | 1999-07-09 | 2002-07-01 | Toshiba Corp | Lighting arrester and its producing method |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5576922A (en) * | 1994-05-18 | 1996-11-19 | Iriso Electronics Co., Ltd. | Surge absorbing structure, surge absorbing element, connector and circuit device using these structure and element |
JPH11144835A (ja) * | 1997-11-12 | 1999-05-28 | Tokin Corp | サージ吸収素子及びその製造方法 |
JP3508565B2 (ja) | 1998-09-10 | 2004-03-22 | 三菱マテリアル株式会社 | チップ型サージアブソーバ及びその製造方法 |
JP2000173743A (ja) * | 1998-12-09 | 2000-06-23 | Mitsubishi Materials Corp | チップ型サージアブソーバ及びその製造方法 |
US6606230B2 (en) * | 2000-06-30 | 2003-08-12 | Mitsubishi Materials Corporation | Chip-type surge absorber and method for producing the same |
JP2004127614A (ja) * | 2002-09-30 | 2004-04-22 | Mitsubishi Materials Corp | サージアブソーバ及びその製造方法 |
JP2004214005A (ja) | 2002-12-27 | 2004-07-29 | Murata Mfg Co Ltd | サージアブソーバ及びサージアブソーバアレイ |
JP2005289789A (ja) | 2004-03-08 | 2005-10-20 | Sanyo Electric Co Ltd | 誘電体磁器組成物及びそれを用いた積層セラミック部品 |
WO2008155424A1 (de) | 2007-06-21 | 2008-12-24 | Epcos Ag | Vorrichtung und modul zum schutz vor blitzen und überspannungen |
JP2009288008A (ja) | 2008-05-28 | 2009-12-10 | Kyocera Corp | 積層基板および積層基板の製造方法 |
TW200952301A (en) | 2008-06-02 | 2009-12-16 | Inpaq Technology Co Ltd | Electro-static discharge protection device with low temperature co-fire ceramic and manufacturing method thereof |
DE102009006545B4 (de) * | 2009-01-29 | 2017-08-17 | Epcos Ag | Überspannungsableiter und Anordnung von mehreren Überspannungsableitern zu einem Array |
DE102013012842A1 (de) * | 2013-08-02 | 2015-02-05 | Epcos Ag | Verfahren zur Herstellung einer Vielzahl von Ableitern im Verbund, Ableiter und Ableiterverbund |
JP6160835B2 (ja) | 2014-03-31 | 2017-07-12 | 三菱マテリアル株式会社 | 放電管及びその製造方法 |
EP3644340A3 (en) * | 2015-03-17 | 2020-05-06 | Bourns, Inc. | Flat gas discharge tube devices and methods |
DE102016105456A1 (de) * | 2016-03-23 | 2017-09-28 | Epcos Ag | Verfahren zur Herstellung einer gasdichten Metall-Keramikverbindung und Verwendung der gasdichten Metall-Keramikverbindung |
-
2016
- 2016-03-24 DE DE102016105541.7A patent/DE102016105541A1/de not_active Ceased
-
2017
- 2017-02-16 US US16/086,575 patent/US10944243B2/en active Active
- 2017-02-16 WO PCT/EP2017/053502 patent/WO2017162376A1/de active Application Filing
- 2017-02-16 JP JP2018549540A patent/JP6921104B2/ja active Active
- 2017-02-16 EP EP17706971.3A patent/EP3433911B9/de active Active
- 2017-02-24 TW TW106106417A patent/TWI713278B/zh active
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000243534A (ja) * | 1999-02-17 | 2000-09-08 | Mitsubishi Materials Corp | チップ型サージアブソーバ及びその製造方法 |
TW493184B (en) * | 1999-07-09 | 2002-07-01 | Toshiba Corp | Lighting arrester and its producing method |
Also Published As
Publication number | Publication date |
---|---|
TW201806271A (zh) | 2018-02-16 |
WO2017162376A1 (de) | 2017-09-28 |
JP2019509607A (ja) | 2019-04-04 |
JP6921104B2 (ja) | 2021-08-18 |
EP3433911B1 (de) | 2020-10-07 |
EP3433911B9 (de) | 2021-03-31 |
US20190103730A1 (en) | 2019-04-04 |
US10944243B2 (en) | 2021-03-09 |
DE102016105541A1 (de) | 2017-09-28 |
EP3433911A1 (de) | 2019-01-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101514512B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
KR101141402B1 (ko) | 적층 세라믹 커패시터 및 그 제조방법 | |
US10299383B2 (en) | Composite electronic component and resistance element | |
KR20150132972A (ko) | 적층 세라믹 전자부품 및 그 실장 기판 | |
US10134529B2 (en) | Composite electronic component and resistance element | |
KR20190121159A (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
JP7248363B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
JP5163228B2 (ja) | バリスタ | |
TWI713278B (zh) | 製造避雷器的方法及避雷器 | |
KR20190121135A (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
JP6500700B2 (ja) | 抵抗素子用の集合基板 | |
JP4765330B2 (ja) | 積層型電子部品を内蔵した多層配線基板及び多層配線基板の製造方法 | |
WO2012014692A1 (ja) | セラミック多層基板およびその製造方法 | |
KR102609156B1 (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
KR101462747B1 (ko) | 적층 세라믹 전자부품 제조방법 및 그 제조방법에 의한 적층 세라믹 전자부품 | |
KR20180004521A (ko) | 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 제조방법 | |
JP4646779B2 (ja) | 積層コンデンサ、積層コンデンサの実装構造および積層コンデンサの製造方法 | |
JP2007299777A (ja) | 積層型半導体セラミクス | |
JP2020517116A (ja) | 多層デバイス及び多層デバイスを製造するための方法 | |
TWI496175B (zh) | 陶瓷積層零件 | |
WO2024075427A1 (ja) | 積層セラミックコンデンサ | |
KR20140077347A (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
JP6064044B2 (ja) | 外部接続部を有する多層デバイス、および外部接続部を有する多層デバイスの製造方法 | |
JP7459812B2 (ja) | 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法 | |
WO2016039021A1 (ja) | Esd保護装置およびその製造方法 |