JP2004214005A - サージアブソーバ及びサージアブソーバアレイ - Google Patents
サージアブソーバ及びサージアブソーバアレイ Download PDFInfo
- Publication number
- JP2004214005A JP2004214005A JP2002381636A JP2002381636A JP2004214005A JP 2004214005 A JP2004214005 A JP 2004214005A JP 2002381636 A JP2002381636 A JP 2002381636A JP 2002381636 A JP2002381636 A JP 2002381636A JP 2004214005 A JP2004214005 A JP 2004214005A
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- electrode film
- laminate
- film
- surge absorber
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01C—RESISTORS
- H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
- H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
- H01C7/12—Overvoltage protection resistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01T—SPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
- H01T4/00—Overvoltage arresters using spark gaps
- H01T4/10—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel
- H01T4/12—Overvoltage arresters using spark gaps having a single gap or a plurality of gaps in parallel hermetically sealed
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0254—High voltage adaptations; Electrical insulation details; Overvoltage or electrostatic discharge protection ; Arrangements for regulating voltages or for using plural voltages
- H05K1/0257—Overvoltage protection
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10431—Details of mounted components
- H05K2201/10507—Involving several components
- H05K2201/10522—Adjacent components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
- H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
- H05K2201/10621—Components characterised by their electrical contacts
- H05K2201/10689—Leaded Integrated Circuit [IC] package, e.g. dual-in-line [DIL]
Abstract
【課題】プリント基板への実装面積を小さくでき、機器の小型化に対応できるサージアブソーバ及びサージアブソーバアレイを得る。
【解決手段】両側面に達する第１内部電極膜１１を設けたセラミックグリーンシート１と、両端面に達する第２内部電極膜１２を設けたセラミックグリーンシート２と、放電用の空洞１３を設けたセラミックグリーンシート３とを含む積層体を構成し、この積層体の両側面に第１内部電極膜１１の両端部とそれぞれ接続されたグランド用外部電極層を設け、さらに、この積層体の両端面に第２内部電極膜１２の両端部のそれぞれと接続された信号用外部電極層を設けたサージアブソーバ。積層体に抵抗素子を内蔵してもよい。
【選択図】 図１
【解決手段】両側面に達する第１内部電極膜１１を設けたセラミックグリーンシート１と、両端面に達する第２内部電極膜１２を設けたセラミックグリーンシート２と、放電用の空洞１３を設けたセラミックグリーンシート３とを含む積層体を構成し、この積層体の両側面に第１内部電極膜１１の両端部とそれぞれ接続されたグランド用外部電極層を設け、さらに、この積層体の両端面に第２内部電極膜１２の両端部のそれぞれと接続された信号用外部電極層を設けたサージアブソーバ。積層体に抵抗素子を内蔵してもよい。
【選択図】 図１
Description
【０００１】
【発明の属する技術分野】
本発明は、サージアブソーバ及びサージアブソーバアレイ、特に、信号ラインに侵入するサージ電圧を吸収除去するためのサージアブソーバ及びサージアブソーバアレイに関する。
【０００２】
【従来の技術と課題】
ＩＣなど外来のサージ電圧により素子が破壊しやすい電子部品に関しては、放電素子を用いたサージアブソーバが使用されている。通常は、プリント基板上に、信号ラインとグランドとの間にこの種のサージアブソーバが実装される。
【０００３】
【特許文献１】
実公昭６３−４５７４９号公報
【特許文献２】
特開平１−１０２８８４号公報
【特許文献３】
特開平５−６８１０号公報
【０００４】
ところで、従来知られているサージアブソーバは、特許文献１，２に開示されているように、セラミック製シートの積層体内に一対の内部電極と放電用の空洞を設けた２端子構造であった。
【０００５】
しかし、このような２端子構造のサージアブソーバをプリント基板へ実装するには、プリント基板上でのグランド配線の引き回しが複雑になり、広い面積が必要で、機器の小型化に対応することができなかった。
【０００６】
また、この種のサージアブソーバでは、放電素子に抵抗素子を組み合わせて用いるようにしている。放電素子を単独で用いた場合、ＩＣを保護するにはＩＣの破壊電圧以下の電圧で放電を開始させる必要があり、一般に放電開始電圧が低い放電素子を実現することは難しいからである。
【０００７】
しかし、従来では放電素子と抵抗素子とを別部品として構成していたため、プリント基板への実装に手間と時間を要し、作業コストが高く付くと共に、スペース的にもより大きな問題を生じていた。
【０００８】
特許文献３には、抵抗付きのチップバリスタを開示している。但し、バリスタのもつ静電容量は、材料及びその構造から、数ｐＦないし数１００ｐＦのものが一般的であり、高速信号を取り扱う回路では、信号波形がなまるために使用できないという問題点を有している。
【０００９】
そこで、本発明の目的は、プリント基板への実装面積を小さくでき、機器の小型化に対応できるサージアブソーバ及びサージアブソーバアレイを提供することにある。
【００１０】
本発明の他の目的は、前記目的を達成すると共に、静電容量が小さくて高速信号を取り扱う回路に適したサージアブソーバ及びサージアブソーバアレイを提供することにある。
【００１１】
【課題を解決するための手段及び作用】
以上の目的を達成するため、第１の発明に係るサージアブソーバは、絶縁体ブロックの内部に、第１内部電極膜と、第２内部電極膜と、第１及び第２内部電極膜の近接部分に位置する放電用の空洞とを設け、前記絶縁体ブロックの側面に第１内部電極膜の端部と接続されたグランド用外部電極層を設け、前記絶縁体ブロックの両端面に第２内部電極膜の両端部のそれぞれと接続された信号用外部電極層を設けたことを特徴とする。
【００１２】
第２の発明に係るサージアブソーバは、第１内部電極膜を設けた第１絶縁体シートと、第２内部電極膜を設けた第２絶縁体シートと、放電用の空洞を設け第１及び第２絶縁体シートの間に積層された第３絶縁体シートとを含む積層体を構成し、前記積層体の側面に第１内部電極膜の端部と接続されたグランド用外部電極層を設け、前記積層体の両端面に第２内部電極膜の両端部のそれぞれと接続された信号用外部電極層を設けたことを特徴とする。
【００１３】
第３の発明に係るサージアブソーバは、第２内部電極膜と、該第２内部電極膜の両側に第１内部電極膜を設けた第１絶縁体シートと、第１及び第２内部電極膜の近接部分に位置する放電用の空洞を設けた第２絶縁体シートとを含む積層体を構成し、前記積層体の両側面に第１内部電極膜の各端部と接続されたグランド用外部電極層を設け、前記積層体の両端面に第２内部電極膜の両端部のそれぞれと接続された信号用外部電極層を設けたことを特徴とする。
【００１４】
以上の構成からなる第１、第２及び第３の発明に係るサージアブソーバは、絶縁体ブロック又は積層体の両端面にそれぞれ一対の信号用外部電極層が設けられており、かつ、絶縁体ブロック又は積層体の側面に一対の信号用外部電極層の間に位置するようにグランド用外部電極層が設けられた３端子構造である。それゆえ、本発明に係るサージアブソーバを使用すれば、プリント基板上でグランド配線が信号ラインを横断する形態を採用することができ、グランド配線の引き回しが単純になり、狭い面積で実装することが可能である。
【００１５】
また、前記第１、第２及び第３の発明に係るサージアブソーバにあっては、絶縁体ブロック又は積層体の少なくとも一端面に前記第２内部電極膜の一端部と前記信号用外部電極層の一つとの間に接続された抵抗体膜を設けてもよい。これにて、放電素子と抵抗素子とを一体的に組み込んだサージアブソーバを得ることができ、抵抗素子を別付けする煩雑さやプリント基板上の実装密度の低下を招来することがなく、かつ、静電容量が小さいので高速信号を取り扱う回路に適している。
【００１６】
第４の発明に係るサージアブソーバアレイは、絶縁体ブロックの内部に、第１内部電極膜と、複数の第２内部電極膜と、第１及び第２内部電極膜の近接部分に位置する少なくとも一つの放電用の空洞とを設け、前記絶縁体ブロックの端面に第１内部電極膜の端部と接続されたグランド用外部電極層を設け、前記絶縁体ブロックの両側面に各第２内部電極膜の両端部のそれぞれと独立して接続された信号用外部電極層を設けたことを特徴とする。
【００１７】
第５の発明に係るサージアブソーバアレイは、第１内部電極膜を設けた第１絶縁体シートと、複数の第２内部電極膜を設けた第２絶縁体シートと、少なくとも一つの放電用の空洞を設け第１及び第２絶縁体シートの間に積層された第３絶縁体シートとを含む積層体を構成し、前記積層体の端面に第１内部電極膜の端部と接続されたグランド用外部電極層を設け、前記積層体の両側面に各第２内部電極膜の両端部のそれぞれと独立して接続された信号用外部電極層を設けたことを特徴とする。
【００１８】
以上の構成からなる第４及び第５の発明に係るサージアブソーバアレイは、前記第１、第２及び第３の発明に係るサージアブソーバと同様に３端子構造であり、プリント基板上でのグランド配線の引き回しが容易であり、かつ、狭い面積での実装が可能である。
【００１９】
第６の発明に係るサージアブソーバは、第１内部電極膜を設けた第１絶縁体シートと、第２内部電極膜を設けた第２絶縁体シートと、放電用の空洞を設け第１及び第２絶縁体シートの間に積層された第３絶縁体シートとを含む積層体を構成し、前記積層体の表面に抵抗体膜を設け、前記積層体の側面に第１内部電極膜の端部と接続されたグランド用外部電極層を設け、前記積層体の一端面に第２内部電極膜の一端部及び抵抗体膜の一端部と接続された一方の信号用外部電極層を設けると共に、積層体の他端面に抵抗体膜の他端部と接続された他方の信号用外部電極層を設けたことを特徴とする。
【００２０】
以上の構成からなる第６の発明に係るサージアブソーバは、前記第１、第２及び第３の発明に係るサージアブソーバと同様に３端子構造であり、プリント基板上でのグランド配線の引き回しが容易であり、かつ、狭い面積での実装が可能であることに加えて、放電素子と抵抗素子とを一体的に組み込んだサージアブソーバを得ることができ、抵抗素子を別付けする煩雑さやプリント基板上の実装密度の低下を招来することがなく、かつ、静電容量が小さいので高速信号を取り扱う回路に適している。
【００２１】
第６の発明に係るサージアブソーバにあっては、前記抵抗体膜の平面形状が積層体の両側面を結ぶ方向に対して非対称であってもよい。積層体の表面に設けた抵抗体膜の非対称な形状によって実装時の方向性を容易に識別することができる。
【００２２】
第７の発明に係るサージアブソーバは、第１内部電極膜を設けた第１絶縁体シートと、第２内部電極膜を設けた第２絶縁体シートと、放電用の空洞を設け第１及び第２絶縁体シートの間に積層された第３絶縁体シートと、抵抗体膜を設けた第４絶縁体シートとを含む積層体を構成し、前記積層体の側面に第１内部電極膜の端部と接続されたグランド用外部電極層を設け、前記積層体の一端面に第２内部電極膜の一端部及び抵抗体膜の一端部と接続された一方の信号用外部電極層を設けると共に、積層体の他端面に抵抗体膜の他端部と接続された他方の信号用外部電極層を設けたことを特徴とする。
【００２３】
以上の構成からなる第７の発明に係るサージアブソーバは、前記第６の発明に係るサージアブソーバにおいて抵抗体膜を積層体に内蔵したものであり、第６の発明に係るサージアブソーバと同様の作用効果を奏する。
【００２４】
【発明の実施の形態】
以下、本発明に係るサージアブソーバ及びサージアブソーバアレイの実施形態について、添付図面を参照して説明する。
【００２５】
（第１実施形態、図１〜図６参照）
本第１実施形態はチップ状の積層型サージアブソーバであり、図１に示すように、表面に両側面に達する第１内部電極膜１１をスクリーン印刷により設けたセラミックグリーンシート１と、裏面に両端面に達する第２内部電極膜１２をスクリーン印刷により設けたセラミックグリーンシート２と、放電用の空洞１３を設けセラミックグリーンシート１，２の間に積層されたセラミックグリーンシート３と、外層となる無地のセラミックグリーンシート８，９とから積層体１０Ａ（図２参照）を構成したものである。
【００２６】
なお、前記内部電極膜１１，１２はスクリーン印刷以外に、グラビア印刷、乾式めっき、フォトリソグラフィ等を用いて形成してもよい。
【００２７】
各シート１〜３，８，９は周知の方法で積層、圧着され、焼成されて図２に示す１ユニットの積層体１０Ａが形成される。図３はその断面構造を示す。
【００２８】
なお、シート２においては、第２内部電極膜１２が裏面に設けられているが、シート１と同様の方法で電極膜を形成したシートを反転させてもよいし、予め裏面に形成される方法を用いてもよい。
【００２９】
前記積層体１０Ａに対しては、図４に示すように、両側面に第１内部電極膜１１の両端部とそれぞれ接続されたグランド用外部電極層２１，２１が設けられ、両端面に第２内部電極膜１２の両端部のそれぞれと接続された信号用外部電極である入力外部電極層２２及び出力外部電極層２３が設けられる。各外部電極層２１，２２，２３は湿式又は乾式めっき、浸漬、塗布等の任意の方法で設けられ、必要に応じて焼き付けを行う。なお、積層体と外部電極層を同時に焼成してもよい。
【００３０】
これにて、積層方向に空洞１３を介して対向する内部電極膜１１，１２によって放電素子Ｇが形成され、図５に示す等価回路の如く、３端子構造の積層型サージアブソーバが得られる。
【００３１】
図６に本第１実施形態のサージアブソーバをプリント基板３０上に実装した状態を示す。プリント基板３０上にはＩＣ３１が実装され、その端子と接続されている信号ライン３２に信号用入力外部電極層２２が接続され、信号ライン３３に信号用出力外部電極層２３が接続される。また、グランド用外部電極層２１，２１はプリント基板３０上のグランドライン３４に接続される。
【００３２】
本第１実施形態にあっては、外部電極層２１，２２，２３を備えた３端子構造であるため、プリント基板３０上でグランドライン３４が信号ライン３２，３３を横断する形態を採用することができ、グランドライン３４の引き回しが単純になり、サージアブソーバを狭い面積で実装することが可能になった。
【００３３】
（第２実施形態、図７〜図１２参照）
本第２実施形態は前記第１実施形態に示した放電素子Ｇの複数個を一つのチップとしてアレイ構成としたものである。
【００３４】
基本的な構成は前記第１実施形態と同様であるが、セラミックグリーンシート２の裏面には複数の第２内部電極膜１２が設けられている。また、セラミックグリーンシート３には内部電極膜１１，１２の重なり部分に対応して複数の放電用の空洞１３が形成されている。
【００３５】
これらのシート１〜３，８，９を積層、焼成して１ユニットとした状態の積層体１０Ｂを図８、図９に示す。また、該積層体１０Ｂに対しては、図１０に示すように、両端面に第１内部電極膜１１の両端部とそれぞれ接続されたグランド用外部電極層２１，２１が設けられ、両側面に各第２内部電極膜１２の両端部とそれぞれ独立して接続された信号用入力外部電極層２２及び信号用出力外部電極層２３が設けられる。
【００３６】
積層体１０Ｂ内に複数の放電素子Ｇを内蔵した３端子構造のサージアブソーバアレイの等価回路は図１１に示すとおりであり、プリント基板３０上に実装した状態を図１２に示す。プリント基板３０上の信号ライン３２に信号用入力外部電極層２２が接続されると共に、信号ライン３３に信号用出力外部電極層２３が接続され、グランドライン３４にはグランド用外部電極層２１，２１が接続されることは前記第１実施形態と同様である。また、本第２実施形態の作用効果は前記第１実施形態と同様である。
【００３７】
なお、本第２実施形態において、第２内部電極膜１２は必ずしも１枚のシート２上に形成される必要はなく、複数枚のセラミックグリーンシート上に分散して（例えば千鳥状に）形成されてもよい。
【００３８】
（第３実施形態、図１３参照）
本第３実施形態は前記第１実施形態と同様に１素子の積層型サージアブソーバとしたものであるが、１枚のセラミックグリーンシート１の表面に両端面に達する第２内部電極膜１２を設けると共に、該第２内部電極膜１２の両側に両端面に達する第１内部電極膜１１，１１を設けたものである。
【００３９】
また、セラミックグリーンシート２には内部電極膜１１，１２の近接部分に位置する放電用の空洞１３が形成されている。なお、セラミックグリーンシート２は二つの空洞１３，１３を形成したセラミックグリーンシート２’に代えてもよい。
【００４０】
以上のシート１，２及び外層となる無地のセラミックグリーンシート８，９を積層、焼成して１ユニットとした積層体は、図４に示した積層体１０Ａと同様の外観を有し、図５と同様の等価回路として構成されている。また、プリント基板への実装状態は図６に示したとおりである。
【００４１】
（第４実施形態、図１４〜図２０参照）
本第４実施形態は前記第１実施形態である１素子の積層型サージアブソーバに抵抗素子Ｒを組み込んだものである。
【００４２】
まず、前記第１実施形態と同様の構成からなる積層体１０Ａを製作し（図１４〜図１６参照）、積層体１０Ａに対して一端面に第２内部電極膜１２の一端部と接続された抵抗体膜１４を外部電極層と同様の方法を用いて形成する（図１７、図１８参照）。この抵抗体膜１４には、カーボン抵抗やサーメット抵抗等の材料を焼き付けたり、これらの抵抗材料を含有した樹脂を塗布することにより形成される。あるいは、これらの抵抗材料からなるシートを貼着してもよい。
【００４３】
次に、積層体１０Ａに対して、図１９に示すように、両側面に第１内部電極膜１１の両端部とそれぞれ接続されたグランド用外部電極層２１，２１が設けられ、一端面に第２内部電極膜１２の一端部と接続された信号用入力外部電極層２２が設けられ、他端面に前記抵抗体膜１４を被覆する信号用出力外部電極層２３が設けられる。
【００４４】
このように積層体１０Ａ内に放電素子Ｇ及び抵抗体膜１４（抵抗素子Ｒ）を内蔵した３端子構造のサージアブソーバの等価回路は図２０に示すとおりであり、プリント基板３０上に実装した状態は図６と同様である。本第４実施形態の作用効果は前記第１実施形態の作用効果に加えて、抵抗素子Ｒを別付けする煩雑さが解消される。また、バリスタと異なって静電容量が小さいため、高速信号を取り扱う回路に最適である。
【００４５】
なお、本第４実施形態において、前記抵抗体膜１４は信号用出力外部電極層２３側に形成しているが、信号用入力外部電極層２２側に形成してもよく、あるいは両方に形成してもよい。
【００４６】
（第５実施形態、図２１〜図２６参照）
本第５実施形態は前記第４実施形態と同様に１素子の積層型サージアブソーバに抵抗素子Ｒを組み込んだものであり、図２４に示すように、抵抗体膜１５を積層体１０Ｃの表面に形成したものである。
【００４７】
まず、前記第１実施形態と基本的に同様の構成からなる積層体１０Ｃを製作する（図２１〜図２３参照）。ここで、セラミックグリーンシート２の裏面に形成される第２内部電極膜１２’は、該シート２の中央部から一端面にのみ達している。そして、積層体１０Ｃの表面に両端面に達する抵抗体膜１５を塗布して焼成する（図２４参照）。抵抗体膜１５は前記第４実施形態で示した抵抗体膜１４と同じ材料を使用することができる。
【００４８】
次に、積層体１０Ｃに対して、図２５に示すように、両側面に第１内部電極膜１１の両端部とそれぞれ接続されたグランド用外部電極層２１、２１が設けられ、一端面に第２内部電極膜１２’ の一端部及び抵抗体膜１５の一端部と接続された信号用入力外部電極層２２が設けられ、他端面に抵抗体膜１５の他端部と接続された信号用出力外部電極層２３が設けられる。なお、積層体１０Ｃに外部電極層２２，２３を形成した後に抵抗体膜１５を形成してもよい。
【００４９】
このように積層体１０Ｃ内に放電素子Ｇを内蔵すると共に表面に抵抗体膜１５（抵抗素子Ｒ）を設けた３端子構造のサージアブソーバの等価回路は図２６に示すとおりであり、プリント基板３０上に実装した状態は図６と同様である。また、本第５実施形態の作用効果は前記第４実施形態の作用効果と同様である。
【００５０】
（第６実施形態、図２７参照）
本第６実施形態は抵抗素子Ｒを組み込んだ１素子の積層型サージアブソーバである点は前記第５実施形態と基本的には同様である。異なるのは、積層体１０Ｃの表面に設けた抵抗体膜１５’の平面形状が積層体１０Ｃの両側面を結ぶ方向Ａに対して左右非対称である点である。
【００５１】
即ち、抵抗体膜１５’は一端部が他端部よりも幅広い平面形状とされている。これにて、プリント基板へ実装する際に信号用外部電極層２２，２３の方向性を容易に識別することができ、装着方向を誤るといったミスが未然に防止される。なお、一端部側と他端部側のどちらを幅広くするかは任意である。
【００５２】
（第７実施形態、図２８〜図３１参照）
本第７実施形態は１素子の積層型サージアブソーバに抵抗体膜１５からなる抵抗素子Ｒを組み込んだものであることは前記第５実施形態と同様である。詳しくは、図２８に示すように、セラミックグリーンシート４の表面に両端面に達する抵抗体膜１５を設け、該シート４を前述したシート１〜３，７〜９と共に積層、圧着し、焼成して図２９に示す１ユニットの積層体１０Ｄに形成される。図３０はその断面構造を示す。
【００５３】
前記積層体１０Ｄに対しては、図３１に示すように、外部電極層２１，２２，２３が形成され、放電素子Ｇ及び抵抗素子Ｒを内蔵したサージアブソーバが得られる。その等価回路は前記第６実施形態と同様である（図２６参照）。また、作用効果も第６実施形態と同様である。
【００５４】
（他の実施形態）
なお、本発明に係るサージアブソーバ及びサージアブソーバアレイは前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更できる。
【００５５】
例えば、放電素子を構成する内部電極膜の形状や空洞の形状は任意であり、抵抗素子を構成する抵抗体膜の形状も任意である。
【００５６】
また、前記実施形態では、複数枚のセラミックグリーンシートを積層した積層体により絶縁体ブロックを構成したものを示したが、例えば、絶縁材料をモールド成形することにより絶縁体ブロックを形成してもよい。この場合、内部電極膜としては、前記実施形態のような方法で形成する以外に、金属板等を用いて構成することも可能である。
【００５７】
また、前記実施形態において、グランド用外部電極層は積層体の両側面にそれぞれ一つずつ形成されたものであったが、積層体の両側面及び上下面の４面に跨って腹巻き状になるように形成してもよい。また、第１及び第２内部電極膜はそれぞれ１枚ずつ設けられているが、第１内部電極及び／又は第２内部電極を複数枚用いて並列接続してもよい。
【００５８】
また、放電用の空洞を形成するセラミックグリーンシートは１枚で構成しているが、複数枚のシートで空洞を構成してもよいし、空洞を構成するシートを他のシート（例えば、内部電極膜が形成されているシートより厚いシートにしてもよい。また、内部電極膜はセラミックグリーンシートの表面又は裏面に形成されているが、シート内に埋め込んで形成してもよい。あるいは、シートの表裏面に露出するように形成してもよい。
【００５９】
さらに、前記実施形態では、放電用の空洞を第１内部電極膜と第２内部電極膜との間に介在するように近接させたり、第１内部電極膜及び第２内部電極膜の上方に近接させたりしているが、第１内部電極膜と第２内部電極膜との間で放電が可能であれば、空洞をどのような形態で近接させてもよい。また、空洞の形状や大きさも任意であり、例えば、第２実施形態のようなアレイの場合には、複数の放電素子に跨るような大きな空洞を形成してもよい。
【００６０】
【発明の効果】
以上の説明で明らかなように、本発明に係るサージアブソーバ及びサージアブソーバアレイは３端子構造としたため、プリント基板上でのグランド配線の引き回しが単純になり、狭い面積で実装することができる。
【００６１】
また、本発明に係るサージアブソーバは抵抗体膜をも組み込むようにしたため、抵抗素子をプリント基板に別付けする煩雑さや実装密度の低下が解消され、かつ、放電素子の静電容量が小さいので高速信号を取り扱う回路に適している。
【図面の簡単な説明】
【図１】本発明の第１実施形態であるサージアブソーバの積層体を構成するシートを示す分解斜視図である。
【図２】図１の各シートを積層した状態を示す斜視図である。
【図３】図１の各シートを積層した状態を示す断面図である。
【図４】図２の積層体に外部電極層を形成した状態を示す斜視図である。
【図５】第１実施形態であるサージアブソーバの等価回路図である。
【図６】第１実施形態であるサージアブソーバをプリント基板上に実装した状態を示す平面図である。
【図７】本発明の第２実施形態であるサージアブソーバアレイの積層体を構成するシートを示す分解斜視図である。
【図８】図７の各シートを積層した状態を示す斜視図である。
【図９】図７の各シートを積層した状態を示す断面図である。
【図１０】図８の積層体に外部電極層を形成した状態を示す斜視図である。
【図１１】第２実施形態であるサージアブソーバアレイの等価回路図である。
【図１２】第２実施形態であるサージアブソーバアレイをプリント基板上に実装した状態を示す平面図である。
【図１３】本発明の第３実施形態であるサージアブソーバアレイの積層体を構成するシートを示す分解斜視図である。
【図１４】本発明の第４実施形態であるサージアブソーバの積層体を構成するシートを示す分解斜視図である。
【図１５】図１４の各シートを積層した状態を示す斜視図である。
【図１６】図１４の各シートを積層した状態を示す断面図である。
【図１７】図１５の積層体に抵抗体膜を形成した状態を示す斜視図である。
【図１８】図１５の積層体に抵抗体膜を形成した状態を示す断面図である。
【図１９】図１７の積層体に外部電極層を形成した状態を示す斜視図である。
【図２０】第４実施形態であるサージアブソーバの等価回路図である。
【図２１】本発明の第５実施形態であるサージアブソーバの積層体を構成するシートを示す分解斜視図である。
【図２２】図２１の各シートを積層した状態を示す斜視図である。
【図２３】図２１の各シートを積層した状態を示す断面図である。
【図２４】図２２の積層体の表面に抵抗体膜を形成した状態を示す斜視図である。
【図２５】図２４の積層体に外部電極層を形成した状態を示す斜視図である。
【図２６】第５実施形態であるサージアブソーバの等価回路図である。
【図２７】本発明の第６実施形態であるサージアブソーバを示す斜視図である。
【図２８】本発明の第７実施形態であるサージアブソーバの積層体を構成するシートを示す分解斜視図である。
【図２９】図２８の各シートを積層した状態を示す斜視図である。
【図３０】図２８の各シートを積層した状態を示す断面図である。
【図３１】図２９の積層体に外部電極を形成した状態を示す斜視図である。
【符号の説明】
１，２，２’，３，４…セラミックグリーンシート
１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ…積層体
１１…第１内部電極膜
１２，１２’…第２内部電極膜
１３…空洞
１４，１５，１５’…抵抗体膜
２１…グランド用外部電極層
２２…信号用入力外部電極層
２３…信号用出力外部電極層
【発明の属する技術分野】
本発明は、サージアブソーバ及びサージアブソーバアレイ、特に、信号ラインに侵入するサージ電圧を吸収除去するためのサージアブソーバ及びサージアブソーバアレイに関する。
【０００２】
【従来の技術と課題】
ＩＣなど外来のサージ電圧により素子が破壊しやすい電子部品に関しては、放電素子を用いたサージアブソーバが使用されている。通常は、プリント基板上に、信号ラインとグランドとの間にこの種のサージアブソーバが実装される。
【０００３】
【特許文献１】
実公昭６３−４５７４９号公報
【特許文献２】
特開平１−１０２８８４号公報
【特許文献３】
特開平５−６８１０号公報
【０００４】
ところで、従来知られているサージアブソーバは、特許文献１，２に開示されているように、セラミック製シートの積層体内に一対の内部電極と放電用の空洞を設けた２端子構造であった。
【０００５】
しかし、このような２端子構造のサージアブソーバをプリント基板へ実装するには、プリント基板上でのグランド配線の引き回しが複雑になり、広い面積が必要で、機器の小型化に対応することができなかった。
【０００６】
また、この種のサージアブソーバでは、放電素子に抵抗素子を組み合わせて用いるようにしている。放電素子を単独で用いた場合、ＩＣを保護するにはＩＣの破壊電圧以下の電圧で放電を開始させる必要があり、一般に放電開始電圧が低い放電素子を実現することは難しいからである。
【０００７】
しかし、従来では放電素子と抵抗素子とを別部品として構成していたため、プリント基板への実装に手間と時間を要し、作業コストが高く付くと共に、スペース的にもより大きな問題を生じていた。
【０００８】
特許文献３には、抵抗付きのチップバリスタを開示している。但し、バリスタのもつ静電容量は、材料及びその構造から、数ｐＦないし数１００ｐＦのものが一般的であり、高速信号を取り扱う回路では、信号波形がなまるために使用できないという問題点を有している。
【０００９】
そこで、本発明の目的は、プリント基板への実装面積を小さくでき、機器の小型化に対応できるサージアブソーバ及びサージアブソーバアレイを提供することにある。
【００１０】
本発明の他の目的は、前記目的を達成すると共に、静電容量が小さくて高速信号を取り扱う回路に適したサージアブソーバ及びサージアブソーバアレイを提供することにある。
【００１１】
【課題を解決するための手段及び作用】
以上の目的を達成するため、第１の発明に係るサージアブソーバは、絶縁体ブロックの内部に、第１内部電極膜と、第２内部電極膜と、第１及び第２内部電極膜の近接部分に位置する放電用の空洞とを設け、前記絶縁体ブロックの側面に第１内部電極膜の端部と接続されたグランド用外部電極層を設け、前記絶縁体ブロックの両端面に第２内部電極膜の両端部のそれぞれと接続された信号用外部電極層を設けたことを特徴とする。
【００１２】
第２の発明に係るサージアブソーバは、第１内部電極膜を設けた第１絶縁体シートと、第２内部電極膜を設けた第２絶縁体シートと、放電用の空洞を設け第１及び第２絶縁体シートの間に積層された第３絶縁体シートとを含む積層体を構成し、前記積層体の側面に第１内部電極膜の端部と接続されたグランド用外部電極層を設け、前記積層体の両端面に第２内部電極膜の両端部のそれぞれと接続された信号用外部電極層を設けたことを特徴とする。
【００１３】
第３の発明に係るサージアブソーバは、第２内部電極膜と、該第２内部電極膜の両側に第１内部電極膜を設けた第１絶縁体シートと、第１及び第２内部電極膜の近接部分に位置する放電用の空洞を設けた第２絶縁体シートとを含む積層体を構成し、前記積層体の両側面に第１内部電極膜の各端部と接続されたグランド用外部電極層を設け、前記積層体の両端面に第２内部電極膜の両端部のそれぞれと接続された信号用外部電極層を設けたことを特徴とする。
【００１４】
以上の構成からなる第１、第２及び第３の発明に係るサージアブソーバは、絶縁体ブロック又は積層体の両端面にそれぞれ一対の信号用外部電極層が設けられており、かつ、絶縁体ブロック又は積層体の側面に一対の信号用外部電極層の間に位置するようにグランド用外部電極層が設けられた３端子構造である。それゆえ、本発明に係るサージアブソーバを使用すれば、プリント基板上でグランド配線が信号ラインを横断する形態を採用することができ、グランド配線の引き回しが単純になり、狭い面積で実装することが可能である。
【００１５】
また、前記第１、第２及び第３の発明に係るサージアブソーバにあっては、絶縁体ブロック又は積層体の少なくとも一端面に前記第２内部電極膜の一端部と前記信号用外部電極層の一つとの間に接続された抵抗体膜を設けてもよい。これにて、放電素子と抵抗素子とを一体的に組み込んだサージアブソーバを得ることができ、抵抗素子を別付けする煩雑さやプリント基板上の実装密度の低下を招来することがなく、かつ、静電容量が小さいので高速信号を取り扱う回路に適している。
【００１６】
第４の発明に係るサージアブソーバアレイは、絶縁体ブロックの内部に、第１内部電極膜と、複数の第２内部電極膜と、第１及び第２内部電極膜の近接部分に位置する少なくとも一つの放電用の空洞とを設け、前記絶縁体ブロックの端面に第１内部電極膜の端部と接続されたグランド用外部電極層を設け、前記絶縁体ブロックの両側面に各第２内部電極膜の両端部のそれぞれと独立して接続された信号用外部電極層を設けたことを特徴とする。
【００１７】
第５の発明に係るサージアブソーバアレイは、第１内部電極膜を設けた第１絶縁体シートと、複数の第２内部電極膜を設けた第２絶縁体シートと、少なくとも一つの放電用の空洞を設け第１及び第２絶縁体シートの間に積層された第３絶縁体シートとを含む積層体を構成し、前記積層体の端面に第１内部電極膜の端部と接続されたグランド用外部電極層を設け、前記積層体の両側面に各第２内部電極膜の両端部のそれぞれと独立して接続された信号用外部電極層を設けたことを特徴とする。
【００１８】
以上の構成からなる第４及び第５の発明に係るサージアブソーバアレイは、前記第１、第２及び第３の発明に係るサージアブソーバと同様に３端子構造であり、プリント基板上でのグランド配線の引き回しが容易であり、かつ、狭い面積での実装が可能である。
【００１９】
第６の発明に係るサージアブソーバは、第１内部電極膜を設けた第１絶縁体シートと、第２内部電極膜を設けた第２絶縁体シートと、放電用の空洞を設け第１及び第２絶縁体シートの間に積層された第３絶縁体シートとを含む積層体を構成し、前記積層体の表面に抵抗体膜を設け、前記積層体の側面に第１内部電極膜の端部と接続されたグランド用外部電極層を設け、前記積層体の一端面に第２内部電極膜の一端部及び抵抗体膜の一端部と接続された一方の信号用外部電極層を設けると共に、積層体の他端面に抵抗体膜の他端部と接続された他方の信号用外部電極層を設けたことを特徴とする。
【００２０】
以上の構成からなる第６の発明に係るサージアブソーバは、前記第１、第２及び第３の発明に係るサージアブソーバと同様に３端子構造であり、プリント基板上でのグランド配線の引き回しが容易であり、かつ、狭い面積での実装が可能であることに加えて、放電素子と抵抗素子とを一体的に組み込んだサージアブソーバを得ることができ、抵抗素子を別付けする煩雑さやプリント基板上の実装密度の低下を招来することがなく、かつ、静電容量が小さいので高速信号を取り扱う回路に適している。
【００２１】
第６の発明に係るサージアブソーバにあっては、前記抵抗体膜の平面形状が積層体の両側面を結ぶ方向に対して非対称であってもよい。積層体の表面に設けた抵抗体膜の非対称な形状によって実装時の方向性を容易に識別することができる。
【００２２】
第７の発明に係るサージアブソーバは、第１内部電極膜を設けた第１絶縁体シートと、第２内部電極膜を設けた第２絶縁体シートと、放電用の空洞を設け第１及び第２絶縁体シートの間に積層された第３絶縁体シートと、抵抗体膜を設けた第４絶縁体シートとを含む積層体を構成し、前記積層体の側面に第１内部電極膜の端部と接続されたグランド用外部電極層を設け、前記積層体の一端面に第２内部電極膜の一端部及び抵抗体膜の一端部と接続された一方の信号用外部電極層を設けると共に、積層体の他端面に抵抗体膜の他端部と接続された他方の信号用外部電極層を設けたことを特徴とする。
【００２３】
以上の構成からなる第７の発明に係るサージアブソーバは、前記第６の発明に係るサージアブソーバにおいて抵抗体膜を積層体に内蔵したものであり、第６の発明に係るサージアブソーバと同様の作用効果を奏する。
【００２４】
【発明の実施の形態】
以下、本発明に係るサージアブソーバ及びサージアブソーバアレイの実施形態について、添付図面を参照して説明する。
【００２５】
（第１実施形態、図１〜図６参照）
本第１実施形態はチップ状の積層型サージアブソーバであり、図１に示すように、表面に両側面に達する第１内部電極膜１１をスクリーン印刷により設けたセラミックグリーンシート１と、裏面に両端面に達する第２内部電極膜１２をスクリーン印刷により設けたセラミックグリーンシート２と、放電用の空洞１３を設けセラミックグリーンシート１，２の間に積層されたセラミックグリーンシート３と、外層となる無地のセラミックグリーンシート８，９とから積層体１０Ａ（図２参照）を構成したものである。
【００２６】
なお、前記内部電極膜１１，１２はスクリーン印刷以外に、グラビア印刷、乾式めっき、フォトリソグラフィ等を用いて形成してもよい。
【００２７】
各シート１〜３，８，９は周知の方法で積層、圧着され、焼成されて図２に示す１ユニットの積層体１０Ａが形成される。図３はその断面構造を示す。
【００２８】
なお、シート２においては、第２内部電極膜１２が裏面に設けられているが、シート１と同様の方法で電極膜を形成したシートを反転させてもよいし、予め裏面に形成される方法を用いてもよい。
【００２９】
前記積層体１０Ａに対しては、図４に示すように、両側面に第１内部電極膜１１の両端部とそれぞれ接続されたグランド用外部電極層２１，２１が設けられ、両端面に第２内部電極膜１２の両端部のそれぞれと接続された信号用外部電極である入力外部電極層２２及び出力外部電極層２３が設けられる。各外部電極層２１，２２，２３は湿式又は乾式めっき、浸漬、塗布等の任意の方法で設けられ、必要に応じて焼き付けを行う。なお、積層体と外部電極層を同時に焼成してもよい。
【００３０】
これにて、積層方向に空洞１３を介して対向する内部電極膜１１，１２によって放電素子Ｇが形成され、図５に示す等価回路の如く、３端子構造の積層型サージアブソーバが得られる。
【００３１】
図６に本第１実施形態のサージアブソーバをプリント基板３０上に実装した状態を示す。プリント基板３０上にはＩＣ３１が実装され、その端子と接続されている信号ライン３２に信号用入力外部電極層２２が接続され、信号ライン３３に信号用出力外部電極層２３が接続される。また、グランド用外部電極層２１，２１はプリント基板３０上のグランドライン３４に接続される。
【００３２】
本第１実施形態にあっては、外部電極層２１，２２，２３を備えた３端子構造であるため、プリント基板３０上でグランドライン３４が信号ライン３２，３３を横断する形態を採用することができ、グランドライン３４の引き回しが単純になり、サージアブソーバを狭い面積で実装することが可能になった。
【００３３】
（第２実施形態、図７〜図１２参照）
本第２実施形態は前記第１実施形態に示した放電素子Ｇの複数個を一つのチップとしてアレイ構成としたものである。
【００３４】
基本的な構成は前記第１実施形態と同様であるが、セラミックグリーンシート２の裏面には複数の第２内部電極膜１２が設けられている。また、セラミックグリーンシート３には内部電極膜１１，１２の重なり部分に対応して複数の放電用の空洞１３が形成されている。
【００３５】
これらのシート１〜３，８，９を積層、焼成して１ユニットとした状態の積層体１０Ｂを図８、図９に示す。また、該積層体１０Ｂに対しては、図１０に示すように、両端面に第１内部電極膜１１の両端部とそれぞれ接続されたグランド用外部電極層２１，２１が設けられ、両側面に各第２内部電極膜１２の両端部とそれぞれ独立して接続された信号用入力外部電極層２２及び信号用出力外部電極層２３が設けられる。
【００３６】
積層体１０Ｂ内に複数の放電素子Ｇを内蔵した３端子構造のサージアブソーバアレイの等価回路は図１１に示すとおりであり、プリント基板３０上に実装した状態を図１２に示す。プリント基板３０上の信号ライン３２に信号用入力外部電極層２２が接続されると共に、信号ライン３３に信号用出力外部電極層２３が接続され、グランドライン３４にはグランド用外部電極層２１，２１が接続されることは前記第１実施形態と同様である。また、本第２実施形態の作用効果は前記第１実施形態と同様である。
【００３７】
なお、本第２実施形態において、第２内部電極膜１２は必ずしも１枚のシート２上に形成される必要はなく、複数枚のセラミックグリーンシート上に分散して（例えば千鳥状に）形成されてもよい。
【００３８】
（第３実施形態、図１３参照）
本第３実施形態は前記第１実施形態と同様に１素子の積層型サージアブソーバとしたものであるが、１枚のセラミックグリーンシート１の表面に両端面に達する第２内部電極膜１２を設けると共に、該第２内部電極膜１２の両側に両端面に達する第１内部電極膜１１，１１を設けたものである。
【００３９】
また、セラミックグリーンシート２には内部電極膜１１，１２の近接部分に位置する放電用の空洞１３が形成されている。なお、セラミックグリーンシート２は二つの空洞１３，１３を形成したセラミックグリーンシート２’に代えてもよい。
【００４０】
以上のシート１，２及び外層となる無地のセラミックグリーンシート８，９を積層、焼成して１ユニットとした積層体は、図４に示した積層体１０Ａと同様の外観を有し、図５と同様の等価回路として構成されている。また、プリント基板への実装状態は図６に示したとおりである。
【００４１】
（第４実施形態、図１４〜図２０参照）
本第４実施形態は前記第１実施形態である１素子の積層型サージアブソーバに抵抗素子Ｒを組み込んだものである。
【００４２】
まず、前記第１実施形態と同様の構成からなる積層体１０Ａを製作し（図１４〜図１６参照）、積層体１０Ａに対して一端面に第２内部電極膜１２の一端部と接続された抵抗体膜１４を外部電極層と同様の方法を用いて形成する（図１７、図１８参照）。この抵抗体膜１４には、カーボン抵抗やサーメット抵抗等の材料を焼き付けたり、これらの抵抗材料を含有した樹脂を塗布することにより形成される。あるいは、これらの抵抗材料からなるシートを貼着してもよい。
【００４３】
次に、積層体１０Ａに対して、図１９に示すように、両側面に第１内部電極膜１１の両端部とそれぞれ接続されたグランド用外部電極層２１，２１が設けられ、一端面に第２内部電極膜１２の一端部と接続された信号用入力外部電極層２２が設けられ、他端面に前記抵抗体膜１４を被覆する信号用出力外部電極層２３が設けられる。
【００４４】
このように積層体１０Ａ内に放電素子Ｇ及び抵抗体膜１４（抵抗素子Ｒ）を内蔵した３端子構造のサージアブソーバの等価回路は図２０に示すとおりであり、プリント基板３０上に実装した状態は図６と同様である。本第４実施形態の作用効果は前記第１実施形態の作用効果に加えて、抵抗素子Ｒを別付けする煩雑さが解消される。また、バリスタと異なって静電容量が小さいため、高速信号を取り扱う回路に最適である。
【００４５】
なお、本第４実施形態において、前記抵抗体膜１４は信号用出力外部電極層２３側に形成しているが、信号用入力外部電極層２２側に形成してもよく、あるいは両方に形成してもよい。
【００４６】
（第５実施形態、図２１〜図２６参照）
本第５実施形態は前記第４実施形態と同様に１素子の積層型サージアブソーバに抵抗素子Ｒを組み込んだものであり、図２４に示すように、抵抗体膜１５を積層体１０Ｃの表面に形成したものである。
【００４７】
まず、前記第１実施形態と基本的に同様の構成からなる積層体１０Ｃを製作する（図２１〜図２３参照）。ここで、セラミックグリーンシート２の裏面に形成される第２内部電極膜１２’は、該シート２の中央部から一端面にのみ達している。そして、積層体１０Ｃの表面に両端面に達する抵抗体膜１５を塗布して焼成する（図２４参照）。抵抗体膜１５は前記第４実施形態で示した抵抗体膜１４と同じ材料を使用することができる。
【００４８】
次に、積層体１０Ｃに対して、図２５に示すように、両側面に第１内部電極膜１１の両端部とそれぞれ接続されたグランド用外部電極層２１、２１が設けられ、一端面に第２内部電極膜１２’ の一端部及び抵抗体膜１５の一端部と接続された信号用入力外部電極層２２が設けられ、他端面に抵抗体膜１５の他端部と接続された信号用出力外部電極層２３が設けられる。なお、積層体１０Ｃに外部電極層２２，２３を形成した後に抵抗体膜１５を形成してもよい。
【００４９】
このように積層体１０Ｃ内に放電素子Ｇを内蔵すると共に表面に抵抗体膜１５（抵抗素子Ｒ）を設けた３端子構造のサージアブソーバの等価回路は図２６に示すとおりであり、プリント基板３０上に実装した状態は図６と同様である。また、本第５実施形態の作用効果は前記第４実施形態の作用効果と同様である。
【００５０】
（第６実施形態、図２７参照）
本第６実施形態は抵抗素子Ｒを組み込んだ１素子の積層型サージアブソーバである点は前記第５実施形態と基本的には同様である。異なるのは、積層体１０Ｃの表面に設けた抵抗体膜１５’の平面形状が積層体１０Ｃの両側面を結ぶ方向Ａに対して左右非対称である点である。
【００５１】
即ち、抵抗体膜１５’は一端部が他端部よりも幅広い平面形状とされている。これにて、プリント基板へ実装する際に信号用外部電極層２２，２３の方向性を容易に識別することができ、装着方向を誤るといったミスが未然に防止される。なお、一端部側と他端部側のどちらを幅広くするかは任意である。
【００５２】
（第７実施形態、図２８〜図３１参照）
本第７実施形態は１素子の積層型サージアブソーバに抵抗体膜１５からなる抵抗素子Ｒを組み込んだものであることは前記第５実施形態と同様である。詳しくは、図２８に示すように、セラミックグリーンシート４の表面に両端面に達する抵抗体膜１５を設け、該シート４を前述したシート１〜３，７〜９と共に積層、圧着し、焼成して図２９に示す１ユニットの積層体１０Ｄに形成される。図３０はその断面構造を示す。
【００５３】
前記積層体１０Ｄに対しては、図３１に示すように、外部電極層２１，２２，２３が形成され、放電素子Ｇ及び抵抗素子Ｒを内蔵したサージアブソーバが得られる。その等価回路は前記第６実施形態と同様である（図２６参照）。また、作用効果も第６実施形態と同様である。
【００５４】
（他の実施形態）
なお、本発明に係るサージアブソーバ及びサージアブソーバアレイは前記実施形態に限定するものではなく、その要旨の範囲内で種々に変更できる。
【００５５】
例えば、放電素子を構成する内部電極膜の形状や空洞の形状は任意であり、抵抗素子を構成する抵抗体膜の形状も任意である。
【００５６】
また、前記実施形態では、複数枚のセラミックグリーンシートを積層した積層体により絶縁体ブロックを構成したものを示したが、例えば、絶縁材料をモールド成形することにより絶縁体ブロックを形成してもよい。この場合、内部電極膜としては、前記実施形態のような方法で形成する以外に、金属板等を用いて構成することも可能である。
【００５７】
また、前記実施形態において、グランド用外部電極層は積層体の両側面にそれぞれ一つずつ形成されたものであったが、積層体の両側面及び上下面の４面に跨って腹巻き状になるように形成してもよい。また、第１及び第２内部電極膜はそれぞれ１枚ずつ設けられているが、第１内部電極及び／又は第２内部電極を複数枚用いて並列接続してもよい。
【００５８】
また、放電用の空洞を形成するセラミックグリーンシートは１枚で構成しているが、複数枚のシートで空洞を構成してもよいし、空洞を構成するシートを他のシート（例えば、内部電極膜が形成されているシートより厚いシートにしてもよい。また、内部電極膜はセラミックグリーンシートの表面又は裏面に形成されているが、シート内に埋め込んで形成してもよい。あるいは、シートの表裏面に露出するように形成してもよい。
【００５９】
さらに、前記実施形態では、放電用の空洞を第１内部電極膜と第２内部電極膜との間に介在するように近接させたり、第１内部電極膜及び第２内部電極膜の上方に近接させたりしているが、第１内部電極膜と第２内部電極膜との間で放電が可能であれば、空洞をどのような形態で近接させてもよい。また、空洞の形状や大きさも任意であり、例えば、第２実施形態のようなアレイの場合には、複数の放電素子に跨るような大きな空洞を形成してもよい。
【００６０】
【発明の効果】
以上の説明で明らかなように、本発明に係るサージアブソーバ及びサージアブソーバアレイは３端子構造としたため、プリント基板上でのグランド配線の引き回しが単純になり、狭い面積で実装することができる。
【００６１】
また、本発明に係るサージアブソーバは抵抗体膜をも組み込むようにしたため、抵抗素子をプリント基板に別付けする煩雑さや実装密度の低下が解消され、かつ、放電素子の静電容量が小さいので高速信号を取り扱う回路に適している。
【図面の簡単な説明】
【図１】本発明の第１実施形態であるサージアブソーバの積層体を構成するシートを示す分解斜視図である。
【図２】図１の各シートを積層した状態を示す斜視図である。
【図３】図１の各シートを積層した状態を示す断面図である。
【図４】図２の積層体に外部電極層を形成した状態を示す斜視図である。
【図５】第１実施形態であるサージアブソーバの等価回路図である。
【図６】第１実施形態であるサージアブソーバをプリント基板上に実装した状態を示す平面図である。
【図７】本発明の第２実施形態であるサージアブソーバアレイの積層体を構成するシートを示す分解斜視図である。
【図８】図７の各シートを積層した状態を示す斜視図である。
【図９】図７の各シートを積層した状態を示す断面図である。
【図１０】図８の積層体に外部電極層を形成した状態を示す斜視図である。
【図１１】第２実施形態であるサージアブソーバアレイの等価回路図である。
【図１２】第２実施形態であるサージアブソーバアレイをプリント基板上に実装した状態を示す平面図である。
【図１３】本発明の第３実施形態であるサージアブソーバアレイの積層体を構成するシートを示す分解斜視図である。
【図１４】本発明の第４実施形態であるサージアブソーバの積層体を構成するシートを示す分解斜視図である。
【図１５】図１４の各シートを積層した状態を示す斜視図である。
【図１６】図１４の各シートを積層した状態を示す断面図である。
【図１７】図１５の積層体に抵抗体膜を形成した状態を示す斜視図である。
【図１８】図１５の積層体に抵抗体膜を形成した状態を示す断面図である。
【図１９】図１７の積層体に外部電極層を形成した状態を示す斜視図である。
【図２０】第４実施形態であるサージアブソーバの等価回路図である。
【図２１】本発明の第５実施形態であるサージアブソーバの積層体を構成するシートを示す分解斜視図である。
【図２２】図２１の各シートを積層した状態を示す斜視図である。
【図２３】図２１の各シートを積層した状態を示す断面図である。
【図２４】図２２の積層体の表面に抵抗体膜を形成した状態を示す斜視図である。
【図２５】図２４の積層体に外部電極層を形成した状態を示す斜視図である。
【図２６】第５実施形態であるサージアブソーバの等価回路図である。
【図２７】本発明の第６実施形態であるサージアブソーバを示す斜視図である。
【図２８】本発明の第７実施形態であるサージアブソーバの積層体を構成するシートを示す分解斜視図である。
【図２９】図２８の各シートを積層した状態を示す斜視図である。
【図３０】図２８の各シートを積層した状態を示す断面図である。
【図３１】図２９の積層体に外部電極を形成した状態を示す斜視図である。
【符号の説明】
１，２，２’，３，４…セラミックグリーンシート
１０Ａ，１０Ｂ，１０Ｃ，１０Ｄ…積層体
１１…第１内部電極膜
１２，１２’…第２内部電極膜
１３…空洞
１４，１５，１５’…抵抗体膜
２１…グランド用外部電極層
２２…信号用入力外部電極層
２３…信号用出力外部電極層
Claims (10)
- 絶縁体ブロックの内部に、第１内部電極膜と、第２内部電極膜と、第１及び第２内部電極膜の近接部分に位置する放電用の空洞とを設け、
前記絶縁体ブロックの側面に第１内部電極膜の端部と接続されたグランド用外部電極層を設け、
前記絶縁体ブロックの両端面に第２内部電極膜の両端部のそれぞれと接続された信号用外部電極層を設けたこと、
を特徴とするサージアブソーバ。 - 前記絶縁体ブロックの少なくとも一端面に前記第２内部電極膜の一端部と前記信号用外部電極層の一つとの間に接続された抵抗体膜を設けたことを特徴とする請求項１記載のサージアブソーバ。
- 絶縁体ブロックの内部に、第１内部電極膜と、複数の第２内部電極膜と、第１及び第２内部電極膜の近接部分に位置する少なくとも一つの放電用の空洞とを設け、
前記絶縁体ブロックの端面に第１内部電極膜の端部と接続されたグランド用外部電極層を設け、
前記絶縁体ブロックの両側面に各第２内部電極膜の両端部のそれぞれと独立して接続された信号用外部電極層を設けたこと、
を特徴とするサージアブソーバアレイ。 - 第１内部電極膜を設けた第１絶縁体シートと、第２内部電極膜を設けた第２絶縁体シートと、放電用の空洞を設け第１及び第２絶縁体シートの間に積層された第３絶縁体シートとを含む積層体を構成し、
前記積層体の側面に第１内部電極膜の端部と接続されたグランド用外部電極層を設け、
前記積層体の両端面に第２内部電極膜の両端部のそれぞれと接続された信号用外部電極層を設けたこと、
を特徴とするサージアブソーバ。 - 前記積層体の少なくとも一端面に前記第２内部電極膜の一端部と前記信号用外部電極層の一つとの間に接続された抵抗体膜を設けたことを特徴とする請求項４記載のサージアブソーバ。
- 第１内部電極膜を設けた第１絶縁体シートと、複数の第２内部電極膜を設けた第２絶縁体シートと、少なくとも一つの放電用の空洞を設け第１及び第２絶縁体シートの間に積層された第３絶縁体シートとを含む積層体を構成し、
前記積層体の端面に第１内部電極膜の端部と接続されたグランド用外部電極層を設け、
前記積層体の両側面に各第２内部電極膜の両端部のそれぞれと独立して接続された信号用外部電極層を設けたこと、
を特徴とするサージアブソーバアレイ。 - 第２内部電極膜と、該第２内部電極膜の両側に第１内部電極膜を設けた第１絶縁体シートと、第１及び第２内部電極膜の近接部分に位置する放電用の空洞を設けた第２絶縁体シートとを含む積層体を構成し、
前記積層体の両側面に第１内部電極膜の各端部と接続されたグランド用外部電極層を設け、
前記積層体の両端面に第２内部電極膜の両端部のそれぞれと接続された信号用外部電極層を設けたこと、
を特徴とするサージアブソーバ。 - 第１内部電極膜を設けた第１絶縁体シートと、第２内部電極膜を設けた第２絶縁体シートと、放電用の空洞を設け第１及び第２絶縁体シートの間に積層された第３絶縁体シートとを含む積層体を構成し、
前記積層体の表面に抵抗体膜を設け、
前記積層体の側面に第１内部電極膜の端部と接続されたグランド用外部電極層を設け、
前記積層体の一端面に第２内部電極膜の一端部及び抵抗体膜の一端部と接続された一方の信号用外部電極層を設けると共に、積層体の他端面に抵抗体膜の他端部と接続された他方の信号用外部電極層を設けたこと、
を特徴とするサージアブソーバ。 - 前記抵抗体膜の平面形状が積層体の両側面を結ぶ方向に対して非対称であることを特徴とする請求項８記載のサージアブソーバ。
- 第１内部電極膜を設けた第１絶縁体シートと、第２内部電極膜を設けた第２絶縁体シートと、放電用の空洞を設け第１及び第２絶縁体シートの間に積層された第３絶縁体シートと、抵抗体膜を設けた第４絶縁体シートとを含む積層体を構成し、
前記積層体の側面に第１内部電極膜の端部と接続されたグランド用外部電極層を設け、
前記積層体の一端面に第２内部電極膜の一端部及び抵抗体膜の一端部と接続された一方の信号用外部電極層を設けると共に、積層体の他端面に抵抗体膜の他端部と接続された他方の信号用外部電極層を設けたこと、
を特徴とするサージアブソーバ。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002381636A JP2004214005A (ja) | 2002-12-27 | 2002-12-27 | サージアブソーバ及びサージアブソーバアレイ |
| US10/706,071 US7099131B2 (en) | 2002-12-27 | 2003-11-13 | Surge absorber and surge absorber array |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002381636A JP2004214005A (ja) | 2002-12-27 | 2002-12-27 | サージアブソーバ及びサージアブソーバアレイ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004214005A true JP2004214005A (ja) | 2004-07-29 |
Family
ID=32652761
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002381636A Pending JP2004214005A (ja) | 2002-12-27 | 2002-12-27 | サージアブソーバ及びサージアブソーバアレイ |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US7099131B2 (ja) |
| JP (1) | JP2004214005A (ja) |
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006294724A (ja) * | 2005-04-07 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 複合電子部品およびその製造方法 |
| WO2008053717A1 (fr) * | 2006-10-31 | 2008-05-08 | Panasonic Corporation | Composant antistatique et son procédé de fabrication |
| JP2009064785A (ja) * | 2008-11-07 | 2009-03-26 | Panasonic Corp | 複合電子部品 |
| WO2009136535A1 (ja) * | 2008-05-08 | 2009-11-12 | 株式会社 村田製作所 | Ｅｓｄ保護機能内蔵基板 |
| JP2010140702A (ja) * | 2008-12-10 | 2010-06-24 | Murata Mfg Co Ltd | サージアブソーバ及びその製造方法 |
| JP2013105624A (ja) * | 2011-11-14 | 2013-05-30 | Nippon Telegr & Teleph Corp <Ntt> | 避雷管および雷保護装置 |
| JP2019509607A (ja) * | 2016-03-24 | 2019-04-04 | ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフトＴｄｋ Ｅｌｅｃｔｒｏｎｉｃｓ Ａｇ | 避雷器の製造方法及び避雷器 |
| JP7457946B2 (ja) | 2020-05-22 | 2024-03-29 | パナソニックＩｐマネジメント株式会社 | 保護装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102013012842A1 (de) * | 2013-08-02 | 2015-02-05 | Epcos Ag | Verfahren zur Herstellung einer Vielzahl von Ableitern im Verbund, Ableiter und Ableiterverbund |
| DE102015116332B4 (de) | 2015-09-28 | 2023-12-28 | Tdk Electronics Ag | Ableiter, Verfahren zur Herstellung des Ableiters und Verfahren zum Betrieb des Ableiters |
| DE102016116148B4 (de) * | 2016-08-30 | 2022-10-06 | Tdk Electronics Ag | Gasableiter und Verwendung eines Gasableiters |
| WO2021250099A1 (de) | 2020-06-10 | 2021-12-16 | Tdk Electronics Ag | Überspannungsschutzelement |
| CN117393253A (zh) * | 2022-07-04 | 2024-01-12 | 国巨电子（中国）有限公司 | 抗浪涌电阻器及其制造方法 |
Family Cites Families (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2457018A1 (fr) | 1979-02-16 | 1980-12-12 | Accumulateurs Fixes | Matiere active positive pour generateur electrochimique a electrolyte non aqueux et methode de preparation de celle-ci |
| JPH01102884A (ja) | 1987-10-14 | 1989-04-20 | Murata Mfg Co Ltd | チップ型アレスタ |
| DE3930000A1 (de) * | 1988-09-08 | 1990-03-15 | Murata Manufacturing Co | Varistor in schichtbauweise |
| JP2976046B2 (ja) * | 1991-06-27 | 1999-11-10 | 株式会社村田製作所 | チップバリスタ |
| JP2932768B2 (ja) | 1991-06-27 | 1999-08-09 | 株式会社村田製作所 | 抵抗付チップバリスタ |
| US5386335A (en) * | 1991-07-18 | 1995-01-31 | Murata Manufacturing Co., Ltd. | Surge absorber |
| JPH05275958A (ja) * | 1992-03-25 | 1993-10-22 | Murata Mfg Co Ltd | ノイズフィルタ |
-
2002
- 2002-12-27 JP JP2002381636A patent/JP2004214005A/ja active Pending
-
2003
- 2003-11-13 US US10/706,071 patent/US7099131B2/en active Active
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006294724A (ja) * | 2005-04-07 | 2006-10-26 | Matsushita Electric Ind Co Ltd | 複合電子部品およびその製造方法 |
| WO2008053717A1 (fr) * | 2006-10-31 | 2008-05-08 | Panasonic Corporation | Composant antistatique et son procédé de fabrication |
| US8345404B2 (en) | 2006-10-31 | 2013-01-01 | Panasonic Corporation | Anti-static part and its manufacturing method |
| WO2009136535A1 (ja) * | 2008-05-08 | 2009-11-12 | 株式会社 村田製作所 | Ｅｓｄ保護機能内蔵基板 |
| JP5093345B2 (ja) * | 2008-05-08 | 2012-12-12 | 株式会社村田製作所 | Ｅｓｄ保護機能内蔵基板 |
| US8693157B2 (en) | 2008-05-08 | 2014-04-08 | Murata Manufacturing Co., Ltd. | Substrate including an ESD protection function |
| JP2009064785A (ja) * | 2008-11-07 | 2009-03-26 | Panasonic Corp | 複合電子部品 |
| JP2010140702A (ja) * | 2008-12-10 | 2010-06-24 | Murata Mfg Co Ltd | サージアブソーバ及びその製造方法 |
| JP2013105624A (ja) * | 2011-11-14 | 2013-05-30 | Nippon Telegr & Teleph Corp <Ntt> | 避雷管および雷保護装置 |
| JP2019509607A (ja) * | 2016-03-24 | 2019-04-04 | ティーディーケイ・エレクトロニクス・アクチェンゲゼルシャフトＴｄｋ Ｅｌｅｃｔｒｏｎｉｃｓ Ａｇ | 避雷器の製造方法及び避雷器 |
| US10944243B2 (en) | 2016-03-24 | 2021-03-09 | Epcos Ag | Method for producing an arrester, and arrester |
| JP7457946B2 (ja) | 2020-05-22 | 2024-03-29 | パナソニックＩｐマネジメント株式会社 | 保護装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20040125530A1 (en) | 2004-07-01 |
| US7099131B2 (en) | 2006-08-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7495884B2 (en) | Multilayer capacitor | |
| JP4404089B2 (ja) | 貫通コンデンサアレイ | |
| US20070025054A1 (en) | Laminated electronic component | |
| JP2004214005A (ja) | サージアブソーバ及びサージアブソーバアレイ | |
| JP3470566B2 (ja) | 積層型電子部品 | |
| US7737818B2 (en) | Embedded resistor and capacitor circuit and method of fabricating same | |
| JP2001060838A (ja) | 複合部品 | |
| JPH04257112A (ja) | 積層チップｔ型フィルタ | |
| JP2874695B1 (ja) | 積層型電子部品アレイ | |
| US20080036555A1 (en) | Multilayer filter | |
| JP4993800B2 (ja) | 電子部品 | |
| JP4085665B2 (ja) | コンデンサの実装構造 | |
| JP3134841B2 (ja) | 差動伝送線路用積層型ノイズフィルタ | |
| JP2607853Y2 (ja) | Ｌｃ複合部品アレイ | |
| JP2005229525A (ja) | Ｌｃ複合ｅｍｉフィルタ | |
| JPH07161576A (ja) | 容量内蔵型積層電子部品 | |
| JPH0547598A (ja) | Ｃｒアレイ | |
| JP2573665Y2 (ja) | 抵抗内蔵サージアブソーバ | |
| JPH1167507A (ja) | チップ型ｃｒ複合アレイ | |
| JP2004015572A (ja) | 複合部品 | |
| JPH06310331A (ja) | Ｌｒ複合部品 | |
| JP2018014430A (ja) | 積層貫通コンデンサ及び電子部品装置 | |
| JP2550846Y2 (ja) | サージアブソーバ | |
| JP2841349B2 (ja) | 積層コンデンサ | |
| JP2004014885A (ja) | 積層型電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040518 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070209 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070220 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070418 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071023 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071219 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080415 |