JP4993800B2 - 電子部品 - Google Patents
電子部品 Download PDFInfo
- Publication number
- JP4993800B2 JP4993800B2 JP16798899A JP16798899A JP4993800B2 JP 4993800 B2 JP4993800 B2 JP 4993800B2 JP 16798899 A JP16798899 A JP 16798899A JP 16798899 A JP16798899 A JP 16798899A JP 4993800 B2 JP4993800 B2 JP 4993800B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- signal line
- dielectric
- conductor film
- dielectric material
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/35—Feed-through capacitors or anti-noise capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/40—Structural combinations of fixed capacitors with other electric elements, the structure mainly consisting of a capacitor, e.g. RC combinations
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
- H03H1/02—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network of RC networks, e.g. integrated networks
Description
【０００１】
【発明が属する技術分野】
本発明は、導体膜を有する電子部品に関する。
【０００２】
【従来の技術】
従来より、高周波ノイズ対策用として、例えば、コンデンサとインダクタが内蔵されたチップ型のフィルタ装置が知られている。そのチップ型のフィルタ装置は、例えば以下のようにして形成される。
【０００３】
先ず、セラミックを主成分とする誘電体ペーストを形成し、その誘電体シートに導体膜を形成することにより、導体膜が形成された誘電体シートを製造する。このように、導体膜が形成された誘電体シートを複数枚用意し、これら誘電体シートを、導体膜が形成されていない誘電体シートを間に挟んで積層し、その後プレスする。このプレスにより、誘電体シートどうしが圧着され、誘電体シートが積層された構造を有する積層体が製造される。この積層体を焼結し、外部電極を形成することにより、チップ型のフィルタ装置が作製される。
【０００４】
図１０は、上記の製造方法により製造されたフィルタ装置の、誘電体シートの厚さ方向に関する一部断面を概略的に示す図である。
【０００５】
図１０には、導体膜１００（ハッチングで示した部分）を間に挟む２枚の誘電体シート１０１，１０２が示されている。
【０００６】
この図から明らかなように導体膜１００は、その側端部１００ａが鋭い先細りの形状を有している。これは、積層された誘電体シート１０１，１０２をプレスするときに、導体膜１００に圧力が加えられる結果生じる。従って、導体膜１００の側端部１００ａの断面積は、中央部１００ｂの断面積よりも小さくなる。
【０００７】
ところで、導体膜１００に電流が流れると、表皮効果によりその導体膜１００の内部の電流は小さくなり、その導体膜１００の外表面部に電流が集まる傾向がある。この傾向は、電流の周波数が高くなればなるほど顕著に表れる。従って、電流の周波数が高くなればなるほど、側端部１００ａの電流密度が増大する。つまり、断面積の大きい中央部ｂを流れる電流の割合よりも、断面積の小さい側端部１００ａを流れる電流の割合が大きくなる。このため、電流の周波数が高くなるほど、見かけ上電気抵抗が増大し、電流の高周波成分については多大なオーム損失が生じる。従って、電流の直流成分及び低周波成分は効率よくその導体膜１００を流れるが、一方、電流の高周波成分については効率よく減衰させることができる。
【０００８】
【発明が解決しようとする課題】
上記のことから、導体膜１００の側端部１００ａの断面積を小さくすることにより、その導体膜１００に高周波ノイズが混入しても、その高周波ノイズを効率よく減衰させることができる。従って、導体膜１００の側端部１００ａの断面積をさらに小さくすることができれば、高周波ノイズをさらに効率よく減衰させることができるが、導体膜１００の側端部１００ａの断面積を小さくするのにも限界があり、高周波ノイズをさらに減衰することは難しい。
【０００９】
本発明は、上記の事情に鑑み、高周波成分をさらに効率よく減衰させることができる電子部品を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成する本発明の電子部品は、誘電体材料を有する基体と、該基体の内部に形成された導体膜とを備えた電子部品において、
【００１１】
前記基体が有する誘電体材料のうちの、前記導体膜側端部の周辺に存在する誘電体材料が、前記導体膜上下面の周辺に存在する誘電体材料よりも誘電率の大きい誘電体材料であることを特徴とする。
【００１２】
本発明では、上記のように、基体が有する誘電体材料のうちの、上記導体膜側端部の周辺に存在する誘電体材料が、上記導体膜上下面の周辺に存在する誘電体材料よりも誘電率の大きい誘電体材料である。一般に、導体膜の側端部に接触もしくは近接する位置に誘電体が存在する場合、その誘電体の誘電率が大きいほど、その導体膜の側端部に電荷が集中する傾向があるため、本発明の電子部品では、導体膜の周辺全域に渡って誘電体材料の誘電率が一定である電子部品よりも、導体膜側端部を流れる電流密度を増大させることができる。従って、導体膜の側端部の断面積が、その導体膜の中央部の断面積よりも小さくなるようにしておき、その導体膜に電流を流すと、その電流の直流成分及び低周波成分は効率よく流れるとともに、高周波成分は効率よく減衰させることができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
【００１４】
図１は、本発明の電子部品の一例であるＥＭＩフィルタの斜視図である。
【００１５】
ＥＭＩフィルタ１は、セラミックを主成分とする直方体形状のセラミック基体（本発明にいう基体の一例）２を備えている。このセラミック基体２の左右の側面には、端子電極３，４が形成され、前後の側面には接地電極５，６が形成されている。
【００１６】
図２は、図１に示すＥＭＩフィルタが備えているセラミック基体を４層に分割して示す分解斜視図である。
【００１７】
このセラミック基体２は平板形状の４層のセラミック層２１＿１，２２＿１，２３＿１，２４＿１を備えている。これら４枚のセラミック層は、いずれの層も、誘電率ε１のセラミックを主成分とするセラミックシートが複数枚積層されて構成されている。
【００１８】
これら４枚のセラミック層２１＿１，２２＿１，２３＿１，２４＿１のうちの最下層のセラミック層２１＿１表面には、十字形状のアース電極２１＿２が形成されている。このアース電極２１＿２の端部２１＿２ａ，２１＿１ｂは、それぞれ、セラミック層２１＿１の側端面２１＿１ａ，２１＿１ｂにまで延在している。十字形状のアース電極２１＿２が形成されているそのセラミック層２１＿１の直上にはセラミック層２２＿１が積層される。
【００１９】
図３は、図２に示すセラミック層２２＿１をＢ−Ｂ方向から見た断面図である。
【００２０】
セラミック層２２＿１の表面には、そのセラミック層２２＿１の端面２２＿１ａ（図２参照）から反対側の端面２２＿１ｂ（図２参照）にまで延在するように、誘電率ε２（＞ε１）のセラミックを主成分とする２つのセラミック膜２２＿３，２２＿４が形成されている。これら２つのセラミック膜２２＿３，２２＿４は、それぞれ、後述する信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅの形状に沿うように形成されている。
【００２１】
また、セラミック層２２＿１の表面には、図２に示すように、そのセラミック層２２＿１を横切る信号線２２＿２が形成されている。その信号線２２＿２の端部２２＿２ａ，２２＿２ｂは、セラミック層２２＿１の端面２２＿１ａ，２２＿１ｂにまで延在するとともに、図３に示すように、その側端部２２＿２ｄ，２２＿２ｅそれぞれが、セラミック膜２２＿３，２２＿４それぞれの一部に重なるように形成されている。この信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅは先細りの形状を有しており、その信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅの断面積は、信号線２２＿２の中央部２２＿２ｃの断面積よりも小さくなっている。さらに、セラミック層２２＿１には、誘電率ε２（＞ε１）のセラミックを主成分とする２つのセラミック膜２２＿５，２２＿６が形成されている。それら２つのセラミック膜２２＿５，２２＿６は、それぞれ、セラミック層２２＿１の表面に直接に形成された２つのセラミック膜２２＿３，２２＿４との間で、信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅそれぞれを挟むように形成されている。
【００２２】
そのセラミック層２２＿１の直上には、セラミック層２３＿１が積層される。そのセラミック層２３＿１表面には、最下層のセラミック層２１＿１の表面に形成された十字形状のアース電極２１＿２と同一形状のアース電極２３＿２が形成されている。このアース電極２３＿２の端部２３＿２ａ，２３＿２ｂは、それぞれ、セラミック層２３＿１の側端面２３＿１ａ，２３＿１ｂにまで延在している。このセラミック層２３＿１の直上には最上層のセラミック層２４＿１が積層される。
【００２３】
図１に示すセラミック基体２は、これらセラミック層２１＿１，２２＿１，２３＿１，及び２４＿１が順に積層されて構成されるものである。
【００２４】
図２に示すセラミック層２２＿１表面に形成された信号線２２＿２は、その端部２２＿２ａ，２２＿２ｂがセラミック層２２＿１の端面２２＿１ａ，２２＿１ｂにまで延在しているため、図１に示す端子電極３，４は、それぞれ、信号線２２＿２の端部２２＿２ａ，２２＿２ｂに接続されている。また、図２に示すセラミック層２１＿１，２３＿１に形成されたアース電極２１＿２，２３＿２それぞれは、セラミック層２１＿１，２３＿１の側端面にまで延在しているため、図１に示す接地電極５，６は、いずれも、それらアース電極２１＿２，２３＿２双方のアース電極に接続されている。
【００２５】
図４は、図１に示すフィルタ装置１のＡ−Ａ方向から見た断面を模式的に示す図である。
【００２６】
図４に示すように、信号線２２＿２の上面２２＿２ｆ及び下面２２＿２ｇの周辺には、誘電率ε１のセラミック層２２＿１，２３＿１が存在しているが、信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅの周辺には、誘電率ε２（＞ε１）のセラミック膜２２＿３，２２＿４，２２＿５，２２＿６が存在している。
【００２７】
以下に、このように構成されたＥＭＩフィルタ１の製造方法について、図５〜図７とともに必要に応じて図１〜図４を参照しながら説明する。尚、ここでは、説明の便宜上、１個のＥＭＩフィルタ１を製造するときの製造方法について説明するが、以下に説明する方法を応用することにより、同時に多数のＥＭＩフィルタを製造することができる。
【００２８】
先ず、誘電率ε１のセラミックを主成分とする第１の誘電体ペースト、誘電率ε２（＞ε１）のセラミックを主成分とする第２の誘電体ペースト、及びニッケル（Ｎｉ）を含有する導電ペーストを用意する。さらに、多数枚のＰＥＴフィルムを用意し、それらＰＥＴフィルムそれぞれに、第１の誘電体ペーストを塗布してセラミックシートを形成する。
【００２９】
次いで、別々のＰＥＴフィルムに形成されたセラミックシートに、アース電極２１＿２，２３＿２及び信号線２２＿２それぞれのパターン通りに導電ペーストを印刷し、別々のセラミックシートに、アース電極２１＿２，２３＿２及び信号線２２＿２それぞれを成す導体膜を形成する。このとき、アース電極２１＿２，２３＿２については、セラミックシートに直接導電ペーストを印刷することにより形成されるが、一方、信号線２２＿２については、アース電極２１＿２，２３＿２とは異なる方法で形成される。
【００３０】
図５〜図７は、信号線２２＿２を形成する様子を示す図である。
【００３１】
先ず、図５に示すように、ＰＥＴフィルム３０上に第１の誘電体ペーストを塗布して形成されたセラミックシート３１（誘電率ε１）に、第２の誘電体ペーストを用いてセラミック膜２２＿３，２２＿４（図４参照）を形成する。次いで、図６に示すように、セラミック膜２２＿３の長手方向の右半分２２＿３ａ、及びセラミック膜２２＿４の長手方向の左半分２２＿４ａが覆われるように、セラミックシート３１の中央部に導電ペーストで信号線２２＿２のパターンを印刷する。このようにして、信号線２２＿２を成す導体膜が形成される。
【００３２】
その後、セラミック膜２２＿３，２２＿４それぞれとの間で、信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅそれぞれを挟むように、セラミック膜２２＿５，２２＿６を形成する（図７参照）。
【００３３】
上記のようにして、セラミックシートにアース電極２１＿２，２３＿２及び信号線２２＿２を形成した後、各ＰＥＴフィルムからセラミックシートを剥離する。また、導電ペーストが印刷されていないセラミックシートもＰＥＴフィルムから剥離しておく。
【００３４】
その後、アース電極２１＿２が形成されたセラミックシート、信号線２２＿２が形成されたセラミックシート、及びアース電極２３＿２が形成されたセラミックシートそれぞれを、導電ペーストが印刷されていないセラミックシートが複数枚重ねられたものと交互に積層してプレスし、熱圧着する。これにより、セラミック基体２（図１参照）が形成される。このとき、積層されたセラミックシートをプレスすることにより、信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅは、図４に示すように、先細りの形状となる。
【００３５】
次に、セラミック基体２を焼成し、そのセラミック基体２に、端子電極３，４、接地電極５，６を形成する。このようにして、図１に示すＥＭＩフィルタ１が製造される。
【００３６】
図８は、ＥＭＩフィルタ１の等価回路図である。
【００３７】
ＥＭＩフィルタ１の等価回路は、抵抗５０と、キャパシタ５１とにより表される。抵抗５０は、信号線２２＿２（図２参照）により形成されるものであり、抵抗５０の大きさは、その抵抗５０を流れる電流の周波数に依存する。キャパシタ５１はアース電極２１＿２，２３＿２（図２参照）に相当する電極５１ａ，５１ｂにより形成される。抵抗５０は、これら２枚の電極５１ａ，５１ｂの間に位置している。その抵抗５０は、端子電極３（図１参照）に相当する端子５２と、端子電極４に相当する端子５３とに接続され、一方、キャパシタ５１は、接地電極５，６（図２参照）に相当するアース端子５４に接続されている。このキャパシタ５１は、アース端子５４に接続されているため、そのアース端子５４を経由させて高周波ノイズをＥＭＩフィルタ１の外部に排出する役割を有している。
【００３８】
さらに、本実施形態では、図４に示すように、信号線２２＿２は、その側端部２２＿２ｄがセラミック膜２２＿３，２２＿５で挟まれ、もう一方の側端部２２＿２ｅがセラミック膜２２＿４，２２＿６で挟まれている。これらセラミック膜２２＿３，２２＿４，２２＿５，２２＿６の誘電率ε２は、信号線２２＿２を上下から挟むように積層されたセラミック層２２＿１，２３＿１の誘電率ε１よりも大きい。信号線２２＿２に電流を流すと、その電流の直流成分及び低周波成分は、ほとんど信号線２２＿２の中心部２２＿２ｃを流れるが、高周波成分は表皮効果により信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅに集中する傾向があるため、上記のように、信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅの周辺に位置するセラミック膜２２＿３，２２＿４，２２＿５，２２＿６として、セラミック層２２＿１，２３＿１よりも誘電率の大きいものを用いることにより、信号線２２＿２を流れる高周波成分はさらに信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅに集中し、側端部２２＿２ｄ，２２＿２ｅの電流密度が大きくなる。
【００３９】
図９は、信号線２２＿２を流れる高周波電流の電流密度を示すグラフである。
【００４０】
図９に示すグラフの横軸は信号線２２＿２の幅方向の部位を示し、縦軸は信号線２２＿２の各部位を流れる電流の電流密度を示す。
【００４１】
グラフの実線は、本実施形態のＥＭＩフィルタ１の信号線２２＿２を流れる電流の電流密度であり、グラフの破線は、セラミック膜２２＿３，２２＿４，２２＿５，２２＿６の誘電率ε２を、セラミック層２２＿１，２３＿１の誘電率ε１と同じ値にしたときの、信号線２２＿２を流れる電流の電流密度である。
【００４２】
このグラフから、セラミック膜２２＿３，２２＿４，２２＿５，２２＿６の誘電率ε２を、セラミック層２２＿１，２３＿１の誘電率ε１よりも大きくしておくことにより、信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅの電流密度が大きくなることがわかる。つまり、断面積の小さい側端部２２＿２ｄ，２２＿２ｅに電流が集中するため、高周波成分のオーム損失が増大する。
【００４３】
従って、本実施形態のＥＭＩフィルタ１を用いることにより、信号線２２＿２に高周波ノイズが混入しても、その高周波ノイズを効率よく減衰させることができる。
【００４４】
尚、本実施形態では、セラミック層２１＿１，２２＿１，２３＿１，２４＿１の誘電率はいずれもε１であるが、信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅの電流密度が高くなる現象を妨げるのでなければ、セラミック層２１＿１，２２＿１，２３＿１，２４＿１の全域に渡ってそれらセラミック層の誘電率を一定値ε１にする必要はなく、それらセラミック層の誘電率にばらつきがあってもよい。つまり、本発明は、信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅの周辺に存在する誘電体材料が、信号線２２＿２上下面の周辺に存在する誘電体材料よりも大きい誘電率を有するのであれば、本発明にいう基体は、誘電率ε１、ε２の他に別の誘電率ε３の誘電体材料を有していてもよい。
【００４５】
また、本実施形態では、セラミック層２２＿１，２３＿１の誘電率ε１よりも大きい誘電率ε２を有するセラミック膜２２＿３，２２＿４，２２＿５，２２＿６を、信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅに接触するように形成しているが、そのセラミック膜２２＿３，２２＿４，２２＿５，２２＿６は、信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅの周辺に形成されるのであれば、その側端部２２＿２ｄ，２２＿２ｅに対し非接触であってもよい。さらに、本実施形態では、本発明にいう基体の一例としてセラミック基体２を用いているが、信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅの周辺に存在する誘電体材料が、信号線２２＿２の上下面の周辺に存在する誘電体材料よりも大きい誘電率を有するのであれば、セラミック以外の誘電体材料を用いて形成された基体に信号線２２＿２を形成してもよい。つまり、本発明は、信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅの周辺に存在する誘電体材料が、信号線２２＿２上下面の周辺に存在する誘電体材料よりも大きい誘電率を有するのであれば、本発明にいう基体を構成する誘電体材料の種類は何でもよく、さらに、その信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅの周辺に存在する誘電体材料は、信号線２２＿２に対し接触、非接触どちらであってもよい。
【００４６】
さらに、本実施形態では、本発明の電子部品としてＥＭＩフィルタ１を取り挙げたが、ＥＭＩフィルタ以外の電子部品についても、導体膜側端部の周辺の誘電体材料として、その導体膜の上下面の誘電体材料よりも誘電率の大きい材料を用いることにより、高周波成分をさらに効率よく減衰させることができる電子部品が得られる。
【００４７】
【発明の効果】
以上説明したように、本発明の電子部品によれば、高周波成分をさらに効率よく減衰させることができる。
【図面の簡単な説明】
【図１】本発明の電子部品の一例であるＥＭＩフィルタの斜視図である。
【図２】図１に示すＥＭＩフィルタが備えているセラミック基体を４層に分割して示す分解斜視図である。
【図３】図２に示すセラミック層２２＿１をＢ−Ｂ方向から見た断面図である。
【図４】図１に示すフィルタ装置１のＡ−Ａ方向から見た断面を模式的に示す図である。
【図５】セラミックシートに形成されたセラミック膜を示す図である。
【図６】セラミックシートに形成された信号線を示す図である。
【図７】信号線に重なるように形成されたセラミック膜を示す図である。
【図８】ＥＭＩフィルタ１の等価回路図である。
【図９】信号線２２＿２を流れる高周波電流の電流密度を示すグラフである。
【図１０】フィルタ装置の、誘電体シートの厚さ方向に関する一部断面を概略的に示す図である。
【符号の説明】
１ ＥＭＩフィルタ
２ セラミック基体
３，４ 端子電極
５，６ 接地電極
２１＿１，２２＿１，２３＿１，２４＿１ セラミック層
２１＿２，２３＿２ アース電極
２１＿２ａ，２１＿１ｂ，２２＿２ａ，２２＿２ｂ，２３＿２ａ，２３＿２ｂ 端部
２１＿１ａ，２１＿１ｂ，２３＿１ａ，２３＿１ｂ 側端面
２２＿１ａ，２２＿１ｂ 端面
２２＿２ 信号線
２２＿２ｃ 中央部
２２＿２ｄ，２２＿２ｅ 側端部
２２＿２ｆ 上面
２２＿２ｇ 下面
２２＿３，２２＿４，２２＿５，２２＿６ セラミック膜
２２＿３ａ 右半分
２２＿４ａ 左半分
２３＿１ｃ 裏面
３０ ＰＥＴフィルム
３１ セラミックシート
５０ 抵抗
５１ キャパシタ
５１ａ，５１ｂ 電極
５２，５３ 端子
５４ アース端子
【発明が属する技術分野】
本発明は、導体膜を有する電子部品に関する。
【０００２】
【従来の技術】
従来より、高周波ノイズ対策用として、例えば、コンデンサとインダクタが内蔵されたチップ型のフィルタ装置が知られている。そのチップ型のフィルタ装置は、例えば以下のようにして形成される。
【０００３】
先ず、セラミックを主成分とする誘電体ペーストを形成し、その誘電体シートに導体膜を形成することにより、導体膜が形成された誘電体シートを製造する。このように、導体膜が形成された誘電体シートを複数枚用意し、これら誘電体シートを、導体膜が形成されていない誘電体シートを間に挟んで積層し、その後プレスする。このプレスにより、誘電体シートどうしが圧着され、誘電体シートが積層された構造を有する積層体が製造される。この積層体を焼結し、外部電極を形成することにより、チップ型のフィルタ装置が作製される。
【０００４】
図１０は、上記の製造方法により製造されたフィルタ装置の、誘電体シートの厚さ方向に関する一部断面を概略的に示す図である。
【０００５】
図１０には、導体膜１００（ハッチングで示した部分）を間に挟む２枚の誘電体シート１０１，１０２が示されている。
【０００６】
この図から明らかなように導体膜１００は、その側端部１００ａが鋭い先細りの形状を有している。これは、積層された誘電体シート１０１，１０２をプレスするときに、導体膜１００に圧力が加えられる結果生じる。従って、導体膜１００の側端部１００ａの断面積は、中央部１００ｂの断面積よりも小さくなる。
【０００７】
ところで、導体膜１００に電流が流れると、表皮効果によりその導体膜１００の内部の電流は小さくなり、その導体膜１００の外表面部に電流が集まる傾向がある。この傾向は、電流の周波数が高くなればなるほど顕著に表れる。従って、電流の周波数が高くなればなるほど、側端部１００ａの電流密度が増大する。つまり、断面積の大きい中央部ｂを流れる電流の割合よりも、断面積の小さい側端部１００ａを流れる電流の割合が大きくなる。このため、電流の周波数が高くなるほど、見かけ上電気抵抗が増大し、電流の高周波成分については多大なオーム損失が生じる。従って、電流の直流成分及び低周波成分は効率よくその導体膜１００を流れるが、一方、電流の高周波成分については効率よく減衰させることができる。
【０００８】
【発明が解決しようとする課題】
上記のことから、導体膜１００の側端部１００ａの断面積を小さくすることにより、その導体膜１００に高周波ノイズが混入しても、その高周波ノイズを効率よく減衰させることができる。従って、導体膜１００の側端部１００ａの断面積をさらに小さくすることができれば、高周波ノイズをさらに効率よく減衰させることができるが、導体膜１００の側端部１００ａの断面積を小さくするのにも限界があり、高周波ノイズをさらに減衰することは難しい。
【０００９】
本発明は、上記の事情に鑑み、高周波成分をさらに効率よく減衰させることができる電子部品を提供することを目的とする。
【００１０】
【課題を解決するための手段】
上記目的を達成する本発明の電子部品は、誘電体材料を有する基体と、該基体の内部に形成された導体膜とを備えた電子部品において、
【００１１】
前記基体が有する誘電体材料のうちの、前記導体膜側端部の周辺に存在する誘電体材料が、前記導体膜上下面の周辺に存在する誘電体材料よりも誘電率の大きい誘電体材料であることを特徴とする。
【００１２】
本発明では、上記のように、基体が有する誘電体材料のうちの、上記導体膜側端部の周辺に存在する誘電体材料が、上記導体膜上下面の周辺に存在する誘電体材料よりも誘電率の大きい誘電体材料である。一般に、導体膜の側端部に接触もしくは近接する位置に誘電体が存在する場合、その誘電体の誘電率が大きいほど、その導体膜の側端部に電荷が集中する傾向があるため、本発明の電子部品では、導体膜の周辺全域に渡って誘電体材料の誘電率が一定である電子部品よりも、導体膜側端部を流れる電流密度を増大させることができる。従って、導体膜の側端部の断面積が、その導体膜の中央部の断面積よりも小さくなるようにしておき、その導体膜に電流を流すと、その電流の直流成分及び低周波成分は効率よく流れるとともに、高周波成分は効率よく減衰させることができる。
【００１３】
【発明の実施の形態】
以下、本発明の実施形態について説明する。
【００１４】
図１は、本発明の電子部品の一例であるＥＭＩフィルタの斜視図である。
【００１５】
ＥＭＩフィルタ１は、セラミックを主成分とする直方体形状のセラミック基体（本発明にいう基体の一例）２を備えている。このセラミック基体２の左右の側面には、端子電極３，４が形成され、前後の側面には接地電極５，６が形成されている。
【００１６】
図２は、図１に示すＥＭＩフィルタが備えているセラミック基体を４層に分割して示す分解斜視図である。
【００１７】
このセラミック基体２は平板形状の４層のセラミック層２１＿１，２２＿１，２３＿１，２４＿１を備えている。これら４枚のセラミック層は、いずれの層も、誘電率ε１のセラミックを主成分とするセラミックシートが複数枚積層されて構成されている。
【００１８】
これら４枚のセラミック層２１＿１，２２＿１，２３＿１，２４＿１のうちの最下層のセラミック層２１＿１表面には、十字形状のアース電極２１＿２が形成されている。このアース電極２１＿２の端部２１＿２ａ，２１＿１ｂは、それぞれ、セラミック層２１＿１の側端面２１＿１ａ，２１＿１ｂにまで延在している。十字形状のアース電極２１＿２が形成されているそのセラミック層２１＿１の直上にはセラミック層２２＿１が積層される。
【００１９】
図３は、図２に示すセラミック層２２＿１をＢ−Ｂ方向から見た断面図である。
【００２０】
セラミック層２２＿１の表面には、そのセラミック層２２＿１の端面２２＿１ａ（図２参照）から反対側の端面２２＿１ｂ（図２参照）にまで延在するように、誘電率ε２（＞ε１）のセラミックを主成分とする２つのセラミック膜２２＿３，２２＿４が形成されている。これら２つのセラミック膜２２＿３，２２＿４は、それぞれ、後述する信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅの形状に沿うように形成されている。
【００２１】
また、セラミック層２２＿１の表面には、図２に示すように、そのセラミック層２２＿１を横切る信号線２２＿２が形成されている。その信号線２２＿２の端部２２＿２ａ，２２＿２ｂは、セラミック層２２＿１の端面２２＿１ａ，２２＿１ｂにまで延在するとともに、図３に示すように、その側端部２２＿２ｄ，２２＿２ｅそれぞれが、セラミック膜２２＿３，２２＿４それぞれの一部に重なるように形成されている。この信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅは先細りの形状を有しており、その信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅの断面積は、信号線２２＿２の中央部２２＿２ｃの断面積よりも小さくなっている。さらに、セラミック層２２＿１には、誘電率ε２（＞ε１）のセラミックを主成分とする２つのセラミック膜２２＿５，２２＿６が形成されている。それら２つのセラミック膜２２＿５，２２＿６は、それぞれ、セラミック層２２＿１の表面に直接に形成された２つのセラミック膜２２＿３，２２＿４との間で、信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅそれぞれを挟むように形成されている。
【００２２】
そのセラミック層２２＿１の直上には、セラミック層２３＿１が積層される。そのセラミック層２３＿１表面には、最下層のセラミック層２１＿１の表面に形成された十字形状のアース電極２１＿２と同一形状のアース電極２３＿２が形成されている。このアース電極２３＿２の端部２３＿２ａ，２３＿２ｂは、それぞれ、セラミック層２３＿１の側端面２３＿１ａ，２３＿１ｂにまで延在している。このセラミック層２３＿１の直上には最上層のセラミック層２４＿１が積層される。
【００２３】
図１に示すセラミック基体２は、これらセラミック層２１＿１，２２＿１，２３＿１，及び２４＿１が順に積層されて構成されるものである。
【００２４】
図２に示すセラミック層２２＿１表面に形成された信号線２２＿２は、その端部２２＿２ａ，２２＿２ｂがセラミック層２２＿１の端面２２＿１ａ，２２＿１ｂにまで延在しているため、図１に示す端子電極３，４は、それぞれ、信号線２２＿２の端部２２＿２ａ，２２＿２ｂに接続されている。また、図２に示すセラミック層２１＿１，２３＿１に形成されたアース電極２１＿２，２３＿２それぞれは、セラミック層２１＿１，２３＿１の側端面にまで延在しているため、図１に示す接地電極５，６は、いずれも、それらアース電極２１＿２，２３＿２双方のアース電極に接続されている。
【００２５】
図４は、図１に示すフィルタ装置１のＡ−Ａ方向から見た断面を模式的に示す図である。
【００２６】
図４に示すように、信号線２２＿２の上面２２＿２ｆ及び下面２２＿２ｇの周辺には、誘電率ε１のセラミック層２２＿１，２３＿１が存在しているが、信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅの周辺には、誘電率ε２（＞ε１）のセラミック膜２２＿３，２２＿４，２２＿５，２２＿６が存在している。
【００２７】
以下に、このように構成されたＥＭＩフィルタ１の製造方法について、図５〜図７とともに必要に応じて図１〜図４を参照しながら説明する。尚、ここでは、説明の便宜上、１個のＥＭＩフィルタ１を製造するときの製造方法について説明するが、以下に説明する方法を応用することにより、同時に多数のＥＭＩフィルタを製造することができる。
【００２８】
先ず、誘電率ε１のセラミックを主成分とする第１の誘電体ペースト、誘電率ε２（＞ε１）のセラミックを主成分とする第２の誘電体ペースト、及びニッケル（Ｎｉ）を含有する導電ペーストを用意する。さらに、多数枚のＰＥＴフィルムを用意し、それらＰＥＴフィルムそれぞれに、第１の誘電体ペーストを塗布してセラミックシートを形成する。
【００２９】
次いで、別々のＰＥＴフィルムに形成されたセラミックシートに、アース電極２１＿２，２３＿２及び信号線２２＿２それぞれのパターン通りに導電ペーストを印刷し、別々のセラミックシートに、アース電極２１＿２，２３＿２及び信号線２２＿２それぞれを成す導体膜を形成する。このとき、アース電極２１＿２，２３＿２については、セラミックシートに直接導電ペーストを印刷することにより形成されるが、一方、信号線２２＿２については、アース電極２１＿２，２３＿２とは異なる方法で形成される。
【００３０】
図５〜図７は、信号線２２＿２を形成する様子を示す図である。
【００３１】
先ず、図５に示すように、ＰＥＴフィルム３０上に第１の誘電体ペーストを塗布して形成されたセラミックシート３１（誘電率ε１）に、第２の誘電体ペーストを用いてセラミック膜２２＿３，２２＿４（図４参照）を形成する。次いで、図６に示すように、セラミック膜２２＿３の長手方向の右半分２２＿３ａ、及びセラミック膜２２＿４の長手方向の左半分２２＿４ａが覆われるように、セラミックシート３１の中央部に導電ペーストで信号線２２＿２のパターンを印刷する。このようにして、信号線２２＿２を成す導体膜が形成される。
【００３２】
その後、セラミック膜２２＿３，２２＿４それぞれとの間で、信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅそれぞれを挟むように、セラミック膜２２＿５，２２＿６を形成する（図７参照）。
【００３３】
上記のようにして、セラミックシートにアース電極２１＿２，２３＿２及び信号線２２＿２を形成した後、各ＰＥＴフィルムからセラミックシートを剥離する。また、導電ペーストが印刷されていないセラミックシートもＰＥＴフィルムから剥離しておく。
【００３４】
その後、アース電極２１＿２が形成されたセラミックシート、信号線２２＿２が形成されたセラミックシート、及びアース電極２３＿２が形成されたセラミックシートそれぞれを、導電ペーストが印刷されていないセラミックシートが複数枚重ねられたものと交互に積層してプレスし、熱圧着する。これにより、セラミック基体２（図１参照）が形成される。このとき、積層されたセラミックシートをプレスすることにより、信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅは、図４に示すように、先細りの形状となる。
【００３５】
次に、セラミック基体２を焼成し、そのセラミック基体２に、端子電極３，４、接地電極５，６を形成する。このようにして、図１に示すＥＭＩフィルタ１が製造される。
【００３６】
図８は、ＥＭＩフィルタ１の等価回路図である。
【００３７】
ＥＭＩフィルタ１の等価回路は、抵抗５０と、キャパシタ５１とにより表される。抵抗５０は、信号線２２＿２（図２参照）により形成されるものであり、抵抗５０の大きさは、その抵抗５０を流れる電流の周波数に依存する。キャパシタ５１はアース電極２１＿２，２３＿２（図２参照）に相当する電極５１ａ，５１ｂにより形成される。抵抗５０は、これら２枚の電極５１ａ，５１ｂの間に位置している。その抵抗５０は、端子電極３（図１参照）に相当する端子５２と、端子電極４に相当する端子５３とに接続され、一方、キャパシタ５１は、接地電極５，６（図２参照）に相当するアース端子５４に接続されている。このキャパシタ５１は、アース端子５４に接続されているため、そのアース端子５４を経由させて高周波ノイズをＥＭＩフィルタ１の外部に排出する役割を有している。
【００３８】
さらに、本実施形態では、図４に示すように、信号線２２＿２は、その側端部２２＿２ｄがセラミック膜２２＿３，２２＿５で挟まれ、もう一方の側端部２２＿２ｅがセラミック膜２２＿４，２２＿６で挟まれている。これらセラミック膜２２＿３，２２＿４，２２＿５，２２＿６の誘電率ε２は、信号線２２＿２を上下から挟むように積層されたセラミック層２２＿１，２３＿１の誘電率ε１よりも大きい。信号線２２＿２に電流を流すと、その電流の直流成分及び低周波成分は、ほとんど信号線２２＿２の中心部２２＿２ｃを流れるが、高周波成分は表皮効果により信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅに集中する傾向があるため、上記のように、信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅの周辺に位置するセラミック膜２２＿３，２２＿４，２２＿５，２２＿６として、セラミック層２２＿１，２３＿１よりも誘電率の大きいものを用いることにより、信号線２２＿２を流れる高周波成分はさらに信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅに集中し、側端部２２＿２ｄ，２２＿２ｅの電流密度が大きくなる。
【００３９】
図９は、信号線２２＿２を流れる高周波電流の電流密度を示すグラフである。
【００４０】
図９に示すグラフの横軸は信号線２２＿２の幅方向の部位を示し、縦軸は信号線２２＿２の各部位を流れる電流の電流密度を示す。
【００４１】
グラフの実線は、本実施形態のＥＭＩフィルタ１の信号線２２＿２を流れる電流の電流密度であり、グラフの破線は、セラミック膜２２＿３，２２＿４，２２＿５，２２＿６の誘電率ε２を、セラミック層２２＿１，２３＿１の誘電率ε１と同じ値にしたときの、信号線２２＿２を流れる電流の電流密度である。
【００４２】
このグラフから、セラミック膜２２＿３，２２＿４，２２＿５，２２＿６の誘電率ε２を、セラミック層２２＿１，２３＿１の誘電率ε１よりも大きくしておくことにより、信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅの電流密度が大きくなることがわかる。つまり、断面積の小さい側端部２２＿２ｄ，２２＿２ｅに電流が集中するため、高周波成分のオーム損失が増大する。
【００４３】
従って、本実施形態のＥＭＩフィルタ１を用いることにより、信号線２２＿２に高周波ノイズが混入しても、その高周波ノイズを効率よく減衰させることができる。
【００４４】
尚、本実施形態では、セラミック層２１＿１，２２＿１，２３＿１，２４＿１の誘電率はいずれもε１であるが、信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅの電流密度が高くなる現象を妨げるのでなければ、セラミック層２１＿１，２２＿１，２３＿１，２４＿１の全域に渡ってそれらセラミック層の誘電率を一定値ε１にする必要はなく、それらセラミック層の誘電率にばらつきがあってもよい。つまり、本発明は、信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅの周辺に存在する誘電体材料が、信号線２２＿２上下面の周辺に存在する誘電体材料よりも大きい誘電率を有するのであれば、本発明にいう基体は、誘電率ε１、ε２の他に別の誘電率ε３の誘電体材料を有していてもよい。
【００４５】
また、本実施形態では、セラミック層２２＿１，２３＿１の誘電率ε１よりも大きい誘電率ε２を有するセラミック膜２２＿３，２２＿４，２２＿５，２２＿６を、信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅに接触するように形成しているが、そのセラミック膜２２＿３，２２＿４，２２＿５，２２＿６は、信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅの周辺に形成されるのであれば、その側端部２２＿２ｄ，２２＿２ｅに対し非接触であってもよい。さらに、本実施形態では、本発明にいう基体の一例としてセラミック基体２を用いているが、信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅの周辺に存在する誘電体材料が、信号線２２＿２の上下面の周辺に存在する誘電体材料よりも大きい誘電率を有するのであれば、セラミック以外の誘電体材料を用いて形成された基体に信号線２２＿２を形成してもよい。つまり、本発明は、信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅの周辺に存在する誘電体材料が、信号線２２＿２上下面の周辺に存在する誘電体材料よりも大きい誘電率を有するのであれば、本発明にいう基体を構成する誘電体材料の種類は何でもよく、さらに、その信号線２２＿２の側端部２２＿２ｄ，２２＿２ｅの周辺に存在する誘電体材料は、信号線２２＿２に対し接触、非接触どちらであってもよい。
【００４６】
さらに、本実施形態では、本発明の電子部品としてＥＭＩフィルタ１を取り挙げたが、ＥＭＩフィルタ以外の電子部品についても、導体膜側端部の周辺の誘電体材料として、その導体膜の上下面の誘電体材料よりも誘電率の大きい材料を用いることにより、高周波成分をさらに効率よく減衰させることができる電子部品が得られる。
【００４７】
【発明の効果】
以上説明したように、本発明の電子部品によれば、高周波成分をさらに効率よく減衰させることができる。
【図面の簡単な説明】
【図１】本発明の電子部品の一例であるＥＭＩフィルタの斜視図である。
【図２】図１に示すＥＭＩフィルタが備えているセラミック基体を４層に分割して示す分解斜視図である。
【図３】図２に示すセラミック層２２＿１をＢ−Ｂ方向から見た断面図である。
【図４】図１に示すフィルタ装置１のＡ−Ａ方向から見た断面を模式的に示す図である。
【図５】セラミックシートに形成されたセラミック膜を示す図である。
【図６】セラミックシートに形成された信号線を示す図である。
【図７】信号線に重なるように形成されたセラミック膜を示す図である。
【図８】ＥＭＩフィルタ１の等価回路図である。
【図９】信号線２２＿２を流れる高周波電流の電流密度を示すグラフである。
【図１０】フィルタ装置の、誘電体シートの厚さ方向に関する一部断面を概略的に示す図である。
【符号の説明】
１ ＥＭＩフィルタ
２ セラミック基体
３，４ 端子電極
５，６ 接地電極
２１＿１，２２＿１，２３＿１，２４＿１ セラミック層
２１＿２，２３＿２ アース電極
２１＿２ａ，２１＿１ｂ，２２＿２ａ，２２＿２ｂ，２３＿２ａ，２３＿２ｂ 端部
２１＿１ａ，２１＿１ｂ，２３＿１ａ，２３＿１ｂ 側端面
２２＿１ａ，２２＿１ｂ 端面
２２＿２ 信号線
２２＿２ｃ 中央部
２２＿２ｄ，２２＿２ｅ 側端部
２２＿２ｆ 上面
２２＿２ｇ 下面
２２＿３，２２＿４，２２＿５，２２＿６ セラミック膜
２２＿３ａ 右半分
２２＿４ａ 左半分
２３＿１ｃ 裏面
３０ ＰＥＴフィルム
３１ セラミックシート
５０ 抵抗
５１ キャパシタ
５１ａ，５１ｂ 電極
５２，５３ 端子
５４ アース端子
Claims (1)
- 誘電体材料を有する基体と、
該基体の内部に形成された信号線となる導体膜とを備えた、前記信号線に流れる信号の高周波成分を減衰させる電子部品において、
前記基体が有する誘電体材料のうちの、前記導体膜の先細りの形状を有する側端部の周辺に存在する誘電体材料が、前記導体膜上下面の中央部の周辺に存在する誘電体材料よりも誘電率の大きい誘電体材料であることを特徴とする電子部品。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16798899A JP4993800B2 (ja) | 1999-06-15 | 1999-06-15 | 電子部品 |
| DE60041856T DE60041856D1 (de) | 1999-06-15 | 2000-06-15 | Elektronisches bauteil |
| EP00947855A EP1110312B1 (en) | 1999-06-15 | 2000-06-15 | An electronic part |
| US09/762,655 US6388863B1 (en) | 1999-06-15 | 2000-06-15 | Electronic part |
| PCT/EP2000/005593 WO2000077927A1 (en) | 1999-06-15 | 2000-06-15 | An electronic part |
| TW089114726A TW457538B (en) | 1999-06-15 | 2000-07-24 | An electronic part |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16798899A JP4993800B2 (ja) | 1999-06-15 | 1999-06-15 | 電子部品 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2000357632A JP2000357632A (ja) | 2000-12-26 |
| JP4993800B2 true JP4993800B2 (ja) | 2012-08-08 |
Family
ID=15859729
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16798899A Expired - Fee Related JP4993800B2 (ja) | 1999-06-15 | 1999-06-15 | 電子部品 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US6388863B1 (ja) |
| EP (1) | EP1110312B1 (ja) |
| JP (1) | JP4993800B2 (ja) |
| DE (1) | DE60041856D1 (ja) |
| TW (1) | TW457538B (ja) |
| WO (1) | WO2000077927A1 (ja) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6806794B2 (en) | 2000-08-12 | 2004-10-19 | Murata Manufacturing Co., Ltd. | Noise filter |
| CN1220328C (zh) | 2001-06-21 | 2005-09-21 | 株式会社村田制作所 | 噪声滤波器 |
| TWI279080B (en) * | 2001-09-20 | 2007-04-11 | Nec Corp | Shielded strip line device and method of manufacture thereof |
| US7176781B2 (en) * | 2004-09-29 | 2007-02-13 | Agere Systems Inc | Structure and method for adjusting integrated circuit resistor value |
| JP4912324B2 (ja) * | 2005-12-26 | 2012-04-11 | 三洋電機株式会社 | 電気回路装置 |
| US7211740B1 (en) | 2006-04-28 | 2007-05-01 | Kemet Electronics Corporation | Valve metal electromagnetic interference filter |
| DE102013012733A1 (de) * | 2013-07-31 | 2015-02-05 | Forschungszentrum Jülich GmbH | Widerstand mit verminderter parasitärer Kapazität |
Family Cites Families (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4584074A (en) * | 1982-12-07 | 1986-04-22 | International Standard Electric Corporation | Capacitors |
| CH663690A5 (en) * | 1983-09-22 | 1987-12-31 | Feller Ag | Line having a distributed low-pass filter |
| JPH05275958A (ja) * | 1992-03-25 | 1993-10-22 | Murata Mfg Co Ltd | ノイズフィルタ |
| JP3259686B2 (ja) * | 1998-07-27 | 2002-02-25 | 株式会社村田製作所 | セラミック電子部品 |
-
1999
- 1999-06-15 JP JP16798899A patent/JP4993800B2/ja not_active Expired - Fee Related
-
2000
- 2000-06-15 DE DE60041856T patent/DE60041856D1/de not_active Expired - Lifetime
- 2000-06-15 EP EP00947855A patent/EP1110312B1/en not_active Expired - Lifetime
- 2000-06-15 WO PCT/EP2000/005593 patent/WO2000077927A1/en active Application Filing
- 2000-06-15 US US09/762,655 patent/US6388863B1/en not_active Expired - Fee Related
- 2000-07-24 TW TW089114726A patent/TW457538B/zh not_active IP Right Cessation
Also Published As
| Publication number | Publication date |
|---|---|
| TW457538B (en) | 2001-10-01 |
| DE60041856D1 (de) | 2009-05-07 |
| EP1110312A1 (en) | 2001-06-27 |
| EP1110312B1 (en) | 2009-03-25 |
| US6388863B1 (en) | 2002-05-14 |
| WO2000077927A1 (en) | 2000-12-21 |
| JP2000357632A (ja) | 2000-12-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6727782B2 (en) | Multilayered LC composite component and method for manufacturing the same | |
| JP2598940B2 (ja) | Ｌｃ複合部品 | |
| US7446996B2 (en) | Feedthrough capacitor array | |
| JP3307307B2 (ja) | 多層型高周波電子部品 | |
| US6433653B1 (en) | Monolithic LC resonator and filter with a capacitor electrode within a tubular inductor | |
| US6590486B2 (en) | Multilayer inductor | |
| KR20070036681A (ko) | 적층형 필터 | |
| JP4993800B2 (ja) | 電子部品 | |
| US6437666B1 (en) | Monolithic LC resonator and monolithic LC filter with tubular inductor | |
| JP2004214005A (ja) | サージアブソーバ及びサージアブソーバアレイ | |
| JPH04257112A (ja) | 積層チップｔ型フィルタ | |
| JPH0661084A (ja) | 積層ビーズインダクタの製造方法 | |
| JPH08186024A (ja) | 積層インダクタ | |
| JPH08124800A (ja) | コンデンサアレイ | |
| JP3765225B2 (ja) | チップ型多連電子部品 | |
| JP3459104B2 (ja) | 分布定数型ノイズフィルタ | |
| JPH0430615A (ja) | ノイズ・フイルタ | |
| JPH0878991A (ja) | チップ型ｌｃフィルタ素子 | |
| JPH10215134A (ja) | 積層ｅｍｉフィルタ | |
| JPH10126193A (ja) | Ｌｃフィルタ部品 | |
| JP2700833B2 (ja) | セラミック複合電子部品およびその製造方法 | |
| JP3114523B2 (ja) | 積層セラミックコンデンサ | |
| JPH09153752A (ja) | フィルタ | |
| JPH0338812A (ja) | 積層コンデンサ | |
| JPH0630324B2 (ja) | Ｌｃ複合部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20050809 |
|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060614 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20080327 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081209 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090120 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090324 |
|
| AA91 | Notification of revocation by ex officio |
Free format text: JAPANESE INTERMEDIATE CODE: A971091 Effective date: 20090407 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090421 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20091006 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20120217 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120326 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120508 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20150518 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |