本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
[実施の形態1]
図1は、この発明の実施の形態1による電気回路装置の構成を示す概略図である。図1を参照して、この発明の実施の形態1による電気回路装置101は、電気素子100と、基板200とを備える。電気素子100は、基板200の一主面201A上に配置される。
図2は、図1に示す電気素子100の構成を示す概略図である。図2を参照して、電気素子100は、誘電体層1〜5と、導体板11,12,21〜23と、サイド陽極電極10A,10Bと、陽極電極10C,10Dと、サイド陰極電極20A,20B,20C,20Dと、陰極電極20E,20Fとを含む。
誘電体層1〜5は、順次、積層される。導体板11,12,21〜23の各々は、平板形状からなる。そして、導体板21は、誘電体層1,2間に配置され、導体板11は、誘電体層2,3間に配置される。導体板22は、誘電体層3,4間に配置され、導体板12は、誘電体層4,5間に配置され、導体板23は、誘電体層5の一主面5Aに配置される。その結果、誘電体層1〜5は、それぞれ、導体板21,11,22,12,23を支持する。
サイド陽極電極10Aは、導体板11,12の一方端に接続され、電気素子100の側面100A(誘電体層1〜4の側面からなる側面)に形成される。サイド陽極電極10Bは、導体板11,12の他方端に接続され、電気素子100の側面100Aに対向する側面100B(誘電体層1〜4の側面からなる側面)に形成される。その結果、サイド陽極電極10Bは、サイド陽極電極10Aに対向して配置される。
陽極電極10Cは、電気素子100の底面100Cに配置され、サイド陽極電極10Aに接続される。陽極電極10Dは、電気素子100の底面100Cに配置され、サイド陽極電極10Bに接続される。
サイド陰極電極20Aは、導体板21〜23の一方端側において導体板21〜23に接続され、電気素子100の正面100Dに配置される。サイド陰極電極20Bは、導体板21〜23の一方端側において導体板21〜23に接続され、電気素子100の正面100Dに対向する裏面100Eに配置される。これにより、サイド陰極電極20Bは、サイド陰極電極20Aに対向して配置される。
サイド陰極電極20Cは、導体板21〜23の他方端側において導体板21〜23に接続され、電気素子100の正面100Dに配置される。サイド陰極電極20Dは、導体板21〜23の他方端側において導体板21〜23に接続され、電気素子100の正面100Dに対向する裏面100Eに配置される。これにより、サイド陰極電極20Dは、サイド陰極電極20Cに対向して配置される。
陰極電極20Eは、サイド陰極電極20A,20Bに接続され、電気素子100の底面100Cに配置される。陰極電極20Fは、サイド陰極電極20C,20Dに接続され、電気素子100の底面100Cに配置される。
このように、電気素子100は、導体板11,12,21〜23が誘電体層1〜5を挟んで交互に配置された構造からなり、2個の陽極電極10C,10Dと、2個の陰極電極20E,20Fとを有する。
誘電体層1〜5の各々は、たとえば、チタン酸バリウム(BaTiO3)からなり、サイド陽極電極10A,10B、陽極電極10C,10D、導体板11,12,21〜23、サイド陰極電極20A,20B,20C,20Dおよび陰極電極20E,20Fの各々は、たとえば、ニッケル(Ni)からなる。
図3は、図1に示す誘電体層1,2および導体板11,21の寸法を説明するための図である。図3を参照して、誘電体層1,2の各々は、導体板11,21を電流が流れる方向DR1に長さL1を有し、方向DR1に直交する方向DR2に幅W1を有し、厚さD1を有する。長さL1は、たとえば、15mmに設定され、幅W1は、たとえば、13mmに設定され、厚さD1は、たとえば、25μmに設定される。
導体板11は、長さL1および幅W2を有する。そして、幅W2は、たとえば、11mmに設定される。また、導体板21は、長さL2および幅W1を有する。そして、長さL2は、たとえば、13mmに設定される。さらに、導体板11,21の各々は、たとえば、10μm〜20μmの範囲の膜厚を有する。
誘電体層3〜5の各々は、図3に示す誘電体層1,2と同じ長さL1、同じ幅W1および同じ厚さD1を有する。また、導体板12は、図3に示す導体板11と同じ長さL1、同じ幅W2および同じ膜厚を有し、導体板22,23の各々は、図3に示す導体板21と同じ長さL2、同じ幅W1および同じ膜厚を有する。
このように、導体板11,12は、導体板21〜23と異なる長さおよび異なる幅を有する。これは、導体板11,12に接続されるサイド陽極電極10A,10Bが導体板21〜23に接続されるサイド陰極電極20A,20B,20C,20Dと短絡するのを防止するためである。
図4は、隣接する2つの導体板の平面図である。図4を参照して、導体板11および導体板21を1つの平面へ投影すると、導体板11および21は、重複部分20を有する。そして、導体板11と導体板21との重複部分20は、長さL2および幅W2を有する。導体板11と導体板22との重複部分、導体板12と導体板22との重複部分および導体板12と導体板23との重複部分も、重複部分20と同じ長さL2および同じ幅W2を有する。そして、実施の形態1においては、W2≦L2になるように、長さL2および幅W2が設定される。
図5は、図2に示す線V−V間における電気素子100の断面図である。また、図6は、図2に示す線VI−VI間における電気素子100の断面図である。
図5を参照して、導体板21は、誘電体層1,2の両方に接し、導体板11は、誘電体層2,3の両方に接する。また、導体板22は、誘電体層3,4の両方に接し、導体板12は、誘電体層4,5の両方に接する。さらに、導体板23は、誘電体層5に接する。
サイド陰極電極20C,20Dは、導体板11,12には接続されず、導体板21〜23に接続される。また、陰極電極20Fは、誘電体層1の裏面1Aに配置され、サイド陰極電極20C,20Dに接続される(図5参照)。
サイド陽極電極10A,10Bは、導体板21〜23に接続されず、導体板11,12に接続される。また、陽極電極10C,10Dは、誘電体層1の裏面1Aに配置され、それぞれ、サイド陽極電極10A,10Bに接続される(図6参照)。
その結果、導体板21/誘電体層2/導体板11、導体板11/誘電体層3/導体板22、導体板22/誘電体層4/導体板12、および導体板12/誘電体層5/導体板23は、陽極電極10C,10Dと陰極電極20E,20Fとの間に並列に接続された4個のコンデンサを構成する。
この場合、各コンデンサの電極面積は、隣接する2つの導体板の重複部分20(図4参照)の面積に等しい。
図7から図11は、それぞれ、図2に示す電気素子100の製造方法を説明するための第1から第5の工程図である。図7を参照して、長さL1、幅W1および厚さD1を有する誘電体層1(BaTiO3)となるグリーンシートの表面1Bに、長さL2および幅W1を有する領域にNiペーストをスクリーン印刷により塗布し、誘電体層1の表面1BにNiからなる導体板21を形成する。
同じようにして、BaTiO3からなる誘電体層3,5を作製し、その作製した誘電体層3,5上にそれぞれNiからなる導体板22,23を形成する(図7参照)。
引き続いて、長さL1、幅W1および厚さD1を有する誘電体層2(BaTiO3)となるグリーンシートの表面2Aに、長さL1および幅W2を有する領域にNiペーストをスクリーン印刷により塗布し、誘電体層2の表面2AにNiからなる導体板11を形成する。
同じようにして、BaTiO3からなる誘電体層4を作製し、その作製した誘電体層4上にNiからなる導体板12を形成する(図8参照)。
その後、導体板21,11,22,12,23がそれぞれ形成された誘電体層1〜5のグリーンシートを順次積層する(図9参照)。これによって、陽極電極10C,10Dに接続される導体板11,12および陰極電極20E,20Fに接続される導体板21〜23は、交互に積層される。
さらに、Niペーストをスクリーン印刷によって塗布し、サイド陽極電極10A,10B、陽極電極10C,10D、サイド陰極電極20A,20B,20C,20Dおよび陰極電極20E,20Fを形成する(図10および図11参照)。その後、図11まで作製された素子を1350℃の焼成温度で焼成して電気素子100が完成する。または、ポストファイヤーにより、内部電極(導体板11,12,21〜23)よりも融点が低く、導電率が高い材料をサイド電極(外部電極)に使用することも可能である。また、サイド電極(外部電極)に関しては、ハンダ濡れ性等を考慮し、必要に応じて焼成後にNi,Au,Su等によってメッキ処理を行うこともある。
なお、電気素子100の作製においては、グリーンシートを使用せず、誘電体のペーストを印刷して乾燥させ、その上に導体を印刷し、さらに、誘電体のペーストを印刷して同様な工程を行い、積層していく方法もある。
図12は、図2に示す電気素子100の機能を説明するための斜視図である。図12を参照して、電気素子100に電流を流す場合、陰極電極20E,20Fを接地電位に接続し、導体板11,12に流れる電流が導体板21〜23に流れる電流と逆向きになるように電流を電気素子100に流す。
たとえば、電流が陽極電極10Cから陽極電極10Dの方向へ流れるように電流を電気素子100に流す。そうすると、電流は、陽極電極10Cからサイド陽極電極10Aを介して導体板11,12へ流れ、導体板11,12を矢印30の方向へ流れ、さらに、サイド陽極電極10Bを介して陽極電極10Dへ流れる。
また、導体板11,12を流れる電流のリターン電流は、陰極電極20Fからサイド陰極電極20C,20Dを介して導体板21〜23に流れ、導体板21〜23を矢印30と反対方向である矢印40の方向へ流れ、さらに、サイド陰極電極20A,20Bを介して陰極電極20Eへ流れる。
そうすると、導体板11,12を流れる電流I1と、導体板21〜23を流れる電流I2とは、大きさが等しく、かつ、向きが逆方向の電流となる。
図13は、導線を流れる電流によって生成される磁束密度を説明するための図である。また、図14は、2つの導線間において磁気的干渉が生じた場合の実効インダクタンスを説明するための図である。
図13を参照して、無限に長い直線導線に電流Iが流れているとき、導線から距離aの位置に存在する点Pに生じる磁束密度Bは、
によって表される。ただし、μ0は、真空の透磁率である。
また、図13に示す導線が2本になり、お互いに磁気的な干渉が生じたときには、2本の導線の自己インダクタンスをそれぞれL11,L22とし、結合係数をk(0<k<1)とし、2本の導線の相互インダクタンスをL12とすると、相互インダクタンスL12は、次式によって表される。
ここで、L11=L22の場合、相互インダクタンスL12は、次式になる。
図14を参照して、導線Aと導線Bとがリード線Cによって接続され、大きさが等しく、かつ、向きが逆方向の電流が導線A,Bに流れる場合を想定すると、導線Aの実効インダクタンスL11effectiveは、次式によって表される。
このように、2本の導線A,B間に磁気的干渉が生じる場合、導線Aの実効インダクタンスL11effectiveは、導線Bとの間の相互インダクタンスL12によって導線Aの自己インダクタンスL11よりも小さくなる。これは、導線Aに流れる電流Iが導線Bを流れる電流−Iと反対方向である場合、導線Aと導線Bとの間の磁気的干渉が大きくなり、相互インダクタンスL12が導線Aの自己インダクタンスL11よりも大きくなるからである。
図15および図16は、それぞれ、図2に示す電気素子100のインダクタンスが小さくなる機構を説明するための第1および第2の概念図である。電気素子100においては、上述したように、導体板11は、導体板21,22から25μmの位置に配置され、導体板12は、導体板22,23から25μmの位置に配置されるため、導体板11と導体板21,22との間および導体板12と導体板22,23との間に磁気的干渉が生じ、導体板11,12を流れる電流I1は、導体板21〜23を流れる電流I2と大きさが等しく、かつ、向きが逆方向であるため、導体板11,12の実効インダクタンスは、導体板11,12と導体板21〜23との間の相互インダクタンスによって導体板11,12の自己インダクタンスよりも小さくなる。
この場合、導体板11,12の自己インダクタンスは、導体板11,12と導体板21〜23との重複部分20における長さL2が幅W2以上である場合の方が重複部分20における長さL2が幅W2よりも短い場合よりも大きく低下する。その理由を図15および図16を参照して説明する。
図15は、重複部分20における長さL2が幅W2以上である場合を示し、図16は、重複部分20における長さL2が幅W2よりも短い場合を示す。なお、図15および図16において、矢印は、方向DR2へ広がりを持った電流を表す。また、図15および図16において、重複部分20の面積は等しい。
図15を参照して、電流I1が導体板11を流れ、電流I2が導体板21を流れる。そうすると、重複部分20における長さL2が幅W2以上である場合、電流I1,I2は、重複部分20の幅W2のほぼ全体に広がって、それぞれ、導体板11,21を流れる。その結果、導体板11と導体板21との間の磁気的干渉が相対的に大きくなり、導体板11の実効インダクタンスが導体板21との間の相互インダクタンスによって導体板11の自己インダクタンスよりも小さくなる度合が相対的に大きくなる。導体板12の実効インダクタンスが導体板12の自己インダクタンスよりも小さくなる度合についても同様である。
図16を参照して、重複部分20における長さL2が幅W2よりも短い場合、電流I1は、方向DR2において導体板11のほぼ中央部を流れ、電流I2は、方向DR2において導体板21の端に近い部分を流れる。
長さL2が幅W2よりも短い場合、サイド陽極電極10Aから導体板11に導入された電流I1が導体板11の幅方向DR2へ広がるときのインピーダンスよりも電流I1が長さ方向DR1へ流れるときのインピーダンスの方が小さくなるからである。
また、長さL2が幅W2よりも短い場合、サイド陰極電極20C,20Dから導体板21に導入された電流I2が導体板21の幅方向DR2へ広がるときのインピーダンスよりも電流I2が導体板21の長さ方向DR1へ流れるときのインピーダンスの方が小さくなるからである。
そうすると、重複部分20における長さL2が幅W2よりも短い場合、電流I1は、幅方向DR2において重複部分20のほぼ中央部を流れ、電流I2は、幅方向DR2において重複部分20の端に近い部分を流れる。その結果、導体板11と導体板21との間の磁気的干渉が相対的に小さくなり、導体板11の実効インダクタンスが導体板21との間の相互インダクタンスによって導体板11の自己インダクタンスよりも小さくなる度合が相対的に小さくなる。導体板12の実効インダクタンスが導体板12の自己インダクタンスよりも小さくなる度合についても同様である。
このように、重複部分20における長さL2が幅W2以上である場合、導体板11,12の実効インダクタンスが導体板11,12の自己インダクタンスよりも小さくなる度合は、相対的に大きくなる。
その結果、電気素子100における全体の実効インダクタンスLは、相対的に大きく低下する。
電気素子100全体の実効キャパシタンスをCとすると、電気素子100のインピーダンスZsは、次式によって表される。
電気素子100においては、上述したように、並列に接続された4個のコンデンサが形成されるので、1個のコンデンサが形成される場合に比べ、実効キャパシタンスCは大きくなる。
したがって、電気素子100においては、キャパシタンスが支配的な低周波数領域においては、実効キャパシタンスCが大きくなることによってインピーダンスZsが低下し、インダクタンスが支配的な高周波数領域においては、上述した実効インダクタンスLの低下によってインピーダンスZsが低下する。
その結果、電気素子100は、広い周波数領域において、相対的に低いインピーダンスZsを有する。
図17は、図2に示す電気素子100のインピーダンスの周波数依存性を示す図である。図17において、横軸は、周波数を表し、縦軸は、インピーダンスを表す。また、曲線k1は、重複部分20における長さL2が幅W2以上である場合のインピーダンスの周波数依存性を示し、曲線k2は、重複部分20における長さL2が幅W2よりも短い場合のインピーダンスの周波数依存性を示す。
図17を参照して、0.006GHz以下の低周波数領域は、キャパシタンスが支配的な周波数領域であり、0.01GHz以上の高周波数領域は、インダクタンスが支配的な周波数領域である。上述したように、重複部分20の長さL2が幅W2以上である場合および重複部分20の長さL2が幅W2よりも短い場合、重複部分20の面積は等しいので、キャパシタンスが支配的である0.006GHz以下の低周波数領域においては、重複部分20の長さL2が幅W2以上である電気素子100のインピーダンス(曲線k1)は、重複部分20の長さL2が幅W2よりも短い電気素子のインピーダンス(曲線k2)とほぼ同じである。
一方、重複部分20の長さL2が幅W2以上である場合、電気素子100の実効インダクタンスは、重複部分20の長さL2が幅W2よりも短い場合に比べ、相対的に大きく低下するので、インダクタンスが支配的である0.01GHz以上の高周波数領域においては、重複部分20の長さL2が幅W2以上である電気素子100のインピーダンス(曲線k1)は、重複部分20の長さL2が幅W2よりも短い電気素子のインピーダンス(曲線k2)よりも小さくなる。
したがって、導体板11,12と導体板21〜23との重複部分20における長さL2を幅W2以上に設定することにより、インダクタンスが支配的な周波数領域において電気素子100のインピーダンスを小さくできる。
図18は、図2に示す電気素子100の使用状態を示す概念図である。図18を参照して、電気素子100は、電源90と、CPU(Central Processing Unit)110との間に接続される。そして、電気素子100の陰極電極20E,20Fは、接地電位に接続される。電源90は、正極端子91および負極端子92を有する。CPU110は、正極端子111および負極端子112を有する。
リード線121は、一方端が電源90の正極端子91に接続され、他方端が電気素子100の陽極電極10Cに接続される。リード線122は、一方端が電源90の負極端子92に接続され、他方端が電気素子100の陰極電極20Eに接続される。
リード線123は、一方端が電気素子100の陽極電極10Dに接続され、他方端がCPU110の正極端子111に接続される。リード線124は、一方端が電気素子100の陰極電極20Fに接続され、他方端がCPU110の負極端子112に接続される。
そうすると、電源90の正極端子91から出力された電流Iは、リード線121を介して電気素子100の陽極電極10Cに流れ、電気素子100内をサイド陽極電極10A、導体板11,12、サイド陽極電極10Bおよび陽極電極10Dの順に流れる。そして、電流Iは、陽極電極10Dからリード線123および正極端子111を介してCPU110へ流れ込む。
これによって、電流Iは、電源電流としてCPU110へ供給される。そして、CPU110は、電流Iによって駆動され、電流Iと同じ大きさのリターン電流Irを負極端子112から出力する。
そうすると、リターン電流Irは、リード線124を介して電気素子100の陰極電極20Fへ流れ、電気素子100内をサイド陰極電極20C,20D、導体板21〜23、サイド陰極電極20A,20Bおよび陰極電極20Eの順に流れる。そして、リターン電流Irは、陰極電極20Eからリード線122および負極端子92を介して電源90に流れる。
その結果、電気素子100において、電流Iが導体板11,12を電源90側からCPU110側へ流れ、リターン電流Irが導体板21〜23をCPU110側から電源90側へ流れるため、電気素子100の実効インダクタンスLは、上述したように相対的に大きく低下する。また、電気素子100は、並列に接続された4個のコンデンサを含むので、電気素子100の実効キャパシタンスCは、大きくなる。したがって、電気素子100のインピーダンスZsは小さくなる。
そして、CPU110は、電源90から電気素子100を介して供給された電流Iによって駆動され、不要な高周波電流を発生する。この不要な高周波電流は、リード線123,124を介して電気素子100へ漏れるが、電気素子100は、上述したように、低いインピーダンスZsを有するため、不要な高周波電流は、電気素子100およびCPU110からなる回路を流れ、電気素子100から電源90側への漏洩が抑制される。
CPU110の動作周波数は、高周波数側へシフトする傾向にあり、1GHz程度での動作も想定される。このような高い動作周波数の領域においては、電気素子100のインピーダンスZsは、主に実効インダクタンスLによって決定され、実効インダクタンスLは、上述したように相対的に大きく低下するので、電気素子100は、高い動作周波数で動作するCPU110が発生する不要な高周波電流をCPU110の近傍に閉じ込めるノイズフィルタとして機能する。
実施の形態1においては、L2≧W2になるように重複部分20の長さL2および幅W2を設定する。そして、CPU110の動作周波数が相対的に高くなるに従って、L2/W2は、相対的に大きな値に設定される。これによって、高周波数領域における電気素子100のインピーダンスが大きく低下する。
上述したように、電気素子100は、電源90とCPU110との間に接続され、CPU110が発生する不要な高周波電流をCPU110の近傍に閉じ込めるノイズフィルタとして機能する。そして、電気素子100が電源90とCPU110との間に接続される場合、導体板11,12,21〜23は、伝送線路として接続される。すなわち、陽極電極10C,10Dに接続された導体板11,12と、陰極電極20E,20Fに接続された導体板21〜23とを用いて構成されるコンデンサが端子を介して伝送線路に接続されるのではなく、導体板11,12,21〜23が伝送線路の一部として接続される。したがって、導体板11,12は、電源90から出力された電流Iが電源90側からCPU110側へ流れるための導体であり、導体板21〜23は、リターン電流IrがCPU110側から電源90側へ流れるための導体である。その結果、等価直列インダクタンスを極力排除できる。
また、電気素子100においては、陽極電極10C,10Dに接続された導体板11,12に流れる電流を、陰極電極20E,20Fに接続された導体板21〜23に流れる電流と逆向きに設定することによって、導体板11,12と導体板21〜23との間に磁気的干渉を生じさせ、導体板11,12の自己インダクタンスを導体板11,12と導体板21〜23との間の相互インダクタンスによって減少させる。そして、これによって、電気素子100の実効インダクタンスを減少させ、電気素子100のインピーダンスZsを低下させる。
このように、この発明においては、コンデンサの電極を構成する導体板11,12,21〜23を伝送線路の一部として接続することを第1の特徴とし、陽極電極10C,10Dに接続された導体板11,12と、陰極電極20E,20Fに接続された導体板21〜23とに逆向きの電流を流して導体板11,12と導体板21〜23との間に磁気的干渉を生じさせることによって導体板11,12の実効インダクタンスを導体板11,12の自己インダクタンスよりも小さくし、それによって電気素子100のインピーダンスZsを小さくすることを第2の特徴とし、電源電流を構成する電流を流す導体板11,12の各々が接地電位に接続される2つの導体板(導体板21,22または導体板22,23)によって挟まれることを第3の特徴とする。
この第2の特徴は、CPU110からのリターン電流Irを電気素子100の内部に配置された導体板21〜23に流す構成を採用することによって実現される。
そして、第1の特徴によって等価直列インダクタンスを極力排除でき、第2の特徴によって不要な高周波電流をCPU110の近傍に閉じ込めることができる。また、第3の特徴によって電気素子100のノイズが外部へ出るのを抑制できるとともに、電気素子100が外部からのノイズに影響されるのを抑制できる。
図19は、図1に示す基板200の構成を示す斜視図である。図19を参照して、基板200は、誘電体201と、信号線202,203と、導体板204,205とを含む。
信号線202,203は、所定の間隔を隔てて誘電体201の一主面201A上に配置される。導体板204,205は、所定の間隔を隔てて誘電体201の一主面201Aに対向する一主面201Bに配置される。このように、基板200は、信号線202,203が一方の一主面201A上に配置され、導体板204,205が他方の一主面201Bに配置されたマイクロストリップライン基板からなる。
そして、基板200が電気回路装置101に用いられる場合、導体板204,205は、接地される。
図20は、図1に示す電気回路装置101を詳細に説明するための斜視図である。図20を参照して、誘電体層1〜5、導体板11,12,21〜23、サイド陽極電極10A,10B、陽極電極10C,10D、サイド陰極電極20A,20B,20C,20Dおよび陰極電極20E,20Fは、基板200の誘電体201の一主面201Aに配置される。
そして、サイド陽極電極10Aおよび陽極電極10Cは、信号線202に接続され、サイド陽極電極10Bおよび陽極電極10Dは、信号線203に接続される。サイド陰極電極20Aおよび陰極電極20Eは、導体206によって導体板204に接続され、サイド陰極電極20Cおよび陰極電極20Fは、導体207によって導体板205に接続される。なお、図20においては、図示されていないが、サイド陰極電極20Bは、導体(図示せず)によって導体板204に接続され、サイド陰極電極20Dは、導体(図示せず)によって導体板205に接続される。
導体板204,205は、電流Iが導体板11,12を流れたときのリターン電流Irが流れるための導体板である。そして、リターン電流Irは、導体板205から導体207および導体(図示せず)を介してサイド陰極電極20C,20Dへ流れ、導体板21〜23を介してサイド陰極電極20A,20Bへ流れる。
そして、サイド陰極電極20A,20Bへ流れたリターン電流Irは、導体206および導体(図示せず)を介して導体板204へ流れ、導体板204から電気回路装置101の外部へ流れる。
このように、基板200は、リターン電流Irを電気回路装置101内の導体板21〜23に導く導体板204,205を備える。
図21は、図20に示す線XXI−XXI間の電気回路装置101の断面図である。また、図22は、図20に示す線XXII−XXII間の電気回路装置101の断面図である。
図21を参照して、陰極電極20Fは、誘電体201の一主面201A上に配置され、導体板205は、誘電体201の一主面201Bに誘電体201の幅全体にわたって配置される。そして、導体板205は、導体207によってサイド陰極電極20Cおよび陰極電極20Fに接続され、導体208によってサイド陰極電極20Dおよび陰極電極20Fに接続される。
なお、導体板204は、導体板205と同じ方法によってサイド陰極電極20A,20Bおよび陰極電極20Eに接続される。
図22を参照して、信号線202は、サイド陽極電極10Aおよび陽極電極10Cに接続され、信号線203は、サイド陽極電極10Bおよび陽極電極10Dに接続される。
導体板204は、導体板205と所定の間隔L3を隔てて一主面201Bに配置される。所定の間隔L3は、基本的には、所定の周波数を有するリターン電流Irが導体板204と導体板205との間で流れない間隔に設定される。
このように、導体板204,205を所定の間隔L3を隔てて誘電体201の一主面201Bに配置することによって、リターン電流Irを導体板204,205間で流すことなく、電気回路装置101内の導体板21〜23へ導くことができる。
その結果、導体板11,12は、導体板21〜23との磁気的結合が相対的に大きくなり、上述した機構により、導体板11,12の実効インダクタンスは、導体板11,12の自己インダクタンスよりも大きく低下する。
図23は、図20に示す電気回路装置101のインピーダンスの周波数依存性を示す図である。図23において、縦軸は、インピーダンスを表し、横軸は、周波数を表す。また、曲線k3は、電気回路装置101におけるインピーダンスの周波数依存性である。
図23を参照して、キャパシタンスが支配的である0.006GHz以下の低周波数領域においては、電気回路装置101のインピーダンスは、電気素子100のインピーダンスとほぼ同じである(曲線k1,k3参照)。
一方、インダクタンスが支配的である0.01GHz以上の高周波数領域においては、電気回路装置101のインピーダンスは、電気素子100のインピーダンスよりもさらに大きく低下する(曲線k1,k3参照)。
したがって、2つの導体板204,205が所定の間隔L3を隔てて配置された基板200を用いることによって、リターン電流Irを電気素子100内の導体板21〜23に導くことができ、電気負荷回路であるCPU110で発生した不要な高周波電流を電気素子100内に閉じ込めることができる。
図24は、図20に示す2つの導体板204,205間における電気的な分離度と周波数の関係を示す図である。図24において、縦軸は、Isolationを表し、横軸は、周波数を表す。そして、Isolationは、その値が小さい方が電気的な分離度が大きいことを意味する。また、曲線k4,k5,k6は、それぞれ、所定の間隔L3が1.5mm、3.0mmおよび4.5mmである場合を示す。
図24を参照して、所定の間隔L3を1.5mmから3.0mmまで大きくすることによって、導体板204,205間におけるIsolationは、2〜3GHzの周波数範囲において低下し、導体板204,205間における電気的な分離度が大きくなる。そして、導体板204,205間におけるIsolationは、所定の間隔L3を3.0mmから4.5mmまで大きくしても、2〜3GHzの周波数範囲において殆ど変化しない。したがって、所定の間隔L3は、好ましくは、3.0mm以上に設定される。
上述したように、電気回路装置101は、導体板11,12と導体板21〜23とが交互に積層された電気素子100と、所定の間隔L3を隔てて配置された導体板204,205を有する基板200とを備えるので、上述した実効インダクタンスの低下によって相対的に低いインピーダンスを有し、基板200は、電流を導体板202から電気素子100内の導体板11,12に流すとともに、電流Iのリターン電流Irを電気素子100内の導体板21〜23に流す。すなわち、基板200は、電流を電気素子100内の導体板11,12,21〜23に流す機能を有する。その結果、電気回路装置101は、直流電流を電源90からCPU110へ供給するとともに、CPU110で発生した不要な高周波電流を電気素子100内に閉じ込めることができる。
図25は、図1に示す基板200の構成を示す他の斜視図である。図1に示す基板200は、図25に示す基板200Aからなっていてもよい。図25を参照して、基板200Aは、図19に示す基板200の導体板204,205をそれぞれ導体板209,210に代えたものであり、その他は、基板200と同じである。
導体板209は、誘電体201の一主面201Aに配置され、平板部材2091,2092からなる。そして、平板部材2091,2092は、誘電体201の一主面201Aにおいて信号線202の両側に配置される。
導体板210は、誘電体201の一主面201Aに配置され、平板部材2101,2102からなる。そして、平板部材2101,2102は、誘電体201の一主面201Aにおいて信号線203の両側に配置される。そして、平板部材2091と平板部材2101との間隔および平板部材2092と平板部材2102との間隔は、所定の間隔L3に設定される。
このように、基板200Aにおいては、導体板209,210は、信号線202,203と同じ一主面201Aに所定の間隔L3で配置される。そして、導体板209,210は、それぞれ、信号線202,203の両側に配置された平板部材2091,2092;2101,2102からなる。したがって、基板200Aは、コプレーナ基板からなる。
基板200Aが電気回路装置101に用いられる場合、導体板209の平板部材2091は、導体(図示せず)によってサイド陰極電極20Aおよび陰極電極20Eに接続され、平板部材2092は、導体(図示せず)によってサイド陰極電極20Bおよび陰極電極20Eに接続される。また、導体板210の平板部材2101は、導体(図示せず)によってサイド陰極電極20Cおよび陰極電極20Fに接続され、平板部材2102は、導体(図示せず)によってサイド陰極電極20Dおよび陰極電極20Fに接続される。そして、導体板209,210は、接地される。
基板200Aは、所定の間隔L3を隔てて配置された2つの導体板209,210を備えるので、電流Iを電気素子100内の導体板11,12に流し、リターン電流Irを電気素子100内の導体板21〜23に流す。その結果、基板200Aを用いた電気回路装置101において、導体板11,12は、導体板21〜23と磁気的結合が生じ、導体板11,12の実効インダクタンスは、導体板11,12の自己インダクタンスよりも小さくなる。
したがって、基板200Aを用いた場合も、電気回路装置101のインピーダンスを大幅に低減できる。
また、基板200Aを用いた電気回路装置101において、直流電流を電源90からCPU110へ供給できるとともに、CPU110で発生した不要な高周波電流を電気素子100内に閉じ込めることができる。
図26は、図1に示す基板200の構成を示すさらに他の斜視図である。図1に示す基板200は、図26に示す基板200Bからなっていてもよい。図26を参照して、基板200Bは、図19に示す基板200に導体板209,210を追加したものであり、その他は、基板200と同じである。導体板209,210については、図25において説明したとおりである。
したがって、基板200Bは、信号線202,203と同じ一主面201Aに所定の間隔L3で配置された導体板209,210と、信号線202,203が配置された一主面201Aに対向する一主面201Bに所定の間隔L3で配置された導体板204,205とを備える。そして、基板200Bが電気回路装置101に用いられる場合、導体板204,205,209,210は、接地される。このような基板200Bを裏面GND付コプレーナ基板という。
基板200Bが電気回路装置101に用いられる場合、導体板209の平板部材2091および導体板204は、導体(図示せず)によってサイド陰極電極20Aおよび陰極電極20Eに接続され、導体板209の平板部材2092および導体板204は、導体(図示せず)によってサイド陰極電極20Bおよび陰極電極20Eに接続される。また、導体板210の平板部材2101および導体板205は、導体(図示せず)によってサイド陰極電極20Cおよび陰極電極20Fに接続され、導体板210の平板部材2102および導体板205は、導体(図示せず)によってサイド陰極電極20Dおよび陰極電極20Fに接続される。そして、導体板204,205,209,210は、接地される。
基板200Bは、所定の間隔L3を隔てて配置された2つの導体板204,205と2つの導体板209,210とを備えるので、電流Iを電気素子100内の導体板11,12に流し、リターン電流Irを電気素子100内の導体板21〜23に流す。その結果、基板200Bを用いた電気回路装置101において、導体板11,12は、導体板21〜23と磁気的結合が生じ、導体板11,12の実効インダクタンスは、導体板11,12の自己インダクタンスよりも小さくなる。
したがって、基板200Bを用いた場合も、電気回路装置101のインピーダンスを大幅に低減できる。
また、基板200Bを用いた電気回路装置101において、直流電流を電源90からCPU110へ供給できるとともに、CPU110で発生した不要な高周波電流を電気素子100内に閉じ込めることができる。
図27は、図1に示す基板200の構成を示すさらに他の斜視図である。図1に示す基板200は、図27に示す基板200Cからなっていてもよい。図27を参照して、基板200Cは、図26に示す基板200Bに誘電体211および導体板212,213を追加したものであり、その他は、基板200Bと同じである。
誘電体211は、その一主面211Aが導体板204,205に接するように配置される。導体板212,213は、誘電体211の一主面211Aに対向する一主面211Bに所定の間隔L3で配置される。
したがって、基板200Cは、複数の誘電体201,211を積層し、その積層した複数の誘電体201,211の各誘電体の表面および裏面に導体板204,205,209,210,212,213を所定の間隔L3で配置した構造からなる。そして、導体板204,205,209,210,212,213は、接地される。このような基板200Cを多層基板という。
基板200Cが電気回路装置101に用いられる場合、導体板209の平板部材2091および導体板204,212は、導体(図示せず)によってサイド陰極電極20Aおよび陰極電極20Eに接続され、導体板209の平板部材2092および導体板204,212は、導体(図示せず)によってサイド陰極電極20Bおよび陰極電極20Eに接続される。また、導体板210の平板部材2101および導体板205,213は、導体(図示せず)によってサイド陰極電極20Cおよび陰極電極20Fに接続され、導体板210の平板部材2102および導体板205,215は、導体(図示せず)によってサイド陰極電極20Dおよび陰極電極20Fに接続される。そして、導体板204,205,209,210,212,213は、接地される。
基板200Cは、所定の間隔L3を隔てて配置された2つの導体板204,205と2つの導体板209,210と、2つの導体板212,213とを備えるので、電流Iを電気素子100内の導体板11,12に流し、リターン電流Irを電気素子100内の導体板21〜23に流す。その結果、基板200Cを用いた電気回路装置101において、導体板11,12は、導体板21〜23と磁気的結合が生じ、導体板11,12の実効インダクタンスは、導体板11,12の自己インダクタンスよりも小さくなる。
したがって、基板200Cを用いた場合も、電気回路装置101のインピーダンスを大幅に低減できる。
また、基板200Cを用いた電気回路装置101において、直流電流を電源90からCPU110へ供給できるとともに、CPU110で発生した不要な高周波電流を電気素子100内に閉じ込めることができる。
基板200Cは、2個の誘電体201,211を有すると説明したが、この発明においては、これに限らず、基板200Cは、3個以上の誘電体を備えていてもよく、一般的には、複数の誘電体を備えていればよい。
図28は、図1に示す基板200の構成を示すさらに他の斜視図である。図1に示す基板200は、図28に示す基板200Dからなっていてもよい。図28を参照して、基板200Dは、図19に示す基板200にビアホールBH1,BH2を追加したものであり、その他は、基板200と同じである。
ビアホールBH1は、信号線202側に設けられ、誘電体201を貫通して導体板204に接続される。ビアホールBH2は、信号線203側に設けられ、誘電体201を貫通して導体板205に接続される。
基板200Dが電気回路装置101に用いられる場合、信号線202がサイド陽極電極10Aに接続され、信号線203がサイド陽極電極10Bに接続され、ビアホールBH1が陰極電極20Eに接続され、ビアホールBH2が陰極電極20Fに接続される。
このように、基板200Dが電気回路装置101に用いられる場合、陰極電極20E,20Fは、それぞれ、ビアホールBH1,BH2を介して、接地された導体板204,205に接続される。これによって、リターン電流Irは、導体板205、ビアホールBH2、陰極電極20F、サイド陰極電極20C,20D、導体板21,22、サイド陰極電極20A,20B、陰極電極20E、ビアホールBH1および導体板204の順で流れ、導体板11,12の実効インダクタンスは、導体板11,12の自己インダクタンスよりも小さくなる。
基板200Dは、所定の間隔L3を隔てて配置された2つの導体板204,205と、2つの導体板204,205にそれぞれ接続されたビアホールBH1,BH2とを備えるので、電流Iを電気素子100内の導体板11,12に流し、リターン電流Irを電気素子100内の導体板21〜23に流す。その結果、基板200Dを用いた電気回路装置101において、導体板11,12は、導体板21〜23と磁気的結合が生じ、導体板11,12の実効インダクタンスは、導体板11,12の自己インダクタンスよりも小さくなる。
したがって、基板200Dを用いた場合も、電気回路装置101のインピーダンスを大幅に低減できる。
また、基板200Dを用いた電気回路装置101において、直流電流を電源90からCPU110へ供給できるとともに、CPU110で発生した不要な高周波電流を電気素子100内に閉じ込めることができる。
図29は、図1に示す基板200の構成を示すさらに他の斜視図である。図1に示す基板200は、図29に示す基板200Eからなっていてもよい。図29を参照して、基板200Eは、図19に示す基板200に電流抑制部220を追加したものであり、その他は、基板200と同じである。
電流抑制部220は、たとえば、インピーダンスからなり、一方端が導体板204に接続され、他方端が導体板205に接続される。リターン電流Irのうち、電気素子100の導体板21〜23に流れる電流を電流Ir1とし、導体板205から電流抑制部220を介して導体板204に流れる電流を電流Ir2とすると、電流抑制部220は、電流Ir2を電流Ir1よりも小さくする。つまり、導体板204,205および電流抑制部220は、導体板21〜23のインピーダンスよりも大きいインピーダンスを有する「導体板」を構成する。
その結果、リターン電流Irは、主に導体板21〜23を介して電気素子100内を流れ、導体板11,12の実効インダクタンスは、導体板11,12の自己インダクタンスよりも小さくなる。
基板200Eが電気回路装置101に用いられる場合、導体板204は、導体(図示せず)によってサイド陰極電極20A,20Bおよび陰極電極20Eに接続され、導体板205は、導体(図示せず)によってサイド陰極電極20C,20Dおよび陰極電極20Fに接続される。そして、導体板204,205は、接地される。
基板200Eは、所定の間隔L3を隔てて配置された2つの導体板204,205と、2つの導体板204,205間に流れる電流Ir2を導体板21〜23に流れる電流Ir1よりも抑制する電流抑制部220とを備えるので、電流Iを電気素子100内の導体板11,12に流し、リターン電流Irを電気素子100内の導体板21〜23に流す。その結果、基板200Eを用いた電気回路装置101において、導体板11,12は、導体板21〜23と磁気的結合が生じ、導体板11,12の実効インダクタンスは、導体板11,12の自己インダクタンスよりも小さくなる。
したがって、基板200Eを用いた場合も、電気回路装置101のインピーダンスを大幅に低減できる。
また、基板200Eを用いた電気回路装置101において、直流電流を電源90からCPU110へ供給できるとともに、CPU110で発生した不要な高周波電流を電気素子100内に閉じ込めることができる。
なお、図1に示す基板200は、図25に示す基板200Aの平板部材2091,2101間および平板部材2092,2102間に電流抑制部220を設けた基板からなっていてもよいし、図26に示す基板200Bの導体板204,205間、平板部材2091,2101間および平板部材2092,2102間に電流抑制部220を設けた基板からなっていてもよいし、図27に示す基板200Cの導体板204,205間、平板部材2091,2101間、平板部材2092,2102間および導体板212,213間に電流抑制部220を設けた基板からなっていてもよし、図28に示す基板200Dの導体板204,205間に電流抑制部220を設けた基板からなっていてもよい。そして、これらの基板を用いた場合にも、電気回路装置101のインピーダンスをインダクタンスが支配的な高周波数領域において低減できる。
図30から図33は、図1に示す基板200の他の構成を示す平面図である。図30を参照して、基板200Fは、導体板301と、スリット302〜304と、ビアホール309とを備える。導体板301は、誘電体(図示せず)の一主面の全体に形成される。スリット302〜304は、導体板301の一部を切り欠くことにより誘電体(図示せず)の一主面に形成される。スリット302〜304が誘電体(図示せず)の一主面に形成されることにより、導体部305〜308が誘電体(図示せず)の一主面に形成される。
図30には、図示されていないが、基板200Fは、誘電体(図示せず)のもう1つの一主面に導体板301に対向するように形成されたもう1つの導体板を備える。そして、ビアホール309は、導体板301と、もう1つの導体板とを電気的に接続するように碁盤目状に形成される。
基板200Fを用いて電気回路装置を作製する場合、導体部305,306は、信号ラインを構成し、導体板301およびもう1つの導体板は、接地電位に接続され、陽極電極10C,10Dは、それぞれ、導体部305,306に接続され、陰極電極20E,20Fは、それぞれ、導体部307,308に接続される。その結果、リターン電流は、基板200Fの導体板301およびもう1つの導体板よりも導体板21〜23を流れる。
このように、基板200Fは、スリット302〜304と、導体部305〜308とを備えるので、電流Iを電気素子100内の導体板11,12に流し、リターン電流Irを電気素子100内の導体板21〜23に流す。その結果、基板200Fを用いた電気回路装置101において、導体板11,12は、導体板21〜23と磁気的結合が生じ、導体板11,12の実効インダクタンスは、導体板11,12の自己インダクタンスよりも小さくなる。
したがって、基板200Fを用いた場合も、電気回路装置101のインピーダンスを大幅に低減できる。
また、基板200Fを用いた電気回路装置101において、直流電流を電源90からCPU110へ供給できるとともに、CPU110で発生した不要な高周波電流を電気素子100内に閉じ込めることができる。
図31を参照して、基板200Gは、図30に示す基板200Fにビアホール310,311を追加したものであり、その他は、基板200Fと同じである。ビアホール310,311は、それぞれ、導体部307,308に形成される。
基板200Gを用いて電気回路装置を作製する場合、導体部305,306は、信号ラインを構成し、導体板301およびもう1つの導体板は、接地電位に接続され、陽極電極10C,10Dは、それぞれ、導体部305,306に接続され、陰極電極20E,20Fは、それぞれ、導体部307,308に接続される。その結果、リターン電流は、基板200Gの導体板301およびもう1つの導体板よりも導体板21〜23を流れる。
このように、基板200Gは、スリット302〜304と、導体部305〜308と、ビアホール310,311とを備えるので、電流Iを電気素子100内の導体板11,12に流し、リターン電流Irを電気素子100内の導体板21〜23に流す。その結果、基板200Gを用いた電気回路装置101において、導体板11,12は、導体板21〜23と磁気的結合が生じ、導体板11,12の実効インダクタンスは、導体板11,12の自己インダクタンスよりも小さくなる。
したがって、基板200Gを用いた場合も、電気回路装置101のインピーダンスを大幅に低減できる。
また、基板200Gを用いた電気回路装置101において、直流電流を電源90からCPU110へ供給できるとともに、CPU110で発生した不要な高周波電流を電気素子100内に閉じ込めることができる。
図32を参照して、基板200Hは、基板200Fにスリット312,313を追加したものであり、その他は、基板200Fと同じである。スリット312,313は、導体板301の一部を切り欠くことにより、スリット303に連結されるように誘電体(図示せず)の一主面に形成される。そして、スリット303,312,313からなるスリットは、信号ラインを構成する導体部305,306の長さ方向と直交する方向において、基板200Hの全体に形成される。
基板200Hを用いて電気回路装置を作製する場合、導体部305,306は、信号ラインを構成し、導体板301およびもう1つの導体板は、接地電位に接続され、陽極電極10C,10Dは、それぞれ、導体部305,306に接続され、陰極電極20E,20Fは、それぞれ、導体部307,308に接続される。その結果、リターン電流は、基板200Hの導体板301およびもう1つの導体板よりも導体板21〜23を流れる。
このように、基板200Hは、スリット302〜304,312,313と、導体部305〜308とを備えるので、電流Iを電気素子100内の導体板11,12に流し、リターン電流Irを電気素子100内の導体板21〜23に流す。その結果、基板200Hを用いた電気回路装置101において、導体板11,12は、導体板21〜23と磁気的結合が生じ、導体板11,12の実効インダクタンスは、導体板11,12の自己インダクタンスよりも小さくなる。
したがって、基板200Hを用いた場合も、電気回路装置101のインピーダンスを大幅に低減できる。
また、基板200Hを用いた電気回路装置101において、直流電流を電源90からCPU110へ供給できるとともに、CPU110で発生した不要な高周波電流を電気素子100内に閉じ込めることができる。
図33を参照して、基板200Jは、基板200Gにスリット312,313を追加したものであり、その他は、基板200Gと同じである。基板200Jにおいても、スリット312,313は、導体板301の一部を切り欠くことにより、スリット303に連結されるように誘電体(図示せず)の一主面に形成される。そして、スリット303,312,313からなるスリットは、信号ラインを構成する導体部305,306の長さ方向と直交する方向において、基板200Jの全体に形成される。
基板200Jを用いて電気回路装置を作製する場合、導体部305,306は、信号ラインを構成し、導体板301およびもう1つの導体板は、接地電位に接続され、陽極電極10C,10Dは、それぞれ、導体部305,306に接続され、陰極電極20E,20Fは、それぞれ、導体部307,308に接続される。その結果、リターン電流は、基板200Jの導体板301およびもう1つの導体板よりも導体板21〜23を流れる。
このように、基板200Jは、スリット302〜304,312,313と、導体部305〜308と、ビアホール310,311とを備えるので、電流Iを電気素子100内の導体板11,12に流し、リターン電流Irを電気素子100内の導体板21〜23に流す。その結果、基板200Jを用いた電気回路装置101において、導体板11,12は、導体板21〜23と磁気的結合が生じ、導体板11,12の実効インダクタンスは、導体板11,12の自己インダクタンスよりも小さくなる。
したがって、基板200Jを用いた場合も、電気回路装置101のインピーダンスを大幅に低減できる。
また、基板200Jを用いた電気回路装置101において、直流電流を電源90からCPU110へ供給できるとともに、CPU110で発生した不要な高周波電流を電気素子100内に閉じ込めることができる。
図34は、図30から図33にそれぞれ示す基板200F,200G,200H,200Jを用いた電気回路装置101のインピーダンスと周波数との関係を示す図である。図34において、横軸は、周波数を表し、縦軸は、インピーダンスを表す。また、曲線k7は、基板200Fを用いた場合を示し、曲線k8は、基板200Gを用いた場合を示し、曲線k9は、基板200Hを用いた場合を示し、曲線k10は、基板200Jを用いた場合を示す。
陰極電極20E,20Fがそれぞれ接続される導体部307,308にビアホール310,311を設けることにより、約10MHz以上のインダクタンスが支配的な周波数領域においてインピーダンスが低下する(曲線k7,k8参照)。
また、陰極電極20E,20Fがそれぞれ接続される導体部307,308間にスリット303よりも長いスリット312,313を設けることにより、約10MHz以上のインダクタンスが支配的な周波数領域においてインピーダンスが低下する(曲線k7〜k9参照)。
さらに、陰極電極20E,20Fがそれぞれ接続される導体部307,308にビアホール310,311を設け、かつ、導体部307,308間にスリット303よりも長いスリット312,313を設けることにより、約1GHz以上の周波数領域においてインピーダンスが低下する(曲線k9,k10参照)。これは、スリット312,313の一方側に設けられた導体板301からスリット312,313の他方側に設けられた導体板301への電流の流れがスリット312,313によって阻止され、電気素子内の導体板21〜23,21A,22A,23Aを流れるからである。
図35は、図1に示す基板200の他の構成を示す平面図である。図35を参照して、基板200Kは、図31に示す基板200Gにスリット314,315を追加したものであり、その他は、基板200Gと同じである。スリット314,315は、導体板301の一部を切り欠くことにより、スリット303に連結されるように誘電体(図示せず)の一主面に形成される。そして、スリット303,314,315からなるスリットは、信号ラインを構成する導体部305,306の長さ方向と直交する方向において、基板200Kの一部分に形成される。
図36は、図35に示す基板200Kを用いて電気回路装置を作製した場合における3個のスリット303,314,315からなるスリットの長さに対するインピーダンスの変化を示す図である。
図36において、横軸は、スリットの長さを表し、縦軸は、インピーダンスを表す。また、曲線k11は、シミュレーション結果を示し、曲線k12は、実測値を示す。さらに、スリット303の幅は、5mmであり、周波数は、100MHzである。
図36に示す結果より、スリット303,314,315からなるスリットの長さを5mm以上に設定することにより、インピーダンスは、低下する。すなわち、スリット303,314,315からなるスリットの長さをスリット303の幅(=5mm)よりも長くすることにより、インピーダンスが低下する。このように、基板200Kの一部にスリット303,314,315からなるスリットを設けることにより、電気回路装置101のインピーダンスを低下させることができる。
このように、基板200Kは、スリット302〜304,314,315と、導体部305〜308とを備えるので、電流Iを電気素子100内の導体板11,12に流し、リターン電流Irを電気素子100内の導体板21〜23に流す。その結果、基板200Kを用いた電気回路装置101において、導体板11,12は、導体板21〜23と磁気的結合が生じ、導体板11,12の実効インダクタンスは、導体板11,12の自己インダクタンスよりも小さくなる。
したがって、基板200Kを用いた場合も、電気回路装置101のインピーダンスを大幅に低減できる。
また、基板200Kを用いた電気回路装置101において、直流電流を電源90からCPU110へ供給できるとともに、CPU110で発生した不要な高周波電流を電気素子100内に閉じ込めることができる。
図37は、図1に示す基板の他の構成を示す平面図である。図37を参照して、基板200Lは、図35に示す基板200Kにスリット316,317を追加したものであり、その他は、基板200Kと同じである。
スリット316は、導体板301の一部を切り欠くことにより、スリット314の一方端に略垂直に連結されるように誘電体(図示せず)の一主面に形成される。そして、スリット316は、所定の長さを有し、スリット314の両側に同じ長さだけ延伸する。スリット317は、導体板301の一部を切り欠くことにより、スリット315の一方端に略垂直に連結されるように誘電体(図示せず)の一主面に形成される。そして、スリット317は、スリット316と同じ長さを有し、スリット315の両側に同じ長さだけ延伸する。
図38は、図37に示すスリット316,317の長さとS21との関係を示す図である。図38において、縦軸は、S21を表し、横軸は、スリット長を表す。そして、S21は、スリット314,315の一方側の導体板301からスリット314,315の他方側の導体板301への電流の伝達特性である。
図38を参照して、スリット316,317のスリット長が5mm、10mmおよび15mmと長くなることに伴って、伝達特性S21は、低下する。これは、スリット316,317を設けることによって、電流が、スリット314,315が形成されていない導体板301の部分を介してスリット314,315の一方側の導体板301からスリット314,315の他方側の導体板301へ回り込むのを防止するためである。そして、この電流の回り込みを防止する度合は、スリット316,317のスリット長を長くする程、大きくなる。
従って、基板200Lを用いることによって、リターン電流が電気素子内部の導体板21〜23を流れ易くなり、導体板11,12の実効インダクタンスを自己インダクタンスよりも更に小さくできる。
このように、基板200Lは、スリット302〜304,314〜317と、導体部305〜308とを備えるので、電流Iを電気素子100内の導体板11,12に流し、リターン電流Irを電気素子100内の導体板21〜23に流す。その結果、基板200Lを用いた電気回路装置101において、導体板11,12は、導体板21〜23と磁気的結合が生じ、導体板11,12の実効インダクタンスは、導体板11,12の自己インダクタンスよりも小さくなる。
したがって、基板200Lを用いた場合も、電気回路装置101のインピーダンスを大幅に低減できる。
また、基板200Lを用いた電気回路装置101において、直流電流を電源90からCPU110へ供給できるとともに、CPU110で発生した不要な高周波電流を電気素子100内に閉じ込めることができる。
図39は、図1に示す基板200の他の構成を示す平面図である。図39を参照して、基板200Mは、図37に示す基板200Lのスリット316,317をそれぞれスリット318,319に代えたものであり、その他は、基板200Lと同じである。
スリット318は、導体板301の一部を切り欠くことにより、スリット314の一方端に連結されるように誘電体(図示せず)の一主面に形成される。スリット319は、導体板301の一部を切り欠くことにより、スリット315の一方端に連結されるように誘電体(図示せず)の一主面に形成される。
スリット318は、直線部318A,318B,318Cからなる。直線部318Aは、スリット314に略垂直に形成される。直線部318Bは、直線部318Aの一方端から直線部318Aと所定の角度を成す方向に延伸する。直線部318Cは、直線部318Aの他方端から直線部318Aと所定の角度を成す方向に延伸する。その結果、直線部318B,318Cは、直線部318Aの両端においてスリット303に向かう方向に対して略ハの字状に配置される。
スリット319は、直線部319A,319B,319Cからなる。直線部319Aは、スリット315に略垂直に形成される。直線部319Bは、直線部319Aの一方端から直線部319Aと所定の角度を成す方向に延伸する。直線部319Cは、直線部319Aの他方端から直線部319Aと所定の角度を成す方向に延伸する。その結果、直線部319B,319Cは、直線部319Aの両端においてスリット303に向かう方向に対して略ハの字状に配置される。
スリット318,319を備える場合も、スリット316,317を備える場合と同様に、伝達特性S21が小さくなり、電流が、スリット314,315が形成されていない導体板301の部分を介してスリット314,315の一方側の導体板301からスリット314,315の他方側の導体板301へ回り込むのを防止できる。その結果、スリット303,314,315,318,319は、リターン電流Irが導体板301を流れるのを抑制する。
このように、基板200Mは、スリット302〜304,314,315,318,319と、導体部305〜308とを備えるので、電流Iを電気素子100内の導体板11,12に流し、リターン電流Irを電気素子100内の導体板21〜23に流す。その結果、基板200Mを用いた電気回路装置101において、導体板11,12は、導体板21〜23と磁気的結合が生じ、導体板11,12の実効インダクタンスは、導体板11,12の自己インダクタンスよりも小さくなる。
したがって、基板200Mを用いた場合も、電気回路装置101のインピーダンスを大幅に低減できる。
また、基板200Mを用いた電気回路装置101において、直流電流を電源90からCPU110へ供給できるとともに、CPU110で発生した不要な高周波電流を電気素子100内に閉じ込めることができる。
図40は、図1に示す基板200の他の構成を示す平面図である。図40を参照して、基板200Nは、図37に示す基板200Lのスリット316,317をそれぞれスリット320,321に代えたものであり、その他は、基板200Lと同じである。
スリット320は、導体板301の一部を切り欠くことにより、スリット314の一方端に連結されるように誘電体(図示せず)の一主面に形成される。スリット321は、導体板301の一部を切り欠くことにより、スリット315の一方端に連結されるように誘電体(図示せず)の一主面に形成される。
スリット320は、直線部320A,320B,320Cからなる。直線部320Aは、スリット314に略垂直に形成される。直線部320Bは、直線部320Aの一方端から直線部320Aと所定の角度を成す方向に延伸する。直線部320Cは、直線部320Aの他方端から直線部320Aと所定の角度を成す方向に延伸する。その結果、直線部320B,320Cは、直線部318Aの両端においてスリット303と反対方向に対して略ハの字状に配置される。
スリット321は、直線部321A,321B,321Cからなる。直線部321Aは、スリット315に略垂直に形成される。直線部321Bは、直線部321Aの一方端から直線部321Aと所定の角度を成す方向に延伸する。直線部321Cは、直線部321Aの他方端から直線部321Aと所定の角度を成す方向に延伸する。その結果、直線部321B,321Cは、直線部321Aの両端においてスリット303と反対方向に対して略ハの字状に配置される。
スリット320,321を備える場合も、スリット316,317を備える場合と同様に、伝達特性S21が小さくなり、電流が、スリット314,315が形成されていない導体板301の部分を介してスリット314,315の一方側の導体板301からスリット314,315の他方側の導体板301へ回り込むのを防止できる。その結果、スリット303,314,315,320,321は、リターン電流Irが導体板301を流れるのを抑制する。
このように、基板200Nは、スリット302〜304,314,315,320,321と、導体部305〜308とを備えるので、電流Iを電気素子100内の導体板11,12に流し、リターン電流Irを電気素子100内の導体板21〜23に流す。その結果、基板200Nを用いた電気回路装置101において、導体板11,12は、導体板21〜23と磁気的結合が生じ、導体板11,12の実効インダクタンスは、導体板11,12の自己インダクタンスよりも小さくなる。
したがって、基板200Nを用いた場合も、電気回路装置101のインピーダンスを大幅に低減できる。
また、基板200Nを用いた電気回路装置101において、直流電流を電源90からCPU110へ供給できるとともに、CPU110で発生した不要な高周波電流を電気素子100内に閉じ込めることができる。
図37、図39および図40において、各種のスリットを備える基板200L,200M,200Nを示したが、この発明においては、これに限らず、図37、図39および図40に示すような形状の基板は、一般的には、高周波電流がスリットの一方側からスリットの他方側へ伝達するのを抑制する形状のスリットを備えていればよい。
図41は、図1に示す基板200の他の構成を示す平面図である。図41を参照して、基板200Pは、図30に示す基板200Fのスリット302〜304をスリット322〜324に代えたものであり、その他は、基板200Fと同じである。
スリット322は、導体板301の一部を切り欠くことによって誘電体(図示せず)の一主面に形成される。そして、スリット322を形成することによって、導体部325〜328が誘電体(図示せず)の一主面に形成される。
スリット323は、導体板301の一部を切り欠くことによって誘電体(図示せず)の一主面に形成され、スリット322の一方側でスリット322に連結される。また、スリット324は、導体板301の一部を切り欠くことによって誘電体(図示せず)の一主面に形成され、スリット322の他方側でスリット322に連結される。
基板200Pを用いて電気回路装置を作製する場合、導体部325,328は、信号ラインを構成し、導体板301およびもう1つの導体板は、接地電位に接続され、陽極電極10C,10Dは、それぞれ、導体部325,328に接続され、陰極電極20E,20Fは、それぞれ、導体部326,327に接続される。その結果、リターン電流は、基板200Pの導体板301およびもう1つの導体板よりも導体板21〜23を流れる。
このように、基板200Pは、スリット322〜324と、導体部325〜328とを備えるので、電流Iを電気素子100内の導体板11,12に流し、リターン電流Irを電気素子100内の導体板21〜23に流す。その結果、基板200Pを用いた電気回路装置101において、導体板11,12は、導体板21〜23と磁気的結合が生じ、導体板11,12の実効インダクタンスは、導体板11,12の自己インダクタンスよりも小さくなる。
したがって、基板200Pを用いた場合も、電気回路装置101のインピーダンスを大幅に低減できる。
また、基板200Pを用いた電気回路装置101において、直流電流を電源90からCPU110へ供給できるとともに、CPU110で発生した不要な高周波電流を電気素子100内に閉じ込めることができる。
図42は、図1に示す基板200の他の構成を示す平面図である。図42を参照して、基板200Qは、図41に示す基板200Pのスリット323,324をそれぞれスリット314,315に代えたものであり、その他は、基板200Pと同じである。
スリット314,315は、導体板301の一部を切り欠くことにより、スリット322に連結されるように誘電体(図示せず)の一主面に形成される。そして、スリット322,314,315からなるスリットは、信号ラインを構成する導体部325,328の長さ方向と直交する方向において、基板200Qの一部分に形成される。
このように、基板200Qは、スリット314,315,322と、導体部325〜328とを備えるので、電流Iを電気素子100内の導体板11,12に流し、リターン電流Irを電気素子100内の導体板21〜23に流す。その結果、基板200Qを用いた電気回路装置101において、導体板11,12は、導体板21〜23と磁気的結合が生じ、導体板11,12の実効インダクタンスは、導体板11,12の自己インダクタンスよりも小さくなる。
したがって、基板200Qを用いた場合も、電気回路装置101のインピーダンスを大幅に低減できる。
また、基板200Qを用いた電気回路装置101において、直流電流を電源90からCPU110へ供給できるとともに、CPU110で発生した不要な高周波電流を電気素子100内に閉じ込めることができる。
図43は、図1に示す基板200の他の構成を示す平面図である。また、図44は、図43に示す線XXXXIV−XXXXIV間における基板200Rの断面図である。図43および図44を参照して、基板200Rは、導体板401,403,405,407と、誘電体402,404,406と、スリット411,412,413,414と、導体部415,416,417,418,419,420,421,426とを備える。
導体板401は、誘電体402の表面に形成され、導体板403は、誘電体404の表面に形成され、導体板405は、誘電体406の表面に形成され、導体板407は、誘電体406の裏面に形成される。そして、導体板403が形成された誘電体404は、導体板405,407が形成された誘電体406上に積層され、導体板401が形成された誘電体402は、導体板403が形成された誘電体404上に積層される。
スリット411〜414は、導体板401の一部を切り欠くことによって誘電体402の表面に形成される。そして、スリット411,412,414は、基板200Rの幅方向に直線上に配置される。また、スリット413は、両端がスリット412に連結され、スリット411を囲むように形成される。この場合、スリット413の幅は、高周波電流の波長および誘電体402の比誘電率に応じて決定され、高周波電流がスリット413の内側に形成された導体部421からスリット413の外側に形成された導体部426へ飛び越えない値に設定される。
その結果、導体板401は、導体部421と導体部426とに分離される。また、導体部416〜419が誘電体402の表面に形成される。この場合、導体部417は、その両端が導体部421に連結され、導体部418は、その両端が導体部426に連結される。
導体部415は、導体板403の一部を切り欠くことによって誘電体404の表面に形成される。そして、導体部415は、ビアホール423によって導体部416に接続される。また、導体部420は、導体板403の一部を切り欠くことによって誘電体404の表面に形成される。そして、導体部420は、ビアホール426によって導体部419に接続される。
導体部417は、ビアホール424によって導体板405に接続され、導体部418は、ビアホール425によって導体板407に接続される。なお、導体部421は、ビアホールによって導体板405に接続され、導体部426は、ビアホールによって導体板407に接続されている。そして、導体板401,405,407は、接地電位に接続されている。
基板200Rを用いて電気回路装置を作製する場合、導体部415,416,419,420およびビアホール423,426は、信号ラインを構成し、陽極電極10Cは、導体部415に接続され、陽極電極10Dは、導体部420に接続され、陰極電極20Eは、導体部417に接続され、陰極電極20Fは、導体部418に接続される。その結果、リターン電流は、電気素子100内の導体板21〜23を流れる。
このように、リターン電流が電気素子100内の導体板21〜23を流れるのは、陰極電極20E,20Fが接続される導体部417,418は、それぞれ、スリット413によって分離された導体部421,426に接続され、導体部421,426は、それぞれ、異なる導体板405,407に接続されているからである。
このように、基板200Rを用いることによって、リターン電流を完全に電気素子100内の導体板21〜23に流すことができ、導体板11,12の実効インダクタンスを自己インダクタンスよりも小さくできる。その結果、電気回路装置101のインピーダンスを小さくできる。
また、基板200Rを用いた電気回路装置101において、直流電流を電源90からCPU110へ供給できるとともに、CPU110で発生した不要な高周波電流を電気素子100内に閉じ込めることができる。
図45は、実施の形態1による電気回路装置の他の構成を示す概念図である。実施の形態1による電気回路装置は、図45に示す電気回路装置102であってもよい。図45を参照して、電気回路装置102は、図1に示す電気回路装置101の電気素子100を電気素子100Aに代えたものであり、その他は、電気回路装置101と同じである。
電気素子100Aは、図2に示す電気素子100の導体板11,12,21〜23をそれぞれ導体板11A,12A,21A〜23Aに代えたものであり、その他は、電気素子100と同じである。
導体板21Aは、誘電体層1,2間に配置され、導体板11Aは、誘電体層2,3間に配置される。また、導体板22Aは、誘電体層3,4間に配置され、導体板12Aは、誘電体層4,5間に配置され、導体板23Aは、誘電体層5の一主面5Aに配置される。
導体板11A,12Aは、その一方端がサイド陽極電極10Aに接続され、他方端がサイド陽極電極10Bに接続される。導体板21A〜23Aは、その一方端がサイド陰極電極20A,20Bに接続され、他方端がサイド陰極電極20C,20Dに接続される。
線XXI−XXI間における電気素子100Aの断面図は、図21に示す電気素子100の断面図と同じであり、線XXII−XXII間における電気素子100Aの断面図は、図22に示す電気素子100の断面図と同じである。そして、図21および図22において、導体板11,12,21〜23を導体板11A,12A,21A〜23Aに代えればよい。
図46は、隣接する2つの導体板の他の平面図である。図46を参照して、導体板11Aは、長さL4と幅W5とを有し、導体板21Aは、長さL5と幅W4とを有する。そして、長さL4と幅W5との間には、W5≧L4の関係があり、長さL5と幅W4との間には、W4≧L5の関係がある。このように、導体板11A,21Aは、長さ方向DR1よりも幅方向DR2に長い形状からなる。
導体板12Aは、導体板11Aと同じサイズを有し、導体板22A,23Aは、導体板21Aと同じサイズを有する。
導体板11Aおよび導体板21Aを1つの平面へ投影すると、導体板11Aおよび21Aは、重複部分200Aを有する。そして、導体板11Aと導体板21Aとの重複部分200Aは、長さL5および幅W5を有する。導体板11Aと導体板22Aとの重複部分、導体板12Aと導体板22Aとの重複部分および導体板12Aと導体板23Aとの重複部分も、重複部分200Aと同じ長さL5および同じ幅W5を有する。そして、実施の形態3においては、W5≧L5になるように、長さL5および幅W5が設定される。
重複部分200Aの幅W5が長さL5以上である場合、図15に示すように、導体板11Aを流れる電流I1は、幅方向DR2において重複部分200Aのほぼ中央部を流れ、導体板21Aを流れる電流I2は、幅方向DR2において重複部分200Aの端に近い部分を流れる。その結果、上述したように、導体板11A,12Aの実効インダクタンスが導体板11A,12Aの自己インダクタンスよりも小さくなる度合は、相対的に低下する。
しかし、電気回路装置102は、所定の間隔L3で配置された導体板204,205を備えるので、導体板204,205は、リターン電流Ir(=電流I2)を電気素子100A内の導体板21A〜23Aに流す。
その結果、基板200が陰極電極20E,20F間で電気的に接続された導体板を一主面201Bに有する場合に比べ、導体板21A〜23Aに流れるリターン電流の割合が増加し、導体板11A,12Aの実効インダクタンスが導体板11A,12Aの自己インダクタンスよりも小さくなる度合は、相対的に大きくなる。
したがって、重複部分200Aの幅W5が長さL5以上であっても、リターン電流Irが流れる方向に電気的に分離された導体板204,205を備えることによって電気回路装置102のインダクタンスを小さくできる。
図47は、図45に示す電気回路装置102のインピーダンスの周波数依存性を示す図である。図47において、横軸は、周波数を表し、縦軸は、インピーダンスを表す。また、曲線k13は、重複部分200Aにおける幅W5が長さL5以上であり、かつ、分離された導体板204,205を備える場合のインピーダンスの周波数依存性を示し、曲線k14は、重複部分200Aにおける幅W5が長さL5以上であり、かつ、導体板204,205が電気的に導通した場合のインピーダンスの周波数依存性を示す。
図47を参照して、0.006GHz以下の低周波数領域は、キャパシタンスが支配的な周波数領域であり、0.01GHz以上の高周波数領域は、インダクタンスが支配的な周波数領域である。
キャパシタンスが支配的である0.006GHz以下の低周波数領域においては、導体板204,205が電気的に切断された場合の電気回路装置102のインピーダンス(曲線k13)は、導体板204,205が電気的に導通された場合の電気回路装置102のインピーダンス(曲線k14)とほぼ同じである。
一方、インダクタンスが支配的である0.01GHz以上の高周波数領域においては、導体板204,205が電気的に切断された場合の電気回路装置102のインピーダンス(曲線k13)は、導体板204,205が電気的に導通された場合の電気回路装置102のインピーダンス(曲線k14)よりも小さくなる。
したがって、重複部分200Aの幅W5が長さL5以上であっても、電気的に分離された導体板204,205を基板200に設けることによって電気回路装置102のインダクタンスを小さくできる。
電気回路装置102においては、基板200に代えて基板200A,200B,200C,200D,200E,200F,200G,200H,200J,200K,200L,200M,200N,200P,200Q,200Rのいずれかを用いてもよい。そして、基板200A,200B,200C,200D,200E,200F,200G,200H,200J,200K,200L,200M,200N,200P,200Q,200Rのいずれかを用いた場合も、基板200を用いた場合と同様に電気回路装置102のインピーダンスを小さくできる。
また、基板200A,200B,200C,200D,200E,200F,200G,200H,200J,200K,200L,200M,200N,200P,200Q,200Rのいずれかを用いた場合も、基板200を用いた場合と同様にCPU110で発生した不要な高周波電流を電気素子100内に閉じ込めることができる。
したがって、基板200,200A,200B,200C,200D,200E,200F,200G,200H,200J,200K,200L,200M,200N,200P,200Q,200Rは、導体板11A,12Aと導体板21A〜23Aとの重複部分200Aにおける幅W5が長さL5以上である電気回路装置102において、インダクタンスが支配的な高周波数領域でインピーダンスを小さくする基板である。
また、基板200,200A,200B,200C,200D,200E,200F,200G,200H,200J,200K,200L,200M,200N,200P,200Q,200Rは、CPU110で発生した不要な高周波電流を電気素子100内に閉じ込める基板である。
上記においては、誘電体層1〜5は、全て同じ誘電体材料(BaTiO3)により構成されると説明したが、この発明においては、これに限らず、誘電体層1〜5は、相互に異なる誘電体材料により構成されていてもよく、2種類の誘電体材料により構成されていてもよく、一般的には、1種類以上の誘電体材料により構成されていればよい。この場合、誘電体層1〜5を構成する各誘電体材料は、好ましくは、3000以上の比誘電率を有する。
そして、BaTiO3以外の誘電体材料としては、Ba(Ti,Sn)O3,Bi4Ti3O12,(Ba,Sr,Ca)TiO3,(Ba,Ca)(Zr,Ti)O3,(Ba,Sr,Ca)(Zr,Ti)O3,SrTiO3,CaTiO3,PbTiO3,Pb(Zn,Nb)O3,Pb(Fe,W)O3,Pb(Fe,Nb)O3,Pb(Mg,Nb)O3,Pb(Ni,W)O3,Pb(Mg,W)O3,Pb(Zr,Ti)O3,Pb(Li,Fe,W)O3,Pb5Ge3O11およびCaZrO3等を用いることができる。
また、上記においては、陽極電極10C,10D、サイド陽極電極10A,10B、導体板11,12,21〜23、サイド陰極電極20A,20B,20C,20Dおよび陰極電極20E,20Fは、ニッケル(Ni)からなると説明したが、この発明においては、これに限らず、陽極電極10C,10D、サイド陽極電極10A,10B、導体板11,12,21〜23、サイド陰極電極20A,20B,20C,20Dおよび陰極電極20E,20Fは、銀(Ag)、パラジウム(Pd)、銀パラジウム合金(Ag−Pd)、白金(Pt)、金(Au)、銅(Cu)、ルビジウム(Ru)およびタングステン(W)のいずれかにより構成されてもよい。
さらに、上記においては、電気素子100は、誘電体層1〜5を備えると説明したが、この発明においては、これに限らず、電気素子100は、誘電体層1〜5を備えていなくてもよい。誘電体層1〜5がなくても、導体板11,12と導体板21〜23との間で磁気的干渉が生じ、上述した機構によって電気素子100のインピーダンスが低下するからである。
さらに、上記においては、陽極電極10C,10Dに接続される導体板の個数は、2個(導体板11,12)であり、陰極電極20E,20Fに接続される導体板の個数は、3個(導体板21〜23)であると説明したが、この発明においては、これに限らず、電気素子100は、陽極電極10C,10Dに接続されるn(nは正の整数)個の導体板と、陰極電極20E,20Fに接続されるm(mは正の整数)個の導体板とを備えていればよい。この場合、電気素子100は、j(j=m+n)個の誘電体層を備える。陽極電極10C,10Dに接続される導体板と、陰極電極20E,20Fに接続される導体板とを少なくとも1個備えていれば、磁気的干渉を生じさせることができ、実効インダクタンスを小さくできるからである。
そして、この発明においては、電気素子100に流れる電流が増加するに従って、陽極電極10C,10Dに接続される導体板の個数と、陰極電極20E,20Fに接続される導体板の個数とを増加させる。陽極電極10C,10Dに接続される導体板および陰極電極20E,20Fに接続される導体板が複数の導体板からなるとき、複数の導体板は、2個の陽極電極(10C,10D)間、または2個の陰極電極(20E,20F)間に並列に接続されるので、陽極電極10C,10Dに接続される導体板の個数と、陰極電極20E,20Fに接続される導体板の個数とを増加させれば、電気素子100に流れる電流を増加できるからである。
また、この発明においては、電気素子100のインピーダンスを相対的に低下させる場合、電極10C,10Dに接続される導体板の個数と、陰極電極20E,20Fに接続される導体板の個数とを増加させる。電極10C,10Dに接続される導体板の個数と、陰極電極20E,20Fに接続される導体板の個数とを増加させれば、並列接続されるコンデンサの個数が増加し、電気素子100の実効キャパシタンスが大きくなってインピーダンスが低下するからである。
さらに、上記においては、導体板11,12は、導体板21〜23に平行に配置されると説明したが、この発明においては、これに限らず、導体板11,12と導体板21〜23との間隔が長さ方向DR1に対して変化するように導体板11,12,21〜23を配置してもよい。
さらに、上記においては、電気素子100は、CPU110に接続されると説明したが、この発明においては、これに限らず、電気素子100は、所定の周波数で動作する電気負荷回路であれば、どのように電気負荷回路に接続されてもよい。
さらに、上記においては、電気素子100は、CPU110が発生する不要な高周波電流をCPU110の近傍に閉じ込めるノイズフィルタとして用いられると説明したが、この発明においては、これに限らず、電気素子100は、コンデンサとしても使用される。電気素子100は、上述したように、並列に接続された4個のコンデンサを含むので、コンデンサとしても使用可能である。
そして、より具体的には、電気素子100は、ノートパソコン、CD−RW/DVD装置、ゲーム機、情報家電、デジタルカメラ、自動車電装用、自動車用デジタル機器、MPU周辺回路およびDC/DCコンバータ等に用いられる。
したがって、ノートパソコンおよびCD−RW/DVD装置等にコンデンサとして用いられているが、電源90とCPU110との間で使用されてCPU110が発生する不要な高周波電流をCPU110の近傍に閉じ込めるノイズフィルタの機能を有する電気素子は、この発明による電気素子100に含まれる。
実施の形態1によれば、電気回路装置101は、電気素子100と、基板200,200A,200B,200C,200D,200E,200F,200G,200H,200J,200K,200L,200M,200N,200P,200Q,200Rとを備え、電気回路装置102は、電気素子100Aと、基板200,200A,200B,200C,200D,200E,200F,200G,200H,200J,200K,200L,200M,200N,200P,200Q,200Rとを備えるので、基板200,200A,200B,200C,200D,200E,200F,200G,200H,200J,200K,200L,200M,200N,200P,200Q,200Rは、電流Iを電気素子100内の導体板11,12または電気素子100Aの導体板11A,12Aに流し、電流Iのリターン電流Irを電気素子100内の導体板21〜23または電気素子100A内の導体板21A〜23Aに流す。その結果、導体板11,12は、導体板21〜23と磁気的結合を生じ、導体板11,12の実効インダクタンスは、導体板11,12の自己インダクタンスよりも小さくなり、導体板11A,12Aは、導体板21A〜23Aと磁気的結合を生じ、導体板11A,12Aの実効インダクタンスは、導体板11A,12Aの自己インダクタンスよりも小さくなる。
したがって、この発明によれば、電気回路装置101,102のインピーダンスを低減できる。また、CPU110で発生した不要な高周波電流を電気素子100内に閉じ込めることができる。
[実施の形態2]
図48は、実施の形態2による電気回路装置の構成を示す斜視図である。図48を参照して、実施の形態2による電気回路装置103は、電気素子100と、導体板500とを備える。
なお、電気回路装置103においては、電気素子100の導体板23は、削除され、サイド陽極電極10Aは、電気素子100の側面100Aの全体と、電気素子100Aの底面100C、正面100D、裏面100Eおよび上面100Fの一部とに形成され、サイド陽極電極10Bは、電気素子100の側面100Bの全体と、電気素子100Aの底面100C、正面100D、裏面100Eおよび上面100Fの一部とに形成される。また、サイド陰極電極20A,20B,20C,20Dは、電気素子100の上面100Fの一部にも形成される。
導体板500は、電気素子100の上面100Fに配置され、サイド陽極電極10A,10Bに接続される。そして、導体板500は、銀、銅、金、アルミニウム、黄銅、ニッケル、鉄、白金、すずおよび鉛のいずれかからなる。
図49は、図48に示す導体板500の斜視図である。図49を参照して、導体板500は、切欠部501,502を有する。その結果、導体板500は、幅広部503,504と、幅狭部505とからなる。幅狭部505は、幅広部503と幅広部504との間に配置される。
切欠部501は、サイド陰極電極20A,20Cの一部が電気素子100の一主面(=上面100F)に配置されるための切欠部であり、切欠部502は、サイド陰極電極20B,20Dの一部が電気素子100の一主面(=上面100F)に配置されるための切欠部である。
また、導体板500は、電気素子100の導体板11,12を電流が流れる方向DR1において、長さL6を有する。この長さL6は、方向DR1における電気素子100の長さに略等しい。
さらに、導体板500の幅広部503,504は、方向DR1に直交する方向DR2において、幅W6を有し、導体板500の幅狭部505は、幅W7を有する。そして、幅W6は、方向DR2における電気素子100の幅と同じ幅を有し、幅W7は、幅W6よりも狭い。この場合、幅W6は、たとえば、5mmに設定され、幅W7は、たとえば、3mmに設定される。
図50は、図49に示す導体板500の長さ方向DR1における断面図である。図50を参照して、導体板500は、凹凸面500Aを有する。なお、凹凸面500Aは、導体板500の表裏面のみならず、導体板500の幅方向DR2の両側面にも形成される。そして、凹凸面500Aは、深さdを有する。この深さdは、交流電流が導体に流れる場合に、表皮効果によって交流電流が流れる導体の表皮深さdSに設定される。そうすると、導体板500の凹凸面500Aは、長さ方向DR1に対して、不連続になるので、導体板500は、交流電流を殆ど流さず、直流電流を流す。
表1は、導体板500を構成する各種の金属材料の表皮効果における表皮深さdSと周波数との関係を示す。
表1に示すように、表皮効果における表皮深さdSは、周波数が高くなるに従って浅くなる。また、電気回路装置103は、電気素子100を備えるので、上述したように実効インダクタンスの低減によってインピーダンスが小さくなる。そして、電気回路装置103においては、導体板500は、電源90から供給された直流電流をCPU110へ供給するとともに、CPU110で発生した不要な高周波電流を表皮効果によって抑制して不要な高周波電流を電気素子100内の導体板21〜23に流し、不要な高周波電流が電源90側へ漏洩するのを抑制する。
したがって、導体板500の凹凸面500Aの深さdは、電気回路装置103に接続されたCPU110(電気負荷回路)が発生する不要な高周波電流の周波数に応じて決定される。
より具体的には、CPU110がf1〜f2(f1<f2)の範囲の周波数を有する不要な高周波電流を発生する場合、深さdは、周波数f1〜f2のうち、最も低い周波数f1によって決定される表皮深さに設定される。最も低い周波数f1によって決定された表皮深さは、f1〜f2の周波数範囲に含まれる周波数によって決定された表皮深さの中で最も深いので、f1〜f2の範囲の周波数を有する高周波電流が導体板500を流れるのを抑制できるからである。
図51および図52は、それぞれ、図50に示す凹凸面500Aの深さdの範囲を説明するための第1および第2の概念図である。図51を参照して、導体板500の凹凸面500Aは、最小深さdmin以上の深さを有する。この最小深さdminは、導体板500の表面が平坦である場合に電気素子100内の導体板11,12に流れる電流の交流成分よりも多くの交流成分を表皮効果によって電気素子100内の導体板11,12に流す深さである。すなわち、最小深さdminは、表皮効果による表皮深さdSよりも浅く、導体板500の表面が平坦である場合に表皮効果によって導体板500の表面層に流れる電流の交流成分を抑制する深さである。そして、最小深さdminは、好ましくは、CPU110が発生する高周波電流(=電流の交流成分)のうち、最も高い周波数によって決定される表皮深さよりも浅く、表皮効果によって導体板500の表面層を流れる最も高い周波数を有する高周波電流を抑制する深さに設定される。
図52を参照して、導体板500の凹凸面500Aは、最大深さdmax以下の深さを有する。そして、最大深さdmaxは、電気回路装置103に接続されるCPU110(電気負荷回路)に供給される直流電流の電流値に応じて決定される。図53および図54は、それぞれ、電気回路装置103とCPU110との接続パターンを示す第1および第2の概念図である。
図53を参照して、1個のCPU110が電気回路装置103に接続される場合、電気回路装置103は、直流電流I0をCPU110へ供給する。導体板500の凹凸面500Aが最大深さdmaxを有する場合、直流電流Iは、導体板500Aの領域506を流れ、直流電流I0の電流値は、領域506の断面積によって決定される。表面が平坦であるときの導体板500の厚みをDとし、導体板500の比抵抗をρとすると、領域506の断面積Sは、S=(D−2×dmax)×(W7−2×dmax)によって決定される。そして、直流電流Iを流すときの電圧をVとすると、直流電流Iは、I0=V×(D−2×dmax)×(W7−2×dmax)/(ρ×L6)によって決定される。
直流電流I0の電流値および電圧Vの電圧値が決定されれば、厚みD、比抵抗ρ、幅W7および長さL6は、既知であるので、I0=V×(D−2×dmax)×(W7−2×dmax)/(ρ×L6)によって導体板500の凹凸面500Aの最大深さdmaxを決定できる。
図54を参照して、4個のCPU110A,110B,110C,110Dが電気回路装置103に並列に接続される場合、電気回路装置103は、CPU110A,110B,110C,110Dにそれぞれ供給する直流電流I1,I2,I3,I4の合計I1+I2+I3+I4の直流電流を導体板500に流す。したがって、導体板500の凹凸面500Aの最大深さdmaxは、I1+I2+I3+I4=V×(D−2×dmax)×W7/(ρ×L6)を用いることによって決定される。そして、電気回路装置103に並列に接続されるCPU110の個数がj(jは2以上の整数)個である場合、導体板500の凹凸面500Aの最大深さdmaxは、I1+I2+・・・+Ij=V×(D−2×dmax)×(W7−2×dmax)/(ρ×L6)を用いることによって決定される。
なお、CPU110A,110B,110C,110Dにそれぞれ供給される直流電流I1,I2,I3,I4の電流値が等しい場合、導体板500の凹凸面500Aの最大深さdmaxは、4×I1=V×(D−2×dmax)×W7/(ρ×L6)を用いることによって決定される。そして、電気回路装置103に並列に接続されるCPU110の個数がj個であり、各CPU110に供給される直流電流の電流値が等しい場合、導体板500の凹凸面500Aの最大深さdmaxは、j×I1=V×(D−2×dmax)×(W7−2×dmax)/(ρ×L6)を用いることによって決定される。
上述した方法によって、導体板500の凹凸面500Aの深さdの最小深さdminおよび最大深さdmaxが決定される。そして、導体板500の凹凸面500Aの深さdは、最小深さdmin以上の深さに設定されていればよい。また、好ましくは、導体板500の凹凸面500Aの深さdは、表皮深さdS以上の深さに設定されていればよい。さらに、好ましくは、導体板500の凹凸面500Aの深さdは、CPU110が発生する高周波電流の周波数のうち、最も高い周波数によって決定される表皮深さdS以上の深さに設定されていればよい。さらに、好ましくは、導体板500の凹凸面500Aの深さdは、最小深さdmin以上、かつ、最大深さdmax以下の深さに設定されていればよい。さらに、好ましくは、導体板500の凹凸面500Aの深さdは、表皮深さdS以上、かつ、最大深さdmax以下の深さに設定されていればよい。さらに、好ましくは、導体板500の凹凸面500Aの深さdは、CPU110が発生する高周波電流の周波数のうち、最も高い周波数によって決定される表皮深さdS以上、かつ、最大深さdmax以下の深さに設定されていればよい。さらに、好ましくは、導体板500の凹凸面500Aの深さdは、CPU110が発生する高周波電流の周波数のうち、最も低い周波数によって決定される表皮深さdS以上、かつ、最大深さdmax以下の深さに設定されていればよい。
なお、図50から図52においては、凹凸面500Aは、表裏面に同じ形状の凹凸を有するものとして図示されているが、この発明においては、これに限らず、凹凸面500Aは、表裏面に異なる形状の凹凸を有していてもよい。
電気回路装置103は、基板200上に配置される。この場合、サイド陽極電極10Aは、導体板202に接続され、サイド陽極電極10Bは、導体板203に接続され、サイド陰極電極20A,20Bは、導体(図示せず)を介して導体板204に接続され、サイド陰極電極20C,20Dは、導体(図示せず)を介して導体板205に接続される。
そうすると、電気回路装置103は、導体板202を介してサイド陽極電極10Aに電流Iを受ける。そして、電気回路装置103の導体板500は、電流Iの直流成分をサイド陽極電極10Bへ流し、電流Iの交流成分を電気素子100内の導体板11,12に流す。その結果、電流Iの直流成分は、サイド陽極電極10A→導体板500→サイド陽極電極10B→導体板203と流れ、電流Iの交流成分は、サイド陽極電極10A→導体板11,12→サイド陽極電極10B→導体板203と流れる。
また、電流Iのリターン電流Irは、導体板500の表皮効果によって導体板500を流れるのを抑制され、基板200の導体板205から導体(図示せず)を介してサイド陰極電極20C,20Dへ流れ、電気素子100内をサイド陰極電極20C,20D、導体板21,22およびサイド陰極電極20A,20Bの順に流れ、導体を介して導体板204に流れる。
その結果、電気素子100の導体板11,12は、導体板21,22と磁気的結合を生じ、導体板11,12の実効インダクタンスは、導体板11,12の自己インダクタンスよりも小さくなる。
したがって、この発明によれば、電気回路装置103のインピーダンスを低減できる。
また、電流Iのリターン電流IrであるCPU110で発生した不要な高周波電流を電気素子100内に閉じ込め、不要な高周波電流が電源90側へ漏洩するのを抑制できる。
さらに、電気回路装置103においては、直流成分は、電気素子100の外部(=上面100F)に配置された導体板500を流れるので、電気素子100における温度上昇を抑制できる。
図55は、実施の形態2による電気回路装置の構成を示す他の斜視図である。実施の形態2による電気回路装置は、図55に示す電気回路装置104であってもよい。図55を参照して、電気回路装置104は、図48に示す電気回路装置103の導体板500を導体板501に代えたものであり、その他は、電気回路装置104と同じである。
導体板501は、電気素子100の上面100F、側面100B、および底面100Cの一部に配置され、サイド陽極電極10A,10Bに接続される。そして、導体板501は、銀、銅、金、アルミニウム、黄銅、ニッケル、鉄、白金、すずおよび鉛のいずれかからなる。また、導体板501は、導体板500の凹凸面500Aと同じ凹凸面を有する。
導体板501は、導体板500と同じように表皮効果における表皮深さを凹部の深さとして有するので、電流Iの直流成分を流し、電流Iの交流成分を電気素子100内の導体板11,12に流す。
その結果、電気回路装置104において、導体板11,12は、導体板21,22と磁気的結合を生じ、導体板11,12の実効インダクタンスは、導体板11,12の自己インダクタンスよりも小さくなる。
したがって、この発明によれば、電気回路装置104のインピーダンスを低減できる。
また、CPU110で発生した不要な高周波電流を電気素子100内に閉じ込め、不要な高周波電流が電源90側へ漏洩するのを抑制できる。
さらに、導体板501は、サイド陽極電極10Bとの接触面積が導体板500に比べ大きくなるので、導体板501とサイド陽極電極10Bとの接触抵抗を低減でき、導体板501とサイド陽極電極10Bとの接触部における発熱を低減できる。
なお、電気回路装置104においては、導体板501に代えてサイド陽極電極10Aとの接触面積を大きくできる導体板を用いてもよい。
図56は、実施の形態2による電気回路装置の構成を示すさらに他の斜視図である。実施の形態2による電気回路装置は、図56に示す電気回路装置105であってもよい。
図56を参照して、電気回路装置105は、図48に示す電気回路装置103の導体板500を導体板502に代えたものであり、その他は、電気回路装置103と同じである。
導体板502は、電気素子100の上面100F、側面100A,100B、および底面100Cの一部に配置され、サイド陽極電極10A,10Bに接続される。そして、導体板502は、銀、銅、金、アルミニウム、黄銅、ニッケル、鉄、白金、すずおよび鉛のいずれかからなる。また、導体板502は、導体板500の凹凸面500Aと同じ凹凸面を有する。
導体板502は、導体板500と同じように表皮効果における表皮深さを凹部の深さとして有するので、電流Iの直流成分を流し、電流Iの交流成分を電気素子100内の導体板11,12に流す。
その結果、電気回路装置105において、導体板11,12は、導体板21,22と磁気的結合を生じ、導体板11,12の実効インダクタンスは、導体板11,12の自己インダクタンスよりも小さくなる。
したがって、この発明によれば、電気回路装置105のインピーダンスを低減できる。
また、CPU110で発生した不要な高周波電流を電気素子100内に閉じ込め、不要な高周波電流が電源90側へ漏洩するのを抑制できる。
さらに、導体板502は、サイド陽極電極10A,10Bとの接触面積が導体板500に比べ大きくなるので、導体板502とサイド陽極電極10A,10Bとの接触抵抗を低減でき、導体板502とサイド陽極電極10A,10Bとの接触部における発熱を低減できる。
図57は、実施の形態2による電気回路装置の構成を示すさらに他の斜視図である。実施の形態2による電気回路装置は、図57に示す電気回路装置106であってもよい。
図57を参照して、電気回路装置106は、図48に示す電気回路装置103の導体板500を導体板503に代えたものであり、その他は、電気回路装置103と同じである。
導体板503は、電気素子100の上面100F、側面100B、および底面100Cの一部に配置され、サイド陽極電極10A,10Bに接続されるとともに、電気素子100の幅方向DR2に延伸した延伸部5031を有する。なお、図57においては、電気素子100の幅方向DR2の一方へ延伸した延伸部5031のみを示すが、実際には、導体板503は、延伸部5031と反対方向に延伸した延伸部も有する。
そして、導体板503は、銀、銅、金、アルミニウム、黄銅、ニッケル、鉄、白金、すずおよび鉛のいずれかからなる。また、導体板503は、導体板500の凹凸面500Aと同じ凹凸面を有する。
導体板503は、導体板500と同じように表皮効果における表皮深さを凹部の深さとして有するので、電流Iの直流成分を流し、電流Iの交流成分を電気素子100内の導体板11,12に流す。
その結果、電気回路装置106において、導体板11,12は、導体板21,22と磁気的結合を生じ、導体板11,12の実効インダクタンスは、導体板11,12の自己インダクタンスよりも小さくなる。
したがって、この発明によれば、電気回路装置106のインピーダンスを低減できる。
また、CPU110で発生した不要な高周波電流を電気素子100内に閉じ込め、不要な高周波電流が電源90側へ漏洩するのを抑制できる。
さらに、導体板503は、サイド陽極電極10Bとの接触面積が導体板500に比べ大きくなるので、導体板503とサイド陽極電極10Bとの接触抵抗を低減でき、導体板503とサイド陽極電極10Bとの接触部における発熱を低減できる。
さらに、導体板503は、延伸部5031を有するので、電気回路装置106が基板200上に配置される場合、導体板203との接触面積を大きくでき、電気回路装置106と基板200との接触抵抗を低減して電気回路装置106と基板200との接触部における発熱を抑制できる。
図58は、実施の形態2による電気回路装置の構成を示すさらに他の斜視図である。実施の形態2による電気回路装置は、図58に示す電気回路装置107であってもよい。
図58を参照して、電気回路装置107は、図48に示す電気回路装置103の導体板500を導体板504に代えたものであり、その他は、電気回路装置103と同じである。
導体板504は、電気素子100の上面100F、側面100A,100B、および底面100Cの一部に配置され、接続部504A,504Bを有する。そして、導体板504は、接続部504Aによってサイド陽極電極10Aに接続され、接続部504Bによってサイド陽極電極10Bに接続される。接続部504Aは、電気素子100の幅方向DR2に延伸した延伸部5042,5043を有し、接続部504Bは、電気素子100の幅方向DR2に延伸した延伸部5041を有する。なお、図58においては、電気素子100の幅方向DR2に延伸した3個の延伸部5041〜5043が図示されているが、実際には、接続部504Bは、延伸部5041と反対方向に延伸した延伸部も有する。
そして、導体板504は、銀、銅、金、アルミニウム、黄銅、ニッケル、鉄、白金、すずおよび鉛のいずれかからなる。また、導体板504は、導体板500の凹凸面500Aと同じ凹凸面を有する。
導体板504は、導体板500と同じように表皮効果における表皮深さを凹部の深さとして有するので、電流Iの直流成分を流し、電流Iの交流成分を電気素子100内の導体板11,12に流す。
その結果、電気回路装置107において、導体板11,12は、導体板21,22と磁気的結合を生じ、導体板11,12の実効インダクタンスは、導体板11,12の自己インダクタンスよりも小さくなる。
したがって、この発明によれば、電気回路装置107のインピーダンスを低減できる。
また、CPU110で発生した不要な高周波電流を電気素子100内に閉じ込め、不要な高周波電流が電源90側へ漏洩するのを抑制できる。
さらに、導体板504は、サイド陽極電極10A,10Bとの接触面積が導体板500に比べ大きくなるので、導体板504とサイド陽極電極10A,10Bとの接触抵抗を低減でき、導体板504とサイド陽極電極10A,10Bとの接触部における発熱を低減できる。
さらに、導体板504は、延伸部5041〜5043を有するので、電気回路装置107が基板200上に配置される場合、導体板202,203との接触面積を大きくでき、電気回路装置107と基板200との接触抵抗を低減して電気回路装置107と基板200との接触部における発熱を抑制できる。
図59は、実施の形態2による電気回路装置の構成を示すさらに他の斜視図である。実施の形態2による電気回路装置は、図59に示す電気回路装置108であってもよい。
図59を参照して、電気回路装置108は、図48に示す電気回路装置103の導体板500を導体板505に代えたものであり、その他は、電気回路装置103と同じである。なお、電気回路装置108においては、電気素子100のサイド陰極電極20A,20Cは、電気素子100の正面100Dに配置され、サイド陰極電極20B,20Dは、電気素子100の裏面100Eに配置される。
導体板505は、導体板500の幅広部503,504の幅W6と同じ幅を有し、電気素子100の上面100F、側面100A,100B、および底面100Cの一部に配置され、サイド陽極電極10A,10Bに接続される。
そして、導体板505は、銀、銅、金、アルミニウム、黄銅、ニッケル、鉄、白金、すずおよび鉛のいずれかからなる。また、導体板505は、導体板500の凹凸面500Aと同じ凹凸面を有する。
導体板505は、導体板500と同じように表皮効果における表皮深さを凹部の深さとして有するので、電流Iの直流成分を流し、電流Iの交流成分を電気素子100内の導体板11,12に流す。
その結果、電気回路装置108において、導体板11,12は、導体板21,22と磁気的結合を生じ、導体板11,12の実効インダクタンスは、導体板11,12の自己インダクタンスよりも小さくなる。
したがって、この発明によれば、電気回路装置108のインピーダンスを低減できる。
また、CPU110で発生した不要な高周波電流を電気素子100内に閉じ込め、不要な高周波電流が電源90側へ漏洩するのを抑制できる。
さらに、導体板505は、サイド陽極電極10A,10Bとの接触面積が導体板500に比べ大きくなるので、導体板505とサイド陽極電極10A,10Bとの接触抵抗を低減でき、導体板505とサイド陽極電極10A,10Bとの接触部における発熱を低減できる。
図60は、実施の形態2による電気回路装置の構成を示すさらに他の斜視図である。実施の形態2による電気回路装置は、図60に示す電気回路装置109であってもよい。
図60を参照して、電気回路装置109は、図59に示す電気回路装置108の導体板505を導体板506に代えたものであり、その他は、電気回路装置108と同じである。
導体板506は、電気素子100の上面100Fおよび側面100A,100Bの全面と、底面100C、正面100Dおよび裏面100Eの一部とに配置され、サイド陽極電極10A,10Bに接続される。
そして、導体板506は、銀、銅、金、アルミニウム、黄銅、ニッケル、鉄、白金、すずおよび鉛のいずれかからなる。また、導体板506は、導体板500の凹凸面500Aと同じ凹凸面を有する。
導体板506は、導体板500と同じように表皮効果における表皮深さを凹部の深さとして有するので、電流Iの直流成分を流し、電流Iの交流成分を電気素子100内の導体板11,12に流す。
その結果、電気回路装置109において、導体板11,12は、導体板21,22と磁気的結合を生じ、導体板11,12の実効インダクタンスは、導体板11,12の自己インダクタンスよりも小さくなる。
したがって、この発明によれば、電気回路装置109のインピーダンスを低減できる。
また、CPU110で発生した不要な高周波電流を電気素子100内に閉じ込め、不要な高周波電流が電源90側へ漏洩するのを抑制できる。
さらに、導体板506は、サイド陽極電極10A,10Bとの接触面積が導体板505に比べ大きくなるので、導体板506とサイド陽極電極10A,10Bとの接触抵抗を低減でき、導体板506とサイド陽極電極10A,10Bとの接触部における発熱を低減できる。
図61は、実施の形態2による電気回路装置の構成を示すさらに他の斜視図である。実施の形態2による電気回路装置は、図61に示す電気回路装置120であってもよい。
図61を参照して、電気回路装置120は、図55に示す電気回路装置108の導体板505を導体板507に代えたものであり、その他は、電気回路装置108と同じである。
導体板507は、電気素子100の上面100F、側面100A,100B、および底面100Cの一部に配置され、接続部507A,507Bを有する。そして、導体板507は、接続部507Aによってサイド陽極電極10Aに接続され、接続部507Bによってサイド陽極電極10Bに接続される。接続部507Aは、電気素子100の幅方向DR2に延伸した延伸部5072,5073を有し、接続部507Bは、電気素子100の幅方向DR2に延伸した延伸部5071を有する。
なお、図61においては、電気素子100の幅方向DR2に延伸した3個の延伸部5071〜5073が図示されているが、実際には、接続部507Bは、延伸部5071と反対方向に延伸した延伸部も有する。
そして、導体板507は、銀、銅、金、アルミニウム、黄銅、ニッケル、鉄、白金、すずおよび鉛のいずれかからなる。また、導体板507は、導体板500の凹凸面500Aと同じ凹凸面を有する。
導体板507は、導体板500と同じように表皮効果における表皮深さを凹部の深さとして有するので、電流Iの直流成分を流し、電流Iの交流成分を電気素子100内の導体板11,12に流す。
その結果、電気回路装置120において、導体板11,12は、導体板21,22と磁気的結合を生じ、導体板11,12の実効インダクタンスは、導体板11,12の自己インダクタンスよりも小さくなる。
したがって、この発明によれば、電気回路装置120のインピーダンスを低減できる。
また、CPU110で発生した不要な高周波電流を電気素子100内に閉じ込め、不要な高周波電流が電源90側へ漏洩するのを抑制できる。
さらに、導体板507は、サイド陽極電極10A,10Bとの接触面積が導体板500に比べ大きくなるので、導体板507とサイド陽極電極10A,10Bとの接触抵抗を低減でき、導体板507とサイド陽極電極10A,10Bとの接触部における発熱を低減できる。
さらに、導体板507は、延伸部5071〜5073を有するので、電気回路装置120が基板200上に配置される場合、導体板202,203との接触面積を大きくでき、電気回路装置120と基板200との接触抵抗を低減して電気回路装置120と基板200との接触部における発熱を抑制できる。
図62は、実施の形態2による電気回路装置の構成を示すさらに他の斜視図である。実施の形態2による電気回路装置は、図62に示す電気回路装置121であってもよい。
図62を参照して、電気回路装置120は、図60に示す電気回路装置109の導体板506を導体板508に代えたものであり、その他は、電気回路装置109と同じである。
導体板508は、電気素子100の上面100F、側面100A,100B、および底面100Cの一部に配置され、接続部508A,508Bを有する。そして、導体板508は、接続部508Aによってサイド陽極電極10Aに接続され、接続部508Bによってサイド陽極電極10Bに接続される。接続部508Aは、電気素子100の幅方向DR2に延伸した延伸部5082,5083を有し、接続部508Bは、電気素子100の幅方向DR2に延伸した延伸部5081を有する。なお、図62においては、電気素子100の幅方向DR2に延伸した3個の延伸部5081〜5083が図示されているが、実際には、接続部508Bは、延伸部5081と反対方向に延伸した延伸部も有する。
そして、導体板508は、銀、銅、金、アルミニウム、黄銅、ニッケル、鉄、白金、すずおよび鉛のいずれかからなる。また、導体板508は、導体板500の凹凸面500Aと同じ凹凸面を有する。
導体板508は、導体板500と同じように表皮効果における表皮深さを凹部の深さとして有するので、電流Iの直流成分を流し、電流Iの交流成分を電気素子100内の導体板11,12に流す。
その結果、電気回路装置121において、導体板11,12は、導体板21,22と磁気的結合を生じ、導体板11,12の実効インダクタンスは、導体板11,12の自己インダクタンスよりも小さくなる。
したがって、この発明によれば、電気回路装置121のインピーダンスを低減できる。
また、CPU110で発生した不要な高周波電流を電気素子100内に閉じ込め、不要な高周波電流が電源90側へ漏洩するのを抑制できる。
さらに、導体板508は、サイド陽極電極10A,10Bとの接触面積が導体板500に比べ大きくなるので、導体板508とサイド陽極電極10A,10Bとの接触抵抗を低減でき、導体板508とサイド陽極電極10A,10Bとの接触部における発熱を低減できる。
さらに、導体板508は、延伸部5081〜5083を有するので、電気回路装置121が基板200上に配置される場合、導体板202,203との接触面積を大きくでき、電気回路装置121と基板200との接触抵抗を低減して電気回路装置121と基板200との接触部における発熱を抑制できる。
図63は、実施の形態2による電気回路装置の構成を示すさらに他の斜視図である。実施の形態2による電気回路装置は、図63に示す電気回路装置122であってもよい。
図63を参照して、電気回路装置122は、図61に示す電気回路装置120の導体板507を導体板509に代えたものであり、その他は、電気回路装置120と同じである。
導体板509は、電気素子100の上面100F、側面100A,100B、および底面100Cの一部に配置され、接続部509A,509Bを有する。そして、導体板509は、接続部509Aによってサイド陽極電極10Aに接続され、接続部509Bによってサイド陽極電極10Bに接続される。接続部509Aは、電気素子100の幅方向DR2に延伸した延伸部5092,5093を有し、接続部509Bは、電気素子100の幅方向DR2に延伸した延伸部5091を有する。なお、図63においては、電気素子100の幅方向DR2に延伸した3個の延伸部5091〜5093が図示されているが、実際には、接続部509Bは、延伸部5091と反対方向に延伸した延伸部も有する。
そして、導体板509は、銀、銅、金、アルミニウム、黄銅、ニッケル、鉄、白金、すずおよび鉛のいずれかからなる。また、導体板509は、導体板500の凹凸面500Aと同じ凹凸面を有する。
導体板509は、導体板500と同じように表皮効果における表皮深さを凹部の深さとして有するので、電流Iの直流成分を流し、電流Iの交流成分を電気素子100内の導体板11,12に流す。
その結果、電気回路装置122において、導体板11,12は、導体板21,22と磁気的結合を生じ、導体板11,12の実効インダクタンスは、導体板11,12の自己インダクタンスよりも小さくなる。
したがって、この発明によれば、電気回路装置122のインピーダンスを低減できる。
また、CPU110で発生した不要な高周波電流を電気素子100内に閉じ込め、不要な高周波電流が電源90側へ漏洩するのを抑制できる。
さらに、導体板509は、サイド陽極電極10A,10Bとの接触面積が導体板500に比べ大きくなるので、導体板509とサイド陽極電極10A,10Bとの接触抵抗を低減でき、導体板509とサイド陽極電極10A,10Bとの接触部における発熱を低減できる。
さらに、導体板509は、延伸部5091〜5095を有するので、電気回路装置122が基板200上に配置される場合、導体板202,203との接触面積を大きくでき、電気回路装置122と基板200との接触抵抗を低減して電気回路装置122と基板200との接触部における発熱を抑制できる。
図64は、実施の形態2による電気回路装置の構成を示すさらに他の斜視図である。実施の形態2による電気回路装置は、図64に示す電気回路装置123であってもよい。
図64を参照して、電気回路装置123は、図62に示す電気回路装置121の導体板508を導体板510に代えたものであり、その他は、電気回路装置121と同じである。
導体板510は、電気素子100の上面100F、側面100A,100B、および底面100Cの一部に配置され、接続部510A,510Bを有する。そして、導体板510は、接続部510Aによってサイド陽極電極10Aに接続され、接続部510Bによってサイド陽極電極10Bに接続される。接続部510Aは、電気素子100の幅方向DR2に延伸した延伸部5102,5103を有し、接続部510Bは、電気素子100の幅方向DR2に延伸した延伸部5101を有する。なお、図64においては、電気素子100の幅方向DR2に延伸した3個の延伸部5101〜5103が図示されているが、実際には、接続部510Bは、延伸部5101と反対方向に延伸した延伸部も有する。
そして、導体板510は、銀、銅、金、アルミニウム、黄銅、ニッケル、鉄、白金、すずおよび鉛のいずれかからなる。また、導体板510は、導体板500の凹凸面500Aと同じ凹凸面を有する。
導体板510は、導体板500と同じように表皮効果における表皮深さを凹部の深さとして有するので、電流Iの直流成分を流し、電流Iの交流成分を電気素子100内の導体板11,12に流す。
その結果、電気回路装置123において、導体板11,12は、導体板21,22と磁気的結合を生じ、導体板11,12の実効インダクタンスは、導体板11,12の自己インダクタンスよりも小さくなる。
したがって、この発明によれば、電気回路装置123のインピーダンスを低減できる。
また、CPU110で発生した不要な高周波電流を電気素子100内に閉じ込め、不要な高周波電流が電源90側へ漏洩するのを抑制できる。
さらに、導体板510は、サイド陽極電極10A,10Bとの接触面積が導体板500に比べ大きくなるので、導体板510とサイド陽極電極10A,10Bとの接触抵抗を低減でき、導体板510とサイド陽極電極10A,10Bとの接触部における発熱を低減できる。
さらに、導体板510は、延伸部5101〜5105を有するので、電気回路装置123が基板200上に配置される場合、導体板202,203との接触面積を大きくでき、電気回路装置123と基板200との接触抵抗を低減して電気回路装置123と基板200との接触部における発熱を抑制できる。
上述したように、実施の形態2による電気回路装置103〜109,120〜123は、凹部の深さが表皮効果による最小深さdmin以上、かつ、最大深さdmax以下である凹凸面200Aを有する導体板500〜510を備えるので、導体板500〜510は、電流Iの直流成分を流し、電流Iの交流成分を電気素子100内の導体板11,12に流す。また、電流Iのリターン電流Irは、電気素子100内の導体板21,22を流れる。
その結果、導体板11,12は、導体板21,22と磁気的結合を生じ、導体板11,12の実効インダクタンスは、導体板11,12の自己インダクタンスよりも小さくなる。
したがって、この発明によれば、電気回路装置103〜109,120〜123のインピーダンスを低減できる。
また、CPU110で発生した不要な高周波電流を電気素子100内に閉じ込め、不要な高周波電流が電源90側へ漏洩するのを抑制できる。
電気回路装置103〜109,120〜123は、基板に実装される場合、上述した基板200,200A,200B,200C,200D,200E,200F,200G,200H,200J,200K,200L,200M,200N,200P,200Q,200Rのいずれかの基板上に配置される。
その結果、電気回路装置103から109,120〜123においては、電流Iの直流成分は、導体板500〜510を流れ、電流Iの交流成分は、電気素子100内の導体板11,12を流れ、さらに、電流Iのリターン電流Irは、電気素子100内の導体板21,22を流れる。つまり、電流Iの交流成分は、電気素子100の外部に配置された導体板500〜510によって電気素子100内の導体板11,12に流され、リターン電流Irは、基板200,200A,200B,200C,200D,200E,200F,200G,200H,200J,200K,200L,200M,200N,200P,200Q,200Rによって電気素子100内の導体21,22に流される。
したがって、上述した機構によって、電気回路装置103〜109,120〜123のインピーダンスをさらに低減できる。
また、CPU110で発生した不要な高周波電流を電気素子100内にさらに閉じ込め、不要な高周波電流が電源90側へ漏洩するのをさらに抑制できる。
なお、電気回路装置103〜109,120〜123は、電気素子100に代えて電気素子100Aを備えていてもよい。
また、導体板500〜510の厚みは、CPU110に供給する直流電流の電流値に応じて決定されてもよく、導体板500〜510は、1枚の導体板ではなく、複数の短冊状の導体板からなっていてもよい。
その他は、実施の形態1と同じである。
上記においては、電気素子100は、電源90とCPU110との間に接続されると説明したが、この発明においては、これに限らず、電気素子100は、第1の端子と第2の端子との間に接続されていればよい。この場合、サイド陽極電極10Aおよび陽極電極10Cは、第1の端子側に配置され、サイド陽極電極10Bおよび陽極電極10Dは、第2の端子側に配置され、サイド陰極電極20A,20Bおよび陰極電極20Eは、第1の端子側に配置され、サイド陰極電極20C,20Dおよび陰極電極20Fは、第2の端子側に配置される。
また、電気回路装置103〜109,120〜123は、電気素子100の長さ方向DR1へ延伸した延伸部のみを有する導体板を備えていてもよく、一般的には、電気素子100の長さ方向DR1および/または幅方向DR2へ延伸した延伸部を有する導体板を備えていればよい。
さらに、この発明においては、基板200,200A,200B,200C,200D,200E,200F,200G,200H,200J,200K,200L,200M,200N,200P,200Q,200Rの各々は、「電流制御部材」を構成し、導体板500〜510の各々は、「電流制御部材」を構成する。
さらに、導体板11,12;11A,12Aは、「n個の第1の導体板」または「n個の第2の導体板」を構成し、導体板21〜23;21〜23Aは、「m個の第2の導体板」または「m個の第3の導体板」を構成する。
さらに、サイド陽極電極10Aおよび陽極電極10Cは、「第1の陽極電極」を構成し、サイド陽極電極10Bおよび陽極電極10Dは、「第2の陽極電極」を構成し、サイド陰極電極20A,20Bおよび陰極電極20Eは、「第1の陰極電極」を構成し、サイド陰極電極20C,20Dおよび陰極電極20Fは、「第2の陰極電極」を構成する。
さらに、導体板202および導体部305;325;415,416,422は、「第1の導体部」を構成し、導体板203および導体部306,328,419,420,425は、「第2の導体部」を構成し、導体板204,209,212、ビアホールBH1,423および導体部307,310,326,417は、「第3の導体部」を構成し、導体板205,210,213、ビアホールBH2,424および導体部308,311,327,418は、「第4の導体部」を構成する。
さらに、導体部305,325,415,416およびビアホール422は、「第1の導体部」を構成し、導体部306,328,419,420およびビアホール425は、「第2の導体部」を構成し、スリット303,312〜324,411〜414は、「第1のスリット」を構成し、導体部307,310,326,417およびビアホール423は、「第3の導体部」を構成し、導体部308,311,327,418およびビアホール424は、「第4の導体部」を構成し、スリット303,312〜324,411〜414は、「第2のスリット」を構成する。
さらに、凹凸面500Aは、「凹凸部」を構成し、接続部504A,507A,508A,509A,510Aは、「第1の接続部」を構成し、接続部504B,507B,508B,509B,510Bは、「第2の接続部」を構成する。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。