JPH11102839A

JPH11102839A - 電子部品

Info

Publication number: JPH11102839A
Application number: JP9262529A
Authority: JP
Inventors: Toshimi Kaneko; 敏己金子; Hidetoshi Yamamoto; 秀俊山本; Takahiro Azuma; 貴博東
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 1997-09-26
Filing date: 1997-09-26
Publication date: 1999-04-13

Abstract

(57)【要約】【課題】良好な電気特性を有し、プリント基板等の部
品の実装密度を高くする。【解決手段】セラミック積層体３３の手前側の側面３３
Ａ及び奥側の側面３３Ｂには、積層体３３に内蔵された
３端子コンデンサ３２ａ，３２ｂ，３２ｃ，３２ｄのそ
れぞれに対して一対の入出力電極３４ａ，３４ｂ、３５
ａ，３５ｂ、３６ａ，３６ｂ、３７ａ，３７ｂが設けら
れている。セラミック積層体３３の左右の端面３３Ｃ，
３３Ｄ及び実装面３３Ｅには、３端子コンデンサ３２ａ
〜３２ｄの共通の基板取付け用グランド電極３８が設け
られている。さらに、セラミック積層体３３の上面３３
Ｆの全面には、グランド導体接続用グランド電極３９が
設けられている。このグランド導体接続用グランド電極
３９は、その両端部が基板取付け用グランド電極３８に
電気的に接続している。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子部品に関し、
特に、電子回路に侵入したり又は電子回路から放射され
るノイズを除去する３端子コンデンサやノイズフィル
タ、あるいは、過電圧を吸収して電子回路を保護するバ
リスタや容量性バリスタ等を複数個内蔵した電子部品に
関する。

【０００２】

【従来の技術】従来のこの種の電子部品の一例を図１７
に示す。電子部品１は、矩形状の躯体７を有し、この躯
体７に四つの電気機能素子を内蔵している。躯体７の手
前側の側面には、四つの電気機能素子のそれぞれの入力
電極１１ａ，１２ａ，１３ａ，１４ａが設けられてい
る。躯体７の裏側の側面には、前記四つの電気機能素子
のそれぞれの出力電極１１ｂ，１２ｂ，１３ｂ，１４ｂ
が、入力電極１１ａ〜１４ａのそれぞれと一対の関係を
有して設けられている。さらに、躯体７の左右の端面に
は、グランド電極１５ａ，１５ｂが設けられている。

【０００３】以上のような外部電極１１ａ〜１５ｂを躯
体７上に設けた電子部品１は、例えば図１８に示すよう
に、コネクタ２１や図示しない表面実装タイプの他の電
子部品とともにプリント基板２２に実装される。電子部
品１のグランド電極１５ａ，１５ｂはプリント基板２２
のグランドパターン２３に半田付けされ、入力電極１１
ａ〜１４ａ及び出力電極１１ｂ〜１４ｂはプリント基板
２２の信号パターン２４にそれぞれ半田付けされる。そ
して、電子部品１の入力電極１１ａ〜１４ａは、信号パ
ターン２４を介してコネクタ２１のピン２１ａ〜２１ｄ
に電気的に接続される。

【０００４】

【発明が解決しようとする課題】ところで、従来の電子
部品１では、グランド電極１５ａ，１５ｂはプリント基
板２２上のグランドパターン２３に半田付けされている
ので、次のような問題があった。即ち、プリント基板２
２のグランドパターン２３は、プリント基板２２上に実
装されている他の多くの電子部品からグランドに流れる
電流の共通の電流経路となっているので、グランドパタ
ーン２３が有しているインピーダンス（共通インピーダ
ンス）により、グランドパターン２３の電位は必ずしも
零ではない。特に、プリント基板２２に多くの電子部品
が高密度に実装されているときには、グランドパターン
２３の占有面積が小さくなり、その分だけグランドパタ
ーン２３の幅が細くなって電流容量も少なく、そのイン
ピーダンスも大きくなる。このような場合には、電子部
品１に内蔵されている電気機能素子の特性を十分に発揮
させることができないという問題があった。

【０００５】このような問題を解決するため、図１８に
示すように、電子部品をシールドするためにプリント基
板２２の上側に配設されたシールドケース２５に引出し
片２５ａを設け、この引出し片２５ａをできるだけ電子
部品１に近い位置でグランドパターン２３に半田付けす
るようにし、グランドパターン２３が有している共通イ
ンピーダンスが小さくなるようにする工夫もなされてい
る。しかしこのようにすると、グランドパターン２３の
引出し片２５ａの半田付け部分の面積をプリント基板２
２上に新たに確保しなければならず、それだけ、プリン
ト基板２２のサイズが大きくなるという問題があった。
また、このような工夫によっても、電子部品１のグラン
ド電極１５ａ，１５ｂはプリント基板２２のグランドパ
ターン２３に接続されているので、グランドパターン２
３が有している共通インピーダンスに伴う問題は依然と
して解消されない。

【０００６】そこで、本発明の目的は、良好な電気特
性、例えばノイズ除去特性等を有すると共に、プリント
基板等の部品の実装密度を高くすることができ、かつ、
プリント基板等の組立が簡単で回路パターンの設計の自
由度の高い電子部品を提供することにある。

【０００７】

【課題を解決するための手段と作用】前記目的を達成す
るため、本発明に係る電子部品は、複数の電気機能素子
を内蔵した躯体を有した電子部品において、前記躯体の
実装面に対向する対向面に、該対向面を臨むように配設
されかつ該対向面に接続されるべきグランド導体を接続
するためのグランド導体接続用電極を備えたことを特徴
とする。

【０００８】以上の構成により、グランド導体接続用グ
ランド電極には、グランド導体であるシールドケースや
リード線等が電気的に接続され、躯体に内蔵された電気
機能素子はこれらシールドケースやリード線等を介して
直接接地される。

【０００９】また、本発明に係る電子部品は、グランド
導体接続用グランド電極が、前記躯体に設けた基板取付
け用グランド電極に接続している。これにより、基板取
付け用グランド電極に接続されているプリント基板等の
グランドパターンは、本来の接地経路に加えて、グラン
ド導体接続用グランド電極及びそれに接続されたシール
ドケースやリード線等を介して接地され、プリント基板
等のグランドパターンの共通インピーダンスが低下す
る。

【００１０】

【発明の実施の形態】以下、本発明に係る電子部品の実
施形態について添付図面を参照して説明する。各実施形
態は、電子部品として３端子コンデンサアレイを例にし
て説明する。

【００１１】［第１実施形態、図１〜図６］図１及び図
２に、その上下面から臨む斜視図で示すように、３端子
コンデンサアレイ３１は、４個の３端子コンデンサ３２
ａ，３２ｂ，３２ｃ，３２ｄを内蔵したセラミック積層
体３３を有したものである。図１において、セラミック
積層体３３の手前側の側面３３Ａ及び奥側の側面３３Ｂ
には、３端子コンデンサ３２ａ，３２ｂ，３２ｃ，３２
ｄのそれぞれに対して一対の入出力電極３４ａ，３４
ｂ、３５ａ，３５ｂ、３６ａ，３６ｂ、３７ａ，３７ｂ
が設けられている。この入出力電極３４ａ〜３７ｂの一
端部は、セラミック積層体３３の実装面３３Ｅに廻り込
んで延在している。

【００１２】セラミック積層体３３の左右の端面３３
Ｃ，３３Ｄ及び実装面３３Ｅには、３端子コンデンサ３
２ａ〜３２ｄの共通の基板取付け用グランド電極３８が
設けられている。さらに、セラミック積層体３３の上面
３３Ｆの全面には、グランド導体接続用グランド電極３
９が設けられている。このグランド導体接続用グランド
電極３９は、その両端部が基板取付け用グランド電極３
８に電気的に接続している。

【００１３】セラミック積層体３３は、図３に示すよう
な内部構造を有している。即ち、セラミック積層体３３
は、四つの内部信号導体４２ａ〜４２ｄを表面に形成し
たセラミックシート４１と、内部グランド導体４４を表
面に形成したセラミックシート４５とを交互に積層する
と共に、上側及び下側に複数枚の保護用セラミックシー
ト４７，４７等をそれぞれ積層し、焼結してなるもので
ある。セラミックシート４１，４５，４７の材料として
は、チタン酸バリウム系やＰｂ−Ｎｉ−Ｎｂ系の誘電体
材料等が用いられている。

【００１４】内部信号導体４２ａ〜４２ｄは、その両端
部がそれぞれセラミックシート４１の手前側の辺及び奥
側の辺に露出している。内部グランド導体４４は、その
引出し部４４ａ，４４ｂがセラミックシート４５の左辺
及び右辺に露出している。そして、内部信号導体４２ａ
〜４２ｄの各々は、セラミックシート４５，４１を間に
してその上側及び下側にそれぞれ位置する内部グランド
導体４４と交差してその間に静電容量が形成されてい
る。

【００１５】そして、入出力電極３４ａ，３４ｂには内
部信号導体４２ａの両端がそれぞれ電気的に接続されて
いる。同様に、入出力電極３５ａ，３５ｂには内部信号
導体４２ｂの両端がそれぞれ接続され、入出力電極３６
ａ，３６ｂには内部信号導体４２ｃの両端がそれぞれ接
続され、さらに、入出力電極３７ａ，３７ｂには内部信
号導体４２ｄの両端がそれぞれ接続されている。基板取
付けグランド電極３８には、内部グランド導体４４が引
出し部４４ａ，４４ｂが電気的に接続されている。

【００１６】以上の構成からなる３端子コンデンサアレ
イ３１は、内部信号導体４２ａ〜４２ｄをそれぞれ貫通
端子とする、四つの３端子コンデンサ３２ａ〜３２ｄが
セラミック積層体３３の内部に形成されている。図４
は、３端子コンデンサアレイ３１の電気等価回路図であ
る。この３端子コンデンサアレイ３１は、例えば図５に
示すように、コネクタ２１や図示しない他の表面実装タ
イプの電子部品とともに、プリント基板２２に実装され
る。コンデンサアレイ３１の入出力電極３４ａ〜３７
ａ，３４ｂ〜３７ｂはプリント基板２２の信号パターン
２４に半田付けされる。そして、コンデンサアレイ３１
の入出力電極３４ａ〜３７ａは、信号パターン２４を介
してコネクタ２１のピン２１ａ〜２１ｄに電気的に接続
される。コンデンサアレイ３１の基板取付け用グランド
電極３８はプリント基板２２のグランドパターン２３に
半田付けされる。このとき、３端子コンデンサアレイ３
１の内部信号導体４２ａ〜４２ｄ及び内部グランド導体
４４は、シート４１，４５，４７等と共に、プリント基
板２２に対して水平に配設されることになる。

【００１７】３端子コンデンサアレイ３１のグランド導
体接続用グランド電極３９と、プリント基板２２の上側
に配置されかつ３端子コンデンサアレイ３１の上面３３
Ｆを臨むシールドケース４８とは、シールドケース４８
に設けたばね接触部４８ａがグランド導体接続用グラン
ド電極３９に圧接することにより、電気的に接続され
る。従って、グランド導体接続用グランド電極３９は、
電流容量が小さくプリント基板２２に実装されている他
の電子部品の共通インピーダンスを生じているグランド
パターン２３を介することなく、３端子コンデンサ３２
ａ〜３２ｄの内部グランド導体４４を、電流容量が大き
くインピーダンスの低いシールドケース４８を介して直
接接地することができる。従って、３端子コンデンサ３
２ａ〜３２ｄのノイズ除去性能が大幅に向上する。しか
も、、グランドパターン２３にシールドケース４８を直
接半田付けする必要がないので、グランドパターン２３
上にシールドケース接続用の半田付け部分を確保する必
要がなく、プリント基板２２のサイズを大きくしなくて
もすむ。

【００１８】また、グランド導体接続用グランド電極３
９は基板取付け用グランド電極３８に電気的に接続され
ているので、この基板取付けグランド電極３８に接続さ
れているプリント基板２２のグランドパターン２３は、
その本来の接地経路に加えて、グランド導体接続用グラ
ンド電極３９及びそれに接続されたシールドケース４８
を介して接地される。これにより、グランドパターン２
３の共通インピーダンスが低下するので、この共通イン
ピーダンスがプリント基板２２に実装されている電子部
品に及ぼす好ましくない影響を低減することができる。

【００１９】さらに、グランド導体接続用グランド電極
３９がセラミック積層体３３の上面３３Ｆの全面に形成
されているので、グランド導体接続用グランド電極３９
にシールドケース４８のばね接触部４８ａを接触させて
電気的接続を図る際、高精度の位置決めは要求されな
い。従って、シールドケース４８のプリント基板２２へ
の取付が容易になる。

【００２０】さらに、プリント基板２２に実装される他
の電子部品の配置の関係から、図５に示すようなグラン
ドパターン２３をコンデンサアレイ３１の実装位置の周
辺に確保することができない場合であっても、シールド
ケース４８がグランドとして使用できるので、プリント
基板設計の自由度が広がる。また、シールドケース４８
の替わりに、例えば図６に示すように、電流容量の大き
いリード線４９の一端を、コンデンサアレイ３１の上面
３３Ｆを臨む位置に引き回して、グランド導体接続用グ
ランド電極３９に半田付けし、リード線４９の他端をプ
リント基板２２ａに形成されたグランドパターン２３ａ
の面積が大きな部位に半田付けするようにしてもよい。

【００２１】［第２実施形態、図７〜図９］図７の分解
斜視図に示すように、３端子コンデンサアレイ５１は、
四つの内部信号導体５３ａ〜５３ｄを表面に並設したセ
ラミックシート５２と、内部信号導体５３ａ〜５３ｄに
交差する方向に延在している内部グランド導体５４を表
面に形成したセラミックシート５５とを交互に積層する
と共に、上側及び下側に複数枚の保護用セラミックシー
ト５６，５６をそれぞれ積層し、焼結してなるセラミッ
ク積層体５７からなるものである。内部信号導体５３ａ
〜５３ｄの各々は、その両端部に形成したビアホール５
８及びセラミックシート５５に形成したビアホール５８
を介して、電気的に相互に接続されるとともに、下側の
保護用セラミックシート５６に形成されたビアホール５
８を介して、セラミック積層体５７の実装面５７Ｅに形
成された入出力電極６１ａ〜６４ａ及び６１ｂ〜６４ｂ
（図９参照）に接続される。

【００２２】セラミック積層体５７は、図８に示すよう
に、左右の端面５７Ｃ，５７Ｄ及び実装面５７Ｅに、基
板取付け用グランド電極６５が設けられている。さら
に、セラミック積層体５７の上面５７Ｆの全面、手前側
の側面５７Ａの略上半分及び奥側の側面５７Ｂの略上半
分には、グランド導体接続用グランド電極６６が設けら
れている。このグランド導体接続用グランド電極６６
は、その両端部が積層体５７の両端面５７Ｃ，５７Ｄの
エッジ部で基板取付け用グランド電極６５に電気的に接
続している。基板取付け用グランド電極６５には、内部
グランド導体５４の両端が電気的に接続されている。

【００２３】以上の構成からなる３端子コンデンサアレ
イ５１は、内部信号導体５３ａ〜５３ｄをそれぞれ貫通
端子とする、四つの３端子コンデンサ６２ａ〜６２ｄが
セラミック積層体５７の内部に形成されている。

【００２４】第２実施形態の３端子コンデンサアレイ５
１は、第１実施形態の３端子コンデンサアレイ３１が奏
する作用効果に加えて、入出力電極６１ａ〜６４ａ，６
１ｂ〜６４ｂをセラミック積層体５７の実装面５７Ｅに
設けているので、コンデンサアレイ５１をプリント基板
等に実装した際に、入出力電極６１ａ〜６４ａ、６１ｂ
〜６４ｂがシールドケースや他の回路部品の外部電極に
ショートする心配がなくなり、電気的信頼性が向上する
と共に、部品間隔を小さくでき、プリント基板の実装密
度が向上する。

【００２５】［第３実施形態、図１０〜図１２］図１０
の分解斜視図に示すように、３端子コンデンサアレイ７
１は、図１１（Ａ）及び（Ｂ）に示すように、表面に内
部信号導体７２を形成したセラミックシート７３と、表
面に内部グランド導体７４を形成したセラミックシート
７５とを、交互に複数枚積層した後、中間層用セラミッ
クシート７６を積層し、さらにセラミックシート７３，
７５を交互に複数枚積層し、以下、同様の積層を繰り返
し、こうして得られた積層体のさらに両側に保護用セラ
ミックシート７６，７６を積層し、焼成してなるセラミ
ック積層体からなるものである。

【００２６】図１２は、セラミック積層体７７を実装面
７７Ｅ側から見た斜視図である。セラミック積層体７７
内には、内部信号導体７２と内部グランド導体７４との
間に形成される静電容量により、四つの３端子コンデン
サ７８ａ〜７８ｄが形成されている。セラミック積層体
７７は、左右の端面７７Ｄ，７７Ｃ及び実装面７７Ｅ
に、基板取付け用グランド電極７９が設けられている。
さらに、セラミック積層体７７の上面（図１２におい
て、セラミック積層体７７の下側に位置している面）７
７Ｆの全面にグランド導体接続用グランド電極８０が設
けられている。このグランド導体接続用グランド電極８
０は、その両端部が積層体７７の両端面７７Ｃ，７７Ｄ
のエッジ部で基板取付けグランド電極７９に電気的に接
続している。さらに、セラミック積層体７７の手前側の
側面７７Ａ及び奥側の側面７７Ｂには、３端子コンデン
サ７８ａ，７８ｂ，７８ｃ，７８ｄのそれぞれに対して
一対の入出力電極８１ａ，８１ｂ、８２ａ，８２ｂ、８
３ａ，８３ｂ、８４ａ，８４ｂが設けられている。この
入出力電極８１ａ〜８４ｂの一端部は、セラミック積層
体７７の実装面７７Ｅに廻り込んで延在している。

【００２７】図１１（Ａ）に示すように、内部信号導体
７２は引出し部７２ａ，７２ｂによりセラミックシート
７３の左辺及び右辺の中央部に露出している。図１１
（Ｂ）に示すように、内部グランド導体７４は引出し部
７４ａ，７４ｂによりセラミックシート７５の上辺及び
下辺の中央部に露出している。従って、図１２に示すよ
うに、３端子コンデンサ７８ａの内部信号導体７２は、
引出し部７２ａ，７２ｂにより、セラミック積層体７７
に形成された入出力電極８１ａ，８１ｂに接続されてい
る。同様に、３端子コンデンサ７８ｂの内部信号導体７
２は、引出し部７２ａ，７２ｂにより、入出力電極８２
ａ，８２ｂに接続され、３端子コンデンサ７８ｃの内部
信号導体７２は、引出し部７２ａ，７２ｂにより、入出
力電極８３ａ，８３ｂに接続され、３端子コンデンサ７
８ｄの内部信号導体７２は、引出し部７２ａ，７２ｂに
より、入出力電極８４ａ，８４ｂに接続されている。基
板取付け用グランド電極７９には、内部グランド導体７
４の引出し部７４ｂが電気的に接続されている。グラン
ド導体接続用グランド電極８０には、内部グランド導体
７４の引出し部７４ａが電気的に接続されている。

【００２８】以上の構成からなる３端子コンデンサアレ
イ７１をプリント基板に実装すると、内部信号導体７２
及び内部グランド導体７４は、シート７３，７５，７６
等と共に、プリント基板に対して垂直で、かつ、内部信
号導体７２を流れる高周波信号の方向に対して平行に配
設されることになる。３端子コンデンサアレイ７１は、
第１実施形態の３端子コンデンサアレイ３１が奏する作
用効果に加えて、セラミック積層体７７の積層方向にお
いて、四つの３端子コンデンサ７８ａ〜７８ｄの各々の
内部信号導体７２の両側には、内部グランド導体７４が
それぞれ配置されるので、セラミック積層体７７内で互
いに隣接する３端子コンデンサ７８ａ〜７８ｄの各々の
間でのクロストークを少なくすることができる。

【００２９】［第４実施形態、図１３及び図１４］第４
実施形態の３端子コンデンサアレイ９１（図１４参照）
は、前記第３実施形態の３端子コンデンサアレイ７１に
おいて、図１１（Ａ）に示す内部信号導体７２を形成し
たセラミックシート７３に代えて、図１３（Ａ）に示さ
れている内部信号導体７２’を有するセラミックシート
７３’と、図１３（Ｂ）に示されている内部グランド導
体７４を有するセラミックシート７５（図１１（Ｂ）と
同様のセラミックシートである）を用いたものである。
内部信号導体７２’の引出し部７２ａ’，７２ｂ’はセ
ラミックシート７３’の上辺の左右にそれぞれ露出して
いる。

【００３０】図１４は、セラミック積層体７７’を実装
面７７Ｅ’側から見た斜視図である。セラミック積層体
７７’内には内部信号導体７２’と内部グランド導体７
４との間に形成される静電容量により、四つの３端子コ
ンデンサ７８ａ’〜７８ｄ’が形成されている。セラミ
ック積層体７７’は、左右の端面７７Ｄ’，７７Ｃ’及
び実装面７７Ｅ’に、基板取付け用グランド電極７９’
が設けられている。セラミック積層体７７’の上面（図
１４においてセラミック積層体７７’の下側に位置して
いる面）７７Ｆ’の全面、手前側の側面７７Ａ’の略半
分及び奥側の側面７７Ｂ’の略半分に、グランド導体接
続用グランド電極８０’が設けられている。このグラン
ド導体接続用グランド電極８０’は、その両端部が積層
体７７’の両端面７７Ｃ’，７７Ｄ’のエッジ部で基板
取付け用グランド電極７９’に電気的に接続している。
さらに、セラミック積層体７７’の実装面７７Ｅ’に
は、基板取付け用グランド電極７９’を挟んで両側に、
３端子コンデンサ７８ａ’，７８ｂ’，７８ｃ’，７８
ｄ’のそれぞれに対して一対の入出力電極８１ａ’，８
１ｂ’、８２ａ’，８２ｂ’、８３ａ’，８３ｂ’、８
４ａ’，８４ｂ’が設けられている。

【００３１】３端子コンデンサアレイ９１は、第３実施
形態の３端子コンデンサアレイ７１が奏する作用効果に
加えて、入出力電極８１ａ’〜８４ａ’，８１ｂ’〜８
４ｂ’をセラミック積層体７７’の実装面に設けている
ので、コンデンサアレイ９１をプリント基板に実装した
際に、入出力電極８１ａ’〜８４ａ’，８１ｂ’〜８４
ｂ’がシールドケースや他の回路部品の外部電極にショ
ートする心配がなくなり、電気的信頼性が向上すると共
に、部品間隔を小さくでき、プリント基板の実装密度が
向上する。

【００３２】［第５実施形態、図１５及び図１６］図１
５の分解斜視図に示すように第５実施形態の３端子コン
デンサアレイ１０１は、内部信号導体１０２ａ〜１０２
ｄを表面に形成したセラミックシート１０３と、これら
内部信号導体１０２ａ〜１０２ｄに対向する共通内部グ
ランド導体１０４を表面に形成したセラミックシート１
０５とを交互に積層すると共に、前側及び後側に複数枚
の保護用セラミックシート１０６，１０６をそれぞれ配
置し、焼結してなるセラミック積層体１０７からなるも
のである。内部信号導体１０２ａ〜１０２ｄの各々は、
シート１０３，１０５，１０６に形成されたビアホール
１０８を介して電気的に接続され、セラミック積層体１
０７の手前側の側面１０７Ａに形成された入出力電極１
１１ａ〜１１４ａ（図１６参照）と奥側の側面１０７Ｂ
に形成された入出力電極１１１ｂ〜１１４ｂ（図示せ
ず）に接続される。

【００３３】共通内部グランド導体１０４は、その引出
し部１０４ａ，１０４ｂがそれぞれシート１０５の左辺
及び右辺に露出し、引出し部１０４ｃ，１０４ｄがそれ
ぞれシート１０５の上辺及び下辺に露出している。さら
に、共通内部グランド導体１０４は、それが形成されて
いるシート１０５のビアホール１０８との間にギャップ
を設け、ビアホール１０８との電気的絶縁を図ってい
る。

【００３４】セラミック積層体１０７は、図１６に示す
ように、左右の端面１０７Ｃ，１０７Ｄ及び実装面１０
７Ｅに、基板取付け用グランド電極１１５が設けられて
いる。さらに、セラミック積層体１０７の上面１０７Ｆ
の全面には、グランド導体接続用グランド電極１１６が
設けられている。このグランド導体接続用グランド電極
１１６は、その両端部が積層体１０７の両端面１０７
Ｃ，１０７Ｄのエッジ部で基板取付け用グランド電極１
１５に電気的に接続している。そして、グランド導体接
続用グランド電極１１６には、共通内部グランド導体１
０４の引出し部１０４ｃが電気的に接続している。基板
取付け用グランド電極１１５には、共通内部グランド導
体１０４の引出し部１０４ａ，１０４ｂ，１０４ｄが電
気的に接続している。

【００３５】以上の構成からなる３端子コンデンサアレ
イ１０１をプリント基板に実装すると、内部信号導体１
０２ａ〜１０２ｄ及び共通内部グランド導体１０４はプ
リント基板に対して垂直で、かつ、内部信号導体１０２
ａ〜１０２ｄを流れる高周波信号の方向に対しても垂直
に配設されることになる。３端子コンデンサアレイ１０
１は、第４実施形態の３端子コンデンサアレイ９１が奏
する作用効果に加えて、内部信号導体１０２ａ〜１０２
ｄと共通内部グランド導体１０４との間に形成される静
電容量により形成される３端子コンデンサ１２１ａ〜１
２１ｄの各々が、シート１０３，１０５，１０６を貫通
するビアホール１０８を対称軸とする対称な構造を有し
ているので、高周波帯域でのノイズ除去性能が向上す
る。なお、第５実施形態において、共通内部グランド導
体１０４は、引出し部１０４ａ，１０４ｂを省略し、引
出し部１０４ｄのみで基板取付け用グランド電極１１５
に接続するようにしてもよい。

【００３６】［他の実施形態］なお、本発明は、前記実
施形態に限定されるものではなく、その要旨の範囲内で
種々に変更することができる。例えば、本発明は、一つ
のセラミック積層体の内部に、二つ以上の３端子コンデ
ンサが形成された３端子コンデンサアレイにも適用する
ことができる。さらに、本発明は、３端子コンデンサア
レイの他に、過電圧を吸収して電子回路を保護するバリ
スタアレイ又は容量性バリスタアレイ等にも適用するこ
とができる。

【００３７】また、前記実施形態は、それぞれ内部電極
が形成されたセラミックシートを積み重ねた後、一体的
に焼成するものであるが、必ずしもこれに限定されな
い。セラミックシートは予め焼結されたものを用いても
よい。また、以下に説明する製法によって電子部品を作
成してもよい。印刷等の手段によりペースト状のセラミ
ック材料にてセラミック層を形成した後、そのセラミッ
ク層の表面にペースト状の導電体材料を塗布して任意の
内部電極を形成する。次に、ペースト状のセラミック材
料を前記内部電極の上から塗布して内部電極が内蔵され
たセラミック層とする。同様にして、順に重ね塗りする
ことによって積層構造を有する電子部品が得られる。

【００３８】さらに、電子部品は必ずしも積層構造であ
る必要はなく、空胴部を有したケースと、このケースの
空胴部に収納された電気機能素子とで構成された躯体を
有した電子部品であってもよい。

【００３９】

【発明の効果】以上の説明から明らかなように、本発明
によれば、電気機能素子を内蔵した躯体の実装面に対向
する対向面に、この対向面を臨むように配設されかつ対
向面に接続されるべきグランド導体を接続するためのグ
ランド導体接続用グランド電極を設けたので、グランド
導体接続用グランド電極には、グランド導体であるシー
ルドケースやリード線等が電気的に接続され、躯体内の
電気機能素子はこれらシールドケースやリード線等を介
して直接接地される。この結果、電気機能素子は、プリ
ント基板等の、電流容量が小さくかつ他の電子部品の共
通インピーダンスが生じているグランドパターンを介す
ることなく、シールドケースやリード線等の、電流容量
が大きくインピーダンスの低いグランド導体を介して直
接接地することができ、電気特性、例えばノイズ除去性
能等を向上させることができる。しかも、プリント基板
のグランドパターンに、グランド導体であるシールドケ
ースを直接半田付けする必要がないので、プリント基板
等のパターン設計の自由度が高くなるとともに、プリン
ト基板等の実装密度も向上させることができる。

【００４０】また、グランド導体接続用グランド電極を
基板取付け用グランド電極に電気的に接続することによ
り、基板取付け用グランド電極に接続されているプリン
ト基板等のグランドパターンは、本来の接地経路に加え
て、グランド導体接続用グランド電極及びこれに接続さ
れたシールドケースやリード線等のグランド導体を介し
て接地されるので、プリント基板等のグランドパターン
の共通インピーダンスを低下させることができる。

【図面の簡単な説明】

【図１】本発明に係る電子部品の第１実施形態をグラン
ド導体接続用グランド電極側から見た斜視図。

【図２】図１の電子部品を実装面側から見た斜視図。

【図３】図１の電子部品の構成を示す分解斜視図。

【図４】図１の電子部品の電気等価回路図。

【図５】図１の電子部品のプリント基板への実装例を示
す部分斜視図。

【図６】図１の電子部品の別のプリント基板への実装例
を示す部分斜視図。

【図７】本発明に係る電子部品の第２実施形態の構成を
示す分解斜視図。

【図８】図７の電子部品をグランド導体接続用グランド
電極側から見た斜視図。

【図９】図７の電子部品を実装面側から見た斜視図。

【図１０】本発明に係る電子部品の第３実施形態の構成
を示す分解斜視図。

【図１１】図１０の電子部品に使用されるセラミックシ
ートの平面図であり、（Ａ）は内部信号導体を有するセ
ラミックシートの平面図、（Ｂ）は内部グランド導体を
有するセラミックシートの平面図。

【図１２】図１０の電子部品の外観を示す斜視図。

【図１３】本発明に係る電子部品の第４実施形態に使用
されるセラミックシートの平面図であり、（Ａ）は内部
信号導体を有するセラミックシートの平面図、（Ｂ）は
内部グランド導体を有するセラミックシートの平面図。

【図１４】本発明に係る電子部品の第４実施形態の外観
を示す斜視図。

【図１５】本発明に係る電子部品の第５実施形態の構成
を示す分解斜視図。

【図１６】図１５の電子部品の外観を示す斜視図。

【図１７】従来の電子部品の外観を示す斜視図。

【図１８】図１７の電子部品をプリント基板に実装した
状態を示す部分斜視図。

【符号の説明】

３１…３端子コンデンサアレイ３２ａ〜３２ｄ…３端子コンデンサ３３…セラミック積層体（躯体）３４ａ〜３７ａ，３４ｂ〜３７ｄ…入出力電極３８…基板取付け用グランド電極３９…グランド導体接続用グランド電極５１…３端子コンデンサアレイ５７…セラミック積層体（躯体）６１ａ〜６４ａ，６１ｂ〜６４ｂ…入出力電極６２ａ〜６２ｄ…３端子コンデンサ６５…基板取付け用グランド電極６６…グランド導体接続用グランド電極７１…３端子コンデンサアレイ７７，７７’…セラミック積層体（躯体）７８ａ〜７８ｄ，７８ａ’〜７８ｄ’…３端子コンデン
サ７９，７９’…基板取付け用グランド電極８０，８０’…グランド導体接続用グランド電極８１ａ〜８４ａ，８１ｂ〜８４ｂ…入出力電極８１ａ’〜８４ａ’，８１ｂ’〜８４ｂ’…入出力電極９１，１０１…３端子コンデンサアレイ１０７…セラミック積層体（躯体）１１１ａ〜１１４ａ…入出力電極１１５…基板取付け用グランド電極１１６…グランド導体接続用グランド電極

Claims

【特許請求の範囲】

【請求項１】複数の電気機能素子を内蔵した躯体を有
した電子部品において、前記躯体の実装面に対向する対向面に、該対向面を臨む
ように配設されかつ該対向面に接続されるべきグランド
導体を接続するためのグランド導体接続用グランド電極
を備えたことを特徴とする電子部品。
【請求項２】前記グランド導体接続用グランド電極
が、前記躯体に設けた基板取付け用グランド電極に接続
していることを特徴とする請求項１記載の電子部品。