JP5206415B2 - 静電気対策部品およびその製造方法 - Google Patents

静電気対策部品およびその製造方法 Download PDF

Info

Publication number
JP5206415B2
JP5206415B2 JP2008548286A JP2008548286A JP5206415B2 JP 5206415 B2 JP5206415 B2 JP 5206415B2 JP 2008548286 A JP2008548286 A JP 2008548286A JP 2008548286 A JP2008548286 A JP 2008548286A JP 5206415 B2 JP5206415 B2 JP 5206415B2
Authority
JP
Japan
Prior art keywords
insulating substrate
pairs
electrodes
ground electrode
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008548286A
Other languages
English (en)
Other versions
JPWO2008069190A1 (ja
Inventor
研治 野添
健 井関
貴 森野
功一 吉岡
英晃 徳永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008548286A priority Critical patent/JP5206415B2/ja
Publication of JPWO2008069190A1 publication Critical patent/JPWO2008069190A1/ja
Application granted granted Critical
Publication of JP5206415B2 publication Critical patent/JP5206415B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/12Overvoltage protection resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C1/00Details
    • H01C1/14Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60Protection against electrostatic charges or discharges, e.g. Faraday shields
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01TSPARK GAPS; OVERVOLTAGE ARRESTERS USING SPARK GAPS; SPARKING PLUGS; CORONA DEVICES; GENERATING IONS TO BE INTRODUCED INTO NON-ENCLOSED GASES
    • H01T4/00Overvoltage arresters using spark gaps
    • H01T4/08Overvoltage arresters using spark gaps structurally associated with protected apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30Technical effects
    • H01L2924/301Electrical effects
    • H01L2924/3011Impedance
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Elimination Of Static Electricity (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Structure Of Printed Boards (AREA)

Description

本発明は電子機器を静電気から保護する静電気対策部品、特に集積回路の保護に用いる複数回路用多端子タイプの静電気対策部品およびその製造方法に関するものである。
近年、携帯電話等の電子機器の小型化、高性能化が急速に進み、それに伴い電子機器に用いられる電子部品の小型化も急速に進んでいる。しかしながら、その反面、この小型化に伴って電子機器や電子部品の耐電圧は低下する。したがって、人体と電子機器の端子とが接触した時に発生する静電気パルスによって機器内部の電気回路が損傷する例が増えてきている。なぜなら、静電気パルスの発生によって1ナノ秒以下の立ち上がり速度でかつ数百ボルトから数キロボルトという高電圧のパルスが機器内部の電気回路に印加されるからである。
従来から、このような静電気パルスへの対策として、静電気が入るラインとグランドとの間に静電気対策部品を設ける方法がとられている。しかしながら、近年では信号ラインの伝送速度が数百Mbps以上となる高速化が進んでおり、上記の静電気対策部品の静電容量が大きい場合には信号品質を劣化させる。このことにより、静電気対策部品の静電容量は、より小さい方が好ましい。したがって、数百Mbps以上の伝送速度になると1pF以下の低静電容量の対策部品が必要とされている。
このような高速伝送ラインでの静電気対策の例として、従来においては複数の信号端子とグランド端子とを有する集積回路を静電気から保護するために複数の静電気対策部品が使用されていた。しかしながら、複数の静電気対策部品を使用すると集積回路を実装するときの全体の実装工数が多くなるなどの問題点を生じていた。
そこで、集積回路の実装工数を低減するために、集積回路の信号端子とグランド端子との配列の順序および間隔に対応させて複数の静電気対策部品を1個のチップ部品に集積化したものを実現して提供することへの要望が高まってきている。
なお、この出願の発明に関する先行技術文献情報としては、例えば、特許文献1が知られている。
特許文献1に記載の従来の静電気対策部品においては、図10に示すように、集積回路のグランド端子に接続される共通電極1と、集積回路の複数の信号端子に接続される複数の上面電極2が、ギャップ3を隔てて絶縁基板4の上面に形成されている。そして、この複数の上面電極2の相互の間の空間と、複数の上面電極2と共通電極1との間のギャップ3の両方を充填するように過電圧保護材料層5が形成されている。
上記の複数の上面電極2と共通電極1との間のギャップ3に過電圧保護材料層5を充填するタイプの静電気対策部品における特性発現のメカニズムは、以下のように考えられる。
すなわち、複数の上面電極2と共通電極1との間のギャップ3に静電気による過電圧が印加された際に、複数の上面電極2と共通電極1との間のギャップ3に充填された過電圧保護材料層5中に散在する導電粒子間あるいは半導体粒子間に放電電流のようなものが流れる。したがって、電流は過電圧保護材料層5中に散在する導電粒子間あるいは半導体粒子間に流れるので、特定の位置や部分に集中することなく散在して流れる電流としてグランド端子にバイパスさせるというものである。
特許文献1に記載の従来の静電気対策部品では、複数の上面電極2の相互の間の空間を充填するように過電圧保護材料層5が形成されているため、隣接する信号端子の間においてクロストークが発生しやすい。また、アルミナの材料からなる絶縁基板4と保護樹脂層との接合面積が小さいため、保護樹脂層の密着力が不足し信頼性が不十分なものであった。さらに、過電圧保護材料層5の使用量が多くなるため、コストダウンが困難であるという課題も有していた。
特開2000−188368号公報
本発明は上記従来の課題を解決するもので、隣接する信号端子間でのクロストークの影響が少なく、信頼性に優れた複数回路用多端子タイプの静電気対策部品およびその製造方法を提供するものである。
上記を実現するために、本発明は以下の構成を有するものである。
本発明の静電気対策部品は、絶縁基板の裏面の長辺側の両端部に形成された複数対の裏面電極と、絶縁基板の上面の長辺側の両端部に形成された複数対の上面電極と、この複数対の上面電極と複数対の裏面電極とを電気的に接続する絶縁基板の端面に形成された複数対の端面電極と、絶縁基板の上面の短辺側の一端部から他端部にかけて形成された上面グランド電極と、この上面グランド電極と電気的に接続され絶縁基板の端面に形成された一対の端面グランド電極と、複数対の上面電極のいずれか一方と上面グランド電極との間に形成された複数のギャップと、この複数のギャップにそれぞれ独立して充填する過電圧保護材料層と、この過電圧保護材料層を完全に覆う上面保護樹脂層とを備え、絶縁基板の裏面に複数対の裏面電極間を接続する裏面配線を形成している。
この構成によれば、集積回路の複数の信号端子に複数の上面電極が接続された場合に隣接する信号端子間でクロストークの影響が生じることは少なくなる。このことにより、高周波回路においても信号品質の確保が確実で動作の安定した複数回路用多端子タイプの静電気対策部品が得られるものである。
また、絶縁基板と上面保護樹脂層とが接する面積が広くなるため、絶縁基板と上面保護樹脂層との密着力が高まる。このことにより、静電気対策部品の信頼性が向上するという作用および効果が得られるものである。
本発明の静電気対策部品の製造方法は、絶縁基板の裏面の長辺側の両端部に複数対の裏面電極を印刷して焼成するステップと、絶縁基板の上面に金を主成分とする導体を形成するステップと、絶縁基板の上面の長辺側の両端部に位置する複数対の上面電極およびこの複数対の上面電極のいずれか一方とギャップを隔てて対向し絶縁基板の上面の短辺側の一端部から他端部にかけて位置する上面グランド電極を形成するために導体の不要部分を除去することにより複数のギャップを形成するステップと、複数のギャップのそれぞれに独立して充填する過電圧保護材料層を形成するステップと、この過電圧保護材料層を完全に覆うように上面保護樹脂層を形成するステップと、複数対の上面電極と複数対の裏面電極とを電気的に接続し絶縁基板の端面に端面電極を形成するステップと、上面グランド電極と電気的に接続され絶縁基板の端面に端面グランド電極を形成するステップと、絶縁基板の裏面に複数対の裏面電極間を接続する裏面配線を形成するステップとを備えている。
この方法によれば、集積回路の複数の信号端子に複数の上面電極が接続された場合に隣接する信号端子間でクロストークの影響が生じることは少なくなる。したがって、高周波回路においても信号品質の確保が確実で動作の安定した複数回路用多端子タイプの静電気対策部品が得られる。
また、絶縁基板と上面保護樹脂層とが接する面積が広くなるため、絶縁基板と上面保護樹脂層との密着力が高まる。このことにより、静電気対策部品の信頼性が向上するという作用および効果が得られるものである。
以下、本発明の一実施の形態について、図面を用いて説明する。以下の図面においては、構成をわかりやすくするためにそれぞれの寸法は拡大して示している。さらに、同じ要素については同じ符号を付しているので説明を省略する場合がある。
(実施の形態1)
以下、本発明の実施の形態1における静電気対策部品の製造方法について、図面を参照しながら説明する。
図1Aから図1C、図2Aから図2Cおよび図3Aから図3Cは、本発明の実施の形態1における静電気対策部品の製造方法を示す製造ステップの平面図である。また、図4は、本発明の実施の形態1における静電気対策部品の製造方法を示す製造ステップの斜視図である。なお、図1Aから図1C、図2Aから図2Cおよび図3Aから図3Cにおいては、複数回路用多端子タイプの静電気対策部品の仕掛かり品の個片領域における上面図あるいは裏面図を示している。しかしながら、実際の製造のステップにおいては、仕掛かり品の個片領域が縦横に複数個連なったシート状の絶縁基板を用いて製造されているものである。
まず、図1Aに示すように、アルミナなどの誘電率が50以下、好ましくは10以下の低誘電率材料を、例えば900℃以上、1600℃以下で焼成することにより得られる絶縁基板11の上面に、金レジネートペーストからなる導体12をスクリーン印刷して焼成する。この焼成により、導体12の焼成後の厚みは、例えば0.2μm以上、2.0μm以下と薄く形成される。このように、導体12は薄く焼成されるので、後述する絶縁基板11のダイシングのステップにおいては、電極を形成する導体12などの金属にバリは発生しにくく、安定した寸法形状が得られている。
次に、図1Bに示すように、絶縁基板11の裏面に銀ペーストや銀パラジウムペーストなどをスクリーン印刷して焼成することにより、複数の裏面電極13、裏面配線14および裏面グランド電極15が形成される。なお、この裏面電極13、裏面配線14および裏面グランド電極15の形成方法は、銀ペーストや銀パラジウムペーストなどをスクリーン印刷して焼成する方法に限定されるものではなく、金レジネートペーストなどの金を主成分とする材料を印刷して焼成することにより形成してもよい。ここで、金を主成分とする材料を用いて裏面電極13、裏面配線14および裏面グランド電極15を形成した場合は、これらの電極および配線の材料である金がはんだと合金などを形成することにより、これらの電極および配線に含まれる金の量が減少する(以下、金の「はんだ食われ」とする)。この金のはんだ食われ対策として裏面電極13および裏面グランド電極15の上面に硬化用樹脂と銀の混合物ペーストからなる再裏面電極(図示せず)を形成して裏面電極13および裏面グランド電極15の金をはんだ食われから保護するものである。
次に、図1Cに示すように、絶縁基板11の上面に感光性のレジスト16が塗布され、このレジスト16はマスクパターン(図示せず)を通して露光され、この露光されたレジスト16の不要部分が現像されて除去される。このことにより、レジスト16に上面グランド電極および複数対の上面電極となるパターンが形成される。
次に、図2Aおよび図2Bに示すように、レジスト16で一対の上面グランド電極17および複数対の上面電極18となるパターンを形成した絶縁基板11にエッチング処理を施して図1Cに示す導体12の不要部分を除去する。このことにより、絶縁基板11の上面のうち短辺側の一端部11aから中央部を含んで他端部11bにかけて位置する上面グランド電極17と、絶縁基板11の上面のうちいずれか一方の長辺側の両端部11cに位置する複数対の上面電極18と、この複数対の上面電極18のいずれか一方と上面グランド電極17との間に設けられる幅約10μmのギャップ19を形成する。ここで、裏面電極13、裏面配線14および裏面グランド電極15を構成する材料がエッチング液で腐食されやすい材料の場合は、裏面電極13、裏面配線14および裏面グランド電極15の腐食を防止するために、エッチングを行う前に絶縁基板11の裏面がレジストなどを用いてマスキングされている。
次に、図2Cに示すように、上面グランド電極17および上面電極18の一部を覆い、かつ絶縁基板11の端面(図示せず)を覆わないように、樹脂と銀の混合物ペーストからなる再上面電極20が、スクリーン印刷法を用いて、例えば3μm以上、20μm以下の厚みで印刷される。そして、同時に、例えば100℃以上、200℃以下の温度範囲で5分以上、15分以下の時間範囲で乾燥させることにより再上面電極20が形成される。この再上面電極20は、金を主成分とする材料からなる上面グランド電極17および上面電極18のはんだ食われ対策として形成するものである。なお、再上面電極20は、シート状の絶縁基板11における一次分割ラインおよび二次分割ラインとなる端面または端面近傍を覆わないように印刷され形成される。この一次分割ラインおよび二次分割ラインは、個片領域が縦横に複数個連なったシート状の絶縁基板を個片領域に分割するときの直行するスクライブラインとしている。
次に、図3Aに示すように、絶縁基板11の裏面に、裏面配線14(図示せず)を完全に覆うように裏面保護樹脂層21が印刷されて形成される。
次に、図3Bに示すように、絶縁基板11の上面にギャップ(図示せず)、上面電極18および上面グランド電極17を覆うように過電圧保護材料ペーストが、スクリーン印刷法を用いて、例えば5μm以上、50μm以下の厚みで印刷される。そして、同時に、例えば150℃以上、200℃以下の温度範囲で5分以上、15分以下の時間範囲で乾燥させることにより過電圧保護材料層22が、複数の上面電極18ごとに独立して形成されている。この過電圧保護材料層22を構成する過電圧保護材料ペーストは、例えば平均粒径が0.3μm以上、10μm以下で球状のNi、Al、Ag、Pd、Cuの少なくとも1種類からなる金属粉とメチルシリコーンなどのシリコーン系樹脂の混合物とに適当な有機溶剤を加え、これらを3本ロールミルにより混練して分散させることにより作製されたものである。なお、ここで絶縁粒子とメチルシリコーンとからなる中間層用ペーストをスクリーン印刷法を用いてギャップ19の上部に位置する過電圧保護材料層22とほぼ同じ大きさで、過電圧保護材料層22を完全に覆うように印刷して乾燥させることにより、中間層(図示せず)が形成されていてもよい。過電圧保護材料層22および中間層の乾燥後の厚さの和は、静電気耐量が所定の条件を満たすように30μm以上とするのが好ましい。
次に、図3Cに示すように上面グランド電極17と過電圧保護材料層22とを完全に覆い、かつ絶縁基板11の端部11a、11bに上面グランド電極17、上面電極18および再上面電極20の一部が残った状態となるように、エポキシ樹脂およびフェノール樹脂などからなる保護樹脂ペーストがスクリーン印刷法を用いて印刷される。そして、同時に、例えば100℃以上、150℃以下の温度範囲で5分以上、15分以下の時間範囲で乾燥させる。その後、例えば150℃以上、200℃以下で15分以上、60分以下で硬化させることにより、上面保護樹脂層23が形成される。この上面保護樹脂層23は絶縁基板11の上面に形成された機能素子を保護するだけでなく、絶縁基板11との密着性があまり良くない過電圧保護材料層22の密着力を高めて安定な特性が得られるようにする役割も担うものである。そして、過電圧保護材料層22の上部に位置する上面保護樹脂層23の乾燥後の厚みは、例えば15μm以上、35μm以下となるようにする。
なお、ここでは、図3Bおよび図3Cに示すように、上面保護樹脂層23の上面で上面グランド電極17と上面電極18との隙間部の過電圧保護材料層22が形成されていない部分に対応する位置に捺印樹脂層24が印刷されて形成されていてもよい。この捺印樹脂層24を形成することにより、絶縁基板11の上面において過電圧保護材料層22の部分が盛り上がっていたのを平滑にすることができる。このことにより、静電気対策部品を実装ノズルに吸着した際には傾きにくくなって安定した状態で静電気対策部品が基板などに実装できるという効果が得られるものである。また、捺印樹脂層24を上面保護樹脂層23と異なる色で形成すれば、静電気対策部品において上面電極18の方向を容易に判別することができるため、検査工程の合理化などが図れるものである。
次に、図4に示すように、シート状の絶縁基板11がダイシング工法を用いて個片状に分割されたのち、硬化用樹脂と銀を主成分とする導電性ペーストを塗布して乾燥硬化させることにより、上面グランド電極17および裏面グランド電極15(図示せず)と電気的に接続される端面グランド電極25を形成し、その後、硬化用樹脂と銀を主成分とする導電性ペーストを塗布して乾燥硬化させる。このことにより、上面電極18および裏面電極13(図示せず)と電気的に接続される端面電極26が形成される。さらに、バレルメッキ法を用いて上面グランド電極17、上面電極18、再上面電極20、端面グランド電極25および端面電極26を覆うようにニッケルめっき層(図示せず)と、このニッケルめっき層(図示せず)を覆う錫めっき層(図示せず)を形成した後、完成品検査を経て本発明の実施の形態1における静電気対策部品を得ることができるものである。
図5は上記した本実施の形態1における静電気対策部品を、集積回路素子27と共に回路基板28上に実装した状態を示した斜視図である。
図3Aから図3Cおよび図5に示すように本実施の形態1の静電気対策部品は、絶縁基板11の裏面の長辺側の両端部11cに形成された複数対の裏面電極13と、絶縁基板11の上面の長辺側の両端部11cに形成された複数対の上面電極18と、この複数対の上面電極18と複数対の裏面電極13とを電気的に接続する絶縁基板11の端面に形成された複数対の端面電極26と、絶縁基板11の上面の短辺側の一端部11aから中央部を含んで他端部11bにかけて形成された上面グランド電極17と、この上面グランド電極17と電気的に接続され絶縁基板11の端面に形成された一対の端面グランド電極25と、複数対の上面電極18のいずれか一方と上面グランド電極17との間に形成されたギャップ19と、このギャップ19を充填する過電圧保護材料層22と、この過電圧保護材料層22を完全に覆う上面保護樹脂層23とを備え、絶縁基板11の裏面に複数対の裏面電極13間を接続する裏面配線14を形成している。
この構成によれば、集積回路の複数の信号端子に複数の上面電極18が接続された場合に隣接する信号端子間が分離されて、それぞれの信号端子ごとに過電圧保護材料層22が分離されて形成されているので、クロストークの影響が生じることは少なくなる。このことにより、高周波回路においても信号品質の確保が確実で動作の安定した複数回路用多端子タイプの静電気対策部品が得られるものである。
また、絶縁基板11と上面保護樹脂層23とが接する面積が広くなるため、絶縁基板11と上面保護樹脂層23との密着力が高まる。このことにより、静電気対策部品の信頼性が向上するという作用および効果が得られるものである。
次に、図5を用いて本実施の形態1における静電気対策部品の動作原理を説明する。なお、ここでは説明のために、本実施の形態1における静電気対策部品の上面から見た斜視図から上面保護樹脂層23と捺印樹脂層24を省略した図を示している。
図5から明らかなように、集積回路素子27の通常使用時(定格電圧下)においては、上面電極18と上面グランド電極17との間のギャップ19(図示せず)に存在する過電圧保護材料層22のシリコーン系樹脂が絶縁性を有するため、上面電極18と上面グランド電極17との間は電気的にオープンになる。そのため、集積回路素子27からの信号は回路基板28上に設けられた配線パターン29と静電気対策部品の裏面に設けられた裏面配線14(図示せず)を通って伝達される。しかしながら、集積回路素子27の少なくとも1つの信号端子30に静電気パルスなどの高電圧が印加された場合には、過電圧保護材料層22中のシリコーン系樹脂を介して存在する金属粒子間で放電電流が生じてインピーダンスが著しく減少する。そこで、本実施の形態1における静電気対策部品は、そのインピーダンスが減少する現象を利用して静電気パルスやサージなどの異常電圧を配線パターン29から端面電極26、上面電極18、過電圧保護材料層22、上面グランド電極17および端面グランド電極25を通ってグランド端子31にバイパスさせることにより、集積回路素子27を保護するものである。
上記した本実施の形態1における静電気対策部品においては、過電圧保護材料層22を複数の上面電極18ごとに独立するように形成しているため、集積回路素子27の複数の信号端子に複数の上面電極18が接続された場合に隣接する信号端子間でクロストークの影響が生じることは少なくなる。このことにより、高周波回路においても信号品質の確保が確実で動作の安定した複数回路用多端子タイプの静電気対策部品が得られるものである。
また、従来のように過電圧保護材料層22を複数の上面電極18間を充填するように形成する場合に比べて、絶縁基板11と上面保護樹脂層23とが接する面積が広くなるため、絶縁基板11と上面保護樹脂層23との密着力が高まる。これにより、静電気対策部品の信頼性が向上するものである。
また、静電気対策部品の裏面に裏面配線14を設けているため、回路基板28の配線パターン上において信号経路を接続する必要はなくなり、これにより、複数回路用多端子タイプの静電気対策部品を実装する回路基板28の配線パターン設計が容易になるものである。さらに、上面電極18と上面グランド電極17との間のギャップ19を形成する前に裏面配線14が印刷されて焼成されることにより形成している。このため、裏面配線14の印刷焼成時の熱の影響を受けて上面電極18と上面グランド電極17との間のギャップ19の幅がばらつくことはなくなり、これにより、動作の安定した複数回路用多端子タイプの静電気対策部品が得られている。
なお、本実施の形態1の静電気対策部品の裏面に裏面配線14を設ける換わりに複数の抵抗体を設けてもよい。複数の抵抗体を裏面配線14が形成される場合と同様の方法により、例えば印刷し焼成して形成すると、回路基板28の配線パターン上において信号経路を接続する必要はなくなり、これにより、複数回路用多端子タイプの静電気対策部品を実装する回路基板28の配線パターン設計が容易になるものである同様の効果が得られる。また、抵抗体の抵抗値は、消費電力や信号伝達の高速性の観点から10Ω以下の抵抗値であることが好ましい。
なお、本実施の形態1においては、シート状の絶縁基板を個片状に分割する際に、ダイシング工法を用いた例について説明したが、このダイシング工法に限定されるものではなく、これ以外の方法、例えば、あらかじめ縦横の分割溝を有するシート状の絶縁基板を用いて機能素子を形成し、そののちに絶縁基板に応力を付加して分割する方法を用いてもよい。
(実施の形態2)
以下、本発明の実施の形態2における静電気対策部品の製造方法について、図面を参照しながら説明する。
図6Aから図6Cおよび図7Aから図7Cは本発明の実施の形態2における静電気対策部品の製造方法を示す製造ステップの図で、静電気対策部品の平面図である。なお、図6Aから図6Cおよび図7Aから図7Cでは、複数回路用多端子タイプの静電気対策部品の仕掛かり品の個片領域における上面図あるいは裏面図を示している。しかしながら、実際の製造のステップにおいては、仕掛かり品の個片領域が縦横に複数個連なったシート状の絶縁基板を用いて製造されているものである。
まず、図6Aに示すように、アルミナなどの誘電率が、例えば50以下、好ましくは10以下の低誘電率材料を、例えば900℃以上、1600℃以下で焼成することにより得られる絶縁基板41の裏面に銀ペーストや銀パラジウムペーストなどをスクリーン印刷して焼成する。このことにより、複数の裏面電極42、裏面配線43および裏面グランド電極44が形成される。なお、この裏面電極42、裏面配線43および裏面グランド電極44の形成方法は、銀ペーストや銀パラジウムペーストなどをスクリーン印刷して焼成する方法に限定されるものではなく、金レジネートペーストなどの金を主成分とする材料を印刷して焼成することにより形成してもよい。ここで、金を主成分とする材料を用いて裏面電極42、裏面配線43および裏面グランド電極44を形成した場合は、金のはんだ食われ対策として、裏面電極42および裏面グランド電極44の上面に硬化用樹脂と銀の混合物ペーストからなる再裏面電極が形成されている。
次に、図6Bに示すように、絶縁基板41の上面に、金レジネートペーストからなる上面電極45および導体46がスクリーン印刷されて焼成される。この焼成により、上面電極45および導体46の焼成後の厚みは、例えば0.2μm以上、2.0μm以下と薄く形成される。そのために、絶縁基板41のダイシングのステップにおいては、電極を形成する金属にバリは発生しにくく、安定した寸法形状が得られている。
次に、図6Cに示すように導体46の不要部分は、UVレーザーなどを用いて切断除去する。このことにより、絶縁基板41の上面のうち短辺側の一端部41aから中央部を含んで他端部41bにかけて位置する上面グランド電極47と、絶縁基板41の上面のうちいずれか一方の長辺側の端部41cに位置する複数の上面電極45と、この上面電極45と上面グランド電極47との間に設けられた、例えば幅約10μmのギャップ48とが形成される。なお、このギャップ48の形成方法は、上記したUVレーザーカットに限定されるものではなく、ダイシングなどの他の切断手段を用いて形成してもよい。
次に、図7Aに示すように、上面電極45および上面グランド電極47の一部を覆い、かつ絶縁基板41の端面(図示せず)を覆わないように、樹脂と銀の混合物ペーストからなる再上面電極49が、例えばスクリーン印刷法を用いて3μm以上、20μm以下の厚みで印刷される。そして、同時に、例えば100℃以上、200℃以下の温度範囲で5分以上、15分以下の時間範囲で乾燥させることにより再上面電極49が形成される。この再上面電極49は、金を主成分とする材料からなる上面電極45および上面グランド電極47のはんだ食われ対策として形成するものである。なお、再上面電極49は、シート状の絶縁基板41における一次分割ラインと二次分割ラインとなる端面または端面近傍を覆わないように印刷され形成される。
次に、図7Bに示すように、絶縁基板41の裏面に、裏面配線43(図示せず)を完全に覆うように裏面保護樹脂層50が印刷されて形成される。
次に、図7Cに示すように、絶縁基板41の上面にギャップ48(図示せず)と上面電極45を覆うように過電圧保護材料ペーストが、例えばスクリーン印刷法を用いて5μm以上、50μm以下の厚みで印刷される。そして、同時に、例えば150℃以上、200℃以下の温度範囲で5分以上、15分以下の時間範囲で乾燥させることにより過電圧保護材料層51が、複数の上面電極45ごとに独立して形成されている。この過電圧保護材料層51を構成する過電圧保護材料ペーストは、例えば平均粒径が0.3μm以上、10μm以下で球状のNi、Al、Ag、Pd、Cuの少なくとも1種類からなる金属粉とメチルシリコーンなどのシリコーン系樹脂の混合物とに適当な有機溶剤を加え、これらを3本ロールミルにより混練して分散させることにより作製されたものである。なお、ここで絶縁粒子とメチルシリコーンからなる中間層用ペーストをスクリーン印刷法を用いてギャップ48の上部に位置する過電圧保護材料層51とほぼ同じ大きさで、過電圧保護材料層51を完全に覆うように印刷して乾燥させることにより、中間層(図示せず)が形成されていてもよい。過電圧保護材料層51および中間層の乾燥後の厚さの和は、静電気耐量が所定の条件を満たすように30μm以上とするのが好ましい。
こののちに、上面保護樹脂層、捺印樹脂層、端面グランド電極、端面電極、ニッケルめっき層および錫めっき層を形成することにより、本実施の形態2における静電気対策部品を得ることができる。しかしながら、これらを形成するステップは、実施の形態1において図3Cおよび図4を用いて説明したステップと同様であり、また、その静電気対策部品の動作原理も、本実施の形態1において図5を用いて説明した動作原理と同様であるため、これらのステップおよび動作原理の説明については省略する。
また、本実施の形態2における静電気対策部品においては、前述した実施の形態1において説明した効果に加えて、ギャップ48をUVレーザーを用いて形成しているため、例えば幅約10μmの狭いギャップ48を精度良く形成することができる。これにより、過電圧保護特性の安定した複数回路用多端子タイプの静電気対策部品が得られている。
図8および図9は、本発明の実施の形態2における静電気対策部品の他の実施の形態を示す平面図である。
上記した本実施の形態2においては、絶縁基板41の裏面に複数対の裏面電極42間を電気的に接続するように裏面配線43が形成された例について説明したが、図8に示すように、裏面配線43に替えて複数対の裏面電極42間を電気的に接続するように10Ω以下の抵抗値を有する抵抗体52が形成されていてもよい。したがって、この抵抗体52は、インピーダンスの低下を調整するために形成されている。すなわち、高速伝送ラインに静電気対策部品のごく微小の容量素子成分が挿入された場合に、インピーダンスが低下して信号の伝送品質が低下する影響をこの抵抗体52を形成することにより低減させることができる。
また、本実施の形態2においては、絶縁基板41の長辺側において上面電極45の間隔が一定である例について説明したが、図9に示すように上面電極45の間隔を中央で広く取るようにしてもよい。図9において、第1のデータライン(図示せず)には上面電極45a、45bが、第2のデータライン(図示せず)には上面電極45c、45dがそれぞれ接続されている。この場合に第1のデータラインと接続された上面電極45a、45bと第2のデータラインと接続された上面電極45c、45dとの間のクロストークの影響が最も大きく現れる。したがって、上面電極45bと上面電極45cとの間隔を他の電極間の間隔よりも広く取って、電極間のクロストークの影響を緩和することにより、信号品質の確保を確実にして動作が安定した複数回路用多端子タイプの静電気対策部品を得ることができる。すなわち、クロストークの影響を低減することが、高周波回路において回路および回路に実装されている部品の安定な動作および高信頼性動作に有効な手段である。
また、本実施の形態2においては、絶縁基板41の上面の短辺側の一端部41aから中央部を含んで他端部41bにかけて上面グランド電極47を配置し、かつ絶縁基板41の上面の長辺側の両端部41cに複数対の上面電極45を配置した例について説明した。しかしながら、この配置の縦と横とを逆にして、例えば絶縁基板41の上面の長辺側の一方の端部から中央部を含んで他方の端部にかけて上面グランド電極を配置し、かつ絶縁基板41の上面の短辺側の両方の端部に複数対の上面電極を配置してもよい。
この構成によれば、上面グランド電極47の面積を広くとることができるため、極めて高電圧の静電気が印加されて上面グランド電極47に大電流が流れる可能性のある回路に適用することができるものである。
本発明に係る静電気対策部品は、集積回路素子の複数の信号端子に複数の上面電極が接続された場合に、隣接する信号端子間でクロストークの影響が生じることが少なくなるという効果を有するものである。さらに、特に集積回路素子などを静電気から保護する複数回路用多端子タイプの静電気対策部品に適用すると、信頼性が向上するなど大きな効果を奏し有用である。
本発明の実施の形態1における静電気対策部品の製造方法を示すステップの平面図 本発明の実施の形態1における静電気対策部品の製造方法を示すステップの平面図 本発明の実施の形態1における静電気対策部品の製造方法を示すステップの平面図 本発明の実施の形態1における静電気対策部品の製造方法を示すステップの平面図 本発明の実施の形態1における静電気対策部品の製造方法を示すステップの平面図 本発明の実施の形態1における静電気対策部品の製造方法を示すステップの平面図 本発明の実施の形態1における静電気対策部品の製造方法を示すステップの平面図 本発明の実施の形態1における静電気対策部品の製造方法を示すステップの平面図 本発明の実施の形態1における静電気対策部品の製造方法を示すステップの平面図 本発明の実施の形態1における静電気対策部品の製造方法を示すステップの斜視図 本発明の実施の形態1における静電気対策部品の動作原理を説明する静電気対策部品の斜視図 本発明の実施の形態2における静電気対策部品の製造方法を示すステップの平面図 本発明の実施の形態2における静電気対策部品の製造方法を示すステップの平面図 本発明の実施の形態2における静電気対策部品の製造方法を示すステップの平面図 本発明の実施の形態2における静電気対策部品の製造方法を示すステップの平面図 本発明の実施の形態2における静電気対策部品の製造方法を示すステップの平面図 本発明の実施の形態2における静電気対策部品の製造方法を示すステップの平面図 本発明の実施の形態2における静電気対策部品の他の実施の形態を示す平面図 本発明の実施の形態2における静電気対策部品の他の実施の形態を示す平面図 従来の静電気対策部品の仕掛かり品の平面図
11,41 絶縁基板
11a,41a 一端部(端部)
11b,41b 他端部(端部)
11c,41c 長辺側の両端部
12,46 導体
13,42 裏面電極
14,43 裏面配線
15,44 裏面グランド電極
16 レジスト
17,47 上面グランド電極
18,45,45a,45b,45c,45d 上面電極
19,48 ギャップ
20,49 再上面電極
21,50 裏面保護樹脂層
22,51 過電圧保護材料層
23 上面保護樹脂層
24 捺印樹脂層
25 端面グランド電極
26 端面電極
27 集積回路素子
28 回路基板
29 配線パターン
30 信号端子
31 グランド端子
52 抵抗体

Claims (4)

  1. 絶縁基板の裏面の長辺側の両端部に形成された複数対の裏面電極と、前記絶縁基板の上面の長辺側の両端部に形成された複数対の上面電極と、この複数対の上面電極と前記複数対の裏面電極とを電気的に接続する前記絶縁基板の端面に形成された複数対の端面電極と、前記絶縁基板の上面の短辺側の一端部から他端部にかけて形成された上面グランド電極と、この上面グランド電極と電気的に接続され前記絶縁基板の端面に形成された一対の端面グランド電極と、前記複数対の上面電極のいずれか一方と前記上面グランド電極との間に形成された複数のギャップと、この複数のギャップにそれぞれ独立して充填する過電圧保護材料層と、この過電圧保護材料層を完全に覆う上面保護樹脂層とを備え、前記絶縁基板の裏面に前記複数対の裏面電極間を接続する裏面配線を形成した静電気対策部品。
  2. 絶縁基板の裏面の長辺側の両端部に形成された複数対の裏面電極と、前記絶縁基板の上面の長辺側の両端部に形成された複数対の上面電極と、この複数対の上面電極と前記複数対の裏面電極とを電気的に接続する前記絶縁基板の端面に形成された複数対の端面電極と、前記絶縁基板の上面の短辺側の一端部から他端部にかけて形成された上面グランド電極と、この上面グランド電極と電気的に接続され前記絶縁基板の端面に形成された一対の端面グランド電極と、前記複数対の上面電極のいずれか一方と前記上面グランド電極との間に形成された複数のギャップと、この複数のギャップにそれぞれ独立して充填する過電圧保護材料層と、この過電圧保護材料層を完全に覆う上面保護樹脂層とを備え、前記絶縁基板の裏面に前記複数対の裏面電極間を接続する複数の抵抗体を形成した静電気対策部品。
  3. 絶縁基板の裏面の長辺側の両端部に複数対の裏面電極を印刷して焼成するステップと、前記絶縁基板の上面に金を主成分とする導体を形成するステップと、前記絶縁基板の上面の長辺側の両端部に位置する複数対の上面電極およびこの複数対の上面電極のいずれか一方とギャップを隔てて対向し前記絶縁基板の上面の短辺側の一端部から他端部にかけて位置する上面グランド電極を形成するために前記導体の不要部分を除去することにより複数のギャップを形成するステップと、前記複数のギャップのそれぞれに独立して充填する過電圧保護材料層を形成するステップと、この過電圧保護材料層を完全に覆うように上面保護樹脂層を形成するステップと、前記複数対の上面電極と複数対の裏面電極とを電気的に接続し前記絶縁基板の端面に端面電極を形成するステップと、前記上面グランド電極と電気的に接続され前記絶縁基板の端面に端面グランド電極を形成するステップと、前記絶縁基板の裏面に前記複数対の裏面電極間を接続する裏面配線を形成するステップとを備えた静電気対策部品の製造方法。
  4. 絶縁基板の裏面の長辺側の両端部に複数対の裏面電極を印刷して焼成するステップと、前記絶縁基板の上面に金を主成分とする導体を形成するステップと、前記絶縁基板の上面の長辺側の両端部に位置する複数対の上面電極およびこの複数対の上面電極のいずれか一方とギャップを隔てて対向し前記絶縁基板の上面の短辺側の一端部から他端部にかけて位置する上面グランド電極を形成するために前記導体の不要部分を除去することにより複数のギャップを形成するステップと、前記複数のギャップのそれぞれに独立して充填する過電圧保護材料層を形成するステップと、この過電圧保護材料層を完全に覆うように上面保護樹脂層を形成するステップと、前記複数対の上面電極と複数対の裏面電極とを電気的に接続し前記絶縁基板の端面に端面電極を形成するステップと、前記上面グランド電極と電気的に接続し前記絶縁基板の端面に端面グランド電極を形成するステップと、前記絶縁基板の裏面に前記複数対の裏面電極間を接続する複数の抵抗体を形成するステップとを備えた静電気対策部品の製造方法。
JP2008548286A 2006-12-07 2007-12-04 静電気対策部品およびその製造方法 Active JP5206415B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008548286A JP5206415B2 (ja) 2006-12-07 2007-12-04 静電気対策部品およびその製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006330197 2006-12-07
JP2006330197 2006-12-07
PCT/JP2007/073375 WO2008069190A1 (ja) 2006-12-07 2007-12-04 静電気対策部品およびその製造方法
JP2008548286A JP5206415B2 (ja) 2006-12-07 2007-12-04 静電気対策部品およびその製造方法

Publications (2)

Publication Number Publication Date
JPWO2008069190A1 JPWO2008069190A1 (ja) 2010-03-18
JP5206415B2 true JP5206415B2 (ja) 2013-06-12

Family

ID=39492077

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008548286A Active JP5206415B2 (ja) 2006-12-07 2007-12-04 静電気対策部品およびその製造方法

Country Status (4)

Country Link
US (1) US7903385B2 (ja)
JP (1) JP5206415B2 (ja)
CN (1) CN101554097B (ja)
WO (1) WO2008069190A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103646735A (zh) * 2013-11-28 2014-03-19 深圳顺络电子股份有限公司 一种片式esd静电抑制器

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101001394B1 (ko) * 2008-04-15 2010-12-14 (주) 래트론 저정전용량 및 안정적 특성 구현이 가능한 이에스디보호소자 및 제조방법
TWM361840U (en) * 2008-07-23 2009-07-21 Ta I Technology Co Ltd Chip type electric static discharge (ESD) protection element with gas chamber covering micro gap between electrodes
JP5787362B2 (ja) * 2012-02-02 2015-09-30 アルプス電気株式会社 抵抗基板およびその製造方法
JP2015125913A (ja) * 2013-12-26 2015-07-06 Tdk株式会社 静電気保護部品
JP5811170B2 (ja) * 2013-12-26 2015-11-11 Tdk株式会社 静電気保護部品
DE102019116103B4 (de) * 2019-06-13 2021-04-22 Notion Systems GmbH Verfahren zum Beschriften einer Leiterplatte durch Erzeugen von Schattierungen in einer funktionalen Lackschicht

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61102006A (ja) * 1984-10-24 1986-05-20 松下電器産業株式会社 サ−ジ吸収器
JPH11102839A (ja) * 1997-09-26 1999-04-13 Murata Mfg Co Ltd 電子部品
JP2003297606A (ja) * 2002-04-01 2003-10-17 Mitsubishi Materials Corp サージアブソーバ及びその製造方法
JP2005203479A (ja) * 2004-01-14 2005-07-28 Matsushita Electric Ind Co Ltd 静電気対策部品

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2636214B2 (ja) 1985-12-19 1997-07-30 松下電器産業株式会社 静電気吸収器
JP3089851B2 (ja) * 1992-09-16 2000-09-18 株式会社村田製作所 チップ型圧電共振子の製造方法
US6191928B1 (en) * 1994-05-27 2001-02-20 Littelfuse, Inc. Surface-mountable device for protection against electrostatic damage to electronic components
US6549114B2 (en) 1998-08-20 2003-04-15 Littelfuse, Inc. Protection of electrical devices with voltage variable materials
JP3438689B2 (ja) * 1999-12-20 2003-08-18 株式会社村田製作所 圧電共振子及び圧電発振子

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS61102006A (ja) * 1984-10-24 1986-05-20 松下電器産業株式会社 サ−ジ吸収器
JPH11102839A (ja) * 1997-09-26 1999-04-13 Murata Mfg Co Ltd 電子部品
JP2003297606A (ja) * 2002-04-01 2003-10-17 Mitsubishi Materials Corp サージアブソーバ及びその製造方法
JP2005203479A (ja) * 2004-01-14 2005-07-28 Matsushita Electric Ind Co Ltd 静電気対策部品

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103646735A (zh) * 2013-11-28 2014-03-19 深圳顺络电子股份有限公司 一种片式esd静电抑制器

Also Published As

Publication number Publication date
CN101554097A (zh) 2009-10-07
JPWO2008069190A1 (ja) 2010-03-18
US20100067163A1 (en) 2010-03-18
US7903385B2 (en) 2011-03-08
WO2008069190A1 (ja) 2008-06-12
CN101554097B (zh) 2011-12-14

Similar Documents

Publication Publication Date Title
JP5206415B2 (ja) 静電気対策部品およびその製造方法
US6013358A (en) Transient voltage protection device with ceramic substrate
JP4844631B2 (ja) 静電気対策部品の製造方法
EP0879470B1 (en) Over-voltage protection device and method for making same
JP4697306B2 (ja) 静電気対策部品およびその製造方法
US10219362B2 (en) ESD protection device
JP2007265713A (ja) 静電気保護材料ペーストおよびそれを用いた静電気対策部品
CN107785134B (zh) 电阻器元件以及电阻器元件组件
JP2009152348A (ja) 静電気対策部品
JP2010087071A (ja) 電気回路
JP2009117735A (ja) 静電気対策部品およびその製造方法
KR101973420B1 (ko) 다단자 전자부품, 그 제조방법 및 다단자 전자부품의 실장 기판
JP2008147271A (ja) 静電気対策部品およびその製造方法
KR20170141039A (ko) 기판 및 그 제조방법
JP2010027636A (ja) 静電気対策部品
JP2008172130A (ja) 静電気対策部品およびその製造方法
KR102527713B1 (ko) 저항 소자 및 저항 소자 어셈블리
US20220270790A1 (en) Chip resistor component
JP2009147315A (ja) 静電気対策部品
KR20170073400A (ko) 저항 소자 및 그 실장 기판
JP2009105189A (ja) 静電気対策部品の実装方法
JP2011258490A (ja) 過電圧保護部品およびその製造方法
JP2010097791A (ja) 過電圧保護部品
JP2010232246A (ja) 過電圧保護部品
JP2009194130A (ja) 静電気対策部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101201

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20110113

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120821

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121019

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20121214

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130122

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130204

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3

R151 Written notification of patent or utility model registration

Ref document number: 5206415

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160301

Year of fee payment: 3