KR101001394B1 - 저정전용량 및 안정적 특성 구현이 가능한 이에스디보호소자 및 제조방법 - Google Patents

저정전용량 및 안정적 특성 구현이 가능한 이에스디보호소자 및 제조방법 Download PDF

Info

Publication number
KR101001394B1
KR101001394B1 KR1020080034808A KR20080034808A KR101001394B1 KR 101001394 B1 KR101001394 B1 KR 101001394B1 KR 1020080034808 A KR1020080034808 A KR 1020080034808A KR 20080034808 A KR20080034808 A KR 20080034808A KR 101001394 B1 KR101001394 B1 KR 101001394B1
Authority
KR
South Korea
Prior art keywords
voltage sensitive
esd protection
sensitive material
low capacitance
protection device
Prior art date
Application number
KR1020080034808A
Other languages
English (en)
Other versions
KR20090109385A (ko
Inventor
이충국
이원경
Original Assignee
(주) 래트론
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주) 래트론 filed Critical (주) 래트론
Priority to KR1020080034808A priority Critical patent/KR101001394B1/ko
Priority to PCT/KR2008/004998 priority patent/WO2009128592A1/en
Priority to US12/988,172 priority patent/US20110032649A1/en
Publication of KR20090109385A publication Critical patent/KR20090109385A/ko
Application granted granted Critical
Publication of KR101001394B1 publication Critical patent/KR101001394B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203Particular design considerations for integrated circuits
    • H01L27/0248Particular design considerations for integrated circuits for electrical or thermal protection, e.g. electrostatic discharge [ESD] protection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/58Structural electrical arrangements for semiconductor devices not otherwise provided for, e.g. in combination with batteries
    • H01L23/60Protection against electrostatic charges or discharges, e.g. Faraday shields
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Thermistors And Varistors (AREA)

Abstract

본 발명은 저정전용량 및 안정적 특성 구현이 가능한 이에스디 보호소자 및 제조방법에 관한 것으로서, 보다 상세하게는 이에스디(ESD)보호소자의 제작에 있어 종래에 사용되는 전압반응재료(voltage sensitive material)의 제조상의 어려움을 극복하여 종래 대비 저정전용량이며 전압반응재료(voltage sensitive material)의 특성구현이 안정적이며 제조가 간단한 전압반응재료(voltage sensitive material)를 이용한 저정전용량 및 안정적 특성 구현이 가능한 이에스디 보호소자 및 제조방법에 관한 것이다.
본 발명인 저정전용량 및 안정적 특성 구현이 가능한 이에스디 보호소자는,
전극과 전극 사이에 전압반응재료(voltage sensitive material)를 설치하여 구성하는 이에스디 보호소자에 있어서,
전압반응재료(voltage sensitive material)가 형광체인 것을 특징으로 한다.
본 발명을 통해 ESD보호소자의 제조시 사용되는 전압반응재료(voltage sensitive material)는 기존의 입계특성을 이용하는 산화아연 베이스(ZnO base) 반도성세라믹 소재에 비하여 전압반응재료(voltage sensitive material) 제조시 입계 특성이 아닌 입자 자체의 특성을 이용하기 때문에 특성구현이 용이하여 ESD부품의 특성을 안정적으로 구현할 수 있고, 또한 유전율이 낮아서 0.5pF이하의 저정전용량이 구현되므로 USB2.0, HDMI등 고속신호라인의 ESD보호소자로 사용시 신호 파형을 왜곡시키지 않는 우수한 특성을 제공하게 된다.
저정전용량, ESD 보호소자, 표면실장형 부품.

Description

저정전용량 및 안정적 특성 구현이 가능한 이에스디 보호소자 및 제조방법{ESD protective device possible low capacitance and stability special quality and thereof.}
본 발명은 저정전용량 및 안정적 특성 구현이 가능한 이에스디 보호소자 및 제조방법에 관한 것으로서, 보다 상세하게는 이에스디(ESD)보호소자의 제작에 있어 종래에 사용되는 전압반응재료(voltage sensitive material)의 제조상의 어려움을 극복하여 종래 대비 저정전용량이며 전압반응재료(voltage sensitive material)의 특성구현이 안정적이며 제조가 간단한 전압반응재료(voltage sensitive material)를 이용한 저정전용량 및 안정적 특성 구현이 가능한 이에스디 보호소자 및 제조방법에 관한 것이다.
도 1에 도시한 바와 같이, 종래에는 기판 위에 전극을 동일 평면 또는 stack형태로 설치하고 그 사이에 전압보호재료(voltage protection material)를 설치한 구조를 가지고 있었으며, 도 2에 도시한 바와 같이 2종류 이상의 반도성 세라믹 파우더(예를 들어 ZnO)와 도체파우더를 혼합하여 제작한 전압보호재료(voltage protection material)를 사용하게 된다.
도 3에 도시한 바와 같이, 종래에는 전압보호재료(voltage protection material)를 반도성 세라믹의 하소(고상반응) 공정 중 반도성 세라믹의 표면에 비선형 저항특성을 가진 층(non linear resistance layer)가 형성시키게 되는데 이러한 공정이 매우 중요하게 작용되고 있었다.
이는 상기한 비선형 저항특성을 가진 층(non linear resistance layer)이 전압반응재료(voltage sensitive material)로 작용하는 핵심이 되기 때문이다.
그러나, 하소 공정 중의 공정 제어가 까다로운 단점이 있었다.
즉, 하소 공정의 변동으로 비선형 저항특성을 가진 층(non linear resistance layer)의 두께와 조성이 변동될 경우에 이에스디(ESD)보호 특성이 변하거나 심하면 동작이 되지 않는 단점이 있었다.
그리고 산화아연(ZnO)을 기본으로 하는 세라믹스 소재는 유전율이 큰 단점이 있어서, ESD보호소자를 고속 신호라인에 적용할 경우에 통상 0.5 pF이하의 초 저정전용량 특성이 요구되지만 이를 충족하지 못하여 적용하기엔 역부족인 실정이다.
이를 위하여 도 4에 도시한 구조를 제공하게 되지만, 저정전용량 구현을 위하여 유전막(dielectric layer, 332)를 설치하고, 상기 유전막(dielectric layer)의 개구부(335)의 크기를 작게 하였으나, 유전막(dielectric layer)이 도입된 만큼 공정이 까다롭게 된다.
또한 유전막(dielectric layer)과 전압반응재료(voltage sensitive material, 320) 간의 매칭성(열팽창, 화학적반응)을 고려해야 하므로 전압반응재료(voltage sensitive material)의 선택에 제한을 받게 되는 문제점을 가지고 있었다.
(300 : 기판, 311 : 전극, 340 : 전극, 350 : 보호층)
따라서 본 발명은 상기와 같은 종래 기술의 문제점을 감안하여 제안된 것으로서, 본 발명의 목적은 ESD보호소자의 제조시 사용되는 전압반응재료(voltage sensitive material)는 기존의 입계특성을 이용하는 산화아연 베이스(ZnO base) 반도성세라믹 소재에 비하여 전압반응재료(voltage sensitive material) 제조시 입계 특성이 아닌 입자 자체의 특성을 이용한 전압반응재료(voltage sensitive material)를 제공하여 특성구현이 용이함과 동시에 ESD부품의 특성을 안정적으로 구현할 수 있도록 하는데 있다.
본 발명의 다른 목적은 낮은 유전율을 제공함으로써 0.5pF이하의 저정전용량을 구현할 수 있도록 하여 USB2.0, HDMI등 고속신호라인의 ESD보호소자로 사용시 신호 파형을 왜곡시키지 않는 우수한 특성을 제공하도록 하는데 있다.
본 발명이 해결하고자 하는 과제를 달성하기 위하여,
본 발명의 일실시예에 따른 저정전용량 및 안정적 특성 구현이 가능한 이에스디 보호소자는,
전극과 전극 사이에 전압반응재료(voltage sensitive material)를 설치하여 구성하는 이에스디 보호소자에 있어서,
전압반응재료(voltage sensitive material)가 형광체인 것을 특징으로 한다.
또한, 저정전용량 및 안정적 특성 구현이 가능한 이에스디 보호소자 제조 방 법은,
기판 위에 전극을 스크린 인쇄하는 전극인쇄공정과;
전압반응재료(voltage sensitive material)를 페이스트로 제조하는 페이스트공정과;
상기 전압반응재료(voltage sensitive material) 페이스트를 스크린 인쇄하는 페이스트인쇄공정;을 포함하여 이루어지는 것을 특징으로 한다.
이상의 구성 및 작용을 지니는 본 발명에 따른 저정전용량 및 안정적 특성 구현이 가능한 이에스디 보호소자 및 제조방법은 ESD보호소자의 제조시 사용되는 전압반응재료(voltage sensitive material)는 기존의 입계특성을 이용하는 산화아연 베이스(ZnO base) 반도성세라믹 소재에 비하여 전압반응재료(voltage sensitive material) 제조시 입계 특성이 아닌 입자 자체의 특성을 이용하기 때문에 특성구현이 용이하여 ESD부품의 특성을 안정적으로 구현할 수 있고, 또한 유전율이 낮아서 0.5pF이하의 저정전용량이 구현되므로 USB2.0, HDMI등 고속신호라인의 ESD보호소자로 사용시 신호 파형을 왜곡시키지 않는 우수한 특성을 제공하게 된다.
상기 과제를 달성하기 위한 본 발명의 일실시예에 따른 저정전용량 및 안정적 특성 구현이 가능한 이에스디 보호소자는,
전극과 전극 사이에 전압반응재료(voltage sensitive material)를 설치하여 구성하는 이에스디 보호소자에 있어서,
전압반응재료(voltage sensitive material)가 형광체인 것을 특징으로 한다.
이때, 상기 전압반응재료(voltage sensitive material)가 바리움 알루미네이트(Barium aluminate) 인 것을 특징으로 한다.
이때, 상기 전압반응재료(voltage sensitive material)가 무기질아연규산염(Zinc silicate)인 것을 특징으로 한다.
이때, 상기 전압반응재료(voltage sensitive material)가 황화아연(ZnS) 인 것을 특징으로 한다.
이때, 상기 전압반응재료(voltage sensitive material)에 Mn, Cu, Eu등의 금속원소가 도핑되는 것을 특징으로 한다.
이때, 상기 전압반응재료(voltage sensitive material)의 두께가 3~100um인 것을 특징으로 한다.
한편, 본 발명인 저정전용량 및 안정적 특성 구현이 가능한 이에스디 보호소자 제조 방법은,
기판 위에 전극을 스크린 인쇄하는 전극인쇄공정과;
전압반응재료(voltage sensitive material)를 페이스트로 제조하는 페이스트공정과;
상기 전압반응재료(voltage sensitive material) 페이스트를 스크린 인쇄하는 페이스트인쇄공정;을 포함하여 이루어지는 것을 특징으로 한다.
이때, 상기 페이스트공정시,
첨가되는 바인더(binder)가 글라스(glass)인 것을 특징으로 한다.
이때, 상기 페이스트공정시,
첨가되는 바인더(binder)가 에폭시인 것을 특징으로 한다.
이때, 상기 페이스트공정시,
혼합비율(중량비)은 전압반응재료(voltage sensitive material) 파우더 : 바인더(binder) : 전색제(Vehicle) = 1: 0.3: 1인 것을 특징으로 한다.
이하, 본 발명에 의한 저정전용량 및 안정적 특성 구현이 가능한 이에스디 보호소자 및 제조방법의 실시예를 통해 상세히 설명하도록 한다.
도 5는 본 발명의 일실시예에 따른 저정전용량 및 안정적 특성 구현이 가능한 이에스디 보호소자를 나타낸 단면도이다.
도 5에 도시한 바와 같이, 본 발명의 저정전용량 및 안정적 특성 구현이 가능한 이에스디 보호소자는 알루미나 혹은 FR-4 등으로 구성되는 기판 위에 스크린 인쇄법을 이용하여 도전성 전극(110), 전압반응재료(voltage sensitive material, 120), 도전성 전극(140), 보호층(150)을 차례로 형성하여 구성되게 된다.
이때, 스크린 인쇄법에 의해 차례로 형성한 후 850℃에서 열처리하여 본 발명의 ESD 보호소자를 제작하게 되는 것이다.
좀 더 구체적으로 설명하자면, 전극과 전압반응재료(voltage sensitive material)는 통상의 방법으로 페이스트로 제작하여 사용하는데, 페이스트로 제작함에 있어 바인더(binder)로 글라스(glass)를 사용하는 경우(실시예1~4)에는 500~900℃에서 열처리하여 소부하고, 바인더(binder)로 에틸 셀룰로오스나 에폭시를 사용하는 경우(실시예5)는 80~250℃에서 경화시키게 된다.
바인더(binder)의 선정은 제조공정상의 용이성 또는 납(Pb), 카드뮴(Cd)등 특성유해원소 불사용(ROHS)을 만족하기 위해서 적절히 선택할 수 있다.
실시예를 통해 설명하자면 다음과 같다.
(실시예1)
전압반응재료(voltage sensitive material)를 제조하기 위해서 탄산바륨(BaCO3)와 산화알루미늄(Al2O3)를 각각 1:1 몰 비로 평량한 후 에틸 알콜을 용매로 24시간 습식 혼합후, 1350℃에서 2시간 동안 하소하여 BaAl2O4와 같은 알루민산 바륨으로 합성한 후, 같은 방법으로 습식 분쇄하여 D50이 약3.0um이 되게 분쇄후 건조하여 전압반응재료(voltage sensitive material)용 파우더를 제조하였다.
이후 바인더(binder)로 Zn-Bi계 글라스(glass), 전색제(vehicle)로 BCA(Butyl Carbitol Acetate)에 에틸 셀룰로오스를 녹여 만든 전색제(Vehicle)를 사용하여 통상의 방법으로 전압반응재료(voltage sensitive material) 페이스트로 제조하였다.
페이스트 제조시 혼합비율(중량비)은 다음과 같다.
전압반응재료(voltage sensitive material) 파우더 : 바인더(binder) : 전색제(Vehicle) = 1: 0.3: 1
이후 기판(100)위에 스크린인쇄법에 의하여 도전성전극(110), 전압반응재료(voltage sensitive material, 120), 도전성전극(140), 보호층(150)을 차례로 형성하고 850℃에서 열처리하여 ESD보호소자를 제작한다.
(실시예2)
BaAl10O19 : Mn는 통상의 PDP용 녹색형광체를 사용하였고, D50은 약 3.0um이며, 이후 제조과정은 실시예1과 동일하다.
(실시예3)
Zn2SiO4 : Mn는 통상의 PDP용 녹색형광체를 사용하였고, D50은 약 3.0um이며, 이후 제조과정은 실시예1과 동일하다.
(실시예4)
황화아연(ZnS):Cu는 통상의 무기 EL(electro-luminescence)용 녹색형광체를 사용하였고, D50은 약 3.0um이며, 이후 제조과정은 실시예1과 동일하다.
(실시예5)
실시예4와 동일하나 페이스트 제조 공정중 바인더(binder)로 에폭시를 사용하였고, 소자 제조과정에서 200℃에서 열처리하였다.
이후 IEC규정에 따른 IEC61000-4-2 펄스(peak voltage 8KV, peak current 30A)를 부품의 전극(110 또는 140)에 인가하여 부품의 ESD보호 특성을 평가하였다.
도 6의 실시예1~5에서 보듯이 본 발명의 전압반응재료(voltage sensitive material)를 사용하여 제작한 ESD보호소자는 IEC61000-4-2에 규정한 8KV-30A의 ESD에 대하여 피크(peak)전압을 50%이하로 클램핑하는 ESD보호 소자로 동작하는 것을 알 수 있었다.
또한 실시예1~5의 모든 경우에 있어 정전용량이 0.5pF(1MHz에서 측정)이하로 저정전용량의 특성이 구현되는 것을 확인할 수 있었다.
본 발명의 구성 및 동작 원리에 의하여 ESD보호소자의 제조시 사용되는 전압반응재료(voltage sensitive material)는 기존의 입계특성을 이용하는 산화아연 베이스(ZnO base) 반도성세라믹 소재에 비하여 전압반응재료(voltage sensitive material) 제조시 입계 특성이 아닌 입자 자체의 특성을 이용하기 때문에 특성구현이 용이하여 ESD부품의 특성을 안정적으로 구현할 수 있고, 또한 유전율이 낮아서 0.5pF이하의 저정전용량이 구현되므로 USB2.0, HDMI등 고속신호라인의 ESD보호소자로 사용시 신호 파형을 왜곡시키지 않는 우수한 특성을 제공하게 된다.
이상에서와 같은 내용의 본 발명이 속하는 기술분야의 당업자는 본 발명의 기술적 사상이나 필수적 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시 예들은 모든 면에서 예시된 것이며 한정적인 것이 아닌 것으로서 이해해야만 한다.
본 발명의 범위는 상기 상세한 설명보다는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구 범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다.
본 발명인 저정전용량 및 안정적 특성 구현이 가능한 이에스디 보호소자 및 제조방법은 특성구현이 용이하여 ESD부품의 특성을 안정적으로 구현할 수 있고, 또한 유전율이 낮아서 0.5pF이하의 저정전용량이 구현되므로 USB2.0, HDMI등 고속신호라인의 ESD보호소자로 사용시 신호 파형을 왜곡시키지 않는 우수한 특성을 제공하게 되어 ESD 보호소자 분야에 널리 유용하게 활용될 것이다.
도 1은 종래의 전압반응재료(voltage sensitive material)를 설치한 구조를 나타낸 도면이다.
도 2는 종래의 2 종류 이상의 반도성 세라믹 파우더와 도체 파우더를 혼합하여 제작한 전압보호재료(voltage protection material)를 나타낸 도면이다.
도 3은 종래의 전압보호재료(voltage protection material)의 제조 공정을 나타낸 도면이다.
도 4는 종래의 저정전용량을 구현한 소자를 나타낸 도면이다.
도 5는 본 발명의 일실시예에 따른 저정전용량 및 안정적 특성 구현이 가능한 이에스디 보호소자를 나타낸 단면도이다.
도 6은 본 발명의 일실시예에 따른 저정전용량 및 안정적 특성 구현이 가능한 이에스디 보호소자를 장착할 경우에 보호 특성을 나타낸 도면이다.
* 도면의 주요 부분에 대한 부호의 설명 *
100 : 기판
110 : 도전성 전극
120 : 전압반응재료(voltage sensitive material)
140 : 도전성 전극
150 : 보호층

Claims (10)

  1. 전극과 전극 사이에 전압반응재료(voltage sensitive material)를 설치하여 구성하는 이에스디 보호소자에 있어서,
    전압반응재료(voltage sensitive material)가 형광체인 것을 특징으로 하는 저정전용량 및 안정적 특성 구현이 가능한 이에스디 보호소자.
  2. 삭제
  3. 삭제
  4. 제 1항에 있어서,
    상기 전압반응재료(voltage sensitive material)가 황화아연(ZnS) 인 것을 특징으로 하는 저정전용량 및 안정적 특성 구현이 가능한 이에스디 보호소자.
  5. 제 1항에 있어서,
    상기 전압반응재료(voltage sensitive material)에 망간(Mn), 구리(Cu), 유로퓸(Eu)의 금속원소가 도핑되는 것을 특징으로 하는 저정전용량 및 안정적 특성 구현이 가능한 이에스디 보호소자.
  6. 제 1항에 있어서,
    상기 전압반응재료(voltage sensitive material)의 두께가 3~100um인 것을 특징으로 하는 저정전용량 및 안정적 특성 구현이 가능한 이에스디 보호소자.
  7. 기판 위에 전극을 스크린 인쇄하는 전극인쇄공정과;
    전압반응재료(voltage sensitive material)를 페이스트로 제조하는 페이스트공정과;
    상기 전압반응재료(voltage sensitive material) 페이스트를 스크린 인쇄하는 페이스트인쇄공정;을 포함하여 이루어지는 것을 특징으로 하는 저정전용량 및 안정적 특성 구현이 가능한 이에스디 보호소자 제조 방법.
  8. 삭제
  9. 제 7항에 있어서,
    상기 페이스트공정시,
    첨가되는 바인더(binder)가 에폭시인 것을 특징으로 하는 저정전용량 및 안정적 특성 구현이 가능한 이에스디 보호소자 제조 방법.
  10. 삭제
KR1020080034808A 2008-04-15 2008-04-15 저정전용량 및 안정적 특성 구현이 가능한 이에스디보호소자 및 제조방법 KR101001394B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020080034808A KR101001394B1 (ko) 2008-04-15 2008-04-15 저정전용량 및 안정적 특성 구현이 가능한 이에스디보호소자 및 제조방법
PCT/KR2008/004998 WO2009128592A1 (en) 2008-04-15 2008-08-26 Esd protective device possible low capacitance and stability special quality and thereof.
US12/988,172 US20110032649A1 (en) 2008-04-15 2008-08-26 Esd protective device having low capacitance and stability and a preparing process thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020080034808A KR101001394B1 (ko) 2008-04-15 2008-04-15 저정전용량 및 안정적 특성 구현이 가능한 이에스디보호소자 및 제조방법

Publications (2)

Publication Number Publication Date
KR20090109385A KR20090109385A (ko) 2009-10-20
KR101001394B1 true KR101001394B1 (ko) 2010-12-14

Family

ID=41199269

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020080034808A KR101001394B1 (ko) 2008-04-15 2008-04-15 저정전용량 및 안정적 특성 구현이 가능한 이에스디보호소자 및 제조방법

Country Status (3)

Country Link
US (1) US20110032649A1 (ko)
KR (1) KR101001394B1 (ko)
WO (1) WO2009128592A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11393635B2 (en) 2018-11-19 2022-07-19 Kemet Electronics Corporation Ceramic overvoltage protection device having low capacitance and improved durability
US11178800B2 (en) 2018-11-19 2021-11-16 Kemet Electronics Corporation Ceramic overvoltage protection device having low capacitance and improved durability

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191928B1 (en) 1994-05-27 2001-02-20 Littelfuse, Inc. Surface-mountable device for protection against electrostatic damage to electronic components
US6534422B1 (en) 1999-06-10 2003-03-18 National Semiconductor Corporation Integrated ESD protection method and system
US20050083163A1 (en) 2003-02-13 2005-04-21 Shrier Karen P. ESD protection devices and methods of making same using standard manufacturing processes

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3526500A (en) * 1966-10-05 1970-09-01 Owens Illinois Inc Process of electrostatic printing by projecting electrically photosensitive particles through an image-defining screen
US4726991A (en) * 1986-07-10 1988-02-23 Eos Technologies Inc. Electrical overstress protection material and process
JPS63301502A (ja) * 1986-10-17 1988-12-08 Matsushita Electric Ind Co Ltd 厚膜バリスタ
TW511103B (en) * 1998-01-16 2002-11-21 Littelfuse Inc Polymer composite materials for electrostatic discharge protection
US6368705B1 (en) * 1999-04-16 2002-04-09 The Gillette Company Metal-insulator-metal diodes and methods of manufacture
US7825491B2 (en) * 2005-11-22 2010-11-02 Shocking Technologies, Inc. Light-emitting device using voltage switchable dielectric material
US7695644B2 (en) * 1999-08-27 2010-04-13 Shocking Technologies, Inc. Device applications for voltage switchable dielectric material having high aspect ratio particles
JP2002353006A (ja) * 2001-05-21 2002-12-06 Kaho Kagi Kofun Yugenkoshi キャパシタンスの小さい積み重ね式過電圧保護素子
US7183891B2 (en) * 2002-04-08 2007-02-27 Littelfuse, Inc. Direct application voltage variable material, devices employing same and methods of manufacturing such devices
US20050126338A1 (en) * 2003-02-24 2005-06-16 Nanoproducts Corporation Zinc comprising nanoparticles and related nanotechnology
US20060083694A1 (en) * 2004-08-07 2006-04-20 Cabot Corporation Multi-component particles comprising inorganic nanoparticles distributed in an organic matrix and processes for making and using same
KR20080084812A (ko) * 2005-11-22 2008-09-19 쇼킹 테크놀로지스 인코포레이티드 과전압 보호를 위해 전압 변환가능 재료를 포함하는 반도체디바이스
KR20090055017A (ko) * 2006-09-24 2009-06-01 쇼킹 테크놀로지스 인코포레이티드 스탭 전압 응답을 가진 전압 가변 유전 재료를 위한 조성물및 그 제조 방법
WO2008069190A1 (ja) * 2006-12-07 2008-06-12 Panasonic Corporation 静電気対策部品およびその製造方法
US20080225449A1 (en) * 2007-03-13 2008-09-18 Tatsuya Inoue Electrostatic discharge protection component, and electronic component module using the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191928B1 (en) 1994-05-27 2001-02-20 Littelfuse, Inc. Surface-mountable device for protection against electrostatic damage to electronic components
US6534422B1 (en) 1999-06-10 2003-03-18 National Semiconductor Corporation Integrated ESD protection method and system
US20050083163A1 (en) 2003-02-13 2005-04-21 Shrier Karen P. ESD protection devices and methods of making same using standard manufacturing processes

Also Published As

Publication number Publication date
KR20090109385A (ko) 2009-10-20
WO2009128592A1 (en) 2009-10-22
US20110032649A1 (en) 2011-02-10

Similar Documents

Publication Publication Date Title
TWI409829B (zh) 一種高溫使用的氧化鋅突波吸收器
WO2010122732A1 (ja) サージ吸収素子
JP6293704B2 (ja) ガラスセラミックス焼結体及び配線基板
KR100960522B1 (ko) 전압 비직선성 저항체 자기 조성물, 전자 부품 및 적층 칩배리스터
JP5594373B2 (ja) 半導体セラミックとその製造方法、及びバリスタ機能付き積層型半導体セラミックコンデンサとその製造方法
CN105706199B (zh) 带有变阻器功能的层叠型半导体陶瓷电容器及其制造方法
US9087623B2 (en) Voltage nonlinear resistor ceramic composition and electronic component
KR20090009149A (ko) 배리스터
KR101001394B1 (ko) 저정전용량 및 안정적 특성 구현이 가능한 이에스디보호소자 및 제조방법
US9343522B2 (en) Ceramic powder, semiconductor ceramic capacitor, and method for manufacturing same
JP4571164B2 (ja) 電気的過大応力に対する保護のために使用されるセラミック材料、及びそれを使用する低キャパシタンス多層チップバリスタ
US10193332B2 (en) ESD protection device
JP5212059B2 (ja) 電圧非直線性抵抗体組成物および積層バリスタ
JP6089220B2 (ja) 電圧非直線性抵抗体組成物およびこれを用いた積層バリスタ
JP2004146675A (ja) 電圧非直線性抵抗体磁器組成物、電子部品および積層チップバリスタ
CN102184913B (zh) 一种防静电器件
JP5212060B2 (ja) 電圧非直線性抵抗体組成物および積層バリスタ
US20160105948A1 (en) Surge protection device, method for manufacturing the same, and electronic component including the same
JP5217984B2 (ja) 電圧非直線性抵抗体組成物および積層バリスタ
CN102220109B (zh) 一种用于静电器件的浆料制备方法
KR20100018165A (ko) Esd 방지용 보호 소자의 제조방법 및 그 보호 소자
CN108774061B (zh) 一种高性能氧化锌压敏电阻器介质材料及其制备方法
JP2004288667A (ja) 電圧非直線性抵抗体磁器組成物、電子部品および積層チップバリスタ
JP6332642B2 (ja) 静電気保護素子用ペースト及びその製造方法
KR100370544B1 (ko) 저전압용 melf형 바리스터-캐패시터 복합기능소자제조방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20131209

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20141002

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20151006

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20161229

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20171208

Year of fee payment: 8

LAPS Lapse due to unpaid annual fee