CN105706199B - 带有变阻器功能的层叠型半导体陶瓷电容器及其制造方法 - Google Patents

带有变阻器功能的层叠型半导体陶瓷电容器及其制造方法 Download PDF

Info

Publication number
CN105706199B
CN105706199B CN201480061284.3A CN201480061284A CN105706199B CN 105706199 B CN105706199 B CN 105706199B CN 201480061284 A CN201480061284 A CN 201480061284A CN 105706199 B CN105706199 B CN 105706199B
Authority
CN
China
Prior art keywords
ceramic capacitor
semiconductor ceramic
laminated semiconductor
laminated
crystalline particle
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201480061284.3A
Other languages
English (en)
Other versions
CN105706199A (zh
Inventor
川本光俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN105706199A publication Critical patent/CN105706199A/zh
Application granted granted Critical
Publication of CN105706199B publication Critical patent/CN105706199B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1272—Semiconductive ceramic capacitors
    • H01G4/1281—Semiconductive ceramic capacitors with grain boundary layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/02—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances
    • H01B3/12—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of inorganic substances ceramics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H01G4/0085—Fried electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

具有由SrTiO3系晶界绝缘型的半导体陶瓷形成的多个半导体陶瓷层(1a～1g)、和多个内部电极层(2a～2f)被交替层叠并烧结而成的部件基体(4)。所述半导体陶瓷的结晶粒子的平均粒径为1.0μm以下，并且，表示所述结晶粒子的粒径偏差的变动系数为30％以下。称量规定量的Sr化合物、Ti化合物以及供体化合物并混合粉碎，制作预烧粉末，将分散剂与受体化合物一起添加进行湿式混合之后，制作热处理粉末，将该热处理粉末浆料化并进行过滤处理，使用该被过滤处理的浆料来进行制作。由此，实现了即使ESD反复产生也能够抑制绝缘性的降低、能够确保所希望的电特性的耐久性优良的带有变阻器功能的层叠型半导体陶瓷电容器及其制造方法。

Description

带有变阻器功能的层叠型半导体陶瓷电容器及其制造方法
技术领域
本发明涉及带有变阻器(varistor)功能的层叠型半导体陶瓷电容器及其制造方法，更详细来讲，涉及利用了SrTiO3系晶界绝缘型的半导体陶瓷的具有变阻器功能的带有变阻器功能的层叠型半导体陶瓷电容器及其制造方法。
背景技术
随着近年来的电子技术的发展，与移动电话或笔记本电脑等便携用电子设备、搭载于汽车等的车载用电子设备的普及同时地，还需要电子设备的小型化、多功能化。
另一方面，为了实现电子设备的小型化、多功能化，较多地使用了各种IC、LSI等半导体元件，伴随于此，电子设备的噪声耐力正在降低。
因此，在半导体元件的电源线上配置薄膜电容器、层叠型陶瓷电容器、层叠型半导体陶瓷电容器等，作为旁路电容器，由此确保电子设备的噪声耐力。
特别地，在车辆导航或车辆音频、车载ECU等中，广泛地进行将静电电容为1nF左右的电容器与外部端子连接，由此吸收高频噪声。
但是，虽然这些电容器对于高频噪声的吸收表现出优良的性能，但电容器本身不具有吸收高电压脉冲或静电的功能。因此，若这种高电压脉冲或静电侵入到电子设备内，则可能导致电子设备的误动作或半导体元件的破损。特别地，若静电电容成为1nF左右的低容量，则ESD(Electro-Static Discharge：“静电放电”)耐压变得极低(例如，2kV～4kV左右)，可能导致电容器本身的破损。
因此，以往，如图4(a)所示，对于连接外部端子101与IC等半导体元件102的电源线103所连接的电容器104，并联连接齐纳二极管105，或者如图4(b)所示，对于所述电容器104，并联连接变阻器106，由此来应对ESD。
但是，在这样对电容器104并联连接齐纳二极管105或变阻器106的情况下，部件个数增加而导致成本较高，并且必须确保设置空间，可能导致设备的大型化。
另一方面，已知SrTiO3系晶界绝缘型的层叠型半导体陶瓷电容器具有变阻器特性，若被施加一定的电压以上的电压则流过较大的电流，因此也作为ESD应对部件而被关注。
因此，若这种层叠型半导体陶瓷电容器具有针对ESD的耐性，还能够承担半导体元件102的保护，则能够取代图4的齐纳二极管105或变阻器106，如图5所示，仅通过一个层叠型半导体陶瓷电容器107就能够解决。并且，由此，能够实现部件件数的减少和低成本化，并且设计的标准化也变得容易，能够提供具有附加价值的电容器。
并且，在专利文献1中，提出了一种SrTiO3系晶界绝缘型半导体陶瓷中使用的陶瓷粉末，其比表面积为4.0m2/g以上且8.0m2/g以下，累积90％粒径D90为1.2μm以下。
在该专利文献1中，称量规定量的Sr化合物、Ti化合物以及供体(donor)化合物并混合粉碎，在进行预烧处理来制作出预烧粉末之后，将分散剂与受体(acceptor)化合物一起添加到预烧粉末，一边以湿式混合规定时间一边使其分散，然后进行热处理，由此制作比表面积为4.0m2/g以上8.0m2/g以下并且累积90％粒径D90为1.2μm以下的热处理粉末。
并且，在专利文献1中，通过使用上述热处理粉末，抑制了烧制后的结晶粒子粗大化，由此得到具有良好的ESD耐压的半导体陶瓷电容器。
在先技术文献
专利文献
专利文献1：国际公开2012/176714号(权利要求1～3，段落编号〔0040〕～〔0049〕)
发明内容
-发明要解决的课题-
但是，根据本发明人的研究结果可知，在专利文献1中，即使初始的绝缘性良好，若反复产生ESD，则导致绝缘性的降低，难以确保所希望的耐久性。认为其理由如下。
如上所述，在专利文献1中，使用比表面积为4.0m2/g以上8.0m2/g以下并且累积90％粒径D90为1.2μm以下的热处理粉末，制作烧结体即半导体陶瓷。
但是，虽然该热处理粉末在使预烧粉末与受体化合物混合时添加了分散剂，抑制了结晶粒子的凝聚，但在陶瓷浆料的制作过程中结晶粒子凝聚并导致结晶粒子的粗大化，因此，结晶粒子的粒径偏差变大。并且，若使用这种粒径偏差较大的热处理粉末来制作半导体陶瓷，则半导体陶瓷中局部存在粗大化的结晶粒子，因此认为，若反复产生ESD，则导致绝缘电阻的显著降低，针对ESD的耐久性(ESD耐性)恶化。
另一方面，伴随便携用电子设备或车载用电子设备的高性能化，需要半导体陶瓷电容器的进一步的耐久性/可靠性。并且，为此，希望即使在极其严格的条件下也能够确保ESD耐性，例如需要即使反复产生1000次左右的ESD也能够确保耐性的耐久性良好的带有变阻器功能的层叠型半导体陶瓷电容器的出现。
本发明鉴于这种情况而提出，其目的在于，提供一种即使反复产生ESD也能够抑制绝缘性的降低、并能够确保所希望的电特性的耐久性优良的带有变阻器功能的层叠型半导体陶瓷电容器及其制造方法。
-解决课题的手段-
本发明人为了实现上述目的，在对SrTiO3系晶界绝缘型的层叠型半导体陶瓷电容器进行了认真研究之后，得知通过使用结晶粒子的平均粒径Dave为1.0μm以下、且表示结晶粒子的粒径偏差的变动系数CV为30％以下的半导体陶瓷，从而能够得到即使反复产生ESD也能够抑制绝缘性的降低、并且能够确保所希望的电特性的耐久性优良的层叠型半导体陶瓷电容器。
本发明基于这些见解而提出，本发明所涉及的带有变阻器功能的层叠型半导体陶瓷电容器(以下，简称为“层叠型半导体陶瓷电容器”。)具有：层叠烧结体，由SrTiO3系晶界绝缘型的半导体陶瓷形成的多个半导体陶瓷层和多个内部电极层被交替层叠并进行烧结而成；和外部电极，其在该层叠烧结体的两端部与所述内部电极层电连接，所述半导体陶瓷的结晶粒子的平均粒径Dave为1.0μm以下，并且，表示所述结晶粒子的粒径偏差的变动系数CV为30％以下。
通过这样规定半导体陶瓷中的结晶粒子的平均粒径Dave与变动系数CV，能够避免半导体陶瓷层中存在局部粗大化的结晶粒子，结晶粒子是微粒并且粒度分布的均匀性提高，因此即使反复产生ESD，也能够抑制绝缘性的降低，能够得到具有所希望的电特性的耐久性优良的层叠型半导体陶瓷电容器。
此外，本发明的层叠型半导体陶瓷电容器优选所述半导体陶瓷的Sr位与Ti位的配合摩尔比m为0.990≤m≤1.010，供体元素固溶于结晶粒子中，并且受体元素在相对于所述Ti元素100摩尔为0.7摩尔以下(但是，不包含0摩尔)的范围内存在于晶界层中。
此外，本发明的层叠型半导体陶瓷电容器优选所述受体元素是Mn、Co、Ni以及Cr之中的至少1种元素。
此外，本发明的层叠型半导体陶瓷电容器优选所述供体元素是从La、Nd、Sm、Dy、Nb以及Ta中选择的至少1种元素。
此外，本发明的层叠型半导体陶瓷电容器优选，相对于所述Ti元素100摩尔，在0.1摩尔以下的范围内含有低熔点氧化物。
进一步地，本发明的层叠型半导体陶瓷电容器优选所述低熔点氧化物是SiO2。
此外，本发明的层叠型半导体陶瓷电容器优选所述内部电极以Ni为主成分。
此外，上述层叠型半导体陶瓷电容器能够如下制作：称量规定量的Sr化合物、Ti化合物以及供体化合物并混合粉碎，进行预烧处理来制作预烧粉末，然后将分散剂与受体化合物一起添加并湿式混合之后，进行热处理来制作热处理粉末，对使该热处理粉末浆料化而得到的陶瓷浆料实施过滤处理，由此除去由于凝聚等而产生的结晶粒子中的粗粒，使用除去了该粗粒的陶瓷浆料来进行制作。
也就是说，本发明所涉及的层叠型半导体陶瓷电容器的制造方法包含：预烧粉末制作工序，在称量规定量的Sr化合物、Ti化合物以及供体化合物并混合粉碎之后，进行预烧处理使得烧制后的结晶粒子的平均粒径Dave为1.0μm以下，来制作预烧粉末；热处理粉末制作工序，向所述预烧粉末至少添加受体化合物以及分散剂并进行混合，进行热处理来制作热处理粉末；浆料制作工序，将所述热处理粉末浆料化来制作陶瓷浆料；过滤处理工序，其对所述陶瓷浆料实施过滤处理，使得表示烧制后的结晶粒子的粒径偏差的变动系数CV为30％以下；层叠体形成工序，其对进行了所述过滤处理的陶瓷浆料实施成形加工来制作陶瓷生片，然后将导电膜与陶瓷生片交替层叠来形成层叠体；和烧制工序，在还原气氛下，对所述层叠体进行了一次烧制处理之后，在弱还原气氛下、大气气氛下、或者氧化性气氛下进行二次烧制处理。
此外，本发明的层叠型半导体陶瓷电容器的制造方法优选所述过滤处理工序中，使所述陶瓷浆料通过孔径在圆换算下为30μm以下的过滤器来进行过滤处理。
由此，能够有效地除去陶瓷浆料中的由于凝聚等而产生的粗粒。
此外，本发明的层叠型半导体陶瓷电容器的制造方法优选所述过滤器的孔径在圆换算下为5μm以上。
由此，能够抑制过滤器中产生堵塞，能够极力避免操作效率的降低并且能够得到所希望的层叠型半导体陶瓷电容器。
此外，本发明的层叠型半导体陶瓷电容器的制造方法优选进行多次所述过滤处理。
由此，能够进一步有效地抑制在结晶粒子中产生粒径偏差。
此外，本发明的层叠型半导体陶瓷电容器的制造方法优选所述分散剂的含有量相对于所述预烧粉末100重量份为1～3重量份。
由此，能够在所希望的分散状态下对陶瓷浆料实施过滤处理。
此外，本发明的层叠型半导体陶瓷电容器的制造方法优选所述一次烧制处理中的烧制温度比所述预烧处理中的预烧温度低。
由此，在一次烧制处理中结晶粒子的晶粒生长几乎不会被促进，能够抑制结晶粒子的粗大化，能够通过预烧粉末制作时的预烧温度来控制结晶粒子的粒径。
-发明效果-
根据上述层叠型半导体陶瓷电容器，具有：层叠烧结体，由SrTi03系晶界绝缘型的半导体陶瓷形成的多个半导体陶瓷层和多个内部电极层被交替层叠并进行烧结而成；和外部电极，其在该层叠烧结体的两端部与所述内部电极层电连接，在所述带有变阻器功能的层叠型半导体陶瓷电容器中，所述半导体陶瓷的结晶粒子的平均粒径Dave为1.0μm以下，并且，表示所述结晶粒子的粒径偏差的变动系数CV为30％以下，因此，能够避免半导体陶瓷层中存在局部粗大化的粒子，结晶粒子是微粒并且粒度分布的均匀性提高。因此，即使反复产生ESD，也能够抑制绝缘性的降低，能够得到具有所希望的电特性的耐久性优良的层叠型半导体陶瓷电容器。
并且，其结果，由于能够通过一个层叠型半导体陶瓷电容器来实现电容器与齐纳二极管的功能，因此部件件数被减少，能够实现低成本化，设计的标准化也变得容易，能够实现ESD耐性良好并且可靠性优良的具有附加价值的层叠型半导体陶瓷电容器。
此外，根据本发明的层叠型半导体陶瓷电容器的制造方法，包含：预烧粉末制作工序，在称量规定量的Sr化合物、Ti化合物以及供体化合物并混合粉碎之后，进行预烧处理使得烧制后的结晶粒子的平均粒径Dave为1.0μm以下，来制作预烧粉末；热处理粉末制作工序，向所述预烧粉末至少添加受体化合物以及分散剂并进行混合，进行热处理来制作热处理粉末；浆料制作工序，将所述热处理粉末浆料化来制作陶瓷浆料；过滤处理工序，对所述陶瓷浆料实施过滤处理，使得表示烧制后的结晶粒子的粒径偏差的变动系数CV为30％以下；层叠体形成工序，对进行了所述过滤处理的陶瓷浆料实施成形加工来制作陶瓷生片，然后将导电膜与陶瓷生片交替层叠来形成层叠体；和烧制工序，其在还原气氛下，对所述层叠体进行了一次烧制处理之后，在弱还原气氛下、大气气氛下、或者氧化性气氛下进行二次烧制处理，因此能够通过过滤处理来除去由于结晶粒子彼此的凝聚而粗大化的粒子，能够得到是微粒并且粒径偏差被抑制了的半导体陶瓷。并且，由此，能够得到即使反复产生ESD也能够抑制绝缘性的降低的具有所希望的电特性的耐久性/可靠性优良的层叠型半导体陶瓷电容器。
附图说明
图1是示意性地表示本发明所涉及的层叠型半导体陶瓷电容器的一实施方式的剖视图。
图2是示意性地表示本实施例中制作出的层叠型半导体陶瓷电容器的立体图。
图3是图2的纵向剖视图。
图4是将齐纳二极管或者变阻器与配置于电源线的旁路电容器并联连接的情况下的电路图。
图5是将使电容器具有变阻器功能的层叠型半导体陶瓷电容器与电源线连接的情况下的电路图。
具体实施方式
接下来，详细说明本发明的实施方式。
图1是示意性地表示本发明所涉及的层叠型半导体陶瓷电容器的一实施方式的剖视图。
该层叠型半导体陶瓷电容器具备：部件基体(层叠烧结体)4、和形成于该部件基体4的两端部的外部电极3a、3b。
部件基体4由多个半导体陶瓷层1a～1g与多个内部电极层2a～2f交替层叠并烧结而成的层叠烧结体构成，其中，该多个半导体陶瓷层1a～1g由SrTiO3系晶界绝缘型的半导体陶瓷形成，内部电极层2a、2c、2e在部件基体4的一个端面露出，并且与一个外部电极3a电连接，内部电极层2b、2d、2f在部件基体4的另一端面露出，并且与另一个外部电极3b电连接。
半导体陶瓷层1a～1g的主成分由SrTiO3系材料构成，供体元素被固溶于结晶粒子中，并且受体元素存在于晶界层中。也就是说，半导体陶瓷层1a～1g微观上通过由半导体陶瓷所构成的多个结晶粒子、和形成于结晶粒子的周围的晶界层构成(未图示)，结晶粒子彼此经由晶界层来形成静电电容。并且，通过这些在内部电极层2a、2c、2e与内部电极层2b、2d、2f的对置面之间串联或者并联地连结，从而作为整体来得到所希望的静电电容。
另外，被用于内部电极层2a～2f的内部电极材料并不被特别限定，但通常优选使用以低成本并且具有良好导电性的Ni为主成分的贱金属材料。
此外，被用于外部电极3a、3b的外部电极材料也不被特别限定，能够使用Ni、Cr、Cu、Ga、In或含有这些的合金类。并且，外部电极3a、3b能够使用这些外部电极材料来形成为单层构造或者多层构造，此外，也优选在这些的外表面形成Ag层，也可以进一步以这些为基底电极来形成由Ni或Sn等构成的镀敷被膜，作为外部电极3a、3b。
并且，上述层叠型半导体陶瓷电容器的形成半导体陶瓷层1a～1g的半导体陶瓷被设为：结晶粒子的平均粒径Dave是1.0μm以下，并且，表示所述结晶粒子的粒径偏差的变动系数CV是30％以下。
通过这样规定形成半导体陶瓷的结晶粒子的平均粒径Dave与粒径偏差，从而半导体陶瓷层中不会存在局部粗大化的结晶粒子，由于结晶粒子是微粒并且粒度分布的偏差被抑制，因此能够得到即使反复产生ESD也能够确保所希望的ESD耐压的具有良好的耐久性的层叠型半导体陶瓷电容器。
以下，说明如上述那样规定结晶粒子的平均粒径Dave以及结晶粒子的变动系数CV的理由。
(1)结晶粒子的平均粒径Dave
结晶粒子的粒径偏差能够如后述那样通过变动系数CV来评价，但若结晶粒子的平均粒径Dave超过1.0μm，则结晶粒子的粒度分布过广，难以将变动系数CV抑制为30％以下。并且，其结果，由于粒径偏差变大，因此即使初始的绝缘性良好，若反复产生ESD，也会导致绝缘性的降低，难以确保所希望的耐久性。
因此，在本实施方式中，设为结晶粒子的平均粒径Dave是1.0μm以下。
(2)结晶粒子的变动系数CV
如式(1)所示，结晶粒子的粒径偏差能够通过将标准偏差σ与平均粒径Dave的比以百分率来表示的变动系数CV来进行评价。
CV＝(σ/Dave)×100...(1)
若该变动系数CV超过30％，则即使结晶粒子的一次粒径的平均为1.0μm以下，由于凝聚等而粗大化的结晶粒子在半导体陶瓷中局部偏在，因此即使初始的绝缘性良好，若反复产生ESD，也会导致绝缘性的降低，难以确保所希望的足够的耐久性。
因此，在本实施方式中，将变动系数CV规定为30％以下。
这样，在上述层叠型半导体陶瓷电容器中，形成半导体陶瓷层1a～1g的半导体陶瓷的结晶粒子的平均粒径Dave是1.0μm以下，并且，表示结晶粒子的粒径偏差的变动系数CV是30％以下，因此能够避免半导体陶瓷层1a～1g中存在局部粗大化的结晶粒子，结晶粒子是微粒并且粒度分布的均匀性提高。因此，即使ESD反复产生，也能够抑制绝缘性的降低，能够得到具有所希望的电特性的耐久性优良的层叠型半导体陶瓷电容器。
并且，其结果，能够通过一个层叠型半导体陶瓷电容器来实现电容器与齐纳二极管的功能，部件件数被减少，能够实现低成本化，设计的标准化也变得容易，能够实现ESD耐性良好并且可靠性优良的具有附加价值的层叠型半导体陶瓷电容器。
另外，在本实施方式中，Sr位与Ti位的配合摩尔比m并不被特别限定，但优选制备为0.990≤m≤1.010。
也就是说，通过与化学计量组成相比过剩地含有Sr，从而不固溶于结晶粒子而在结晶晶界析出的Sr抑制晶粒生长，由此能够得到微粒的结晶粒子。并且，通过结晶粒子微粒化，从而氧容易扩散到结晶晶界，促进肖特基势垒的形成，有助于确保良好的绝缘性。
不过，若配合摩尔比m超过1.010，则未固溶于结晶粒子的Sr向结晶晶界的析出增加，晶界绝缘层的厚度变得过厚，可能会导致静电电容的降低。
另一方面，若配合摩尔比m小于0.990，则Ti的含有摩尔量过剩，结晶粒子存在粗大化趋势，可能会导致绝缘性的降低。
因此，虽然配合摩尔比m并不被特别限定，但优选制备为0.990≤m≤1.010。
另外，如上所述，供体元素是为了在还原气氛中进行烧制处理来将陶瓷半导体化而固溶于结晶粒子中，但其含有量并不被特别限定。但是，在供体元素相对于Ti元素100摩尔小于0.2摩尔的情况下，可能导致静电电容的过度降低。另一方面，若供体元素相对于Ti元素100摩尔超过1.2摩尔，则烧制温度的允许温度幅度可能变窄。
因此，供体元素的含有摩尔量相对于Ti元素100摩尔为0.2～1.2摩尔即可，优选为0.4～1.0摩尔。
并且，作为这种供体元素，并不被特别限定，例如，能够使用例如La、Nd、Sm、Dy、Nb以及Ta等。
此外，受体元素如上述那样存在于晶界绝缘层中。晶界绝缘层形成电活性的能量能级(晶界能级)从而促进肖特基势垒的形成，由此绝缘电阻提高，能够得到具有良好的绝缘性的层叠型半导体陶瓷电容器。但是，若受体元素的含有摩尔量相对于Ti元素100摩尔而超过0.7摩尔，则导致ESD耐压的降低，不优选。
因此，优选使受体元素的含有摩尔量相对于Ti元素100摩尔为0.7摩尔以下(但是，不包含0摩尔。)，更优选为0.3～0.5摩尔。
并且，作为这种受体元素，并不被特别限定，能够使用Mn、Co、Ni、Cr等，特别优选使用Mn。
此外，优选在相对于Ti元素100摩尔为0，1摩尔以下的范围内向上述半导体陶瓷层1a～1g中添加低熔点氧化物，通过添加这种低熔点氧化物，能够提高烧结性并且能够促进上述受体元素向结晶晶界的偏析。
另外，将低熔点氧化物的含有摩尔量设为上述范围的原因是，若其含有摩尔量相对于Ti元素100摩尔超过0.1摩尔，则可能导致静电电容的过度降低，不能得到所希望的电特性。
此外，作为低熔点氧化物，并不被特别限定，能够使用含有SiO2、B或碱金属元素(K、Li、Na等)的玻璃陶瓷、铜-钨盐等，优选使用SiO2。
接下来，说明上述层叠型半导体陶瓷电容器的制造方法的一实施方式。
首先，作为陶瓷原材料，分别准备SrCO3等Sr化合物、含有La、Sm等供体元素的供体化合物、以及例如比表面积为10m2/g以上(平均粒径：约0.1μm以下)的TiO2等微粒的Ti化合物，并称量规定量。
接着，相对于该秤量物100重量份，添加例如1～3重量份的分散剂，将PSZ(Partially Stabilized Zirconia；“部分稳定化氧化锆”)球等粉碎介质以及纯水一起投入到球磨机中，在该球磨机内充分地进行湿式混合来制作浆料。
接下来，使该浆料蒸发干燥之后，在大气气氛下，在规定温度(例如，1350℃～1450℃)下实施2小时左右的预烧处理，制作供体元素固溶了的预烧粉末。
接着，称量规定量的含有Mn、Co等受体元素的受体化合物，并根据需要来称量规定量的SiO2等低熔点氧化物。接着，将这些受体化合物以及低熔点氧化物与所述预烧粉末混合，进一步添加规定量的分散剂以及纯水，再次与所述粉碎介质一起投入到球磨机中，在该球磨机内以湿式来充分地混合，得到混合物。
上述分散剂是为了避免混合物中的结晶粒子相互凝聚而粗大化所添加的。也就是说，在不添加分散剂的情况下，即使进行后述的过滤处理，结晶粒子彼此也会凝聚而导致粒径的粗大化，难以将烧制后的结晶粒子的平均粒径Dave抑制为1.0μm以下，此外，粒径偏差也变大，难以将变动系数CV抑制为30％以下。
因此，在本实施方式中，除了受体化合物等，还将分散剂添加到预烧粉末，以湿式来充分混合规定时间(例如，48～64小时)，得到混合物。
另外，分散剂的含有量是能够避免混合物中的结晶粒子的凝聚的程度即可，例如相对于预烧粉末100重量份，能够添加1～3重量份的分散剂。
此外，分散剂的种类并不被特别限定，通常能够优选使用聚羧酸铵盐等有机系分散剂。
接着，使上述混合物蒸发干燥之后，在大气气氛下，在规定温度(例如，500～700℃)下进行5小时左右的热处理，制作热处理粉末。
接下来，向该热处理粉末适当地添加甲苯、乙醇等有机溶剂、有机粘合剂、可塑剂、表面活性剂等并以湿式来充分地混合，由此得到陶瓷浆料。
接下来，对陶瓷浆料实施过滤处理，除去陶瓷浆料中的粗粒。也就是说，由于在混合物的制作时添加了分散剂，因此热处理粉末中的结晶粒子在不会凝聚而维持分散的状态，但在之后的陶瓷浆料制作时会凝聚而形成粗大化的粒子，因此粒径偏差变大。
因此，使陶瓷浆料通过过滤器来进行过滤处理，由此除去由于凝聚等而形成的粗粒，抑制粒径偏差以使得变动系数CV为30％以下。
这里，作为所述过滤器的孔径，只要能够排除粗粒以使得变动系数CV为30％以下，就不被特别限定，为了有效地除去凝聚的粗粒，优选过滤器的孔径在圆换算下为30μm以下。
但是，若过滤器的孔径过小，则可能由于堵塞等而导致操作效率的降低，因此优选过滤器的孔径在圆换算下为5μm以上，更优选为10μm以上。
此外，也优选反复进行多次过滤处理，由此，能够进一步地有效地除去由于凝聚等而形成的粗粒，变动系数CV进一步降低，能够抑制粒径偏差。
接下来，使用刮刀法、唇涂布法(lip coater method)、模涂布法等成形加工法来对陶瓷浆料实施成形加工，制作陶瓷生片。
接着，使用以Ni等为主成分的内部电极用导电性膏剂来在陶瓷生片上实施使用了丝网印刷法、凹版印刷法或者真空蒸镀法、溅射法等的转印等，在所述陶瓷生片的表面形成规定图案的导电膜。
接着，在将形成有导电膜的陶瓷生片在规定方向上层叠多片，并且层叠了未形成导电膜的外装用的陶瓷生片之后，进行压接，切断为规定尺寸来制作层叠体。
并且，然后，在氮气气氛下，在300～500℃的温度下进行2小时左右的脱粘合剂处理。接着，使用被设为还原气氛以使得H2气体与N2气体为规定的流量比(例如，H2/N2＝0.025/100～1/100)的烧制炉，在该烧制炉内，在1200～1250℃的温度下进行2小时左右的一次烧制，将层叠体半导体化。
通过这样使一次烧制处理中的烧制温度(1200～1250℃)比预烧处理中的预烧温度(1350～1450℃)低，从而在一次烧制处理中，结晶粒子的晶粒生长几乎不会被促进，能够抑制结晶粒子的粗大化，由此能够结合Sr与Ti的配合摩尔比m，容易地使结晶粒子的平均粒径Dave为1.0μm以下。
并且，在这样将层叠体半导体化后，在大气气氛下，在600～900℃的低温下进行1小时左右的二次烧制，对半导体陶瓷实施再氧化处理，使氧扩散到结晶晶界。并且，由此结晶晶界被绝缘化并成为晶界绝缘层，在该结晶晶界形成肖特基势垒，能够提高绝缘电阻，制作出由埋设有内部电极2的层叠烧结体构成的部件基体4。
然后，在部件基体4的两端部涂敷外部电极用导电性膏剂，进行烧结处理，形成外部电极3a、3b，由此制造出层叠型半导体陶瓷电容器。
这样，在本实施方式中，由于使一次烧制处理中的烧制温度(1200～1250℃)比所述预烧处理中的预烧温度(1350～1450℃)低，因此能够极力抑制一次烧制时结晶粒子粗大化，因此能够结合Sr与Ti的配合摩尔比m，使结晶粒子的平均粒径Dave为1.0μm以下。
并且，由于在称量规定量的Sr化合物、Ti化合物以及供体化合物并混合粉碎，进行预烧处理来制作出预烧粉末之后，添加受体化合物并进行热处理，制作热处理粉末，向该热处理粉末添加含有分散剂的溶剂并陶瓷浆料化，对该陶瓷浆料实施过滤处理，除去凝聚等的粗粒，使用除去了这些粗粒的陶瓷浆料，因此能够使半导体陶瓷中的结晶粒子的变动系数CV降低到30％以下，由此能够抑制粒径偏差。
通过这样使用结晶粒子的平均粒径Dave为1.0μm以下并且表示结晶粒子的粒径偏差的变动系数CV为30％以下的半导体陶瓷来制作层叠型半导体陶瓷电容器，能够得到即使ESD反复产生但绝缘性也不会降低并具有所希望的电特性的耐久性优良的层叠型半导体陶瓷电容器。并且，其结果，能够通过一个层叠型半导体陶瓷电容器来实现电容器与齐纳二极管的功能，部件件数被减少，能够实现低成本化，设计的标准化也变得容易，能够实现可靠性优良的具有附加价值的层叠型半导体陶瓷电容器。
另外，本发明并不限定于上述实施方式。例如，在上述实施方式中，通过固相法来制作了固溶体，但固溶体的制作方法并不被特别限定，例如能够使用水热合成法，溶胶-凝胶法、加水分解法、共沉淀法等任意的方法。
接下来，具体说明本发明的实施例。
实施例
〔试料的制作〕
作为陶瓷原材料，准备了SrCO3、比表面积为30m2/g(平均粒径：约30nm)的TiO2以及作为供体化合物的LaCl3。然后，称量SrCO3以及TiO2，以使得Sr位与Ti位的配合摩尔比m(＝Sr位/Ti位)为1.000，称量LaCl3以使得La的含有量相对于Ti元素100摩尔为0.8摩尔。
接着，在相对于这些秤量物100重量份添加了3重量份的聚羧酸铵盐来作为分散剂之后，作为粉碎介质，将直径2mm的PSZ球以及纯水一起投入到球磨机，在该球磨机内湿式混合16小时来制作出浆料。
接下来，使该浆料蒸发干燥后，在大气气氛下，在1400℃的预烧温度下进行2小时预烧处理，得到La固溶于结晶粒子的预烧粉末。
接下来，称量MnCO3，以使得作为受体元素的Mn元素的含有量相对于Ti元素100摩尔为0.3摩尔，称量SiO2，以使得Si的含有摩尔量相对于Ti元素100摩尔为0.1摩尔，将这些秤量物添加到所述预烧粉末，进一步将作为分散剂的聚羧酸铵盐添加到所述预烧粉末，以使得相对于预烧粉末100重量份为0～3重量份。接着，再次将直径2mm的PSZ球以及纯水一起投入到球磨机，在该球磨机内湿式混合48～64小时来使结晶粒子分散，得到混合物。另外，虽然在本实施例中，将MnCO3添加到了预烧粉末，但也可以添加MnCl2溶液、Mn溶胶溶液。
接着，使该混合物蒸发干燥，在大气气氛下，在600℃下进行5小时热处理，除去分散剂等有机成分，得到热处理粉末。
接下来，将甲苯、乙醇等有机溶剂以及适量的分散剂添加到所述热处理粉术，再次与直径2mm的PSZ球一起投入到球磨机，在该球磨机内以湿式混合了16小时。并且，然后，适量添加作为有机粘合剂的聚乙烯醇缩丁醛(PVB)、作为可塑剂的的邻苯二甲酸二辛酯(DOP)、以及阳离子性表面活性剂，以湿式进行1.5小时的混合处理，由此形成陶瓷浆料。
并且，然后，使陶瓷浆料通过孔径为10μm的过滤器0～2次来进行过滤处理。
接下来，使用唇涂布法，对进行了过滤处理的陶瓷浆料实施成形加工，制作出陶瓷生片。接着，使用以Ni为主成分的内部电极用导电性膏剂来在陶瓷生片上实施网版印刷，在所述陶瓷生片的表面形成规定图案的导电膜。
接着，在将形成了导电膜的陶瓷生片在规定方向上层叠10片之后，将未形成导电膜的外装用的陶瓷生片附加于上下，然后进行热压接以使得厚度为0.7mm左右，得到陶瓷生片与内部电极交替层叠的块体。
并且，然后，将该块体切断为规定尺寸来形成层叠体，将该层叠体在氮气气氛中，在温度400℃下进行2小时的脱粘合剂处理。接着，在被调整为H2∶N2＝1∶100的流量比的还原气氛下，在1200～1250℃的烧制温度下对层叠体实施2小时的一次烧制，将层叠体半导体化。
接下来，在大气气氛下，在700℃的温度下进行1小时的二次烧制来实施再氧化处理，由此使氧分散于晶界而形成晶界绝缘层，然后，研磨端面来制作出部件基体。
接着，对该部件基体的两端部实施溅射，形成由Ni-Cr层、Ni-Cu层、Ag层构成的三层构造的基底电极。接着，实施电镀，在基底电极的表面依次形成Ni被膜以及Sn被膜来形成外部电极，由此得到试料编号1～8的试料。
图2是试料的立体图，在部件基体51的两端部形成外部电极52a、52b。试料的外径尺寸均为长度L：1.0mm、宽度W：0.5mm、厚度T：0.5mm。
〔试料的评价〕
对于试料编号1～8的各试料分别准备3个，以宽度(W)方向沿着垂直方向的姿势保持，通过树脂来固定试料的周围，使由试料的长度L和厚度T规定的LT面从树脂露出。然后，利用研磨机来研磨各试料的LT面，将各试料研磨到宽度(W)方向的1/2左右的深度，进一步对研磨面进行化学蚀刻，如图3所示，得到结晶粒子观察用的试料剖面。
接着，通过SEM(扫描式电子显微镜)来拍摄被夹在内部电极53之间的半导体陶瓷层54的大致中央部(图3中，由P表示。)，得到SEM图像。然后，依据JISR1670，根据该SEM图像来求取换算为当量圆直径的结晶粒径。然后，计算各试料3个的平均值并设为平均粒径Dave，基于平均粒径Dave以及各试料的标准偏差σ来计算出变动系数CV。
此外，针对试料1～8的各试料，使用阻抗分析器(Agilent Technologies社制：HP4194A)，在频率1kHz、电压1V的条件下测定静电电容，进一步施加1分钟的50V的直流电压，根据其漏电流来测定初始绝缘电阻IR0。
此外，针对试料1～8的各试料，根据作为ESD的抗扰性试验标准的IEC61000-4-2(国际标准)，反复施加正反10次、100次、200次以及1000次的30kV的接触放电。接着，在接触放电后施加1分钟的50V的直流电压，根据其漏电流来分别测定出接触放电后的绝缘电阻IR。
表1表示试料编号1～8的陶瓷浆料的制造条件、接触放电后结晶粒子的平均粒径Dave、变动系数CV、静电电容、初始绝缘电阻IR0以及接触放电后的绝缘电阻IR。另外，绝缘电阻IR以常用对数(logIR)来显示。
[表1]
*为本发明范围外
试料编号1由于在热处理粉末制作前的混合物制作时未添加分散剂，并且也没有进行过滤处理，因此结晶粒子的平均粒径Dave粗大化为1.8μm，变动系数CV也为70％，粒径偏差也变大。因此，初始绝缘电阻logIR0是8.3，在反复正反10次接触放电的时刻，绝缘电阻logIR是8.1，但可知若反复正反100次接触放电，则绝缘电阻logIR降低为6.2，损害绝缘性，耐久性恶化。
可知若反复正反200次接触放电，则试料编号2的绝缘电阻logIR降低为6.5，针对ESD的耐久性恶化。认为这是由于进行了1次过滤处理，因此结晶粒子的平均粒径Dave能够缩小为1.2μm，但与试料编号1同样地，由于未添加分散剂，因此平均粒径Dave超过1.0μm，并且变动系数CV也为60％，粒径偏差也较大，粗粒局部地偏在。
可知若反复正反1000次接触放电，则试料编号3的绝缘电阻logIR为6.3，绝缘性降低，对于反复ESD不能得到足够的耐久性。认为这是由于进行了2次过滤处理，因此结晶粒子的平均粒径Dave为0.93μm，能够抑制为1.0μm以下，但与试料编号1以及2同样地，由于未添加分散剂，因此变动系数CV为55％，粒径偏差较大，粗粒局部地偏在。
可知虽然试料编号4中相对于预烧粉末100重量份添加了1重量份的分散剂，但由于未进行过滤处理，因此若反复正反1000次接触放电，则绝缘电阻logIR为6.8，绝缘性降低，对于反复ESD不能得到足够的耐久性。认为这是由于虽然在混合物制作时添加了分散剂，但在之后的陶瓷浆料制作时结晶粒子凝聚，这种凝聚的结晶粒子导致粒径偏差变大，变动系数CV变大为48％。
此外，可知虽然试料编号7中相对于预烧粉末100重量份添加了3重量份的分散剂，但由于未进行过滤处理，因此根据与试料编号4同样的理由，若反复正反1000次接触放电，则绝缘电阻logIR为6.5，绝缘性降低，对于反复ESD不能得到足够的耐久性。
与此相对地，可知试料编号5、6以及8的各试料中在热处理粉末制作前的混合物制作时添加分散剂，并且进行了至少1次过滤处理，因此结晶粒子的平均粒径Dave为0.73～0.85μm，变动系数CV为15～30％，均在本发明范围内，即使反复正反1000次接触放电，绝缘电阻logIR也为8.0～8.9，能够确保8以上的良好的绝缘性，对于反复ESD能够得到良好的耐久性。
特别地，根据试料编号5、6以及8可知，通过增加过滤处理的次数或者/以及分散剂的添加量，从而即使反复正反1000次接触放电，也能够确保与初始绝缘电阻logIR0大致同样的绝缘电阻logIR。
产业上的可利用性
即使反复产生ESD，也能够确保所希望的绝缘性，具有所希望的电特性的良好的耐久性，能够实现可靠性优良的带有变阻器功能的层叠型半导体陶瓷电容器，能够通过1个元件来起到电容器与齐纳二极管的作用。
-符号说明-
1a～1g 半导体陶瓷层
2a～2f 内部电极层
3a、3b 外部电极
4 部件基体(层叠烧结体)

Claims (12)

1.一种带有变阻器功能的层叠型半导体陶瓷电容器，具有：
层叠烧结体，由SrTiO3系晶界绝缘型的半导体陶瓷形成的多个半导体陶瓷层和多个内部电极层被交替层叠并进行烧结而成；和
外部电极，其在该层叠烧结体的两端部与所述内部电极层电连接，
所述带有变阻器功能的层叠型半导体陶瓷电容器的特征在于，
所述半导体陶瓷的结晶粒子的平均粒径Dave为1.0μm以下，并且，表示所述结晶粒子的粒径偏差的变动系数CV为30％以下，
所述半导体陶瓷的Sr位与Ti位的配合摩尔比m为0.990≤m≤1.010，供体元素被固溶于结晶粒子中，并且受体元素在相对于所述Ti元素100摩尔为0.7摩尔以下但不包含0摩尔的范围内存在于晶界层中。
2.根据权利要求1所述的带有变阻器功能的层叠型半导体陶瓷电容器，其特征在于，
所述受体元素是Mn、Co、Ni以及Cr之中的至少1种元素。
3.根据权利要求1或者2所述的带有变阻器功能的层叠型半导体陶瓷电容器，其特征在于，
所述供体元素是从La、Nd、Sm、Dy、Nb以及Ta中选择的至少1种元素。
4.根据权利要求1或者2所述的带有变阻器功能的层叠型半导体陶瓷电容器，其特征在于，
在相对于所述Ti元素100摩尔为0.1摩尔以下的范围内含有低熔点氧化物。
5.根据权利要求4所述的带有变阻器功能的层叠型半导体陶瓷电容器，其特征在于，
所述低熔点氧化物为SiO2。
6.根据权利要求1或者2所述的带有变阻器功能的层叠型半导体陶瓷电容器，其特征在于，
所述内部电极以Ni为主成分。
7.一种带有变阻器功能的层叠型半导体陶瓷电容器的制造方法，其特征在于，包含：
预烧粉末制作工序，在称量规定量的Sr化合物、Ti化合物以及供体化合物并混合粉碎之后，进行预烧处理使得烧制后的结晶粒子的平均粒径Dave为1.0μm以下，来制作预烧粉末；
热处理粉末制作工序，向所述预烧粉末至少添加受体化合物以及分散剂并进行混合，进行热处理来制作热处理粉末；
浆料制作工序，使所述热处理粉末浆料化来制作陶瓷浆料；
过滤处理工序，对所述陶瓷浆料实施过滤处理，使得表示烧制后的结晶粒子的粒径偏差的变动系数CV为30％以下；
层叠体形成工序，对进行了所述过滤处理的陶瓷浆料实施成形加工来制作陶瓷生片，然后将导电膜与陶瓷生片交替层叠来形成层叠体；和
烧制工序，在还原气氛下，对所述层叠体进行一次烧制处理之后，在弱还原气氛下、大气气氛下、或者氧化性气氛下进行二次烧制处理。
8.根据权利要求7所述的带有变阻器功能的层叠型半导体陶瓷电容器的制造方法，其特征在于，
所述过滤处理工序中，使所述陶瓷浆料通过孔径以圆换算下为30μm以下的过滤器来进行过滤处理。
9.根据权利要求8所述的带有变阻器功能的层叠型半导体陶瓷电容器的制造方法，其特征在于，
所述过滤器的孔径以圆换算下为5μm以上。
10.根据权利要求7至9的任意一项所述的带有变阻器功能的层叠型半导体陶瓷电容器的制造方法，其特征在于，
进行多次所述过滤处理。
11.根据权利要求7至9的任意一项所述的带有变阻器功能的层叠型半导体陶瓷电容器的制造方法，其特征在于，
相对于所述预烧粉末100重量份，所述分散剂的含有量为1～3重量份。
12.根据权利要求7至9的任意一项所述的带有变阻器功能的层叠型半导体陶瓷电容器的制造方法，其特征在于，
所述一次烧制处理中的烧制温度比所述预烧处理中的预烧温度低。
CN201480061284.3A 2013-11-18 2014-10-16 带有变阻器功能的层叠型半导体陶瓷电容器及其制造方法 Active CN105706199B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2013-237999 2013-11-18
JP2013237999 2013-11-18
PCT/JP2014/077584 WO2015072277A1 (ja) 2013-11-18 2014-10-16 バリスタ機能付き積層型半導体セラミックコンデンサとその製造方法

Publications (2)

Publication Number Publication Date
CN105706199A CN105706199A (zh) 2016-06-22
CN105706199B true CN105706199B (zh) 2018-07-27

Family

ID=53057219

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201480061284.3A Active CN105706199B (zh) 2013-11-18 2014-10-16 带有变阻器功能的层叠型半导体陶瓷电容器及其制造方法

Country Status (5)

Country Link
US (1) US9741493B2 (zh)
JP (1) JP5975370B2 (zh)
CN (1) CN105706199B (zh)
DE (1) DE112014005232T5 (zh)
WO (1) WO2015072277A1 (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6134341B2 (ja) * 2014-03-28 2017-05-24 株式会社神戸製鋼所 Ｎｉメッキ処理に用いられる下地層被覆基板、Ｎｉメッキ層含有積層体および磁気記録媒体
KR101760877B1 (ko) * 2016-07-27 2017-07-24 주식회사 모다이노칩 복합 소자 및 이를 구비하는 전자기기
KR102469184B1 (ko) 2017-10-27 2022-11-18 삼성전자주식회사 세라믹 전자 부품 및 그 제조 방법과 전자장치
KR102579634B1 (ko) 2017-11-10 2023-09-18 삼성전기주식회사 적층형 커패시터
KR102608244B1 (ko) * 2019-01-29 2023-11-29 삼성전자주식회사 세라믹 유전체 및 그 제조 방법, 세라믹 전자 부품 및 전자장치
JP7421313B2 (ja) * 2019-11-22 2024-01-24 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7498912B2 (ja) 2019-12-06 2024-06-13 太陽誘電株式会社 セラミック電子部品、実装基板およびセラミック電子部品の製造方法
CN110970218A (zh) * 2019-12-26 2020-04-07 南京汇聚新材料科技有限公司 一种提高耐电压与耐绝缘阻抗的电容器
CN114694955A (zh) * 2020-12-31 2022-07-01 辽宁省轻工科学研究院有限公司 滤波电容器用陶瓷料浆、滤波电容器的制备方法及其滤波电容器

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0521266A (ja) * 1991-04-30 1993-01-29 Sumitomo Metal Ind Ltd 粒界絶縁型半導体磁器物質の製造方法
US6737364B2 (en) * 2002-10-07 2004-05-18 International Business Machines Corporation Method for fabricating crystalline-dielectric thin films and devices formed using same
JP4141298B2 (ja) * 2003-03-24 2008-08-27 太陽誘電株式会社 ペロブスカイト構造を有する誘電体セラミック粉末の製造方法と、セラミック電子部品の製造方法と、積層セラミックコンデンサの製造方法
JP2007173714A (ja) * 2005-12-26 2007-07-05 Kyocera Corp 積層セラミックコンデンサおよびその製法
EP2037467A4 (en) 2006-07-03 2011-02-16 Murata Manufacturing Co OVERALL MOUNTED SEMICONDUCTOR CERAMIC CAPACITOR WITH VARISTOR FUNCTION AND MANUFACTURING METHOD THEREFOR
EP2159196A4 (en) * 2007-06-27 2014-12-10 Murata Manufacturing Co SEMICONDUCTOR CERAMIC POWDER, SEMICONDUCTOR CERAMIC, AND LAMINATED SEMICONDUCTOR CAPACITOR
JP5636224B2 (ja) 2010-08-06 2014-12-03 三井金属鉱業株式会社 フィラー含有樹脂層付金属箔及びフィラー含有樹脂層付金属箔の製造方法
JP5648744B2 (ja) 2011-06-22 2015-01-07 株式会社村田製作所 半導体セラミックコンデンサの製造方法
WO2013039045A1 (ja) 2011-09-12 2013-03-21 株式会社村田製作所 積層セラミックコンデンサ

Also Published As

Publication number Publication date
CN105706199A (zh) 2016-06-22
JP5975370B2 (ja) 2016-08-23
US20160225527A1 (en) 2016-08-04
US9741493B2 (en) 2017-08-22
WO2015072277A1 (ja) 2015-05-21
DE112014005232T5 (de) 2016-09-15
JPWO2015072277A1 (ja) 2017-03-16

Similar Documents

Publication Publication Date Title
CN105706199B (zh) 带有变阻器功能的层叠型半导体陶瓷电容器及其制造方法
USRE49923E1 (en) Dielectric composition and multilayer ceramic capacitor containing the same
CN103370754B (zh) 带变阻器功能的层叠型半导体陶瓷电容器及其制造方法
JP4666269B2 (ja) バリスタ機能付き積層型半導体セラミックコンデンサ及びその製造方法
CN102347132B (zh) 带有变阻器功能的层叠型半导体陶瓷电容器
CN112103081A (zh) 介电陶瓷组合物及包括其的多层陶瓷电容器
CN103858193B (zh) 带变阻器功能的层叠型半导体陶瓷电容器及其制造方法
US9343522B2 (en) Ceramic powder, semiconductor ceramic capacitor, and method for manufacturing same
US9799450B2 (en) Ceramic green sheet, method for manufacturing multilayer ceramic capacitor, and multilayer ceramic capacitor
JP5418993B2 (ja) 積層型半導体セラミックコンデンサの製造方法、及び積層型半導体セラミックコンデンサ
JP2013243281A (ja) 積層型半導体セラミックコンデンサの製造方法、及び積層型半導体セラミックコンデンサ
CN111149181A (zh) 堆叠元件和具有其的电子装置
JP2013201183A (ja) 積層セラミックコンデンサ
WO2016006510A1 (ja) バリスタ機能付き積層型半導体セラミックコンデンサ
WO2014155878A1 (ja) 誘電体磁器組成物および積層セラミックコンデンサ

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant