JP2013243281A - 積層型半導体セラミックコンデンサの製造方法、及び積層型半導体セラミックコンデンサ - Google Patents
積層型半導体セラミックコンデンサの製造方法、及び積層型半導体セラミックコンデンサ Download PDFInfo
- Publication number
- JP2013243281A JP2013243281A JP2012116303A JP2012116303A JP2013243281A JP 2013243281 A JP2013243281 A JP 2013243281A JP 2012116303 A JP2012116303 A JP 2012116303A JP 2012116303 A JP2012116303 A JP 2012116303A JP 2013243281 A JP2013243281 A JP 2013243281A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic capacitor
- firing
- semiconductor ceramic
- multilayer semiconductor
- compound
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
【課題】静電容量が1nF程度の低容量であっても安定して良好なESD耐性を得ることができ、良好な信頼性を確保できるSrTiO3系粒界絶縁型の積層型半導体セラミックコンデンサを提供する。
【解決手段】Sr化合物、Ti化合物、及びドナー化合物を混合粉砕して仮焼し仮焼粉末を作製する仮焼粉末作製工程と、アクセプタ化合物を仮焼粉末と混合し、熱処理を行って熱処理粉末を作製する熱処理粉末作製工程と、熱処理粉末からセラミックグリーンシートを作製し、その後Niを主成分とする導電膜とセラミックグリーンシートを交互に積層して積層体を形成する積層体形成工程と、還元雰囲気下、積層体に一次焼成処理を行った後、大気雰囲気下で二次焼成処理を行う焼成工程とを含み、前記一次焼成処理は、最高焼成温度で焼成する前に600〜900℃の温度で所定時間保持する。
【選択図】図2
【解決手段】Sr化合物、Ti化合物、及びドナー化合物を混合粉砕して仮焼し仮焼粉末を作製する仮焼粉末作製工程と、アクセプタ化合物を仮焼粉末と混合し、熱処理を行って熱処理粉末を作製する熱処理粉末作製工程と、熱処理粉末からセラミックグリーンシートを作製し、その後Niを主成分とする導電膜とセラミックグリーンシートを交互に積層して積層体を形成する積層体形成工程と、還元雰囲気下、積層体に一次焼成処理を行った後、大気雰囲気下で二次焼成処理を行う焼成工程とを含み、前記一次焼成処理は、最高焼成温度で焼成する前に600〜900℃の温度で所定時間保持する。
【選択図】図2
Description
本発明は積層型半導体セラミックコンデンサの製造方法、及び積層型半導体セラミックに関し、より詳しくはSrTiO3系粒界絶縁型の積層型半導体セラミックコンデンサの製造方法、及びこの製造方法を使用して製造された積層型半導体セラミックコンデンサに関する。
近年のエレクトロニクス技術の発展に伴い、携帯電話やノート型パソコン等の携帯用電子機器や、自動車などに搭載される車載用電子機器の普及と共に、電子機器の小型化、多機能化が求められている。
一方、電子機器の小型化、多機能化を実現するために、各種IC、LSIなどの半導体素子が多く用いられるようになってきており、それに伴って電子機器のノイズ耐力が低下しつつある。
そこで、従来より、半導体素子の電源ラインにバイパスコンデンサとしてフィルムコンデンサ、積層型セラミックコンデンサ、積層型半導体セラミックコンデンサなどを配し、これにより電子機器のノイズ耐力を確保することが行われている。
特に、カーナビやカーオーディオ、車載ECU等では、静電容量が1nF程度のコンデンサを外部端子に接続し、これにより高周波ノイズを吸収することが広く行われている。
しかしながら、これらのコンデンサは、高周波ノイズの吸収に対しては優れた性能を示すが、コンデンサ自体は高電圧パルスや静電気を吸収する機能を有さない。このため斯かる高電圧パルスや静電気が電子機器内に侵入すると、電子機器の誤動作や半導体素子の破損を招くおそれがある。特に、静電容量が1nF程度の低容量になると、ESD(Electro-Static Discharge:「静電気放電」)に対する破壊耐性(以下、「ESD耐性」という。)が極端に低くなり(例えば、2kV〜4kV程度)、コンデンサそのものの破損を招くおそれがある。
そこで、従来では、図4に示すように、外部端子101と半導体素子102とを接続する電源ライン103にバイパスコンデンサ104を配すると共に、該バイパスコンデンサ104と並列に、例えばツェナーダイオード105を接続することが広く行われている。ツェナーダイオード105は、バイパスコンデンサ104を保護すると共に半導体素子102を保護する役割を担い、これによりESD耐圧を確保すると共に、半導体素子102をも保護している。
しかしながら、上述のようにバイパスコンデンサ104に対し並列にツェナーダイオード105を設けた場合は、部品個数が増加しコスト高を招く上に、設置スペースを確保しなければならず、デバイスの大型化を招くおそれがある。
一方、SrTiO3系粒界絶縁型の積層型半導体セラミックコンデンサは、バリスタ特性を有することが知られており、一定の電圧以上の電圧が印加されると大きな電流が流れることから、ESD対策品としても注目されている。
したがって、この種の積層型半導体セラミックコンデンサが、ESD耐性だけではなく、半導体素子102の保護をも担うことができれば、従来のコンデンサとツェナーダイオードに代え、図5に示すように、1個の積層型半導体セラミックコンデンサ106のみで賄うことができる。そしてこれにより、部品点数の削減や低コスト化と共に、設計の標準化も容易となり、付加価値を有するコンデンサの提供が可能となる。
そして、特許文献1では、ドナー化合物を含むセラミック素原料を、SrサイトとTiサイトの配合モル比mが1.000<m≦1.020の範囲となるように秤量して混合粉砕した後、仮焼処理を行って仮焼粉末を作製する仮焼粉末作製工程と、Ti元素100モルに対し0.5モル以下(ただし、0モルを含まず。)となるようにアクセプタ化合物を秤量し、該アクセプタ化合物を前記仮焼粉末と混合し、熱処理を行って熱処理粉末を作製する熱処理粉末作製工程と、前記熱処理粉末に成形加工を施しセラミックグリーンシートを作製し、その後内部電極層とセラミックグリーンシートを交互に積層して積層体を形成する積層体形成工程と、還元雰囲気下、前記積層体に一次焼成処理を行った後、弱還元雰囲気下、大気雰囲気下、又は酸化雰囲気下で二次焼成処理を行う焼成工程とを含むバリスタ機能付き積層型半導体セラミックコンデンサの製造方法が提案されている。
また、この特許文献1では、内部電極材料としてNiやCu等の卑金属材料が好んで使用されている。
そして、この特許文献1では、一次焼成処理を仮焼温度(1300〜1450℃)よりも低い焼成温度(例えば、1100〜1300℃)で行い、その後の二次焼成処理を600〜900℃の焼成温度で行うことにより、絶縁性やESD耐性が良好で薄層化・小型化が可能なSrTiO3系粒界絶縁型のバリスタ機能付き積層型半導体セラミックコンデンサを得ている。
しかしながら、特許文献1のバリスタ機能付き積層型半導体セラミックコンデンサは、ESD耐圧が30kV以上と高いものの、ESDが繰り返し発生すると、絶縁抵抗が低下し、十分な信頼性を確保することができないという問題点があった。
すなわち、本発明者の研究結果により、30kVの高電圧を多数回繰り返し印加して、ESD限界試験を行なうと、内部電極からセラミック層側の方向にクラックが発生したり、内部電極近傍の結晶粒子が粗粒化して黒色に変色し、これが絶縁抵抗の低下原因となってESD耐性が低下し、このため十分な信頼性が確保できないことが分かった。
本発明はこのような事情に鑑みなされたものであって、静電容量が1nF程度の低容量であっても安定して良好なESD耐性を得ることができ、良好な信頼性を確保できるSrTiO3系粒界絶縁型の積層型半導体セラミックコンデンサの製造方法、及びこの製造方法を使用して得られた積層型半導体セラミックコンデンサを提供することを目的とする。
上述したSrTiO3系粒界絶縁型の積層型半導体セラミックコンデンサでは、内部電極材料として安価で良導電性を有するNiやCu等の卑金属材料が広く使用される。
一方、この種の積層型半導体セラミックコンデンサでは、焼成後には内部電極となる導電膜及び半導体セラミック層となるセラミックグリーンシートには、通常、有機バインダが含まれているため、焼成処理を行なう前に予め脱バインダ処理を行ない、有機バインダを焼失させている。
しかるに、この脱バインダ処理は大気雰囲気で行なわれることから、導電膜の主成分である卑金属材料が酸化されて金属酸化物に変化し、これが絶縁抵抗の低下を招き、ESD耐性の信頼性低下を招いているものと考えられる。
そこで、本発明者は、斯かる点に着目して鋭意研究を行ったところ、焼成工程における一次焼成処理において、最高焼成温度で焼成する前に600〜900℃の温度で所定時間保持することにより、絶縁抵抗の低下が抑制可能であり、これによりESD耐性を改善することができ、信頼性の向上を図ることができるという知見を得た。
本発明はこれらの知見に基づきなされたものであって、本発明に係る積層型半導体セラミックコンデンサの製造方法は、Sr化合物、Ti化合物、及びドナー化合物を所定量秤量して混合粉砕した後、仮焼処理を行って仮焼粉末を作製する仮焼粉末作製工程と、アクセプタ化合物を前記仮焼粉末と混合し、熱処理を行って熱処理粉末を作製する熱処理粉末作製工程と、前記熱処理粉末に成形加工を施しセラミックグリーンシートを作製し、その後卑金属材料を主成分とする内部電極層とセラミックグリーンシートを交互に積層して積層体を形成する積層体形成工程と、還元雰囲気下、前記積層体に一次焼成処理を行った後、大気雰囲気下で二次焼成処理を行う焼成工程とを含む積層型半導体セラミックコンデンサの製造方法において、前記一次焼成処理は、最高焼成温度で焼成する前に600〜900℃の温度で所定時間保持することを特徴としている。
また、本発明の積層型半導体セラミックコンデンサの製造方法は、前記卑金属材料が、Ni及びNi合金のうちのいずれかを含むのが好ましい。
また、本発明の積層型半導体セラミックコンデンサの製造方法は、前記仮焼処理における仮焼温度は、前記一次焼成処理における前記最高焼成温度よりも高いのが好ましい。
さらに、本発明の積層型半導体セラミックコンデンサの製造方法は、前記仮焼粉末作製工程では、SrサイトとTiサイトの配合モル比mが0.990≦m≦1.010の範囲となるように前記Sr化合物及びTi化合物を秤量するのが好ましい。
また、本発明の積層型半導体セラミックコンデンサの製造方法は、前記熱処理粉末作製工程では、Ti元素100モルに対し0.5モル以下(ただし、0モルを含まず。)となるようにアクセプタ化合物を秤量するのが好ましい。
さらに、本発明の積層型半導体セラミックコンデンサの製造方法は、低融点酸化物を、Ti元素100モルに対し0.1モル以下の範囲で添加するのが好ましい。
また、本発明に係る積層型半導体セラミックコンデンサは、上記いずれかに記載の製造方法を使用して製造されたことを特徴としている。
本発明の積層型半導体セラミックコンデンサの製造方法によれば、一次焼成処理は、最高焼成温度で焼成する前に600〜900℃の温度で所定時間保持するので、焼成工程前の脱バインダ処理等で卑金属材料が酸化されて金属酸化物となった場合であっても金属に還元することが可能となる。したがって、焼成工程で金属酸化物がセラミックシート中に拡散するのを低減することができ、粗粒の生成が抑制される。そしてこれにより、絶縁抵抗の低下が抑制され、ESD耐性が改善され、信頼性の向上を図ることが可能となる。
また、本発明の積層型半導体セラミックコンデンサによれば、上記製造方法を使用して製造されているので、静電容量が1nF程度に低容量化してもESD耐性の信頼性が良好となり、コンデンサとツェナーダイオードと併用した場合に比べても遜色のないESD耐性を得ることができる。したがって、コンデンサとツェナーダイオードとの機能を1素子で担うことができ、部品点数の削減や低コスト化を図ることができ、更には設計の標準化も容易となり、付加価値の高い積層型半導体セラミックコンデンサを実現することができる。
次に、本発明の実施の形態を詳説する。
図1は本発明に係る積層型半導体セラミックコンデンサの一実施の形態を模式的に示す断面図である。
この積層型半導体セラミックコンデンサは、部品素体1と、該部品素体1の両端部に形成された外部電極2a、2bとを備えている。
部品素体1は、複数の半導体セラミック層3a〜3gと複数の内部電極層4a〜4fとが交互に積層されて焼成された積層焼結体からなり、内部電極層4a、4c、4eは、部品素体1の一方の端面に露出すると共に、一方の外部電極2aと電気的に接続され、内部電極層4b、4d、4fは、部品素体1の他方の端面に露出すると共に、他方の外部電極2bと電気的に接続されている。
また、前記内部電極層4a〜4fは、安価で良導電性を有するNi、Cu又はこれらの合金類等、卑金属材料を主成分として形成されている。
上記半導体セラミック層3a〜3gは、主成分がSrTiO3系材料からなり、ドナー元素が結晶粒子中に固溶されると共に、アクセプタ元素が、粒界層中に存在しており、結晶粒子同士が粒界層を介して静電容量を形成する。そしてこれら半導体セラミック層3a〜3gを内部電極層4a、4c、4eと内部電極層4b、4d、4fとの対向面間で直列に、或いは並列に繋げることで、全体として所望の静電容量を得ている。
そして、上記積層型半導体セラミックコンデンサでは、後述するように一次焼成処理において、最高焼成温度で焼成する前に600〜900℃の温度で所定時間保持し、これによりESD耐性を改善し、信頼性向上を図っている。
すなわち、粒界絶縁型の積層型半導体セラミックコンデンサでは、焼成工程は、通常、一次焼成処理と二次焼成処理の2段階に分けて行われる。そして、一次焼成処理は、酸素の少ない還元雰囲気下で行なわれ、これによりセラミックが半導体化される。また、二次焼成処理は、大気雰囲気下で行なわれ、半導体化されたセラミックが再酸化され、粒界絶縁層が形成される。
しかるに、半導体セラミック層3a〜3g及び内部電極層4a〜4fとなるべき焼成前のセラミックグリーンシート及び導電膜は、通常、製造過程で有機バインダを含むことから、大気雰囲気下で脱バインダ処理(熱処理)を行ない、有機バインダを焼失させた後、還元雰囲気下で一次焼成処理を行っている。
このため、上記脱バインダ処理で卑金属材料が部分的に酸化されて金属酸化物に変化し、その結果、金属酸化物が、その後の一次焼成処理でセラミックグリーンシート中に拡散するおそれがある。そして、このように金属酸化物がセラミックグリーンシート中に拡散すると、斯かる拡散領域では焼結が過度に進行し、その結果、結晶粒子が異常粒成長して結晶粒子の粗大化を招くおそれがある。このため、ESD(静電気放電)が繰り返し発生すると、結晶粒子の粗粒部分と内部電極層4a〜4fとの接点を起点として内部電極4a〜4fから半導体セラミック層3a〜3g方向にクラックが発生し、その結果、絶縁抵抗の低下を招き、ESD耐性の信頼性低下を招くおそれがある。
そこで、本実施の形態では、一次焼成処理において、最高焼成温度で焼成する前に600〜900℃の温度で所定時間保持させた後、最高焼成温度で焼成処理を行なうことにより、ESD耐性を改善し、高信頼性を得ている。
図2は、一次焼成処理の焼成プロファイルを示す図であり、横軸が時間t(hr)、縦軸が温度T(℃)である。
すなわち、まず、焼成炉の炉内温度を一定速度(例えば、5℃/min)で室温T0から昇温させ、時間t1で所定の保持温度T1に到達させる。そして、時間t1から時間t2までの保持時間Δt1(=t2−t1)(例えば、1〜10時間)、保持温度T1を維持する。
次いで、時間t2に達すると、再び一定速度で炉内温度を昇温させ、時間t3で最高焼成温度T2(例えば、1200〜1250℃)に到達させる。そして、時間t3から時間t4までの焼成時間Δt2(=t4−t3)(例えば、2時間)、最高焼成温度T2で保持して焼成処理を行ない、これによりセラミックグリーンシートを半導体化させ、その後一定速度で降温させ、時間t5で室温T0に低下させている。
このように本実施の形態では、最高焼成温度T2で焼成する前に保持時間Δt1の間、保持温度T1を維持しているので、脱バインダ処理等で生成された金属酸化物を再び金属に還元することができ、これにより、セラミックグリーンシート中に金属酸化物が拡散するのを抑制することができる。そして、このようにセラミックグリーンシート中に金属酸化物が拡散するのを抑制できることから、結晶粒子が粗大化するのを回避することができ、これによりESDが繰り返し発生しても絶縁抵抗が低下するのを回避することができ、ESD耐性の向上を図ることができる。
そして、このような保持温度T1としては、金属酸化物が金属に還元されるのに適した温度、具体的には600〜900℃に設定される。
すなわち、保持温度T1が600℃未満になると、焼成雰囲気における金属−金属酸化物の平衡酸素分圧の関係から金属酸化物を金属に十分に還元することができず、粗粒の生成を抑制できない。
一方、保持温度T1が900℃を超えると、導電膜やセラミックグリーンシートの収縮が開始すると考えられることから、この場合も金属酸化物を金属に十分に還元することができず、粗粒の生成を抑制できない。
したがって、保持温度T1は600〜900℃に設定する必要があり、好ましくは700〜800℃である。
尚、本実施の形態の製造方法では、SrサイトとTiサイトとの配合モル比mは、特に限定されるものではないが、好ましくは0.990≦m≦1.010となるようにSr化合物やTi化合物等のセラミック素原料を秤量するのがよい。
すなわち、Srを化学量論組成よりも過剰に含有させることにより、結晶粒子に固溶されずに結晶粒界に析出したSrが粒成長を抑制し、これにより微粒の結晶粒子が得られる。そして結晶粒子が微粒化することによって結晶粒界に酸素が行き届きやすくなり、ショットキー障壁の形成を促進し、良好な絶縁抵抗を確保することができる。
ただし、配合モル比mは1.010を超えると、結晶粒子に固溶されなかったSrの結晶粒界への析出が増加し、粒界絶縁層の厚みが過度に厚くなって静電容量の過度の低下を招くおそれがある。
一方、Tiを化学量論組成よりも過剰に含有させた場合は、結晶粒子が若干粗大化し、絶縁抵抗は低下傾向となるものの、製品間でバラツキが生じることなく十分に実用性に耐えうる絶縁抵抗を確保でき、しかもESD耐圧も良好に維持することができる。
ただし、配合モル比mが0.990未満になると、結晶粒子の平均粒径が過度に粗大化して絶縁性の低下が顕著となり、しかもESD耐圧も低下する。
したがって、配合モル比mは0.990≦m≦1.010となるように調製するのが好ましい。
ドナー元素は、還元雰囲気で焼成処理を行ってセラミックを半導体化するために結晶粒子中に固溶させているが、その含有量は特に限定されない。ただし、ドナー元素がTi元素100モルに対し0.2モル未満の場合は静電容量の過度の低下を招くおそれがある。一方、ドナー元素がTi元素100モルに対し1.2モルを超えると焼成温度の許容温度幅が狭くなるおそれがある。
したがって、ドナー元素の含有モル量はTi元素100モルに対し0.2〜1.2モル、好ましくは0.4〜1.0モルがよい。
そして、このようなドナー元素としては、特に限定されるものではなく、例えば、La、Nd、Sm、Dy、Nb、及びTa等を使用することができる。
また、上述したようにアクセプタ元素を粒界絶縁層中に存在させることにより、粒界絶縁層は、電気的に活性化するエネルギー準位(粒界準位)を形成してショットキー障壁の形成を促進し、これにより絶縁抵抗が向上し、良好な絶縁性を有する積層型半導体セラミックコンデンサを得ることができる。ただし、アクセプタ元素の含有モル量がTi元素100モルに対し0.5モルを超えると、ESD耐圧の低下を招き、好ましくない。
したがって、アクセプタ元素の含有モル量をTi元素100モルに対し0.5モル以下(ただし、0モルを含まず。)が好ましい。
そして、このようなアクセプタ元素としては、特に限定されるものではないが、Mn、Co、Ni、Cr等を使用することができ、特にMnが好んで使用される。
また、上記半導体セラミック1中に、Ti元素100モルに対し、0.1モル以下の範囲で低融点酸化物を添加するのも好ましく、このような低融点酸化物を添加することにより、焼結性を向上させることができると共に上記アクセプタ元素の結晶粒界への偏析を促進することができる。
尚、低融点酸化物の含有モル量を上記範囲としたのは、その含有モル量がTi元素100モルに対し、0.1モルを超えると静電容量の過度の低下を招き、所望の電気特性が得られないおそれがあるからである。
また、低融点酸化物としては、特に限定されるものではなく、SiO2、Bやアルカリ金属元素(K、Li、Na等)を含有したガラスセラミック、銅−タングステン塩等を使用することができるが、SiO2が好んで使用される。
次に、上記積層型半導体セラミックコンデンサの製造方法の一実施の形態を説明する。
まず、セラミック素原料としてSrCO3等のSr化合物、LaやSm等のドナー元素を含有したドナー化合物、及び、例えば比表面積が10m2/g以上(平均粒径:約0.1μm以下)のTiO2等、微粒のTi化合物をそれぞれ用意し、所定量秤量する。
次いで、この秤量物に所定量(例えば、1〜3重量部)の分散剤を添加し、PSZ(Partially Stabilized Zirconia;「部分安定化ジルコニア」)ボール等の粉砕媒体及び純水と共にボールミルに投入し、該ボールミル内で十分に湿式混合してスラリーを作製する。
次に、このスラリーを蒸発乾燥させた後、大気雰囲気下、所定温度(例えば、1250℃〜1400℃)で2時間程度、仮焼処理を施し、ドナー元素が固溶した仮焼粉末を作製する。
次いで、さらにMnやCo等のアクセプタ元素の含有モル量が、Ti元素100モルに対し、0.5モル以下となるようにアクセプタ化合物を秤量し、必要に応じてSiO2等の低融点酸化物の含有モル量がTi元素100モルに対し0〜0.1モルとなるように秤量する。次いでこれらアクセプタ化合物及び低融点酸化物に対し前記仮焼粉末及び純水並びに必要に応じて分散剤を添加し、再度前記粉砕媒体と共にボールミルに投入し、該ボールミル内で十分に湿式で混合する。そしてその後、蒸発乾燥させ、大気雰囲気下、所定温度(例えば、500〜700℃)で5時間程度、熱処理を行い、熱処理粉末を作製する。
次に、この熱処理粉末にトルエン、アルコール等の有機溶媒や有機バインダ、消泡剤、表面改質剤等を適宜添加して十分に湿式で混合し、これによりセラミックスラリーを得る。
次に、ドクターブレード法、リップコータ法、ダイコータ法等の成形加工法を使用してセラミックスラリーに成形加工を施し、焼成後の厚みが所定厚み(例えば、3〜4μm程度)となるようにセラミックグリーンシートを作製する。
次いで、NiやCu等の卑金属材料を主成分とした内部電極用導電性ペーストを使用してセラミックグリーンシート上にスクリーン印刷法、グラビア印刷法、又は真空蒸着法、スパッタリング法などを用いた転写等を施し、前記セラミックグリーンシートの表面に所定パターンの導電膜を形成する。
次いで、導電膜が形成されたセラミックグリーンシートを所定方向に複数枚積層すると共に、導電膜の形成されていない外層用のセラミックグリーンシートを積層した後、圧着し、所定寸法に切断して積層体を作製する。
そしてこの後、大気雰囲気下、300〜500℃の温度で2時間程度、脱バインダ処理を行なう。次いで、H2ガスとN2ガスが所定の流量比(例えば、H2/N2=0.025/100〜1/100)となるように還元雰囲気とされた焼成炉を使用し、該焼成炉内で、上述した図2に示す焼成プロファイルで一次焼成処理を行い、積層体を半導体化する。
すなわち、まず、焼成炉の炉内温度を一定速度(例えば、5℃/min)で室温T0から昇温させ、時間t1で保持温度T1、すなわち600〜900℃に到達させる。
次いで、炉内温度を保持時間Δt1の間、保持温度T1に保持した後、再び一定速度で炉内温度を昇温させ、時間t3で最高焼成温度T2、例えば1200〜1250℃とする。そして、時間t3から時間t4までの焼成時間Δt2(例えば、2時間)、最高焼成温度T2で保持して焼成処理を行ない、これによりセラミックグリーンシートを半導体化し、その後一定速度で降温させ、時間t5で室温T0に低下させ、これにより一次焼成処理を行なう。
そして、このように積層体を半導体化した後、大気雰囲気下、前記卑金属材料が酸化しないように600〜900℃の低温で1時間程度、二次焼成を行い半導体セラミックに再酸化処理を施し、これにより内部電極層4a〜4fが埋設された積層焼結体からなる部品素体1が作製される。すなわち、この二次焼成処理では、酸素が結晶粒界に拡散されて結晶粒界に絶縁層(粒界絶縁層)が形成され、結晶粒界にはショットキー障壁が形成される。
この後、部品素体1の両端部に外部電極用導電性ペーストを塗布し、焼付処理を行い、外部電極2a、2bを形成し、これにより積層型半導体セラミックコンデンサが製造される。
尚、外部電極2a、2bの形成方法として、印刷、真空蒸着、又はスパッタリング等で形成してもよい。また、未焼成の積層体の両端部に外部電極用導電性ペーストを塗布した後、積層体と同時に焼成処理を施すようにしてもよい。
外部電極用導電性ペーストに含有される導電性材料についても特に限定されるものではないが、Ga、In、Ni、Cu等の材料を使用するのが好ましく、さらに、これらの電極上にAg電極を形成することも可能である。
このように本実施の形態では、最高焼成温度T2で焼成する前に600〜900℃の保持温度T1で所定の保持時間Δt1維持しているので、脱バインダ処理等で生成された金属酸化物を再び金属に還元することができ、これにより、セラミックグリーンシート中に金属酸化物が拡散するのを抑制することができる。そして、このようにセラミックグリーンシート中に金属酸化物が拡散するのを抑制できることから、結晶粒子が粗大化するのを回避することができ、これによりESDが繰り返し発生しても絶縁抵抗が低下するのを回避することができ、ESD耐性の向上を図ることができる。
さらに、仮焼処理における仮焼温度(1250〜1400℃)を、一次焼成処理における焼成温度(1200〜1250℃)よりも高くすることによっても、結晶粒子の粒成長を抑制することができ、結晶粒子が粗大化するのを抑制することができる。
そして、このようにESD耐性の信頼性が向上することから、コンデンサとツェナーダイオードとを併用した場合に比べても、遜色がない程度のESD耐性を得ることができる。すなわち、積層型半導体セラミックコンデンサ1素子で良好なESD耐性を得ることができ、コンデンサ機能の破損から保護されると共に、接続される半導体素子をも保護することが可能となる。
また、このように積層型半導体セラミックコンデンサ1素子でコンデンサとツェナーダイオードの機能を担うことができることから、部品点数の削減や低コスト化を図ることができ、更には設計の標準化も容易となり、付加価値の高い積層型半導体セラミックコンデンサを実現することができる。
尚、本発明は上記実施の形態に限定されるものではない。例えば、上記実施の形態では、固溶体を固相法で作製しているが、固溶体の作製方法は特に限定されるものではなく、例えば水熱合成法、ゾル・ゲル法、加水分解法、共沈法等任意の方法を使用することができる。
次に、本発明の実施例を具体的に説明する。
〔試料の作製〕
(試料番号1〜10)
セラミック素原料としてSrCO3、比表面積が30m2/g(平均粒径:約30nm)のTiO2、及びドナー化合物としてのLaCl3を用意した。そして、Laの含有量がTi元素100モルに対し0.8モルとなるようにLaCl3を秤量し、さらにSrサイトとTiサイトとの配合モル比m(=Srサイト/Tiサイト)が1.005となるように上記セラミック素原料を秤量した。
(試料番号1〜10)
セラミック素原料としてSrCO3、比表面積が30m2/g(平均粒径:約30nm)のTiO2、及びドナー化合物としてのLaCl3を用意した。そして、Laの含有量がTi元素100モルに対し0.8モルとなるようにLaCl3を秤量し、さらにSrサイトとTiサイトとの配合モル比m(=Srサイト/Tiサイト)が1.005となるように上記セラミック素原料を秤量した。
次いで、これらの秤量物100重量部に対し3重量部のポリカルボン酸アンモニウム塩を分散剤として添加した後、粉砕媒体として直径2mmのPSZボール及び純水と共にボールミルに投入し、該ボールミル内で16時間湿式混合してスラリーを作製した。
次に、このスラリーを蒸発乾燥させた後、大気雰囲気下、1350℃の温度で2時間仮焼処理を施し、ドナー元素が結晶粒子に固溶した仮焼粉末を得た。
次に、アクセプタ元素としてのMn元素の含有量が、Ti元素100モルに対し0.3モルとなるようにMnCO3を前記仮焼粉末に添加し、さらにTi元素100モルに対し0.1モルとなるようにSiO2を添加し、再び直径2mmのPSZボール及び純水と共にボールミルに投入し、該ボールミル内で16時間湿式混合した。
そしてこの後、蒸発乾燥させ、大気雰囲気下、600℃で5時間、熱処理を行い、熱処理粉末を得た。
次に、トルエン、アルコール等の有機溶媒、及び分散剤を前記熱処理粉末に適量添加し、再び直径2mmのPSZボールと共にボールミルに投入し、該ボールミル内にて湿式で16時間混合した。そしてこの後、有機バインダとしてのポリビニルビチラール(PVB)や可塑剤としてのジオクチルフタレート(DOP)を適量添加し、湿式で24時間混合処理を行い、これによりセラミックスラリーを作製した。
次に、リップコータ法を使用してこのセラミックスラリーに成形加工を施し、厚みが約3.2μmのセラミックグリーンシートを作製した。次いで、Niを主成分とする内部電極用導電性ペーストを使用してセラミックグリーンシート上にスクリーン印刷を施し、前記セラミックグリーンシートの表面に所定パターンの導電膜を形成した。
次いで、導電膜の形成されたセラミックグリーンシートを所定方向に10枚積層した後、導電膜の形成されていない外層用のセラミックグリーンシートを上下に付与し、その後厚みが0.7mm程度となるように熱圧着し、セラミックグリーンシートと内部電極とが交互に積層されたブロック体を得た。
そしてこの後、このブロック体を所定寸法に切断して積層体とし、該積層体を大気雰囲気中、温度375℃で2時間脱バインダ処理を行なった。次いで、H2:N2=1:100の流量比に調製された還元雰囲気下、5℃/minの昇温速度で500〜1000℃(保持温度T1)まで上昇させ、1〜10時間(保持時間Δt1)保持した。その後、再び5℃/minの昇温速度で1250℃(最高焼成温度T2)まで炉内温度を昇温させ、この最高焼成温度T2で2時間(焼成時間Δt2)、積層体に一次焼成を施し、積層体を半導体化した。
次に、大気雰囲気下、700℃の温度で1時間、二次焼成を行って再酸化処理を施し、これにより粒界に酸素を分散させて粒界絶縁層を形成し、その後、端面を研磨して部品素体を作製した。
次いで、この部品素体の両端面にスパッタリングを施し、Ni−Cr層、Ni−Cu層、Ag層からなる三層構造の外部電極を形成した。次いで、電解めっきを施し、外部電極の表面にNi皮膜及びSn皮膜を順次形成し、これにより試料番号1〜10の試料を作製した。尚、得られた各試料の外径寸法は、長さL:1.0mm、幅W:0.5mm、厚みT:0.5mmであった。
(試料番号11)
一次焼成処理を保持温度T1で保持せず、5℃/minで最高焼成温度T2まで一気に昇温させた以外は、試料番号1〜10と同様の方法・手順で試料番号11の試料を作製した。
一次焼成処理を保持温度T1で保持せず、5℃/minで最高焼成温度T2まで一気に昇温させた以外は、試料番号1〜10と同様の方法・手順で試料番号11の試料を作製した。
〔試料の評価〕
次に、試料番号1〜11の各試料100個について、インピーダンスアナライザ(アジレント・テクノロジー社製:HP4194A)を使用し、周波数1kHz、電圧1Vの条件で静電容量を測定した。また、この静電容量の測定と同時にDC50Vの直流電圧を各試料に1分間印加して絶縁抵抗を測定し、初期絶縁抵抗IR0とした。
次に、試料番号1〜11の各試料100個について、インピーダンスアナライザ(アジレント・テクノロジー社製:HP4194A)を使用し、周波数1kHz、電圧1Vの条件で静電容量を測定した。また、この静電容量の測定と同時にDC50Vの直流電圧を各試料に1分間印加して絶縁抵抗を測定し、初期絶縁抵抗IR0とした。
また、試料番号1〜11の各試料について、イミュニティ試験規格であるIEC61000−4−2(国際規格)に準拠し、30kVの接触電圧を正逆100回印加し、ESD限界試験を行なった。
図3はESD限界試験で使用した測定装置の電気回路図である。
すなわち、放電抵抗R1と充電抵抗R2との間の接続点に電源Vと並列に充電コンデンサCが接続されている。また、電源Vと放電抵抗R1との間にスィッチS1が介装され、充電抵抗R2の出力側にスィッチS2が設けられ、出力端子間に試料が介装されている。
充電コンデンサCの静電容量を150pF、放電抵抗R1を330Ωとし、充電コンデンサCに30kVの接触電圧を正逆100回印加して、試料番号1〜11の各試料について放電試験(ESD限界試験)を行った。
そして、試料番号1〜11の各試料について、ESD限界試験の終了後、上述と同様、絶縁抵抗IRを測定し、絶縁抵抗IRが100MΩ(常用対数で8.0)未満の試料を不良品とした。そして、不良発生率を求め、かつ、不良品については、その絶縁抵抗IRNGを求めた。
表1は、試料番号1〜11の各試料について、一次焼成処理における保持温度T1(℃)、保持時間Δt1(hr)、ESD限界試験前に測定した静電容量及び絶縁抵抗logIR(平均値)、ESD限界試験後に求めた不良発生率及び不良品の絶縁抵抗logIRNG(平均値)を示している。
試料番号11は、保持温度T1で保持することなく、一気に最高焼成温度T2まで昇温させているため、初期絶縁抵抗logIR0が8.6であったが、ESD限界試験後には不良発生率が19%となり、また、不良品の絶縁抵抗logIRNGも6.2と低く、ESD耐性の信頼性に劣ることが分かった。
試料番号1及び2は、初期絶縁抵抗logIR0は、それぞれ8.5、8.7と良好であったが、ESD限界試験後には不良発生率がそれぞれ20%、22%となり、不良品の絶縁抵抗logIRNGも6.8、6.7と低かった。これは500℃の低温で保持した場合、脱バインダ処理等で酸化してしまったNiOがNiに十分に還元しきれず、NiOとして半導体セラミック層中に拡散するのを十分抑制できなかったためと思われる。
一方、試料番号9及び10も、初期絶縁抵抗logIR0は、それぞれ8.4、8.7と良好であったが、ESD限界試験後には不良発生率がそれぞれ19%、21%となり、不良品の絶縁抵抗logIRNGも6.2、6.6と低かった。これは保持温度が1000℃と高いため、導電膜やセラミックグリーンシートの収縮が開始し、酸化したNiOがNiに十分に還元されなくなったためと考えられる。
これに対し試料番号3〜8は、保持時間T1が600〜900℃と本発明範囲内であるので、ESD限界試験後の不良発生率も4〜7%と少なく、しかも不良品の絶縁抵抗logIRNGも7.0〜7.3となって本発明範囲外の試料に比べ、絶縁抵抗の低下も抑制することができ、ESD耐性の改善効果が現れていることが分かった。
静電容量が1nF程度の低容量品であっても、ESD耐性の信頼性が良好な積層型半導体セラミックコンデンサを得ることができ、コンデンサ機能とツェナー機能とを1素子で実現することが可能となる。
3a〜3g 半導体セラミック層
4a〜4f 内部電極層
4a〜4f 内部電極層
Claims (7)
- Sr化合物、Ti化合物、及びドナー化合物を所定量秤量して混合粉砕した後、仮焼処理を行って仮焼粉末を作製する仮焼粉末作製工程と、アクセプタ化合物を前記仮焼粉末と混合し、熱処理を行って熱処理粉末を作製する熱処理粉末作製工程と、前記熱処理粉末に成形加工を施しセラミックグリーンシートを作製し、その後卑金属材料を主成分とする導電膜と前記セラミックグリーンシートを交互に積層して積層体を形成する積層体形成工程と、還元雰囲気下、前記積層体に一次焼成処理を行った後、大気雰囲気下で二次焼成処理を行う焼成工程とを含む積層型半導体セラミックコンデンサの製造方法において、
前記一次焼成処理は、最高焼成温度で焼成する前に600〜900℃の温度で所定時間保持することを特徴とする積層型半導体セラミックコンデンサの製造方法。 - 前記卑金属材料は、Ni及びNi合金のうちのいずれかを含むことを特徴とする請求項1記載の積層型半導体セラミックコンデンサの製造方法。
- 前記仮焼処理における仮焼温度は、前記一次焼成処理における前記最高焼成温度よりも高いことを特徴とする請求項1又は請求項2記載の積層型半導体セラミックコンデンサの製造方法。
- 前記仮焼粉末作製工程では、SrサイトとTiサイトの配合モル比mが0.990≦m≦1.010の範囲となるように前記Sr化合物及びTi化合物を秤量することを特徴とする請求項1乃至請求項3のいずれかに記載の積層型半導体セラミックコンデンサの製造方法。
- 前記熱処理粉末作製工程では、Ti元素100モルに対し0.5モル以下(ただし、0モルを含まず。)となるようにアクセプタ化合物を秤量することを特徴とする請求項1乃至請求項4のいずれかに記載の積層型半導体セラミックコンデンサの製造方法。
- 低融点酸化物を、Ti元素100モルに対し0.1モル以下の範囲で添加することを特徴とする請求項1乃至請求項5のいずれかに記載の積層型半導体セラミックコンデンサの製造方法。
- 請求項1乃至請求項6のいずれかに記載の製造方法を使用して製造されたことを特徴とする積層型半導体セラミックコンデンサ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012116303A JP2013243281A (ja) | 2012-05-22 | 2012-05-22 | 積層型半導体セラミックコンデンサの製造方法、及び積層型半導体セラミックコンデンサ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012116303A JP2013243281A (ja) | 2012-05-22 | 2012-05-22 | 積層型半導体セラミックコンデンサの製造方法、及び積層型半導体セラミックコンデンサ |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013243281A true JP2013243281A (ja) | 2013-12-05 |
Family
ID=49843881
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012116303A Pending JP2013243281A (ja) | 2012-05-22 | 2012-05-22 | 積層型半導体セラミックコンデンサの製造方法、及び積層型半導体セラミックコンデンサ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013243281A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015133360A (ja) * | 2014-01-09 | 2015-07-23 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
WO2015137218A1 (ja) * | 2014-03-10 | 2015-09-17 | Ntn株式会社 | 鉄道車両用軸受異常検知装置 |
JP2016011221A (ja) * | 2014-06-27 | 2016-01-21 | 太陽誘電株式会社 | 誘電体セラミックス及びその製造方法、並びに積層コンデンサ |
US9627134B2 (en) | 2014-12-08 | 2017-04-18 | Samsung Electro-Mechanics Co., Ltd. | Ceramic dielectric composition and multilayer ceramic capacitor containing the same |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1025164A (ja) * | 1996-07-09 | 1998-01-27 | Matsushita Electric Ind Co Ltd | 積層セラミック電子部品の焼成方法 |
JP2000348961A (ja) * | 1999-06-02 | 2000-12-15 | Matsushita Electric Ind Co Ltd | 誘電体材料とその製造方法およびそれを用いた積層セラミックコンデンサとその製造方法 |
JP2004047902A (ja) * | 2002-07-15 | 2004-02-12 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法 |
WO2008004389A1 (fr) * | 2006-07-03 | 2008-01-10 | Murata Manufacturing Co., Ltd. | Condensateur céramique semi-conducteur superposé doté d'une fonction de varistance et procédé permettant de le fabriquer |
JP2010021524A (ja) * | 2008-06-11 | 2010-01-28 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
-
2012
- 2012-05-22 JP JP2012116303A patent/JP2013243281A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH1025164A (ja) * | 1996-07-09 | 1998-01-27 | Matsushita Electric Ind Co Ltd | 積層セラミック電子部品の焼成方法 |
JP2000348961A (ja) * | 1999-06-02 | 2000-12-15 | Matsushita Electric Ind Co Ltd | 誘電体材料とその製造方法およびそれを用いた積層セラミックコンデンサとその製造方法 |
JP2004047902A (ja) * | 2002-07-15 | 2004-02-12 | Murata Mfg Co Ltd | 積層セラミック電子部品の製造方法 |
WO2008004389A1 (fr) * | 2006-07-03 | 2008-01-10 | Murata Manufacturing Co., Ltd. | Condensateur céramique semi-conducteur superposé doté d'une fonction de varistance et procédé permettant de le fabriquer |
JP2010021524A (ja) * | 2008-06-11 | 2010-01-28 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015133360A (ja) * | 2014-01-09 | 2015-07-23 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
WO2015137218A1 (ja) * | 2014-03-10 | 2015-09-17 | Ntn株式会社 | 鉄道車両用軸受異常検知装置 |
JP2016011221A (ja) * | 2014-06-27 | 2016-01-21 | 太陽誘電株式会社 | 誘電体セラミックス及びその製造方法、並びに積層コンデンサ |
US9627134B2 (en) | 2014-12-08 | 2017-04-18 | Samsung Electro-Mechanics Co., Ltd. | Ceramic dielectric composition and multilayer ceramic capacitor containing the same |
US9947470B2 (en) | 2014-12-08 | 2018-04-17 | Samsung Electro-Mechanics Co., Ltd. | Ceramic dielectric composition and multilayer ceramic capacitor containing the same |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4666269B2 (ja) | バリスタ機能付き積層型半導体セラミックコンデンサ及びその製造方法 | |
JP5472667B2 (ja) | バリスタ機能付き積層型半導体セラミックコンデンサとその製造方法 | |
JP4483597B2 (ja) | 電子部品、誘電体磁器組成物およびその製造方法 | |
JP5594373B2 (ja) | 半導体セラミックとその製造方法、及びバリスタ機能付き積層型半導体セラミックコンデンサとその製造方法 | |
JP5397341B2 (ja) | バリスタ機能付き積層型半導体セラミックコンデンサ | |
JP5975370B2 (ja) | バリスタ機能付き積層型半導体セラミックコンデンサとその製造方法 | |
JP2006199534A (ja) | 誘電体磁器組成物および電子部品 | |
JP2018135258A (ja) | 誘電体組成物、誘電体素子、電子部品および積層電子部品 | |
JP2008305844A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
JP4717302B2 (ja) | 誘電体磁器組成物及び電子部品 | |
JP5648744B2 (ja) | 半導体セラミックコンデンサの製造方法 | |
JP2013243281A (ja) | 積層型半導体セラミックコンデンサの製造方法、及び積層型半導体セラミックコンデンサ | |
JP5846398B2 (ja) | バリスタ機能付き積層型半導体セラミックコンデンサとその製造方法 | |
JP2006005222A (ja) | セラミック電子部品およびその製造方法 | |
JP6769337B2 (ja) | 誘電体組成物及び電子部品 | |
JP4951896B2 (ja) | 誘電体磁器組成物および電子部品 | |
JP2006310646A (ja) | 積層セラミック電子部品の製造方法 | |
JP2005314224A (ja) | 誘電体磁器組成物及び電子部品 | |
JP2019099427A (ja) | 誘電体組成物、電子部品および積層電子部品 | |
JP5418993B2 (ja) | 積層型半導体セラミックコンデンサの製造方法、及び積層型半導体セラミックコンデンサ | |
JP2006066835A (ja) | セラミック電子部品およびその製造方法 | |
WO2016088675A1 (ja) | バリスタ機能付き積層型半導体セラミックコンデンサ | |
JP2006096574A (ja) | 誘電体磁器組成物、積層型セラミックコンデンサ、および電子部品 | |
JP2007157769A (ja) | 積層型電子部品 | |
WO2016006510A1 (ja) | バリスタ機能付き積層型半導体セラミックコンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20150205 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20151030 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20151125 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20160315 |