JP2002353006A - キャパシタンスの小さい積み重ね式過電圧保護素子 - Google Patents
キャパシタンスの小さい積み重ね式過電圧保護素子Info
- Publication number
- JP2002353006A JP2002353006A JP2001151112A JP2001151112A JP2002353006A JP 2002353006 A JP2002353006 A JP 2002353006A JP 2001151112 A JP2001151112 A JP 2001151112A JP 2001151112 A JP2001151112 A JP 2001151112A JP 2002353006 A JP2002353006 A JP 2002353006A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- material layer
- stacked
- layer
- protection device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thermistors And Varistors (AREA)
Abstract
(57)【要約】
【課題】 商用周波性の過電圧の継続を遮断して、系統
上の設備を過電圧から保護するための過電圧保護素子を
提供する。 【解決手段】 セラミック基板３００と、当該基板３０
０の上に形成されるプリント式電導性下部電極層３１１
およびプリント式電導性下部電極リード層３１２と、当
該下部電極層３１１の上に形成される電圧に対して敏感
な材料層３２０と、当該材料層の上に形成されるキャパ
シタンスを制限した低絶縁性ガラス層３３１、３３２お
よびプリント式電導性上部電極層３４０と、保護層３５
０から構成される。
上の設備を過電圧から保護するための過電圧保護素子を
提供する。 【解決手段】 セラミック基板３００と、当該基板３０
０の上に形成されるプリント式電導性下部電極層３１１
およびプリント式電導性下部電極リード層３１２と、当
該下部電極層３１１の上に形成される電圧に対して敏感
な材料層３２０と、当該材料層の上に形成されるキャパ
シタンスを制限した低絶縁性ガラス層３３１、３３２お
よびプリント式電導性上部電極層３４０と、保護層３５
０から構成される。
Description
【０００１】
【発明の属する技術分野】本発明は、過電圧保護素子、
特に、上・下二重の電極層の間に電圧に対して敏感な材
料層を挟んだ、キャパシタンスの小さい積み重ね式過電
圧保護素子に関する。
特に、上・下二重の電極層の間に電圧に対して敏感な材
料層を挟んだ、キャパシタンスの小さい積み重ね式過電
圧保護素子に関する。
【０００２】
【従来の技術】可変抵抗で積層されたチップ型は、広く
応用されている過電圧保護素子の内の１つである。この
種の素子は、従来、３ｐＦ位にまでにしか、そのキャパ
シタンスを小さくすることができなかった。また、特殊
な構造の半導体ダイオードを用いたとしても、従来、３
ｐＦ位にまでにしか、そのキャパシタンスを小さくする
ことができなかった。
応用されている過電圧保護素子の内の１つである。この
種の素子は、従来、３ｐＦ位にまでにしか、そのキャパ
シタンスを小さくすることができなかった。また、特殊
な構造の半導体ダイオードを用いたとしても、従来、３
ｐＦ位にまでにしか、そのキャパシタンスを小さくする
ことができなかった。
【０００３】ところで、この種の過電圧保護素子は、キ
ャパシタンスを小さくするため、電極の表面積を小さく
し、かつ、その両端の電極面間の微少なギャップに電圧
に敏感な物質を充填する必要がある。
ャパシタンスを小さくするため、電極の表面積を小さく
し、かつ、その両端の電極面間の微少なギャップに電圧
に敏感な物質を充填する必要がある。
【０００４】従来、上記過電圧保護素子の構造として、
以下の２つの構造が知られている。その１つ目は、米国
特許６０３，０２８号と５，９７４，６６１号に開示さ
れた、図１に示すような通常のＰＣＢ（Ｐｒｉｎｔ Ｃ
ｉｒｃｕｉｔ Ｂｏａｒｄ）の製作工程でできたもので
ある。これは、絶縁性薄板材料の基板１００と、基板１
００上に形成された普通の銅フォイルよりなる分離され
た左右の電極層１１１と１１２と、左右の電極層１１
１、１１２上およびその間に形成された、電圧に対して
敏感な材料層１２０と、以上の主要構造を被覆する保護
層１３０よりなる。
以下の２つの構造が知られている。その１つ目は、米国
特許６０３，０２８号と５，９７４，６６１号に開示さ
れた、図１に示すような通常のＰＣＢ（Ｐｒｉｎｔ Ｃ
ｉｒｃｕｉｔ Ｂｏａｒｄ）の製作工程でできたもので
ある。これは、絶縁性薄板材料の基板１００と、基板１
００上に形成された普通の銅フォイルよりなる分離され
た左右の電極層１１１と１１２と、左右の電極層１１
１、１１２上およびその間に形成された、電圧に対して
敏感な材料層１２０と、以上の主要構造を被覆する保護
層１３０よりなる。
【０００５】その２つ目は、米国特許６，０１３，３５
８号に開示された図２に示すような標準的な厚膜プリン
ト工程により製作されたもので、セラミック基板２００
と、当該基板２００の上に形成され微少なギャップに分
割された緩衡性ガラス層２２０と、ガラス層２２０上に
プリント工程により形成され、互いに分離して緩衡性ガ
ラス層２２０上を覆っている左右の電極層２３１，２３
２と、この両電極層２３１，２３２の上に形成され、そ
の一部分が緩衡性ガラス層２２０内に存在する電圧に対
して敏感な材料層２４０と、全体の構造の最上層に被覆
している保護層２５０とからなる。
８号に開示された図２に示すような標準的な厚膜プリン
ト工程により製作されたもので、セラミック基板２００
と、当該基板２００の上に形成され微少なギャップに分
割された緩衡性ガラス層２２０と、ガラス層２２０上に
プリント工程により形成され、互いに分離して緩衡性ガ
ラス層２２０上を覆っている左右の電極層２３１，２３
２と、この両電極層２３１，２３２の上に形成され、そ
の一部分が緩衡性ガラス層２２０内に存在する電圧に対
して敏感な材料層２４０と、全体の構造の最上層に被覆
している保護層２５０とからなる。
【０００６】かかる標準的な厚膜プリント工程で製作さ
れた過電圧保護素子によれば、かなり小さいキャパシタ
ンスを得ることができる。
れた過電圧保護素子によれば、かなり小さいキャパシタ
ンスを得ることができる。
【０００７】
【発明が解決しようとする課題】しかし、かかる従来の
過電圧保護素子は、その微少ギャップを特殊なカッティ
ング工程により形成しなければならないので、次のよう
な問題がある。すなわち、プリント工程においては、サ
ージ電圧放電開始電圧と、適宜に過電圧の継続を制限で
きる放電電圧を、保持するのに足りるまで、ギャップの
間隔を小さくすることができないという問題がある。
過電圧保護素子は、その微少ギャップを特殊なカッティ
ング工程により形成しなければならないので、次のよう
な問題がある。すなわち、プリント工程においては、サ
ージ電圧放電開始電圧と、適宜に過電圧の継続を制限で
きる放電電圧を、保持するのに足りるまで、ギャップの
間隔を小さくすることができないという問題がある。
【０００８】一方、標準厚膜プリント工程と特殊のカッ
ティング工程では、ＰＣＢ工程に比べて微少ギャップの
形成が可能であるが、これらの工程では、ギャップ間の
表面にギザギザが生じやすいため、尖端放電が起こりや
すくなり、製品の不良率が高くなるという問題がある。
そして、これを防止するために生産速度を落とすとすれ
ば、生産コストが非常に高くなってしまうという問題が
生じる。
ティング工程では、ＰＣＢ工程に比べて微少ギャップの
形成が可能であるが、これらの工程では、ギャップ間の
表面にギザギザが生じやすいため、尖端放電が起こりや
すくなり、製品の不良率が高くなるという問題がある。
そして、これを防止するために生産速度を落とすとすれ
ば、生産コストが非常に高くなってしまうという問題が
生じる。
【０００９】そこで、本発明は、前記した積み重ね式過
電圧保護素子において、かかる問題を解決することを目
的とする。
電圧保護素子において、かかる問題を解決することを目
的とする。
【００１０】
【課題を解決するための手段】前記した問題は、前記特
許請求の範囲に記載した発明により解決される。すなわ
ち、請求項１記載の発明は、過電圧保護素子であって、
基板と、当該基板の上に形成される電導性下部電極層
と、当該下部電極層の上に形成される電圧に対して敏感
な材料層と、当該材料層の上に形成される電導性上部電
極層と、からなることを特徴とする、キャパシタンスの
小さい積み重ね式過電圧保護素子である。
許請求の範囲に記載した発明により解決される。すなわ
ち、請求項１記載の発明は、過電圧保護素子であって、
基板と、当該基板の上に形成される電導性下部電極層
と、当該下部電極層の上に形成される電圧に対して敏感
な材料層と、当該材料層の上に形成される電導性上部電
極層と、からなることを特徴とする、キャパシタンスの
小さい積み重ね式過電圧保護素子である。
【００１１】請求項２記載の発明は、前記材料層の厚さ
が、３μｍから１５０μｍであることを特徴とする、請
求項１記載のキャパシタンスの小さい積み重ね式過電圧
保護素子である。
が、３μｍから１５０μｍであることを特徴とする、請
求項１記載のキャパシタンスの小さい積み重ね式過電圧
保護素子である。
【００１２】請求項３記載の発明は、過電圧保護素子で
あって、基板と、当該基板の上に形成される電導性下部
電極層と、当該下部電極層の上に形成される電圧に対し
て敏感な材料層と、当該電圧に対して敏感な材料層の上
に形成され、１つの接続孔がある、キャパシタンスの制
限された低絶縁性材料層と、前記電圧に対して敏感な材
料層の上に形成される電導性上部電極層と、からなるこ
とを特徴とする、キャパシタンスの小さい積み重ね式電
圧保護素子である。
あって、基板と、当該基板の上に形成される電導性下部
電極層と、当該下部電極層の上に形成される電圧に対し
て敏感な材料層と、当該電圧に対して敏感な材料層の上
に形成され、１つの接続孔がある、キャパシタンスの制
限された低絶縁性材料層と、前記電圧に対して敏感な材
料層の上に形成される電導性上部電極層と、からなるこ
とを特徴とする、キャパシタンスの小さい積み重ね式電
圧保護素子である。
【００１３】請求項４記載の発明は、前記電圧に対して
敏感な材料層の厚さが、３μｍから１５０μｍであるこ
とを特徴とする、請求項３記載のキャパシタンスの小さ
い積み重ね式過電圧保護素子である。
敏感な材料層の厚さが、３μｍから１５０μｍであるこ
とを特徴とする、請求項３記載のキャパシタンスの小さ
い積み重ね式過電圧保護素子である。
【００１４】請求項５記載の発明は、前記低絶縁材料層
に使用する材料が、ガラスであることを特徴とする、請
求項３記載のキャパシタンスの小さい積み重ね式電圧保
護素子である。
に使用する材料が、ガラスであることを特徴とする、請
求項３記載のキャパシタンスの小さい積み重ね式電圧保
護素子である。
【００１５】請求項６記載の発明は、記低絶縁材料層に
使用する材料が、高分子物質であることを特徴とする、
請求項３記載のキャパシタンスの小さい積み重ね式電圧
保護素子である。
使用する材料が、高分子物質であることを特徴とする、
請求項３記載のキャパシタンスの小さい積み重ね式電圧
保護素子である。
【００１６】請求項７記載の発明は、前記低絶縁材料層
に使用する材料が、セラミックであることを特徴とす
る、請求項３記載のキャパシタンスの小さい積み重ね式
電圧保護素子である。
に使用する材料が、セラミックであることを特徴とす
る、請求項３記載のキャパシタンスの小さい積み重ね式
電圧保護素子である。
【００１７】
【作用】本発明によれば、積み重ねた素子の表面積と電
圧に対して敏感な材料層の厚さをうまく調整できるた
め、積み重ね式過電圧素子の構造全体におけるキャパシ
タンスを１ｐＦ以下にすることが可能となる。
圧に対して敏感な材料層の厚さをうまく調整できるた
め、積み重ね式過電圧素子の構造全体におけるキャパシ
タンスを１ｐＦ以下にすることが可能となる。
【００１８】また、プリント工程の用具と工程における
パラメータを調整して、電圧に対して敏感な材料層の厚
さを適当な厚さに保つため、素子のサージ電圧放電開始
電圧と放電中の端子電圧を適宜なレベルに設定すること
も可能となる。
パラメータを調整して、電圧に対して敏感な材料層の厚
さを適当な厚さに保つため、素子のサージ電圧放電開始
電圧と放電中の端子電圧を適宜なレベルに設定すること
も可能となる。
【００１９】そして、標準の厚膜プリント工程におい
て、普通一般の工具と設備を用いて、過電圧保護素子を
低コストで大量生産することも可能となる。さらに、本
発明によれば、ギャップを挟んだ両電極の相対面をスム
ースな平面に仕上げることができるため、尖端放電の発
生を防止することをも可能となる。
て、普通一般の工具と設備を用いて、過電圧保護素子を
低コストで大量生産することも可能となる。さらに、本
発明によれば、ギャップを挟んだ両電極の相対面をスム
ースな平面に仕上げることができるため、尖端放電の発
生を防止することをも可能となる。
【００２０】
【発明の実施の形態】系統最高電圧を超える電圧である
過電圧は電気系統に大きなダメージを与えるものである
ため、現今、系統における周波数の高速化により、精密
な低電圧系統においては、過電圧保護素子に固有のキャ
パシタンスを小さくして、過電圧保護素子の呼応速度を
高めることがますます重要になってきている。
過電圧は電気系統に大きなダメージを与えるものである
ため、現今、系統における周波数の高速化により、精密
な低電圧系統においては、過電圧保護素子に固有のキャ
パシタンスを小さくして、過電圧保護素子の呼応速度を
高めることがますます重要になってきている。
【００２１】そこで、本発明は、サージ電圧に対する放
電開始電圧を低くすることにより、その放電中の両端の
端子電圧、すなわち、ＩＲ効果を適宜な値に保ち、商用
周波性の過電圧の継続を遮断して、系統上の設備を過電
圧から保護するため、キャパシタンスの小さい過電圧保
護素子について述べるものである。
電開始電圧を低くすることにより、その放電中の両端の
端子電圧、すなわち、ＩＲ効果を適宜な値に保ち、商用
周波性の過電圧の継続を遮断して、系統上の設備を過電
圧から保護するため、キャパシタンスの小さい過電圧保
護素子について述べるものである。
【００２２】図３は、本発明による過電圧保護素子の第
１の実施の形態を示す図である。図３に示すように、本
発明に係るプリント工程による積み重ねられた過電圧保
護素子の主要部分は、１つのセラミック基板３００と、
基板３００の上に分離して形成された電導性下部電極層
３１１と、電導性上部電極リード線層３１２と、電導性
下部電極層３１１の上に形成された、電圧に対して敏感
な材料層３２０と、電導性上部電極リード線層３１２お
よび電圧に対して敏感な材料層３２０との上に形成され
た電導性上部電極３４０とからなる。そして、この主要
部分の上に保護層３５０をかぶせると、本発明に係る第
１の実施の形態としての過電圧保護素子が完成する。
１の実施の形態を示す図である。図３に示すように、本
発明に係るプリント工程による積み重ねられた過電圧保
護素子の主要部分は、１つのセラミック基板３００と、
基板３００の上に分離して形成された電導性下部電極層
３１１と、電導性上部電極リード線層３１２と、電導性
下部電極層３１１の上に形成された、電圧に対して敏感
な材料層３２０と、電導性上部電極リード線層３１２お
よび電圧に対して敏感な材料層３２０との上に形成され
た電導性上部電極３４０とからなる。そして、この主要
部分の上に保護層３５０をかぶせると、本発明に係る第
１の実施の形態としての過電圧保護素子が完成する。
【００２３】図４は、本発明による過電圧保護素子のも
う１つの実施の形態を示す図である。当該実施形態の製
作工程は順を追って図５Ａ〜５Ｅ（平面図）、および図
６Ａ〜６Ｅ（側面図）に示した。この過電圧保護素子
は、基板３００と、基板３００の上に形成された電導性
下部電極層３１１と電導性上部電極リード線層３１２
（図５Ａ、図６Ａ参照）と、電導性下部電極層３１１の
上に形成された、電圧に対して敏感な材料層３２０（図
５Ｂ、図６Ｂ参照）と、材料層３２０の上に形成された
２つのキャパシタンスを制限された低絶縁性ガラス層３
３１、３３２（図５Ｃ、図６Ｃ参照）とを含み、材料層
３２０にはあらかじめ１つの電極接続孔３３５が開設さ
れてあり、その面積は実際の需要により決められる。こ
のようにして、素子のキャパシタンスはさらに小さくな
る。その次に電導性上部電極リード線層３１２が低絶縁
性ガラス層３３１、３３２の上に形成され、さらに電導
性上部電極層３４０（図５Ｄ、図６Ｄ参照）が前記接続
孔３３５の上に形成されて、本実施の形態のプリント工
程による積み重ね式過電圧保護素子の主要部分ができあ
がり、最後にその上に保護層（図５Ｅ、図６Ｅ参照）を
かぶせると、本発明に係る第２の実施の形態としての過
電圧保護素子が完成する。
う１つの実施の形態を示す図である。当該実施形態の製
作工程は順を追って図５Ａ〜５Ｅ（平面図）、および図
６Ａ〜６Ｅ（側面図）に示した。この過電圧保護素子
は、基板３００と、基板３００の上に形成された電導性
下部電極層３１１と電導性上部電極リード線層３１２
（図５Ａ、図６Ａ参照）と、電導性下部電極層３１１の
上に形成された、電圧に対して敏感な材料層３２０（図
５Ｂ、図６Ｂ参照）と、材料層３２０の上に形成された
２つのキャパシタンスを制限された低絶縁性ガラス層３
３１、３３２（図５Ｃ、図６Ｃ参照）とを含み、材料層
３２０にはあらかじめ１つの電極接続孔３３５が開設さ
れてあり、その面積は実際の需要により決められる。こ
のようにして、素子のキャパシタンスはさらに小さくな
る。その次に電導性上部電極リード線層３１２が低絶縁
性ガラス層３３１、３３２の上に形成され、さらに電導
性上部電極層３４０（図５Ｄ、図６Ｄ参照）が前記接続
孔３３５の上に形成されて、本実施の形態のプリント工
程による積み重ね式過電圧保護素子の主要部分ができあ
がり、最後にその上に保護層（図５Ｅ、図６Ｅ参照）を
かぶせると、本発明に係る第２の実施の形態としての過
電圧保護素子が完成する。
【００２４】また、従来から、過電圧保護素子として用
いる材料層の物質はいろいろ知られているが、その中で
も、電気抵抗の変化に富む酸化亜鉛は有名である。ま
た、米国特許４，７２６，９９１号には、数百Å（ａｎ
ｇｓｔｒｏｍ）以下の厚さの絶縁層に導体、あるいは、
半導体粉末を被覆したものが前記物質の構造として開示
されている。その他、いろいろな類似した物質が発明さ
れている。たとえば、米国特許３，６８５，０２６号、
５，３９３，５９６号、５，８０７，５０９号などに
は、電圧に対して敏感な物質として、各種の導体、半導
体、または絶縁物質の混合した粉末を接着した物質が開
示されている。これらは、すべて、本発明において使用
することができる。
いる材料層の物質はいろいろ知られているが、その中で
も、電気抵抗の変化に富む酸化亜鉛は有名である。ま
た、米国特許４，７２６，９９１号には、数百Å（ａｎ
ｇｓｔｒｏｍ）以下の厚さの絶縁層に導体、あるいは、
半導体粉末を被覆したものが前記物質の構造として開示
されている。その他、いろいろな類似した物質が発明さ
れている。たとえば、米国特許３，６８５，０２６号、
５，３９３，５９６号、５，８０７，５０９号などに
は、電圧に対して敏感な物質として、各種の導体、半導
体、または絶縁物質の混合した粉末を接着した物質が開
示されている。これらは、すべて、本発明において使用
することができる。
【００２５】また、本発明による積み重ね式過電圧保護
素子に使用する基板の材質は典型的にはセラミックであ
るが、その他、たとえばガラス、シリコン、ウェファ
ー、あるいは高分子物資ダイエレクトリック・コンスタ
ントの低いセラミック材料などで構成してもよい。
素子に使用する基板の材質は典型的にはセラミックであ
るが、その他、たとえばガラス、シリコン、ウェファ
ー、あるいは高分子物資ダイエレクトリック・コンスタ
ントの低いセラミック材料などで構成してもよい。
【００２６】なお、電圧に対して敏感な材料層の厚さは
３μｍから１５０μｍの間でプリントに使用する材料の
性質や、設備および工具などのパラメータを考慮して適
当に設定する。もし、キャパシタンスを、一層小さくし
たいならば、１つのキャパシタンス制限用の低絶縁性ガ
ラス層をプリントすれば満足できる効果が得られる。
３μｍから１５０μｍの間でプリントに使用する材料の
性質や、設備および工具などのパラメータを考慮して適
当に設定する。もし、キャパシタンスを、一層小さくし
たいならば、１つのキャパシタンス制限用の低絶縁性ガ
ラス層をプリントすれば満足できる効果が得られる。
【００２７】図７に本発明による積み重ね式過電圧保護
素子のＩＥＣスタンダード３１０００−４−２による、
８ｋＶサージ電圧に対する放電特性曲線を示す。放電電
流曲線１によれば、最大放電電流は３０Ａで、電圧曲線
３から端子電圧のピークは、３００ｋＶ以下に制限され
ていることが分かる。この実験に使われた、素子の電圧
に対して敏感な材料層の使用材料は、厚さ５０μｍで
０．０１５ｍｍ2の接続孔を有する酸化亜鉛である。
素子のＩＥＣスタンダード３１０００−４−２による、
８ｋＶサージ電圧に対する放電特性曲線を示す。放電電
流曲線１によれば、最大放電電流は３０Ａで、電圧曲線
３から端子電圧のピークは、３００ｋＶ以下に制限され
ていることが分かる。この実験に使われた、素子の電圧
に対して敏感な材料層の使用材料は、厚さ５０μｍで
０．０１５ｍｍ2の接続孔を有する酸化亜鉛である。
【００２８】
【発明の効果】以上説明したように、本発明によれば、
サージ電圧に対する放電開始電圧を低くすることができ
るため、商用周波性の過電圧の継続を遮断して、系統上
の設備を、過電圧から強力に保護することができる。
サージ電圧に対する放電開始電圧を低くすることができ
るため、商用周波性の過電圧の継続を遮断して、系統上
の設備を、過電圧から強力に保護することができる。
【００２９】上記した本発明の実施形態は、各種の形態
に変形でき、本発明に係る特許請求の範囲が上記実施形
態に限定されることはない。よって、特許請求の範囲に
記載の発明に含まれる発明は、すべて、本発明に該当す
る。
に変形でき、本発明に係る特許請求の範囲が上記実施形
態に限定されることはない。よって、特許請求の範囲に
記載の発明に含まれる発明は、すべて、本発明に該当す
る。
【図１】従来のＰＣＢ型キャパシタンスの小さい積み重
ね式過電圧保護素子の断面図である。
ね式過電圧保護素子の断面図である。
【図２】従来の厚膜プリント型微少ギャップのあるキャ
パシタンスの小さい過電圧保護素子の断面図である。
パシタンスの小さい過電圧保護素子の断面図である。
【図３】本発明による、キャパシタンスの小さい積み重
ね式過電圧保護素子の第１の実施形態の断面図である。
ね式過電圧保護素子の第１の実施形態の断面図である。
【図４】本発明による、キャパシタンスの小さい積み重
ね式過電圧保護素子の第２の実施形態の断面図である。
ね式過電圧保護素子の第２の実施形態の断面図である。
【図５】本発明によるキャパシタンスの小さい積み重ね
式過電圧保護素子の製作手順を平面から示す図である。
式過電圧保護素子の製作手順を平面から示す図である。
【図６】本発明によるキャパシタンスの小さい積み重ね
式過電圧保護素子の製作手順を側面から示す図である。
式過電圧保護素子の製作手順を側面から示す図である。
【図７】本発明によるキャパシタンスの小さい積み重ね
式過電圧保護素子の８ｋＶサージ電圧下における放電特
性曲線図である。
式過電圧保護素子の８ｋＶサージ電圧下における放電特
性曲線図である。
１００…ＰＣＢ基板 １１１…銅フォイルの左右電極層 １１２…銅フォイルの左右電極層 １２０…材料層 １３０…保護層 ２００…セラミック基板 ２２０…微少ギャップのあるカットされた緩衡用ガラス
層 ２３１…左右電極層 ２３２…左右電極層 ２４０…電圧に対して敏感な材料層 ２５０…保護層 ３００…セラミック基板 ３１１…プリント式電導性下部電極層 ３１２…プリント式電導性下部電極リード線層 ３２０…電圧に対して敏感な材料層 ３３０…キャパシタンスを制限した低絶縁性ガラス層 ３３１…キャパシタンスを制限した低絶縁性ガラス層 ３３２…キャパシタンスを制限した低絶縁性ガラス層 ３３５…低絶縁性ガラス層上の電極接続孔 ３４０…プリント式電導性上部電極層 ３５０…保護層
層 ２３１…左右電極層 ２３２…左右電極層 ２４０…電圧に対して敏感な材料層 ２５０…保護層 ３００…セラミック基板 ３１１…プリント式電導性下部電極層 ３１２…プリント式電導性下部電極リード線層 ３２０…電圧に対して敏感な材料層 ３３０…キャパシタンスを制限した低絶縁性ガラス層 ３３１…キャパシタンスを制限した低絶縁性ガラス層 ３３２…キャパシタンスを制限した低絶縁性ガラス層 ３３５…低絶縁性ガラス層上の電極接続孔 ３４０…プリント式電導性上部電極層 ３５０…保護層
Claims (7)
- 【請求項１】 過電圧保護素子であって、 基板と、 当該基板の上に形成される電導性下部電極層と、 当該下部電極層の上に形成される電圧に対して敏感な材
料層と、 当該材料層の上に形成される電導性上部電極層と、 からなることを特徴とする、キャパシタンスの小さい積
み重ね式過電圧保護素子。 - 【請求項２】 前記材料層の厚さが、３μｍから１５０
μｍであることを特徴とする、請求項１記載のキャパシ
タンスの小さい積み重ね式過電圧保護素子。 - 【請求項３】 過電圧保護素子であって、 基板と、 当該基板の上に形成される電導性下部電極層と、 当該下部電極層の上に形成される電圧に対して敏感な材
料層と、 当該電圧に対して敏感な材料層の上に形成され、１つの
接続孔がある、キャパシタンスの制限された低絶縁性材
料層と、 前記電圧に対して敏感な材料層の上に形成される電導性
上部電極層と、 からなることを特徴とする、キャパシタンスの小さい積
み重ね式電圧保護素子。 - 【請求項４】 前記電圧に対して敏感な材料層の厚さ
が、３μｍから１５０μｍであることを特徴とする、請
求項３記載のキャパシタンスの小さい積み重ね式過電圧
保護素子。 - 【請求項５】 前記低絶縁材料層に使用する材料が、ガ
ラスであることを特徴とする、請求項３記載のキャパシ
タンスの小さい積み重ね式電圧保護素子。 - 【請求項６】 前記低絶縁材料層に使用する材料が、高
分子物質であることを特徴とする、請求項３記載のキャ
パシタンスの小さい積み重ね式電圧保護素子。 - 【請求項７】 前記低絶縁材料層に使用する材料が、セ
ラミックであることを特徴とする、請求項３記載のキャ
パシタンスの小さい積み重ね式電圧保護素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001151112A JP2002353006A (ja) | 2001-05-21 | 2001-05-21 | キャパシタンスの小さい積み重ね式過電圧保護素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001151112A JP2002353006A (ja) | 2001-05-21 | 2001-05-21 | キャパシタンスの小さい積み重ね式過電圧保護素子 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002353006A true JP2002353006A (ja) | 2002-12-06 |
Family
ID=18996020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2001151112A Pending JP2002353006A (ja) | 2001-05-21 | 2001-05-21 | キャパシタンスの小さい積み重ね式過電圧保護素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2002353006A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009128592A1 (en) * | 2008-04-15 | 2009-10-22 | Lattron Co., Ltd | Esd protective device possible low capacitance and stability special quality and thereof. |
-
2001
- 2001-05-21 JP JP2001151112A patent/JP2002353006A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2009128592A1 (en) * | 2008-04-15 | 2009-10-22 | Lattron Co., Ltd | Esd protective device possible low capacitance and stability special quality and thereof. |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5590122B2 (ja) | Ｅｓｄ保護デバイス | |
| US6160695A (en) | Transient voltage protection device with ceramic substrate | |
| US3898541A (en) | Capacitors and method of adjustment | |
| JP2007037397A (ja) | 過渡電圧抑制装置、過電圧抑制チップ装置、過電圧抑制装置の製造方法、インピーダンス材料及びインピーダンス材料の製造方法 | |
| WO2005059930A3 (en) | Printed circuit embedded capacitors | |
| US20100134235A1 (en) | Esd protector and method of manufacturing the same | |
| KR20100011933A (ko) | 정전기 대책 소자 | |
| WO2008069190A1 (ja) | 静電気対策部品およびその製造方法 | |
| US6498715B2 (en) | Stack up type low capacitance overvoltage protective device | |
| JP2006269876A (ja) | 静電気対策部品 | |
| JP3466411B2 (ja) | チップ抵抗器 | |
| KR20100010020A (ko) | 저 정전용량을 갖는 이에스디 보호소자 | |
| JP2009117735A (ja) | 静電気対策部品およびその製造方法 | |
| JP2002353006A (ja) | キャパシタンスの小さい積み重ね式過電圧保護素子 | |
| JP2008294325A (ja) | 静電気保護素子とその製造方法 | |
| JPH056805A (ja) | チツプ型バリスタ | |
| TW201644034A (zh) | 電路保護裝置及其形成方法 | |
| KR101323145B1 (ko) | 정전기 보호용 반도체 소자의 제조방법 | |
| US20090224213A1 (en) | Variable impedance composition | |
| KR102029471B1 (ko) | 정전 방전 보호 소자 및 이를 구비하는 칩 부품 | |
| CN101548347A (zh) | 防静电部件以及其制造方法 | |
| KR20100018165A (ko) | Ｅｓｄ 방지용 보호 소자의 제조방법 및 그 보호 소자 | |
| EP1494284A1 (en) | Overvoltage protection device | |
| WO2022091644A1 (ja) | チップ抵抗器 | |
| CN2475102Y (zh) | 叠合式低电容过电压保护元件 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040902 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040907 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20041129 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20041202 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050118 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20050222 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050713 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050712 |