JP2010147791A - 積層電子部品及び電子デバイス - Google Patents

Abstract

【課題】シールド用金属ケースによる特性変動を抑制でき、しかも、小型化及び低背化を図りつつ、Ｑ特性を向上させ、導体損失を低減させることの可能な積層電子部品及びそれを用いた電子デバイスを提供すること。
【解決手段】内部電極２１〜２６のそれぞれは、誘電体基体１の内部に、間隔を隔てて埋設されている。上面電極３は、取り付け面となる下面１６と対向し、かつ、内部電極２１〜２６の電極面と直交する上面１５に設けられている。
【選択図】図１

Description

本発明は、積層電子部品及びこの積層電子部品を組み込んだ電子デバイスに関する。

移動体通信器に用いられる共振器、フィルタ、又は、各種ＬＣ複合電子部品等の積層電子部品は、一般に、誘電体基体の内部に、キャパシタンスやインダクタンスを生じさせる内部電極、及び、接地電極を有し、誘電体基体の側面などの外面に、これらの電極に導通させた端子電極を備える。この種の積層電子部品は、内部電極又は接地電極を形成した誘電体シートを順次に積層する製造プロセスを経て製造されるので、内部電極及び接地電極は、積層方向に誘電体シートの厚み間隔を隔てて積層される。

しかし、この一般的な従来の積層電子部品では、低背化や小型化の要求に応えるために、は、電極間の間隔を狭くしなければならず、そうすると、導体損失が増加し、Ｑ特性が悪くなり、挿入損失が大きくなる。

上述した問題点を回避する手段として、例えば特許文献１は、誘電体フィルタ支持体の主面に対して前記第１の主面を対向させるように形成されている積層型誘電体フィルタにおいて、前記ストリップライン導体層及び前記グランド導体層が前記第１の主面に対して垂直方向に延びるように配置されている積層型誘電体フィルタ、即ち、縦型積層誘電体フィルタを開示している。

特許文献１に開示された縦型積層誘電体フィルタによれば、回路基板などに実装した場合、内部電極や接地電極が、回路基板面に対して垂直な方向に延びるように配置されることになるので、電極間間隔の大小が回路基板面からの積層型誘電体フィルタの高さに無関係になる。この結果、低背化を図りつつ、Ｑ特性を向上させ、導体損失を低減させることが可能になる。

ところが、この種の積層電子部品がユーザに供給された場合、ユーザ側では、積層電子部品を回路基板上に搭載した上で、その全体を金属ケースで覆い、シールドを施す実装構造をとることが多い。このような金属ケースシールド構造のもとでは、積層電子部品と金属ケースとの間に発生する電磁結合により、実装時の積層電子部品の特性が、金属ケースのない状態で得られた特性と異なってしまうことがある。

積層電子部品と金属ケースとの間の電磁結合は、積層電子品の外面と金属ケースの内面との間の間隔の大小に依存するので、積層電子部品と金属ケースの内壁面との間に、大きな間隔を設定できるのであれば、上述した問題は、実用上、無視することもできよう。

しかし、実際には、小型化、低背化の要求から、金属ケースにも低背化、小型化がもとめられ、積層電子部品と金属ケースの内壁面との間の間隔も狭くならざるを得ず、実装時の積層電子部品の特性、即ち、ユーザ側で見た特性が、金属ケースのない状態で得られた特性、即ちメーカ側で測定した特性と異なってしまい、メーカ側でユーザ側の要求特性を保証することができなくなってしまう。しかも、特性に影響を与える間隔は、金属ケースの大きさの変動や取り付け構造の巧拙等によっても変動する。
特開平１０−３３５９０５号公報

本発明の課題は、シールド用金属ケースによる特性変動を抑制しえる積層電子部品及びそれを用いた電子デバイスを提供することである。

本発明のもう１つの課題は、小型化及び低背化を図りつつ、Ｑ特性を向上させ、導体損失を低減させることの可能な積層電子部品及びそれを用いた電子デバイスを提供することである。

上述した課題を解決するため、本発明に係る積層電子部品は、誘電体基体と、複数の内部電極と、上面電極とを含む。前記内部電極のそれぞれは、前記誘電体基体の内部に、間隔を隔てて埋設されている。前記上面電極は、取り付け面となる下面と対向し、かつ、前記内部電極の電極面に対して垂直となる上面に設けられている。

本発明に係る積層電子部品は、回路基板及び金属ケースと組み合わされ、電子デバイスを構成する。前記積層電子部品は、前記下面が、前記回路基板の一面に向き合う関係で、前記回路基板の前記一面上に搭載される。前記金属ケースは、前記回路基板の前記一面上に取り付けられ、前記積層電子部品の全体を間隔を隔てて覆う。

本発明にかかる積層電子部品において、取り付け面となる下面と対向する上面が、内部電極の電極面と直交するから、いわゆる縦型積層電子部品が得られる。したがって、回路基板に実装した場合、電極間間隔の大小が回路基板面からの積層電子部品の高さに無関係になる。この結果、低背化を図りつつ、Ｑ特性を向上させ、導体損失を低減させることが可能になる。

しかも、上面電極は、取り付け面となる下面と対向する上面に設けられているから、当該積層電子部品を回路基板に実装し、金属ケースによって覆った場合、上面電極が金属ケースの上部内面と向き合う配置になる。この配置によれば、上面電極により、積層電子部品と金属ケースとの間の電磁結合を抑制することができる。このため、電磁結合による積層電子部品の特性変動を抑制することが可能になる。

縦型積層電子部品の内部電極構造は様々である。誘電体シートの一面上に内部電極を形成し、これを積層した一般的な積層電子部品の場合には、前記内部電極のそれぞれは、前記誘電体基体の内部に、間隔を隔てて一方向に積層された構造になる。この場合には、前記上面電極は、前記内部電極の積層方向と直交する上面に設けられることになる。

内部電極は、筒状または柱状の形状を採ることもあり、この場合には、内部電極の軸方向の面に、上面電極が位置することになる。

上面電極の形成される上面は、内部電極に流れる電流の作る磁界に対して平行となる面と定義することもできる。

以上述べたように、本発明によれば、金属ケース付加による特性変動を抑制しえる積層電子部品及びそれを用いた電子デバイスを提供することができる。また、小型化及び低背化を図りつつ、Ｑ特性を向上させ、導体損失を低減させることの可能な積層電子部品及びそれを用いた電子デバイスを提供することができる。

図１は、本発明に係る積層電子部品の構造を概略的に示す斜視図で、内部電極配置に焦点を合せ、誘電体基体を透視した状態で示してある。図２は、図１に示した積層電子部品において、端子電極配置に焦点をあわせた斜視図である。図３は、図１及び図２に示した積層電子部品の電気的等価回路図で、誘電体フィルタの例を示している。もっとも、本発明は、誘電体フィルタに限らず、誘電体共振器、ＬＣ複合電子部品又はデュプレクサなどにも適用できる。

図を参照すると、この実施の形態の積層電子部品は、誘電体基体１と、複数の内部電極２１〜２６と、上面電極３と、複数の端子電極４１〜４３とを含む。

誘電体基体１は、セラミック誘電体材料を用いて構成されたもので、幅Ｘ１、奥行Ｙ１及び高さＺ１を持つ六面体である。幅方向Ｘの両側には、側面１１、１２があり、奥行方向Ｙの両側には側面１３、１４があり、高さ方向Ｚに上面１５及び下面１６がある。一面に電極パターンを形成した誘電体シートを、必要枚数だけ積層する一般的なシート積層法に従って製造することを前提にすると、幅方向Ｘが積層方向に一致し、上面１５及び下面１６は、積層方向（Ｘ）と直交する高さ方向Ｚに位置することになる。誘電体基体１を構成するセラミック誘電体材料としては、これまで提案され、これから提案されることのある材料を適宜用いることができる。

内部電極２１〜２６のそれぞれは、誘電体基体１の内部に、間隔を隔てて埋設されている。内部電極２１〜２６のパターン形状、枚数、電極間間隔は、求められる積層電子部品の種類、回路構成等によって、様々である。この実施の形態は、誘電体フィルタに最低限必要な存在として、内部電極２１〜２６を示したものである。内部電極２１〜２６は、共振回路を構成するための共振用内部電極２２、２３、２５と、接地電極２１、２４、２６とを含んでいる。共振用内部電極２１〜２６は、接地電極２１、２４、２６と組み合わされて、共振器Ｑ１〜Ｑ３を構成する。接地電極２１、２４、２６は、図示しない貫通導体などにより、互いに電気的に導通がとられている。

上面電極３は、取り付け面となる下面１６と対向する上面１５に設けられている。既に述べたように、一面に電極パターンを形成した誘電体シートを、必要枚数だけ積層する一般的なシート積層法に従って製造することを前提にすると、幅方向Ｘが積層方向に一致し、上面１５は、積層方向（Ｘ）と直交する高さ方向Ｚに位置することになるから、上面電極３は、内部電極２１〜２６の電極面に対して直交する関係になる。図示は省略するが、上面電極３は、その周縁と誘電体基体１の上面１５の外周縁との間に、ギャップを有するように、上面１５の平面積よりも少し小さめに形成してもよい。

端子電極４１〜４３は、一端が誘電体基体１の奥行方向Ｙの側面１３の高さ方向Ｚの中間部に位置し、その位置から、側面１３を通って下面１６に至り、さらに下面１６を通り、下面１６から側面１４の高さ方向Ｚに立ち上がり、他端部が側面１４の高さ方向Ｚの中間部で終わるいわゆる帯状に配置されている。端子電極４１〜４３のうち、端子電極４１、４２は入出力端子を構成し、側面１３の面上で共振用内部電極２２、２５に接続されている。端子電極４２は、接地用端子電極として、側面１３の面上で接地用内部電極２３に接続されている。端子電極４１〜４３は、互いに間隔を隔てて配置されている。

図３を参照すると、共振用内部電極２２による共振器Ｑ１、共振用内部電極２３による共振器Ｑ２及び共振用内部電極２５による共振器Ｑ３を、キャパシタＣ１２，Ｃ１３により、順次に結合した回路が構成される。共振器Ｑ１〜Ｑ３は、接地電極２１、２４及び２６にそれぞれ接続される。また、共振器Ｑ１〜Ｑ３と上面電極３との間には、キャパシタＣ３１〜Ｃ３３が生じる。更に、入出力端子となる端子電極４１、４３の間に、キャパシタＣｐが生じる。もっとも、図３は、本発明に係る積層電子部品の単なる一例を示すに過ぎず、これに限定する趣旨ではない。

図示は、省略したが、上面電極３は、内部電極２１〜２６は、筒状または柱状の形状を採ることもあり、この場合には、内部電極２１〜２６の軸方向の面に、上面電極３が位置することになる。また、上面電極３の形成される上面１５は、内部電極２１〜２６に流れる電流の作る磁界に対して平行となる面と定義することもできる。

本発明に係る積層電子部品は、回路基板及び金属ケースと組み合わされ、電子デバイスを構成する。図４は、その一例を示す図である。図４において、積層電子部品５は、上面１５とは反対側の下面１６が、回路基板６の一面に向き合う関係で、回路基板６の一面上に搭載され、端子電極４１〜４３が、回路基板６の一面上に設けられた導体パターン６１にはんだ付けなどの手段によって接続されている。シールド用の金属ケース７は、回路基板６の一面上に取り付けられ、積層電子部品５の全体を、間隔を隔てて覆う。図示実施例では、高さＺ１の積層電子部品３を、内面高さＺ２の金属ケース７で覆い、積層電子部品５の上面電極３と金属ケース７の内面との間に、間隔ΔＺ（=Ｚ２-Ｚ１）を生じさせてある。積層電子部品５の全周と金属ケース７の内面との間にも、同様の間隔を生じさせてある。

ここで、内部電極２１〜２６の電極面が、上面１５に対して直交するから、縦型積層電子部品５が得られる。したがって、回路基板６に実装した場合、電極間間隔の大小が、回路基板６の一面からの積層電子部品５の高さに無関係になる。この結果、低背化を図りつつ、Ｑ特性を向上させ、導体損失を低減させることが可能になる。

しかも、上面電極３は、取り付け面となる下面１６と対向する上面１５に設けられているから、当該積層電子部品５を回路基板６に実装し、金属ケース７によって覆った場合、上面電極３が金属ケース７の上部内面と向き合う配置になる。この配置によれば、上面電極３により、積層電子部品５と金属ケース７との間の電磁結合を抑制することができる。このため、電磁結合による積層電子部品５の特性変動を抑制することが可能になる。特性変動抑制効果は、積層電子部品５の上面電極３と金属ケース７の内面との間の間隔ΔＺ（=Ｚ２-Ｚ１）によって異なる。間隔ΔＺを大きくすると、特性変動を抑制する方向となるが、低背化・小型化に反する方向でもある。間隔ΔＺを小さくすると、逆の結果になる。したがって、充足すべき低背化・小型化の中で、特性変動抑制に効果のある間隔ΔＺの範囲を見出す必要がある。

図５は、上面電極を持たない積層電子部品（誘電体フィルタ）の周波数-通過特性図、図６は本発明に係る積層電子部品（誘電体フィルタ）の周波数-通過特性図である。何れも、シミュレーションデータである。積層電子部品（誘電体フィルタ）は、図３に示した電気的等価回路を有し、そのディメンションは、幅Ｘ１＝１．６５ｍｍ、奥行Ｙ１＝０．８ｍｍ，高さＺ１＝０．６５ｍｍである。接地端子電極４２の幅は０．５ｍｍ、入出力端子電極４１、４２の幅は０．２ｍｍである。この積層電子部品（誘電体フィルタ）を、金属ケースで覆った（図４参照）。

図５を参照すると、上面電極を持たない従来品では、間隔Δが０．６３ｍｍ〜０．８３ｍｍの範囲で変化すると、低周波数側の極が約３００ＭＨｚ程度変動するとともに、高周波数側の極が約６００ＭＨｚも変動する。

これに対して、上面電極を有する本発明に係る積層電子部品（誘電体フィルタ）では、間隔Δが０．６３ｍｍ〜０．８３ｍｍの範囲で変化しても、低周波数側の極はほとんど動かず、高周波数側の極も、約２００ＭＨｚ程度変動するに留まる。

以上、好ましい実施例を参照して本発明の内容を具体的に説明したが、本発明の基本的技術思想及び教示に基づいて、当業者であれば、種々の変形態様を採り得ることは自明である。

本発明に係る積層電子部品の構造を概略的に示す斜視図である。 図１に示した積層電子部品において端子電極配置に焦点をあわせた斜視図である。 図１及び図２に示した積層電子部品の電気的等価回路図である。 本発明に係る電子デバイスの部分断面図である。 上面電極を持たない積層電子部品（誘電体フィルタ）の周波数-通過特性図である。。 本発明に係る積層電子部品（誘電体フィルタ）の周波数-通過特性図である。。

符号の説明

１ 誘電体基体
２１〜２６ 内部電極
３ 上面電極
４１〜４３ 端子電極
５ 積層電子部品
６ 回路基板
７ 金属ケース
Ｑ１，Ｑ２、Ｑ３ 共振器

Claims (6)

1. 誘電体基体と、複数の内部電極と、上面電極とを含む積層電子部品であって、
   前記内部電極のそれぞれは、前記誘電体基体の内部に、間隔を隔てて埋設されており、
   前記上面電極は、取り付け面となる下面と対向し、かつ、前記内部電極の電極面と直交する上面に設けられている、
   積層電子部品。
2. 誘電体基体と、複数の内部電極と、上面電極とを含む積層電子部品であって、
   前記内部電極のそれぞれは、前記誘電体基体の内部に、間隔を隔てて一方向に積層されており、
   前記上面電極は、取り付け面となる下面と対向し、かつ、前記内部電極の積層方向と直交する上面に設けられている、
   積層電子部品。
3. 請求項１又は２に記載された積層電子部品であって、前記上面電極は、前記上面の全体を覆っている、積層電子部品。
4. 請求項１又は２に記載された積層電子部品であって、前記上面電極は、その周縁と前記上面の周縁との間に、ギャップを有している積層電子部品。
5. 請求項１乃至４の何れかに記載された積層電子部品であって、誘電体共振器又は誘電体フィルタの何れかである、積層電子部品。
6. 積層電子部品と、回路基板と、金属ケースとを含む電子デバイスであって、
   前記積層電子部品は、請求項１乃至５の何れかに記載されたものであって、前記下面が、前記回路基板の一面に向き合う関係で、前記回路基板の前記一面上に搭載されており、
   前記金属ケースは、前記回路基板の前記一面上に取り付けられ、前記積層電子部品の全体を間隔を隔てて覆っている、
   電子デバイス。

Images