CN100570946C - 电路装置和使用于该电路装置的基板 - Google Patents

电路装置和使用于该电路装置的基板 Download PDF

Info

Publication number
CN100570946C
CN100570946C CNB2006101725193A CN200610172519A CN100570946C CN 100570946 C CN100570946 C CN 100570946C CN B2006101725193 A CNB2006101725193 A CN B2006101725193A CN 200610172519 A CN200610172519 A CN 200610172519A CN 100570946 C CN100570946 C CN 100570946C
Authority
CN
China
Prior art keywords
conductor plate
conductor
electric current
plate
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CNB2006101725193A
Other languages
English (en)
Other versions
CN1992425A (zh
Inventor
二木一也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1992425A publication Critical patent/CN1992425A/zh
Application granted granted Critical
Publication of CN100570946C publication Critical patent/CN100570946C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0014—Capacitor filters, i.e. capacitors whose parasitic inductance is of relevance to consider it as filter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/70—Energy storage systems for electromobility, e.g. batteries

Abstract

本发明提供一种可通过减小电感来减小阻抗的电元件。导体板(11、12、21～23)分别形成在层叠的电介质层(1～5)的主面。侧阳极电极(10A、10B)与导体板(11、12)连接，侧阴极电极(20A、20B、20C、20D)与导体板(21～23)连接。阳极电极(10C、10D)分别与侧阳极电极(10A、10B)连接。阴极电极(10E)与侧阴极电极(20A、20B)连接，阴极电极(20F)与侧阴极电极(20C、20D)连接。在导体板(11、12)与导体板(21～23)中流过方向相反的电流。在导体板(11、12)与导体板(21～23)之间的重复部分中，将电流流动的方向的长度设定为与电流流动的方向垂直的方向的长度以上。

Description

电路装置和使用于该电路装置的基板
技术领域
本发明涉及电路装置和使用于该电路装置的基板，尤其涉及在宽频带下具有良好的频率特性的噪声滤波功能的电路装置和使用于该电路装置的基板。
背景技术
近年来，LSI(Large Scale Integrated circuit)等数字电路技术不仅使用于计算机和通信相关设备中，还使用于家电产品和车载用设备中。
并且，在LSI等中所产生的高频电流并不停留在LSI附近，而向印刷电路基板等安装电路基板内的宽范围扩散，并且与信号布线和接地布线感应耦合而从信号电缆等作为电磁波泄漏。
将现有的模拟电路的一部分置换为数字电路的电路、和具有模拟输入输出的数字电路等混合了模拟电路和数字电路的电路中，数字电路对模拟电路的电磁干扰问题变得越来越深刻。
作为该问题的对策，从供电系统将作为高频电流的产生源的LSI分离为高频波、即电源去耦(decoupling)方法是有效的。并且，公知传送线路型噪声滤波器作为使用了该电源去耦方法的噪声滤波器(专利文献1)。
该传送线路型噪声滤波器具备第一和第二导电体、电介质层、以及第一和第二阳极。并且，每个第一和第二导电体形成为板状形状，电介质层配置在第一和第二导电体之间。
第一阳极与在第一导电体的长度方向的一端连接，第二阳极与在第一导电体的长度方向的另一端连接。第二导电体作为用于连接在基准电位的阴极发挥功能。此外，第一导电体、电介质层和第二导电体构成电容器。而且，第一导电体的厚度设定为可实质性地抑制因流过第一导电体的电流的直流成分而产生的温度上升。
而且，传送线路型噪声滤波器连接在电源与LSI之间，其使来自电源的电流通过由第一阳极、第一导电体和第二阳极构成的路径向LSI流动，并且使在LSI中所产生的交流电流衰减。
这样，传送线路型噪声滤波器是具有电容器的结构、并且将构成电容器的两个电极的第一和第二导电体用作传送线路的噪声滤波器。
但是，传送线路型噪声滤波器具有通过(电感/电容)1/2表示的阻抗，并且没有采用减小电感的方法。此外，阻抗随着频率变高从电容所支配的区域转移到电感所支配的区域。其结果，在现有的传送线路型噪声滤波器中存在：不能实现比由传送线路型噪声滤波器原来所具有的电感来决定的阻抗低的阻抗的问题。
专利文献1：特开2004-80773号公报。
发明内容
本发明为了解决上述问题而提出的，其目的在于提供一种可通过减小电感来减小阻抗的电路装置。
此外，本发明的另一目的在于，提供一种使用于可通过减小电感来能够减小阻抗的电路装置的基板。
根据本发明，电路装置具备基板和电元件。基板具有第一导体板。电元件形成在基板上。而且，电元件包括n(n为正整数)个第二导体板和m(m是正整数)个第三导体板。n个第二导体板的各个使第一电流从电源一侧向电负载电路一侧流动。m个第三导体板，与n个第二导体板交互地层叠，并且各个使作为第一电流的返回电流的第二电流从电负载电路一侧向电源一侧流动。第一导体板，使从电负载电路一侧接收到的第二电流流过m个第三导体板的每一个的一端，并且使从m个第三导体板的每一个的另一端接收到的第二电流向电源一侧流动。在第一和第二电流分别流过n个第二导体板和m个第三导体板时，n个第二导体板具有比自感小的电感。在第二导体板与第三导体板之间的重复部分中，将在与第一和第二电流流动的方向垂直的方向的第二和第三导体板的长度设为W，将在第一和第二电流流动的方向的第二和第三导体板的长度设为L时，W≥L成立。第二电流包括：流过m个第三导体板的第一电流成分；和流过第一导体板的第二电流成分。第一导体板包括：第一平板构件，与m个第三导体板的每一个的一端电连接；第二平板构件，与m个第三导体板的每一个的另一端电连接；和电流抑制部，设置在第一和第二平板构件之间，并且使第二电流成分小于第一电流成分。
作为优选，电流抑制部使第二电流成分成为零。
此外，根据本发明，电路装置具备基板和电元件。基板具有第一导体板。电元件形成在基板上。而且，电元件包括n(n为正整数)个第二导体板和m(m是正整数)个第三导体板。n个第二导体板的各个使第一电流从电源一侧向电负载电路一侧流。m个导体板，与n个第二导体板交互地层叠，并且各个使作为第一电流的返回电流的第二电流从电负载电路一侧向电源一侧流。第一导体板，使从电负载电路一侧接收到的第二电流流过m个第三导体板的每一个的一端，并且使从m个第三导体板的每一个的另一端接收到的第二电流向电源一侧流。在第一和第二电流分别流过n个第二导体板和m个第三导体板时，n个第二导体板具有比自感小的电感。在第二导体板与第三导体板之间的重复部分中，将在与第一和第二电流流动的方向垂直的方向的第二和第三导体板的长度设为W，将在第一和第二电流流动的方向的第二和第三导体板的长度设为L时，W≥L成立。第一导体板包括：第一平板构件，与m个第三导体板的每一个的一端电连接；和第二平板构件，与m个第三导体板的每一个的另一端电连接，并且与第一平板构件分离。
根据该发明，电路装置具备：n(n为正整数)个第一导体板和m(m是正整数)个第二导体板。n个第一导体板的各个使第一电流从电源一侧向电负载电路一侧流。m个第二导体板，与n个第一导体板交互地层叠，并且各个使作为第一电流的返回电流的第二电流从电负载电路一侧向电源一侧流动。在第一和第二电流分别流过n个第一导体板和m个第二导体板时，n个第一导体板具有比自感小的电感。在第一导体板与第二导体板之间的重复部分中，将在与第一和第二电流流动的方向垂直的方向的第一和第二导体板的长度设为W，将在第一和第二电流流动的方向的第一和第二导体板的长度设为L时，L≥W成立。
作为优选，电路装置还具备基板。基板具有第三导体板。n个第一导体板和m个第二导体板形成在基板上。第二电流包括：流过m个第二导体板的第一电流成分；和流过第三导体板的第二电流成分。第三导体板包括：第一平板构件，与m个第二导体板的每一个的一端电连接；第二平板构件，与m个第二导体板的每一个的另一端电连接；和电流抑制部，设置在第一和第二平板构件之间，并且使第二电流成分小于第一电流成分。
作为优选，电流抑制部使第二电流成分成为零。
作为优选，电路装置还具备基板。基板具有第三导体板。n个第一导体板和m个第二导体板形成在基板上。第三导体板包括：第一平板构件，与m个第二导体板的每一个的一端电连接；和第二平板构件，与m个第二导体板的每一个的另一端电连接，并且与第一平板构件分离。
作为优选，将第一平板构件与第二平板构件之间的间隔设定为相对大的值。
作为优选，电路装置还具备配置有n个第一导体板和m个第二导体板的基板。而且，基板包括：在一个主面形成的第三导体板和第一至第三狭缝。第一狭缝，将与n个第一导体板的每一个的一端连接的第一导体部分形成在一个主面。第二狭缝，将与n个第一导体板的每一个的另一端连接的第二导体部分形成在一个主面。和第三狭缝，配置在第一狭缝与第二狭缝之间，并且将与m个第二导体板的每一个的两端分别连接的第三和第四导体部分形成在一个主面。
作为优选，基板还包括第四狭缝，第四狭缝在与第二电流流动的方向大致垂直的方向从第三狭缝延伸。
作为优选，基板还包括第五狭缝，第五狭缝形成在第四狭缝的两端，并且在与第四狭缝形成规定角度的方向延伸。
根据本发明，基板是相对减小电元件的阻抗的基板。电元件包括n(n为正整数)个第一导体板和m(m是正整数)个第二导体板。n个第一导体板的各个使第一电流从电源一侧向电负载电路一侧流动。m个第二导体板，与n个第一导体板交互地层叠，并且各个使作为第一电流的返回电流的第二电流从电负载电路一侧向电源一侧流动。在第一和第二电流分别流过n个第一导体板和m个第二导体板时，n个第一导体板具有比自感小的电感。基板具备电介质、第三导体板和第四导体板。第三导体板，配置在电介质的一个主面，并且与m个第二导体板的每一个的一端连接。第四导体板，与第三导体板以规定的间隔配置在电介质的一个主面，并且与m个第二导体板的每一个的另一端连接。
作为优选，基板还具备第一信号线和第二信号线。第一信号线，配置在电介质的一个主面，并且与n个第一导体板的每一个的一端连接。第二信号线，配置在设置有第一信号的一个主面，并且与n个第一导体板的每一个的另一端连接。而且，第三和第四导体板，配置在与第一和第二信号线相同的一个主面。
作为优选，第三导体板由配置在第一信号线的两侧的第一和第二平板构件构成。第四导体板由配置在第二信号线的两侧的第三和第四平板构件构成。
作为优选，基板还具备第一信号线和第二信号线。第一信号线，配置在电介质的一个主面，并且与n个第一导体板的每一个的一端连接。第二信号线，配置在设置有第一信号线的一个主面，并且与n个第一导体板的每一个的另一端连接。而且，第三和第四导体板配置在与第一和第二信号线不同的一个主面。
作为优选，基板还具备第一信号线和第二信号线。第一信号线，配置在电介质的一个主面，并且与n个第一导体板的每一个的一端连接。第二信号线，配置在设置有第一信号线的一个主面，并且与n个第一导体板的每一个的另一端连接。第三导体板包括第一至第三平板构件。第一和第二平板构件，在与第一信号线相同的一个主面配置在第一信号线的两侧。第三平板构件，配置在与第一信号线不同的一个主面。第四导体板包括第四至第六平板构件。第四和第五平板构件，在与第二信号线相同的一个主面配置在第二信号线的两侧。第六平板构件，配置在与第二信号线不同的一个主面。
作为优选，电介质由层叠的多个电介质构成。第三导体板由配置在各电介质的表里的多个第一平板构件构成。第四导体板由配置在各电介质的表里的多个第二平板构件构成。
作为优选，基板还具备第一信号线和第二信号线。第一信号线，配置在多个电介质之中设置在最上侧的电介质的一个主面，并且与n个第一导体板的每一个的一端连接。第二信号线，配置在设置有第一信号线的一个主面，并且与n个第一导体板的每一个的另一端连接。而且，多个第一平板构件之中，配置在设置于最上侧的电介质的一个主面的平板构件，由配置在第一信号线的两侧的第一和第二平板部分构成。此外，在多个第二平板构件中，配置在设置于最上侧的电介质的一个主面的平板构件，由配置在第二信号线的两侧的第三和第四平板部分构成。
作为优选，将规定间隔设定为相对大的值。
根据本发明，基板是相对减小电元件的阻抗的基板。电元件包括n(n为正整数)个第一导体板和m(m是正整数)个第二导体板。n个第一导体板的各个使第一电流从电源一侧向电负载电路一侧流动。m个第二导体板，与n个第一导体板交互地层叠，并且各个使作为第一电流的返回电流的第二电流从电负载电路一侧向电源一侧流动。在第一和第二电流分别流过n个第一导体板和m个第二导体板时，n个第一导体板具有比自感小的电感。基板具备电介质、第三导体板和第一至第三狭缝。第三导体板，配置在电介质的一个主面。第一狭缝，将与n个第一导体板的每一个的一端连接的第一导体部分形成在一个主面。第二狭缝，将与n个第一导体板的每一个的另一端连接的第二导体部分形成在一个主面。第三狭缝，配置在第一狭缝与第二狭缝之间，并且将与m个第二导体板的每一个的两端分别连接的第三和第四导体部分形成在一个主面。
作为优选，基板还包括第四狭缝，第四狭缝在与第二电流流动的方向大致垂直的方向从第三狭缝延伸。
作为优选，基板还包括第五狭缝，第五狭缝形成在第四狭缝的两端，并且在与第四狭缝形成规定角度的方向延伸。
根据本发明，在电路装置中，使第一电流从电源一侧向电负载电路一侧流的n个第一导体板、与使作为第一电流的返回电流的第二电流从电负载电路一侧向电源一侧流动的第二导体板之间的重复部分，在第一和第二电流的流动方向具有大致长方形的形状。其结果，n个第一导体板与m个第二导体板之间的磁耦合相对增强，从而n个第一导体板的每一个的有效电感变得比第一导体板的自感小。
从而，根据本发明，可通过减小电感来减小电路装置的阻抗。
此外，根据本发明，由于电路装置具备将返回电流引到m个的第三导体板的基板，因此n个第二导体板与m个第三导体板之间的磁耦合相对增强，从而n个第二导体板的每一个的有效电感变得比第二导体板的自感小。
从而，根据本发明，可通过减小电感来减小电路装置的阻抗。
附图说明
图1是表示根据本发明的实施方式1的电路装置的结构的概略图。
图2是用于说明图1所示的电介质层和导体板的尺寸的图。
图3是相邻的两个导体板的俯视图。
图4是图1所示的电路装置的剖面图。
图5是用于说明图1所示的电路装置的制造方法的第一工序图。
图6是用于说明图1所示的电路装置的制造方法的第二工序图。
图7是用于说明图1所示的电路装置的功能的立体图。
图8是用于说明由流过导线的电流而生成的磁通量密度的图。
图9是用于说明在两个导线之间产生了磁干扰时的有效电感的图。
图10是用于说明图1所示的电路装置的电感变小的机构的概念图。
图11是表示图1所示的电路装置的阻抗的频率依赖性的图。
图12是表示图1所示的电路装置的使用状态的概念图。
图13是表示根据实施方式2的电路装置的结构的概念图。
图14是表示图13所示的基板的结构的立体图。
图15是用于详细说明图13所示的电路装置的立体图。
图16是图15所示的电路装置的剖面图。
图17是表示图15所示的电路装置的阻抗的频率依赖性的图。
图18是表示图15所示的两个导体板之间的电分离度与频率之间的关系的图。
图19是表示图13所示的基板的结构的另一立体图。
图20是表示图13所示的基板的结构的其他另一立体图。
图21是表示图13所示的基板的结构的其他另一立体图。
图22是表示图13所示的基板的结构的其他另一立体图。
图23是表示图13所示的基板的结构的其他另一立体图。
图24是表示根据实施方式3的电路装置的结构的概念图。
图25是相邻的两个导体板的其他俯视图。
图26是表示图24所示的电路装置的阻抗的频率依赖性的图。
图27是表示图13所示的基板的另一结构的俯视图。
图28是表示使用了图27所示的基板的电路装置的阻抗与频率之间的关系的图。
图29是表示图13所示的基板的其他另一结构的俯视图。
图30是表示阻抗相对于使用图29所示的基板制作了电路装置时的由三个狭缝构成的狭缝的长度而变化的图。
图31是表示图13所示的基板的其他另一结构的俯视图。
图32是表示图31所示的狭缝长度与S21之间的关系的图。
图33是表示图13所示的基板的其他另一结构的俯视图。
图34是表示图13所示的基板的其他另一结构的俯视图。
图35是表示图13所示的基板的其他另一结构的俯视图。
图36是表示图13所示的基板的其他另一结构的俯视图。
图37是表示图13所示的基板的其他另一结构的俯视图。
图38是图37所示的线XXXVIII-XXXVIII之间的基板的剖面图。
图中：1～5-电介质层；5A、201A、201B、211A、211B-主面；10A、10B-侧阳极电极；10C、10D-阳极电极；11、11A、12、12A、21～23、21A～23A、204、205、212、213、301、401、403、405、407-导体板；20、20A-重复部分；20A、20B、20C、20D-侧阴极电极；20E、20F-阴极电极；90-电源；91、111-正极端子；92、112-负极电极；100、101、102-电路装置；100B-侧面；100C-底面；100D-正面；100E-背面；110-CPU；121～124-引线；200、200A、200B、200C、200D、200E、200F、200G、200H、200J、200K、200L、200M、200N、200P、200Q、200R-基板；201、211-电介质；202、203-信号线；206～208-导体；220-电流抑制部；302～304、312～324、411～414-狭缝；305～308、325～328、415～421、426-导体部分；309～311、423～426-过孔；402、404、406-电介质。
具体实施方式
参照附图，对本发明的实施方式进行详细的说明。另外，在图中对相同或者相当部分赋予相同符号，并且没有重复其说明。
(实施方式1)
图1是表示根据本发明的实施方式1的电路装置的结构的概略图。参照图1，根据本发明的实施方式1的电路装置100具备：电介质层1～5；导体板11、12、21～23；侧(side)阳极电极10A、10B；阳极电极10C、10D；侧阴极电极20A、20B、20C、20D；和阴极电极20E、20F。
电介质层1～5依次层叠。导体板11、12、21～23的每一个形成为平板形状。而且，导体板21配置在电介质层1、2之间，导体板11配置在电介质层2、3之间。导体板22配置在电介质层3、4之间，导体板12配置在电介质层4、5之间，导体板23配置在电介质层5的一个主面5A。其结果，电介质层1～5分别支撑导体板21、11、22、12、23。
侧阳极电极10A与导体板11、12的一端连接，并形成在电路装置100的侧面100A(由电介质层1～4的侧面构成的侧面)。侧阳极电极10B与导体板11、12的另一端连接，并形成在与电路装置100的侧面100A对置的侧面100B(由电介质层1～4的侧面构成的侧面)。其结果，侧阳极电极10B与侧阳极电极10A对置而配置。
阳极电极10C配置在电路装置100的底面100C，并且与侧阳极电极10A连接。阳极电极10D配置在电路装置100的底面100C，并且与侧阳极电极10B连接。
侧阴极电极20A在导体板21～23的一端侧与导体板21～23连接，并且配置在电路装置100的正面100D。侧阴极电极20B在导体板21～23的一端侧与导体板21～23连接，并且配置在与电路装置100的正面100D对置的背面100E。由此，侧阴极电极20B与侧阴极电极20A对置而配置。
侧阴极电极20C在导体板21～23的另一端侧与导体板21～23连接，并且配置在电路装置100的正面100D。侧阴极电极20D在导体板21～23的另一端侧与导体板21～23连接，并且配置在与电路装置100的正面100D对置的背面100E。由此，侧阴极电极20D与侧阴极电极20C对置而配置。
阴极电极20E与侧阴极电极20A、20B连接，并且配置在电路装置100的底面100C。阴极电极20F与侧阴极电极20C、20D连接，并且配置在电路装置100的底面100C。
这样，电路装置100构成为导体板11、12、21～23夹住电介质层1～5而交互配置的构造，并且具有两个阳极电极10C、10D和两个阴极电极20E、20F。
电介质层1～5的每一层由例如钛酸钡(BaTiO3)构成，侧阳极电极10A、10B、阳极电极10C、10D、导体板11、12、21～23、侧阴极电极20A、20B、20C、20D和阴极电极20E、20F的每一个由例如镍(Ni)构成。
图2是用于说明图1所示的电介质层1、2和导体板11、21的尺寸的图。参照图2，电介质层1、2的每一层在导体板11、21的电流流动方向DRI上具有长度L1、在与方向DRI垂直的方向DR2上具有宽度W1，并且具有厚度D1。长度L1设定为例如15mm，宽度W1设定为例如13mm，并且宽度D1设定为例如25μm。
导体板11具有长度L1和宽度W2。而且，宽度W2设定为例如11mm。此外，导体板21具有长度L2和宽度W1。而且，长度L2设定为例如13mm。此外，导体板11、21的每一个具有例如10μm～20μm范围的膜厚。
电介质层3～5的每一层具有与图2所示的电介质层1、2相同的长度L1、相同的宽度W1和相同的厚度D1。此外，导体板12与图2所示的导体板11相同的长度L1、相同的宽度W2和相同的膜厚，并且导体板22、23的每一个具有与图2所示的导体板21相同的长度L2、相同的宽度W1和相同的膜厚。
这样，导体板11、12具有与导体板21～23不同的长度和不同的宽度。这是为了防止连接于导体板11、12的侧阳极电极10A、10B与连接于导体板21～23的侧阴极电极20A、20B、20C、20D之间短路的缘故。
图3是相邻的两个导体板的俯视图。参照图3，如果将导体板11和导体板21投影到一个平面，导体板11和21具有重复部分20。而且，导体板11与导体板21之间的重复部分20具有长度L2和宽度W2。导体板11与导体板22之间的重复部分、导体板12与导体板22之间的重复部分以及导体板12与导体板23之间的重复部分，也具有与重复部分20相同的长度L2和相同的宽度W2。而且，在实施方式1中将长度L2和宽度W2设定为W2≤L2。
图4是图1所示的电路装置100的剖面图。图4的(a)表示图1所示的线IVA-IVA之间的电路装置100的剖面图，图4的(b)表示图1的线IVB-IVB之间的电路装置100的剖面图。
参照图4，导体板21与电介质层1、2的双方接触，导体板11与电介质层2、3的双方接触。此外，导体板22与电介质层3、4的双方接触，导体板12与电介质层4、5的双方接触。此外，导体板23与电介质层5接触。
侧阴极电极20C、20D并没有与导体板11、12连接，而与导体板21～23连接。此外，阴极电极20F配置在电介质层1的背面1A，并且与侧阴极电极20C、20D连接(参照图4的(a))。
侧阳极电极10A、10B没有与导体板21～23连接，而与导体板11、12连接。此外，阳极电极10C、10D配置在电介质层1的背面1A，并且分别与侧阳极电极10A、10B连接(参照图4的(b))。
其结果，导体板21/电介质层2/导体板11、导体板11/电介质层3/导体板22、导体板22/电介质层4/导体板12、以及导体板12/电介质层5/导体板23，构成并联连接在阳极电极10C、10D与阴极电极20E、20F之间的四个电容器。
在该情况下，各电容器的电极面积等于相邻的两个导体板的重复部分20(参照图3)的面积。
图5和图6是分别用于说明图1所示的电路装置100的制造方法的第一和第二工序图。参照图5在具有长度L1、宽度W1和厚度D1的由电介质层1(BaTiO3)构成的印刷电路基板的表面1B，通过丝网印刷在具有长度L2和宽度W1的区域涂敷Ni糊剂(paste)，从而在电介质层1的表面1B形成由Ni构成的导体板21。
通过同样的方式，制作由BaTiO3构成的电介质层3、5，并且在该制作后的电介质层3、5上分别形成由Ni构成的导体板22、23(参照图5(a))。
接着，在由具有长度L1、宽度W1和厚度D1的电介质层2(BaTiO3)构成的印刷电路基板的表面2A，通过丝网印刷在具有长度L1和宽度W2的区域涂敷Ni糊剂，从而在电介质层2的表面2A形成由Ni构成的导体板11。
通过同样的方式，制作由BaTiO3构成的电介质层4，并且在该制作后的电介质层4形成由Ni构成的导体板12(参照图5(b))。
其后，将分别形成有导体板21、11、22、12、23的电介质层1～5的印刷电路基板依次层叠(参照图5(c))。由此，与阳极电极10C、10D连接的导体板11、12、和与阴极电极20E、20F连接的导体板21～23交互地层叠。
此外，通过丝网印刷涂敷Ni糊剂，来形成侧阳极电极10A、10B、阳极电极10C、10D、侧阴极电极20A、20B、20C、20D和阴极电极20E、20F(参照图6的(d)、(e))。其后在1350℃的烧成温度下烧成图6的(e)之前所制作的元件，而完成电路装置100。或者，因点火后(postfire，ポストフアイヤ一)而熔点比内部电极(导体板11、12、21～23)低，而也可将导电率高的材料在侧电极(外部电极)中使用。此外，还有对于侧电极(外部电极)考虑焊锡浸湿性等，按照需求在烧成后通过Ni、Au、Su等进行镀敷处理的情况。
另外，在电路装置100的制作中有如下方法：不使用印刷电路基板，而印刷电介质的糊剂后使之干燥，并在其之上印刷导体，进一步，印刷电介质的糊剂后进行同样的工序，来逐渐层叠的方法。
图7是用于说明图1所示的电路装置100的功能的立体图。参照图7，在电流流过电路装置100的情况下，将阴极电极20E、20F与接地电位连接，并且按照流过导体板11、12的电流的方向与流过导体板21～23的电流的方向相反的方式使电流流过电路装置100。
例如，按照电流从阳极电极10C向阳极电极10D的方向流动的方式使电流流过电路装置100。于是，电流从阳极电极10C介由侧阳极电极10A向导体板11、12流，并且在箭头30的方向流过导体板11、12，进而介由侧阳极电极10B向阳极电极10D流。
此外，流过导体板11、12的电流的返回电流(reture current)，从阴极电极20F介由侧阴极电极20C、20D流过导体板21～23，向着与箭头30相反方向的箭头40的方向流过导体板21～23，并且介由侧阴极电极20A、20B向阴极电极20E流动。
于是，流过导体板11、12的电流I1、和流过导体板21～23的电流I2成为大小相等且方向相反的电流。
图8是用于说明因流过导线的电流而生成的磁通量密度的图。此外，图9是用于说明在两个导线将产生磁干扰的情况下的有效电感的图。
参照图8，在电流I流过无限长的直导线的情况下，在位于从导线距离a的位置的点P产生的磁通量密度B由式1表示。其中μ0是真空导磁率。
(式1)
B = μ 0 I 2 πr . . . ( 1 )
此外，图8所示的导线为2根，在互相产生磁干扰时，将2根导线的自感分别设为L11、L22、将耦合系数设为k(0＜k＜1)、将2根导线的互感设为L12，则互感L12由下式表示。
(式2)
L 12 = k · L 11 · L 22 . . . ( 2 )
这里，L11＝L22时，互感L12由下式表示。
(式3)
L12＝k·L11…(3)
参照图9，假设导线A与导线B由引线(lead line，リ一ド線)C连接、大小相等，并且，方向为反向的电流流过导线A、B，则导线A的有效电感L11effective由下式表示。
(式4)
L11effective＝L11-L12…(4)
这样，在两根导线A、B之间产生磁干扰时，导线A的有效电感L11effective因导线B之间的互感L12而比导线A自感L11小。这是因为，流过导线A的电流I生成的磁束φA的方向与流过导线B的电流-I生成的磁束φB的方向相反，从而生成流过导线A的电流I的有效的磁通量密度变小而导致的。
图10是用于说明图1所示的电路装置100的电感变小的机构的概念图。如上所述，在电路装置100中，由于导体板11配置在距导体板21、22为25μm的位置，并且导体板12配置在距离导体板22、23为25μm的位置，因此在导体板11与导体板21、22之间以及导体板12与导体板22、23之间产生磁干扰，由于流过导体板11、12的电流I1与流过导体板21～23的电流I2大小相等、且方向相反，因此导体板11、12的有效电感因导体板11、12与导体板21～23之间的互感而比导体板11、12的自感小。
在该情况下，对导体板11、12的自感而言，导体板11、12与导体板21～23之间的重复部分20的长度L2在宽度W2以上时的导体板11、12的自感，比重复部分20的长度L2比宽度W2短时的导体板11、12的自感降低更大。参照图10说明其理由。
图10的(a)表示重复部分20的长度L2在宽度W2以上的情况，图10的(b)表示重复部分20的长度L2比宽度W2短的情况。另外，在图10的(a)、(b)中，箭头表示向方向DR2扩散的电流。此外，在图10的(a)、(b)中，重复部分20的面积相等。
参照图10(a)，电流I1流过导体板11，电流I2流过导体板21。于是，在重复部分20的长度L2在宽度W2以上时，电流I1、I2在重复部分20的宽度W2的大致整体扩散，并且分别流过导体板11、21。其结果，由流过导体板21的电流I2生成的磁束φB抵消由流过导体板11的电流I1生成的磁束φA的程度相对增大，从而导体板11的有效电感因与导体板21之间的互感而比导体板11的自感小的程度相对增大。对于导体板12的有效电感比导体板12的自感小的程度也同样。
参照图10的(b)，在重复部分20的长度L2比宽度W2短时，电流I1在方向DR2流过导体板11的大致中央部分，电流I2在方向DR2流过与导体板21的端靠近的部分。
这是因为，在长度L2比宽度W2短时，从侧阳极电极10A导入到导体板11的电流I1向导体板11的宽度方向DR2扩散时的电感比电流I1向长度方向DR1流动时的电感大。
此外，这是因为，在长度L2比宽度W2短时，从侧阴极电极20C、20D导入到导体板21的电流I2向导体板21的宽度方向DR2扩散时的阻抗比电流I2向导体板21的长度方向DR1流动时的阻抗小。
于是，在重复部分20的长度L2比宽度W2短时，电流I1在宽度方向DR2流过重复部分20的大致中央部分，电流I2在宽度方向DR2流过与重复部分20的端靠近的部分。其结果，由流过导体板21的电流I2生成的磁束φB与由流过导体板11的电流I1生成的磁束φA的抵消程度相对变小，从而导体板11的有效电感因与导体板21之间的互感而比导体板11的自感小的程度相对变小。对于导体板12的有效电感比导体板12的自感小的程度也同样。
这样，在重复部分20的长度L2在宽度W2以上时，导体板11、12的有效电感比导体板11、12的自感小的程度相对增大。
其结果，电路装置100中的整体有效电感L相对降低较多。
如果将整体电路装置100的有效电容设为C，则电路装置100的阻抗Zs由下式表示。
(式5)
Figure C20061017251900221
如上所述，由于在电路装置100中形成有并联连接的四个电容器，所以与形成有一个电容器时相比有效电容C增大。
从而，在电路装置100中，在电容支配的低频域下，因有效电容C增大而阻抗Zs降低，并且在电感支配的高频域下，因上述的有效电感L的降低而阻抗Zs降低。
其结果，电路装置100在宽频域下具有相对低的阻抗Zs。
图11是表示图1所示的电路装置100的阻抗的频率依赖性的图。在图11中横轴表示频率、纵轴表示阻抗。此外，曲线k1表示重复部分20的长度L2在宽度W2以上时的阻抗的频率依赖性，曲线k2表示重复部分20的长度L2比宽度W2短时的阻抗的频率依赖性。
参照图11，0.006GHz以下的低频域是电容支配的频域，0.01GHz以上的高频域是电感支配的频域。如上所述，由于在重复部分20的长度L2在宽度W2以上的情况下以及重复部分20的长度L2比宽度W2短的情况下，重复部分20的面积相等，因此在电容支配的0.006GHz以下的低频域中，重复部分20的长度L2在宽度W2以上的电路装置100的阻抗(曲线k1)，与重复部分20的长度L2比宽度W2短的电路装置的阻抗(曲线k2)大致相同。
另一方面，在重复部分20的长度L2在宽度W2以上时，由于电路装置100的电感，与重复部分20的长度L2比宽度W2短时相比相对降低很多，因此在电感支配的0.01GHz以上的高频域中，重复部分20的长度L2在宽度W2以上的电路装置100的阻抗(曲线k1)，比重复部分20的长度L2比宽度W2短的电路装置的阻抗(曲线k2)小。
从而，通过将导体板11、12与导体板21～23之间的重复部分20的长度L2设定为宽度W2以上，能够在电感支配的频域中减小电路装置100的阻抗。
图12是表示图1所示的电路装置100的使用状态的概念图。参照图12，电路装置100连接在电源90与CPU(Central Processing Unit)110之间。并且，电路装置100的阴极电极20E、20F与接地电位连接。电源90具有正极端子91和负极端子92。CPU110具有正极端子111和负极端子112。
引线121的一端与电源90的正极端子91连接，另一端与电路装置100的阳极电极10C连接。引线122的一端与电源90的负极端子92连接，另一端与电路装置100的阴极电极20E连接。
引线123的一端与电路装置100的阳极电极10D连接，另一端与CPU110的正极端子111连接。引线124的一端与电路装置100的阴极电极20F连接，另一端与CPU110的负极端子112连接。
于是，从电源90的正极端子91输出的电流I介由引线121流过电路装置100的阳极电极10C，并且按照侧阳极电极10A、导体板11、12、侧阳极电极10B和阳极电极10D的顺序流过电路装置100内。而且，电流I从阳极电极10D介由引线123和正极端子111流入CPU110。
由此，电流I作为电源电流供给到CPU110。而且，CPU110通过电流I被驱动，并且从负极端子112输出大小与电流I相同的返回电流(returncurrent)Ir。
于是，返回电流Ir介由引线124流入电路装置100的阴极电极20F，并且按照侧阴极电极20C、20D、导体板21～23、侧阴极电极20A、20B和阴极电极20E的顺序流过电路装置100内。并且，返回电流Ir从阴极电极20E介由引线122和负极端子92流入电源90。
其结果，由于在电路装置100中电流I在导体板11、12从电源90一侧流入CPU100一侧，返回电流Ir在导体板21～23从CPU110一侧流入电源90一侧，因此电路装置100的有效电感L如上所述那样相对降低很多。此外，由于电路装置100包括并联连接的四个电容器，所以电路装置100的有效电容C增大。从而，电路装置100的阻抗Zs变小。
而且，CPU110通过从电源90介由电路装置100供给的电流I来被驱动，而产生无用的高频电流。该无用的高频电流介由引线123、124泄漏到电路装置100，但是由于电路装置100如上所述那样具有低阻抗Zs，所以无用的高频电流流过由电路装置100和CPU110构成的电路，而抑制了从电路装置100到电源90侧的泄漏。
CPU110的工作频率有向高频侧偏移的倾向，也可假设为1GHz左右下工作。在这种高工作频率的频域下，电路装置100的阻抗Zs主要由有效电感L来决定，由于有效电感L如上所述那样相对降低很多，所以电路装置100作为将在高工作频率下工作的CPU110所产生的无用高频电流堵塞(閉じ込める)在CPU110的附近的噪声滤波器发挥功能。
在实施方式1中将重复部分20的长度L2和宽度W2设定为L2≥W2。并且，按照CPU110的工作频率相对变高，L2/W2设定为相对大的值。由此，高频域下的电路装置100的阻抗降低很多。
如上所述，电路装置100连接在电源90与CPU110之间，并且作为将CPU110所产生的无用的高频电流堵塞在CPU110附近的噪声滤波器发挥功能。而且，在电路装置100连接在电源90与CPU110之间的情况下，将导体板11、12、21～23作为传送线路进行连接。即，使用与阳极电极10C、10D连接的导体板11、12和与阴极电极20E、20F连接的导体板21～23而构成的电容器并没有介由端子与传送线路连接，而是将导体板11、12、21～23作为传送线路的一部分进行连接。从而，导体板11、12是用于从电源90输出的电流I从电源90一侧流入CPU110一侧的导体，导体板21～23是用于返回电流Ir从CPU110一侧流入电源90一侧的导体。其结果，能够尽量排除等效串联电感。
此外，在电路装置100中，将流过与阳极电极10C、10D连接的导体板11、12的电流设定为与流过连接于阴极电极20E、20F的导体板21～23的电流相反方向，由此在导体板11、12与导体板21～23之间产生磁干扰，从而通过导体板11、12与导体板21～23之间的互感来减小导体板11、12的自感。而且，由此减小电路装置100的有效电感来减小电路装置100的阻抗Zs。
这样，在本发明中，第一特征为，将构成电容器的电极的导体板11、12、21～23作为传送线路的一部分进行连接；第二特征为，通过使方向相反的电流分别流过与阳极电极10C、10D连接的导体板11、12和与阴极电极20E、20F连接的导体板21～23，由此在导体板11、12与导体板21～23之间产生磁干扰，从而使得导体板11、12的有效电感小于导体板11、12的自感，由此减小电路装置100的阻抗Zs；第三特征为，构成信号的电流流过的导体板11、12的每一个由与接地电位连接的两个导体板(导体板21、22或者导体板22、23)被夹住。
该第二特征通过采用下述结构来实现：使来自CPU110的返回电流Ir流过配置在电路装置100内部的导体板21～23的结构。
而且，通过第一特征能够尽量排除等效串联电感，通过第二特征能够将无用的高频电流堵塞在CPU110附近。此外，通过第三特征能够抑制电路装置100的噪声输出到外部，并且能够抑制电路装置100受到来自外部的噪声的影响。
在上述说明中，电介质层1～5均由完全相同的电介质材料(BaTiO3)构成，但是本发明并不限定于此，电介质层1～5也可由互不相同的电介质材料构成，并且也可由两种电介质材料构成，一般而言，只要由一种以上的电介质材料构成即可。在该情况下，构成电介质层1～5的各电介质材料优选具有3000以上的介电常数。
并且除了BaTiO3以外还能够将Ba(Ti，Sn)O3、Bi4Ti3O12、(Ba，Sr，Ca)TiO3、(Ba，Ca)(Zr，Ti)O3、(Ba，Sr，Ca)(Zr，Ti)O3、SrTiO3、CaTiO3、PbTiO3、Pb(Zn，Nb)O3、Pb(Fe，W)O3、Pb(Fe，Nb)O3、Pb(Mg，Nb)O3、Pb(Ni，W)O3、Pb(Mg，W)O3、Pb(Zr，Ti)O3，Pb(Li，Fe，W)O3、Pb5Ge3O11和CaZrO3等用作电介质材料。
此外，在上述说明中，说明了阳极电极10C、10D、侧阳极电极10A、10B、导体板11、12、21～23、侧阴极电极20A、20B、20C、20D和阴极电极20E、20F由镍(Ni)构成，但是本发明并不限定于此，阳极电极10C、10D、侧阳极电极10A、10B、导体板11、12、21～23、侧阴极电极20A、20B、20C、20D和阴极电极20E、20F也可由银(Ag)、钯(Pd)、银钯合金(Ag-Pd)、铂(pt)、金(Au)、铜(Cu)、铂(Ru)和钨(W)的任一个构成。
另外，在上述说明中，说明了电路装置100具备电介质层1～5，但是在该发明中，并不限定于此，电路装置100也可不具备电介质层1～5。这是因为，即使没有电介质层1～5，在导体板11、12与导体板21～23之间也产生磁干扰，从而通过上述的机构，电路装置100的阻抗下降。
另外，在上述说明中，与阳极电极10C、10D连接的导体板的个数为两个(导体板11、12)，与阴极电极20E、20F连接的导体板的个数为三个(导体板21～23)，但是本发明并不限定于此，电路装置100也可具备与阳极电极10C、10D连接的n(n为正整数)个导体板和与阴极电极20E、20F连接的m(m为正整数)个导体板。在该情况下，电路装置100具备j(j＝m+n)个电介质层。这是因为，如果至少具备一个与阳极电极10C、10D连接的导体板、与阴极电极20E、20F连接的导体板，则能够产生磁干扰，来能够减小有效电感。
而且，在本发明中，按照流过电路装置100的电流增加，来增加与阳极电极10C、10D连接的导体板的个数、与阴极电极20E、20F连接的导体板的个数。与阳极电极10C、10D连接的导体板和与阴极电极20E、20F连接的导体板由多个导体板构成时，由于多个导体板并联连接在两个阳极电极(10C、10D)之间或者两个阴极电极(20E、20F)之间，因此如果增加与阳极电极10C、10D连接的导体板的个数和与阴极电极20E、20F连接的导体板的导体板的个数，则能够增加流过电路装置100的电流。
此外，在本发明中，在相对减小电路装置100的阻抗的情况下，增加与电极10C、10D连接的导体板的个数、和与阴极电极20E、20F连接的导体板的个数。这是因为，如果增加与电极10C、10D连接的导体板的个数、和与阴极电极20E、20F连接的导体板的个数，则并联连接的电容器的个数增加，而电路装置100的有效电容增大，从而阻抗降低。
此外，在上述说明中，说明了将导体板11、12与导体板21～23平行地配置，但是本发明并不限定于此，也可将导体板11、12、21～23配置为导体板11、12与导体板21～23之间的间隔相对于长度方向DR1变化。
此外，在上述说明中，说明了电路装置100与CPU110连接，但是本发明并不限定于此，电路装置100只要是在规定频率下工作的电负载电路，则可采用任何方式与电负载电路连接。
此外，在上述说明中，说明了将电路装置100用作将CPU110所产生的无用的高频电流堵塞在CPU110附近的噪声滤波器，但是本发明并不限定于此，也可将电路装置100用作电容器使用。如上所述，由于电路装置100包括并联连接的四个电容器，所以也可用作电容器。
而且，更具体而言，电路装置100使用于笔记本电脑、CD-RW/DVD装置、游戏机、信息家电、数码相机、汽车电装用、汽车用数码设备、MPU外围电路和DC/DC转换器等中。
从而，虽然在笔记本电脑和CD-RW/DVD装置等中用作电容器，但是使用于电源90与CPU110之间而具有将CPU110所产生的无用的高频电流堵塞在CPU110附近的噪声滤波器功能的电路装置，包括于根据本发明的电路装置100中。
(实施方式2)
图13是表示根据实施方式2的电路装置的结构的概念图。参照图13，根据实施方式2的电路装置101采用了在图1所示的电路装置100中添加了基板200的结构，而其他结构与电路装置100相同。
在电路装置101中电路装置100配置在基板200的一个主面201A上。
图14是表示图13所示的基板200的结构的立体图。参照图14，基板200包括电介质201、信号线202、203、导体板204、205。
信号线202、203隔开规定间隔而配置在电介质201的一个主面201A上。导体板204、205隔开规定间隔而配置在与电介质201的一个主面201A对置的一个主面201B。这样，基板200由信号线202、203配置在一方的一个主面201A上、并且导体板204、205配置在另一方的一个主面201B的微带状线(Micro strip line)基板构成。
而且，在基板200使用于电路装置101的情况下，导体板204、205接地。
图15是用于详细说明图13所示的电路装置101的立体图。参照图15，电介质层1～5、导体板11、12、21～23、侧阳极电极10A、10B、阳极电极10C、10D、侧阴极电极20A、20B、20C、20D和阴极电极20E、20F配置在基板200的电介质201的一个主面201A。而且，电介质层1～5、导体板11、12、21～23、侧阳极电极10A、10B、阳极电极10C、10D、侧阴极电极20A、20B、20C、20D和阴极电极20E、20F，在实施方式2中构成“电元件”。
而且，侧阳极电极10A和阳极电极10C，与信号线202连接，侧阳极电极10B和阳极电极10D，与信号线203连接。侧阴极电极20A和阴极电极20E通过导体206与导体板204连接，侧阴极电极20C和阴极电极20F通过导体207与导体板205连接。另外，在图15中虽然未图示，但是侧阴极电极20B通过导体(未图示)与导体板204连接，侧阴极电极20D通过导体(未图示)与导体板205连接。
导体板204、205是用于电流I流过导体板11、12时的返回电流Ir流动的导体板。而且，返回电流Ir从导体板205介由导体207和导体(未图示)流入侧阴极电极20C、20D，并且介由导体板21～23流入侧阴极电极20A、20B。
而且，流入到侧阴极电极20A、20B的返回电流Ir，介由导体206和导体(未图示)流入导体板204，并且从导体板204流入电路装置101的外部。
这样，基板200具备导体板204、205，该导体板204、205将返回电流Ir引到电路装置101内的导体板21～23。
图16是图15所示的电路装置101的剖面图。图16(a)表示图15所示的线XVIA-XVIA之间的电路装置101的剖面图，图16(b)表示图15所示的线XVIB-XVIB之间的电路装置101的剖面图。
参照图16(a)，阴极电极20F配置在电介质201的一个主面201A上，导体板205在电介质201的一个主面201B上横跨电介质201的整个宽度而配置。而且，导体板205通过导体207与侧阴极电极20C和阴极电极20F连接，并且通过导体208与侧阴极电极20D和阴极电极20F连接。
另外，导体板204通过与导体板205相同的方法，与侧阴极电极20A、20B和阴极电极20E连接。
参照图16(b)，信号线202与侧阳极电极10A和阳极电极10C连接，信号线203与侧阳极电极10B和阳极电极10D连接。
导体板204，与导体板205隔开规定间隔L3而配置在一个主面201B。规定间隔L3设定为：具有规定频率的返回电流Ir基本上不会流过导体板204与导体板205之间的间隔。
这样，通过将导体板204、205隔开规定间隔L3而配置在电介质201的一个主面201B，由此能够使得返回电流Ir不会流过导体板204、205之间，而将返回电流Ir引到电路装置101内的导体板21～23。
其结果，导体板11、12与导体板21～23之间的磁耦合相对增大，而通过实施方式1中所说明的机构，导体板11、12的有效电感比导体板11、12的自感降低更多。
图17是表示图15所示的电路装置101的阻抗的频率依赖性的图。在图17中纵轴表示阻抗、横轴表示频率。此外，曲线k3是表示电路装置101中的电感的频率依赖性的曲线。
参照图17，在电容支配的0.006GHz以下的低频域中，电路装置101的阻抗与根据实施方式1的电路装置100的阻抗大致相等(参照曲线k1、k3)。
另一方面，在电感支配的0.01GHz以上的高频域中，电路装置101的阻抗比实施方式1的电路装置100的阻抗还降低更大(参照曲线k1、k3)。
从而，通过使用隔开规定间隔L3而配置了两个导体板204、205的基板200，能够将返回电流Ir引导到电路装置101内的导体板21～23，并且能够将导体板11、12的有效电感比导体板11、12的自电感减小地更大。其结果，在电感支配的高频域下，能够大大地减小电路装置101的阻抗。
图18是表示图15所示的两个导体板204、205之间的电分离度和频率的关系的图。在图18中纵轴表示Isolation、横轴表示频率。而且，Isolation表示它的值越小电分离度越高。此外，曲线k4、k5、k6分别表示规定间隔L3为1.5mm、3.0mm和4.5mm的情况。
参照图18，随着将规定间隔L3从1.5mm增大到3.0mm，导体板204、205之间的Isolation在2～3GHz的频率范围内下降，从而导体板204、205之间的电分离度增大。而且，即使将规定间隔从3.0mm增大到4.5mm，导体板204、205之间的Isolation在2～3GHz的频率范围内也大致不变。从而，规定间隔L3优选设定为3.0mm以上。
图19是表示图13所示的基板200的结构的另一立体图。图13所示的基板200也可由图19所示的基板200A构成。参照图19，基板200A采用了将图14所示的基板200的导体板204、205分别代替为导体板209、210的结构，而其他结构与基板200相同。
导体板209配置在电介质201的一个主面201A，并且由平板构件2091、2092构成。而且，平板构件2091、2092在电介质201的一个主面201A中配置在信号线202的两侧。
导体板210配置在电介质201的一个主面201A，并且由平板构件2091、2092构成。平板构件2101、2102在电介质201的一个主面201A中配置在信号线203的两侧。而且，平板构件2091与平板构件2101之间的间隔和平板构件2092与平板构件2102之间的间隔设定为规定间隔L3。
这样，在基板200A中，导体板209、210以规定间隔L3配置在与信号线202、203相同的一个主面201A上。而且，导体板209、210分别由配置在信号线202、203的两侧的平板构件2091、2092和2101、2102构成。从而，基板200A由共平面(coplanar)基板构成。
基板200A使用于电路装置101中的情况下，导体板209的平板构件2091通过导体(未图示)与侧阴极电极20A和阴极电极20E连接，平板构件2092通过导体(未图示)与侧阴极电极20B和阴极电极20E连接。此外，导体板210的平板构件2101通过导体(未图示)与侧阴极电极20C和阴极电极20F连接，平板构件2102通过导体(未图示)与侧阴极电极20D和阴极电极20F连接。而且，导体板209、210接地。
由于基板200A具备隔开规定间隔L3而配置的两个导体板209、210，因此将基板200A使用于电路装置101的情况下，也与将基板200使用于电路装置101的情况相同，在电感支配的高频域下能够大幅减小电路装置101的阻抗。
图20是表示图13所示的基板200的结构的其他另一立体图。图13所示的基板200也可由图20所示的基板200B构成。参照图20，基板200B采用了在图14所示的基板200中添加了导体板209、210的结构，而其他结构与基板200相同。关于导体板209、210，与对图19所进行的说明一样。
从而，基板200B具备：导体板209、210，其以规定间隔L3配置在与信号线202、203相同的一个主面201A；和导体板204、205，其以规定间隔L3配置在与配置有信号线202、203的一个主面201A对置的一个主面201B。而且，基板200B使用于电路装置101的情况下，导体板204、205、209、210接地。将这种基板200B称作带背面GND共平面基板。
在基板200B使用于电路装置101的情况下，导体板209的平板构件2091和导体板204通过导体(未图示)与侧阴极电极20A和阴极电极20E连接，导体板209的平板构件2092和导体板204通过导体(未图示)与侧阴极电极20B和阴极电极20E连接。此外，导体板210的平板构件2101和导体板205通过导体(未图示)与侧阴极电极20C和阴极电极20F连接，导体板210的平板构件2102和导体板205通过导体(未图示)与侧阴极电极20D和阴极电极20F连接。而且，导体板204、205、209、210接地。
由于基板200B具备隔开规定间隔L3而配置的两个导体板204、205、和两个导体板209、210，因此即使在将基板200B使用于电路装置101的情况下，也与将基板200使用于电路装置101的情况相同，在电感支配的高频域下能够大幅减小电路装置101的阻抗。
图21是表示图13所示的基板200的结构的其他另一立体图。图13所示的基板200也可由图21所示的基板200C构成。参照图21，基板200C采用了在图20所示的基板200B中添加了电介质211和导体板212、213的结构，而其他结构与基板200B相同。
电介质211配置为它的一个主面211A与导体板204、205接触。导体板212、213配置为以规定间隔L3配置在与电介质211的一个主面211A对置的一个主面211B。
从而，基板200C由下述结构构成：层叠多个电介质201、211，并且在该层叠的多个电介质201、211的各电介质的表面和背面以规定间隔L3配置了导体板204、205、209、210、212、213。而且，导体板204、205、209、210、212、213接地。将这种基板200C称作多层基板。
在基板200C使用于电路装置101的情况下，导体板209的平板构件2091和导体板204、212通过导体(未图示)与侧阴极电极20A和阴极电极20E连接，导体板209的平板构件2092和导体板204、212通过导体(未图示)与侧阴极电极20B和阴极电极20E连接。此外，导体板210的平板构件2101和导体板205、213通过导体(未图示)与侧阴极电极20C和阴极电极20F连接，导体板210的平板构件2102和导体板205、215通过导体(未图示)与侧阴极电极20D和阴极电极20F连接。而且，导体板204、205、209、210、212、213接地。
由于基板200C具备隔开规定间隔L3而配置的两个导体板204、205、两个导体板209、210和两个导体板212、213，因此即使在将基板200C使用于电路装置101的情况下，也与将基板200使用于电路装置101的情况相同，在电感支配的高频域下能够大幅减小电路装置101的阻抗。
说明了基板200C具有两个电介质201、211，但是本发明并不限定于此，基板200C也可具备三个以上的电介质，一般而言具备多个电介质为好。
此外，上述的基板200、200A、200B、200C是用于在电感支配的高频域下减小电元件(由电介质层1～5、导体板11、12、21～23、侧阳极电极10A、10B、阳极电极10C、10D，侧阴极电极20A、20B、20C、20D和阴极电极20E、20F构成)的阻抗的基板，构成根据本发明的基板。
图22是表示图13所示的基板200的结构的其他另一立体图。图13所示的基板也可由图22所示的基板200D构成。参照图22，基板200D采用了在图14所示的基板200中添加了过孔(via hole)BH1、BH2的结构，而其他结构与基板200相同。
过孔BH1设置在信号线202一侧，并且贯通电介质201而与导体板204连接。过孔BH2设置在信号线203一侧，并且贯通电介质201而与导体板205连接。
在基板200D使用于电路装置101的情况下，信号线202与侧阳极电极10A连接，信号线203与侧阳极电极10B连接，过孔BH1与阴极电极20E连接，过孔BH2与阴极电极20F连接。
这样，基板200D使用于电路装置101的情况下，阴极电极20E、20F分别介由过孔BH1、BH2与接地的导体板204、205连接。由此，返回电流Ir按照导体板205、过孔BH2、阴极电极20F、侧阴极电极20C、20D、导体板21、22、侧阴极电极20A、20B、阴极电极20E、过孔BH1和导体板204的顺序流动，从而导体板11、12的有效电感变得比导体11、12的自感小。
图23是表示图13所示的基板200的结构的另一立体图。图13所示的基板200也可由图23所示的基板200E构成。参照图23，基板200E采用了在图14所示的基板200中添加了电流抑制部220的结构，而其他结构与基板200相同。
电流抑制部220例如由阻抗构成，其一端与导体板204连接，另一端与导体板205连接。如果在返回电流Ir中，将流入电路装置101的导体板21～23的电流设为电流Ir1，并且将从导体板205介由电流抑制部220流入导体板204的电流设为电流Ir2，则电流抑制部220使电流Ir2小于电流Ir1。
其结果，返回电流Ir主要介由导体板21～23流过电路装置101，导体板11、12的有效电感变得比导体板11、12的自感小。
在基板200E使用于电路装置101的情况下，导体板204通过导体(未图示)与侧阴极电极20A、20B和阴极电极20E连接，导体板205通过导体(未图示)与侧阴极电极20C、20D和阴极电极20F连接。而且，导体板204、205接地。
由于基板200E具备：隔开规定间隔L3而配置的两个导体板204、205；和电流抑制部220，其抑制流过两个导体板204、205之间的电流Ir2小于流过导体板21～23的电流Ir1，因此即使在将基板200D使用于电路装置101的情况下，也与将基板200使用于电路装置101的情况相同，在电感支配的高频域下能够大幅减小电路装置101的阻抗。
另外，图13所示的基板200，也可由在图19所示的基板200A的平板构件2091、2101之间和平板构件2092、2102之间设置了电流抑制部220的基板构成，也可由在图20所示的基板200B的导体板204、205之间、平板构件2091、2101之间和平板构件2092、2102之间设置了电流抑制部220的基板构成，也可由在图21所示的基板200C的导体板204、205之间、平板构件2091、2101之间、平板构件2092、2102之间和导体板212、213之间设置了电流抑制部220的基板构成，也可由在图22所示的基板200D的导体板204、205之间设置了电流抑制部220的基板构成。而且，即使在使用了这些基板的情况下，在电感支配的高频域下也能够减小电路装置101的阻抗。
上述的电路装置101，与电路装置100相同地配置在电源90与CPU110之间，并且将CPU110所产生的噪声堵塞在CPU11附近(参照图12)。
根据实施方式2，由于电路装置101具备：具有以规定间隔L3配置、且使返回电流Ir流过导体板21～23的导体板204、205(导体板209、210、212、213)的基板200、200D(基板200A、200B、200C)，因此与不具备基板200、200D(基板200A、200B、200C)的情况相比在电感支配的高频域下能够更加减小电路装置101的阻抗。
此外，根据实施方式2，由于电路装置101具备：具有使返回电流Ir主要流过导体板21～23的导体板204、205和电流抑制部220的基板200E，因此与不具备基板200E的情况相比在电感支配的高频域下能够更加减小电路装置101的阻抗。
其他结构与实施方式1相同。
另外，在实施方式2中，导体板204和205构成“第三导体板”，导体板204构成“第一平板构件”，导体板205构成“第二平板构件”。
此外，在基板200、200D中，导体板204构成“第三导体板”，导体板205构成“第四导体板”。
此外，在基板200A中，平板构件2091、2092分别构成“第一平板构件”和“第二平板构件”，平板构件2101、2102分别构成“第三平板构件”和“第四平板构件”。
此外，在基板200B中，平板构件2091、2092分别构成“第一平板构件”和“第二平板构件”，导体板204构成“第三平板构件”，平板构件2101、2102分别构成“第四平板构件”和“第五平板构件”，导体板205构成“第六平板构件”。
此外，在基板200C中，电介质201、211构成“多个电介质”，导体板204、209、212构成“第三导体板”和“多个第一平板构件”，导体板205、210、213构成“第四导体板”和“多个第二平板构件”，平板构件2091、2092分别构成“第一平板部分”和“第二平板部分”，平板构件2101、2102分别构成“第三平板部分”和“第四平板部分”。
(实施方式3)
图24是表示根据实施方式3的电路装置的结构的概念图。参照图24，根据实施方式3的电路装置102采用了将图15所示的电路装置101的导体板11、12、21～23分别替换为导体板11A、12A、21A～23A的结构，而其他结构与电路装置101相同。
导体板21A配置在电介质层1、2之间，导体板11A配置在电介质层2、3之间。此外，导体板22A配置在电介质层3、4之间，导体板12A配置在电介质层4、5之间，导体板23A配置在电介质层5的一个主面5A。
导体板11A、12A，其一端与侧阳极电极10A连接，另一端与侧阳极电极10B连接。导体板21A～23A，其一端与侧阴极电极20A、20B连接，另一端与侧阴极电极20C、20D连接。
线XVIA-XVIA之间的电路装置102的剖面图，与图16(a)所示的电路装置101的剖面图相同，线XVIB-XVIB之间的电路装置102的剖面图，与图16(b)所示的电路装置101的剖面图相同。而且，在图16的(a)、(b)中，将导体板11、12、21～23替换为导体板11A、12A、21A～23A为好。
图25是相邻的两个导体板的另一俯视图。参照图25，导体板11A具有长度L4和宽度W5，导体板21A具有长度L5和宽度w4。而且，长度L4与宽度W5之间满足W5≥L4的关系，长度L5与宽度W4之间满足W4≥L5的关系。这样，导体板11A、21A由在宽度方向DR2比长度方向DR1长的形状构成。
导体板12A具有与导体板11A相同的尺寸，导体板22A、23A具有与导体板21A相同的尺寸。
如果将导体板11A和导体板21A投影到一个平面，则导体板11A和21A具有重复部分200A。而且，导体板11A与导体板21A之间的重复部分200A具有长度L5和宽度W5。导体板11A与导体板22A之间的重复部分、导体板12A与导体板22A之间的重复部分和导体板12A与导体板23A之间的重复部分，也具有与重复部分200A相同的长度L5和相同的宽度W5。而且，在实施方式3中将长度L5和宽度W5设定为W5≥L5。
在重复部分200A的宽度W5在长度L5以上时，如图10(b)所示，流过导体板11A的电流I1在宽度方向DR2流过重复部分200A的大致中央部分，并且流过导体板21A的电流I2在宽度方向DR2流过与重复部分200A的端靠近的部分。其结果，如上所述，导体板11A、12A的有效电感变得比导体板11A、12A的自感小的程度相对降低。
但是，由于电路装置102具备以规定间隔L3配置的导体板204、205，因此导体板204、205使返回电流Ir(＝电流I2)介由导体板21A～23A而流动。
其结果，与基板200在一个主面201B具有在阴极电极20E、20F之间电连接的导体板的情况相比，流入导体板21A～23A的返回电流电流的比例增大，从而导体板11A、12A的有效电感变得比导体板11A、12A的自感小的程度相对增大。
从而，即使重复部分200A的宽度W5在长度L5以上，通过具备在返回电流Ir流过的方向电分离的导体板204、205，也能够减小电路装置102的电感。
图26是表示图24所示的电路装置102的电感的频率依赖性的图。在图26中横轴表示频率、纵轴表示阻抗。此外，曲线k4表示在重复部分200A中的宽度W5在长度L5以上、且具备已分离的导体板204、205的情况下的阻抗的频率依赖性，曲线k5表示在重复部分200A中的宽度W5在长度L5以上、且导体板204、205电导通的情况下的阻抗的频率依赖性。
参照图26，0.006GHz以下的低频域是电容支配的频域，0.01GHz以上的高频域是电感支配的频域。
在电容支配的0.006GHz以下的低频域下，导体板204、205被电切断的情况下的电路装置102的阻抗(曲线k4)，与导体板204、205被电导通的情况下的电路装置102的阻抗(曲线k5)大致相等。
另一方面，在电感支配的0.01GHz以上的高频域下，导体板204、205被电切断的情况下的电路装置102的阻抗(曲线k4)变得比导体板204、205被电导通的情况下的电路装置102的阻抗(曲线k5)小。
从而，即使重复部分200A的宽度W5在长度L5以上，通过将电分离的导体板204、205设置在基板200，也能够减小电路装置102的电感。
在电路装置102中，也可使用基板200A、200B、200C、200D、200E的任一个来代替基板200。而且，在使用基板200A、200B、200C、200D、200E的任一个的情况下，与使用了基板200的情况相同地也能够减小电路装置102的阻抗。
从而，基板200、200A、200B、200C、200D、200E是：在导体板11、12与导体板21～23之间的重复部分20的长度L2在宽度W2以上的电路装置100、101、和在导体板11A、12A与导体板21A～23A之间的重复部分200A的宽度W5在长度L5以上的电路装置102中，在电感支配的高频域下减小阻抗的基板。
上述的电路装置102与电路装置100相同地配置在电源90与CPU110之间，并且将由CPU110产生的噪声堵塞在CPU110附近(参照图12)。
根据实施方式3，由于电路装置102具备：具有以规定间隔L3配置、且使返回电流Ir流过导体板21A～23A的导体板204、205(导体板209、210、212、213)的基板200、200D(基板200A、200B、200C)，因此与不具备基板200、200D(基板200A、200B、200C)的情况相比在电感支配的高频域下能够更加减小电路装置102的阻抗。
此外，根据实施方式3，由于电路装置102具备：具有使返回电流Ir主要流过导体板21A～23A的导体板204、205和电流抑制部220的基板200E，因此与不具备基板200E的情况相比在电感支配的高频域下能够更加减小电路装置102的阻抗。
其他结构与实施方式1、2相同。
在实施方式3中，电介质层1～5、导体板11A、12A、21A～23A、侧阳极电极10A、10B、阳极电极10C、10D、侧阴极电极20A、20B、20C、20D和阴极电极20E、20F构成“电元件”。
此外，导体板204和205构成“第一导体板”，导体板204构成“第一平板构件”，导体板205构成“第二平板构件”。
图27是表示图13所示的基板的另一结构的俯视图。参照图27(a)，基板200F具备导体板301、狭缝(slit)302～304、过孔309。导体板301形成在电介质(未图示)的一个整个主面。狭缝302～304通过欠缺导体板301的一部分形成在电介质(未图示)的一个主面。通过狭缝302～304形成在电介质(未图示)的一个主面，导体部分305～308形成在电介质(未图示)的一个主面。
在图27(a)中，虽然未图示，但是基板200F具备另一个导体板，该导体板按照与导体板301对置的方式形成电介质(未图示)的另一个主面。而且，过孔309按照与导体板301和另一个导体板电连接的方式形成为格子状。
在使用基板200F制作电路装置的情况下，导体部分305、306构成信号线，导体板301和另一个导体板与接地电位连接，阳极电极10C、10D分别与导体部分305、306连接，阴极电极20E、20F分别与导体部分307、308连接。其结果，返回电流从基板200F的导体板301和另一个导体板流过导体板21～23、21A～23A。
参照图27(b)，基板200G采用了在图27(a)所示的基板200F中添加了过孔310、311的结构，而其他结构与基板200F相同。过孔310、311分别形成在导体部分307、308。
在使用基板200G制作电路装置的情况下，导体部分305、306构成信号线，导体板301和另一个导体板与接地电位连接，阳极电极10C、10D分别与导体部分305、306连接，阴极电极20E、20F分别与导体部分307、308连接，阴极电极20E、20F分别与导体部分307、308连接。其结果，返回电流从基板200G的导体板301和另一个导体板流过导体板21～23、21A～23A。
参照图27(c)，基板200H采用了在基板200F中添加了狭缝312、313的结构，而其他结构与基板200F相同。狭缝312、313通过欠缺导体板301的一部分按照与狭缝303连结的方式形成在电介质(未图示)的一个主面。而且，由狭缝303、312、313构成的狭缝在与构成信号线的导体部分305、306的长度方向垂直的方向，形成在基板200H的整体。
在使用基板200H制作电路装置的情况下，导体部分305、306构成信号线，导体板301和另一个导体板与接地电位连接，阳极电极10C、10D分别与导体部分305、306连接，阴极电极20E、20F分别与导体部分307、308连接。其结果，返回电流从基板200H的导体板301和另一个导体板流过导体板21～23、21A～23A。
参照图27(d)，基板200J采用了在基板200G中添加了狭缝312、313的结构，而其他结构与基板200G相同。在基板200J中狭缝312、313也通过欠缺导体板301的一部分按照与狭缝303连结的方式形成在电介质(未图示)的一个主面。而且，由狭缝303、312、313构成的狭缝在与构成信号线的导体部分305、306的长度方向垂直的方向，形成在基板200J的整体。
在使用基板200J制作电路装置的情况下，导体部分305、306构成信号线，导体板301和另一个导体板与接地电位连接，阳极电极10C、10D分别与导体部分305、306连接，阴极电极20E、20F分别与导体部分307、308连接。其结果，返回电流从基板200J的导体板301和另一个导体板流过导体板21～23、21A～23A。
图28是使用了图27所示的基板200F、200G、200H、200J的电路装置的阻抗与频率之间的关系的图。图28中横轴表示频率、纵轴表示阻抗。此外，曲线k7表示使用了基板200F的情况，曲线k8表示使用了基板200G的情况，曲线k9表示使用了基板200H的情况，曲线k10表示使用了基板200J的情况。
通过在分别连接有阴极电极20E、20F的导体部分307、308设置过孔310、311，在大约10MHz以上的电感支配的频域下阻抗下降(参照曲线k7、k8)。
此外，通过在分别连接有阴极电极20E、20F的导体部分307、308之间设置比狭缝303长的狭缝312、313，在大约10MHz以上的电感支配的频域下阻抗下降(参照曲线k7～k9)。
另外，通过在分别连接有阴极电极20E、20F的导体部分307、308设置过孔310、311，并且，在导体部分307、308之间设置比狭缝303长的狭缝312、313，在大约1GHz以上的频域下阻抗降低(参照曲线k9、k10)。这是因为，从设置在狭缝312、313的一侧的导体板301向设置在狭缝312、313的另一侧的导体板301的电流的流动被狭缝312、313阻挡，而流过电元件内的导体板21～23、21A、22A、23A。
图29是表示图13所示的基板的其他另一结构的俯视图。参照图29，基板200K采用了在图27(b)所示的基板200G中添加了狭缝314、315的结构，而其他结构与基板200G相同。狭缝314、315通过欠缺导体板301的一部分按照与狭缝303连结的方式形成在电介质(未图示)的一个主面。而且，由狭缝303、314、315构成的狭缝在与构成信号线的导体部分305、306的长度方向垂直的方向，形成在基板200K的一部分。
图30是表示阻抗相对于在使用图29所示的基板200K而制作了电路装置时的由三个狭缝303、314、315构成的狭缝的长度的变化的图。
在图30中横轴表示狭缝长度、纵轴表示阻抗。此外，曲线k11表示仿真结果，曲线k12表示实测值。另外，狭缝303的宽度为5mm，频率为100MHz。
从图30所示的结果可知，通过将由狭缝303、314、315构成的狭缝的长度设定在5mm以上，由此阻抗变小。即，通过将由狭缝303、314、315构成的狭缝的长度设为比狭缝303的宽度(＝5mm)长，由此阻抗变小。这样通过在基板200K的一部分设置由狭缝303、314、315构成的狭缝，能够减小电路装置的阻抗。
图31是图13所示的基板的其他另一结构的俯视图。参照图31，基板200L采用了在图29所示的基板K中添加了狭缝316、317的结构，而其他结构与基板200K相同。
狭缝316通过欠缺导体板301的一部分按照与狭缝314的一端大致垂直连结的方式形成在电介质(未图示)的一个主面。而且，狭缝316具有规定长度，并且在狭缝314的两侧仅以相同的长度延伸。狭缝317通过欠缺导体板301的一部分按照与狭缝315的一端大致垂直连结的方式形成在电介质(未图示)的一个主面。而且，狭缝317具有与狭缝316相同的长度，并且在狭缝315的两侧仅以相同的长度延伸。
图32是表示图31所示的狭缝316、317的长度与S21之间的关系的图。在图32中纵轴表示S21、横轴表示狭缝长度。其中S21是从狭缝314、315一侧的导体板301向狭缝314、315的另一侧的导体板301流的电流的传递特性。
参照图32，随着狭缝316、317的狭缝长度按照5mm、10mm和15mm的顺序变长，传递特性S21下降。这是因为，通过设置狭缝316、317来防止电流介由未形成有狭缝314、315导体板301的部分从狭缝314、315一侧的导体板301向狭缝314、315的另一侧的导体板301回流。而且，狭缝316、317的狭缝长度越长，防止该电流的回流的程度越大。
从而，通过使用基板200L，返回电流容易流过电元件内部的导体板21～23、21A、22A、23A，并且能够使导体板11、12和11A、12A的有效电感比自感小。
图33是表示图13所示的基板的其他另一结构的俯视图。参照图33，基板200M采用了将图31所示的基板200L的狭缝316、317分别替换为狭缝318、319的结构，而其他结构与基板200L相同。
狭缝318通过欠缺导体板301的一部分按照与狭缝314的一端连结的方式形成在电介质(未图示)的一个主面。狭缝319通过欠缺导体板301的一部分按照与狭缝315的一端连结的方式形成在电介质(未图示)的一个主面。
狭缝318由直线部分318A、318B、318C构成。直线部分318A形成为与狭缝314大致垂直。直线部分318B在从直线部分318A的一端与直线部分318A形成规定角度的方向延伸。直线部分318C在从直线部分318A的另一端与直线部分318A形成规定角度的方向延伸。其结果，直线部分318B、318C在直线部分318A的两端相对于朝向狭缝303的方向大致以ハ字状配置。
狭缝319由直线部分319A、319B、319C构成。直线部分319A形成为与狭缝315大致垂直。直线部分319B在从直线部分319A的一端与直线部分319A形成规定角度的方向延伸。直线部分319C在从直线部分319A的另一端与直线部分319A形成规定角度的方向延伸。其结果，直线部分319B、319C在直线部分319A的两端相对于朝向狭缝303的方向大致以ハ字状配置。
在具备狭缝318、319的情况下，也与具备狭缝316、317的情况同样，传递特性S21变小，从而能够防止电流介由未形成有狭缝314、315的导体板301的部分从狭缝314、315的一侧的导体板301向狭缝314、315的另一侧的导体板301回流。
图34是表示图13所示的基板的其他另一结构的俯视图。参照图34，基板200N采用了将图31所示的基板200L的狭缝316、317分别替换为狭缝320、321的结构，而其他结构与基板200L相同。
狭缝320通过欠缺导体板301的一部分按照与狭缝314的一端连结的方式形成在电介质(未图示)的一个主面。狭缝321通过欠缺导体板301的一部分按照与狭缝315的一端连结的方式形成在电介质(未图示)的一个主面。
狭缝320由直线部分320A、320B、320C构成。直线部分320A形成为与狭缝314大致垂直。直线部分320B在从直线部分320A的一端与直线部分320A形成规定角度的方向延伸。直线部分320C在从直线部分320A的另一端与直线部分320A形成规定角度的方向延伸。其结果，直线部分320B、320C在直线部分318A的两端相对于与狭缝303相反方向大致以ハ字状配置。
狭缝321由直线部分321A、321B、321C构成。直线部分321A形成为与狭缝315大致垂直。直线部分321B在从直线部分321A的一端与直线部分321A形成规定角度的方向延伸。直线部分321C在从直线部分321A的另一端与直线部分321A形成规定角度的方向延伸。其结果，直线部分321B、321C在直线部分321A的两端相对于与狭缝303相反方向大致以ハ字状配置。
在具备狭缝320、321的情况下，也与具备狭缝316、317的情况同样，传递特性S21变小，从而能够防止电流介由未形成有狭缝314、315的导体板301的部分从狭缝314、315的一侧的导体板301向狭缝314、315的另一侧的导体板301回流。
在图31、图33和图34中，表示具备各种狭缝的基板200L、200M、200N，但是本发明并不限定与此，如图31、图33和图34所示的形状的基板，一般而言具备抑制高频电流从狭缝一侧向狭缝的另一侧传递的形状的狭缝为好。
图35是图13所示的基板的其他另一结构的俯视图。参照图35，基板200P采用了将图27(a)所示的基板200F的狭缝302～304代替为狭缝322～324的结构，而其他结构与基板200F相同。
狭缝322通过欠缺导体板301的一部分的方式形成在电介质(未图示)的一个主面。而且通过形成狭缝322，导体部分325～328形成在电介质(未图示)的一个主面。
狭缝323通过欠缺导体板301的一部分形成在电介质(未图示)的一个主面，并且在狭缝322的一侧与狭缝322连结。此外，狭缝324通过欠缺导体板301的一部分形成在电介质(未图示)的一个主面，并且在狭缝322的另一侧与狭缝322连结。
在使用基板200P制作电路装置的情况下，导体部分325、328构成信号线，并且导体板301和另一个导体板与接地电位连接，阳极电极10C、10D分别与导体部分325、328连接，阴极电极20E、20F分别与导体部分326、327连接。其结果，返回电流从基板200P的导体板301和另一个导体板流过导体板21～23、21A～23A。
图36是表示图13所示的基板的其他另一结构的俯视图。参照图36，基板200Q采用了将图35所示的基板200P的狭缝323、324分别替换为狭缝314、315的结构，而其他结构与基板200P相同。
狭缝314、315通过欠缺导体板301的一部分按照与狭缝322连结的方式形成在电介质(未图示)的一个主面。而且，由狭缝322、314、315构成的狭缝在与构成信号线的导体部分325、328的长度方向垂直的方向，形成在200Q的一部分。
图37是表示图13所示的基板的另一结构的俯视图。此外，图38是图37所示的线XXXVIII-XXXVIII之间的基板200R的剖面图。参照图37和图38，基板200R具备导体板401、403、405、407、电介质402、404、406、狭缝411、412、413、414、导体部分415、416、417、418、419、420、421、426。
导体板401形成在电介质402的表面，导体板403形成在电介质404的表面，导体板405形成在电介质406的表面，导体板407形成在电介质406的背面。而且，形成有导体板403的电介质404，层叠在形成有导体板405、407的电介质406上，形成有导体板401的电介质402层叠在形成有导体板403的电介质404上。
狭缝411～414通过欠缺导体板401的一部分形成在电介质402的表面。而且，狭缝411、412、414在基板200R的宽度方向配置在直线上。此外，狭缝413按照其两端与狭缝412连结并以包围狭缝411的方式形成。在该情况下，狭缝413的宽度根据高频电流的波长和电介质402的介电常数决定，并且设定为高频电流不会从形成在狭缝413内侧的导体部分421向形成在狭缝413外侧的导体部分426跳跃的值。
其结果，导体板401分离为导体部分421和导体部分426。此外，导体416～419形成在电介质402的表面。在该情况下，导体部分417的两端与导体部分421连结，导体部分418的两端与导体部分426连结。
导体部分415通过欠缺导体板403的一部分形成在电介质404的表面。而且，导体部分415通过过孔423与导体部分416连接。此外，导体部分420通过欠缺导体板403的一部分形成在电介质404的表面。而且，导体部分420通过过孔426与导体部分419连接。
导体部分417通过过孔424与导体板405连接，导体部分418通过过孔425与导体板407连接。另外，导体部分421通过过孔与导体板405连接，导体部分426通过过孔与导体板407连接。而且，导体板401、405、407与接地电位连接。
在使用基板200R制作电路装置的情况下，导体部分415、416、419、420和过孔423、426构成信号线，阳极电极10C与导体部分415连接，阳极电极10D与导体部分420连接，阴极电极20E与导体部分417连接，阴极电极20F与导体部分418连接。其结果，返回电流流过电元件内的导体板21～23、21A～23A。
这样，返回电流流过电元件内的导体板21～23、21A～23A的原因在于，连接有阴极电极20E、20F的导体部分417、418分别与通过狭缝413被分离的导体部分421、426连接，导体部分421、426分别与不同的导体板405、407连接。
这样通过使用基板200R，能够使返回电流完全流过电元件内部的导体板21～23、21A～23A，还能够使导体板11、12、11A、12A的有效电感小于自感。其结果，能够减小电路装置100、101、102的阻抗。
这次所公开的实施方式在所有方面是例示，而不是限定。本发明范围，通过权利要求范围来表示而不是上述的实施方式的说明，并且包括与权利要求的范围均等的意思和范围内的所有变更。
产业上的利用可能性
该发明可应用于通过减小电感可减小阻抗的电路装置。此外，该发明可应用于在通过电感的减小来可减小阻抗的电路装置中所使用的基板。

Claims (16)

1、一种电路装置，
具备：具有第一导体板的基板；和在所述基板上形成的电元件，
所述电元件包括：n个第二导体板，各个使第一电流从电源一侧向电负载电路一侧流动；和m个第三导体板，与所述n个第二导体板交互地层叠，并且各个使作为所述第一电流的返回电流的第二电流从所述电负载电路一侧向所述电源一侧流动，其中n为正整数，m为正整数，
所述第一导体板，使从所述电负载电路一侧接收到的所述第二电流流过所述m个第三导体板的每一个的一端，并且使从所述m个第三导体板的每一个的另一端接收到的所述第二电流向所述电源一侧流动，
在所述第一和第二电流分别流过所述n个第二导体板和所述m个第三导体板时，所述n个第二导体板具有比自感小的电感，
在所述第二导体板与所述第三导体板之间的重复部分中，将在与所述第一和第二电流流动的方向垂直的方向的所述第二和第三导体板的长度设为W，将在所述第一和第二电流流动的方向的所述第二和第三导体板的长度设为L时，W≥L成立，
所述第二电流包括：流过所述m个第三导体板的第一电流成分；和流过所述第一导体板的第二电流成分，
所述第一导体板包括：第一平板构件，与所述m个第三导体板的每一个的一端电连接；第二平板构件，与所述m个第三导体板的每一个的另一端电连接；和电流抑制部，设置在所述第一和第二平板构件之间，并且使所述第二电流成分小于所述第一电流成分。
2、根据权利要求1所述的电路装置，其特征在于，
所述电流抑制部使所述第二电流成分成为零。
3、一种电路装置，
具备：具有第一导体板的基板；和在所述基板上形成的电元件，
所述电元件包括：n个第二导体板，各个使第一电流从电源一侧向电负载电路一侧流动；和m个第三导体板，与所述n个第二导体板交互地层叠，并且各个使作为所述第一电流的返回电流的第二电流从所述电负载电路一侧向所述电源一侧流动，其中n为正整数，m为正整数，
所述第一导体板，使从所述电负载电路一侧接收到的所述第二电流流过所述m个第三导体板的每一个的一端，并且使从所述m个第三导体板的每一个的另一端接收到的所述第二电流向所述电源一侧流动，
在所述第一和第二电流分别流过所述n个第二导体板和所述m个第三导体板时，所述n个第二导体板具有比自感小的电感，
在所述第二导体板与所述第三导体板之间的重复部分中，将在与所述第一和第二电流流动的方向垂直的方向的所述第二和第三导体板的长度设为W，将在所述第一和第二电流流动的方向的所述第二和第三导体板的长度设为L时，W≥L成立，
所述第一导体板包括：第一平板构件，与所述m个第三导体板的每一个的一端电连接；和第二平板构件，与所述m个第三导体板的每一个的另一端电连接，并且与所述第一平板构件分离。
4、一种电路装置，
具备：n个第一导体板，各个使第一电流从电源一侧向电负载电路一侧流动；和m个第二导体板，与所述n个第一导体板交互地层叠，并且各个使作为所述第一电流的返回电流的第二电流从所述电负载电路一侧向所述电源一侧流动，其中n为正整数，m为正整数，
在所述第一和第二电流分别流过所述n个第一导体板和所述m个第二导体板时，所述n个第一导体板具有比自感小的电感，
在所述第一导体板与所述第二导体板之间的重复部分中，将在与所述第一和第二电流流动的方向垂直的方向的所述第一和第二导体板的长度设为W，将在所述第一和第二电流流动的方向的所述第一和第二导体板的长度设为L时，L≥W成立，特征在于，
还具备具有第三导体板的基板，
所述n个第一导体板和所述m个第二导体板形成在所述基板上，
所述第二电流包括：流过所述m个第二导体板的第一电流成分；和流过所述第三导体板的第二电流成分，
所述第三导体板包括：第一平板构件，与所述m个第二导体板的每一个的一端电连接；第二平板构件，与所述m个第二导体板的每一个的另一端电连接；和电流抑制部，设置在所述第一和第二平板构件之间，并且使所述第二电流成分小于所述第一电流成分。
5、根据权利要求4所述的电路装置，其特征在于，
所述电流抑制部使所述第二电流成分成为零。
6、一种电路装置，
具备：n个第一导体板，各个使第一电流从电源一侧向电负载电路一侧流动；和m个第二导体板，与所述n个第一导体板交互地层叠，并且各个使作为所述第一电流的返回电流的第二电流从所述电负载电路一侧向所述电源一侧流动，其中n为正整数，m为正整数，
在所述第一和第二电流分别流过所述n个第一导体板和所述m个第二导体板时，所述n个第一导体板具有比自感小的电感，
在所述第一导体板与所述第二导体板之间的重复部分中，将在与所述第一和第二电流流动的方向垂直的方向的所述第一和第二导体板的长度设为W，将在所述第一和第二电流流动的方向的所述第一和第二导体板的长度设为L时，L≥W成立，特征在于，
还具备具有第三导体板的基板，
所述n个第一导体板和所述m个第二导体板形成在所述基板上，
所述第三导体板包括：第一平板构件，与所述m个第二导体板的每一个的一端电连接；和第二平板构件，与所述m个第二导体板的每一个的另一端电连接，并且与所述第一平板构件分离。
7、一种电路装置，
具备：n个第一导体板，各个使第一电流从电源一侧向电负载电路一侧流动；和m个第二导体板，与所述n个第一导体板交互地层叠，并且各个使作为所述第一电流的返回电流的第二电流从所述电负载电路一侧向所述电源一侧流动，其中n为正整数，m为正整数，
在所述第一和第二电流分别流过所述n个第一导体板和所述m个第二导体板时，所述n个第一导体板具有比自感小的电感，
在所述第一导体板与所述第二导体板之间的重复部分中，将在与所述第一和第二电流流动的方向垂直的方向的所述第一和第二导体板的长度设为W，将在所述第一和第二电流流动的方向的所述第一和第二导体板的长度设为L时，L≥W成立，特征在于，
还具备配置有所述n个第一导体板和所述m个第二导体板的基板，
所述基板包括：在一个主面形成的第三导体板；第一狭缝，将与所述n个第一导体板的每一个的一端连接的第一导体部分形成在所述一个主面；第二狭缝，将与所述n个第一导体板的每一个的另一端连接的第二导体部分形成在所述一个主面；和第三狭缝，配置在所述第一狭缝与所述第二狭缝之间，并且将与所述m个第二导体板的每一个的两端分别连接的第三和第四导体部分形成在所述一个主面。
8、根据权利要求7所述的电路装置，其特征在于，
所述基板还包括第四狭缝，所述第四狭缝在与所述第二电流流动的方向垂直的方向从所述第三狭缝延伸。
9、根据权利要求8所述的电路装置，其特征在于，
所述基板还包括第五狭缝，所述第五狭缝形成在所述第四狭缝的两端，并且在与所述第四狭缝形成规定角度的方向延伸。
10、一种基板，减小电元件的阻抗，
所述电元件包括：n个第一导体板，各个使第一电流从电源一侧向电负载电路一侧流动；和m个第二导体板，与所述n个第一导体板交互地层叠，并且各个使作为所述第一电流的返回电流的第二电流从所述电负载电路一侧向所述电源一侧流动，其中n为正整数，m为正整数，
在所述第一和第二电流分别流过所述n个第一导体板和所述m个第二导体板时，所述n个第一导体板具有比自感小的电感，
所述基板具备：电介质；第三导体板，配置在所述电介质的一个主面，并且与所述m个第二导体板的每一个的一端电连接；和第四导体板，与所述第三导体板以规定的间隔配置在所述电介质的一个主面，并且与所述m个第二导体板的每一个的另一端电连接。
11、根据权利要求10所述的基板，其特征在于，
还具备：第一信号线，配置在所述电介质的一个主面，并且与所述n个第一导体板的每一个的一端连接；和第二信号线，配置在设置有所述第一信号线的一个主面，并且与所述n个第一导体板的每一个的另一端连接，
所述第三和第四导体板，配置在与所述第一和第二信号线相同的一个主面。
12、根据权利要求11所述的基板，其特征在于，
所述第三导体板由配置在所述第一信号线的两侧的第一和第二平板构件构成，
所述第四导体板由配置在所述第二信号线的两侧的第三和第四平板构件构成。
13、根据权利要求10所述的基板，其特征在于，
还具备：第一信号线，配置在所述电介质的一个主面，并且与所述n个第一导体板的每一个的一端连接；和第二信号线，配置在设置有所述第一信号线的一个主面，并且与所述n个第一导体板的每一个的另一端连接，
所述第三和第四导体板配置在与所述第一和第二信号线不同的一个主面。
14、根据权利要求10所述的基板，其特征在于，
还具备：第一信号线，配置在所述电介质的一个主面，并且与所述n个第一导体板的每一个的一端连接；和第二信号线，配置在设置有所述第一信号线的一个主面，并且与所述n个第一导体板的每一个的另一端连接，
所述第三导体板包括：第一和第二平板构件，在与所述第一信号线相同的一个主面配置在所述第一信号线的两侧；和第三平板构件，配置在与所述第一信号线不同的一个主面，
所述第四导体板包括：第四和第五平板构件，在与所述第二信号线相同的一个主面配置在所述第二信号线的两侧；和第六平板构件，配置在与所述第二信号线不同的一个主面。
15、根据权利要求10所述的基板，其特征在于，
所述电介质由层叠的多个电介质构成，
所述第三导体板由配置在各电介质的表里的多个第一平板构件构成，
所述第四导体板由配置在各电介质的表里的多个第二平板构件构成。
16、根据权利要求15所述的基板，其特征在于，
还具备：第一信号线，配置在所述多个电介质之中设置在最上侧的电介质的一个主面，并且与所述n个第一导体板的每一个的一端连接；和第二信号线，配置在设置有所述第一信号线的一个主面，并且与所述n个第一导体板的每一个的另一端连接，
所述多个第一平板构件之中，配置在设置于所述最上侧的电介质的一个主面的平板构件，由配置在所述第一信号线的两侧的第一和第二平板部分构成，
所述多个第二平板构件之中，配置在设置于所述最上侧的电介质的一个主面的平板构件，由配置在所述第二信号线的两侧的第三和第四平板部分构成。
CNB2006101725193A 2005-12-26 2006-12-26 电路装置和使用于该电路装置的基板 Expired - Fee Related CN100570946C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005372844 2005-12-26
JP2005372844 2005-12-26
JP2006287298 2006-10-23

Publications (2)

Publication Number Publication Date
CN1992425A CN1992425A (zh) 2007-07-04
CN100570946C true CN100570946C (zh) 2009-12-16

Family

ID=38214448

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200680049176XA Expired - Fee Related CN101346787B (zh) 2005-12-26 2006-11-24 电路装置
CNB2006101725193A Expired - Fee Related CN100570946C (zh) 2005-12-26 2006-12-26 电路装置和使用于该电路装置的基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN200680049176XA Expired - Fee Related CN101346787B (zh) 2005-12-26 2006-11-24 电路装置

Country Status (5)

Country Link
US (1) US8027146B2 (zh)
JP (1) JP4912324B2 (zh)
CN (2) CN101346787B (zh)
TW (1) TW200746201A (zh)
WO (1) WO2007074598A1 (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096272A (ja) 2005-09-02 2007-04-12 Sanyo Electric Co Ltd 電気素子および電気回路
CN101346787B (zh) 2005-12-26 2011-07-20 三洋电机株式会社 电路装置
JP4912110B2 (ja) * 2005-12-26 2012-04-11 三洋電機株式会社 電気回路装置およびそれに用いる基板
JP4716951B2 (ja) * 2005-12-27 2011-07-06 三洋電機株式会社 電気回路装置
DE112013003806T5 (de) * 2012-08-01 2015-04-23 Samtec, Inc. Mehrschichtige Übertragungsleitungen
WO2015113215A1 (en) * 2014-01-28 2015-08-06 Telefonaktiebolaget L M Ericsson (Publ) Capacitor structure and capacitor using the same

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5847716Y2 (ja) 1978-06-12 1983-10-31 株式会社東芝 印刷回路基板用電源母線
JPS5956831U (ja) 1982-10-04 1984-04-13 株式会社ケンウッド ラインフイルタ回路
JPS59127311A (ja) 1982-12-30 1984-07-23 日本メクトロン株式会社 コンデンサ内蔵型積層母線
JPS6165609U (zh) 1984-10-04 1986-05-06
JPS63148610A (ja) * 1986-12-12 1988-06-21 日本電信電話株式会社 四端子構造コンデンサ
JPS6345917U (zh) 1987-07-23 1988-03-28
JPH0456207A (ja) 1990-06-25 1992-02-24 Marcon Electron Co Ltd 積層セラミックコンデンサ及びそれを使用した回路
JP2552317Y2 (ja) 1991-02-13 1997-10-29 株式会社村田製作所 積層型ノイズフィルタ
JPH06260364A (ja) 1993-03-08 1994-09-16 Masusaku Okumura チップ部品
JPH06267802A (ja) * 1993-03-16 1994-09-22 Nitsuko Corp 低インピーダンス形固体電解コンデンサ
JPH09153752A (ja) 1995-11-30 1997-06-10 Kyocera Corp フィルタ
JPH104027A (ja) 1996-06-14 1998-01-06 Murata Mfg Co Ltd 積層型電子部品
JPH10112216A (ja) * 1996-08-09 1998-04-28 Toray Ind Inc 感光性導電ペースト、それを用いた電極およびその製造方法
JPH11102839A (ja) 1997-09-26 1999-04-13 Murata Mfg Co Ltd 電子部品
JP2991175B2 (ja) 1997-11-10 1999-12-20 株式会社村田製作所 積層コンデンサ
JP3455096B2 (ja) 1997-11-27 2003-10-06 京セラ株式会社 ノイズフィルタ
US6185091B1 (en) * 1998-02-09 2001-02-06 Matsushita Electric Industrial Co., Ltd. Four-terminal capacitor
JP3515698B2 (ja) 1998-02-09 2004-04-05 松下電器産業株式会社 ４端子コンデンサ
JPH11251178A (ja) 1998-03-04 1999-09-17 Taiyo Yuden Co Ltd ４端子型積層コンデンサ
JP3134841B2 (ja) * 1998-04-27 2001-02-13 株式会社村田製作所 差動伝送線路用積層型ノイズフィルタ
JP2000223351A (ja) * 1999-01-28 2000-08-11 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP3548821B2 (ja) * 1999-05-10 2004-07-28 株式会社村田製作所 積層コンデンサ、ならびにこれを用いた電子装置および高周波回路
JP4993800B2 (ja) * 1999-06-15 2012-08-08 キャラハン セルラー エルエルシー 電子部品
JP3760364B2 (ja) * 1999-07-21 2006-03-29 Ｔｄｋ株式会社 誘電体磁器組成物および電子部品
JP3563664B2 (ja) * 2000-03-30 2004-09-08 Ｔｄｋ株式会社 積層型電子回路部品及び積層型電子回路部品の製造方法
JP2001210542A (ja) * 2000-01-28 2001-08-03 Tdk Corp 積層型電子部品
WO2001099237A1 (fr) 2000-06-20 2001-12-27 Fujitsu Limited Tableau et borne d'alimentation
KR100711365B1 (ko) * 2002-03-19 2007-04-27 엔이씨 도낀 가부시끼가이샤 Ｄｃ 전력을 공급하며 노이즈 감쇠를 위한 노이즈 필터를구비하는 전자장치
JP4085665B2 (ja) * 2002-03-22 2008-05-14 株式会社村田製作所 コンデンサの実装構造
US6791159B2 (en) * 2002-06-03 2004-09-14 Sumitomo Electric Industries, Ltd. Optical module
JP4479168B2 (ja) 2002-06-03 2010-06-09 住友電気工業株式会社 光モジュール
JP3833145B2 (ja) 2002-06-11 2006-10-11 Ｔｄｋ株式会社 積層貫通型コンデンサ
JP2004080773A (ja) 2002-07-31 2004-03-11 Nec Tokin Corp 伝送線路型ノイズフィルタ
TW200409153A (en) * 2002-09-04 2004-06-01 Nec Corp Strip line element, printed circuit board carrying member, circuit board, semiconductor package and method for forming same
JP2004179316A (ja) * 2002-11-26 2004-06-24 Rohm Co Ltd 貫通型コンデンサ
TWI229878B (en) * 2003-03-12 2005-03-21 Tdk Corp Multilayer capacitor
US6950300B2 (en) 2003-05-06 2005-09-27 Marvell World Trade Ltd. Ultra low inductance multi layer ceramic capacitor
JP4296866B2 (ja) 2003-07-10 2009-07-15 株式会社村田製作所 積層貫通型コンデンサおよび積層貫通型コンデンサアレイ
JP3850398B2 (ja) * 2003-08-21 2006-11-29 Ｔｄｋ株式会社 積層コンデンサ
JP4059181B2 (ja) * 2003-09-29 2008-03-12 株式会社村田製作所 多端子型積層セラミック電子部品の製造方法
JP4392237B2 (ja) 2003-12-26 2009-12-24 ローム株式会社 固体電解コンデンサ
JP4097268B2 (ja) * 2004-02-26 2008-06-11 Ｔｄｋ株式会社 積層コンデンサ
US7016176B1 (en) * 2005-04-07 2006-03-21 Honeywell International Inc. Low ESL and ESR chip capacitor
JP2006324555A (ja) * 2005-05-20 2006-11-30 Nec Tokin Corp 積層型コンデンサ及びその製造方法
US7408763B2 (en) * 2005-07-19 2008-08-05 Apurba Roy Low inductance multilayer capacitor
JP2007096272A (ja) 2005-09-02 2007-04-12 Sanyo Electric Co Ltd 電気素子および電気回路
JP2007096147A (ja) * 2005-09-30 2007-04-12 Toshiba Corp コンデンサ
JP4912110B2 (ja) * 2005-12-26 2012-04-11 三洋電機株式会社 電気回路装置およびそれに用いる基板
CN101346787B (zh) 2005-12-26 2011-07-20 三洋电机株式会社 电路装置
JP4716951B2 (ja) * 2005-12-27 2011-07-06 三洋電機株式会社 電気回路装置
KR100843434B1 (ko) * 2006-09-22 2008-07-03 삼성전기주식회사 적층형 칩 커패시터

Also Published As

Publication number Publication date
CN101346787A (zh) 2009-01-14
TW200746201A (en) 2007-12-16
US20100277851A1 (en) 2010-11-04
TWI346343B (zh) 2011-08-01
JPWO2007074598A1 (ja) 2009-06-04
WO2007074598A1 (ja) 2007-07-05
CN101346787B (zh) 2011-07-20
US8027146B2 (en) 2011-09-27
CN1992425A (zh) 2007-07-04
JP4912324B2 (ja) 2012-04-11

Similar Documents

Publication Publication Date Title
CN100570946C (zh) 电路装置和使用于该电路装置的基板
US6768630B2 (en) Multilayer feedthrough capacitor
CN101523529B (zh) 电气元件
US7677930B2 (en) Next high frequency improvement by using frequency dependent effective capacitance
US7675733B2 (en) Multilayer capacitor
CN1925210B (zh) 电子元件和电子电路
JP4864271B2 (ja) 積層コンデンサ
US6266229B1 (en) Multilayer capacitor
US7980900B2 (en) Next high frequency improvement by using frequency dependent effective capacitance
CN100474464C (zh) 积层陶瓷电容器
CN104112589B (zh) 多层陶瓷电容器及其用于安装的板
CN105161300A (zh) 多层陶瓷电容器及其上安装有多层陶瓷电容器的板
CN102623179A (zh) 电子部件以及基板模块
JP3836384B2 (ja) デカップリング・コンデンサの配置方法
CN100576383C (zh) 叠层电容器
KR102097324B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
CN101465204B (zh) 叠层电容器阵列
CN1992426B (zh) 电气电路装置
US20070222031A1 (en) Capacitor structure
CN101842859B (zh) 电子部件和无源部件
JP4912110B2 (ja) 電気回路装置およびそれに用いる基板
JP2006100451A (ja) ３端子積層コンデンサ及び実装構造
CN102623180B (zh) 电子部件以及基板模块
CN104112593A (zh) 多层陶瓷电容器及其安装板
US20100238605A1 (en) Multilayer chip capacitor and method of fabricating the same

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20091216

Termination date: 20151226

EXPY Termination of patent right or utility model