CN100474464C - 积层陶瓷电容器 - Google Patents
积层陶瓷电容器 Download PDFInfo
- Publication number
- CN100474464C CN100474464C CNB2005100935537A CN200510093553A CN100474464C CN 100474464 C CN100474464 C CN 100474464C CN B2005100935537 A CNB2005100935537 A CN B2005100935537A CN 200510093553 A CN200510093553 A CN 200510093553A CN 100474464 C CN100474464 C CN 100474464C
- Authority
- CN
- China
- Prior art keywords
- internal electrode
- electrode group
- laminate
- electrode
- outermost
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000919 ceramic Substances 0.000 title abstract description 7
- 239000003985 ceramic capacitor Substances 0.000 claims description 30
- 238000003475 lamination Methods 0.000 claims description 28
- 239000003990 capacitor Substances 0.000 abstract description 8
- 238000010030 laminating Methods 0.000 abstract 2
- 239000010410 layer Substances 0.000 description 16
- 230000003068 static effect Effects 0.000 description 11
- 230000000052 comparative effect Effects 0.000 description 7
- 238000000034 method Methods 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000002788 crimping Methods 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/14—Organic dielectrics
- H01G4/18—Organic dielectrics of synthetic material, e.g. derivatives of cellulose
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
Abstract
本发明提供一种积层陶瓷电容器，其具备：层叠有多层电介质层的积层体，分别位于积层体的相对的侧面的第1以及第2端电极，在积层体内沿该积层体的积层方向同时设置的多个内部电极群。各内部电极群具有：与第1端电极连接的第1内部电极，与第2端电极连接的第2内部电极，与第1以及第2端电极都不连接的第3内部电极。第1内部电极、第2内部电极和第3内部电极被配置为使电介质层夹在其之间，从而在所述第1内部电极和所述第2内部电极之间形成多个串联连接的电容分量。在位于积层体的积层方向上最外侧的内部电极群上形成的电容分量的数量，比在与位于最外侧的所述内部电极群相比位于内侧位置的内部电极群上形成的电容分量的数量多。
Description
技术领域
本发明涉及一种积层陶瓷电容器。
背景技术
已知这种积层陶瓷电容器具备层叠有多层电介质层的积层体，分别位于积层体的相对的侧面的第1以及第2端电极，和在积层体内的该积层体的积层方向上同时设置的多个内部电极群(例如，参照日本专利特开平8—37126号公报)。内部电极群包括与第1端电极连接的第1内部电极，与第2端电极连接的第2内部电极，和与第1以及第2端电极都不连接的第3内部电极。所述第1～第3内部电极被配置为使所述电介质层夹在其之间，从而在所述第1内部电极和所述第2内部电极之间形成多个串联连接的电容分量。
日本专利特开平8—37126号公报所记述的积层陶瓷电容器，由于是在第1内部电极与第2内部电极之间形成串联连接的多个电容分量，所以外加在每个电容分量的电压变低，从而能够实现电容器内部的耐高电压的目的。另外，若采用日本专利特开平8—37126号公报所记述的积层陶瓷电容器，还能够提高表面放电的起始电压。
但是，近年来，随着对电子设备的小型化、薄型化和面安装化等的要求，推进了积层陶瓷电容器的小型化和高容量化。这种小型化、薄型化和高容量化的潮流，波及到了液晶显示器的背光源用、切换式电源用等要求耐高电压(例如，3kV以上)的积层陶瓷电容器中。
日本专利特开平8—37126号公报所记载的积层陶瓷电容器，虽然能够达到耐高电压化、提高表面放电的起始电压，但是却难以实现小型化、薄型化以及高容量化。下面，叙述其理由。
由于在第1内部电极与第2内部电极之间形成的多个电容分量为串联连接，所以静电容量降低、不能够确保所期望的静电容量。为了确保所期望的静电容量，可以在积层体内增加同时设置的内部电极群的数量，但是这样一来就难以实现积层陶瓷电容器的小型化和薄型化。另外，为了提高表面放电的起始电压，可以考虑加大没有形成内部电极的外层部分的厚度，但是外层部分的厚度所增大的部分，会阻碍积层陶瓷电容器的小型化以及薄型化。
发明内容
本发明的目的是提供一种既能够实现耐高电压化，同时又能够提高表面放电的起始电压，还可实现小型化、薄型化以及高容量化的积层陶瓷电容器。
本发明的积层陶瓷电容器，具备：层叠有多层电介质层的积层体；分别位于积层体的相对的侧面的第1以及第2端电极；在积层体内沿该积层体的积层方向同时设置的多个内部电极群；且该内部电极群具有与第1端电极连接的第1内部电极、与第2端电极连接的第2内部电极、和与第1以及第2端电极都不连接的第3内部电极；
第1内部电极、第2内部电极和第3内部电极被配置为使电介质层夹在其之间，从而在第1内部电极和第2内部电极之间形成多个串联连接的电容分量；
在位于积层体的积层方向上最外侧的内部电极群上形成的电容分量的数量，比在与位于最外侧的内部电极群相比位于内侧的内部电极群上形成的电容分量的数量多。
在本发明的积层陶瓷电容器中，由于在各内部电极群中，在第1内部电极和第2内部电极之间形成有多个串联连接的电容分量，所以能够实现耐高电压化。
在本发明中，在与位于积层体的积层方向上最外侧的内部电极群相比位于内侧位置的内部电极群上形成的电容分量的数量，比在位于最外侧的内部电极群中形成的电容分量的数量少。所以，在与位于最外侧的内部电极群相比位于内侧的内部电极群上形成的电容分量的合成静电容量，比在位于最外侧的内部电极群上形成的电容分量的合成静电容量大。通过使在位于最外侧的内部电极群上形成的电容分量的数量不同于在位于内侧的内部电极群上形成的电容分量的数量，可以增加电容器整体的的合成静电容量。其结果，在本发明中，与为了确保所期望的静电容量而仅仅增加内部电极群的数量的技术相比，还能够实现小型化和薄型化。
另外，在本发明中，在位于积层体的积层方向上最外侧的内部电极群上形成的电容分量的数量，比在与位于最外侧的内部电极群相比位于内侧位置的内部电极群上形成的电容分量的数量多。由此，在电容器外侧形成的电场弱，从而能够确保表面放电的起始电压高。
在位于积层体的积层方向上最外侧的内部电极群上形成的电容分量的数量，优选为6。
位于沿积层体的积层方向上最外侧的内部电极群的第3内部电极的数量，优选比与位于最外侧的内部电极群相比位于内侧位置的内部电极群的第3内部电极的数量多。
以下给出的详细说明和参照附图有助于更加清楚地理解本发明的例子，但这些不能被认为是对本发明的限定。
本发明的应用范围通过以下给出的详细说明将变得更加明了。然而，这些应当被理解为对本发明的详细说明和特殊实例，只是通过举例说明的方式表明本发明的优选实施方式，从这些详细说明，本领域的技术人员显然能够理解对本发明的各种变化和修改都在本发明的宗旨和范围之内。
附图说明
图1表示的是本实施方式的积层陶瓷电容器的截面结构图。
图2是说明本实施方式的积层陶瓷电容器的结构的分解立体图。
图3表示的是第1内部电极群所具有的第1～第3的内部电极的平面图。
图4表示的是第1内部电极群所具有的第3内部电极的平面图。
图5表示的是第2内部电极群所具有的第1以及第2内部电极的平面图。
图6表示的是第2内部电极群所具有的第3内部电极的平面图。
图7表示的是比较例1的积层陶瓷电容器的截面结构图。
具体实施方式
下面，参照附图对本发明的最佳实施方式进行详细说明。另外，在说明中，对相同部分或具有相同功能的部分，使用相同的符号，并省略重复说明。
首先，根据图1以及图2，对本实施方式的积层陶瓷电容器1的结构进行说明。图1表示的是本实施方式的积层陶瓷电容器的截面结构图。图2是说明本实施方式的积层陶瓷电容器的结构的分解立体图。在图2中，省略了后面所要叙述的端电极20的图示。
具备积层体10，第1以及第2端电极20a、20b和，第1以及第2内部电极群30、40。第1端电极20a位于积层体10的第1侧面。第2端电极20b位于与积层体10的第1侧面相对的第2侧面。在积层体10内，沿该积层体10的积层方向(以下，“积层体10的积层方向”就简称为“积层方向”)同时设置多个第1以及第2内部电极群30、40。积层体10是由层叠多个电介质层11所构成的。积层体10基本上呈长方体形状。
第1内部电极群30在积层方向上分别位于最外侧。第1内部电极群30包括第1内部电极31、第2内部电极32和第3内部电极33。第1内部电极31与第1端电极20a连接，不与第2端电极20b连接。第2内部电极32与第2端电极20b连接，不与第1端电极20a连接。第1内部电极31与第2内部电极32位于同一层(参照图2以及图3)。
第3内部电极33不与第1以及第2端电极20a、20b连接，该第3内部电极33包括多个(在本实施方式中为“5个”)电极33a～33e。电极33b、33d与第1内部电极31以及第2内部电极32位于同一层，并配置在第1内部电极31与第2内部电极32之间(参照图2以及图3)。电极33b、33d互相不连接。电极33a、33c、33e位于同一位置，并在第1内部电极31、第2内部电极32以及电极33b、33d的之间夹着电介质层11所配置(参照图2以及图4)。电极33a、33c、33e互相不连接。由此，第1内部电极31、第2内部电极32和第3内部电极33(电极33a～33e)被配置为使电介质层11夹在其之间，从而在第1内部电极31与第2内部电极32之间形成串联连接的多个电容分量C1。在本实施方式中，在第1内部电极群30中所形成的电容分量C1的数量为“6”。
第2内部电极群40位于与在积层方向上位于最外侧的第1内部电极群30相比位于积层方向上的内侧，并在第1内部电极群30之间同时设置有多个(在本实施方式中，为“13”)。第2内部电极群40包括第1内部电极41、第2内部电极42和第3内部电极43。第1内部电极41与第1端电极20a连接，不与第2端电极20b连接。第2内部电极42与第2端电极20b连接，不与第1端电极20a连接。第1内部电极41与第2内部电极42位于同一层(参照图2以及图5)。
第3内部电极43与第1以及第2端电极20a、20b都不连接，并至少包括1个(在本实施方式中，为“1”)电极43a。第1内部电极群30的第3内部电极33所含的电极33a～33e的数量，比第2内部电极群40的第3内部电极43所含的电极43a的数量多。电极43a被配置为使第1内部电极41以及第2内部电极42之间夹着电介质层11(参照图2以及图6)。由此，第1内部电极41、第2内部电极42和第3内部电极43(电极43a)被配置为使电介质层11夹在其之间，从而在第1内部电极41与第2内部电极42之间形成串联连接的多个电容分量C2。在本实施方式中，在第2内部电极群40中所形成的电容分量C2的数量为“2”。在第1内部电极群30的积层方向上相邻的第2内部电极群40中的一个的第2内部电极群40，与第2内部电极群40的积层方向上相邻的第2内部电极群40共用第3内部电极43(电极43a)。
积层陶瓷电容器1的构成是，如图2所示，分别形成有电极31～33，41～43中对应的电极的电介质层11按规定的顺序层叠，再用多个没有形成有电极31～33，41～43的电介质层11从积层方向的两侧夹住而构成。没有形成电极31～33，41～43的多个电介质层11起着保护层等的功能。
下面，对本实施方式的积层陶瓷电容器1的制作过程进行说明。
首先，向粉末状的电介质陶瓷材料中添加有机粘合剂以及有机溶剂等得到料浆。然后，用该料浆通过刮刀涂布法等公知的方法制作电介质陶瓷印刷电路基板。
接着，在每个电介质陶瓷印刷电路基板上，分别形成多个(对应后面所叙述的分割基片数)构成对应的电极31～33、41～43的导体图案。构成电极31～33、41～43的导体图案，例如，可以通过将以银为主要成分的导体糊进行网板印刷后，再进行干燥而形成。
接着，将形成了导体图案的电介质陶瓷印刷电路基板和没有形成导体图案的电介质陶瓷印刷电路基板，按照图2所示的层叠顺序层叠并压接，得到由多个电介质陶瓷印刷电路基板构成的中间积层体。然后，将得到的积层中间体切断为基片单位后，除去有机粘合剂(脱粘合剂)，并烧成。由此，得到在内部同时设置了第1以及第2内部电极群30、40的积层体10。
接着，在所得到的积层体10上形成第1以及第2端电极20a、20b。第1以及第2端电极20a、20b的形成，例如，通过分别将主要含有Ag的端电极用糊涂布在相对的第1以及第2的侧面后，对该糊实施加热(烧结)处理来进行。然后，在端电极20的外侧表面，通过电镀等依次积层Ni镀层以及Sn镀层。如此得到积层陶瓷电容器1。
按照上述方法，在本实施方式中，由于在各内部电极群30、40中，在第1内部电极31、41与第2内部电极32、42之间形成串联连接的多个电容分量C1、C2，所以能够达到耐高电压化。
另外，在本实施方式中，在比第1内部电极群30位于内侧的第2内部电极群40上形成的电容分量C2的数量，比在第1内部电极群30上形成的电容分量C1的数量少。所以，在第2内部电极群40上形成的电容分量C2的合成静电容量，比在第1内部电极群30上形成的电容分量C1的合成静电容量大。这样，通过使在第1内部电极群30和在第2内部电极群40上形成的电容分量C1、C2的数量不同，可以增加电容器1整体的合成静电容量。其结果，若采取本实施方式，与为了确保所期望的静电容量而只是增加内部电极群的数量相比，还可以实现小型化和薄型化。
另外，在本实施方式中，在第1内部电极群30上形成的电容分量C1的数量，比在第2内部电极群40上形成的电容分量C2的数量多。因此，在电容器1的外侧形成的电场变弱，从而可以将表面放电的起始电压保持在高电压水平。
在这里，根据本实施方式，通过实施例1与比较例1来具体地示出可以保持表面放电的起始电压高这一情形。在实施例1与比较例1中，使外加在端电极的DC电压升高，并测定了表面放电发生时的电压(表面放电的起始电压)。
在实施例1中，使用了上述实施方式的积层陶瓷电容器1。在比较例1中，使用了图7所示的积层陶瓷电容器101。在积层陶瓷电容器101中，在位于积层方向最外侧的内部电极群上形成的电容分量的数量，与在比位于积层方向最外侧的内部电极群还位于内侧的内部电极群上形成的电容分量的数量相同。比较例1的积层陶瓷电容器101的结构，除了在位于上述积层方向最外侧的内部电极群上形成的电容分量的数量这一点之外，其他都与上述积层陶瓷电容器1相同。
在比较例1的积层陶瓷电容器101中，位于积层方向最外侧的内部电极群130，与比内部电极群130在积层方向还要位于内侧的第2内部电极群40相同，具有第1内部电极131、第2内部电极132和第3内部电极133。第1内部电极131与第1端电极20a连接，不与第2端电极20b连接。第2内部电极132与第2端电极20b连接，不与第1端电极20a连接。第1内部电极131与第2内部电极132位于同一层。第3内部电极133不与第1以及第2端电极20a、20b连接，含有一个电极133a。电极133a被配置为使第1内部电极131以及第2内部电极132的之间夹着电介质层11。由此，第1内部电极131、第2内部电极132、和第3内部电极133(电极133a)被配置为使电介质层11夹在其之间，从而在第1内部电极131与第2内部电极132之间形成串联连接的2个电容分量C3。
测定的结果是，实施例1中表面放电起始电压为10.5kV，而与此相对的是，比较例1中的表面放电起始电压为8.0kV。由此可以确认本实施方式的有效性。
以上，对本发明的最佳实施方式进行了详细说明，但是本发明并不限定于上述实施方式。例如，在本实施方式中，使在第1内部电极群30中形成的电容分量C1的数量为“6”，使在第2内部电极群40中形成的电容分量C2的数量为“2”，但是并不限定于此。只要在第1内部电极群30中形成的电容分量C1的数量比第2内部电极群40中所形成的电容分量C2的数量多即可。
从以上对本发明的详细说明可以看出，本发明显然可以有多种方式的变化。但不能认为这些变化超出了本发明的宗旨和范围，那些对于本领域的技术人员很显然的修改都被包括在本发明权利要求的范围之内。
Claims (2)
1.一种积层陶瓷电容器，其特征在于：
具备：
层叠有多层电介质层的积层体；
分别位于积层体的相对的侧面的第1以及第2端电极；以及
在所述积层体内沿该积层体的积层方向同时设置的多个内部电极群；且该内部电极群具有与所述第1端电极连接的第1内部电极、与所述第2端电极连接的第2内部电极、以及与所述第1以及第2端电极都不连接的第3内部电极；
所述第1内部电极、所述第2内部电极和所述第3内部电极被配置为使所述电介质层夹在其之间，从而在所述第1内部电极和所述第2内部电极之间形成多个串联连接的电容分量，
在位于所述积层体的积层方向上最外侧的内部电极群上形成的电容分量的数量，比在与位于最外侧的所述内部电极群相比位于内侧位置的内部电极群上形成的电容分量的数量多，
位于所述积层体的积层方向上最外侧的所述内部电极群的第3内部电极的数量，比与位于最外侧的所述内部电极群相比位于内侧的所述内部电极群的第3内部电极的数量多。
2.如权利要求书1所述的积层陶瓷电容器，其特征在于：
在位于所述积层体的积层方向上最外侧的所述内部电极群中形成的电容分量的数量为6。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004250771 | 2004-08-30 | ||
| JP2004250771A JP4105665B2 (ja) | 2004-08-30 | 2004-08-30 | 積層セラミックコンデンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1744243A CN1744243A (zh) | 2006-03-08 |
| CN100474464C true CN100474464C (zh) | 2009-04-01 |
Family
ID=35942715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100935537A Active CN100474464C (zh) | 2004-08-30 | 2005-08-26 | 积层陶瓷电容器 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7027288B2 (zh) |
| JP (1) | JP4105665B2 (zh) |
| KR (1) | KR101105600B1 (zh) |
| CN (1) | CN100474464C (zh) |
| TW (1) | TWI375240B (zh) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4622421B2 (ja) * | 2004-09-27 | 2011-02-02 | パナソニック株式会社 | 積層コンデンサ |
| US7133274B2 (en) * | 2005-01-20 | 2006-11-07 | Matsushita Electric Industrial Co., Ltd. | Multilayer capacitor and mold capacitor |
| JP4374041B2 (ja) * | 2007-07-09 | 2009-12-02 | Ｔｄｋ株式会社 | 積層コンデンサ |
| JP4501970B2 (ja) * | 2007-08-23 | 2010-07-14 | Ｔｄｋ株式会社 | 積層コンデンサ |
| JP5077140B2 (ja) * | 2008-08-18 | 2012-11-21 | Ｔｄｋ株式会社 | 積層コンデンサ |
| EP2449569B1 (en) | 2009-07-01 | 2015-08-26 | Kemet Electronics Corporation | Multilayer capacitor with high capacitance and high voltage capability |
| DE112013001679B4 (de) | 2012-03-26 | 2023-03-09 | Kemet Electronics Corporation | Asymmetrischer Hochspannungskondensator |
| KR20150072804A (ko) * | 2013-12-20 | 2015-06-30 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| JP6171220B2 (ja) * | 2015-01-16 | 2017-08-02 | 株式会社北陸濾化 | 積層セラミックスコンデンサの中間品の製造方法、積層セラミックスコンデンサの中間品の製造に用いられるハロゲン系化合物を含む処理水溶液及び積層セラミックスコンデンサの中間品並びに積層セラミックスコンデンサの製造方法更に積層セラミックスコンデンサ |
| JP6981438B2 (ja) * | 2019-02-20 | 2021-12-15 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| US11670453B2 (en) * | 2020-07-20 | 2023-06-06 | Knowles UK Limited | Electrical component having layered structure with improved breakdown performance |
| CN112201685B (zh) * | 2020-09-08 | 2022-02-11 | 浙江大学 | 一种超级结器件及电介质组合终端 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5657199A (en) * | 1992-10-21 | 1997-08-12 | Devoe; Daniel F. | Close physical mounting of leaded amplifier/receivers to through holes in monolithic, buried-substrate, multiple capacitors simultaneous with electrical connection to dual capacitors otherwise transpiring, particularly for hearing aid filters |
| JPH0837126A (ja) | 1994-07-22 | 1996-02-06 | Murata Mfg Co Ltd | 積層コンデンサ |
| JPH08273977A (ja) * | 1995-04-03 | 1996-10-18 | Murata Mfg Co Ltd | 積層コンデンサ |
| JPH09298127A (ja) * | 1996-05-09 | 1997-11-18 | Murata Mfg Co Ltd | 積層コンデンサ |
| JPH10261546A (ja) * | 1997-03-19 | 1998-09-29 | Murata Mfg Co Ltd | 積層コンデンサ |
| US6760215B2 (en) * | 2001-05-25 | 2004-07-06 | Daniel F. Devoe | Capacitor with high voltage breakdown threshold |
-
2004
- 2004-08-30 JP JP2004250771A patent/JP4105665B2/ja not_active Expired - Lifetime
-
2005
- 2005-08-16 US US11/204,115 patent/US7027288B2/en active Active
- 2005-08-26 CN CNB2005100935537A patent/CN100474464C/zh active Active
- 2005-08-29 TW TW094129538A patent/TWI375240B/zh active
- 2005-08-29 KR KR1020050079343A patent/KR101105600B1/ko active IP Right Grant
Also Published As
| Publication number | Publication date |
|---|---|
| JP4105665B2 (ja) | 2008-06-25 |
| US20060044732A1 (en) | 2006-03-02 |
| CN1744243A (zh) | 2006-03-08 |
| US7027288B2 (en) | 2006-04-11 |
| TW200623172A (en) | 2006-07-01 |
| KR101105600B1 (ko) | 2012-01-19 |
| KR20060050757A (ko) | 2006-05-19 |
| JP2006066831A (ja) | 2006-03-09 |
| TWI375240B (en) | 2012-10-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100474464C (zh) | 积层陶瓷电容器 | |
| CN101345134B (zh) | 层叠电容器 | |
| KR100884499B1 (ko) | 적층 콘덴서 및 그 제조방법 | |
| KR100884902B1 (ko) | 적층 커패시터 및 그 실장구조 | |
| US7495884B2 (en) | Multilayer capacitor | |
| KR101983129B1 (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
| JP2018186291A (ja) | 積層セラミックコンデンサ | |
| KR102018306B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판 | |
| US20080080122A1 (en) | Multilayer capacitor | |
| KR102029529B1 (ko) | 적층 세라믹 커패시터 | |
| JP4134675B2 (ja) | 積層電子部品及びその製造方法 | |
| WO2007060818A1 (ja) | 積層コンデンサ | |
| JP5489023B1 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| JP2008004923A (ja) | 積層セラミックコンデンサ | |
| KR20160109858A (ko) | 적층 세라믹 전자부품, 그 제조방법 및 전자부품이 실장된 회로기판 | |
| CN107045938A (zh) | 电子部件 | |
| JP6373247B2 (ja) | 積層セラミック電子部品及びその製造方法 | |
| US9305707B2 (en) | Method for manufacturing ceramic electronic component and ceramic electronic component including cross-linked section | |
| JP5628351B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| JPH07272975A (ja) | 複合コンデンサ | |
| JP5039773B2 (ja) | 積層型チップキャパシタ、積層型チップキャパシタアセンブリ及びその製造方法 | |
| CN206363894U (zh) | 一种低esl表贴式电容器阵列 | |
| JPH0935986A (ja) | セラミック積層電子部品及びその製造方法 | |
| JP2004111608A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| KR102057915B1 (ko) | 적층 커패시터 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |