KR101105600B1 - 적층 세라믹 콘덴서 - Google Patents
적층 세라믹 콘덴서 Download PDFInfo
- Publication number
- KR101105600B1 KR101105600B1 KR1020050079343A KR20050079343A KR101105600B1 KR 101105600 B1 KR101105600 B1 KR 101105600B1 KR 1020050079343 A KR1020050079343 A KR 1020050079343A KR 20050079343 A KR20050079343 A KR 20050079343A KR 101105600 B1 KR101105600 B1 KR 101105600B1
- Authority
- KR
- South Korea
- Prior art keywords
- internal electrode
- electrode group
- electrode
- laminate
- internal
- Prior art date
Links
- 239000003985 ceramic capacitor Substances 0.000 claims abstract description 33
- 239000003990 capacitor Substances 0.000 claims description 18
- 238000003475 lamination Methods 0.000 claims description 9
- 239000010410 layer Substances 0.000 description 23
- 230000000052 comparative effect Effects 0.000 description 7
- 239000000919 ceramic Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 239000011230 binding agent Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000005684 electric field Effects 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000007747 plating Methods 0.000 description 2
- 239000002002 slurry Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910010293 ceramic material Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 239000002003 electrode paste Substances 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 239000011241 protective layer Substances 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/14—Organic dielectrics
- H01G4/18—Organic dielectrics of synthetic material, e.g. derivatives of cellulose
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
적층 세라믹 콘덴서는 유전체층이 복수 적층된 적층체와, 적층체가 대향하는 측면에 각각 위치하는 제 1 및 제 2 단자 전극과, 적층체 내에 상기 적층체의 적층 방향으로 복수 병설된 내부 전극군을 구비한다. 각각의 내부 전극군은 제 1 단자 전극에 접속되는 제 1 내부 전극과, 제 2 단자 전극에 접속되는 제 2 내부 전극과, 제 1 및 제 2 단자 전극에 접속되지 않은 제 3 내부 전극을 갖는다. 제 1 내부 전극과, 제 2 내부 전극과, 제 3 내부 전극은 제 1 내부 전극과 제 2 내부 전극 사이에 직렬로 접속된 복수의 용량 성분이 형성되도록, 유전체층을 삽입하여 배치된다. 적층체의 적층 방향에서 가장 외측에 위치하는 내부 전극군에서 형성되는 용량 성분의 수는 가장 외측에 위치하는 내부 전극군보다도 내측에 위치하는 내부 전극군에 있어서 형성되는 용량 성분의 수보다도 많다.
적층 세라믹 콘덴서, 유전체층, 적층체, 단자 전극, 전극군
Description
도 1은 본 실시형태에 따른 적층 세라믹 콘덴서의 단면 구성을 도시하는 도면.
도 2는 본 실시형태에 따른 적층 세라믹 콘덴서의 구성을 설명하는 분해 사시도.
도 3은 제 1 내부 전극군이 갖는 제 1 내지 제 3 내부 전극을 도시하는 평면도.
도 4는 제 1 내부 전극군이 갖는 제 3 내부 전극을 도시하는 평면도.
도 5는 제 2 내부 전극군이 갖는 제 1 및 제 2 내부 전극을 도시하는 평면도.
도 6은 제 2 내부 전극군이 갖는 제 3 내부 전극을 도시하는 평면도.
도 7은 비교예 1에 따른 적층 세라믹 콘덴서의 단면 구성을 도시하는 도면.
본 발명은 적층 세라믹 콘덴서에 관한 것이다.
이러한 종류의 적층 세라믹 콘덴서로서, 유전체층이 복수 적층된 적층체와, 적층체가 대향하는 측면에 각각 위치하는 제 1 및 제 2 단자 전극과, 적층체 내에 상기 적층체의 적층 방향으로 복수 병설된 내부 전극군을 구비하는 것이 알려져 있다(예를 들면, 일본 공개특허공보 제(평)8-37126호 참조). 내부 전극군은 제 1 단자 전극에 접속되는 제 1 내부 전극과, 제 2 단자 전극에 접속되는 제 2 내부 전극과, 제 1 및 제 2 단자 전극에 접속되지 않은 제 3 내부 전극을 갖고 있다. 제 1 내지 제 3 내부 전극은 제 1 내부 전극과 제 2 내부 전극 사이에 직렬로 접속된 복수의 용량 성분이 형성되도록, 유전체층을 삽입하여 배치된다.
일본 공개특허공보 제(평)8-37126호에 기재된 적층 세라믹 콘덴서에서는 제 1 내부 전극과 제 2 내부 전극 사이에 직렬로 접속된 복수의 용량 성분이 형성되기 때문에, 개개의 용량 성분에 인가되는 전압은 낮아지고, 콘덴서 내부의 높은 내(耐)전압화를 도모할 수 있다. 또한, 일본 공개특허공보 제(평)8-37126호에 기재된 적층 세라믹 콘덴서에 의하면, 연면(沿面) 방전의 개시 전압을 높일 수도 있다.
그런데, 최근에는 전자기기의 소형화·저배화(low profiles), 면실장화 등의 요구로부터, 적층 세라믹 콘덴서의 소형, 고용량화가 진행되고 있다. 이 소형화·저배화, 고용량화의 흐름은 액정 디스플레이의 백라이트용이나, 스위칭 전원용 등의 높은 내전압(예를 들면, 3kV 이상)이 요구되는 적층 세라믹 콘덴서에도 파급되고 있다.
일본 공개특허공보 제(평)8-37126호에 기재된 적층 세라믹 콘덴서에서는 높은 내전압화를 도모하여, 연면 방전의 개시 전압을 높일 수 있지만, 소형화·저배화 및 고용량화를 도모하는 것은 곤란하였다. 이하, 그 이유를 기술한다.
제 1 내부 전극과 제 2 내부 전극 사이에 형성되는 복수의 용량 성분이 직렬로 접속되어 있기 때문에, 정전용량이 저하하여, 소망의 정전용량을 확보할 수 없다. 소망의 정전용량을 확보하기 위해서는, 적층체 내에 병설되는 내부 전극군의 수를 늘리면 좋지만, 적층 세라믹 콘덴서의 소형화·저배화를 도모하는 것이 곤란해져 버린다. 또한, 연면 방전의 개시 전압을 높이기 위해서, 내부 전극이 형성되지 않은 외층 부분의 두께를 크게 하는 것이 생각되지만, 외층 부분의 두께가 커지는 만큼, 적층 세라믹 콘덴서의 소형화 및 저배화를 저해하게 된다.
본 발명의 목적은 높은 내전압화를 도모하는 동시에 연면 방전의 개시 전압을 높이면서, 소형화·저배화 및 고용량화를 도모하는 것이 가능한 적층 세라믹 콘덴서를 제공하는 것에 있다.
본 발명에 따른 적층 세라믹 콘덴서는 유전체층이 복수 적층된 적층체와, 적층체가 대향하는 측면에 각각 위치하는 제 1 및 제 2 단자 전극과, 제 1 단자 전극에 접속되는 제 1 내부 전극과, 제 2 단자 전극에 접속되는 제 2 내부 전극과, 제 1 및 제 2 단자 전극에 접속되지 않은 제 3 내부 전극을 갖는 동시에, 적층체 내에 상기 적층체의 적층 방향으로 복수 병설된 내부 전극군을 구비하고, 제 1 내부 전극과, 제 2 내부 전극과, 제 3 내부 전극은 제 1 내부 전극과 제 2 내부 전극 사이에 직렬로 접속된 복수의 용량 성분이 형성되도록, 유전체층을 삽입하여 배치되고, 적층체의 적층 방향에서 가장 외측에 위치하는 내부 전극군에서 형성되는 용량 성분의 수는, 가장 외측에 위치하는 내부 전극군보다도 내측에 위치하는 내부 전극군에서 형성되는 용량 성분의 수보다도 많다.
본 발명에 따른 적층 세라믹 콘덴서에서는 각 내부 전극군에서, 제 1 내부 전극과 제 2 내부 전극 사이에 직렬로 접속된 복수의 용량 성분이 형성되기 때문에, 높은 내전압화를 도모할 수 있다.
본 발명에서는 적층체의 적층 방향에서 가장 외측에 위치하는 내부 전극군보다도 내측에 위치하는 내부 전극군에서 형성되는 용량 성분의 수는, 가장 외측에 위치하는 내부 전극군에서 형성되는 용량 성분의 수보다도 적다. 이 때문에, 가장 외측에 위치하는 내부 전극군보다도 내측에 위치하는 내부 전극군에서 형성되는 용량 성분의 합성 정전용량은 가장 외측에 위치하는 내부 전극군에서 형성되는 용량 성분의 합성 정전용량보다 크다. 가장 외측에 위치하는 내부 전극군과 내측에 위치하는 내부 전극군에서 형성되는 용량 성분의 수를 다르게 함으로써, 콘덴서 전체에서의 합성 정전용량을 늘릴 수 있다. 이 결과, 본 발명에서는 소망의 정전용량을 확보하기 위해서 단지 내부 전극군의 수를 늘리는 것에 비하여, 소형화·저배화를 도모할 수 있다.
또한, 본 발명에서는 적층체의 적층 방향에서 가장 외측에 위치하는 내부 전극군에서 형성되는 용량 성분의 수는, 가장 외측에 위치하는 내부 전극군보다도 내측에 위치하는 내부 전극군에서 형성되는 용량 성분의 수보다도 많다. 이 때문에, 콘덴서의 외측에 형성되는 전계가 약해져, 연면 방전의 개시 전압을 높게 유지할 수 있다.
바람직하게는, 적층체의 적층 방향에서 가장 외측에 위치하는 내부 전극군에서 형성되는 용량 성분의 수는 6이다.
바람직하게는, 적층체의 적층 방향에서 가장 외측에 위치하는 내부 전극군의 제 3 내부 전극의 수는, 가장 외측에 위치하는 내부 전극보다도 내측에 위치하는 내부 전극군의 제 3 내부 전극의 수보다도 많다.
본 발명은 이하에서 설명될 상세한 설명 및 첨부 도면을 기초로 오직 예시적인 방식에 의해 더욱 상세히 설명될 것이며, 따라서, 그와 같은 상세한 설명 및 도면으로 인해 본 발명이 제한받지 않는다.
또한, 본 발명의 적용 범위는 이하의 상세한 설명으로부터 명백해질 것이다. 그러나, 본 발명의 적합한 실시예들을 나타내는 상세한 설명 및 예시적 실시예들은 오직 예시적 방식으로 기재된 것이므로, 당업자라면 상세한 설명으로부터 본 발명의 정신과 범위를 벗어나지 않는 한도 내에서 다양한 변경 및 변형이 가능함을 알 수 있을 것이다.
실시예
이하, 첨부 도면을 참조하면서, 본 발명의 적합한 실시형태에 대하여 상세하게 설명한다. 또한, 설명에 있어서, 동일 요소 또는 동일 기능을 갖는 요소에는 동일 부호를 사용하기로 하고, 중복되는 설명은 생략한다.
우선, 도 1 및 도 2에 기초하여, 본 실시형태에 따른 적층 세라믹 콘덴서(1)의 구성을 설명한다. 도 1은 본 실시형태에 따른 적층 세라믹 콘덴서의 단면 구성을 도시하는 도면이다. 도 2는 본 실시형태에 따른 적층 세라믹 콘덴서의 구성을 설명하는 분해사시도이다. 도 2에서는 후술하는 단자 전극(20)의 도시를 생략하고 있다.
적층체(10)와, 제 1 및 제 2 단자 전극(20a, 20b)과, 제 1 및 제 2 내부 전극군(30, 40)을 구비하고 있다. 제 1 단자 전극(20a)은 적층체(10)의 제 1 측면에 위치한다. 제 2 단자 전극(20b)은 적층체(10)의 제 1 측면에 대향하는 제 2 측면에 위치한다. 제 1 및 제 2 내부 전극군(30, 40)은 적층체(10)내에 상기 적층체(10)의 적층 방향(이하, 「적층체(10)의 적층 방향」을 간단하게 「적층 방향」이라고 부른다)으로 복수 병설된다. 적층체(10)는 유전체층(11)이 복수 적층됨으로써 구성된다. 적층체(10)는 거의 직방체 형상을 띠고 있다.
제 1 내부 전극군(30)은 적층 방향에서 가장 외측에 각각 위치한다. 제 1 내부 전극군(30)은 제 1 내부 전극(31)과, 제 2 내부 전극(32)과, 제 3 내부 전극(33)을 갖고 있다. 제 1 내부 전극(31)은 제 1 단자 전극(20a)에 접속되고, 제 2 단자 전극(20b)에는 접속되지 않는다. 제 2 내부 전극(32)은 제 2 단자 전극(20b)에 접속되고, 제 1 단자 전극(20a)에는 접속되지 않는다. 제 1 내부 전극(31)과 제 2 내부 전극(32)은 동일층에 위치하고 있다(도 2 및 도 3 참조).
제 3 내부 전극(33)은 제 1 및 제 2 단자 전극(20a, 20b)에 접속되지 않고, 복수(본 실시형태에 있어서는 「5」)의 전극(33a 내지 33e)을 포함하고 있다. 전극(33b, 33d)은 제 1 내부 전극(31) 및 제 2 내부 전극(32)과 동일층에 위치하고, 제 1 내부 전극(31)과 제 2 내부 전극(32) 사이에 배치된다(도 2 및 도 3 참조). 전극(33b, 33d)은 서로 접속되지 않는다. 전극(33a, 33c, 33e)은 동일층에 위치하고 있고, 제 1 내부 전극(31), 제 2 내부 전극(32) 및 전극(33b, 33d) 사이에 유전체층(11)을 삽입하도록 배치된다(도 2 및 도 4 참조). 전극(33a, 33c, 33e)은 서로 접속되지 않는다. 이로써, 제 1 내부 전극(31)과, 제 2 내부 전극(32)과, 제 3 내부 전극{33; 전극(33a 내지 33e)}은 제 1 내부 전극(31)과 제 2 내부 전극(32) 사이에 직렬로 접속된 복수의 용량 성분(C1)이 형성되도록, 유전체층(11)을 삽입하여 배치된다. 본 실시형태에 있어서, 제 1 내부 전극군(30)에서 형성되는 용량 성분(C1)의 수는 「6」이다.
제 2 내부 전극군(40)은 적층 방향에서 가장 외측에 위치하는 제 1 내부 전극군(30)보다도 적층 방향에서 내측에 위치하고, 제 1 내부 전극군(30)간에 복수(본 실시형태에 있어서는, 「13」) 병설된다. 제 2 내부 전극군(40)은 제 1 내부 전극(41)과, 제 2 내부 전극(42)과, 제 3 내부 전극(43)을 갖고 있다. 제 1 내부 전극(41)은 제 1 단자 전극(20a)에 접속되고, 제 2 단자 전극(20b)에는 접속되지 않는다. 제 2 내부 전극(42)은 제 2 단자 전극(20b)에 접속되고, 제 1 단자 전극(20a)에는 접속되지 않는다. 제 1 내부 전극(41)과 제 2 내부 전극(42)과는 동일층에 위치하고 있다(도 2 및 도 5 참조).
제 3 내부 전극(43)은 제 1 및 제 2 단자 전극(20a, 20b)에 접속되지 않고, 적어도 1개(본 실시형태에 있어서는, 「1」)의 전극(43a)을 포함하고 있다. 제 1 내부 전극군(30)의 제 3 내부 전극(33)이 포함하는 전극(33a 내지 33e)의 수는 제 2 내부 전극군(40)의 제 3 내부 전극(43)이 포함하는 전극(43a)의 수보다도 많다. 전극(43a)은 제 1 내부 전극(41) 및 제 2 내부 전극(42) 사이에 유전체층(11)을 삽입하도록 배치된다(도 2 및 도 6 참조), 이로써, 제 1 내부 전극(41)과, 제 2 내부 전극(42)과, 제 3 내부 전극{43; 전극(43a)}은 제 1 내부 전극(41)과 제 2 내부 전극(42) 사이에 직렬로 접속된 복수의 용량 성분(C2)이 형성되도록, 유전체층(11)을 삽입하여 배치된다. 본 실시형태에 있어서, 제 2 내부 전극군(40)에서 형성되는 용량 성분(C2)의 수는 「2」이다. 제 1 내부 전극군(30)에 적층 방향에서 인접하는 제 2 내부 전극군(40)중 한쪽의 제 2 내부 전극군(40)은 상기 제 2 내부 전극군(40)에 적층 방향에서 인접하는 제 2 내부 전극군(40)과 제 3 내부 전극{43; 전극(43a)}을 공용하고 있다.
적층 세라믹 콘덴서(1)는 도 2에 도시되는 바와 같이, 전극(31 내지 33, 41 내지 43)중 대응하는 전극이 각각 형성된 유전체층(11)이 소정의 순서로 적층하고, 또한, 전극(31 내지 33, 41 내지 43)이 형성되지 않은 복수의 유전체층(11)으로 적층 방향의 양측에서 삽입하도록 구성된다. 전극(31 내지 33, 41 내지 43)이 형성되지 않은 복수의 유전체층(11)은 보호층 등으로서 기능한다.
다음에, 본 실시형태에 따른 적층 세라믹 콘덴서(1)의 제작 과정에 대하여 설명한다.
우선, 분말상의 유전체 세라믹 재료에, 유기 바인더 및 유기용제 등을 첨가하여, 슬러리를 얻는다. 그리고, 이 슬러리를, 닥터 블레이드법 등의 공지방법에 의해, 유전체 세라믹 그린시트를 제작한다.
다음에, 유전체 세라믹 그린시트마다, 대응하는 전극(31 내지 33, 41 내지 43)을 구성하는 도체 패턴을 각각 복수(후술하는 분할 칩수에 대응하는 수) 형성한다. 전극(31 내지 33, 41 내지 43)을 구성하는 도체 패턴은 예를 들면, 은을 주성 분으로 하는 도체 페이스트를 스크린 인쇄한 후, 건조함으로써 형성된다.
다음에, 도체 패턴이 형성된 유전체 세라믹 그린시트와, 도체 패턴이 형성되지 않은 유전체 세라믹 그린시트를, 도 2에 도시하는 바와 같은 적층 순서로, 적층하여 압착하고, 복수 유전체 세라믹 그린시트로 이루어지는 중간적층체를 얻는다. 그리고, 얻어진 적층 중간체를 칩 단위로 절단한 후에, 유기 바인더를 제거(탈바인더)하여, 소성한다. 이로써, 내부에 제 1 및 제 2 내부 전극군(30, 40)이 병설된 적층체(10)가 얻어지게 된다.
다음에, 얻어진 적층체(10)에 제 1 및 제 2 단자 전극(20a, 20b)을 형성한다. 제 1 및 제 2 단자 전극(20a, 20b)의 형성은 예를 들면, 주로 Ag를 포함하는 단자 전극용 페이스트를 대향하는 제 1 및 제 2 측면에 각각 도포한 후, 이 페이스트에 대하여 가열(소결) 처리를 실시함으로써 행한다. 그리고, 단자 전극(20)의 외측 표면에, 전해 도금 등에 의해 Ni 도금층 및 Sn 도금층을 순차적으로 적층한다. 이렇게 하여 적층 세라믹 콘덴서(1)가 얻어진다.
이상과 같이, 본 실시형태에 있어서는 각 내부 전극군(30, 40)으로써, 제 1 내부 전극(31, 41)과 제 2 내부 전극(32, 42) 사이에 직렬로 접속된 복수의 용량 성분(C1, C2)이 형성되기 때문에, 높은 내전압화를 도모할 수 있다.
또한, 본 실시형태에서는 제 1 내부 전극군(30)보다도 내측에 위치하는 제 2 내부 전극군(40)에 있어서 형성되는 용량 성분(C2)의 수는 제 1 내부 전극군(30)에 있어서 형성되는 용량 성분(C1)의 수보다도 적다. 이 때문에, 제 2 내부 전극군(40)에 있어서 형성되는 용량 성분(C2)의 합성 정전용량은 제 1 내부 전극군(30)에서 형성되는 용량 성분(C1)의 합성 정전용량보다 크다. 이와 같이, 제 1 내부 전극군(30)과 제 2 내부 전극군(40)에서 형성되는 용량 성분(C1, C2)의 수를 다르게 함으로써, 콘덴서(1) 전체에서의 합성 정전용량을 늘릴 수 있다. 이 결과, 본 실시형태에 따르면, 소망의 정전용량을 확보하기 위해서 단지 내부 전극군의 수를 늘리는 것에 비하여, 소형화·저배화를 도모할 수 있다.
또한, 본 실시형태에서는 제 1 내부 전극군(30)에서 형성되는 용량 성분(C1)의 수는 제 2 내부 전극군(40)에서 형성되는 용량 성분(C2)의 수보다도 많다. 이 때문에, 콘덴서(1)의 외측에 형성되는 전계가 약해져, 연면 방전의 개시 전압을 높게 유지할 수 있다.
여기에서, 본 실시형태에 의해서, 연면 방전의 개시 전압을 높게 유지할 수 있는 것을, 실시예 1과 비교예 1에 의해서, 구체적으로 나타낸다. 실시예 1과 비교예 1에서는 단자 전극에 인가한 DC 전압을 승압시키고, 연면 방전이 발생한 시점의 전압(연면 방전 개시 전압)을 측정하였다.
실시예 1에서는 상술한 실시형태에 따른 적층 세라믹 콘덴서(1)를 사용하였다. 비교예 1에서는 도 7에 도시되는 적층 세라믹 콘덴서(101)를 사용하였다. 적층 세라믹 콘덴서(101)에서는 적층 방향에서 가장 외측에 위치하는 내부 전극군에서 형성되는 용량 성분의 수와, 적층 방향에서 가장 외측에 위치하는 내부 전극군보다도 내측에 위치하는 내부 전극군에서 형성되는 용량 성분의 수는 같다. 비교예 1에 따른 적층 세라믹 콘덴서(101)는 상기 적층 방향에서 가장 외측에 위치하는 내부 전극군에서 형성되는 용량 성분의 수의 점을 제외하고 상술한 적층 세라믹 콘덴서(1)와 동일한 구성이다.
비교예 1에 따른 적층 세라믹 콘덴서(101)에서, 적층 방향에서 가장 외측에 위치하는 내부 전극군(130)은 이 내부 전극군(130)보다도 적층 방향에서 내측에 위치하는 제 2 내부 전극군(40)과 동일하게, 제 1 내부 전극(131)과, 제 2 내부 전극(132)과, 제 3 내부 전극(133)을 갖고 있다. 제 1 내부 전극(131)은 제 1 단자 전극(20a)에 접속되고, 제 2 단자 전극(20b)에는 접속되지 않는다. 제 2 내부 전극(132)은 제 2 단자 전극(20b)에 접속되고, 제 1 단자 전극(20a)에는 접속되지 않는다. 제 1 내부 전극(131)과 제 2 내부 전극(132)은 동일층에 위치하고 있다. 제 3 내부 전극(133)은 제 1 및 제 2 단자 전극(20a, 20b)에 접속되지 않고, 1개의 전극(133a)를 포함하고 있다. 전극(133a)은 제 1 내부 전극(131) 및 제 2 내부 전극(132) 사이에 유전체층(11)을 삽입하도록 배치된다. 이로써, 제 1 내부 전극(131)과, 제 2 내부 전극(132)과, 제 3 내부 전극{133; 전극(133a)}은 제 1 내부 전극(131)과 제 2 내부 전극(132) 사이에 직렬로 접속된 2개의 용량 성분(C3)이 형성되도록, 유전체층(11)을 삽입하여 배치된다.
측정의 결과, 실시예 1에 있어서의 연면 방전 개시 전압은 10.5kV 인 것에 대하여, 비교예 1에 있어서의 연면 방전 개시 전압은 8.0kV였다. 이상으로부터, 본 실시형태의 유효성이 확인되었다.
이상, 본 발명의 적합한 실시형태에 대하여 상세하게 설명하였지만, 본 발명은 상기 실시형태에 한정되지 않는다. 예를 들면, 본 실시형태에 있어서는 제 1 내부 전극군(30)에서 형성되는 용량 성분(C1)의 수를 「6」으로 하고, 제 2 내부 전극군(40)에서 형성되는 용량 성분(C2)의 수를 「2」로 하였지만, 이것에 한정되지 않는다. 제 1 내부 전극군(30)에서 형성되는 용량 성분(C1)의 수가, 제 2 내부 전극군(40)에서 형성되는 용량 성분(C2)의 수보다도 많으면 좋다.
따라서, 상세한 설명으로부터, 본 발명은 다양한 변경이 가능함이 명백해짐을 알 수 있다. 그와 같은 변경은 본 발명의 정신과 범위로부터 벗어나는 것으로 간주할 수 없으며, 그와 같은 모든 변경은 첨부되는 청구항들의 범위 내에 포함되는 것임을 당업자들에게 공지하는 바이다.
본 발명에 따르면, 높은 내전압화를 도모하는 동시에 연면 방전의 개시 전압을 높이면서, 소형화·저배화 및 고용량화를 도모하는 것이 가능한 적층 세라믹 콘덴서를 얻을 수 있다.
Claims (3)
- 유전체층이 복수 적층된 적층체; 및상기 적층체의 대향하는 측면에 각각 위치하는 제 1 및 제 2 단자 전극과;상기 제 1 단자 전극에 접속되는 제 1 내부 전극과, 상기 제 2 단자 전극에 접속되는 제 2 내부 전극과, 상기 제 1 및 제 2 단자 전극에 접속되지 않은 제 3 내부 전극을 갖는 동시에, 상기 적층체 내에 상기 적층체의 적층 방향으로 복수 병설된 내부 전극군을 구비하고,상기 제 1 내부 전극과 상기 제 2 내부 전극 및 상기 제 3 내부 전극은, 상기 제 1 내부 전극과 상기 제 2 내부 전극 사이에 직렬로 접속된 복수의 용량 성분이 형성되도록, 상기 유전체층을 삽입하여 배치되고,상기 적층체의 적층 방향에서 가장 외측에 위치하는 내부 전극군에서 형성되는 용량 성분의 수는 가장 외측에 위치하는 상기 내부 전극군보다도 내측에 위치하는 내부 전극군에서 형성되는 용량 성분의 수보다도 많은, 적층 세라믹 콘덴서.
- 제 1 항에 있어서, 상기 적층체의 적층 방향에서 가장 외측에 위치하는 상기 내부 전극군에서 형성되는 용량 성분의 수는 6인, 적층 세라믹 콘덴서.
- 제 1 항에 있어서, 상기 적층체의 적층 방향에서 가장 외측에 위치하는 상기 내부 전극군의 제 3 내부 전극의 수는 가장 외측에 위치하는 상기 내부 전극군보다도 내측에 위치하는 상기 내부 전극군의 제 3 내부 전극의 수보다도 많은, 적층 세라믹 콘덴서.
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JPJP-P-2004-00250771 | 2004-08-30 | ||
| JP2004250771A JP4105665B2 (ja) | 2004-08-30 | 2004-08-30 | 積層セラミックコンデンサ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20060050757A KR20060050757A (ko) | 2006-05-19 |
| KR101105600B1 true KR101105600B1 (ko) | 2012-01-19 |
Family
ID=35942715
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020050079343A KR101105600B1 (ko) | 2004-08-30 | 2005-08-29 | 적층 세라믹 콘덴서 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7027288B2 (ko) |
| JP (1) | JP4105665B2 (ko) |
| KR (1) | KR101105600B1 (ko) |
| CN (1) | CN100474464C (ko) |
| TW (1) | TWI375240B (ko) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4622421B2 (ja) * | 2004-09-27 | 2011-02-02 | パナソニック株式会社 | 積層コンデンサ |
| US7133274B2 (en) * | 2005-01-20 | 2006-11-07 | Matsushita Electric Industrial Co., Ltd. | Multilayer capacitor and mold capacitor |
| JP4374041B2 (ja) * | 2007-07-09 | 2009-12-02 | Ｔｄｋ株式会社 | 積層コンデンサ |
| JP4501970B2 (ja) * | 2007-08-23 | 2010-07-14 | Ｔｄｋ株式会社 | 積層コンデンサ |
| JP5077140B2 (ja) * | 2008-08-18 | 2012-11-21 | Ｔｄｋ株式会社 | 積層コンデンサ |
| EP2449569B1 (en) | 2009-07-01 | 2015-08-26 | Kemet Electronics Corporation | Multilayer capacitor with high capacitance and high voltage capability |
| WO2013148567A1 (en) | 2012-03-26 | 2013-10-03 | Kemet Electronics Corporation | Asymmetric high voltage capacitor |
| KR20150072804A (ko) * | 2013-12-20 | 2015-06-30 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| JP6171220B2 (ja) * | 2015-01-16 | 2017-08-02 | 株式会社北陸濾化 | 積層セラミックスコンデンサの中間品の製造方法、積層セラミックスコンデンサの中間品の製造に用いられるハロゲン系化合物を含む処理水溶液及び積層セラミックスコンデンサの中間品並びに積層セラミックスコンデンサの製造方法更に積層セラミックスコンデンサ |
| JP6981438B2 (ja) * | 2019-02-20 | 2021-12-15 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| US11670453B2 (en) * | 2020-07-20 | 2023-06-06 | Knowles UK Limited | Electrical component having layered structure with improved breakdown performance |
| CN112201685B (zh) * | 2020-09-08 | 2022-02-11 | 浙江大学 | 一种超级结器件及电介质组合终端 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0837126A (ja) * | 1994-07-22 | 1996-02-06 | Murata Mfg Co Ltd | 積層コンデンサ |
| JPH08273977A (ja) * | 1995-04-03 | 1996-10-18 | Murata Mfg Co Ltd | 積層コンデンサ |
| JPH09298127A (ja) * | 1996-05-09 | 1997-11-18 | Murata Mfg Co Ltd | 積層コンデンサ |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5657199A (en) * | 1992-10-21 | 1997-08-12 | Devoe; Daniel F. | Close physical mounting of leaded amplifier/receivers to through holes in monolithic, buried-substrate, multiple capacitors simultaneous with electrical connection to dual capacitors otherwise transpiring, particularly for hearing aid filters |
| JPH10261546A (ja) * | 1997-03-19 | 1998-09-29 | Murata Mfg Co Ltd | 積層コンデンサ |
| US6760215B2 (en) * | 2001-05-25 | 2004-07-06 | Daniel F. Devoe | Capacitor with high voltage breakdown threshold |
-
2004
- 2004-08-30 JP JP2004250771A patent/JP4105665B2/ja not_active Expired - Lifetime
-
2005
- 2005-08-16 US US11/204,115 patent/US7027288B2/en active Active
- 2005-08-26 CN CNB2005100935537A patent/CN100474464C/zh active Active
- 2005-08-29 TW TW094129538A patent/TWI375240B/zh active
- 2005-08-29 KR KR1020050079343A patent/KR101105600B1/ko active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0837126A (ja) * | 1994-07-22 | 1996-02-06 | Murata Mfg Co Ltd | 積層コンデンサ |
| JPH08273977A (ja) * | 1995-04-03 | 1996-10-18 | Murata Mfg Co Ltd | 積層コンデンサ |
| JPH09298127A (ja) * | 1996-05-09 | 1997-11-18 | Murata Mfg Co Ltd | 積層コンデンサ |
Also Published As
| Publication number | Publication date |
|---|---|
| JP4105665B2 (ja) | 2008-06-25 |
| TWI375240B (en) | 2012-10-21 |
| CN100474464C (zh) | 2009-04-01 |
| KR20060050757A (ko) | 2006-05-19 |
| CN1744243A (zh) | 2006-03-08 |
| TW200623172A (en) | 2006-07-01 |
| US20060044732A1 (en) | 2006-03-02 |
| US7027288B2 (en) | 2006-04-11 |
| JP2006066831A (ja) | 2006-03-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101105600B1 (ko) | 적층 세라믹 콘덴서 | |
| US7667950B2 (en) | Multilayer capacitor and electronic device | |
| KR101019323B1 (ko) | 다단자형 적층 콘덴서 및 그 제조방법 | |
| JP5653886B2 (ja) | 積層セラミックキャパシタ及びその製造方法 | |
| KR20070053800A (ko) | 적층 커패시터 및 그 실장구조 | |
| KR101871281B1 (ko) | 적층 세라믹 콘덴서, 적층 세라믹 콘덴서의 실장구조 및 테이핑 연속 전자부품 | |
| KR102029529B1 (ko) | 적층 세라믹 커패시터 | |
| JP2012191163A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| KR101939083B1 (ko) | 적층형 커패시터 및 그 제조방법 | |
| KR20120076391A (ko) | 적층형 세라믹 콘덴서 | |
| KR20150033341A (ko) | 적층 세라믹 커패시터 및 그 제조 방법 | |
| US11309131B2 (en) | Multilayer ceramic capacitor | |
| CN116153666A (zh) | 多层陶瓷电容器及其制造方法 | |
| JP2012129506A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| KR101496813B1 (ko) | 적층 세라믹 커패시터 및 그 실장 기판과 제조 방법 | |
| JP7379790B2 (ja) | 積層セラミックキャパシタ | |
| KR20060125536A (ko) | 적층형 전자부품 및 적층 세라믹 콘덴서 | |
| JP7302859B2 (ja) | キャパシタ部品 | |
| KR101141489B1 (ko) | 적층 세라믹 콘덴서 및 그 제조방법 | |
| CN114823145A (zh) | 多层电容器及其制造方法 | |
| KR102126415B1 (ko) | 적층형 커패시터 | |
| JP2004111608A (ja) | 積層セラミックコンデンサ及びその製造方法 | |
| KR20170071192A (ko) | 커패시터 및 그 제조방법 | |
| KR102537288B1 (ko) | 적층형 커패시터 및 그 제조 방법 | |
| CN111599593B (zh) | 多层电容器及其制造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20141230 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20151217 Year of fee payment: 5 |
|
| FPAY | Annual fee payment |
Payment date: 20161221 Year of fee payment: 6 |
|
| FPAY | Annual fee payment |
Payment date: 20171219 Year of fee payment: 7 |
|
| FPAY | Annual fee payment |
Payment date: 20181219 Year of fee payment: 8 |
|
| FPAY | Annual fee payment |
Payment date: 20191217 Year of fee payment: 9 |