KR20120076391A - 적층형 세라믹 콘덴서 - Google Patents

적층형 세라믹 콘덴서 Download PDF

Info

Publication number
KR20120076391A
KR20120076391A KR1020127014433A KR20127014433A KR20120076391A KR 20120076391 A KR20120076391 A KR 20120076391A KR 1020127014433 A KR1020127014433 A KR 1020127014433A KR 20127014433 A KR20127014433 A KR 20127014433A KR 20120076391 A KR20120076391 A KR 20120076391A
Authority
KR
South Korea
Prior art keywords
ceramic
sintered body
internal electrodes
ceramic sintered
width direction
Prior art date
Application number
KR1020127014433A
Other languages
English (en)
Other versions
KR101463125B1 (ko
Inventor
아키히로 시오타
Original Assignee
가부시키가이샤 무라타 세이사쿠쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 무라타 세이사쿠쇼 filed Critical 가부시키가이샤 무라타 세이사쿠쇼
Publication of KR20120076391A publication Critical patent/KR20120076391A/ko
Application granted granted Critical
Publication of KR101463125B1 publication Critical patent/KR101463125B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Abstract

본 발명은 대용량이면서 높은 신뢰성을 가지는 적층형 세라믹 콘덴서를 제공한다.
적층형 세라믹 콘덴서(2)는 적층된 복수의 세라믹층(15)을 포함하는 세라믹 소결체(10)와, 세라믹 소결체(10)의 내부에, 세라믹층(15)을 개재하여, 세라믹층(15)의 적층방향에 있어서 서로 대향하도록 번갈아 마련되어 있는 제1 및 제2 내부전극(11, 12)을 구비하고 있다. 세라믹 소결체(10)는 제1 및 제2 내부전극(11, 12)이 대향하고 있는 영역에 위치해 있는 제1 부분과, 제1 부분의 외측에 위치해 있는 제2 부분을 포함한다. 세라믹층(15)의 XRD 분석에 의한 a축의 피크 강도(Ia)에 대한 c축의 피크 강도(Ic)의 비(Ic/Ia)가 2 이상이다.

Description

적층형 세라믹 콘덴서{LAMINATED CERAMIC CAPACITOR}
본 발명은 적층형 세라믹 콘덴서에 관한 것이다. 특히 본 발명은 직육면체형상의 세라믹 소결체와, 세라믹 소결체의 내부에, 세라믹층을 개재하여 서로 대향하도록 번갈아 마련되어 있는 복수의 제1 및 제2 내부전극을 구비하는 적층형 세라믹 콘덴서에 관한 것이다.
종래, 휴대전화나 노트북 컴퓨터 등의 전자기기에서 적층형 세라믹 콘덴서가 많이 이용되고 있다.
최근, 적층형 세라믹 콘덴서가 탑재되어 있는 전자기기의 소형화 및 대용량화가 진행되고 있어, 적층형 세라믹 콘덴서에 대한 소형화 및 대용량화의 요구도 점점 높아지고 있다. 그에 따라, 예를 들면 하기 특허문헌 1 등에서, 소형이면서 대용량을 가지는 적층형 세라믹 콘덴서 및 그 제조방법이 다양하게 제안되어 있다.
일본국 공개특허공보 2003-318060호
적층형 세라믹 콘덴서를 대용량화하는 유력한 방법 중 하나로서, 전극 사이에 개재하는 세라믹층의 두께를 작게 하는 방법을 들 수 있다. 그러나 세라믹층의 두께를 작게 하려면, 그레인의 크기를 작게 해야만 한다. 그레인의 크기를 작게 하기 위해서는, 장시간에 걸쳐 분쇄 공정을 실시할 필요가 있다. 이 때문에, 제조에 소요되는 시간 및 제조 비용이 증대된다. 또, 세라믹층이 얇을 경우에는 절연 파괴가 생기기 쉬워지기 때문에, 세라믹 콘덴서의 신뢰성이 저하된다는 문제도 있다.
본 발명은 이러한 점을 감안하여 이루어진 것으로, 그 목적은 대용량이면서 높은 신뢰성을 가지는 적층형 세라믹 콘덴서를 제공하는 것에 있다.
본 발명에 따른 적층형 세라믹 콘덴서는 세라믹 소결체와, 제1 및 제2 내부전극을 구비하고 있다. 세라믹 소결체는 적층된 복수의 세라믹층을 포함한다. 제1 및 제2 내부전극은 세라믹 소결체의 내부에, 세라믹층을 개재하여 세라믹층의 적층방향에 있어서 서로 대향하도록 번갈아 마련되어 있다. 세라믹 소결체는 제1 부분과 제2 부분을 포함한다. 제1 부분은 제1 및 제2 내부전극이 대향하고 있는 영역에 위치해 있다. 제2 부분은 제1 부분의 외측에 위치해 있다. 제1 부분에서 세라믹층은 적층방향으로 배향되어 있다. 세라믹층의 XRD 분석(X선 회절분석)에 의한 a축의 피크 강도(Ia)에 대한 c축의 피크 강도(Ic)의 비(Ic/Ia)가 2 이상이다.
본 발명에 따른 적층형 세라믹 콘덴서의 어느 특정한 국면에서는, 상기 세라믹 소결체가, 길이방향과, 상기 길이방향에 수직인 폭방향을 따라 연장되는 제1, 제2 주면(主面)과, 상기 길이방향 및 상기 폭방향 양쪽에 수직인 두께방향과, 상기 길이방향을 따라 연장되는 제1, 제2 측면과, 상기 폭방향 및 두께방향을 따라 연장되는 제1, 제2 단면을 가지는 직육면체형상의 세라믹 소결체이며, 상기 제1 부분이, 상기 제1 및 제2 내부전극이 대향하고 있는 대향부이고, 상기 제2 부분이, 상기 길이방향에 있어서 상기 대향부의 양측에 위치해 있으며, 상기 제1 및 제2 내부전극이 대향하고 있지 않은 비(非)대향부와, 상기 폭방향에 있어서 상기 대향부의 양측에 위치해 있으며, 상기 제1 및 제2 내부전극이 모두 마련되어 있지 않은 사이드 갭부를 가진다.
본 발명에 따른 적층형 세라믹 콘덴서의 다른 특정한 국면에서는, 적층방향에서 봤을 때에, 세라믹 소결체에서 제1 부분이 차지하는 면적의 비율은 80% 이상이다.
본 발명에 따른 적층형 세라믹 콘덴서의 또 다른 특정한 국면에서는, 상기 각 사이드 갭부의 상기 폭방향에서의 길이는 45㎛ 이하로 되어 있다.
본 발명에 따른 적층형 세라믹 콘덴서의 또 다른 특정한 국면에서는, 상기 각 비대향부의 상기 길이방향에서의 길이가 57.5㎛ 이하로 되어 있다.
본 발명에서는 세라믹층의 XRD 분석에 의한 a축 피크 강도(Ia)에 대한 c축의 피크 강도(Ic)의 비(Ic/Ia)가 2 이상이다. 이 때문에, 제1 부분에서의 세라믹층의 분극도를 높일 수 있다. 따라서 세라믹층을 지나치게 얇게 하지 않고 대용량화를 꾀할 수 있다. 따라서 대용량이면서 높은 신뢰성을 가지는 적층형 세라믹 콘덴서를 제공할 수 있다.
도 1은 본 발명의 제1 실시형태에 따른 세라믹 콘덴서의 약도적 사시도이다.
도 2는 도 1의 II-II선을 따라 자른 단면도이다.
도 3은 도 2의 III-III선을 따라 자른 단면도이다.
도 4는 도 2의 IV-IV선을 따라 자른 단면도이다.
도 5는 도 1의 V-V선을 따라 자른 단면의 부분 확대 단면도이다.
도 6은 도체 패턴이 인쇄된 세라믹 그린시트의 약도적 평면도이다.
도 7은 세라믹 부재의 약도적 사시도이다.
도 8은 양 측면상에 세라믹층을 형성하는 공정을 나타내는 약도적 사시도이다.
도 9는 본 발명의 제2 실시형태에 따른 적층형 세라믹 콘덴서의 약도적 사시도이다.
도 10은 도 9의 선II-II을 따라 자른 약도적 단면도이다.
도 11은 도 9의 선III-III을 따라 자른 약도적 단면도이다.
도 12는 도 9의 선IV-IV을 따라 자른 약도적 단면도이다.
도 13은 시료 1 및 8예에 따른 적층형 세라믹 콘덴서의 XRD 분석에 있어서의 피크 강도를 나타내는 그래프이다.
(제1 실시형태)
도 1은 본 발명의 제1 실시형태의 세라믹 콘덴서의 약도적 사시도이다. 도 2는 도 1의 선II-II을 따라 자른 약도적 단면도이다. 도 3은 도 1의 선III-III을 따라 자른 약도적 단면도이다. 도 4는 도 2의 선IV-IV을 따라 자른 약도적 단면도이다.
이 적층형 세라믹 콘덴서(2)는 직육면체형상의 세라믹 소결체(10)를 구비하고 있다. 세라믹 소결체(10)는 제1 및 제2 주면(10a, 10b)과, 제1 및 제2 측면(10c, 10d)과, 제1 및 제2 단면(10e, 10f)을 구비하고 있다. 제1 및 제2 (10a, 10b)은 길이방향(L) 및 폭방향(W)을 따라 연장되어 있다. 제1 및 제2 측면(10c, 10d)은 길이방향(L) 및 두께방향(T)을 따라 연장되어 있다. 제1 및 제2 단면(10e, 10f)은 폭방향(W) 및 두께방향(T)을 따라 연장되어 있다.
한편, 본 발명에서 "직육면체"에는, 각부(角部)나 능선부의 적어도 일부가 모따기나 R모따기되어 있는 것도 포함되는 것으로 한다.
세라믹 소결체(10)의 치수는 특별히 한정되지 않는다. 세라믹 소결체(10)의 길이방향(L)에서의 길이는 예를 들면 0.4mm~3.2mm 정도로 할 수 있다. 세라믹 소결체(10)의 폭방향(W)에서의 길이는 예를 들면 0.2mm~2.6mm 정도로 할 수 있다. 세라믹 소결체(10)의 두께방향(T)에서의 길이는 예를 들면 0.2mm~2.6mm 정도로 할 수 있다.
세라믹 소결체(10)는 적층된 복수의 세라믹층(15)(도 2 및 도 4를 참조)을 포함한다. 세라믹층(15)은 세라믹을 포함하는 세라믹 재료로 이루어진다. 세라믹 재료에는 세라믹 외에 Si, Mg, B나 유리 성분 등의 소성 조제 등이 포함되어 있어도 된다.
세라믹층(15)은 유전체 세라믹에 의해 형성된다. 유전체 세라믹은 티탄산 바륨을 주성분으로 한 페로브스카이트 구조의 결정 격자를 가지는 세라믹이 이용된다. 유전체 세라믹에는 예를 들면 Mn 화합물, Mg 화합물, Si 화합물, Co 화합물, Ni 화합물, 희토류 화합물 등의 부성분을 적절히 첨가해도 된다.
도 2~도 5에 나타내는 바와 같이, 세라믹 소결체(10)의 내부에는 복수의 제1 및 제2 내부전극(11, 12)이 마련되어 있다. 제1 및 제2 내부전극(11, 12) 각각은 제1 및 제2 주면(10a, 10b)에 대하여 평행하게 마련되어 있다. 제1 및 제2 내부전극(11, 12) 각각의 평면형상은 직사각형이다. 복수의 제1 및 제2 내부전극(11, 12)은 두께방향(T)에 있어서 서로 대향하도록 번갈아 배치되어 있다. 즉, 제1 및 제2 내부전극(11, 12)은 두께방향(T)에 있어서, 세라믹 소결체(10)에 복수개 마련된 세라믹층(15)을 개재하여 대향하도록 배치되어 있다.
한편, 세라믹층(15)의 층 두께는 예를 들면 0.3㎛~2㎛의 범위 내에 있는 것이 바람직하다. 또 제1 및 제2 내부전극(11, 12)의 두께는 예를 들면 0.2㎛~1㎛의 범위 내에 있는 것이 바람직하다. 세라믹층(15)의 층 두께는 제1 및 제2 내부전극(11, 12) 두께의 1배~3배의 범위 내에 있는 것이 바람직하다.
제1 내부전극(11)은 제1 단면(10e)에 노출되어 있는 한편, 제2 단면(10f), 제1 및 제2 주면(10a, 10b)과 제1 및 제2 측면(10c, 10d)에는 노출되어 있지 않다. 한편 제2 내부전극(12)은 제2 단면(10f)에 노출되어 있는 한편, 제1 단면(10e), 제1 및 제2 주면(10a, 10b)과 제1 및 제2 측면(10c, 10d)에는 노출되어 있지 않다.
제1 단면(10e)상에는 제1 외부전극(13)이 마련되어 있다. 제1 외부전극(13)은 제1 내부전극(11)에 접속되어 있다. 한편 제2 단면(10f)상에는 제2 외부전극(14)이 마련되어 있다. 제2 외부전극(14)은 제2 내부전극(12)에 접속되어 있다.
한편, 제1 및 제2 내부전극(11, 12)과 제1 및 제2 외부전극(13, 14)의 형성 재료는 도전 재료인 한 특별히 한정되지 않는다. 제1 및 제2 내부전극(11, 12)과 제1 및 제2 외부전극(13, 14)은 예를 들면 Ag, Au, Pt, Pd, Ni, Cr, Al, Cu 등의 금속이나, 그 금속들 중 1종 이상을 포함하는 합금으로 형성할 수 있다. 또 제1 및 제2 내부전극(11, 12)과 제1 및 제2 외부전극(13, 14)은 복수의 도전막의 적층체로 구성되어 있어도 된다.
도 3~도 5에 나타내는 바와 같이, 세라믹 소결체(10)에는 제1 및 제2 외층부(10A, 10B)와, 제1 및 제2 사이드 갭부(10C, 10D)와, 내층부(10E)가 마련되어 있다.
제1 및 제2 외층부(10A, 10B)는 제1 및 제2 내부전극의 대향방향(=두께방향(T))에 있어서, 제1 및 제2 내부전극(11, 12)이 마련되어 있는 부분보다도 외측에 위치하는 부분이다. 구체적으로는 본 실시형태에서는, 제1 및 제2 외층부(10A, 10B)는 세라믹 소결체(10)의 두께방향(T)에 있어서의 양 단부에 마련되어 있다.
제1 및 제2 사이드 갭부(10C, 10D)는 대향방향(=두께방향(T))에서 봤을 때에 제1 및 제2 내부전극(11, 12)이 모두 마련되어 있지 않은 부분이다. 구체적으로는 본 실시형태에서는, 제1 및 제2 사이드 갭부(10C, 10D)는 세라믹 소결체(10)의 폭방향(W)에 있어서의 양 단부에 마련되어 있다.
내층부(10E)는 세라믹 소결체(10)의 제1 및 제2 외층부(10A, 10B)와 제1 및 제2 사이드 갭부(10C, 10D)를 제외한 부분이다. 구체적으로는 본 실시형태에서는 세라믹 소결체(10)의 두께방향(T)의 양 단부와 폭방향(W)의 양 단부를 제외한 영역에 마련되어 있다. 내층부(10E)는 두께방향(T)에 있어서 제1 및 제2 내부전극(11, 12)이 서로 대향하고 있는 부분과, 두께방향(T)에서 봤을 때에 제1 또는 제2 내부전극(11, 12)만 마련되어 있는 부분을 포함하고 있다.
본 실시형태에서는 제1 부분을 구성하고 있는 대향부에 있어서, 적층방향에서의 X선 분석(XRD 분석)에 의한 a축의 피크 강도(Ia)에 대한 c축의 피크 강도(Ic)의 비(Ic/Ia)가 2 이상으로 되어 있다. 즉, 정전용량을 얻는 제1 부분에서, 세라믹의 결정 격자의 c축 배열이, 적층방향으로 평행하게 맞춰진 상태로 되는 비율이 많은 것을 나타내고 있다. 이 때문에, 대향부(제1 부분)에서의 세라믹층(15)의 분극도를 높일 수 있다. 따라서 세라믹층(15)을 지나치게 얇게 하지 않고, 적층형 세라믹 콘덴서(20의 대용량화를 꾀할 수 있다.
또한 세라믹 재료의 유전율을 매우 크게 할 필요가 없기 때문에, 유전율을 크게 하기 위해 세라믹 입자를 입성장시킨 것에 기인하는 신뢰성 저하도 억제할 수 있다. 따라서 대용량이면서 높은 신뢰성을 가지는 적층형 세라믹 콘덴서(2)를 제공할 수 있다.
세라믹층(15)의 분극도를 보다 높게 하여 보다 높은 성능을 실현하는 관점에서는, 제1 부분을 구성하고 있는 대향부에 있어서, 세라믹층의 적층방향에서의 XRD 분석에 의한 a축의 피크 강도(Ia)에 대한 c축의 피크 강도(Ic)의 비(Ic/Ia)(이하, 간단히 "비(Ic/Ia)"라고 함)가 2 이상인 것이 바람직하다.
한편, 비(Ic/Ia)의 조정은 폭방향(W)(적층방향)에서 봤을 때의, 세라믹 소결체(10)에서 대향부(제1 부분)가 차지하는 면적의 비율을 조정함으로써 실시할 수 있다. 구체적으로는 후술하는 바와 같이 사이드 갭부(10C, 10D)를 작게 하여, 세라믹 소결체(10)에서 대향부(10E1)(제1 부분)가 차지하는 면적의 비율을 크게 함으로써 비(Ic/Ia)를 크게 할 수 있다. 이것은 사이드 갭부(10C, 10D)의 폭이 작아짐으로써, 소성 시에 사이드 갭부(10C, 10D)와 대향부의 두께방향(T)을 따른 수축량의 차이가 작아져, 대향부에 가해지는 두께방향(T)으로의 압축 응력이 작아지기 때문이라고 생각된다.
또한 사이드 갭부(10C, 10D)를 나중에 붙임으로써도 비(Ic/Ia)를 크게 할 수 있다. 이것은, 폭방향(W)에 있어서 대향부와 사이드 갭부 사이에 단차가 생기지 않게 됨으로써, 소성 시에 사이드 갭부와 대향부의 두께방향(T)을 따른 수축량의 차이가 작아져, 대향부에 가해지는 두께방향(T)으로의 압축 응력이 작아지기 때문이라고 생각된다. 비(Ic/Ia)를 2 이상으로 하기 위해서는 예를 들면 적층방향에서 봤을 때의, 세라믹 소결체(10)에서 대향부(제1 부분)가 차지하는 면적의 비율을 80% 이상으로 하는 것이 바람직하다.
다음으로 본 실시형태의 적층형 세라믹 콘덴서(2)의 제조방법의 일례에 대하여, 도 6~도 8을 참조하면서 상세하게 설명한다.
먼저 도 6에 나타내는 세라믹 그린시트(20)를 성형한다. 세라믹 그린시트(20)의 성형방법은 특별히 한정되지 않는다. 세라믹 그린시트(20)의 성형은 예를 들면 다이 코터, 그라비어 코터, 마이크로 그라비어 코터 등으로 실시할 수 있다.
다음으로 세라믹 그린시트(20) 위에 도체 패턴(21)을 형성한다. 이 도체 패턴(21)은 제1 및 제2 내부전극(11, 12)을 형성하기 위한 것이다. 도체 패턴(21)의 형성방법은 특별히 한정되지 않는다. 도체 패턴(21)은 예를 들면 스크린 인쇄법, 잉크젯법, 그라비어 인쇄법 등으로 형성할 수 있다.
다음으로 도체 패턴(21)이 형성된 복수의 세라믹 그린시트(20)를 적층함으로써 적층체를 형성한다. 구체적으로는, 구체적으로는, 먼저 도체 패턴(21)을 형성하지 않은 세라믹 그린시트(20)를 복수장 적층한 후에, 도체 패턴(21)이 형성되어 있는 세라믹 그린시트(20)를, x방향의 한쪽과 다른쪽에 번갈아 비켜 놓아서 복수장 적층한다. 또 그 위에, 도체 패턴(21)을 형성하지 않은 세라믹 그린시트(20)를 복수장 적층하여 적층체를 완성시킨다. 여기서 처음과 마지막에 적층하는, 도체 패턴(21)을 형성하지 않은 세라믹 그린시트(20)는 제1 및 제2 외층부(10A, 10B)를 형성하기 위한 것이다.
다음으로 적층체를 도 6에 나타내는 가상 커트 라인(L)을 따라 절단함으로써, 도 7에 나타내는 직육면체형상의 세라믹 부재(23)를 복수개 형성한다. 한편 적층체의 절단은 다이싱이나 푸쉬 커팅(push cutting)에 의해 실시할 수 있다. 또, 레이저를 이용하여 적층체(22)를 절단해도 된다.
다음으로 도 8에 나타내는 바와 같이, 세라믹 부재(23)의 측면(23e, 23f) 위에, 측면(23e, 23f)을 덮도록 세라믹층(24, 25)을 형성한다. 이 세라믹층(24, 25)은 제1 및 제2 사이드 갭부(10C, 10D)를 형성하기 위한 것이다.
한편, 세라믹층(24, 25)의 형성방법은 특별히 한정되지 않으며, 스크린 인쇄법 등의 인쇄법, 잉크젯법, 그라비어 코팅법 등의 코팅법, 분무법 등으로 실시할 수 있다.
다음으로 세라믹층(24, 25)을 형성한 세라믹 부재(23)를 소결한다. 이로써 세라믹 소결체(10)를 완성시킨다.
그리고 마지막으로 제1 및 제2 외부전극(13, 14)을 형성함으로써 적층형 세라믹 콘덴서(2)를 완성시킨다. 한편 제1 및 제2 외부전극(13, 14)의 형성방법은 특별히 한정되지 않는다. 제1 및 제2 외부전극(13, 14)은 예를 들면 도전성 페이스트를 도포한 후에 베이킹함으로써 형성해도 된다. 그 경우, 상기 세라믹 부재(23)의 소성 전에 도전성 페이스트를 도포하고, 소성과 동시에 제1 및 제2 외부전극(13, 14)을 형성해도 된다. 또 제1 및 제2 외부전극(13, 14)은 예를 들면 도금 등으로 형성해도 된다.
(제2 실시형태)
본 발명은 상술한 제1 실시형태의 적층 세라믹 콘덴서에 한하지 않고, 다양한 구조의 적층형 세라믹 콘덴서를 제공할 수 있다. 도 9는 본 발명의 제2 실시형태에 따른 적층형 세라믹 콘덴서를 나타내는 약도적 사시도이다. 도 10은 도 9의 선II-II을 따라 자른 부분의 단면도이고, 도 11은 도 9의 III-III선을 따라 자른 단면도이며, 도 12는 도 9의 IV-V선을 따라 자른 단면도이다.
도 9에 나타내는 바와 같이, 본 실시형태의 적층형 세라믹 콘덴서(101)는 직육면체형상의 세라믹 소결체(10)를 구비하고 있다. 세라믹 소결체(10)는 제1 및 제2 주면(10a, 10b)과, 제1 및 제2 측면(10c, 10d)과, 제1 및 제2 단면(10e, 10f)을 구비하고 있다. 제1 및 제2 주면(10a, 10b)은 길이방향(L) 및 폭방향(W)을 따라 연장되어 있다. 제1 및 제2 측면(10c, 10d)은 길이방향(L) 및 두께방향(T)을 따라 연장되어 있다. 제1 및 제2 단면(10e, 10f)은 폭방향(W) 및 두께방향(T)을 따라 연장되어 있다.
세라믹 소결체(10)의 치수는 특별히 한정되지 않는다. 세라믹 소결체(10)의 길이방향(L)에서의 길이는 예를 들면 0.4mm~3.2mm 정도로 할 수 있다. 세라믹 소결체(10)의 폭방향(W)에서의 길이는 예를 들면 0.2mm~2.6mm 정도로 할 수 있다. 세라믹 소결체(10)의 두께방향(T)에서의 길이는 예를 들면 0.2mm~2.6mm 정도로 할 수 있다.
세라믹 소결체(10)는 적층된 복수의 세라믹층(15)(도 10 및 도 12 참조)을 포함한다. 세라믹층(15)은 세라믹을 포함하는 세라믹 조성물로 이루어진다. 세라믹 조성물에는 세라믹 외에 Si, Mg, B나 유리 성분 등의 소성 조제 등이 포함되어 있어도 된다.
세라믹 조성물에 주로 포함되는 유전체 세라믹의 구체예로는 예를 들면 BaTiO3, CaTiO3, SrTiO3, CaZrO3 등을 들 수 있다. 유전체 세라믹에는 예를 들면 Mn 화합물, Mg 화합물, Co 화합물, Ni 화합물, 희토류 화합물 등의 부성분을 적절히 첨가해도 된다.
도 10 및 도 12에 나타내는 바와 같이, 세라믹 소결체(10)의 내부에는 복수의 제1 및 제2 내부전극(11, 12)이 마련되어 있다. 제1 및 제2 내부전극(11, 12) 각각은 제1 및 제2 측면(10c, 10d)에 대하여 평행하게 마련되어 있다. 제1 및 제2 내부전극(11, 12) 각각의 평면형상은 직사각형이다. 복수의 제1 및 제2 내부전극(11, 12)은 폭방향(W)(적층방향)에 있어서, 세라믹층(15)을 개재하여 서로 대향하도록 번갈아 배치되어 있다. 한편 세라믹층(15)의 폭방향(W)을 따른 두께는 특별히 한정되지 않는다. 세라믹층(15)의 폭방향(W)을 따른 두께는 예를 들면 0.3㎛~0.7㎛의 범위 내인 것이 바람직하다. 세라믹층(15)의 폭방향(W)을 따른 두께가 0.3㎛보다 작아지면, 절연 파괴가 생기기 쉬워지는 경우가 있다. 따라서 적층형 세라믹 콘덴서(101)의 신뢰성이 저하되는 경우가 있다.
제1 내부전극(11)은 제1 주면(10a)에 노출되어 있는 한편, 제2 주면(10b), 제1 및 제2 측면(10c, 10d)과 제1 및 제2 단면(10e, 10f)에는 노출되어 있지 않다. 한편 제2 내부전극(12)은 제2 주면(10b)에 노출되어 있는 한편, 제1 주면(10a), 제1 및 제2 측면(10c, 10d)과 제1 및 제2 단면(10e, 10f)에는 노출되어 있지 않다.
한편, 제1 및 제2 내부전극(11, 12) 각각의 폭방향(W)에서의 두께도 특별히 한정되지 않는다. 제1 및 제2 내부전극(11, 12) 각각의 폭방향(W)에서의 두께는 0.2㎛~0.6㎛ 정도로 할 수 있다.
제1 주면(10a)상에는 제1 외부전극(13)이 마련되어 있다. 제1 외부전극(13)은 제1 내부전극(11)에 접속되어 있다. 한편 제2 주면(10b)상에는 제2 외부전극(14)이 마련되어 있다. 제2 외부전극(14)은 제2 내부전극(12)에 접속되어 있다.
한편, 제1 및 제2 내부전극(11, 12)과 제1 및 제2 외부전극(13, 14)의 형성 재료는 도전 재료인 한 특별히 한정되지 않는다. 제1 및 제2 내부전극(11, 12)과 제1 및 제2 외부전극(13, 14)은 예를 들면 Ag, Au, Pt, Pd, Ni, Cr, Cu 등의 금속이나, 그 금속들 중 1종 이상을 포함하는 합금으로 형성할 수 있다. 또 제1 및 제2 내부전극(11, 12)과 제1 및 제2 외부전극(13, 14)은 복수의 도전막의 적층체로 구성되어 있어도 된다.
도 10 및 도 12에 나타내는 바와 같이, 세라믹 소결체(10)에는 제1 및 제2 외층부(10A, 10B)와, 제1 및 제2 사이드 갭부(10C, 10D)와, 내층부(10E)가 마련되어 있다.
내층부(10E)는 세라믹 소결체(10) 중, 폭방향(W)(적층방향)에서 봤을 때에 제1 및 제2 내부전극(11, 12) 중 적어도 한쪽이 마련되어 있는 영역에 위치하는 부분이다. 내층부(10E)는 대향부(10E1)와 비대향부(10E2)를 포함한다. 대향부(10E1)는 폭방향(W)(적층방향)으로 제1 및 제2 내부전극(11, 12)이 대향하고 있는 영역에 위치하는 부분이다. 이 때문에, 본 실시형태에서는 대향부(10E1)가 제1 부분을 구성하고 있다. 세라믹 소결체(10) 중 대향부(10E1)를 제외한 부분, 즉 비대향부(10E2)와, 제1 및 제2 외층부(10A, 10B)와, 제1 및 제2 사이드 갭부(10C, 10D)가 제2 부분(10F)을 구성하고 있다. 제2 부분(10F)은 제1 부분을 구성하고 있는 대향부(10E1)의 외측에 위치해 있다.
비대향부(10E2)는 폭방향(W)(적층방향)에서 봤을 때에, 제1 또는 제2 내부전극(11, 12)이 마련되어 있는 부분이다. 비대향부(10E2)는 두께방향(T)(제2 방향)에 있어서의 세라믹 소결체(10)의 양 단부에 위치해 있다.
제1 및 제2 외층부(10A, 10B)와, 제1 및 제2 사이드 갭부(10C, 10D)는 제1 및 제2 내부전극(11, 12)이 모두 마련되어 있지 않은 부분이다. 제1 및 제2 외층부(10A, 10B)는 세라믹 소결체(10)의 폭방향(W)에 있어서의 양 단부에 위치해 있다. 한편 제1 및 제2 사이드 갭부(10C, 10D)는 세라믹 소결체(10)의 길이방향(L) (제1 방향)에 있어서의 양 단부에 위치해 있다.
또한 본 실시형태에서도 세라믹 소결체에 있어서의 세라믹층의 XRD 분석에 의한 피크 강도(Ia)에 대한 피크 강도(Ic)의 비(Ic/Ia)는 2 이상이 된다. 그에 따라, 제1 실시형태와 동일한 효과를 얻을 수 있다.
또한 본 실시형태의 적층형 세라믹 콘덴서(101)에 대해서도, 상기 제1 실시형태의 적층형 세라믹 콘덴서(2)와 동일한 방법으로 제조할 수 있다.
본 실시형태의 적층형 세라믹 콘덴서(101)의 제조 시에도, 상술한 제1 및 제2 사이드 갭부(10C, 10D)가 형성되어 있지 않은 적층체를 준비하고, 제1 및 제2 사이드 갭부(10C, 10D)를 형성하는 세라믹층을 형성하는 방법이 이용된다. 그렇게 해서 얻어진 세라믹 적층체를 소성함으로써 세라믹 소결체(10)를 얻을 수 있다. 그로 인해, 사이드 갭부(10C, 10D)의 상기 제1 방향에서의 치수를 작게 할 수 있다.
본 실시형태에서도 바람직하게는 상기 사이드 갭부(10C, 10D)의 소성 후의 제1 방향에서의 길이는 각각 45㎛ 이하인 것이 바람직하다. 또한 본 실시형태에서도 비대향부의 상기 제2 방향에서의 길이가 57.5㎛ 이하인 것이 바람직하다. 그로 인해, 대향 부분에서의 제1 및 제2 내부전극의 대향 면적을 높일 수 있다.
(변형예)
이하, 상기 실시형태의 변형예에 대하여 설명한다. 한편 이하의 변형예의 설명에 있어서, 상기 실시형태와 실질적으로 공통된 기능을 가지는 부재를 공통된 부호로 참조하고 설명을 생략한다.
상기 실시형태에서는 제1 및 제2 내부전극(11, 12)이 제1 및 제2 측면(10c, 10d)에 평행하면서, 제1 내부전극(11)이 제1 주면(10a)에 인출되어 있는 한편, 제2 내부전극(12)이 제2 주면(10b)에 인출되어 있는 예에 대하여 설명하였다. 단, 본 발명에서는 세라믹 소결체에 갭층이 형성되는 한, 제1 및 제2 내부전극의 배치는 특별히 한정되지 않는다.
예를 들면 제1 및 제2 내부전극은 제1 및 제2 주면 혹은 제1 및 제2 단면에 평행하게 형성되어 있어도 된다.
(실시예)
상기 제조방법에 의해, 하기의 설계 파라미터로, 상기 도 1에 나타낸 제1 실시형태의 적층형 세라믹 콘덴서를 제작하였다.
세라믹층(15)의 조성: BaTiO3
세라믹층(15)의 층 두께: 0.8㎛
세라믹 소결체의 치수: 1.0mm×0.5mm×0.5mm (치수 공차 ±0.1mm)
세라믹층의 두께: 0.8㎛
외층(한쪽) 두께: 36㎛
내부전극의 재료: Ni
내부전극의 두께: 0.5㎛
내부전극의 층수: 380층
소성 온도: 1200℃
외부전극의 재료: Cu(그 위에 Ni, Sn 도금을 형성하였다)
외부전극 베이킹 온도: 800℃
또한 사이드 갭부(10C, 10D)의 폭방향 치수, 제1 내부전극 및 제2 내부전극의 비대향부의 세라믹 소결체(10)의 길이방향을 따르는 치수, 적층방향에서 봤을 때에 세라믹 소결체(10)에서 대향부가 차지하는 면적의 비율인 대향부 면적률을 하기의 표 1에 나타내는 것과 같이 다양하게 해서, 시료 1~8의 적층형 세라믹 콘덴서(2)를 제작하였다. 시료 1~4는 사이드 갭부를 나중에 붙이지 않는 종래의 공법으로 제작하였다. 시료 5~8은 사이드 갭부를 나중에 붙인 공법으로 제작하였다.
상기와 같이 해서 얻은 각 적층형 세라믹 콘덴서에 대하여, 대향부의 길이방향(L)에서의 중앙과, 폭방향(W)에서의 단부에 있어서, XRD 분석에 의한 피크 강도를 측정하였다. 사용한 XRD 장치는 Bruker AXS사 제품, 품번:D8-Discover with GADDS이다.
상기 XRD 분석으로 구한 a축(400)의 피크 강도(Ia)와, c축(004)의 피크 강도(Ic)를 구하여 비(Ic/Ia)를 산출하였다. 결과를 하기의 표 1에 나타낸다.
또한 각 적층형 세라믹 콘덴서에서의 정전용량을 LCR 미터(휴렛 팩커드사 제품, 품번:HP4284A)를 이용해서, 주파수 1kHz, 0.5Vrms의 전압을 인가하여 측정하였다. 얻어진 정전용량으로부터 비유전율을 계산에 의해 구하였다. 결과를 하기의 표 1에 나타낸다.
또한 상기 표 1의 시료 1 및 시료 8의 XRD 스펙트럼을 대표예로서 도 13에 나타낸다. 한편 도 13에서의 XRD 스펙트럼은 도 3의 파선 X로 나타내는 부분에 상당하는 부분(대향부의 길이방향(L)에서의 중앙, 폭방향(W)에서의 단부)에서 측정한 결과이다.
Figure pct00001
표 1로부터 명백한 바와 같이, 시료 1~4에서는 비(Ic/Ia)가 1.52 이하이기 때문에 비유전율이 2211 이하로 낮았다.
이에 반해, 비(Ic/Ia)가 2.0 이상인 시료 5~8에서는 비유전율을 2920 이상으로 대폭 높일 수 있음을 알 수 있다. 한편 도 13에 대표예로서 나타내는 바와 같이, 본 발명의 범위 외인 시료 1에서는 Ic에 비해 Ia가 크고, 본 발명의 실시예인 시료 8에서는 Ic가 Ia의 2배 이상임을 알 수 있다.
1, 2 적층형 세라믹 콘덴서 10 세라믹 소결체
10A, 10B 외층부 10C, 10D 사이드 갭부
10E 내층부 10E1 대향부
10E2 비대향부 10F 제2 부분
10a 제1 주면 10b 제2 주면
10c 제1 측면 10d 제2 측면
10e 제1 단면 10f 제2 단면
11 제1 내부전극 12 제2 내부전극
13 제1 외부전극 14 제2 외부전극
15 세라믹층 20 세라믹 그린시트
21 도체 패턴 22 적층체
23 세라믹 부재 23e, 23f 세라믹 부재의 단면
24, 25 세라믹층

Claims (5)

  1. 적층된 복수의 세라믹층을 포함하는 세라믹 소결체와,
    상기 세라믹 소결체의 내부에, 상기 세라믹층을 개재하여, 상기 세라믹층의 적층방향에 있어서 서로 대향하도록 번갈아 마련되어 있는 제1 및 제2 내부전극을 포함하고,
    상기 세라믹 소결체는 상기 제1 및 제2 내부전극이 대향하고 있는 영역에 위치해 있는 제1 부분과, 상기 제1 부분의 외측에 위치해 있는 제2 부분을 포함하고,
    상기 제1 부분에 있어서, 상기 세라믹층은 상기 적층방향으로 배향되어 있으면서, 상기 세라믹층의 XRD 분석에 의한 a축의 피크 강도(Ia)에 대한 c축의 피크 강도(Ic)의 비(Ic/Ia)가 2 이상인 것을 특징으로 하는 적층형 세라믹 콘덴서.
  2. 제1항에 있어서,
    상기 세라믹 소결체가, 길이방향과, 상기 길이방향에 수직인 폭방향을 따라 연장되는 제1, 제2 주면(主面)과, 상기 길이방향 및 상기 폭방향 양쪽에 수직인 두께방향과, 상기 길이방향을 따라 연장되는 제1, 제2 측면과, 상기 폭방향 및 두께방향을 따라 연장되는 제1, 제2 단면을 가지는 직육면체형상의 세라믹 소결체이며,
    상기 제1 부분이, 상기 제1 및 제2 내부전극이 대향하고 있는 대향부이고,
    상기 제2 부분이, 상기 길이방향에 있어서 상기 대향부의 양측에 위치해 있으며, 상기 제1 및 제2 내부전극이 대향하고 있지 않은 비대향부와, 상기 폭방향에 있어서 상기 대향부의 양측에 위치해 있으며, 상기 제1 및 제2 내부전극이 모두 마련되어 있지 않은 사이드 갭부를 가지는 것을 특징으로 하는 적층형 세라믹 콘덴서.
  3. 제1항 또는 제2항에 있어서,
    상기 적층방향에서 봤을 때에, 상기 세라믹 소결체에서 상기 제1 부분이 차지하는 면적의 비율이 80% 이상인 것을 특징으로 하는 적층형 세라믹 콘덴서.
  4. 제1항 내지 제3항 중 어느 한 항에 있어서,
    상기 각 사이드 갭부의 상기 폭방향에서의 길이가 45㎛ 이하인 것을 특징으로 하는 적층형 세라믹 콘덴서.
  5. 제1항 내지 제4항 중 어느 한 항에 있어서,
    상기 각 비대향부의 상기 길이방향에서의 길이가 57.5㎛ 이하인 것을 특징으로 하는 적층형 세라믹 콘덴서.
KR1020127014433A 2009-12-11 2010-12-10 적층형 세라믹 콘덴서 KR101463125B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2009-281685 2009-12-11
JP2009281685 2009-12-11
PCT/JP2010/072217 WO2011071145A1 (ja) 2009-12-11 2010-12-10 積層型セラミックコンデンサ

Publications (2)

Publication Number Publication Date
KR20120076391A true KR20120076391A (ko) 2012-07-09
KR101463125B1 KR101463125B1 (ko) 2014-11-20

Family

ID=44145688

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127014433A KR101463125B1 (ko) 2009-12-11 2010-12-10 적층형 세라믹 콘덴서

Country Status (5)

Country Link
US (1) US9245688B2 (ko)
JP (1) JP5362033B2 (ko)
KR (1) KR101463125B1 (ko)
CN (1) CN102640240B (ko)
WO (1) WO2011071145A1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20210116241A (ko) * 2020-03-16 2021-09-27 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
KR20210116242A (ko) * 2020-03-16 2021-09-27 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
US11282646B2 (en) * 2019-09-02 2022-03-22 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component having effective coverage of external electrode

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101141342B1 (ko) * 2011-03-09 2012-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101539808B1 (ko) * 2011-06-23 2015-07-28 삼성전기주식회사 적층 세라믹 커패시터
JP2014045008A (ja) * 2012-08-24 2014-03-13 Dexerials Corp 容量素子および共振回路
WO2014148133A1 (ja) * 2013-03-19 2014-09-25 株式会社村田製作所 積層セラミックコンデンサ
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
JP2018093051A (ja) * 2016-12-02 2018-06-14 株式会社村田製作所 電子部品
JP6822155B2 (ja) * 2017-01-12 2021-01-27 株式会社村田製作所 積層セラミックコンデンサおよびその実装構造体
JP7109933B2 (ja) * 2018-02-09 2022-08-01 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP2020031152A (ja) * 2018-08-23 2020-02-27 太陽誘電株式会社 積層セラミック電子部品、積層セラミック電子部品実装基板及び積層セラミック電子部品包装体並びに積層セラミック電子部品の製造方法
KR20190116140A (ko) 2019-07-24 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터

Family Cites Families (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59222917A (ja) 1983-06-02 1984-12-14 松下電器産業株式会社 積層セラミツクコンデンサの製造方法
JPS60124813A (ja) 1983-12-09 1985-07-03 東北金属工業株式会社 積層セラミックコンデンサの製造方法
JPS6115315A (ja) 1984-07-02 1986-01-23 日本電気株式会社 積層セラミツクコンデンサの製造方法
JPS61237413A (ja) 1985-04-12 1986-10-22 株式会社村田製作所 積層セラミツクコンデンサの製造方法
JPS61248413A (ja) 1985-04-25 1986-11-05 株式会社村田製作所 積層セラミツクコンデンサの製造方法
JP2599478B2 (ja) 1990-02-20 1997-04-09 松下電器産業株式会社 チップ型電子部品
JPH03241813A (ja) 1990-02-20 1991-10-29 Matsushita Electric Ind Co Ltd チップ型電子部品の外装方法
JP2982335B2 (ja) 1991-03-08 1999-11-22 松下電器産業株式会社 積層セラミックコンデンサ
JPH05175073A (ja) * 1991-12-25 1993-07-13 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサの製造方法
JPH0613259A (ja) 1992-06-26 1994-01-21 Tokin Corp 積層セラミックコンデンサとその製造方法
JPH06349672A (ja) * 1993-06-11 1994-12-22 Murata Mfg Co Ltd 積層セラミックコンデンサの製造方法
JPH06349669A (ja) 1993-06-14 1994-12-22 Murata Mfg Co Ltd 積層コンデンサの製造方法
JP3047708B2 (ja) 1993-10-20 2000-06-05 株式会社村田製作所 セラミック積層電子部品の製造方法
JPH09153433A (ja) 1995-12-01 1997-06-10 Taiyo Yuden Co Ltd 積層電子部品の製造方法
JP3307270B2 (ja) 1997-05-07 2002-07-24 株式会社村田製作所 積層型電子部品の製造方法
JP2000277381A (ja) * 1999-03-25 2000-10-06 Matsushita Electric Ind Co Ltd 多連型積層セラミックコンデンサ
JP3463610B2 (ja) * 1999-06-21 2003-11-05 株式会社村田製作所 積層セラミック電子部品の製造方法
JP2002198255A (ja) 2000-12-26 2002-07-12 Kyocera Corp 積層型電子部品
US7431911B2 (en) * 2001-07-04 2008-10-07 Showa Denko K.K. Barium titanate and production and process thereof
JP2003318060A (ja) 2002-04-23 2003-11-07 Kyocera Corp 積層型電子部品の製法
JP2004152909A (ja) * 2002-10-29 2004-05-27 Kyocera Corp セラミック積層体の製法
JP4686975B2 (ja) 2003-09-26 2011-05-25 株式会社村田製作所 積層型圧電素子とその製造方法
JP3939281B2 (ja) * 2003-09-30 2007-07-04 Ｔｄｋ株式会社 電極ペースト及びこれを用いたセラミック電子部品の製造方法
JP2005259772A (ja) * 2004-03-09 2005-09-22 Tdk Corp 積層セラミックコンデンサ
JP5332475B2 (ja) 2008-10-03 2013-11-06 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5332480B2 (ja) 2008-10-08 2013-11-06 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP5304159B2 (ja) 2008-10-08 2013-10-02 株式会社村田製作所 積層セラミックコンデンサの製造方法
JP5751080B2 (ja) 2010-09-28 2015-07-22 株式会社村田製作所 積層セラミック電子部品
JP5532027B2 (ja) 2010-09-28 2014-06-25 株式会社村田製作所 積層セラミック電子部品およびその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11282646B2 (en) * 2019-09-02 2022-03-22 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component having effective coverage of external electrode
KR20210116241A (ko) * 2020-03-16 2021-09-27 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
KR20210116242A (ko) * 2020-03-16 2021-09-27 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서

Also Published As

Publication number Publication date
CN102640240A (zh) 2012-08-15
CN102640240B (zh) 2014-08-27
KR101463125B1 (ko) 2014-11-20
JP5362033B2 (ja) 2013-12-11
US20120257322A1 (en) 2012-10-11
JPWO2011071145A1 (ja) 2013-04-22
WO2011071145A1 (ja) 2011-06-16
US9245688B2 (en) 2016-01-26

Similar Documents

Publication Publication Date Title
KR101463125B1 (ko) 적층형 세라믹 콘덴서
KR101379874B1 (ko) 적층형 세라믹 전자부품
KR101533411B1 (ko) 적층형 세라믹 전자부품
KR101565640B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101514512B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR102437801B1 (ko) 적층 세라믹 전자부품 및 그 제조 방법
KR101762032B1 (ko) 적층 세라믹 전자부품 및 그 제조 방법
JP2022116273A (ja) 積層セラミックキャパシタ及びその製造方法
KR20140121727A (ko) 적층 세라믹 커패시터 및 그 제조방법
KR102283078B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR101871281B1 (ko) 적층 세라믹 콘덴서, 적층 세라믹 콘덴서의 실장구조 및 테이핑 연속 전자부품
JP2020053577A (ja) 電子部品
KR20230040972A (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR101565725B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR20140120110A (ko) 적층 세라믹 커패시터, 그 제조방법 및 전자부품이 실장된 회로기판
CN109155196B (zh) 层叠型电容器
WO2018043397A1 (ja) 積層型コンデンサ
KR20200009978A (ko) 적층형 커패시터
JP2007266115A (ja) 積層コンデンサ
KR20200025973A (ko) 적층형 커패시터
KR20170077532A (ko) 내부전극용 도전성 페이스트 및 적층 세라믹 전자부품의 제조방법
KR20140003139A (ko) 적층 세라믹 전자부품 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20171103

Year of fee payment: 4