WO2011071145A1 - 積層型セラミックコンデンサ - Google Patents

積層型セラミックコンデンサ Download PDF

Info

Publication number
WO2011071145A1
WO2011071145A1 PCT/JP2010/072217 JP2010072217W WO2011071145A1 WO 2011071145 A1 WO2011071145 A1 WO 2011071145A1 JP 2010072217 W JP2010072217 W JP 2010072217W WO 2011071145 A1 WO2011071145 A1 WO 2011071145A1
Authority
WO
WIPO (PCT)
Prior art keywords
ceramic
sintered body
internal electrodes
ceramic sintered
width direction
Prior art date
Application number
PCT/JP2010/072217
Other languages
English (en)
French (fr)
Inventor
彰宏 塩田
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to KR1020127014433A priority Critical patent/KR101463125B1/ko
Priority to CN201080055549.0A priority patent/CN102640240B/zh
Priority to JP2011545262A priority patent/JP5362033B2/ja
Publication of WO2011071145A1 publication Critical patent/WO2011071145A1/ja
Priority to US13/491,627 priority patent/US9245688B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Definitions

  • the present invention relates to a multilayer ceramic capacitor.
  • the present invention includes a rectangular parallelepiped ceramic sintered body, and a plurality of first and second internal electrodes provided alternately inside the ceramic sintered body so as to face each other through a ceramic layer.
  • the present invention relates to a multilayer ceramic capacitor comprising:
  • Patent Document 1 various types of multilayer ceramic capacitors having a large capacity while being small and methods for manufacturing the same are proposed.
  • One effective method for increasing the capacity of a multilayer ceramic capacitor is to reduce the thickness of the ceramic layer interposed between the electrodes.
  • the grain size must be reduced.
  • the ceramic layer is thin, dielectric breakdown is likely to occur, and there is a problem that the reliability of the ceramic capacitor is lowered.
  • the present invention has been made in view of such a point, and an object thereof is to provide a multilayer ceramic capacitor having a large capacity and high reliability.
  • the multilayer ceramic capacitor according to the present invention includes a ceramic sintered body and first and second internal electrodes.
  • the ceramic sintered body includes a plurality of laminated ceramic layers.
  • the first and second internal electrodes are alternately provided inside the ceramic sintered body so as to face each other in the stacking direction of the ceramic layers via the ceramic layers.
  • the ceramic sintered body includes a first portion and a second portion. The first portion is located in a region where the first and second internal electrodes are opposed to each other.
  • the second part is located outside the first part. In the first part, the ceramic layer is oriented in the stacking direction.
  • the ratio (Ic / Ia) of the c-axis peak intensity (Ic) to the a-axis peak intensity (Ia) by XRD analysis (X-ray diffraction analysis) of the ceramic layer is 2 or more.
  • the ceramic sintered body includes first and second main surfaces extending along a length direction and a width direction perpendicular to the length direction. , A thickness direction perpendicular to both the length direction and the width direction, first and second side surfaces extending along the length direction, and first and first sides extending along the width direction and the thickness direction.
  • a rectangular parallelepiped ceramic sintered body having two end faces, wherein the first portion is a facing portion where the first and second internal electrodes face each other, and the second portion is the It is located on both sides of the facing portion in the length direction, the non-facing portion where the first and second internal electrodes are not facing, and the both sides of the facing portion in the width direction, Side gear in which neither of the first and second internal electrodes is provided And a flop part.
  • the ratio of the area occupied by the first portion in the ceramic sintered body when viewed from the stacking direction is 80% or more.
  • the length of each side gap portion in the width direction is set to 45 ⁇ m or less. In still another specific aspect of the multilayer ceramic capacitor according to the present invention, the length of each non-opposing portion in the length direction is 57.5 ⁇ m or less.
  • the ratio (Ic / Ia) of the c-axis peak intensity (Ic) to the a-axis peak intensity (Ia) by XRD analysis of the ceramic layer is 2 or more. For this reason, the degree of polarization of the ceramic layer in the first portion can be increased. Therefore, the capacity can be increased without making the ceramic layer too thin. Therefore, it is possible to provide a multilayer ceramic capacitor having a large capacity and high reliability.
  • FIG. 1 is a schematic perspective view of a ceramic capacitor according to a first embodiment of the present invention.
  • FIG. 2 is a sectional view taken along line II-II in FIG. 3 is a cross-sectional view taken along line III-III in FIG. 4 is a cross-sectional view taken along line IV-IV in FIG.
  • FIG. 5 is a partially enlarged sectional view of a section taken along line VV in FIG.
  • FIG. 6 is a schematic plan view of a ceramic green sheet on which a conductor pattern is printed.
  • FIG. 7 is a schematic perspective view of a ceramic member.
  • FIG. 8 is a schematic perspective view showing a process of forming a ceramic layer on both side surfaces.
  • FIG. 9 is a schematic perspective view of the multilayer ceramic capacitor according to the second embodiment of the present invention.
  • FIG. 10 is a schematic cross-sectional view taken along line II-II in FIG. 11 is a schematic cross-sectional view taken along line III-III in FIG. 12 is a schematic cross-sectional view taken along line IV-IV in FIG.
  • FIG. 13 is a graph showing the peak intensity in the XRD analysis of the multilayer ceramic capacitors according to Samples 1 and 8.
  • FIG. 1 is a schematic perspective view of a ceramic capacitor according to a first embodiment of the present invention.
  • FIG. 2 is a schematic cross-sectional view taken along line II-II in FIG.
  • FIG. 3 is a schematic cross-sectional view taken along line III-III in FIG. 4 is a schematic cross-sectional view taken along line IV-IV in FIG.
  • This multilayer ceramic capacitor 2 includes a rectangular parallelepiped ceramic sintered body 10.
  • the ceramic sintered body 10 includes first and second main surfaces 10a and 10b, first and second side surfaces 10c and 10d, and first and second end surfaces 10e and 10f.
  • the first and second 10a and 10b extend along the length direction L and the width direction W.
  • the first and second side surfaces 10c and 10d extend along the length direction L and the thickness direction T.
  • the first and second end faces 10e and 10f extend along the width direction W and the thickness direction T.
  • the “cuboid” includes those in which at least a part of a corner portion or a ridge line portion is chamfered or rounded.
  • the dimensions of the ceramic sintered body 10 are not particularly limited.
  • the length of the ceramic sintered body 10 in the length direction L can be set to, for example, about 0.4 mm to 3.2 mm.
  • the length of the ceramic sintered body 10 in the width direction W can be set to, for example, about 0.2 mm to 2.6 mm.
  • the length in the thickness direction T of the ceramic sintered body 10 can be set to, for example, about 0.2 mm to 2.6 mm.
  • the ceramic sintered body 10 includes a plurality of laminated ceramic layers 15 (see FIGS. 2 and 4).
  • the ceramic layer 15 is made of a ceramic material containing ceramic.
  • the ceramic material may contain firing aids such as Si, Mg, B and glass components in addition to ceramic.
  • the ceramic layer 15 is formed of a dielectric ceramic.
  • a dielectric ceramic a ceramic having a perovskite structure crystal lattice mainly composed of barium titanate is used.
  • subcomponents such as a Mn compound, a Mg compound, a Si compound, a Co compound, a Ni compound, and a rare earth compound may be appropriately added to the dielectric ceramic.
  • a plurality of first and second internal electrodes 11 and 12 are provided inside the ceramic sintered body 10.
  • Each of the first and second internal electrodes 11 and 12 is provided in parallel to the first and second main surfaces 10a and 10b.
  • the planar shape of each of the first and second internal electrodes 11 and 12 is a rectangle.
  • the plurality of first and second internal electrodes 11 and 12 are alternately arranged so as to face each other in the thickness direction T. In other words, the first and second internal electrodes 11, 12 are arranged in the thickness direction T so as to face each other through the ceramic layers 15 provided on the ceramic sintered body 10.
  • the layer thickness of the ceramic layer 15 is preferably in the range of 0.3 ⁇ m to 2 ⁇ m, for example.
  • the thickness of the first and second internal electrodes 11 and 12 is preferably in the range of 0.2 ⁇ m to 1 ⁇ m, for example.
  • the layer thickness of the ceramic layer 15 is preferably in the range of 1 to 3 times the thickness of the first and second internal electrodes 11 and 12.
  • the first inner electrode 11 is exposed at the first end face 10e, while the second end face 10f, the first and second main faces 10a, 10b, and the first and second side faces 10c, 10d Not exposed.
  • the second internal electrode 12 is exposed at the second end face 10f, while the first end face 10e, the first and second main faces 10a and 10b, and the first and second side faces 10c and 10d. Is not exposed.
  • the first external electrode 13 is provided on the first end face 10e.
  • the first external electrode 13 is connected to the first internal electrode 11.
  • a second external electrode 14 is provided on the second end face 10f.
  • the second external electrode 14 is connected to the second internal electrode 12.
  • the material for forming the first and second internal electrodes 11 and 12 and the first and second external electrodes 13 and 14 is not particularly limited as long as it is a conductive material.
  • the first and second inner electrodes 11 and 12 and the first and second outer electrodes 13 and 14 are made of, for example, metals such as Ag, Au, Pt, Pd, Ni, Cr, Al, and Cu, and their metals. It can form with the alloy containing 1 or more of these.
  • the first and second internal electrodes 11 and 12 and the first and second external electrodes 13 and 14 may be formed of a laminate of a plurality of conductive films.
  • the ceramic sintered body 10 includes first and second outer layer portions 10A and 10B, first and second side gap portions 10C and 10D, and an inner layer portion 10E. Is provided.
  • the inner layer portion 10E is a portion excluding the first and second outer layer portions 10A and 10B and the first and second side gap portions 10C and 10D of the ceramic sintered body 10. Specifically, in this embodiment, the ceramic sintered body 10 is provided in a region excluding both ends in the thickness direction T and both ends in the width direction W.
  • the inner layer portion 10E includes only a portion where the first and second internal electrodes 11, 12 face each other in the thickness direction T, and the first or second internal electrodes 11, 12 when viewed from the thickness direction T. Part provided.
  • the ratio (Ic) of the c-axis peak intensity (Ic) to the a-axis peak intensity (Ia) by X-ray analysis (XRD analysis) in the stacking direction in the facing portion constituting the first portion (Ic / Ia) is 2 or more. That is, in the first part for obtaining the electrostatic capacitance, it is shown that there is a large proportion that the c-axis arrangement of the ceramic crystal lattice is aligned in parallel with the stacking direction. For this reason, the degree of polarization of the ceramic layer 15 in the facing portion (first portion) can be increased. Therefore, the capacity of the multilayer ceramic capacitor 2 can be increased without making the ceramic layer 15 too thin.
  • the multilayer ceramic capacitor 2 having a large capacity and high reliability can be provided.
  • the peak intensity of the a-axis by XRD analysis in the stacking direction of the ceramic layer (at the opposing portion constituting the first portion) is preferably 2 or more.
  • the ratio (Ic / Ia) is adjusted by adjusting the ratio of the area occupied by the facing portion (first portion) in the ceramic sintered body 10 when viewed from the width direction W (stacking direction). be able to. Specifically, as described later, by reducing the side gap portions 10C and 10D and increasing the ratio of the area occupied by the facing portion 10E1 (first portion) in the ceramic sintered body 10, the ratio (Ic / Ia) can be increased. This is because the difference in shrinkage along the thickness direction T between the side gap portions 10C and 10D and the facing portion is reduced during firing due to the reduced width of the side gap portions 10C and 10D, and the thickness applied to the facing portion. This is considered to be because the compressive stress in the direction T becomes small.
  • the ratio (Ic / Ia) can be increased by retrofitting the side gap portions 10C and 10D. This is because the difference in shrinkage amount along the thickness direction T between the side gap portion and the facing portion is reduced during firing because no step occurs between the facing portion and the side gap portion in the width direction W, and the facing This is presumably because the compressive stress in the thickness direction T applied to the part becomes small.
  • the ratio (Ic / Ia) is set to 2 or more, for example, the ratio of the area occupied by the facing portion (first portion) in the ceramic sintered body 10 when viewed from the stacking direction is 80% or more. It is preferable.
  • the ceramic green sheet 20 shown in FIG. 6 is formed.
  • the method for forming the ceramic green sheet 20 is not particularly limited.
  • the ceramic green sheet 20 can be formed by, for example, a die coater, a gravure coater, a micro gravure coater, or the like.
  • a conductor pattern 21 is formed on the ceramic green sheet 20.
  • This conductor pattern 21 is for forming the first and second internal electrodes 11, 12.
  • the method for forming the conductor pattern 21 is not particularly limited.
  • the conductor pattern 21 can be formed by, for example, a screen printing method, an ink jet method, a gravure printing method, or the like.
  • a laminate is formed by laminating a plurality of ceramic green sheets 20 on which the conductor pattern 21 is formed. Specifically, first, after laminating a plurality of ceramic green sheets 20 on which the conductor pattern 21 is not formed, the ceramic green sheet 20 on which the conductor pattern 21 is formed is placed on one side in the x direction. A plurality of sheets are stacked alternately shifted to the other side. Further, a plurality of ceramic green sheets 20 on which the conductor pattern 21 is not formed are laminated thereon to complete the laminate.
  • the ceramic green sheet 20 which is laminated at the beginning and at the end and on which the conductor pattern 21 is not formed is for forming the first and second outer layer portions 10A and 10B.
  • a plurality of rectangular parallelepiped ceramic members 23 shown in FIG. 7 are formed by cutting the laminate along a virtual cut line L shown in FIG. Note that the laminated body can be cut by dicing or pressing. Moreover, you may cut
  • ceramic layers 24 and 25 are formed on the side surfaces 23e and 23f of the ceramic member 23 so as to cover the side surfaces 23e and 23f.
  • the ceramic layers 24 and 25 are for forming the first and second side gap portions 10C and 10D.
  • the formation method of the ceramic layers 24 and 25 is not particularly limited, and can be performed by a printing method such as a screen printing method, a coating method such as an inkjet method or a gravure coating method, a spraying method, or the like.
  • the ceramic member 23 on which the ceramic layers 24 and 25 are formed is sintered. Thereby, the ceramic sintered body 10 is completed.
  • first and second external electrodes 13 and 14 are formed to complete the multilayer ceramic capacitor 2.
  • the formation method of the 1st and 2nd external electrodes 13 and 14 is not specifically limited.
  • the first and second external electrodes 13 and 14 may be formed, for example, by baking after applying a conductive paste. In that case, a conductive paste may be applied before firing the ceramic member 23, and the first and second external electrodes 13, 14 may be formed simultaneously with firing.
  • FIG. 9 is a schematic perspective view showing a multilayer ceramic capacitor according to a second embodiment of the present invention. 10 is a cross-sectional view taken along line II-II in FIG. 9, FIG. 11 is a cross-sectional view taken along line III-III in FIG. 9, and FIG. 12 is taken along line IV-V in FIG. It is sectional drawing which follows.
  • the multilayer ceramic capacitor 101 of the present embodiment includes a cuboid ceramic sintered body 10.
  • the ceramic sintered body 10 includes first and second main surfaces 10a and 10b, first and second side surfaces 10c and 10d, and first and second end surfaces 10e and 10f.
  • the first and second main surfaces 10a and 10b extend along the length direction L and the width direction W.
  • the first and second side surfaces 10c and 10d extend along the length direction L and the thickness direction T.
  • the first and second end faces 10e, 10f extend along the width direction W and the thickness direction T.
  • the dimensions of the ceramic sintered body 10 are not particularly limited.
  • the length of the ceramic sintered body 10 in the length direction L can be set to, for example, about 0.4 mm to 3.2 mm.
  • the length of the ceramic sintered body 10 in the width direction W can be set to, for example, about 0.2 mm to 2.6 mm.
  • the length in the thickness direction T of the ceramic sintered body 10 can be set to, for example, about 0.2 mm to 2.6 mm.
  • the ceramic sintered body 10 includes a plurality of laminated ceramic layers 15 (see FIGS. 10 and 12).
  • the ceramic layer 15 is made of a ceramic composition containing ceramic.
  • the ceramic composition may contain a firing aid such as Si, Mg, B, or a glass component.
  • dielectric ceramic mainly contained in the ceramic composition include, for example, BaTiO3, CaTiO3, SrTiO3, CaZrO3, and the like.
  • subcomponents such as a Mn compound, a Mg compound, a Co compound, a Ni compound, and a rare earth compound may be appropriately added to the dielectric ceramic.
  • a plurality of first and second internal electrodes 11, 12 are provided inside the ceramic sintered body 10.
  • Each of the first and second internal electrodes 11 and 12 is provided in parallel to the first and second side surfaces 10c and 10d.
  • the planar shape of each of the first and second internal electrodes 11 and 12 is a rectangle.
  • the plurality of first and second internal electrodes 11 and 12 are alternately arranged so as to face each other with the ceramic layer 15 in the width direction W (stacking direction).
  • the thickness of the ceramic layer 15 along the width direction W is not particularly limited.
  • the thickness of the ceramic layer 15 along the width direction W is preferably in the range of 0.3 ⁇ m to 0.7 ⁇ m, for example. If the thickness of the ceramic layer 15 along the width direction W is smaller than 0.3 ⁇ m, dielectric breakdown may easily occur. Therefore, the reliability of the multilayer ceramic capacitor 101 may be reduced.
  • the first internal electrode 11 is exposed to the first main surface 10a, while the second main surface 10b, the first and second side surfaces 10c and 10d, and the first and second end surfaces 10e and 10f are exposed to the first main surface 10a. Is not exposed.
  • the second internal electrode 12 is exposed to the second main surface 10b, while the first main surface 10a, the first and second side surfaces 10c and 10d, and the first and second end surfaces 10e, It is not exposed at 10f.
  • the thickness in the width direction W of each of the first and second internal electrodes 11 and 12 is not particularly limited.
  • the thickness in the width direction W of each of the first and second internal electrodes 11 and 12 can be about 0.2 ⁇ m to 0.6 ⁇ m.
  • the first external electrode 13 is provided on the first main surface 10a.
  • the first external electrode 13 is connected to the first internal electrode 11.
  • a second external electrode 14 is provided on the second main surface 10b.
  • the second external electrode 14 is connected to the second internal electrode 12.
  • the material for forming the first and second internal electrodes 11 and 12 and the first and second external electrodes 13 and 14 is not particularly limited as long as it is a conductive material.
  • the first and second internal electrodes 11 and 12 and the first and second external electrodes 13 and 14 are made of, for example, metals such as Ag, Au, Pt, Pd, Ni, Cr, and Cu, It can form with the alloy containing 1 or more types of these.
  • the first and second internal electrodes 11 and 12 and the first and second external electrodes 13 and 14 may be formed of a laminate of a plurality of conductive films.
  • the ceramic sintered body 10 includes first and second outer layer portions 10A and 10B, first and second side gap portions 10C and 10D, and an inner layer portion 10E. Is provided.
  • the inner layer portion 10E is located in a region of the ceramic sintered body 10 where at least one of the first and second inner electrodes 11, 12 is provided when viewed from the width direction W (stacking direction). Part.
  • the inner layer portion 10E includes a facing portion 10E1 and a non-facing portion 10E2.
  • the facing portion 10E1 is a portion located in a region where the first and second internal electrodes 11 and 12 face each other in the width direction W (stacking direction). For this reason, in this embodiment, the opposing part 10E1 comprises the 1st part.
  • the ceramic sintered body 10 a portion excluding the facing portion 10E1, that is, the non-facing portion 10E2, the first and second outer layer portions 10A and 10B, and the first and second side gap portions 10C and 10D.
  • the second portion 10F is configured.
  • the second portion 10F is located outside the facing portion 10E1 that constitutes the first portion.
  • the non-facing portion 10E2 is a portion where the first or second internal electrodes 11 and 12 are provided when viewed from the width direction W (stacking direction).
  • the non-facing portion 10E2 is located at both ends of the ceramic sintered body 10 in the thickness direction T (second direction).
  • the first and second outer layer portions 10A and 10B and the first and second side gap portions 10C and 10D are portions where neither the first nor second inner electrodes 11 and 12 are provided.
  • the first and second outer layer portions 10 ⁇ / b> A and 10 ⁇ / b> B are located at both end portions in the width direction W of the ceramic sintered body 10.
  • the 1st and 2nd side gap parts 10C and 10D are located in the both ends in the length direction L (1st direction) of the ceramic sintered compact 10. As shown in FIG.
  • the ratio (Ic / Ia) of the peak intensity (Ic) to the peak intensity (Ia) by XRD analysis of the ceramic layer in the ceramic sintered body is 2 or more.
  • the multilayer ceramic capacitor 101 of the present embodiment can also be manufactured by the same method as the multilayer ceramic capacitor 2 of the first embodiment.
  • a multilayer body in which the first and second side gap portions 10C and 10D described above are not formed is prepared, and the first and second side gap portions 10C, A method of forming a ceramic layer that forms 10D is used.
  • the sintered ceramic body 10 can be obtained by firing the ceramic laminate thus obtained. Thereby, the dimension in the said 1st direction of the side gap parts 10C and 10D can be made small.
  • the lengths in the first direction after firing of the side gap portions 10C and 10D are each 45 ⁇ m or less. Also in the present embodiment, it is desirable that the length of the non-opposing portion in the second direction is 57.5 ⁇ m or less. Thereby, the facing area of the first and second internal electrodes in the facing portion can be increased.
  • the first and second inner electrodes 11, 12 are parallel to the first and second side surfaces 10c, 10d, and the first inner electrode 11 is drawn out to the first main surface 10a.
  • the example in which the second internal electrode 12 is drawn out to the second main surface 10b has been described.
  • the arrangement of the first and second internal electrodes is not particularly limited as long as the gap layer is formed in the ceramic sintered body.
  • first and second internal electrodes may be formed in parallel to the first and second main surfaces or the first and second end surfaces.
  • the multilayer ceramic capacitor of the first embodiment shown in FIG. 1 was manufactured with the following design parameters.
  • Ceramic layer 15 Composition of ceramic layer 15: BaTiO 3 Layer thickness of ceramic layer 15: 0.8 ⁇ m Dimension of ceramic sintered body: 1.0mm x 0.5mm x 0.5mm (Dimensional tolerance ⁇ 0.1mm) Ceramic layer thickness: 0.8 ⁇ m Outer layer (one side) thickness: 36 ⁇ m Internal electrode material: Ni Internal electrode thickness: 0.5 ⁇ m Number of internal electrode layers: 380 layers Firing temperature: 1200 ° C. Material of external electrode: Cu (Ni, Sn plating formed thereon) External electrode baking temperature: 800 ° C
  • Multilayer ceramic capacitors 2 of Samples 1 to 8 were manufactured by varying the facing area ratio, which is the ratio of the area occupied by the facing portion in the sintered body 10, as shown in Table 1 below. Samples 1 to 4 were produced by a conventional method without retrofitting the side gap. Samples 5 to 8 were produced by a method in which side gap portions were retrofitted.
  • the peak intensity by XRD analysis was measured at the center in the length direction L and the end in the width direction W of the facing portion.
  • the XRD apparatus used is a product number: D8-Discover with GADDS manufactured by Bruker AXS.
  • each multilayer ceramic capacitor was measured by applying a voltage of 1 kHz and a voltage of 0.5 Vrms using an LCR meter (manufactured by Hewlett-Packard Company, product number: HP4284A). The relative dielectric constant was calculated from the obtained capacitance. The results are shown in Table 1 below.
  • the XRD spectra of Sample 1 and Sample 8 in Table 1 are shown in FIG. 13 as a representative example. Note that the XRD spectrum in FIG. 13 is a result of measurement at a portion corresponding to the portion indicated by the broken line X in FIG. 3 (the center in the length direction L of the facing portion and the end portion in the width direction W).
  • Multilayer ceramic capacitor 10 ... Ceramic sintered body 10A, 10B ... Outer layer part 10C, 10D ... Side gap part 10E ... Inner layer part 10E1 ... Opposing part 10E2 ... Non-opposing part 10F ... Second part 10a ... First 10b ... second main surface 10c ... first side surface 10d ... second side surface 10e ... first end surface 10f ... second end surface 11 ... first internal electrode 12 ... second internal electrode 13 ... 1st external electrode 14 ... 2nd external electrode 15 ... Ceramic layer 20 ... Ceramic green sheet 21 ... Conductive pattern 22 ... Laminate 23 ... Ceramic member 23e, 23f ... End surface 24, 25 ... Ceramic layer of ceramic member

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

　大容量かつ高い信頼性を有する積層型セラミックコンデンサを提供する。　積層型セラミックコンデンサ２は、積層された複数のセラミック層１５を含むセラミック焼結体１０と、セラミック焼結体１０の内部に、セラミック層１５を介して、セラミック層１５の積層方向において互いに対向するように交互に設けられている第１及び第２の内部電極１１，１２を備えている。セラミック焼結体１０は、第１及び第２の内部電極１１，１２が対向している領域に位置している第１の部分と、第１の部分の外側に位置している第２の部分を含む。セラミック層１５のＸＲＤ分析によるａ軸のピーク強度（Ｉａ）に対するｃ軸のピーク強度（Ｉｃ）の比（Ｉｃ／Ｉａ）が２以上である。

Description

積層型セラミックコンデンサ
　本発明は、積層型セラミックコンデンサに関する。特に、本発明は、直方体状のセラミック焼結体と、セラミック焼結体の内部に、セラミック層を介して互いに対向するように交互に設けられている複数の第１及び第２の内部電極とを備える積層型セラミックコンデンサに関する。
　従来、携帯電話やノート型パソコンなどの電子機器において、積層型セラミックコンデンサが多用されている。
　近年、積層型セラミックコンデンサが搭載されている電子機器の小型化及び大容量化が進んできており、積層型セラミックコンデンサに対する小型化及び大容量化の要求も益々高まってきている。それに伴い、例えば下記の特許文献１などにおいて、小型でありつつ大容量を有する積層型セラミックコンデンサ及びその製造方法が種々提案されている。
特開２００３－３１８０６０号公報
　積層型セラミックコンデンサを大容量化する有力な方法のひとつとして、電極間に介在するセラミック層の厚みを小さくする方法が挙げられる。しかしながら、セラミック層の厚みを小さくしようとすると、グレインの大きさを小さくしなければならない。グレインの大きさを小さくするためには、長時間にわたって粉砕工程を行う必要がある。このため、製造に要する時間及び製造コストが増大してしまう。さらに、セラミック層が薄い場合は、絶縁破壊が生じやすくなるため、セラミックコンデンサの信頼性が低下してしまうという問題もある。
　本発明は、かかる点に鑑みてなされたものであり、その目的は、大容量かつ高い信頼性を有する積層型セラミックコンデンサを提供することにある。
　本発明に係る積層型セラミックコンデンサは、セラミック焼結体と、第１及び第２の内部電極とを備えている。セラミック焼結体は、積層された複数のセラミック層を含む。第１及び第２の内部電極は、セラミック焼結体の内部に、セラミック層を介して、セラミック層の積層方向において互いに対向するように交互に設けられている。セラミック焼結体は、第１の部分と、第２の部分とを含む。第１の部分は、第１及び第２の内部電極が対向している領域に位置している。第２の部分は、第１の部分の外側に位置している。第１の部分において、セラミック層は、積層方向に配向されている。セラミック層のＸＲＤ分析（Ｘ線回折分析）によるａ軸のピーク強度（Ｉａ）に対するｃ軸のピーク強度（Ｉｃ）の比（Ｉｃ／Ｉａ）が２以上である。
　本発明に係る積層型セラミックコンデンサのある特定の局面では、前記セラミック焼結体が、長さ方向と、前記長さ方向に垂直な幅方向とに沿って延びる第１，第２の主面と、前記長さ方向及び前記幅方向の両方に垂直な厚み方向と、前記長さ方向とに沿って延びる第１，第２の側面と、前記幅方向及び厚み方向に沿って延びる第１，第２の端面とを有する直方体状のセラミック焼結体であり、前記第１の部分が、前記第１及び第２の内部電極が対向している対向部であり、前記第２の部分が、前記長さ方向において前記対向部の両側に位置しており、前記第１及び第２の内部電極が対向していない非対向部と、前記幅方向において前記対向部の両側に位置しており、前記第１及び第２の内部電極のいずれもが設けられていないサイドギャップ部とを有する。
　本発明に係る積層型セラミックコンデンサの他の特定の局面では、積層方向から視た際に、セラミック焼結体における第１の部分の占める面積の割合は、８０％以上である。
　本発明に係る積層型セラミックコンデンサのさらに他の特定の局面では、前記各サイドギャップ部の前記幅方向における長さは４５μｍ以下とされている。
　本発明に係る積層型セラミックコンデンサのさらに他の特定の局面では、前記各非対向部の前記長さ方向における長さが５７．５μｍ以下とされている。
　本発明では、セラミック層のＸＲＤ分析によるａ軸ピーク強度（Ｉａ）に対するｃ軸のピーク強度（Ｉｃ）の比（Ｉｃ／Ｉａ）が２以上である。このため、第１の部分におけるセラミック層の分極度を高めることができる。よって、セラミック層を薄くしすぎることなく、大容量化を図れる。従って、大容量かつ高い信頼性を有する積層型セラミックコンデンサを提供することができる。
図１は、本発明の第１の実施形態に係るセラミックコンデンサの略図的斜視図ある。 図２は、図１のＩＩ－ＩＩ線に沿う断面図である。 図３は、図２のＩＩＩ－ＩＩＩ線に沿う断面図である。 図４は、図２のＩＶ－ＩＶ線に沿う断面図である。 図５は、図１のＶ－Ｖ線に沿う断面の部分拡大断面図である。 図６は、導体パターンが印刷されたセラミックグリーンシートの略図的平面図である。 図７は、セラミック部材の略図的斜視図である。 図８は、両側面上にセラミック層を形成する工程を表す略図的斜視図である。 図９は、本発明の第２の実施形態に係る積層型セラミックコンデンサの略図的斜視図である。 図１０は、図９の線ＩＩ－ＩＩにおける略図的断面図である。 図１１は、図９の線ＩＩＩ－ＩＩＩにおける略図的断面図である。 図１２は、図９の線ＩＶ－ＩＶにおける略図的断面図である。 図１３は、試料１及び８例に係る積層型セラミックコンデンサのＸＲＤ分析におけるピーク強度を表すグラフである。
　（第１の実施形態）
　図１は、本発明の第１の実施形態のセラミックコンデンサの略図的斜視図である。図２は、図１の線ＩＩ－ＩＩにおける略図的断面図である。図３は、図１の線ＩＩＩ－ＩＩＩにおける略図的断面図である。図４は、図２の線ＩＶ－ＩＶにおける略図的断面図である。
　この積層型セラミックコンデンサ２は、直方体状のセラミック焼結体１０を備えている。セラミック焼結体１０は、第１及び第２の主面１０ａ，１０ｂと、第１及び第２の側面１０ｃ，１０ｄと、第１及び第２の端面１０ｅ，１０ｆとを備えている。第１及び第２の１０ａ，１０ｂは、長さ方向Ｌ及び幅方向Ｗに沿って延びている。第１及び第２の側面１０ｃ，１０ｄは、長さ方向Ｌ及び厚み方向Ｔに沿って延びている。第１及び第２の端面１０ｅ，１０ｆは、幅方向Ｗ及び厚み方向Ｔに沿って延びている。
　なお、本発明において、「直方体」には、角部や稜線部の少なくとも一部が面取りやＲ面取りされているものも含まれるものとする。
　セラミック焼結体１０の寸法は特に限定されない。セラミック焼結体１０の長さ方向Ｌにおける長さは、例えば、０．４ｍｍ～３．２ｍｍ程度とすることができる。セラミック焼結体１０の幅方向Ｗにおける長さは、例えば、０．２ｍｍ～２．６ｍｍ程度とすることができる。セラミック焼結体１０の厚み方向Ｔにおける長さは、例えば、０．２ｍｍ～２．６ｍｍ程度とすることができる。
　セラミック焼結体１０は、積層された複数のセラミック層１５（図２及び図４を参照）を含む。セラミック層１５は、セラミックを含むセラミック材料からなる。セラミック材料には、セラミックの他に、Ｓｉ、Ｍｇ、Ｂやガラス成分などの焼成助剤などが含まれていてもよい。
　セラミック層１５は、誘電体セラミックにより形成される。誘電体セラミックは、チタン酸バリウムを主成分としたペロブスカイト構造の結晶格子を持つセラミックが用いられる。誘電体セラミックには、例えば、Ｍｎ化合物、Ｍｇ化合物、Ｓｉ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物などの副成分を適宜添加してもよい。
　図２～図５に示すように、セラミック焼結体１０の内部には、複数の第１及び第２の内部電極１１，１２が設けられている。第１及び第２の内部電極１１，１２のそれぞれは、第１及び第２の主面１０ａ、１０ｂに対して平行に設けられている。第１及び第２の内部電極１１，１２のそれぞれの平面形状は、矩形である。複数の第１及び第２の内部電極１１，１２は、厚み方向Ｔにおいて互いに対向するように交互に配置されている。すなわち、第１及び第２の内部電極１１，１２は、厚み方向Ｔにおいて、セラミック焼結体１０に複数設けられたセラミック層１５を介して対向するように配置されている。
　なお、セラミック層１５の層厚は、例えば、０．３μｍ～２μｍの範囲内にあることが好ましい。また、第１及び第２の内部電極１１，１２の厚みは、例えば、０．２μｍ～１μｍの範囲内にあることが好ましい。セラミック層１５の層厚は、第１及び第２の内部電極１１，１２の厚みの１倍～３倍の範囲内にあることが好ましい。
　第１の内部電極１１は、第１の端面１０ｅに露出している一方、第２の端面１０ｆ、第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄには露出していない。一方、第２の内部電極１２は、第２の端面１０ｆに露出している一方、第１の端面１０ｅ、第１及び第２の主面１０ａ、１０ｂ並びに第１及び第２の側面１０ｃ、１０ｄには露出していない。
　第１の端面１０ｅ上には、第１の外部電極１３が設けられている。第１の外部電極１３は、第１の内部電極１１に接続されている。一方、第２の端面１０ｆ上には、第２の外部電極１４が設けられている。第２の外部電極１４は、第２の内部電極１２に接続されている。
　なお、第１及び第２の内部電極１１，１２並びに第１及び第２の外部電極１３，１４の形成材料は、導電材料である限りにおいて特に限定されない。第１及び第２の内部電極１１，１２並びに第１及び第２の外部電極１３，１４は、例えば、Ａｇ，Ａｕ、Ｐｔ，Ｐｄ，Ｎｉ，Ｃｒ，Ａｌ，Ｃｕなどの金属や、それらの金属のうちの一種以上を含む合金により形成することができる。また、第１及び第２の内部電極１１，１２並びに第１及び第２の外部電極１３，１４は、複数の導電膜の積層体により構成されていてもよい。
　図３～図５に示すように、セラミック焼結体１０には、第１及び第２の外層部１０Ａ，１０Ｂと、第１及び第２のサイドギャップ部１０Ｃ，１０Ｄと、内層部１０Ｅとが設けられている。
　第１及び第２の外層部１０Ａ，１０Ｂは、第１及び第２の内部電極の対向方向（＝厚み方向Ｔ）において、第１及び第２の内部電極１１，１２が設けられている部分よりも外側に位置する部分である。具体的には本実施形態では、第１及び第２の外層部１０Ａ，１０Ｂは、セラミック焼結体１０の厚み方向Ｔにおける両端部に設けられている。
　第１及び第２のサイドギャップ部１０Ｃ，１０Ｄは、対向方向（＝厚み方向Ｔ）から視た際に第１及び第２の内部電極１１，１２のいずれもが設けられていない部分である。具体的には本実施形態では、第１及び第２のサイドギャップ部１０Ｃ，１０Ｄは、セラミック焼結体１０の幅方向Ｗにおける両端部に設けられている。
　内層部１０Ｅは、セラミック焼結体１０の第１及び第２の外層部１０Ａ，１０Ｂ並びに第１及び第２のサイドギャップ部１０Ｃ，１０Ｄを除いた部分である。具体的には本実施形態では、セラミック焼結体１０の厚み方向Ｔの両端部と幅方向Ｗの両端部を除いた領域に設けられている。内層部１０Ｅは、厚み方向Ｔにおいて第１及び第２の内部電極１１，１２が互いに対向している部分と、厚み方向Ｔから視たときに第１または第２の内部電極１１，１２のみが設けられている部分とを含んでいる。
　本実施形態では、第１の部分を構成している対向部において、積層方向におけるＸ線分析（ＸＲＤ分析）によるａ軸のピーク強度（Ｉａ）に対するｃ軸のピーク強度（Ｉｃ）の比（Ｉｃ／Ｉａ）が２以上とされている。すなわち、静電容量を得る第１の部分において、セラミックの結晶格子のｃ軸配列が、積層方向に並行に揃った状態とされる割合が多いことを示している。このため、対向部（第１の部分）におけるセラミック層１５の分極度を高めることができる。よって、セラミック層１５を薄くしすぎることなく、積層型セラミックコンデンサ２の大容量化を図れる。
　また、セラミック材料の誘電率を非常に大きくする必要がないため、誘電率を大きくするためにセラミック粒子を粒成長させたことに起因する信頼性の低下も抑制することができる。従って、大容量かつ高い信頼性を有する積層型セラミックコンデンサ２を提供することができる。
　セラミック層１５の分極度をより高くして、より高い性能を実現する観点からは、第１の部分を構成している対向部において、セラミック層の積層方向におけるＸＲＤ分析によるａ軸のピーク強度（Ｉａ）に対するｃ軸のピーク強度（Ｉｃ）の比（Ｉｃ／Ｉａ）（以下、単に「比（Ｉｃ／Ｉａ）」とする。）が、２以上であることが好ましい。
　なお、比（Ｉｃ／Ｉａ）の調整は、幅方向Ｗ（積層方向）から視た際の、セラミック焼結体１０における対向部（第１の部分）の占める面積の割合を調整することによって行うことができる。具体的には、後述するように、サイドギャップ部１０Ｃ，１０Ｄを小さくし、セラミック焼結体１０における対向部１０Ｅ１（第１の部分）の占める面積の割合を大きくすることによって、比（Ｉｃ／Ｉａ）を大きくすることができる。これは、サイドギャップ部１０Ｃ，１０Ｄの幅が小さくなることにより、焼成の際、サイドギャップ部１０Ｃ，１０Ｄと対向部の厚み方向Ｔに沿った収縮量の差が小さくなり、対向部に加わる厚み方向Ｔへの圧縮応力が小さくなるためと考えられる。
　また、サイドギャップ部１０Ｃ，１０Ｄを後付けすることによっても、比（Ｉｃ／Ｉａ）を大きくすることができる。これは、幅方向Ｗにおいて対向部とサイドギャップ部との間に段差が生じなくなることにより、焼成の際、サイドギャップ部と対向部の厚み方向Ｔに沿った収縮量の差が小さくなり、対向部に加わる厚み方向Ｔへの圧縮応力が小さくなるためと考えられる。比（Ｉｃ／Ｉａ）を２以上とするためには、例えば、積層方向から視た際の、セラミック焼結体１０における対向部（第１の部分）の占める面積の割合を８０％以上とすることが好ましい。
　次に、本実施形態の積層型セラミックコンデンサ２の製造方法の一例について、図６～図８を参照しながら詳細に説明する。
　まず、図６に示すセラミックグリーンシート２０を成形する。セラミックグリーンシート２０の成形方法は特に限定されない。セラミックグリーンシート２０の成形は、例えば、ダイコーター、グラビアコーター、マイクログラビアコーター等により行うことができる。
　次に、セラミックグリーンシート２０の上に、導体パターン２１を形成する。この導体パターン２１は、第１及び第２の内部電極１１，１２を形成するためのものである。導体パターン２１の形成方法は、特に限定されない。導体パターン２１は、例えば、スクリーン印刷法、インクジェット法、グラビア印刷法などにより形成することができる。
　次に、導体パターン２１が形成された複数のセラミックグリーンシート２０を積層することにより積層体を形成する。具体的には、具体的には、まず、導体パターン２１を形成していないセラミックグリーンシート２０を複数枚積層した後に、導体パターン２１が形成されているセラミックグリーンシート２０を、ｘ方向の一方側と他方側とに交互にずらして複数枚積層する。さらに、その上に、導体パターン２１を形成していないセラミックグリーンシート２０を複数枚積層し積層体を完成させる。ここで、最初と最後に積層する、導体パターン２１を形成していないセラミックグリーンシート２０は、第１及び第２の外層部１０Ａ，１０Ｂを形成するためのものである。
　次に、積層体を図６に示す仮想カットラインＬに沿って切断することにより、図７に示す直方体状のセラミック部材２３を複数形成する。なお、積層体の切断は、ダイシングや押切りにより行うことができる。また、レーザーを用いて積層体２２を切断してもよい。
　次に、図８に示すように、セラミック部材２３の側面２３ｅ、２３ｆの上に、側面２３ｅ、２３ｆを覆うように、セラミック層２４，２５を形成する。このセラミック層２４，２５は、第１及び第２のサイドギャップ部１０Ｃ，１０Ｄを形成するためのものである。
　なお、セラミック層２４，２５の形成方法は特に限定されず、スクリーン印刷法等の印刷法、インクジェット法、グラビアコート法等のコート法、噴霧法等により行うことができる。
　次に、セラミック層２４，２５を形成したセラミック部材２３を焼結する。これにより、セラミック焼結体１０を完成させる。
　そして、最後に、第１及び第２の外部電極１３，１４を形成することにより積層型セラミックコンデンサ２を完成させる。なお、第１及び第２の外部電極１３，１４の形成方法は、特に限定されない。第１及び第２の外部電極１３，１４は、例えば、導電性ペーストを塗布した後に焼き付けることにより形成してもよい。その場合、上記セラミック部材２３の焼成前に導電性ペーストを塗布し、焼成と同時に第１及び第２の外部電極１３，１４を形成してもよい。また、第１及び第２の外部電極１３，１４は、例えば、めっき等により形成してもよい。
　（第２の実施形態）
　本発明は、上述した第１の実施形態の積層セラミックコンデンサに限らず、様々な構造の積層型セラミックコンデンサを提供することができる。図９は、本発明の第２の実施形態に係る積層型セラミックコンデンサを示す略図的斜視図である。図１０は、図９の線ＩＩ－ＩＩに沿う部分の断面図であり、図１１は、図９のＩＩＩ－ＩＩＩ線に沿う断面図であり、図１２は、図９のＩＶ－Ｖ線に沿う断面図である。
　図９に示すように、本実施形態の積層型セラミックコンデンサ１０１は、直方体状のセラミック焼結体１０を備えている。セラミック焼結体１０は、第１及び第２の主面１０ａ、１０ｂと、第１及び第２の側面１０ｃ、１０ｄと、第１及び第２の端面１０ｅ、１０ｆとを備えている。第１及び第２の主面１０ａ、１０ｂは、長さ方向Ｌ及び幅方向Ｗに沿って延びている。第１及び第２の側面１０ｃ、１０ｄは、長さ方向Ｌ及び厚み方向Ｔに沿って延びている。第１及び第２の端面１０ｅ、１０ｆは、幅方向Ｗ及び厚み方向Ｔに沿って延びている。
　セラミック焼結体１０の寸法は特に限定されない。セラミック焼結体１０の長さ方向Ｌにおける長さは、例えば、０．４ｍｍ～３．２ｍｍ程度とすることができる。セラミック焼結体１０の幅方向Ｗにおける長さは、例えば、０．２ｍｍ～２．６ｍｍ程度とすることができる。セラミック焼結体１０の厚み方向Ｔにおける長さは、例えば、０．２ｍｍ～２．６ｍｍ程度とすることができる。
　セラミック焼結体１０は、積層された複数のセラミック層１５（図１０及び図１２を参照）を含む。セラミック層１５は、セラミックを含むセラミック組成物からなる。セラミック組成物には、セラミックの他に、Ｓｉ、Ｍｇ、Ｂやガラス成分などの焼成助剤などが含まれていてもよい。
　セラミック組成物に主として含まれる
誘電体セラミックの具体例としては、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などが挙げられる。誘電体セラミックには、例えば、Ｍｎ化合物、Ｍｇ化合物、Ｃｏ化合物、Ｎｉ化合物、希土類化合物などの副成分を適宜添加してもよい。
　図１０及び図１２に示すように、セラミック焼結体１０の内部には、複数の第１及び第２の内部電極１１，１２が設けられている。第１及び第２の内部電極１１，１２のそれぞれは、第１及び第２の側面１０ｃ、１０ｄに対して平行に設けられている。第１及び第２の内部電極１１，１２のそれぞれの平面形状は、矩形である。複数の第１及び第２の内部電極１１，１２は、幅方向Ｗ（積層方向）において、セラミック層１５を介して互いに対向するように交互に配置されている。なお、セラミック層１５の幅方向Ｗに沿った厚みは、特に限定されない。セラミック層１５の幅方向Ｗに沿った厚みは、例えば、０．３μｍ～０．７μｍの範囲内であることが好ましい。セラミック層１５の幅方向Ｗに沿った厚みが０．３μｍより小さくなると、絶縁破壊が生じやすくなる場合がる。従って、積層型セラミックコンデンサ１０１の信頼性が低下する場合がある。
　第１の内部電極１１は、第１の主面１０ａに露出している一方、第２の主面１０ｂ、第１及び第２の側面１０ｃ、１０ｄ並びに第１及び第２の端面１０ｅ、１０ｆには露出していない。一方、第２の内部電極１２は、第２の主面１０ｂに露出している一方、第１の主面１０ａ、第１及び第２の側面１０ｃ、１０ｄ並びに第１及び第２の端面１０ｅ、１０ｆには露出していない。
　なお、第１及び第２の内部電極１１，１２のそれぞれの幅方向Ｗにおける厚みも特に限定されない。第１及び第２の内部電極１１，１２のそれぞれの幅方向Ｗにおける厚みは、０．２μｍ～０．６μｍ程度とすることができる。
　第１の主面１０ａ上には、第１の外部電極１３が設けられている。第１の外部電極１３は、第１の内部電極１１に接続されている。一方、第２の主面１０ｂ上には、第２の外部電極１４が設けられている。第２の外部電極１４は、第２の内部電極１２に接続されている。
　なお、第１及び第２の内部電極１１，１２並びに第１及び第２の外部電極１３，１４の形成材料は、導電材料である限りにおいて特に限定されない。第１及び第２の内部電極１１，１２並びに第１及び第２の外部電極１３，１４は、例えば、Ａｇ，Ａｕ、Ｐｔ，Ｐｄ，Ｎｉ，Ｃｒ，Ｃｕなどの金属や、それらの金属のうちの一種以上を含む合金により形成することができる。また、第１及び第２の内部電極１１，１２並びに第１及び第２の外部電極１３，１４は、複数の導電膜の積層体により構成されていてもよい。
　図１０及び図１２に示すように、セラミック焼結体１０には、第１及び第２の外層部１０Ａ，１０Ｂと、第１及び第２のサイドギャップ部１０Ｃ，１０Ｄと、内層部１０Ｅとが設けられている。
　内層部１０Ｅは、セラミック焼結体１０のうち、幅方向Ｗ（積層方向）から視た際に第１及び第２の内部電極１１，１２のうちの少なくとも一方が設けられている領域に位置する部分である。内層部１０Ｅは、対向部１０Ｅ１と、非対向部１０Ｅ２とを含む。対向部１０Ｅ１は、幅方向Ｗ（積層方向）に第１及び第２の内部電極１１，１２が対向している領域に位置する部分である。このため、本実施形態では、対向部１０Ｅ１が第１の部分に構成している。セラミック焼結体１０のうち、対向部１０Ｅ１を除く部分、すなわち、非対向部１０Ｅ２と、第１及び第２の外層部１０Ａ，１０Ｂと、第１及び第２のサイドギャップ部１０Ｃ，１０Ｄとが第２の部分１０Ｆを構成している。第２の部分１０Ｆは、第１の部分を構成している対向部１０Ｅ１の外側に位置している。
　非対向部１０Ｅ２は、幅方向Ｗ（積層方向）から視た際に、第１または第２の内部電極１１，１２が設けられている部分である。非対向部１０Ｅ２は、厚み方向Ｔ（第２の方向）におけるセラミック焼結体１０の両端部に位置している。
　第１及び第２の外層部１０Ａ，１０Ｂと、第１及び第２のサイドギャップ部１０Ｃ，１０Ｄとは、第１及び第２の内部電極１１，１２のいずれも設けられていない部分である。第１及び第２の外層部１０Ａ，１０Ｂは、セラミック焼結体１０の幅方向Ｗにおける両端部に位置している。一方、第１及び第２のサイドギャップ部１０Ｃ，１０Ｄは、セラミック焼結体１０の長さ方向Ｌ（第１の方向）における両端部に位置している。
　また、本実施形態においても、セラミック焼結体におけるセラミック層のＸＲＤ分析によるピーク強度（Ｉａ）に対するピーク強度（Ｉｃ）の比（Ｉｃ／Ｉａ）は、２以上とされる。それによって、第１の実施形態と同様の効果を得ることができる。
　また、本実施形態の積層型セラミックコンデンサ１０１についても、上記第１の実施形態の積層型セラミックコンデンサ２と同様の方法により製造することができる。
　本実施形態の積層型セラミックコンデンサ１０１の製造に際しても、上述した第１及び第２のサイドギャップ部１０Ｃ，１０Ｄが形成されていない積層体を用意し、第１及び第２のサイドギャップ部１０Ｃ，１０Ｄを形成するセラミック層を形成する方法が用いられる。そのようにして得られたセラミック積層体を焼成することにより、セラミック焼結体１０を得ることができる。それによって、サイドギャップ部１０Ｃ，１０Ｄの前記第１の方向における寸法を小さくすることができる。
　本実施形態においても、好ましくは、上記サイドギャップ部１０Ｃ，１０Ｄの焼成後の第１の方向における長さは、それぞれ４５μｍ以下であることが好ましい。また、本実施形態においても、非対向部の上記第２の方向における長さが５７．５μｍ以下であることが望ましい。それによって、対向部分における第１及び第２の内部電極の対向面積を高めることができる。
　（変形例）
　以下、上記実施形態の変形例について説明する。なお、以下の変形例の説明において、上記実施形態と実質的に共通の機能を有する部材を挙通の符号で参照し、説明を省略する。
　上記実施形態では、第１及び第２の内部電極１１，１２が第１及び第２の側面１０ｃ、１０ｄに平行であり、かつ、第１の内部電極１１が第１の主面１０ａに引き出されている一方、第２の内部電極１２が第２の主面１０ｂに引き出されている例について説明した。但し、本発明では、セラミック焼結体にギャップ層が形成される限りにおいて、第１及び第２の内部電極の配置は特に限定されない。
　例えば、第１及び第２の内部電極は、第１及び第２の主面もしくは第１及び第２の端面に平行に形成されていてもよい。
　（実施例）
　上記製造方法により、下記の設計パラメータで、上記図１に示した第１の実施形態の積層型セラミックコンデンサを作製した。
　セラミック層１５の組成：ＢａＴｉＯ３
　セラミック層１５の層厚：０．８μｍ
　セラミック焼結体の寸法：１.０ｍｍ×０.５ｍｍ×０.５ｍｍ（寸法公差±０.１ｍｍ）
　セラミック層の厚み：０.８μｍ
　外層（片側）厚み：３６μｍ
　内部電極の材料：Ｎｉ
　内部電極の厚み：０.５μｍ
　内部電極の層数：３８０層
　焼成温度：１２００℃
　外部電極の材料：Ｃｕ（その上にＮｉ、Ｓｎめっきを形成した）
　外部電極焼き付け温度：８００℃
　また、サイドギャップ部１０Ｃ，１０Ｄの幅方向寸法、第１の内部電極及び第２の内部電極の非対向部のセラミック焼結体１０の長さ方向に沿う寸法、積層方向から見た際にセラミック焼結体１０における対向部の占める面積の割合である対向部面積率を下記の表１に示すように種々異ならせ、試料１～８の積層型セラミックコンデンサ２を作製した。試料１～４はサイドギャップ部を後付けしない従来の工法により作製した。試料５～８はサイドギャップ部を後付けした工法により作製した。
　上記のようにして得た各積層型セラミックコンデンサについて、対向部の長さ方向Ｌにおける中央と、幅方向Ｗにおける端部において、ＸＲＤ分析によるピーク強度を測定した。使用したＸＲＤ装置は、Ｂｒｕｋｅｒ　ＡＸＳ社製、品番：Ｄ８－Ｄｉｓｃｏｖｅｒ　ｗｉｔｈ　ＧＡＤＤＳである。
　上記ＸＲＤ分析から求められたａ軸（４００）のピーク強度（Ｉａ）と、ｃ軸（００４）のピーク強度（Ｉｃ）を求め、さらに比Ｉｃ／Ｉａを算出した。結果を下記の表１に示す。
　また、各積層型セラミックコンデンサにおける静電容量を、ＬＣＲメータ（ヒューレット・パッカード社製、品番：ＨＰ４２８４Ａ）を用い、周波数１ｋＨｚ、０．５Ｖｒｍｓの電圧を印加し測定した。得られた静電容量から比誘電率を計算により求めた。結果を下記の表１に示す。
　また、上記表１中の試料１及び試料８のＸＲＤスペクトルを代表例として図１３に示す。なお、図１３におけるＸＲＤスペクトルは、図３の破線Ｘで示す部分に相当する部分（対向部の長さ方向Ｌにおける中央、幅方向Ｗにおける端部）において測定した結果である。
Figure JPOXMLDOC01-appb-T000001
　表１から明らかなように、試料１～４では、比Ｉｃ／Ｉａが、１．５２以下であるため、比誘電率が２２１１以下と低かった。
　これに対して、比Ｉｃ／Ｉａが２．０以上である試料５～８では、比誘電率を２９２０以上と大幅に高め得ることがわかる。なお、図１３に代表例として示すように、本発明の範囲外である試料１では、Ｉｃに比べ、Ｉａが大きく、本発明の実施例である試料８では、ＩｃがＩａの２倍以上であることがわかる。
　１，２…積層型セラミックコンデンサ
　１０…セラミック焼結体
　１０Ａ，１０Ｂ…外層部
　１０Ｃ，１０Ｄ…サイドギャップ部
　１０Ｅ…内層部
　１０Ｅ１…対向部
　１０Ｅ２…非対向部
　１０Ｆ…第２の部分
　１０ａ…第１の主面
　１０ｂ…第２の主面
　１０ｃ…第１の側面
　１０ｄ…第２の側面
　１０ｅ…第１の端面
　１０ｆ…第２の端面
　１１…第１の内部電極
　１２…第２の内部電極
　１３…第１の外部電極
　１４…第２の外部電極
　１５…セラミック層
　２０…セラミックグリーンシート
　２１…導体パターン
　２２…積層体
　２３…セラミック部材
　２３ｅ、２３ｆ…セラミック部材の端面
　２４，２５…セラミック層

Claims (5)

  1. 　積層された複数のセラミック層を含むセラミック焼結体と、
    　前記セラミック焼結体の内部に、前記セラミック層を介して、前記セラミック層の積層方向において互いに対向するように交互に設けられている第１及び第２の内部電極とを備え、
    　前記セラミック焼結体は、前記第１及び第２の内部電極が対向している領域に位置している第１の部分と、前記第１の部分の外側に位置している第２の部分とを含み、
    　前記第１の部分において、前記セラミック層は、前記積層方向に配向されており、かつ、前記セラミック層のＸＲＤ分析によるａ軸のピーク強度（Ｉａ）に対するｃ軸のピーク強度（Ｉｃ）の比（Ｉｃ／Ｉａ）が２以上である、積層型セラミックコンデンサ。
  2. 　前記セラミック焼結体が、長さ方向と、前記長さ方向に垂直な幅方向とに沿って延びる第１，第２の主面と、前記長さ方向及び前記幅方向の両方に垂直な厚み方向と、前記長さ方向とに沿って延びる第１，第２の側面と、前記幅方向及び厚み方向に沿って延びる第１，第２の端面とを有する直方体状のセラミック焼結体であり、
    　前記第１の部分が、前記第１及び第２の内部電極が対向している対向部であり、
    　前記第２の部分が、前記長さ方向において前記対向部の両側に位置しており、前記第１及び第２の内部電極が対向していない非対向部と、前記幅方向において前記対向部の両側に位置しており、前記第１及び第２の内部電極のいずれもが設けられていないサイドギャップ部とを有する、請求項１に記載の積層型セラミックコンデンサ。
  3. 　前記積層方向から視た際に、前記セラミック焼結体における前記第１の部分の占める面積の割合は、８０％以上である、請求項１または２に記載の積層型セラミックコンデンサ。
  4. 　前記各サイドギャップ部の前記幅方向における長さが４５μｍ以下である、請求項１～３のいずれか１項に記載の積層型セラミックコンデンサ。
  5. 　前記各非対向部の前記長さ方向における長さが５７．５μｍ以下である、請求項１～４のいずれか１項に記載の積層型セラミックコンデンサ。
PCT/JP2010/072217 2009-12-11 2010-12-10 積層型セラミックコンデンサ WO2011071145A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020127014433A KR101463125B1 (ko) 2009-12-11 2010-12-10 적층형 세라믹 콘덴서
CN201080055549.0A CN102640240B (zh) 2009-12-11 2010-12-10 层叠型陶瓷电容器
JP2011545262A JP5362033B2 (ja) 2009-12-11 2010-12-10 積層型セラミックコンデンサ
US13/491,627 US9245688B2 (en) 2009-12-11 2012-06-08 Monolithic ceramic capacitor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2009-281685 2009-12-11
JP2009281685 2009-12-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US13/491,627 Continuation US9245688B2 (en) 2009-12-11 2012-06-08 Monolithic ceramic capacitor

Publications (1)

Publication Number Publication Date
WO2011071145A1 true WO2011071145A1 (ja) 2011-06-16

Family

ID=44145688

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2010/072217 WO2011071145A1 (ja) 2009-12-11 2010-12-10 積層型セラミックコンデンサ

Country Status (5)

Country Link
US (1) US9245688B2 (ja)
JP (1) JP5362033B2 (ja)
KR (1) KR101463125B1 (ja)
CN (1) CN102640240B (ja)
WO (1) WO2011071145A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120229950A1 (en) * 2011-03-09 2012-09-13 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
CN102842426A (zh) * 2011-06-23 2012-12-26 三星电机株式会社 多层陶瓷电容器
JP2014045008A (ja) * 2012-08-24 2014-03-13 Dexerials Corp 容量素子および共振回路
JP2019140224A (ja) * 2018-02-09 2019-08-22 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP2021022720A (ja) * 2019-07-24 2021-02-18 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミックキャパシタ

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014148133A1 (ja) * 2013-03-19 2014-09-25 株式会社村田製作所 積層セラミックコンデンサ
JP6665438B2 (ja) * 2015-07-17 2020-03-13 株式会社村田製作所 積層セラミックコンデンサ
JP2018093051A (ja) * 2016-12-02 2018-06-14 株式会社村田製作所 電子部品
JP6822155B2 (ja) * 2017-01-12 2021-01-27 株式会社村田製作所 積層セラミックコンデンサおよびその実装構造体
JP2020031152A (ja) * 2018-08-23 2020-02-27 太陽誘電株式会社 積層セラミック電子部品、積層セラミック電子部品実装基板及び積層セラミック電子部品包装体並びに積層セラミック電子部品の製造方法
KR20190116164A (ko) * 2019-09-02 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품
JP2021150301A (ja) * 2020-03-16 2021-09-27 株式会社村田製作所 積層セラミックコンデンサ
JP2021150300A (ja) * 2020-03-16 2021-09-27 株式会社村田製作所 積層セラミックコンデンサ

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06349672A (ja) * 1993-06-11 1994-12-22 Murata Mfg Co Ltd 積層セラミックコンデンサの製造方法

Family Cites Families (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59222917A (ja) 1983-06-02 1984-12-14 松下電器産業株式会社 積層セラミツクコンデンサの製造方法
JPS60124813A (ja) 1983-12-09 1985-07-03 東北金属工業株式会社 積層セラミックコンデンサの製造方法
JPS6115315A (ja) 1984-07-02 1986-01-23 日本電気株式会社 積層セラミツクコンデンサの製造方法
JPS61237413A (ja) 1985-04-12 1986-10-22 株式会社村田製作所 積層セラミツクコンデンサの製造方法
JPS61248413A (ja) 1985-04-25 1986-11-05 株式会社村田製作所 積層セラミツクコンデンサの製造方法
JPH03241813A (ja) 1990-02-20 1991-10-29 Matsushita Electric Ind Co Ltd チップ型電子部品の外装方法
JP2599478B2 (ja) 1990-02-20 1997-04-09 松下電器産業株式会社 チップ型電子部品
JP2982335B2 (ja) 1991-03-08 1999-11-22 松下電器産業株式会社 積層セラミックコンデンサ
JPH05175073A (ja) * 1991-12-25 1993-07-13 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサの製造方法
JPH0613259A (ja) 1992-06-26 1994-01-21 Tokin Corp 積層セラミックコンデンサとその製造方法
JPH06349669A (ja) 1993-06-14 1994-12-22 Murata Mfg Co Ltd 積層コンデンサの製造方法
JP3047708B2 (ja) 1993-10-20 2000-06-05 株式会社村田製作所 セラミック積層電子部品の製造方法
JPH09153433A (ja) 1995-12-01 1997-06-10 Taiyo Yuden Co Ltd 積層電子部品の製造方法
JP3307270B2 (ja) 1997-05-07 2002-07-24 株式会社村田製作所 積層型電子部品の製造方法
JP2000277381A (ja) * 1999-03-25 2000-10-06 Matsushita Electric Ind Co Ltd 多連型積層セラミックコンデンサ
JP3463610B2 (ja) * 1999-06-21 2003-11-05 株式会社村田製作所 積層セラミック電子部品の製造方法
JP2002198255A (ja) 2000-12-26 2002-07-12 Kyocera Corp 積層型電子部品
US7431911B2 (en) * 2001-07-04 2008-10-07 Showa Denko K.K. Barium titanate and production and process thereof
JP2003318060A (ja) 2002-04-23 2003-11-07 Kyocera Corp 積層型電子部品の製法
JP2004152909A (ja) * 2002-10-29 2004-05-27 Kyocera Corp セラミック積層体の製法
JP4686975B2 (ja) 2003-09-26 2011-05-25 株式会社村田製作所 積層型圧電素子とその製造方法
JP3939281B2 (ja) * 2003-09-30 2007-07-04 Ｔｄｋ株式会社 電極ペースト及びこれを用いたセラミック電子部品の製造方法
JP2005259772A (ja) 2004-03-09 2005-09-22 Tdk Corp 積層セラミックコンデンサ
JP5332475B2 (ja) 2008-10-03 2013-11-06 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5332480B2 (ja) 2008-10-08 2013-11-06 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP5304159B2 (ja) 2008-10-08 2013-10-02 株式会社村田製作所 積層セラミックコンデンサの製造方法
JP5532027B2 (ja) 2010-09-28 2014-06-25 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5751080B2 (ja) 2010-09-28 2015-07-22 株式会社村田製作所 積層セラミック電子部品

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06349672A (ja) * 1993-06-11 1994-12-22 Murata Mfg Co Ltd 積層セラミックコンデンサの製造方法

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20120229950A1 (en) * 2011-03-09 2012-09-13 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor and method of manufacturing the same
US8824119B2 (en) * 2011-03-09 2014-09-02 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor having increased overlapping area between inner electrodes and method of manufacturing same
US10629376B2 (en) 2011-03-09 2020-04-21 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor having side members
CN102842426A (zh) * 2011-06-23 2012-12-26 三星电机株式会社 多层陶瓷电容器
JP2014045008A (ja) * 2012-08-24 2014-03-13 Dexerials Corp 容量素子および共振回路
JP2019140224A (ja) * 2018-02-09 2019-08-22 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP7109933B2 (ja) 2018-02-09 2022-08-01 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP2021022720A (ja) * 2019-07-24 2021-02-18 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミックキャパシタ
US11961673B2 (en) 2019-07-24 2024-04-16 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor

Also Published As

Publication number Publication date
CN102640240A (zh) 2012-08-15
US9245688B2 (en) 2016-01-26
JPWO2011071145A1 (ja) 2013-04-22
US20120257322A1 (en) 2012-10-11
JP5362033B2 (ja) 2013-12-11
KR20120076391A (ko) 2012-07-09
KR101463125B1 (ko) 2014-11-20
CN102640240B (zh) 2014-08-27

Similar Documents

Publication Publication Date Title
JP5362033B2 (ja) 積層型セラミックコンデンサ
JP6852253B2 (ja) 積層セラミック電子部品及びその製造方法
CN102652343B (zh) 层叠型陶瓷电子部件
JP7176167B2 (ja) 積層セラミックキャパシタ及びその製造方法
JP6632808B2 (ja) 積層セラミックコンデンサ
KR101533411B1 (ko) 적층형 세라믹 전자부품
US9627142B2 (en) Multilayer ceramic capacitor and board for mounting of the same
CN115512970A (zh) 陶瓷电子器件
WO2013133304A1 (ja) 積層セラミックコンデンサ
KR20190116119A (ko) 적층 세라믹 커패시터 및 그 제조 방법
JP7226896B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR20130084853A (ko) 적층 세라믹 전자부품 및 이의 제조방법
JP2020057738A (ja) 電子部品、回路基板、および電子部品の回路基板への実装方法
JP2014022713A (ja) 積層セラミック電子部品及びその製造方法
JP2020053577A (ja) 電子部品
JP7248363B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR20220009872A (ko) 세라믹 전자 부품 및 그 제조 방법
JP7484046B2 (ja) セラミック電子部品およびその製造方法
WO2017204338A1 (ja) 積層型コンデンサ
KR102126415B1 (ko) 적층형 커패시터
JP5609093B2 (ja) セラミック電子部品
KR20200009978A (ko) 적층형 커패시터
KR20190121138A (ko) 적층 세라믹 전자부품의 제조방법
CN115083779B (zh) 多层陶瓷电容器
KR20170077532A (ko) 내부전극용 도전성 페이스트 및 적층 세라믹 전자부품의 제조방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 201080055549.0

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 10836064

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20127014433

Country of ref document: KR

Kind code of ref document: A

WWE Wipo information: entry into national phase

Ref document number: 2011545262

Country of ref document: JP

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 10836064

Country of ref document: EP

Kind code of ref document: A1