WO2017204338A1 - 積層型コンデンサ - Google Patents

積層型コンデンサ Download PDF

Info

Publication number
WO2017204338A1
WO2017204338A1 PCT/JP2017/019750 JP2017019750W WO2017204338A1 WO 2017204338 A1 WO2017204338 A1 WO 2017204338A1 JP 2017019750 W JP2017019750 W JP 2017019750W WO 2017204338 A1 WO2017204338 A1 WO 2017204338A1
Authority
WO
WIPO (PCT)
Prior art keywords
capacitor
external electrode
internal electrode
multilayer
electrode
Prior art date
Application number
PCT/JP2017/019750
Other languages
English (en)
French (fr)
Inventor
野木　貴文
Original Assignee
京セラ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラ株式会社 filed Critical 京セラ株式会社
Priority to JP2018519637A priority Critical patent/JP6626966B2/ja
Priority to US16/301,459 priority patent/US10790089B2/en
Priority to CN201780030909.3A priority patent/CN109155196B/zh
Publication of WO2017204338A1 publication Critical patent/WO2017204338A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/38—Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385—Single unit multiple capacitors, e.g. dual capacitor in one coil

Definitions

  • the present invention relates to a multilayer capacitor used for a noise filter or the like with reduced equivalent series inductance (ESL: Equivalent Series Inductance) in a high frequency region.
  • ESL Equivalent Series Inductance
  • the multilayer capacitor of the present disclosure includes a plurality of dielectric layers stacked, the first and second surfaces facing each other, the first and second side surfaces facing each other, and the first end surface and the first surface facing each other.
  • a rectangular parallelepiped laminated body having two end surfaces, a first external electrode disposed on the first end surface, a second external electrode disposed on the second end surface, and disposed on the first side surface.
  • the first capacitor portion and the third capacitor portion are exposed at the first end face and electrically connected to the first external electrode, the first internal electrode, the first side face, and the first side face,
  • the third external electrode exposed on each of the second side surfaces and the second internal electrode electrically connected to the fourth external electrode are alternately arranged so as to face each other through the dielectric layer. Is arranged.
  • the second capacitor unit is disposed between the first capacitor unit and the third capacitor unit, and is electrically connected to the second external electrode exposed at the second end surface.
  • a third internal electrode and a second internal electrode exposed to each of the first side surface and the second side surface and electrically connected to the third external electrode and the fourth external electrode; Are alternately arranged so as to face each other through the dielectric layer.
  • the first capacitor unit and the third capacitor unit have a larger capacity than the second capacitor unit.
  • the inductor components of the first capacitor unit and the third capacitor unit have different physical lengths and are connected in parallel between the first external electrode, the third external electrode, and the fourth external electrode. It has become.
  • FIG. 1 is a schematic perspective view showing a multilayer capacitor according to an embodiment.
  • 1A is a cross-sectional view taken along line AA of the multilayer capacitor shown in FIG. 1
  • FIG. 2B is a cross-sectional view taken along line BB of the multilayer capacitor shown in FIG.
  • FIG. 2 is a schematic exploded perspective view of the multilayer body of the multilayer capacitor shown in FIG. 1.
  • FIG. 4 is a cross-sectional view of a multilayer body in a direction orthogonal to the stacking direction in the first capacitor portion and the third capacitor portion of the multilayer capacitor shown in FIG. 1, wherein (a) shows a first internal electrode. It is sectional drawing, (b) is sectional drawing which shows a 2nd internal electrode.
  • FIG. 1A is a cross-sectional view taken along line AA of the multilayer capacitor shown in FIG. 1
  • FIG. 2B is a cross-sectional view taken along line BB of the multilayer capacitor shown in FIG.
  • FIG. 2 is a schematic
  • FIG. 4 is a cross-sectional view of a multilayer body in a direction orthogonal to the stacking direction in the second capacitor portion of the multilayer capacitor shown in FIG. 1, (a) is a cross-sectional view illustrating a third internal electrode; b) is a cross-sectional view showing a second internal electrode.
  • FIG. 5 is a schematic exploded perspective view of another example of the multilayer capacitor shown in FIG. 1. It is sectional drawing of the multilayer capacitor
  • a multilayer capacitor is used to suppress noise from entering the LSI from a power supply line or other device, or malfunction due to LSI noise.
  • the multilayer capacitor needs to further reduce the equivalent series inductance (ESL) in order to reduce noise in a high frequency region such as a signal line or a power supply line.
  • ESL equivalent series inductance
  • the multilayer capacitor according to the present disclosure in the stacking direction of the multilayer body, one capacitor portion is interposed, the capacitor portions are disposed at both ends, and the inductor components of the capacitor portions at both ends are connected in parallel. Thereby, the equivalent series inductance (ESL) can be lowered.
  • ESL equivalent series inductance
  • the multilayer capacitor 10 defines an orthogonal coordinate system XYZ, and uses the term “upper surface” or “lower surface” with the positive side in the Z direction as the upper side.
  • the overlapping description is abbreviate
  • the multilayer capacitor 10 includes a multilayer body 1 and external electrodes 2 (a first external electrode 2a, a second external electrode 2b, a third external electrode 2c, and a fourth external electrode). Electrode 2d), internal electrode 3 (first internal electrode 3a, second internal electrode 3b and third internal electrode 3c), capacitor unit 4 (first capacitor unit 4a, second capacitor unit 4b and A third capacitor portion 4c).
  • the first external electrode 2a is disposed on the first end face 1c, and the second external electrode 2b is disposed on the second end face 1d.
  • the third external electrode 2c is disposed on the first side surface 1e, and the fourth external electrode 2d is disposed on the second side surface 1f.
  • the first capacitor unit 4a, the second capacitor unit 4b, and the third capacitor unit 4c are formed in the multilayer body 1 and are arranged from the first surface 1a (upper surface) to the second surface 1b (lower surface) according to the stacking direction. It is arranged toward.
  • the first capacitor unit 4a and the third capacitor unit 4c have a larger capacity than the second capacitor unit 4b.
  • the laminated body 1 is a sintered body obtained by laminating and firing a plurality of ceramic green sheets to be the dielectric layer 1g, in which a plurality of dielectric layers 1g are laminated to form a rectangular parallelepiped shape.
  • the laminated body 1 is formed in the shape of a rectangular parallelepiped, and a pair of surfaces is a first surface 1a and a second surface 1b facing each other, and a pair of end surfaces is a first end surface 1c facing each other. And a second end face 1d.
  • the pair of side surfaces are a first side surface 1e and a second side surface 1f that are orthogonal to the first end surface 1c and the second end surface 1d and face each other.
  • a plane that is a cross section (XY plane) orthogonal to the lamination direction (Z direction) of the dielectric layer 1 g is rectangular as shown in FIGS. 4 and 5.
  • the multilayer capacitor 10 has a length in the longitudinal direction (X direction) of, for example, 0.6 (mm) to 2.2 (mm), and a length in the short side direction (Y direction) of, for example, 0. .3 (mm) to 1.2 (mm), and the length in the height direction (Z direction) is, for example, 0.3 (mm) to 1.5 (mm).
  • a first capacitor unit 4a, a second capacitor unit 4b, and a third capacitor unit 4c are formed in the multilayer body 1 in the stacking direction.
  • the multilayer capacitor 10 has a length in the longitudinal direction (X direction) of 1.15 (mm), a length in the short direction (Y direction) of 0.65 (mm), and a height direction (Z (Direction) has a length of 0.8 (mm), which is a so-called high-profile capacitor.
  • the dielectric layer 1g is rectangular in a plan view from the stacking direction (Z direction), and the thickness per layer is, for example, 0.5 ( ⁇ m) to 3 ( ⁇ m).
  • the laminated body 1 for example, a plurality of dielectric layers 1g of 10 (layers) to 1000 (layers) are laminated in the Z direction.
  • the dielectric layer 1g is, for example, barium titanate (BaTiO 3 ), calcium titanate (CaTiO 3 ), strontium titanate (SrTiO 3 ), or calcium zirconate (CaZrO 3 ).
  • the dielectric layer 1g may use barium titanate as a ferroelectric material having a high dielectric constant, particularly from the viewpoint of a high dielectric constant.
  • the first external electrode 2 a and the second external electrode 2 b form a pair of external electrodes
  • the first external electrode 2 a is disposed on the first end face 1 c of the multilayer body 1
  • the external electrode 2 b is disposed on the second end face 1 d of the multilayer body 1.
  • the first external electrode 2a is provided so as to cover the entire first end face 1c
  • the second external electrode 2b is provided so as to cover the entire second end face 1d. ing.
  • the third external electrode 2 c and the fourth external electrode 2 d form a pair of external electrodes 2, and the third external electrode 2 c is disposed on the first side surface 1 e of the multilayer body 1.
  • a fourth external electrode 2 d is disposed on the second side surface 1 f of the multilayer body 1.
  • the third external electrode 2c is provided so as to extend from the first side surface 1e to the first surface 1a and the second surface 1b, respectively, and the fourth external electrode 2d is The second side surface 1f is provided to extend from the first side 1a and the second side 1b, respectively.
  • the first external electrode 2a and the second external electrode 2b are connected to, for example, a signal line or a current line on the mounting substrate 5 on which the multilayer capacitor 10 is mounted.
  • the third external electrode 2c and the fourth external electrode 2d are connected to, for example, a ground line on the mounting substrate 5 on which the multilayer capacitor 10 is mounted.
  • External electrode 2 includes a base electrode and a plating layer (not shown).
  • the base electrode is provided on the surface of the multilayer body 1 and is electrically connected to the first internal electrode 3a exposed on the first end face 1c and the third internal electrode 3c exposed on the second end face 1d. .
  • the base electrode is electrically connected to the second internal electrode 3b exposed at the first side face 1e and the second side face 1f.
  • the plating layer is provided on the surface of the base electrode so as to cover the base electrode.
  • the plating layer is provided so as to cover the base electrode in order to protect the base electrode.
  • the conductive material of the base electrode is, for example, a metal material such as nickel (Ni), copper (Cu), silver (Ag), palladium (Pd), or gold (Au).
  • the conductive material of the base electrode is an alloy material such as an Ag—Pd alloy including one or more of these metal materials.
  • the plating layer is provided on the surface of the base electrode so as to cover the base electrode formed on the surface of the laminate 1.
  • the plating layer is, for example, a nickel (Ni) plating layer, a copper (Cu) plating layer, a gold (Au) plating layer, a tin (Sn) plating layer, or the like.
  • the plating layer is provided using, for example, an electrolytic plating method.
  • the plating layer may be provided as a single plating layer or a plurality of plating layers on the surface of the base electrode.
  • the plating layer is, for example, a two-layer laminate including a first plating layer and a second plating layer formed on the surface of the first plating layer.
  • the plating layer can be formed as a two-layered structure of a Ni plating layer and a Sn plating layer by providing a Ni plating layer on the surface of the base electrode and further providing a Sn plating layer on the surface of the Ni plating layer.
  • the multilayer capacitor 10 includes a first capacitor portion 4a and a second capacitor in the multilayer body 1 from the first surface 1a toward the second surface 1b.
  • the part 4b and the third capacitor part 4c are arranged in order.
  • the first capacitor portion 4a includes a first internal electrode 3a, a dielectric layer 1g, and a second internal electrode 3b.
  • the first internal electrode 3a and the second internal electrode 3b The internal electrodes 3b are alternately arranged so as to face each other with the dielectric layer 1g interposed therebetween.
  • the second internal electrode 3b has a lead portion 3b1 on the first side surface 1e side and a lead portion 3b2 on the second side surface 1f side.
  • the lead portion 3b1 is exposed on the first side surface 1e
  • the lead portion 3b2 is exposed on the second side surface 1f.
  • the lead portion 3b1 is electrically connected to the third external electrode 2c
  • the lead portion 3b2 is electrically connected to the fourth external electrode 2d.
  • the second capacitor unit 4b is disposed between the first capacitor unit 4a and the third capacitor unit 4c. Further, as shown in FIGS. 3 and 5, the second capacitor portion 4b includes a third internal electrode 3c, a dielectric layer 1g, and a second internal electrode 3b, and the third internal electrode 3c The second internal electrodes 3b are alternately arranged so as to face each other with the dielectric layer 1g interposed therebetween.
  • the third internal electrode 3c has one end exposed at the second end face 1d and is electrically connected to the second external electrode 2b.
  • the second internal electrode 3b has a lead portion 3b1 on the first side surface 1e side and a lead portion 3b2 on the second side surface 1f side. The lead portion 3b1 is exposed on the first side surface 1e, and the lead portion 3b2 is exposed on the second side surface 1f.
  • the lead portion 3b1 is electrically connected to the third external electrode 2c, and the lead portion 3b2 is electrically connected to the fourth external electrode 2d.
  • the third capacitor portion 4c includes a first internal electrode 3a, a dielectric layer 1g, and a second internal electrode 3b.
  • the first internal electrode 3a and the second internal electrode 3b connect the dielectric layer 1g. Are arranged alternately so as to face each other.
  • the third capacitor unit 4c is provided with the same configuration as the first capacitor unit 4a.
  • the first capacitor portion 4a and the third capacitor portion 4c have larger capacities than the second capacitor portion 4b.
  • the multilayer capacitor 10 sets the total number of laminated layers of the first internal electrode 3a and the second internal electrode 3b in the first capacitor unit 4a and the third capacitor unit 4c to the second.
  • the total number of stacked layers of the third internal electrode 3c and the second internal electrode 3b in the capacitor portion 4b is larger.
  • the second internal electrode 3b is used in each of the first capacitor unit 4a, the second capacitor unit 4b, and the third capacitor unit 4c, and the first to third capacitor units 4a to 4c are used. This is common in 4c.
  • the first capacitor part 4a forms a capacitance with the first internal electrode 3a and the second internal electrode 3b in the stacking direction in the multilayer body 1, and the second capacitor part 4b.
  • a third capacitor portion 4c has a capacitance formed by the first internal electrode 3a and the second internal electrode 3b. Yes.
  • the conductive material of the internal electrode 3 is a metal material such as nickel (Ni), copper (Cu), silver (Ag), palladium (Pd), or gold (Au).
  • the conductive material of the internal electrode 3 is an alloy material such as an Ag—Pd alloy including at least one of these metal materials.
  • the internal electrode 3 may use the same metal material or alloy material.
  • the internal electrode 3 has a thickness of 0.5 ( ⁇ m) to 2 ( ⁇ m), for example.
  • the first capacitor portion 4a, the second capacitor portion 4b, and the third capacitor portion 4c are provided in the multilayer body 1 as shown in FIG.
  • a first internal electrode 3a and a second internal electrode 3b are sequentially arranged from the first surface 1a side to the second surface 1b side, and the first internal electrode 3a
  • a dielectric layer 1g is disposed between the second internal electrode 3b.
  • the second internal electrode 3b and the third internal electrode 3c are arranged in order from the first surface 1a side to the second surface 1b side, and the second internal electrode 3b.
  • a dielectric layer 1g is disposed between the first internal electrode 3c and the third internal electrode 3c.
  • the third capacitor unit 4c has the first internal electrode 3a and the second internal electrode 3b from the first surface 1a side to the second surface 1b side.
  • a dielectric layer 1g is disposed between the first internal electrode 3a and the second internal electrode 3b.
  • the first capacitor portion 4 a and the third capacitor portion 4 c are formed from the first inner electrode 3 a toward the second surface 1 b side from the first surface 1 a side.
  • the second internal electrodes 3b are alternately arranged in this order.
  • the second internal electrodes 3b and the first internal electrodes 3a may be alternately arranged in this order from the first surface 1a side to the second surface 1b side.
  • the second capacitor portion 4b includes the second internal electrode 3b and the third internal electrode from the first surface 1a side to the second surface 1b side.
  • the electrodes 3c are alternately arranged in this order.
  • the third internal electrodes 3c and the second internal electrodes 3b may be alternately arranged in this order from the first surface 1a side to the second surface 1b side.
  • the number of stacked internal electrodes 3 is appropriately designed according to the characteristics of the multilayer capacitor 10 and the like.
  • the multilayer capacitor 10 is not limited to the arrangement of the internal electrodes 3 as shown in FIG.
  • the second internal electrode 3b is arranged in the outermost layer on the first surface 1a side of the first capacitor portion 4a in the stacking direction, and the third capacitor The second internal electrode 3b can be disposed on the outermost layer on the second surface side of the portion 4c.
  • the multilayer capacitor 10A when the second internal electrode 3b is connected to the ground line, the multilayer capacitor 10A includes a second capacitor on the outermost layer on the first surface 1a side of the first capacitor portion 4a in the stacking direction.
  • the internal electrode 3b can be disposed, and the second internal electrode 3b can be disposed in the outermost layer on the second surface 1b side of the third capacitor portion 4c. That is, in the multilayer capacitor 10A, by arranging the second internal electrode 3b connected to the ground line on the first surface 1a side and the second surface 1b side, an electric field from the outside is blocked. Shielding property can be improved.
  • the multilayer capacitor 10A has the second inner electrode 3b connected to the ground line on the outermost layer on the first surface 1a side and the outermost layer on the second surface 1b side, respectively.
  • the shielding property is improved, and the influence of disturbance noise such as noise exceeding input tolerance or discharge due to static electricity can be reduced.
  • the multilayer capacitor 10 ⁇ / b> B has two capacitor portions in the multilayer body 1.
  • the multilayer capacitor 10 divides the capacitor part 4A of the multilayer capacitor 10B shown in FIG. 7 into two capacitor parts, a first capacitor part 4a and a third capacitor part 4c, and both ends of the multilayer body 1 in the lamination direction. It is arranged in each part.
  • the multilayer capacitor 10 has, for example, a capacitance of the first capacitor unit 4a of 7. 5 ( ⁇ F), the capacitance of the third capacitor portion 4c is 7.5 ( ⁇ F), and the capacitance of the second capacitor portion 4b is 1 ( ⁇ F). Furthermore, in the multilayer capacitor 10, a second capacitor portion 4b corresponding to the capacitor portion 4B of the multilayer capacitor 10B is disposed between the first capacitor portion 4a and the third capacitor portion 4c.
  • the multilayer capacitor 10 has, for example, a capacitance of the first capacitor portion 4a. 5 ( ⁇ F), the capacitance of the second capacitor portion 4b may be (1 ⁇ F), and the capacitance of the third capacitor portion 4c may be 10 ( ⁇ F).
  • the combination of the capacities of the first capacitor unit 4a and the third capacitor unit 4c can be set as appropriate.
  • FIG. 8 shows a cross-sectional view when the multilayer capacitor 10 and the multilayer capacitor 10B are mounted on the mounting substrate 5.
  • FIG. The multilayer capacitor 10 has three capacitor portions in the multilayer body 1.
  • the multilayer capacitor 10 ⁇ / b> B has two capacitor portions in the multilayer body 1.
  • L0 is an inductor component of the capacitor portion 4A of the multilayer capacitor 10B.
  • L1 is an inductor component of the first capacitor portion 4a of the multilayer capacitor 10.
  • L3 is an inductor component of the third capacitor portion 4c of the multilayer capacitor 10.
  • the capacitor portion 4A has a large distance from the surface of the mounting substrate 5 (distance in the Z direction).
  • the physical length (loop length) of the current path flowing from the input terminal 5a of the mounting substrate 5 to the GND terminal 5b of the mounting substrate 5 is increased, and the inductor component L0 is increased.
  • the multilayer capacitor 10 when the multilayer capacitor 10 is mounted on the mounting substrate 5 as shown in FIG. 8A, the first capacitor portion 4 a and the third capacitor portion 4 c are separated from the surface of the mounting substrate 5. The position in the height direction (Z direction) is different.
  • the input terminal 5a of the mounting substrate 5 is provided.
  • the physical length (loop length) of the current path flowing from the first to the GND terminal 5b of the mounting substrate 5 becomes longer, and the inductor component L1 becomes larger.
  • the third capacitor portion 4c has a small distance from the surface of the mounting substrate 5 (distance in the Z direction), the input terminal 5a of the mounting substrate 5 to the mounting substrate 5 as shown in FIG.
  • the physical length (loop length) of the current path flowing through the GND terminal 5b is reduced, and the inductor component L3 is reduced.
  • the distance between the capacitor part 4A and the capacitor part 4B of the multilayer capacitor 10B is the distance between the first capacitor part 4a and the second capacitor part 4b of the multilayer capacitor 10 and the second capacitor part.
  • the total distance between 4b and the third capacitor portion 4c is almost the same.
  • the first capacitor portion 4a and the third capacitor portion 4c have different inductor components L1 and L3.
  • the physical lengths of the inductor component L1 and the inductor component L3 are different from each other, the inductor components are different from each other, and the inductor component L1 and the inductor component L3 are connected in parallel. That is, in the multilayer capacitor 10, the physical lengths of the inductor component L1 of the first capacitor unit 4a and the inductor component L3 of the third capacitor unit 4c are different from each other, and the first external electrode 2a and the third external electrode 2c are different. And it is connected in parallel with the fourth external electrode 2d.
  • the inductor component synthesized by the first capacitor unit 4a and the third capacitor unit 4c is formed by two inductor components, an inductor component L1 and an inductor component L3, connected in parallel.
  • the multilayer capacitor 10 has the inductor component L1 and the inductor component L3 having different physical lengths connected in parallel, and is smaller than the inductor component L0 of the multilayer capacitor 10B, and realizes low impedance in a high frequency region. be able to. Therefore, the multilayer capacitor 10 has a reduced equivalent series inductance (ESL) and can shift the resonance frequency to the high frequency region side, so that noise in the high frequency region can be reduced.
  • ESL equivalent series inductance
  • FIG. 9 is a graph showing impedance characteristics in the frequency band of the multilayer capacitor 10 and the multilayer capacitor 10B.
  • A shows the impedance characteristic of the multilayer capacitor 10
  • B shows the impedance characteristic of the multilayer capacitor 10B.
  • the capacitance of the first capacitor portion 4a and the third capacitor portion 4c is 7.5 ( ⁇ F)
  • the capacitance of the second capacitor portion 4b is 1 ( ⁇ F).
  • the capacitance of the capacitor unit 4A is 15 ( ⁇ F)
  • the capacitance of the capacitor unit 4B is 1 ( ⁇ F).
  • Other configurations are the same.
  • the multilayer capacitor 10 and the multilayer capacitor 10B have a length in the longitudinal direction (X direction) of 1.15 (mm) and a length in the lateral direction (Y direction) of 0.65 (mm). Yes, and the length in the height direction (Z direction) is 0.8 (mm).
  • the equivalent series inductance (ESL) is small, the resonance frequency is shifted to the high frequency region side, and the impedance in the high frequency region is smaller than that of the multilayer capacitor 10B. .
  • the multilayer capacitor 10 includes, for example, a first inner part in the first capacitor unit 4a and a third capacitor unit 4c.
  • the total number of stacked electrodes 3a and second internal electrodes 3b is the same.
  • the multilayer capacitor 10 is said to have the same capacitance when the capacitance value of the first capacitor portion 4a is 100 and the capacitance value of the third capacitor portion 4c is in the range of 97 to 103. .
  • the multilayer capacitor pressure or shrinkage stress from the upper and lower surfaces is generated in a region where the internal electrode is not disposed (for example, a region on the second external electrode 2b side of the multilayer capacitor 10B) in the manufacturing process.
  • the internal electrode is easily deformed.
  • the first capacitor portion 4a and the third capacitor portion 4c are arranged symmetrically with respect to each other in the stacking direction in the multilayer body 1 with the second capacitor portion 4b interposed therebetween.
  • the first capacitor portion 4a and the third capacitor portion 4c are vertically symmetric with the second capacitor portion 4b interposed therebetween, and the multilayer capacitor 10 includes the first capacitor portion 4a and the third capacitor portion 4c in the region on the second external electrode 2b side.
  • the first internal electrode 3a and the second internal electrode 3b of the capacitor unit 4a and the third capacitor unit 4c are not easily deformed.
  • the second internal electrode 3b and the third internal electrode 3c of the second capacitor portion 4b are not easily deformed.
  • the multilayer capacitor 10 the first to third internal electrodes 3a to 3c in the multilayer body 1 are not easily deformed, and the reliability is improved.
  • the multilayer capacitor has no directionality in the vertical direction of the capacitor portion when mounted on the mounting substrate 5.
  • the first ceramic green sheet forms the first internal electrode 3a.
  • the second ceramic green sheet forms the second internal electrode 3b.
  • the third ceramic green sheet forms the third internal electrode 3c.
  • the plurality of first ceramic green sheets are formed on the ceramic green sheet by using the conductive paste layer for the first internal electrode 3a as the conductive paste layer for the first internal electrode 3a.
  • a plurality of first internal electrodes 3a are formed in one ceramic green sheet.
  • the plurality of second ceramic green sheets are formed on the ceramic green sheet by using the conductor paste layer for the second internal electrode 3b with the conductor paste for the second internal electrode 3b.
  • a plurality of second internal electrodes 3b are formed in one ceramic green sheet.
  • a conductor paste layer for the third internal electrode 3c is formed on the plurality of third ceramic green sheets using the conductor paste for the third internal electrode 3c on the ceramic green sheet.
  • a plurality of third internal electrodes 3c are formed in one ceramic green sheet.
  • the above-mentioned conductor paste layer of the internal electrode 3 is formed on the ceramic green sheet, for example, using a screen printing method with each conductor paste in a predetermined pattern shape.
  • the first to third ceramic green sheets become the dielectric layer 1g, the conductive paste layer of the first internal electrode 3a becomes the first internal electrode 3a, and the conductive paste layer of the second internal electrode 3b becomes the second internal electrode 3a.
  • the internal paste 3b of the third internal electrode 3c becomes the third internal electrode 3c.
  • the material of the ceramic green sheet is mainly composed of dielectric ceramics such as BaTiO 3 , CaTiO 3 , SrTiO 3 or CaZrO 3 .
  • dielectric ceramics such as BaTiO 3 , CaTiO 3 , SrTiO 3 or CaZrO 3 .
  • a material to which a Mn compound, Fe compound, Cr compound, Co compound, Ni compound or the like is added may be used.
  • the first to third ceramic green sheets are produced by adding a suitable organic solvent to the dielectric ceramic raw material powder and the organic binder and mixing them, and using a doctor blade method or the like. Mold.
  • the conductor paste for the internal electrode 3 is prepared by adding an additive (dielectric material), a binder, a solvent, a dispersant, and the like to the above-described conductive material (metal material) powder of the internal electrode 3 and kneading.
  • the conductive material of the internal electrode 3 is, for example, a metal material such as nickel (Ni), copper (Cu), silver (Ag), palladium (Pd), or gold (Au).
  • the conductive material of the internal electrode 3 is an alloy material such as an Ag—Pd alloy including at least one of these metal materials.
  • the internal electrode 3 may use the same metal material or alloy material.
  • first to third ceramic green sheets are sequentially laminated as shown in FIG.
  • the ceramic green sheet which does not form an internal electrode is each laminated
  • the laminated body thus laminated becomes a large-sized raw laminated body including a large number of raw laminated bodies 1 by being pressed and integrated.
  • the green laminate 1 to be the laminate 1 of the multilayer capacitor 10 shown in FIG. 1 can be obtained.
  • the large green laminate can be cut using, for example, a dicing blade.
  • the laminate 1 is obtained by firing the raw laminate at, for example, 800 (° C.) to 1300 (° C.).
  • the plurality of first to third ceramic green sheets become the dielectric layer 1g
  • the conductive paste layer of the first internal electrode 3a becomes the first internal electrode 3a
  • the conductive paste layer of the second internal electrode 3b Becomes the second internal electrode 3b
  • the conductive paste layer of the third internal electrode 3c becomes the third internal electrode 3c.
  • the laminated body 1 becomes a thing by which a corner
  • the first external electrode 2a and the second external electrode 2b are formed, for example, on the first end surface 1c and the second end surface 1d of the multilayer body 1 for the first external electrode 2a and the second external electrode 2b.
  • the conductive paste is applied and baked.
  • the conductive paste for the first external electrode 2a and the second external electrode 2b includes a binder, a solvent, a dispersant, etc. in the powder of the metal material constituting the first external electrode 2a and the second external electrode 2b. It is produced by adding and kneading.
  • the third external electrode 2c and the fourth external electrode 2d are formed by applying the conductive paste for the third external electrode 2c and the fourth external electrode 2d to the first side surface by using, for example, a roller transfer method. 1e and second side 1f. More specifically, the conductive paste for the third external electrode 2c and the fourth external electrode 2d is transferred to the first side face 1e and the second side face 1f by using a roller transfer method.
  • the adhesive paste is provided on the first side surface 1e (second side surface 1f) and extends to the first surface 1a and the second surface 1b.
  • the external electrode 2 has a metal layer formed on the surface for the purpose of protecting the external electrode 2 or improving the mountability of the multilayer capacitor 10.
  • the metal layer is formed using, for example, a plating method.
  • a Sn plating layer is formed on the Ni plating layer and the Ni plating layer.
  • a thin film forming method such as a vapor deposition method, a plating method, or a sputtering method may be used in addition to the method of baking the conductor paste.
  • the present disclosure is not limited to the multilayer capacitor 10 of the above-described embodiment, and various changes and improvements can be made without departing from the gist of the present disclosure.

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

積層型コンデンサであって、積層体と、第１～第４の外部電極と、積層体内に形成され、積層方向に従って第１の面から第２の面に向かって配列された第１のキャパシタ部、第２のキャパシタ部および第３のキャパシタ部と、を備えている。第１のキャパシタ部および第３のキャパシタ部は、第２のキャパシタ部よりも大きな容量を有している。第１のキャパシタ部および第３のキャパシタ部のインダクタ成分は、互いに物理長が異なるとともに第１の端面に配置された第１の外部電極と第１および第２の側面に配置された第３の外部電極および第４の外部電極との間で並列接続となっている。

Description

積層型コンデンサ
　本発明は、高周波数領域での等価直列インダクタンス（ＥＳＬ：Equivalent Series Inductance）を低減した、ノイズフィルタ等に用いられる積層型コンデンサに関するものである。
　近年、情報処理機器または通信機器等はデジタル化されており、これらの機器は情報処理能力の高速化に伴って取り扱われるデジタル信号の高周波数化が進んでいる。したがって、これらの機器は、発生するノイズも同様に高周波数領域で増大する傾向にあり、ノイズ対策のために、例えば、積層型コンデンサ等の電子部品が使用される。このような積層型コンデンサは、例えば、特許文献１に開示されている。
特開２００９－６０１１４号公報
本開示の積層型コンデンサは、複数の誘電体層が積層された、対向する第１の面と第２の面、対向する第１の側面と第２の側面および対向する第１の端面と第２の端面を有する直方体状の積層体と、前記第１の端面に配置された第１の外部電極、前記第２の端面に配置された第２の外部電極、前記第１の側面に配置された第３の外部電極および前記第２の側面に配置された第４の外部電極と、前記積層体内に積層方向に従って前記第１の面から前記第２の面に向かって配列された第１のキャパシタ部、第２のキャパシタ部および第３のキャパシタ部と、を備えている。前記第１のキャパシタ部および前記第３のキャパシタ部は、前記第１の端面に露出した、前記第１の外部電極に電気的に接続された第１の内部電極と前記第１の側面および前記第２の側面のそれぞれに露出した、前記第３の外部電極および前記第４の外部電極に電気的に接続された第２の内部電極とが前記誘電体層を介して互いに対向するように交互に配置されている。第２のキャパシタ部は、前記第１のキャパシタ部と前記第３のキャパシタ部との間に配置されており、前記第２の端面に露出した、前記第２の外部電極に電気的に接続された第３の内部電極と前記第１の側面および前記第２の側面のそれぞれに露出した、前記第３の外部電極および前記第４の外部電極に電気的に接続された第２の内部電極とが前記誘電体層を介して対向するように交互に配置されている。前記第１のキャパシタ部および前記第３のキャパシタ部は、前記第２のキャパシタ部よりも大きな容量を有している。前記第１のキャパシタ部および前記第３のキャパシタ部のインダクタ成分は、互いに物理長が異なるとともに前記第１の外部電極と前記第３の外部電極および前記第４の外部電極との間で並列接続となっている。
実施の形態に係る積層型コンデンサを示す概略の斜視図である。 （ａ）は、図１に示す積層型コンデンサのＡ－Ａ線で切断した断面図であり、（ｂ）は、図１に示す積層型コンデンサのＢ－Ｂ線で切断した断面図である。 図１に示す積層型コンデンサの積層体の概略の分解斜視図である。 図１に示す積層型コンデンサの第１のキャパシタ部および第３のキャパシタ部において積層方向に対して直交する方向の積層体の断面図であって、（ａ）は、第１の内部電極を示す断面図であり、（ｂ）は、第２の内部電極を示す断面図である。 図１に示す積層型コンデンサの第２のキャパシタ部において積層方向に対して直交する方向の積層体の断面図であって、（ａ）は、第３の内部電極を示す断面図であり、（ｂ）は、第２の内部電極を示す断面図である。 図１に示す積層型コンデンサの他の例の積層体の概略の分解斜視図である。 積層体内に２つのキャパシタ部を有する積層型コンデンサの断面図である。 積層型コンデンサのインダクタ成分を説明するための説明図である。 実施の形態に係る積層型コンデンサの周波数帯のインピーダンス特性を示すグラフである。
　例えば、ＣＰＵ等のＬＳＩの電源回路等において、積層型コンデンサは、電源ラインまたは他のデバイスからＬＳＩへのノイズの入り込み、または、ＬＳＩのノイズによる誤動作等を抑制するために用いられる。
　しかしながら、情報処理機器または通信機器等は、高周波数化の傾向がさらに増加しつつある。積層型コンデンサは、例えば、信号ラインまたは電源ライン等の高周波数領域のノイズを低減するために、等価直列インダクタンス（ＥＳＬ）をさらに低減する必要がある。
　本開示の積層型コンデンサは、積層体の積層方向において、１つのキャパシタ部を間にして両端部にそれぞれキャパシタ部を配置するとともに両端部のキャパシタ部のインダクタ成分を並列接続している。これにより、等価直列インダクタンス（ＥＳＬ）を低くすることができる。以下、本開示の積層型コンデンサについて、詳細に説明する。
　＜実施の形態＞
　以下、本開示の実施の形態に係る積層型コンデンサ１０について、図面を参照しながら説明する。
　積層型コンデンサ１０は、便宜的に、直交座標系ＸＹＺを定義するとともに、Ｚ方向の正側を上方として、上面もしくは下面の用語を用いるものとする。なお、各図面において、同じ部材および同じ部分に関しては、共通の符号を用いて、重複する説明は省略する。
　積層型コンデンサ１０は、図１乃至図５に示すように、積層体１と、外部電極２（第１の外部電極２ａ、第２の外部電極２ｂ、第３の外部電極２ｃおよび第４の外部電極２ｄ）と、内部電極３（第１の内部電極３ａ、第２の内部電極３ｂおよび第３の内部電極３ｃ）と、キャパシタ部４（第１のキャパシタ部４ａ、第２のキャパシタ部４ｂおよび第３のキャパシタ部４ｃ）とを備えている。
　第１の外部電極２ａは第１の端面１ｃに配置され、第２の外部電極２ｂは第２の端面１ｄに配置されている。第３の外部電極２ｃは第１の側面１ｅに配置され、第４の外部電極２ｄは第２の側面１ｆに配置されている。第１のキャパシタ部４ａ、第２のキャパシタ部４ｂおよび第３のキャパシタ部４ｃは、積層体１内に形成され、積層方向に従って第１の面１ａ（上面）から第２の面１ｂ（下面）に向かって配列されている。また、第１のキャパシタ部４ａおよび第３のキャパシタ部４ｃは、第２のキャパシタ部４ｂよりも大きな容量を有している。
　積層体１は、複数の誘電体層１ｇが積層されて直方体状に形成されており、誘電体層１ｇとなるセラミックグリーンシートを複数枚積層して焼成することで得られる焼結体である。このように、積層体１は、直方体状に形成されており、一対の面が互いに対向する第１の面１ａおよび第２の面１ｂであり、一対の端面が互いに対向する第１の端面１ｃおよび第２の端面１ｄである。また、一対の側面は、第１の端面１ｃおよび第２の端面１ｄに直交し、互いに対向する第１の側面１ｅおよび第２の側面１ｆである。また、積層体１は、誘電体層１ｇの積層方向（Ｚ方向）に対して、直交する断面（ＸＹ面）となる平面が、図４および図５に示すように長方形状となっている。
　積層型コンデンサ１０は、長手方向（Ｘ方向）の長さが、例えば、０．６（ｍｍ）～２．２（ｍｍ）であり、短手方向（Ｙ方向）の長さが、例えば、０．３（ｍｍ）～１．２（ｍｍ）であり、高さ方向（Ｚ方向）の長さが、例えば、０．３（ｍｍ）～１．５（ｍｍ）である。
　積層型コンデンサ１０は、積層体１内に、積層方向に従って第１のキャパシタ部４ａ、第２のキャパシタ部４ｂおよび第３のキャパシタ部４ｃが形成されており、例えば、高さ方向（Ｚ方向）の長さが短手方向（Ｙ方向）の長さよりも大きい。例えば、積層型コンデンサ１０は、長手方向（Ｘ方向）の長さが１．１５（ｍｍ）であり、短手方向（Ｙ方向）の長さが０．６５（ｍｍ）、高さ方向（Ｚ方向）の長さが０，８（ｍｍ）であり、いわゆる、高背コンデンサである。
　誘電体層１ｇは、積層方向（Ｚ方向）からの平面視において長方形状であり、１層当たりの厚みが、例えば、０．５（μｍ）～３（μｍ）である。積層体１は、例えば、１０（層）～１０００（層）の複数の誘電体層１ｇがＺ方向に積層されている。
　誘電体層１ｇは、例えば、チタン酸バリウム（ＢａＴｉＯ３）、チタン酸カルシウム（ＣａＴｉＯ３）、チタン酸ストロンチウム（ＳｒＴｉＯ３）またはジルコン酸カルシウム（ＣａＺｒＯ３）等である。また、誘電体層１ｇは、高い誘電率の点から、特に、誘電率の高い強誘電体材料としてチタン酸バリウムを用いてもよい。
　積層型コンデンサ１０は、第１の外部電極２ａおよび第２の外部電極２ｂが一対の外部電極になり、第１の外部電極２ａが積層体１の第１の端面１ｃに配置され、第２の外部電極２ｂが積層体１の第２の端面１ｄに配置されている。図１に示すように、第１の外部電極２ａは、第１の端面１ｃの全体を覆うように設けられ、第２の外部電極２ｂは、第２の端面１ｄの全体を覆うように設けられている。
　また、積層型コンデンサ１０は、第３の外部電極２ｃおよび第４の外部電極２ｄが一対の外部電極２になり、第３の外部電極２ｃが積層体１の第１の側面１ｅに配置され、第４の外部電極２ｄが積層体１の第２の側面１ｆに配置されている。図１に示すように、第３の外部電極２ｃは、第１の側面１ｅから第１の面１ａおよび第２の面１ｂにそれぞれ延在するように設けられ、第４の外部電極２ｄは、第２の側面１ｆから第１の面１ａおよび第２の面１ｂにそれぞれ延在するように設けられている。
　第１の外部電極２ａおよび第２の外部電極２ｂは、図８に示すように、積層型コンデンサ１０が搭載される実装基板５上の、例えば、信号ラインまたは電流ラインにそれぞれ接続されることになる。また、第３の外部電極２ｃおよび第４の外部電極２ｄは、積層型コンデンサ１０が搭載される実装基板５上の、例えば、グランド用ラインにそれぞれ接続されることになる。
　外部電極２は、下地電極とめっき層（図示せず）とを含んでいる。下地電極は、積層体１の表面に設けられ、第１の端面１ｃに露出した第１の内部電極３ａおよび第２の端面１ｄに露出した第３の内部電極３ｃに電気的に接続されている。また、下地電極は、第１の側面１ｅおよび第２の側面１ｆに露出した第２の内部電極３ｂに電気的に接続されている。めっき層は、下地電極を覆うように下地電極の表面上に設けられている。また、めっき層は、下地電極を保護するために下地電極を覆うように設けられる。
　下地電極の導電材料は、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）または金（Ａｕ）等の金属材料である。または、下地電極の導電材料は、これらの金属材料の一種以上を含む、例えば、Ａｇ－Ｐｄ合金等の合金材料である。
　また、めっき層は、積層体１の表面に形成された下地電極を覆うように下地電極の表面上に設けられている。めっき層は、例えば、ニッケル（Ｎｉ）めっき層、銅（Ｃｕ）めっき層、金（Ａｕ）めっき層またはスズ（Ｓｎ）めっき層等である。また、めっき層は、例えば、電解めっき法を用いて設けられる。
　めっき層は、下地電極の表面上に、単一のめっき層で設けても、また、複数のめっき層で設けてもよい。めっき層は、複数のめっき層の場合、例えば、第１のめっき層および第１のめっき層の表面に形成された第２のめっき層からなる２層の積層体である。例えば、めっき層は、下地電極の表面にＮｉめっき層を設け、さらに、Ｎｉめっき層の表面にＳｎめっき層を設け、Ｎｉめっき層およびＳｎめっき層の２層の積層体にすることができる。
　また、積層型コンデンサ１０は、図２および図３に示すように、積層体１内に、第１の面１ａから第２の面１ｂに向かって、第１のキャパシタ部４ａ、第２のキャパシタ部４ｂおよび第３のキャパシタ部４ｃが順に配列されている。
　第１のキャパシタ部４ａは、図３および図４に示すように、第１の内部電極３ａ、誘電体層１ｇおよび第２の内部電極３ｂを含んでおり、第１の内部電極３ａと第２の内部電極３ｂが誘電体層１ｇを介して互いに対向するように交互に配置されている。
　第１の内部電極３ａは、図４（ａ）に示すように、一端が第１の端面１ｃに露出しており、第１の外部電極２ａに電気的に接続されている。第２の内部電極３ｂは、図４（ｂ）に示すように、第１の側面１ｅ側にリード部３ｂ１および第２の側面１ｆ側にリード部３ｂ２を有している。リード部３ｂ１は第１の側面１ｅに露出し、リード部３ｂ２は第２の側面１ｆに露出している。第２の内部電極３ｂは、リード部３ｂ１が第３の外部電極２ｃに電気的に接続され、リード部３ｂ２が第４の外部電極２ｄに電気的に接続されている。
　第２のキャパシタ部４ｂは、図２に示すように、第１のキャパシタ部４ａと第３のキャパシタ部４ｃとの間に配置されている。また、第２のキャパシタ部４ｂは、図３および図５に示すように、第３の内部電極３ｃ、誘電体層１ｇおよび第２の内部電極３ｂを含んでおり、第３の内部電極３ｃと第２の内部電極３ｂが誘電体層１ｇを介して互いに対向するように交互に配置されている。
　第３の内部電極３ｃは、図５（ａ）に示すように、一端が第２の端面１ｄに露出しており、第２の外部電極２ｂに電気的に接続されている。第２の内部電極３ｂは、図５（ｂ）に示すように、第１の側面１ｅ側にリード部３ｂ１および第２の側面１ｆ側にリード部３ｂ２を有している。リード部３ｂ１は第１の側面１ｅに露出し、リード部３ｂ２は第２の側面１ｆに露出している。第２の内部電極３ｂは、リード部３ｂ１が第３の外部電極２ｃに電気的に接続され、リード部３ｂ２が第４の外部電極２ｄに電気的に接続されている。
　第３のキャパシタ部４ｃは、第１の内部電極３ａ、誘電体層１ｇおよび第２の内部電極３ｂを含んでおり、第１の内部電極３ａと第２の内部電極３ｂが誘電体層１ｇを介して互いに対向するように交互に配置されている。第３のキャパシタ部４ｃは、第１のキャパシタ部４ａと同じ構成で設けられている。
　積層型コンデンサ１０は、第１のキャパシタ部４ａおよび第３のキャパシタ部４ｃが第２のキャパシタ部４ｂよりも大きな容量を有している。容量を異ならせるために、例えば、積層型コンデンサ１０は、第１のキャパシタ部４ａおよび第３のキャパシタ部４ｃにおける第１の内部電極３ａと第２の内部電極３ｂとの総積層数を第２のキャパシタ部４ｂにおける第３の内部電極３ｃと第２の内部電極３ｂとの総積層数よりも多くしている。
　積層型コンデンサ１０は、第２の内部電極３ｂが第１のキャパシタ部４ａ、第２のキャパシタ部４ｂおよび第３のキャパシタ部４ｃにおいてそれぞれ用いられており、第１～第３のキャパシタ部４ａ～４ｃにおいて共通である。積層型コンデンサ１０は、積層体１内の積層方向において、第１のキャパシタ部４ａが第１の内部電極３ａと第２の内部電極３ｂとで容量を形成しており、第２のキャパシタ部４ｂが第２の内部電極３ｂと第３の内部電極３ｃとで容量を形成しており、第３のキャパシタ部４ｃが第１の内部電極３ａと第２の内部電極３ｂとで容量を形成している。
　内部電極３の導電材料は、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）または金（Ａｕ）等の金属材料である。または、内部電極３の導電材料は、これらの金属材料の１種以上を含む、例えば、Ａｇ－Ｐｄ合金等の合金材料である。内部電極３は、同一の金属材料または合金材料を用いてもよい。また、内部電極３は、厚みが、例えば、０．５（μｍ）～２（μｍ）である。
　このように、積層型コンデンサ１０において、図３に示すように、積層体１内に第１のキャパシタ部４ａ、第２のキャパシタ部４ｂおよび第３のキャパシタ部４ｃが設けられている。第１のキャパシタ部４ａは、第１の内部電極３ａと第２の内部電極３ｂとが第１の面１ａ側から第２の面１ｂ側に向かって順に配置され、第１の内部電極３ａと第２の内部電極３ｂとの間には誘電体層１ｇが配置されている。
　また、第２のキャパシタ部４ｂは第２の内部電極３ｂと第３の内部電極３ｃとが第１の面１ａ側から第２の面１ｂ側に向かって順に配置され、第２の内部電極３ｂと第３の内部電極３ｃとの間には誘電体層１ｇが配置されている。
　また、第３のキャパシタ部４ｃは、第１のキャパシタ部４ａと同じように、第１の内部電極３ａと第２の内部電極３ｂとが第１の面１ａ側から第２の面１ｂ側に向かって順に配置され、第１の内部電極３ａと第２の内部電極３ｂとの間には誘電体層１ｇが配置されている。
　図２に示すように、積層型コンデンサ１０において、第１のキャパシタ部４ａおよび第３のキャパシタ部４ｃは、第１の面１ａ側から第２の面１ｂ側に向かって第１の内部電極３ａと第２の内部電極３ｂとがこの順に交互に配置されている。積層型コンデンサ１０は、第１の面１ａ側から第２の面１ｂ側に向かって第２の内部電極３ｂと第１の内部電極３ａとがこの順に交互に配置されていてもよい。
　また、図２に示すように、積層型コンデンサ１０において、第２のキャパシタ部４ｂは、第１の面１ａ側から第２の面１ｂ側に向かって第２の内部電極３ｂと第３の内部電極３ｃとがこの順に交互に配置されている。積層型コンデンサ１０は、第１の面１ａ側から第２の面１ｂ側に向かって第３の内部電極３ｃと第２の内部電極３ｂとがこの順に交互に配置されていてもよい。内部電極３のそれぞれの積層数は、積層型コンデンサ１０の特性等に応じて適宜設計される。
　このように、積層型コンデンサ１０は、図２に示すような内部電極３の配置には限定されない。例えば、積層型コンデンサ１０Ａは、図６に示すように、積層方向において、第１のキャパシタ部４ａの第１の面１ａ側の最外層に第２の内部電極３ｂを配置し、第３のキャパシタ部４ｃの第２の面側の最外層に第２の内部電極３ｂを配置することができる。
　積層型コンデンサ１０Ａは、例えば、第２の内部電極３ｂがグランド用ラインに接続される場合には、積層方向において、第１のキャパシタ部４ａの第１の面１ａ側の最外層に第２の内部電極３ｂを配置し、第３のキャパシタ部４ｃの第２の面１ｂ側の最外層に第２の内部電極３ｂを配置することができる。すなわち、積層型コンデンサ１０Ａは、第１の面１ａ側および第２の面１ｂ側にグランド用ラインに接続される第２の内部電極３ｂを配置することにより、外部からの電界等が遮られるのでシールド性を向上させることができる。
　このように、積層型コンデンサ１０Ａは、第１の面１ａ側の最外層および第２の面１ｂ側の最外層にグランド用ラインに接続される第２の内部電極３ｂをそれぞれ配置することにより、シールド性が向上し、例えば、入力耐性以上のノイズまたは静電気による放電等の外乱ノイズの影響を低減することができる。
　図７に示すように、積層型コンデンサ１０Ｂは、積層体１内に２つのキャパシタ部を有している。積層型コンデンサ１０は、図７に示す積層型コンデンサ１０Ｂのキャパシタ部４Ａを第１のキャパシタ部４ａおよび第３のキャパシタ部４ｃの２つキャパシタ部に分割し、積層体１内の積層方向の両端部にそれぞれに配置している。
　積層型コンデンサ１０Ｂのキャパシタ部４Ａの容量が１５（μＦ）およびキャパシタ部４Ｂの容量が１（μＦ）であるとすると、積層型コンデンサ１０は、例えば、第１のキャパシタ部４ａの容量が７．５（μＦ）であり、第３のキャパシタ部４ｃの容量が７．５（μＦ）であり、第２のキャパシタ部４ｂの容量が１（μＦ）である。さらに、積層型コンデンサ１０は、積層型コンデンサ１０Ｂのキャパシタ部４Ｂに相当する第２のキャパシタ部４ｂを第１のキャパシタ部４ａと第３のキャパシタ部４ｃとの間に配置している。
　また、積層型コンデンサ１０Ｂのキャパシタ部４Ａの容量が１５（μＦ）およびキャパシタ部４Ｂの容量が１（μＦ）であるとすると、積層型コンデンサ１０は、例えば、第１のキャパシタ部４ａの容量が５（μＦ）であり、第２のキャパシタ部４ｂの容量が（１μＦ）であり、第３のキャパシタ部４ｃの容量が１０（μＦ）であってもよい。第１のキャパシタ部４ａおよび第３のキャパシタ部４ｃの容量の組み合わせは適宜設定することができる。
　図８は、積層型コンデンサ１０および積層型コンデンサ１０Ｂを実装基板５上に実装した場合の断面図を示している。積層型コンデンサ１０は、積層体１内に３つのキャパシタ部を有している。一方、積層型コンデンサ１０Ｂは、積層体１内に２つのキャパシタ部を有している。Ｌ０は、積層型コンデンサ１０Ｂのキャパシタ部４Ａのインダクタ成分である。Ｌ１は、積層型コンデンサ１０の第１のキャパシタ部４ａのインダクタ成分である。Ｌ３は、積層型コンデンサ１０の第３のキャパシタ部４ｃのインダクタ成分である。
　積層型コンデンサ１０Ｂは、図８（ｂ）に示すように、実装基板５上に実装した場合に、キャパシタ部４Ａは、実装基板５の表面からの距離（Ｚ方向の距離）が大きいことから、実装基板５の入力端子５ａから実装基板５のＧＮＤ端子５ｂに流れる電流経路の物理長（ループ長）が長くなり、インダクタ成分Ｌ０が大きくなる。
　一方、積層型コンデンサ１０は、図８（ａ）に示すように、実装基板５上に実装した場合に、第１のキャパシタ部４ａおよび第３のキャパシタ部４ｃは、実装基板５の表面からの高さ方向（Ｚ方向）の位置が異なっている。
　このように、第１のキャパシタ部４ａは、実装基板５の表面からの高さ方向（Ｚ方向）の距離が大きいことから、図８（ａ）に示すように、実装基板５の入力端子５ａから実装基板５のＧＮＤ端子５ｂに流れる電流経路の物理長（ループ長）が長くなり、インダクタ成分Ｌ１が大きくなる。一方、第３のキャパシタ部４ｃは、実装基板５の表面からの距離（Ｚ方向の距離）が小さいことから、図８（ａ）に示すように、実装基板５の入力端子５ａから実装基板５のＧＮＤ端子５ｂに流れる電流経路の物理長（ループ長）が小さくなり、インダクタ成分Ｌ３が小さくなる。なお、積層型コンデンサ１０Ｂのキャパシタ部４Ａとキャパシタ部４Ｂとの間の距離は、積層型コンデンサ１０の第１のキャパシタ部４ａと第２のキャパシタ部４ｂとの間の距離および第２のキャパシタ部４ｂと第３のキャパシタ部４ｃとの間の距離の合計の距離とほぼ同じである。
　このように、積層型コンデンサ１０は、第１のキャパシタ部４ａおよび第３のキャパシタ部４ｃが異なるインダクタ成分Ｌ１およびインダクタ成分Ｌ３を有することになる。
　また、積層型コンデンサ１０は、インダクタ成分Ｌ１およびインダクタ成分Ｌ３の物理長が互いに異なり、インダクタ成分が互いに異なっており、インダクタ成分Ｌ１およびインダクタ成分Ｌ３が並列接続となっている。すなわち、積層型コンデンサ１０は、第１のキャパシタ部４ａのインダクタ成分Ｌ１および第３のキャパシタ部４ｃのインダクタ成分Ｌ３の物理長が互いに異なるとともに、第１の外部電極２ａと第３の外部電極２ｃおよび第４の外部電極２ｄとの間で並列接続となっている。第１のキャパシタ部４ａと第３のキャパシタ部４ｃとで合成されたインダクタ成分は、並列に接続されたインダクタ成分Ｌ１およびインダクタ成分Ｌ３の２つのインダクタ成分で形成されることになる。
　このように、積層型コンデンサ１０は、物理長の異なるインダクタ成分Ｌ１およびインダクタ成分Ｌ３が並列接続されており、積層型コンデンサ１０Ｂのインダクタ成分Ｌ０よりも小さく、高周波数領域で低インピーダンス化を実現することができる。したがって、積層型コンデンサ１０は、等価直列インダクタンス（ＥＳＬ）が小さくなり、共振周波数を高周波数領域側にシフトさせることができるので、高周波数領域のノイズを低減することができる。
　図９は、積層型コンデンサ１０および積層型コンデンサ１０Ｂの周波数帯のインピーダンス特性を示すグラフであり、Ａは積層型コンデンサ１０のインピーダンス特性を示し、Ｂは積層型コンデンサ１０Ｂのインピーダンス特性を示している。積層型コンデンサ１０は、第１のキャパシタ部４ａおよび第３のキャパシタ部４ｃの容量が７．５（μＦ）であり、第２のキャパシタ部４ｂの容量が１（μＦ）である。また、積層型コンデンサ１０Ｂは、キャパシタ部４Ａの容量が１５（μＦ）であり、キャパシタ部４Ｂの容量が１（μＦ）である。その他の構成は同じである。なお、積層型コンデンサ１０および積層型コンデンサ１０Ｂは、長手方向（Ｘ方向）の長さが１．１５（ｍｍ）であり、短手方向（Ｙ方向）の長さが０．６５（ｍｍ）であり、高さ方向（Ｚ方向）の長さが０．８（ｍｍ）である。
　図９に示すように、積層型コンデンサ１０は、等価直列インダクタンス（ＥＳＬ）が小さくなり、共振周波数が高周波数領域側にシフトし、高周波数領域のインピーダンスが積層型コンデンサ１０Ｂよりも小さくなっている。
　また、積層型コンデンサ１０は、第１のキャパシタ部４ａおよび第３のキャパシタ部４ｃの容量が同じであり、実装基板５に実装する際のキャパシタ部の上下方向に関する方向性がなくなる。したがって、積層型コンデンサ１０は、上下の区別なく実装基板５に実装することができる。第１のキャパシタ部４ａおよび第３のキャパシタ部４ｃの容量を同じにするために、積層型コンデンサ１０は、例えば、第１のキャパシタ部４ａ内および第３のキャパシタ部４ｃ内の第１の内部電極３ａおよび第２の内部電極３ｂの総積層数を同じにする。積層型コンデンサ１０は、第１のキャパシタ部４ａの容量の値を１００とした場合に、第３のキャパシタ部４ｃの容量の値が９７～１０３の範囲内にあることを容量が同じであるという。
　また、積層型コンデンサは、製造プロセスにおいて、上下面からの圧力または収縮応力等が内部電極の配置されていない領域（例えば、積層型コンデンサ１０Ｂの第２の外部電極２ｂ側の領域）で発生し、内部電極が変形しやすくなる。しかしながら、積層型コンデンサ１０は、第１のキャパシタ部４ａおよび第３のキャパシタ部４ｃを第２のキャパシタ部４ｂを間にして積層体１内の積層方向において互いに対称に配置している。第１のキャパシタ部４ａおよび第３のキャパシタ部４ｃは、第２のキャパシタ部４ｂを間に挟んで上下対称となり、積層型コンデンサ１０は、第２の外部電極２ｂ側の領域において、第１のキャパシタ部４ａおよび第３のキャパシタ部４ｃの第１の内部電極３ａおよび第２の内部電極３ｂが変形しにくくなる。また、積層型コンデンサ１０は、第２のキャパシタ部４ｂの第２の内部電極３ｂおよび第３の内部電極３ｃが変形しにくくなる。
　したがって、積層型コンデンサ１０は、積層体１内の第１～第３の内部電極３ａ～３ｃが変形しにくくなり、信頼性が向上する。また、積層型コンデンサは、実装基板５に実装する際のキャパシタ部の上下方向に関する方向性がなくなる。
　ここで、図１に示す積層型コンデンサ１０の製造方法の一例を説明する。
　複数の第１～第３のセラミックグリーンシートを準備する。第１のセラミックグリーンシートは第１の内部電極３ａを形成するものである。第２のセラミックグリーンシートは第２の内部電極３ｂを形成するものである。第３のセラミックグリーンシートは第３の内部電極３ｃを形成するものである。
　複数の第１のセラミックグリーンシートは、セラミックグリーンシート上に、第１の内部電極３ａの導体ペースト層を第１の内部電極３ａ用の導体ペーストを用いて形成する。なお、第１のセラミックグリーンシートには、多数個の積層型コンデンサ１０を得るために、１枚のセラミックグリーンシート内に第１の内部電極３ａが複数個形成される。
　また、複数の第２のセラミックグリーンシートは、セラミックグリーンシート上に、第２の内部電極３ｂの導体ペースト層を第２の内部電極３ｂ用の導体ペーストを用いて形成する。なお、第２のセラミックグリーンシートには、多数個の積層型コンデンサ１０を得るために、１枚のセラミックグリーンシート内に第２の内部電極３ｂが複数個形成される。
　また、複数の第３のセラミックグリーンシートには、セラミックグリーンシート上に、第３の内部電極３ｃの導体ペースト層を第３の内部電極３ｃ用の導体ペーストを用いて形成する。なお、第３のセラミックグリーンシートには、多数個の積層型コンデンサ１０を得るために、１枚のセラミックグリーンシート内に第３の内部電極３ｃが複数個形成される。
　上述の内部電極３の導体ペースト層は、セラミックグリーンシート上に、例えば、それぞれの導体ペーストを所定のパターン形状でスクリーン印刷法を用いて形成される。
　なお、第１～第３のセラミックグリーンシートは誘電体層１ｇとなり、第１の内部電極３ａの導体ペースト層は第１の内部電極３ａとなり、第２の内部電極３ｂの導体ペースト層は第２の内部電極３ｂとなり、第３の内部電極３ｃの導体ペースト層は第３の内部電極３ｃとなる。
　セラミックグリーンシートの材料は、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３またはＣａＺｒＯ３等の誘電体セラミックスを主成分とする。副成分として、例えば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物またはＮｉ化合物等が添加されたものを用いてもよい。
　第１～第３のセラミックグリーンシートは、誘電体セラミックスの原料粉末および有機バインダに適当な有機溶剤等を添加して混合することによって泥漿状のセラミックスラリーを作製し、ドクターブレード法等を用いて成形する。
　内部電極３用の導体ペーストは、上述した内部電極３の導体材料（金属材料）の粉末に添加剤（誘電体材料）、バインダ、溶剤、分散剤等を加えて混練することで作製される。内部電極３の導電材料は、例えば、ニッケル（Ｎｉ）、銅（Ｃｕ）、銀（Ａｇ）、パラジウム（Ｐｄ）または金（Ａｕ）等の金属材料である。または、内部電極３の導電材料は、これらの金属材料の１種以上を含む、例えば、Ａｇ－Ｐｄ合金等の合金材料である。内部電極３は、同一の金属材料または合金材料を用いてもよい。
　例えば、第１～第３のセラミックグリーンシートを図３に示すように順次積層する。そして、内部電極を形成していないセラミックグリーンシートを積層方向（Ｚ方向）の最外層にそれぞれ積層して、図３に示すような積層体とする。
　このように積層された積層体は、プレスして一体化することによって、多数個の生積層体１を含む大型の生積層体となる。この大型の生積層体を切断することによって、図１に示す積層型コンデンサ１０の積層体１となる生積層体１を得ることができる。大型の生積層体の切断は、例えば、ダイシングブレード等を用いて行なうことができる。
　そして、積層体１は、生積層体を、例えば、８００（℃）～１３００（℃）で焼成して得られる。焼成によって、複数の第１～第３のセラミックグリーンシートが誘電体層１ｇとなり、第１の内部電極３ａの導体ペースト層が第１の内部電極３ａとなり、第２の内部電極３ｂの導体ペースト層が第２の内部電極３ｂとなり、第３の内部電極３ｃの導体ペースト層が第３の内部電極３ｃとなる。また、積層体１は、例えば、バレル研磨等の研磨手段を用いて角部または辺部を丸めることによって、角部または辺部が欠けにくいものとなる。
　次に、第１の外部電極２ａおよび第２の外部電極２ｂは、例えば、積層体１の第１の端面１ｃおよび第２の端面１ｄに第１の外部電極２ａ用および第２の外部電極２ｂ用の導電ペーストを塗布して、焼き付けることによって形成する。第１の外部電極２ａ用および第２の外部電極２ｂ用の導電ペーストは、上述した第１の外部電極２ａおよび第２の外部電極２ｂを構成する金属材料の粉末にバインダ、溶剤および分散剤等を加えて混練することで作製される。
　また、第３の外部電極２ｃおよび第４の外部電極２ｄは、例えば、ローラ転写法を用いて、第３の外部電極２ｃ用および第４の外部電極２ｄ用の導電性ペーストを第１の側面１ｅおよび第２の側面１ｆに形成する。具体的には、ローラ転写法を用いて、第３の外部電極２ｃ用および第４の外部電極２ｄ用の導電性ペーストを第１の側面１ｅおよび第２の側面１ｆに転写することよって、導電性ペーストは、第１の側面１ｅ（第２の側面１ｆ）に設けられるとともに、第１の面１ａおよび第２の面１ｂに延在することになる。
　外部電極２は、外部電極２の保護または積層型コンデンサ１０の実装性の向上等のために、表面に金属層が形成される。金属層は、例えば、めっき法を用いて形成される。外部電極２は、例えば、Ｎｉめっき層とＮｉめっき層上にＳｎめっき層が形成される。
　また、外部電極２の形成方法は、導体ペーストを焼き付ける方法以外に、蒸着法、めっき法またはスパッタリング法等の薄膜形成法を用いてもよい。
　本開示は、上述の実施の形態の積層型コンデンサ１０に限定されるものではなく、本開示の要旨を逸脱しない範囲において種々の変更、改良等が可能である。
１　積層体
１ａ　第１の面
１ｂ　第２の面
１ｃ　第１の端面
１ｄ　第２の端面
１ｅ　第１の側面
１ｆ　第２の側面
１ｇ　誘電体層
２　外部電極
２ａ　第１の外部電極
２ｂ　第２の外部電極
２ｃ　第３の外部電極
２ｄ　第４の外部電極
３　内部電極
３ａ　第１の内部電極
３ｂ　第２の内部電極
３ｃ　第３の内部電極
４　キャパシタ部
４ａ　第１のキャパシタ部
４ｂ　第２のキャパシタ部
４ｃ　第３のキャパシタ部
５　実装基板
５ａ　入力端子
５ｂ　ＧＮＤ端子
１０、１０Ａ、１０Ｂ　積層型コンデンサ
 

Claims (5)

  1. 　複数の誘電体層が積層された、対向する第１の面と第２の面、対向する第１の側面と第２の側面および対向する第１の端面と第２の端面を有する直方体状の積層体と、
    前記第１の端面に配置された第１の外部電極、前記第２の端面に配置された第２の外部電極、前記第１の側面に配置された第３の外部電極および前記第２の側面に配置された第４の外部電極と、
    前記積層体内に積層方向に従って前記第１の面から前記第２の面に向かって配列された第１のキャパシタ部、第２のキャパシタ部および第３のキャパシタ部と、を備えており、
    前記第１のキャパシタ部および前記第３のキャパシタ部は、前記第１の端面に露出した、前記第１の外部電極に電気的に接続された第１の内部電極と前記第１の側面および前記第２の側面のそれぞれに露出した、前記第３の外部電極および前記第４の外部電極に電気的に接続された第２の内部電極とが前記誘電体層を介して互いに対向するように交互に配置され、
    第２のキャパシタ部は、前記第１のキャパシタ部と前記第３のキャパシタ部との間に配置されており、前記第２の端面に露出した、前記第２の外部電極に電気的に接続された第３の内部電極と前記第１の側面および前記第２の側面のそれぞれに露出した、前記第３の外部電極および前記第４の外部電極に電気的に接続された第２の内部電極とが前記誘電体層を介して対向するように交互に配置されており、
    前記第１のキャパシタ部および前記第３のキャパシタ部は、前記第２のキャパシタ部よりも大きな容量を有しており、
    前記第１のキャパシタ部および前記第３のキャパシタ部のインダクタ成分は、互いに物理長が異なるとともに前記第１の外部電極と前記第３の外部電極および前記第４の外部電極との間で並列接続となっていることを特徴とする積層型コンデンサ。
  2. 　前記第１のキャパシタ部および前記第３のキャパシタ部における前記第１の内部電極および前記第２の内部電極の総積層数は、前記第２のキャパシタ部における前記第２の内部電極および前記第３の内部電極の総積層数よりも多いことを特徴とする請求項１に記載の積層型コンデンサ。
  3. 　前記第１のキャパシタ部および前記第３のキャパシタ部は、容量が同じであることを特徴とする請求項1または請求項２に記載の積層型コンデンサ。
  4. 　前記第１のキャパシタ部および前記第３のキャパシタ部における前記第１の内部電極および前記第２の内部電極の総積層数が同じであることを特徴とする請求項１乃至請求項３のいずれかに記載の積層型コンデンサ。
  5. 　前記第１のキャパシタ部および前記第３のキャパシタ部は、前記第２のキャパシタ部を間にして前記積層体の積層方向において互いに対称に配置されていることを特徴とする請求項１乃至請求項４のいずれかに記載の積層型コンデンサ。
     
PCT/JP2017/019750 2016-05-27 2017-05-26 積層型コンデンサ WO2017204338A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2018519637A JP6626966B2 (ja) 2016-05-27 2017-05-26 積層型コンデンサ
US16/301,459 US10790089B2 (en) 2016-05-27 2017-05-26 Stacked capacitor
CN201780030909.3A CN109155196B (zh) 2016-05-27 2017-05-26 层叠型电容器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016106467 2016-05-27
JP2016-106467 2016-05-27

Publications (1)

Publication Number Publication Date
WO2017204338A1 true WO2017204338A1 (ja) 2017-11-30

Family

ID=60411487

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/019750 WO2017204338A1 (ja) 2016-05-27 2017-05-26 積層型コンデンサ

Country Status (4)

Country Link
US (1) US10790089B2 (ja)
JP (1) JP6626966B2 (ja)
CN (1) CN109155196B (ja)
WO (1) WO2017204338A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018117098A (ja) * 2017-01-20 2018-07-26 Tdk株式会社 積層コンデンサ及び電子部品装置
CN116313519A (zh) * 2023-02-14 2023-06-23 南充三环电子有限公司 内电极高精度堆叠的片式多层陶瓷电容器的制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN114521277B (zh) * 2019-09-30 2024-07-30 京瓷株式会社 薄膜电容器元件

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04105311A (ja) * 1990-08-24 1992-04-07 Murata Mfg Co Ltd 積層コンデンサ
JP2006203167A (ja) * 2004-12-24 2006-08-03 Murata Mfg Co Ltd 積層コンデンサおよびその実装構造
JP2009060114A (ja) * 2007-08-31 2009-03-19 Samsung Electro Mech Co Ltd 積層型チップキャパシタ及びこれを具備した回路基板装置及び回路基板

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100884902B1 (ko) * 2004-12-24 2009-02-19 가부시키가이샤 무라타 세이사쿠쇼 적층 커패시터 및 그 실장구조
JP4418969B2 (ja) * 2005-06-03 2010-02-24 株式会社村田製作所 積層セラミックコンデンサ
JP4049182B2 (ja) * 2005-11-22 2008-02-20 株式会社村田製作所 積層コンデンサ
JP4049181B2 (ja) * 2005-11-22 2008-02-20 株式会社村田製作所 積層コンデンサ
JP4378371B2 (ja) * 2006-09-29 2009-12-02 Ｔｄｋ株式会社 積層コンデンサ
JP4400612B2 (ja) * 2006-10-31 2010-01-20 Ｔｄｋ株式会社 積層コンデンサ、および積層コンデンサの製造方法
US8159813B2 (en) * 2008-04-01 2012-04-17 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor, motherboard apparatus having the same, and power distribution network
KR100992311B1 (ko) * 2008-08-13 2010-11-05 삼성전기주식회사 적층형 칩 커패시터 및 이를 구비한 회로기판 장치
KR101548771B1 (ko) * 2011-06-23 2015-09-01 삼성전기주식회사 칩 타입 적층 커패시터
KR102048091B1 (ko) * 2013-05-28 2019-11-22 삼성전기주식회사 적층 세라믹 전자 부품 및 그 제조 방법
KR102048094B1 (ko) * 2014-10-08 2019-11-22 삼성전기주식회사 전자 부품 및 이의 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04105311A (ja) * 1990-08-24 1992-04-07 Murata Mfg Co Ltd 積層コンデンサ
JP2006203167A (ja) * 2004-12-24 2006-08-03 Murata Mfg Co Ltd 積層コンデンサおよびその実装構造
JP2009060114A (ja) * 2007-08-31 2009-03-19 Samsung Electro Mech Co Ltd 積層型チップキャパシタ及びこれを具備した回路基板装置及び回路基板

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018117098A (ja) * 2017-01-20 2018-07-26 Tdk株式会社 積層コンデンサ及び電子部品装置
CN116313519A (zh) * 2023-02-14 2023-06-23 南充三环电子有限公司 内电极高精度堆叠的片式多层陶瓷电容器的制备方法

Also Published As

Publication number Publication date
US20190287724A1 (en) 2019-09-19
JP6626966B2 (ja) 2019-12-25
CN109155196B (zh) 2020-07-28
US10790089B2 (en) 2020-09-29
CN109155196A (zh) 2019-01-04
JPWO2017204338A1 (ja) 2019-03-14

Similar Documents

Publication Publication Date Title
JP6852253B2 (ja) 積層セラミック電子部品及びその製造方法
US9384898B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
JP5420619B2 (ja) 積層セラミックコンデンサ及びその製造方法
JP5540452B2 (ja) 積層セラミック電子部品
JP2021044533A (ja) 積層セラミックキャパシタ及びその製造方法
JP2021010000A (ja) 積層セラミックキャパシタ及びその製造方法
JP2014204116A (ja) 積層セラミックキャパシタ及びその製造方法
KR101939083B1 (ko) 적층형 커패시터 및 그 제조방법
US11398352B2 (en) Capacitor component
JP5804569B2 (ja) 積層セラミック電子部品
KR20190053692A (ko) 3단자 적층형 커패시터
US10593477B2 (en) Capacitor component
JP6466690B2 (ja) 積層型コンデンサ
CN110828165B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
KR20190053693A (ko) 3단자 적층형 커패시터
JP2021022720A (ja) 積層セラミックキャパシタ
JP6626966B2 (ja) 積層型コンデンサ
KR20170109823A (ko) 커패시터 및 그 제조방법
JP7248363B2 (ja) 積層セラミックキャパシタ及びその製造方法
US11515091B2 (en) Multilayer capacitor
WO2018043397A1 (ja) 積層型コンデンサ
JP6363444B2 (ja) 積層型コンデンサ
JP6232836B2 (ja) コンデンサ素子
WO2018199220A1 (ja) 多連型積層セラミックコンデンサ
KR20140005541A (ko) 적층 세라믹 전자부품 및 그 제조 방법

Legal Events

Date Code Title Description
ENP Entry into the national phase

Ref document number: 2018519637

Country of ref document: JP

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17802924

Country of ref document: EP

Kind code of ref document: A1

122 Ep: pct application non-entry in european phase

Ref document number: 17802924

Country of ref document: EP

Kind code of ref document: A1