CN102842426A - 多层陶瓷电容器 - Google Patents

多层陶瓷电容器 Download PDF

Info

Publication number
CN102842426A
CN102842426A CN2012102122625A CN201210212262A CN102842426A CN 102842426 A CN102842426 A CN 102842426A CN 2012102122625 A CN2012102122625 A CN 2012102122625A CN 201210212262 A CN201210212262 A CN 201210212262A CN 102842426 A CN102842426 A CN 102842426A
Authority
CN
China
Prior art keywords
multilayer body
thickness direction
along
cross
section
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012102122625A
Other languages
English (en)
Other versions
CN102842426B (zh
Inventor
安永圭
李炳华
朴珉哲
朴祥秀
朴东锡
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN102842426A publication Critical patent/CN102842426A/zh
Application granted granted Critical
Publication of CN102842426B publication Critical patent/CN102842426B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes

Abstract

本发明在此提供了一种多层陶瓷电容器，包括：多层本体，在该多层本体中沿厚度方向层叠有多个电介质层；和内电极层，该内电极层形成在所述多层本体中并且包括彼此相反设置的第一内电极和第二内电极，其中，MA1与CA1之比在0.07至0.20之间；其中，CA1代表沿长度和厚度方向截取的所述多层本体的截面上的所述多层本体的面积，以及MA1代表沿长度和厚度方向截取的所述多层本体的截面中的第一边缘部的面积，该第一边缘部为所述多层本体中除了第一电容形成部之外的部分，在所述第一电容形成部中，所述第一内电极和第二内电极在沿长度和厚度方向截取的所述多层本体的截面的厚度方向上重叠。

Description

多层陶瓷电容器
相关申请的交叉引用
本申请要求申请号为No.10-2011-0061343、申请日为2011年6月23日的韩国专利申请的优先权，其公开的内容作为参考并入本发明。
技术领域
本发明涉及多层陶瓷电容器，并且更具体地，涉及能够降低声音噪声并在抑制分层产生的同时实现高电容能力的一种多层陶瓷电容器。
背景技术
通常，使用陶瓷材料的电子元件（例如电容器、感应器、压电元件、压敏电阻或者热敏电阻等）包括由陶瓷材料制成的陶瓷本体、在该陶瓷本体内形成的内电极以及安装在陶瓷本体的表面以连接该内电极的外电极。
在这些陶瓷电子元件中，多层陶瓷电容器由于具有小型化、高电容和易于安装等优点而被广泛用作移动通讯设备（例如电脑、掌上电脑、手机等）的元件。
近来，伴随着小型多功能电子器件的增长趋势，对于小型多功能的多层陶瓷电容器的需求也同样增加。因此，近来已经制造电介质层的厚度减小并且层数增加的多层陶瓷电容器。
然而，在一些电子设备中，由于使用铁电材料的多层陶瓷电容器的压电现象而产生的声音噪声会导致严重缺陷。
声音噪声可能是在配备多层陶瓷电容器的电子设备所产生的噪声中的一个因素。
发明内容
本发明的目的是提供一种小尺寸和高电容的多层陶瓷电容器，并且该多层陶瓷电容器具有高可靠性，能够在抑制分层产生的同时降低声音噪声。
根据本发明的一种具体实施方式，提供了一种多层陶瓷电容器，该多层陶瓷电容器包括：多层本体，在该多层本体中沿厚度方向层叠有多个电介质层；和内电极层，该内电极层形成在所述多层本体中并且包括第一内电极和第二内电极，该第一内电极和第二内电极彼此相反设置，同时各个电介质层设置在所述第一内电极和所述第二内电极之间，并且所述第一内电极和第二内电极各自的端部彼此相反地交替暴露于所述多层本体的侧面；其中，MA1与CA1之比（MA1/CA1）在0.07至0.20之间；其中，所述CA1代表沿长度和厚度方向截取的所述多层本体的截面上的所述多层本体的面积，以及所述MA1代表沿长度和厚度方向截取的所述多层本体的截面中的第一边缘部的面积，该第一边缘部为所述多层本体中除了第一电容形成部之外的部分，在所述第一电容形成部中，所述第一内电极和第二内电极在沿长度和厚度方向截取的所述多层本体的截面上沿厚度方向上重叠。
C1与A1之比（C1/A1）在0.35至2.0之间，其中，所述A1代表沿长度和厚度方向截取的所述多层本体的截面上的第一长度边缘部的面积，所述第一长度边缘部为所述第一边缘部从所述第一电容形成部沿长度方向延伸的部分，以及所述C1代表沿长度和厚度方向截取的所述多层本体的截面上的第一厚度边缘部的面积，所述第一厚度边缘部为在沿长度和厚度方向截取的所述多层本体的截面中，所述第一边缘部从所述第一电容形成部沿厚度方向延伸的部分。
MA2与CA2之比（MA2/CA2）在0.10至0.28之间，其中，所述CA2代表沿宽度和厚度方向截取的所述多层本体的截面上的所述多层本体面积，以及所述MA2代表沿宽度和厚度方向截取的所述多层本体的截面上的第二边缘部的面积，所述第二边缘部为所述多层本体中除了第二电容形成部之外的部分，在所述第二电容形成部中，所述第一内电极和第二内电极在沿宽度和厚度方向截取的所述多层本体的截面上沿厚度方向重叠。
C2与B1之比（C2/B1）在0.30至1.35之间，其中，B 1代表沿宽度和厚度方向截取的所述多层本体的截面上的第一宽度边缘部的面积，所述第一宽度边缘部为在沿宽度和厚度方向截取的所述多层本体的截面上，所述第二边缘部从所述第二电容形成部沿宽度方向延伸的部分，以及所述C2代表沿宽度和厚度方向截取的所述多层本体的截面上的第二厚度边缘部的面积，所述第二厚度边缘部为在沿宽度和厚度方向截取的所述多层本体的截面中，所述第二边缘部的从所述第二电容形成部沿厚度方向延伸的部分。
所述电介质层的厚度为3μm或更小。
用于所述电介质层中的陶瓷粉末颗粒的平均粒径为0.3μm或更小。
根据本发明的另一具体实施方式，提供了一种多层陶瓷电容器，该多层陶瓷电容器包括：多层本体，在该多层本体中沿厚度方向层叠有多个电介质层；和内电极层，该内电极层形成在所述多层本体中并且包括第一内电极和第二内电极，该第一内电极和第二内电极彼此相反设置，同时各个电介质层设置在所述第一内电极和所述第二内电极之间，并且所述第一内电极和第二内电极各自的端部彼此相反地交替暴露于所述多层本体的侧面；其中，MA2与CA2之比（MA2/CA2）在0.10至0.28之间；其中，所述CA2代表沿宽度和厚度方向截取的所述多层本体的截面上的所述多层本体的面积，以及所述MA2代表沿宽度和厚度方向截取的所述多层本体的截面上的第二边缘部的面积，该第二边缘部为所述多层本体中除了第二电容形成部之外的部分，在所述第二电容形成部中，所述第一内电极和第二内电极在沿宽度和厚度方向截取的所述多层本体的截面上沿厚度方向重叠。
C2与B1之比（C2/B1）在0.30至1.35之间，其中，所述B1代表沿宽度和厚度方向截取的所述多层本体的截面上的第一宽度边缘部的面积，所述第一宽度边缘部为在沿宽度和厚度方向截取的所述多层本体的截面上，所述第二边缘部从所述第二电容形成部沿宽度方向延伸的部分，以及所述C2代表沿宽度和厚度方向截取的所述多层本体的截面上的第二厚度边缘部的面积，所述第二厚度边缘部为在沿宽度和厚度方向截取的所述多层本体的截面上，所述第二边缘部的从所述第二电容形成部沿厚度方向延伸的部分。
所述电介质层的厚度为3μm或更小。
用于所述电介质层中的陶瓷粉末颗粒的平均粒径为0.3μm或更小。
根据本发明的还一具体实施方式，提供了一种多层陶瓷电容器，该多层陶瓷电容器包括：多层本体，该多层本体包括具有3μm或更小的厚度的电介质层；和第一内电极和第二内电极，该第一内电极和第二内电极之间设置有所述电介质层，其中，设置在所述第一内电极和第二内电极之间的颗粒数量在所述电介质层的厚度方向上为10个或更多，并且MA1与CA1之比（MA1/CA1）在0.07至0.20之间；其中，所述CA1代表沿长度和厚度方向截取的所述多层本体的截面上的所述多层本体的面积，以及所述MA1代表沿长度和厚度方向截取的所述多层本体的截面上的第一边缘部的面积，该第一边缘部为所述多层本体中除了第一电容形成部之外的部分，在所述第一电容形成部中，所述第一内电极和第二内电极在沿长度和厚度方向截取的所述多层本体的截面上沿厚度方向重叠。
C1与A1之比（C1/A1）在0.35至2.0之间，其中，所述A1代表沿长度和厚度方向截取的所述多层本体的截面上的第一长度边缘部的面积，所述第一长度边缘部为所述第一边缘部从所述第一电容形成部沿长度方向延伸的部分，以及所述C1代表沿长度和厚度方向截取的所述多层本体的截面上的第一厚度边缘部的面积，所述第一厚度边缘部为在沿长度和厚度方向截取的所述多层本体的截面上，所述第一边缘部从所述第一电容形成部沿厚度方向延伸的部分。
MA2与CA2之比（MA2/CA2）在0.10至0.28之间；其中，所述CA2代表沿宽度和厚度方向截取的所述多层本体的截面上的所述多层本体的面积，以及所述MA2代表沿宽度和厚度方向截取的所述多层本体的截面上的第二边缘部的面积，该第二边缘部为所述多层本体中除了第二电容形成部之外的部分，所述第二电容形成部中，所述第一内电极和第二内电极在沿宽度和厚度方向截取的所述多层本体的截面上沿厚度方向重叠。
C2与B1之比（C2/B1）在0.30至1.35之间，其中，B1代表沿宽度和厚度方向截取的所述多层本体的截面上的第一宽度边缘部的面积，所述第一宽度边缘部为在沿宽度和厚度方向截取的所述多层本体的截面上，所述第二边缘部从所述第二电容形成部沿宽度方向延伸的部分，以及所述C2代表沿宽度和厚度方向截取的所述多层本体的截面上的第二厚度边缘部的面积，所述第二厚度边缘部为在沿宽度和厚度方向截取的所述多层本体的截面上，所述第二边缘部的从所述第二电容形成部沿厚度方向延伸的部分。
根据本发明的再一具体实施方式，提供了一种多层陶瓷电容器，该多层陶瓷电容器包括：多层本体，该多层本体包括具有3μm或更小的厚度的电介质层；和第一内电极和第二内电极，该第一内电极和第二内电极之间设置有所述电介质层，其中，设置在所述第一内电极和第二内电极之间的颗粒数量在所述电介质层的厚度方向上为10个或更多，并且MA2与CA2之比（MA2/CA2）在0.10至0.28之间；其中，所述CA2代表沿宽度和厚度方向截取的所述多层本体的截面上的所述多层本体的面积，以及所述MA2代表沿宽度和厚度方向截取的所述多层本体的截面上的第二边缘部的面积，该第二边缘部为所述多层本体中除了第二电容形成部之外的部分，在所述第二电容形成部中，所述第一内电极和第二内电极在沿宽度和厚度方向截取的所述多层本体的截面上沿厚度方向重叠。
C2与B1之比（C2/B1）在0.30至1.35之间，其中，所述B1代表沿宽度和厚度方向截取的所述多层本体的截面上的第一宽度边缘部的面积，所述第一宽度边缘部为在沿宽度和厚度方向截取的所述多层本体的截面上，所述第二边缘部从所述第二电容形成部沿宽度方向延伸的部分，以及所述C2代表沿宽度和厚度方向截取的所述多层本体的截面上的第二厚度边缘部的面积，所述第二厚度边缘部为在沿宽度和厚度方向截取的所述多层本体的截面上，所述第二边缘部的从所述第二电容形成部沿厚度方向延伸的部分。
附图说明
从以下结合附图的详细描述中，将更清楚地理解本发明上述和其他方面、特征和其它优点。其中：
图1是根据本发明一个具体实施方式提供的多层陶瓷电容器的外透视图；
图2是图1中根据本发明一个具体实施方式提供的多层陶瓷电容器沿A-A’方向的截面视图；
图3是图1中根据本发明另一个具体实施方式的多层陶瓷电容器沿A-A’方向的截面视图；
图4是图1中根据本发明一个具体实施方式提供的多层陶瓷电容器沿B-B’方向的截面视图；
图5是图1中根据本发明另一个具体实施方式提供的多层陶瓷电容器沿B-B’方向的截面视图；
图6是显示在图3中的X部分的放大图；以及
图7是显示在图5中的Y部分的放大图。
具体实施方式
将结合附图具体描述本发明的具体实施方式。然而，需要注意的是，本发明的精神并不受限于此处展示的具体实施方式，并且理解本发明的本领域技术人员通过在相同的精神范围内添加、修改和移除部件，能够容易地实现包含在本发明精神范围内的变劣的发明或者其它具体实施方式，但这些都应该被认为包括在本发明的精神范围内。
图1是根据本发明一个具体实施方式提供的多层陶瓷电容器的外透视图。图2和图3是图1中的多层陶瓷电容器沿A-A’方向的截面视图。图4和图5是图1中的多层陶瓷电容器沿B-B’方向的截面视图。
图6是显示在图3中的X部分的放大图。图7是显示在图5中的Y部分的放大图。
参见图1至图5，根据本发明的一个具体实施方式的多层陶瓷电容器100可包括多层本体110和外电极130。
多层本体110可具有矩形的平行六面体形状。在本发明的一个具体实施方式中，在层叠方向上的表面分别定义为顶面Tf和底面Bf，在长度方向上的表面分别定义为第一短面（short face）Sf1和第二短面Sf2，在宽度方向上的表面分别定义为第一长面（long face）Lf1和第二长面Lf2。
同时，关于本发明具体实施方式中的多层陶瓷电容器，“长度方向”可定义为图1中所示的“L”方向。同样地，“宽度方向”可定义为图1中所示的“W”方向，并且“厚度方向”可定义为“T”方向。此处，“厚度方向”可具有与叠放电介质层的方向（即层叠方向）相同的概念。
多层本体110可由在厚度方向T上层叠的多个电介质层形成。构成多层本体110的多个电介质层可处于烧结状态（fired state），以使得相邻电介质层之间的边界不明显。
此处，各个电介质层可由具有高介电常数的陶瓷粉末形成，用于此处的陶瓷粉末可包括但不限于钛酸钡（BaTiO3）粉末和钛酸锶（SrTiO3）粉末等。
在本发明的具体实施方式中，多个电介质层之一的厚度可以是3μm或更小，并且设置在单个电介质层中的烧结颗粒的平均粒径可以是0.3μm或更小。即，电介质层的平均粒度可以是电介质层的厚度的1/10或更小。因此，在电介质层的厚度方向上，在两个内电极之间或者在单个电介质层中设置的颗粒数量可以是10个或更多。
在本发明的具体实施方式中，电介质层的厚度可以是设置在内电极层121和122之间的电介质层的平均厚度。如图2所示，电介质层的平均厚度可通过扫描电子显微镜（SEM）在多层本体110的长度方向的截面上的图像扫描来测量。如图2所示，例如，平均厚度可由在电介质层的长度方向上的30个位置上的电介质层厚度的测量来获得，这30个位置可等距地设置在电介质层提取面的宽度方向上，该电介质层的提取面通过使用SEM扫描位于多层本体110的中心的沿长度-厚度（L-T）方向的截面而获得，然后平均所测量的厚度值。这30个等间距设置的位置由电容形成部确定，在所参照的电容形成部的区域中，第一和第二内电极121、122层叠。此外，若平均厚度测量的实施是关于10层或更多电介质层时，各电介质层的平均厚度可更具概括性。
此外，电介质层的平均厚度也可在利用SEM扫描在多层本体110的中心的沿宽度-厚度（W-T）方向的截面而获得的图像上测量。
在此情况下，多层本体110在宽度方向或长度方向上的中心可定义为在多层本体宽度或长度方向上距离该多层本体110在宽度或长度方向上的中心的30%范围内的点。
同时，电介质层的平均粒度可通过分析由SEM提取的电介质层的截面的图片来测量。例如，可使用粒度测量软件来测量电介质层的平均粒度，该粒度测量软件支持定义在美国试验材料学会（ASTM）E112中的平均粒度标准测量方法。
多层本体110内可设有多个内电极层120。该内电极层120设置在电介质层的层叠方向上的电介质层中，以使得当具有单个电介质层设置于其中时，内电极层120之间彼此相反设置。
多个内电极层120可由导电材料例如镍（Ni）或镍合金制成。镍合金可包括锰（Mn）、铬（Cr）、钴（Co）、铝（Al）以及镍（Ni）。內电极层120可通过在以特定样式形成于电介质层上的陶瓷基片的表面上刷涂导电胶而形成，该导电胶包括例如镍（Ni）等金属粉末。本发明的具体实施方式并不限于此，但各內电极层的厚度可以是0.7μm或更小。
此外，根据本发明的具体实施方式，可层叠200层或更多的电介质层，或者500层或更多的电介质层，各电介质层均具有形成在其上的内电极层120。
多个内电极层120可包括多个第一内电极121和多个第二内电极122，该第一内电机121和第二内电机122具有相反极性。第一内电极121和第二内电极122可交替地层叠以根据其层叠方向而彼此相反设置，并且在第一内电机121和第二内电极之间设置有电介质层。
多个第一内电极121可具有暴露于多层本体110的第一短面Sf1外的一端，同时多个第二内电极122可具有在长度方向与第一内电极121的暴露端反向并暴露于第二短面Sf2的一端。
多个第一内电极121的暴露于第一短面Sf1的一端可连接于第一外电极131，同时多个第二内电极122的暴露于第二短面Sf2的一端可连接于第二外电极132。
外电极130可包括形成在多层本体110两侧并彼此相反设置的第一外电极131和第二外电极132。如图1所示，第一外电极131可形成为覆盖多层本体110的第一短侧Sf1并且第二外电极132可形成为覆盖多层本体110的第二短侧Sf2。
在本发明的具体实施方式中，第一外电极131和第二外电极132可形成为覆盖多层本体110的两个短侧，但本发明的具体实施方式不限于此。因此，第一和第二外电极131和132还可形成为覆盖多层本体110的两个长侧Lf1和Lf2。
第一外电极131和第二外电极132可彼此电隔离，第一外电极131可电连接于第一内电极121的暴露于多层本体110的第一短侧Sf1的一端，并且外电极132可电连接于第二内电极122暴露于第二短侧Sf2的一端，该第二短侧Sf2在长度方向上面向多层本体110的第一短侧Sf1。因此，外电极130可作为外部端子。
外电极130可由铜、铜（Cu）合金等制成。
下文中，将描述根据本发明具体实施方式提供的多层陶瓷电容器的电学特性。
在多层本体110中，电容将形成在一个部分（重叠部分），该部分中，多个第一内电极121和多个第二内电极122在层叠方向重叠，并且除了上述部分之外的其余部分可用作保护形成电容的部分。以下，重叠部分可意指电容形成部，而剩余部分则可意指边缘部。
当电压施加到多层本体110时，多层本体110由于压电效应而受到扭曲。这种扭曲由第一电容形成部CLT促成。
特别地，当多层本体110安装在电路板中，使得第一和第二内电极121和122平行于电路板表面，多层本体110中发生扭曲最大的点可能是多层本体110的中心点。在此情况下，第一边缘部MLT可用作抑制多层本体110的扭曲。
根据本发明具体实施方式，第一边缘部MLT的面积比可设定在预定范围内，以有效地抑制多层本体110的扭曲并且减小多层本体110和电路板之间的振动，从而降低声音噪声。
电介质层的厚度可减小并且与此同时，各电介质层内的平均粒度可设定为电介质层厚度的1/10或更小，以减小声音噪声，借此，具有低介电常数的多层陶瓷电容器能够实现。
如上所述，当通过减小电介质层的厚度和电介质层内的平均粒度而实现具有低介电常数的多层陶瓷电容器时，声音噪声能够得以降低。
不过，当多层本体110内的第一和第二内电极121和122之间的间距，即电介质层的厚度设置为3μm或更小并且电介质层内的颗粒数量为10或更多时，以这种方式生产的多层陶瓷电容器中的声音噪声能够得到非常显著的降低。
从下表1可更清楚地认识到。
表1
Figure BDA00001797585200111
在此情况下，样品、试验对象是按以下方式制造。
第一，通过将包括粉末例如钛酸钡（BaTiO3）等的料浆（slurries）施加到载片并干燥施加有料浆的载片（carrier films），以准备具有用于多个实验条件所需厚度的多个陶瓷基片。借此，电介质层得以形成。
接着，经过网板（screen）在基片上使用用于镀镍内电极的导电胶以形成内电极。而后将370个基片层叠并且将覆盖层的厚度不等地设置为10-100μm，借此，陶瓷层压材料得以生产。
陶瓷层压材料能够承受在85℃下的压强条件为1,000kgf/cm2的均衡压力。
受压的陶瓷层压材料切分为单个芯片（chip），并且切分的芯片能够承受脱脂处理（debinder-treatment）同时保持在230°C的大气环境中60个小时。之后，芯片在1200°C的还原气氛中烧结，在该还原气氛下，氧分压为低于Ni/NiO（镍/氧化镍）所需平衡氧分压的10-11atm（大气压）至10-10atm，从而使得内电极不被氧化。烧结后，芯片的尺寸为3.2mm×1.6mm×1.6mm (L×W×T)，并且电介质层的厚度和粒度显示在上表1中。
参照表1，当在样品1-4中，通过在电介质层厚度为4.3μm的条件下的粒度的减小来实现低介电常数时，可见声音噪声值显著减小。然而，当在如样本5-12中，通过在电介质层厚度为大约3μm或更小的条件下减小粒度来实现低介电常数时，可见声音噪声的减小并不显著，甚至其中的td/Dc，即粒度与电介质层厚度的比率为1/10或更小。
因此，当电介质层厚度较小时，可见声音噪声的减小效果仅在除减小粒度之外增大间隔的条件下才可能进一步增加。
参见图2，当多层本体110在长度和厚度方向上切分，在多层本体110的长度和厚度方向上的截面（L-T截面）可被称为第一截面。在第一截面中，第一和第二内电极121和122在厚度方向上重叠的部分可被称为第一电容形成部CLT，并且除了第一电容形成部之外的部分可被称为第一边缘部MLT。
在本发明的具体实施方式中，第一边缘部MLT的面积MA1与第一电容形成部CLT的面积CA1之间的比值MA1/CA1可在0.07-0.20之间。当MA1/CA1低于0.07时，声音噪声可增加至40dB或更大并且可能会发生分层，当MA1/CA1大于0.2时，电容可降至9μF或更小。
参见图3，在第一边缘部MLT中，在长度方向上从第一边缘部MLT延伸出的部分可被称为第一长度边缘部MLT1，并且在厚度方向上从第一边缘部MLT延伸出的部分可被称为第一厚度边缘部MLT2。
在本发明的具体实施方式中，第一厚度边缘部MLT2的面积C1与第一长度边缘部MLT1的面积A1之比C1/A1可为0.35至2.0。当C1/A1低于0.35或大于2.0时，声音噪声可增加至40dB或更多。
结合图6和图7将描述多层本体100的截面面积的测量方法。
由于多层本体100或内电极120的塑性变形，在图2和图3显示的具体实施方式的截面的面积或边缘部的面积难以具有完全线性的边界，但也可基于大致线性的实质直线测量。
然而，形成电容形成部的第一和第二内电极121和122之间的边界可能不清晰。当第一和第二内电极121和122由于烧结而变形时，第一和第二内电极121和122的端部可能如图6和图7所示产生位置偏移。
在此情况下，为了测量边缘部和电容形成部的面积，在内电极的端部，基于位置偏移变形最大的部分Xmax和Ymax与位置偏移变形最小的部分Xmin和Ymin之间的中间值Xm和Ym作为边界，能够测量上述面积。
在此情况下，基于多层本体100的侧向与内电极121和122之间的间距，位置偏移变形量最大的部分对应于多层本体100的一侧与内电极121和122的端部之间的间距最小的情况，并且位置偏移变形量最小的部分对应于多层本体100的一侧与内电极121和122的端部之间的间距最大的情况。
参见图4，当多层本体110在宽度和厚度方向上切分时，在多层本体110的宽度和厚度方向上的截面（W-T截面）可被称为第二截面。在第二截面中，第一和第二内电极121和122在厚度方向上重叠的部分可被称为第二电容形成部CWT，并且除了第二电容形成部CWT之外的其余部分可被称为第二边缘部MWT。
在本发明的具体实施方式中，第二边缘部MWT的面积MA2与第二截面的面积CA2之比MA2/CA2可在0.10至0.28之间。当MA2/CA2小于0.10时，声音噪声可增加至40dB或更大并且可能会发生分层。当MA2/CA2大于0.28时，电容可减小至9μF或更小。
参见图5，在第二边缘部MWT中，沿宽度方向从第二电容形成部CWT延伸出的部分可被称为第一宽度边缘部MWT1，并且沿厚度方向从第二电容形成部CWT延伸出的部分可被称为第二厚度边缘部MWT2。
在本发明的具体实施方式中，第二厚度边缘部MWT2的面积C2与第一宽度边缘部MWT1的面积B1之比C2/B1可在0.3至1.35之间。当C2/B1低于0.3或大于1.35，声音噪声可增加至40dB或更大。
下文中，将结合实施例和对比例来具体描述本发明的具体实施方式，以更详细地理解本发明。本发明的保护范围并不限于实施例。
<实施例>
根据本发明的实施例的多层陶瓷电容器制造如下：
第一，通过将包括粉末例如钛酸钡（BaTiO3）等的料浆施加到载片并干燥施加有料浆的载片，以准备好厚度为3.9μm的多个陶瓷基片。借此，电介质层得以形成。
接着，经过网板在基片上使用用于镀镍内电极的导电胶以形成内电极，该网板包括多层陶瓷电容器的样式，其中L边缘和W边缘彼此不同地设置。而后将370个基片层叠并且将覆盖层的厚度不等地设置为10-100μm，借此，陶瓷层压材料得以生产。
陶瓷层压材料能够承受在85℃下的压力条件为1,000kgf/cm2的均衡压力。
受压的陶瓷层压材料切分为单个芯片，并且切分的芯片能够承受脱脂处理同时保持在230°C的大气环境中60个小时。之后，芯片在1200°C的还原气氛中烧结，在该还原气氛下，氧分压为低于Ni/NiO所述平衡氧分压的10-11atm至10-10atm，从而使得内电极不被氧化。烧结后，电介质层的厚度为2.7μm，电介质层中使用的陶瓷粉末的平均粒径为0.27μm，并且芯片的尺寸为3.2mm×1.6mm×1.6mm(L×W×T)。
而后，多层陶瓷电容器通过例如外电极工序、电镀工序等工序而得到生产。
在此情况下，多层陶瓷电容器的样本根据各个边缘部的面积比而得到多种生产。
下表2为根据多层本体的截面与边缘部的面积比的声音噪声、电容和分层发生率的比较。在消声室中通过施加3Vpp的脉冲波到12.5V的直流电压上以测量噪声（声音噪声）。在1kHz时，测量100个样本的电容，并且通过对100样本的内部分析而表征分层发生率。
表2
Figure BDA00001797585200151
Figure BDA00001797585200161
※注：CA1：多层本体的第一截面（L-T截面）的面积。MA1：第一边缘部MLT的面积。CA2：多层本体的第二截面（W-T截面）的面积。MA2：第二边缘部MWT的面积。*：对比例。
参见表2，样本1-4和14-17为对比例，而样本5-13为实施例。
在对应于本发明实施例的样本5-13中，可见声音噪声为27.5-33.9dB，与对应于对比例的样本1-4而言显著降低。此外，对应于本发明实施例的样本5-13中，分层发生率为0%，因此能够确保电容器的优秀的可靠性。并且，电容可为9μF或更多，例如9.09-12.36μF，因此能够确保较高的电容。
同时，在对应于对比例的样本1-4中可见，虽然电容高达12μF或更大，但声音噪声为43dB或更大并且分层发生率也增大。在对应于对比例的样本14-17中还可见，虽然分层发生率为0%并且声音噪声显著地减小至27dB或更小，然而电容却突然减小。
因此，从本发明的实施例中可见，相较于对比例，分层发生率可减小并且可实现高电容，同时能够显著减小声音噪声。
表3为根据各边缘部的面积比的声音噪声、电容和分层发生率的比较。
表3
Figure BDA00001797585200162
Figure BDA00001797585200171
※注：A1：第一长度边缘部MLT1的面积。C1：第一厚度边缘部MLT2的面积。B1：第一宽度边缘部MWT1的面积。C2：第二厚度边缘部MWT2的面积。*：对比例。
参见图3，样本21、22和28-30为对比例，并且样本23-27为本发明的实施例。
在对应于本发明实施例的样本23-27中，声音噪声为31-33.4dB，相较于对应于对比例中的样本21、22和28-30而言得到显著降低。此外，对应于本发明的实施例的样本23-27中，分层发生率为0%，因此能够确保优秀的可靠性。并且电容为11μF或更大，例如10.92-11.47μF，因此能够确保较高的电容。
同时，对应于对比例的样本28-30中，虽然电容高达大约11.5μF，但声音噪声为41dB或更大。特别地，在样本29和30中显示，分层发生率高达10%或更多。在对应于对比例的样本1和2中，声音噪声为40dB或更大，并且电容减小至10.7μF或更小。特别地，样本1中显示，分层发生率为12%，这将导致可靠性的降低。
因此，从本发明的实施例中可见，相较于对比例，分层发生率能够减小，并且可实现高电容，同时声音噪声可显著降低。
如上所述，根据本发明具体实施方式，提供了小尺寸和高电容并且具有高可靠性的多层陶瓷电容器，并且减小了声音噪声，同时抑制了分层的发生。
尽管详细描述了本发明的具体实施方式，但仅作实施例。本领域技术人员可想到的是，从本发明出发，各种修改和相当的其他具体实施方式都是可能的。因此，本发明的实际技术保护范围必须由随附的权利要求书确定。

Claims (16)

1.多层陶瓷电容器，该多层陶瓷电容器包括：
多层本体，在该多层本体中沿厚度方向层叠有多个电介质层；和
内电极层，该内电极层形成在所述多层本体中并且包括第一内电极和第二内电极，该第一内电极和第二内电极彼此相反设置，同时各个电介质层设置在所述第一内电极和所述第二内电极之间，并且所述第一内电极和第二内电极各自的端部彼此相反地交替暴露于所述多层本体的侧面；
其中，MA1与CA1之比在0.07至0.20之间；
其中，所述CA1代表沿长度和厚度方向截取的所述多层本体的截面上的所述多层本体的面积，以及
所述MA1代表沿长度和厚度方向截取的所述多层本体的截面上的第一边缘部的面积，该第一边缘部为所述多层本体中除了第一电容形成部之外的部分，在所述第一电容形成部中，所述第一内电极和所述第二内电极在沿长度和厚度方向截取的所述多层本体的截面上沿厚度方向重叠。
2.根据权利要求1所述的多层陶瓷电容器，其中，C1与A1之比在0.35至2.0之间，
其中，所述A1代表沿长度和厚度方向截取的所述多层本体的截面上的第一长度边缘部的面积，所述第一长度边缘部为所述第一边缘部从所述第一电容形成部沿长度方向延伸的部分，以及
所述C1代表沿长度和厚度方向截取的所述多层本体的截面上的第一厚度边缘部的面积，所述第一厚度边缘部为在沿长度和厚度方向截取的所述多层本体的截面上，所述第一边缘部从所述第一电容形成部沿厚度方向延伸的部分。
3.根据权利要求1所述的多层陶瓷电容器，其中，MA2与CA2之比在0.10至0.28之间，
其中，所述CA2代表沿宽度和厚度方向截取的所述多层本体的截面上的所述多层本体的面积，以及
所述MA2代表沿宽度和厚度方向截取的所述多层本体的截面上的第二边缘部的面积，所述第二边缘部为所述多层本体中除了第二电容形成部之外的部分，在所述第二电容形成部中，所述第一内电极和所述第二内电极在沿宽度和厚度方向截取的所述多层本体的截面上沿厚度方向重叠。
4.根据权利要求3所述的多层陶瓷电容器，其中，C2与B1之比在0.30至1.35之间，
其中，所述B1代表沿宽度和厚度方向截取的所述多层本体的截面上的第一宽度边缘部的面积，所述第一宽度边缘部为在沿宽度和厚度方向截取的所述多层本体的截面上，所述第二边缘部从所述第二电容形成部沿宽度方向延伸的部分，以及
所述C2代表沿宽度和厚度方向截取的所述多层本体的截面上的第二厚度边缘部的面积，所述第二厚度边缘部为在沿宽度和厚度方向截取的所述多层本体的截面上，所述第二边缘部的从所述第二电容形成部沿厚度方向延伸的部分。
5.根据权利要求1所述的多层陶瓷电容器，其中，所述电介质层的厚度为3μm或更小。
6.根据权利要求1所述的多层陶瓷电容器，其中，用于所述电介质层中的陶瓷粉末颗粒的平均粒径为0.3μm或更小。
7.多层陶瓷电容器，该多层陶瓷电容器包括：
多层本体，在该多层本体中沿厚度方向层叠有多个电介质层；和
内电极层，该内电极层形成在所述多层本体中并且包括第一内电极和第二内电极，该第一内电极和第二内电极彼此相反设置，同时各个电介质层设置在所述第一内电极和所述第二内电极之间，并且所述第一内电极和第二内电极各自的端部彼此相反地交替暴露于所述多层本体的侧面；
其中，MA2与CA2之比在0.10至0.28之间；
其中，所述CA2代表沿宽度和厚度方向截取的所述多层本体的截面上的所述多层本体的面积，并且
所述MA2代表沿宽度和厚度方向截取的所述多层本体的截面上的第二边缘部的面积，所述第二边缘部为所述多层本体中除了第二电容形成部之外的部分，在所述第二电容形成部中，所述第一内电极和所述第二内电极在沿宽度和厚度方向截取的所述多层本体的截面上沿厚度方向重叠。
8.根据权利要求7所述的多层陶瓷电容器，其中，C2与B1之比在0.30至1.35之间，
其中，所述B1代表沿宽度和厚度方向截取的所述多层本体的截面上的第一宽度边缘部的面积，所述第一宽度边缘部为在沿宽度和厚度方向截取的所述多层本体的截面上，所述第二边缘部从所述第二电容形成部沿宽度方向延伸的部分，以及
所述C2代表沿宽度和厚度方向截取的所述多层本体的截面上的第二厚度边缘部的面积，所述第二厚度边缘部为在沿宽度和厚度方向截取的所述多层本体的截面上，所述第二边缘部的从所述第二电容形成部沿厚度方向延伸的部分。
9.根据权利要求7所述的多层陶瓷电容器，其中，所述电介质层的厚度为3μm或更小。
10.根据权利要求7所述的多层陶瓷电容器，其中，用于所述电介质层中的陶瓷粉末颗粒的平均粒径为0.3μm或更小。
11.多层陶瓷电容器，该多层陶瓷电容器包括：
多层本体，该多层本体包括具有3μm或更小的厚度的电介质层；和
第一内电极和第二内电极，该第一内电极和第二内电极之间设置有所述电介质层，
其中，设置在所述第一内电极和所述第二内电极之间的颗粒数量在所述电介质层的厚度方向上为10个或更多，并且
MA1与CA1之比在0.07至0.20之间；
其中，所述CA1代表沿长度和厚度方向截取的所述多层本体的截面上的所述多层本体的面积，以及
所述MA1代表沿长度和厚度方向截取的所述多层本体的截面上的第一边缘部的面积，该第一边缘部为所述多层本体中除了第一电容形成部之外的部分，在所述第一电容形成部中，所述第一内电极和第二内电极在沿长度和厚度方向截取的所述多层本体的截面上沿厚度方向重叠。
12.根据权利要求11所述的多层陶瓷电容器，其中，C1与A1之比在0.35至2.0之间，
其中，所述A1代表沿长度和厚度方向截取的所述多层本体的截面上的第一长度边缘部的面积，所述第一长度边缘部为所述第一边缘部从所述第一电容形成部沿长度方向延伸的部分，以及
所述C1代表沿长度和厚度方向截取的所述多层本体的截面上的第一厚度边缘部的面积，所述第一厚度边缘部为在沿长度和厚度方向截取的所述多层本体的截面上，所述第一边缘部从所述第一电容形成部沿厚度方向延伸的部分。
13.根据权利要求11所述的多层陶瓷电容器，其中，MA2与CA2之比在0.10至0.28之间；
其中，所述CA2代表沿宽度和厚度方向截取的所述多层本体的截面上的所述多层本体的面积，以及
所述MA2代表沿宽度和厚度方向截取的所述多层本体的截面上的第二边缘部的面积，所述第二边缘部为所述多层本体中除了第二电容形成部之外的部分，在所述第二电容形成部中，所述第一内电极和所述第二内电极在沿宽度和厚度方向截取的所述多层本体的截面上沿厚度方向重叠。
14.根据权利要求13所述的多层陶瓷电容器，其中，C2与B1之比在0.30至1.35之间，
其中，所述B1代表沿宽度和厚度方向截取的所述多层本体的截面上的第一宽度边缘部的面积，所述第一宽度边缘部为在沿宽度和厚度方向截取的所述多层本体的截面上，所述第二边缘部从所述第二电容形成部沿宽度方向延伸的部分，以及
所述C2代表沿宽度和厚度方向截取的所述多层本体的截面上的第二厚度边缘部的面积，所述第二厚度边缘部为在沿宽度和厚度方向截取的所述多层本体的截面上，所述第二边缘部的从所述第二电容形成部沿厚度方向延伸的部分。
15.多层陶瓷电容器，该多层陶瓷电容器包括：
多层本体，该多层本体包括具有3μm或更小的厚度的电介质层；和
第一内电极和第二内电极，该第一内电极和第二内电极之间设置有所述电介质层，
其中，设置在所述第一内电极和所述第二内电极之间的颗粒数量在所述电介质层的厚度方向上为10个或更多，并且
MA2与CA2之比在0.10至0.28之间；
其中，所述CA2代表沿宽度和厚度方向截取的所述多层本体的截面上的所述多层本体的面积，并且
所述MA2代表沿宽度和厚度方向截取的所述多层本体的截面上的第二边缘部的面积，所述第二边缘部为所述多层本体中除了第二电容形成部之外的部分，在所述第二电容形成部中，所述第一内电极和所述第二内电极在沿宽度和厚度方向截取的所述多层本体的截面上沿厚度方向重叠。
16.根据权利要求15所述的多层陶瓷电容器，其中，C2与B1之比在0.30至1.35之间，
其中，所述B1代表沿宽度和厚度方向截取的所述多层本体的截面上的第一宽度边缘部的面积，所述第一宽度边缘部为在沿宽度和厚度方向截取的所述多层本体的截面上，所述第二边缘部从所述第二电容形成部沿宽度方向延伸的部分，以及
所述C2代表沿宽度和厚度方向截取的所述多层本体的截面上的第二厚度边缘部的面积，所述第二厚度边缘部为在沿宽度和厚度方向截取的所述多层本体的截面上，所述第二边缘部的从所述第二电容形成部沿厚度方向延伸的部分。
CN201210212262.5A 2011-06-23 2012-06-21 多层陶瓷电容器 Active CN102842426B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020110061343A KR101539808B1 (ko) 2011-06-23 2011-06-23 적층 세라믹 커패시터
KR10-2011-0061343 2011-06-23

Publications (2)

Publication Number Publication Date
CN102842426A true CN102842426A (zh) 2012-12-26
CN102842426B CN102842426B (zh) 2016-03-30

Family

ID=47361634

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210212262.5A Active CN102842426B (zh) 2011-06-23 2012-06-21 多层陶瓷电容器

Country Status (4)

Country Link
US (2) US8351180B1 (zh)
JP (3) JP5763014B2 (zh)
KR (1) KR101539808B1 (zh)
CN (1) CN102842426B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104810151A (zh) * 2014-01-24 2015-07-29 三星电机株式会社 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板
CN105304326A (zh) * 2014-06-11 2016-02-03 阿维科斯公司 低噪电容器

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101187939B1 (ko) * 2011-03-09 2012-10-08 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
JP5313289B2 (ja) * 2011-04-15 2013-10-09 太陽誘電株式会社 積層セラミックコンデンサ
KR101320166B1 (ko) * 2011-04-21 2013-10-23 삼성전기주식회사 세라믹 전자부품용 세라믹 시트 제품, 이를 이용한 적층 세라믹 전자 부품 및 이의 제조방법
KR101539808B1 (ko) * 2011-06-23 2015-07-28 삼성전기주식회사 적층 세라믹 커패시터
KR101300359B1 (ko) * 2011-11-02 2013-08-28 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조방법
JP5689143B2 (ja) * 2013-03-19 2015-03-25 太陽誘電株式会社 低背型積層セラミックコンデンサ
KR101496816B1 (ko) 2013-04-26 2015-02-27 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR101434107B1 (ko) * 2013-07-17 2014-08-25 삼성전기주식회사 기판 내장용 적층 세라믹 커패시터, 그 제조 방법 및 임베디드 기판의 제조 방법
KR101452127B1 (ko) * 2013-08-12 2014-10-16 삼성전기주식회사 적층 세라믹 전자 부품, 그 제조 방법 및 그 실장 기판
KR101532141B1 (ko) 2013-09-17 2015-06-26 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품 실장 기판
KR101548813B1 (ko) * 2013-11-06 2015-08-31 삼성전기주식회사 적층 세라믹 커패시터
KR102078012B1 (ko) * 2014-01-10 2020-02-17 삼성전기주식회사 적층 세라믹 커패시터 및 그 실장 기판
US9672986B2 (en) 2014-01-13 2017-06-06 Apple Inc. Acoustic noise cancellation in multi-layer capacitors
KR101670137B1 (ko) * 2014-11-05 2016-10-27 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 제조방법
JP2016181597A (ja) 2015-03-24 2016-10-13 太陽誘電株式会社 積層セラミックコンデンサ
JP6632808B2 (ja) 2015-03-30 2020-01-22 太陽誘電株式会社 積層セラミックコンデンサ
KR102222607B1 (ko) * 2015-12-24 2021-03-05 삼성전기주식회사 적층형 전자 부품용 그린 시트 및 적층형 전자 부품
US10510487B2 (en) * 2015-12-25 2019-12-17 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component and method of producing the same
JP6522549B2 (ja) * 2016-06-07 2019-05-29 太陽誘電株式会社 積層セラミックコンデンサ
JP2018006627A (ja) 2016-07-05 2018-01-11 太陽誘電株式会社 積層セラミックコンデンサ
KR20180047888A (ko) 2016-11-01 2018-05-10 삼성전기주식회사 적층 전자부품
JP2018093165A (ja) 2016-11-30 2018-06-14 太陽誘電株式会社 積層セラミックコンデンサ
KR102584968B1 (ko) * 2018-05-31 2023-10-05 삼성전기주식회사 커패시터 부품
KR102620526B1 (ko) 2018-08-14 2024-01-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
JP2022125694A (ja) * 2021-02-17 2022-08-29 株式会社村田製作所 積層セラミックコンデンサ

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170736A (ja) * 2000-11-29 2002-06-14 Kyocera Corp 積層型電子部品およびその製法
CN1612272A (zh) * 2003-10-30 2005-05-04 Tdk株式会社 层叠电容器
US20050107241A1 (en) * 2003-11-19 2005-05-19 Tdk Corporation Electronic device, dielectric ceramic composition and the production method
CN101401177A (zh) * 2006-01-13 2009-04-01 株式会社村田制作所 层叠电容器
JP2010010157A (ja) * 2008-06-24 2010-01-14 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及び、その製造方法
WO2011071145A1 (ja) * 2009-12-11 2011-06-16 株式会社村田製作所 積層型セラミックコンデンサ

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08162362A (ja) * 1994-12-02 1996-06-21 Murata Mfg Co Ltd 積層セラミック電子部品および積層セラミックコンデンサの各製造方法
JPH10106881A (ja) * 1996-09-30 1998-04-24 Kyocera Corp 積層セラミックコンデンサ
JPH10241991A (ja) * 1997-02-24 1998-09-11 Taiyo Yuden Co Ltd 積層コンデンサとそのトリミング方法
JPH11340083A (ja) * 1998-05-29 1999-12-10 Kyocera Corp 積層セラミックコンデンサ
JP2000315621A (ja) 1999-05-06 2000-11-14 Murata Mfg Co Ltd 積層セラミック電子部品
JP2000357624A (ja) * 1999-06-16 2000-12-26 Murata Mfg Co Ltd 積層セラミック電子部品
US7177137B2 (en) * 2002-04-15 2007-02-13 Avx Corporation Plated terminations
JP3747940B2 (ja) * 2004-06-03 2006-02-22 株式会社村田製作所 積層コンデンサおよびその製造方法
JP4418969B2 (ja) * 2005-06-03 2010-02-24 株式会社村田製作所 積層セラミックコンデンサ
JP2007142342A (ja) * 2005-11-22 2007-06-07 Kyocera Corp 積層セラミックコンデンサおよびその製法
JP2007243040A (ja) 2006-03-10 2007-09-20 Tdk Corp 積層セラミック電子部品
JP4396682B2 (ja) * 2006-09-29 2010-01-13 Ｔｄｋ株式会社 積層コンデンサ、および積層コンデンサの製造方法
JP5185924B2 (ja) * 2007-03-16 2013-04-17 京セラ株式会社 誘電体磁器およびコンデンサ
JP5303884B2 (ja) * 2007-09-14 2013-10-02 株式会社村田製作所 積層セラミックコンデンサ
KR100992286B1 (ko) * 2008-10-10 2010-11-05 삼성전기주식회사 적층형 칩 커패시터
JP5458821B2 (ja) * 2009-11-17 2014-04-02 Ｔｄｋ株式会社 積層セラミックコンデンサ
KR101079408B1 (ko) * 2009-12-24 2011-11-02 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101539808B1 (ko) * 2011-06-23 2015-07-28 삼성전기주식회사 적층 세라믹 커패시터

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002170736A (ja) * 2000-11-29 2002-06-14 Kyocera Corp 積層型電子部品およびその製法
CN1612272A (zh) * 2003-10-30 2005-05-04 Tdk株式会社 层叠电容器
US20050107241A1 (en) * 2003-11-19 2005-05-19 Tdk Corporation Electronic device, dielectric ceramic composition and the production method
CN101401177A (zh) * 2006-01-13 2009-04-01 株式会社村田制作所 层叠电容器
JP2010010157A (ja) * 2008-06-24 2010-01-14 Taiyo Yuden Co Ltd 積層セラミックコンデンサ及び、その製造方法
WO2011071145A1 (ja) * 2009-12-11 2011-06-16 株式会社村田製作所 積層型セラミックコンデンサ

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104810151A (zh) * 2014-01-24 2015-07-29 三星电机株式会社 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板
CN104810151B (zh) * 2014-01-24 2017-06-30 三星电机株式会社 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板
CN105304326A (zh) * 2014-06-11 2016-02-03 阿维科斯公司 低噪电容器
CN105304326B (zh) * 2014-06-11 2020-04-21 阿维科斯公司 低噪电容器

Also Published As

Publication number Publication date
CN102842426B (zh) 2016-03-30
JP5763014B2 (ja) 2015-08-12
KR20130006798A (ko) 2013-01-18
JP6382385B2 (ja) 2018-08-29
JP2013008970A (ja) 2013-01-10
JP2017118152A (ja) 2017-06-29
JP2015128177A (ja) 2015-07-09
US8842415B2 (en) 2014-09-23
US20130094119A1 (en) 2013-04-18
US8351180B1 (en) 2013-01-08
US20120327556A1 (en) 2012-12-27
KR101539808B1 (ko) 2015-07-28

Similar Documents

Publication Publication Date Title
CN102842426B (zh) 多层陶瓷电容器
JP7227690B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP2021121035A (ja) 積層セラミックキャパシタ
US8351181B1 (en) Chip type laminated capacitor
US20130170094A1 (en) Multilayer ceramic capacitor
US8331079B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
US20140092522A1 (en) Multilayer ceramic capacitor
CN102842427A (zh) 片式层压电容器
KR102101933B1 (ko) 적층 세라믹 전자부품
US10943734B2 (en) Multilayer ceramic capacitor and manufacturing method of the same
KR102115955B1 (ko) 적층 세라믹 전자부품
US11626249B2 (en) Ceramic electronic device and manufacturing method of the same
KR20190121224A (ko) 커패시터 부품 및 그 제조 방법
CN104299784A (zh) 多层陶瓷电容器及其制造方法
US9257234B2 (en) Multilayer ceramic capacitor and board having the same mounted thereon
CN110875135B (zh) 多层陶瓷电子组件
KR20190121229A (ko) 적층 세라믹 전자부품
KR20200058361A (ko) 적층 세라믹 전자부품

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant