CN102652343B - 层叠型陶瓷电子部件 - Google Patents

层叠型陶瓷电子部件 Download PDF

Info

Publication number
CN102652343B
CN102652343B CN201080056002.2A CN201080056002A CN102652343B CN 102652343 B CN102652343 B CN 102652343B CN 201080056002 A CN201080056002 A CN 201080056002A CN 102652343 B CN102652343 B CN 102652343B
Authority
CN
China
Prior art keywords
mentioned
internal electrode
ceramic
face
electronic component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201080056002.2A
Other languages
English (en)
Other versions
CN102652343A (zh
Inventor
山下泰治
冈岛健一
田中秀明
村西直人
福永大树
大森长门
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN102652343A publication Critical patent/CN102652343A/zh
Application granted granted Critical
Publication of CN102652343B publication Critical patent/CN102652343B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/01—Form of self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明提供一种小型、耐电压性高、在陶瓷层间不易产生剥离的层叠型陶瓷电子部件。层叠型陶瓷电子部件具备长方体状的陶瓷烧结体(10)、和多个第1以及第2内部电极(11、12)。多个第1以及第2内部电极(11、12)在陶瓷烧结体10的内部按照相互对置的方式交替地设置。第1以及第2内部电极(11、12)与第1以及第2面(10a、10b)平行。第1以及第2内部电极(11、12)按照在第5以及第6面中的至少一方露出，而在第3以及第4面(10c、10d)不露出的方式设置。在第1以及第2内部电极(11、12)各自的第3以及第4面(10c、10d)侧的所有端部不存在弯曲部。

Description

层叠型陶瓷电子部件
技术领域
本发明涉及层叠型陶瓷电子部件。本发明尤其涉及具备长方体状的陶瓷烧结体、和在陶瓷烧结体的内部按照相互对置的方式交替地设置的多个第1以及第2内部电极的层叠型陶瓷电子部件。 
背景技术
以往，在便携式电话和笔记本型个人计算机等电子设备中，作为层叠型陶瓷电子部件的代表例，多采用例如层叠陶瓷电容器。 
近年来，层叠陶瓷电容器的小型、大容量化正在不断发展。以往，在采用了铝电解电容器或钽电容器的电源电路等中也使用10～100μF的大容量层叠陶瓷电容器。一般来说，静电电容与相对介电常数、内部电极的对置面积、内部电极的层叠枚数成正比，与电介质层的厚度成反比。因此，为了在所确定的尺寸内得到大的静电电容，想了各种各样的办法。大容量层叠陶瓷电容器，其电介质层的厚度达到1μm以下，对于钛酸钡等的电介质材料要求维持高的结晶性并且将粒子直径微小化到1μm以下。此外，也有内部电极的层叠枚数达到1000层的情况，这种情况要求平滑且覆盖率(coverage)良好的电极。进而，在制造过程中陶瓷层和内部电极被一体地烧结而成为单片构造，但要求减小由于烧结时的膨胀、收缩而产生的内部应力，且没有构造缺陷的构造体。伴随着该情况，例如在下述的专利文献1等中，提出了各种即使对陶瓷生片以及内部电极进行薄层化以及高层叠化，也能够在烧制后防止开裂或脱层(delamination)等缺陷的层叠陶瓷电子部件及其制造方法。 
现有技术文献 
专利文献 
专利文献1：JP特开2003-318060号公报 
发明内容
发明所要解决的课题 
作为将层叠型陶瓷电子部件高功能化的方法之一，可举出对具有高功能的陶瓷材料进行开发的方法。但是，具有高功能的陶瓷材料的开发需要时间和劳力。 
作为将层叠型陶瓷电子部件高功能化的其他方法，可举出对陶瓷层进行薄层化，增大层叠数，并且增大内部电极的对置面积的方法。 
但是，陶瓷层薄、层叠数多、并且内部电极的对置面积大的层叠型陶瓷电子部件存在耐电压性低这样的问题。 
本发明正是鉴于上述问题而提出的，其目的在于，提供一种小型且耐电压性高的层叠型陶瓷电子部件。 
用于解决课题的手段 
本发明者们，专心研究的结果发现，在内部电极的端部所产生的、弯曲部的存在使耐电压性降低，结果做出了本发明。即，在对形成了用于形成内部电极的导体图案的陶瓷生片进行了层叠的情况下，由于生片的层叠位置偏差、与内部电极的密度差、在形成内部电极时的扩散，而如图23所示，在导体图案2的端部形成微小的弯曲部2a。发现了如果产生该弯曲部2a，则由于电场容易集中在弯曲部2a(尤其内侧)，因此层叠型陶瓷电子部件的耐电压性降低。 
本发明相关的层叠型陶瓷电子部件具备长方体状的陶瓷烧结体和多个第1以及第2内部电极。陶瓷烧结体包含陶瓷材料。陶瓷烧结体具有第1以及第2面、第3以及第4面、第5以及第6面。第1以及第2面沿着第1方向和第2方向延伸。第2方向与第1方向垂直。第3以及第4面沿着第3方向和第1方向延伸。第3方向与第1以及第2方向这两者垂直。第5以及第6面沿着第2以及第3方向延伸。多个第1以及第2内部电极按照在陶瓷烧结体的内部互相对置的方式交替地设置。第1以及第2内部电极与第1以及第2面平行。第1以及第2内部电极按照在第3以及第4面中的至少一个面露出，而在第5以及第6面不露出的方式设置。在第1以及第2内部电极各自的第5以及第6面侧的所有端部不存在弯曲部。在第2方向上，多个第1以及第2内部电极各自的两端的位置一致。 
另外，在本发明中，“不存在弯曲部”不仅包括弯曲部的长度为零的情况，而且也包括弯曲部的长度为1μm以下的情况。 
在本发明相关的层叠型陶瓷电子部件的某特定的方面中，上述陶瓷烧结体具有沿着长度方向以及宽度方向延伸的第1、第2主面、沿着宽度方向以及厚度方向延伸的第1、第2端面、和沿着长度方向以及厚度方向延伸的第1、第2侧面，上述第1方向为长度方向，上述第2方向为宽度方向，上述第3方向为厚度方向，上述第1以及第2面为第1以及第2主面，上述第3以及第4面为第1以及第2侧面，上述第5以及第6面为第1以及第2端面。 
本发明相关的层叠型陶瓷电子部件的其他特定的方面中，上述第1方向为长度方向，上述第2方向为厚度方向，上述第3方向为宽度方向，上述第1以及第2面为第1以及第2侧面，上述第3以及第4面为第1以及第2主面，上述第5以及第6面为第1以及第2端面。 
本发明相关的层叠型陶瓷电子部件的另一其他特定的方面中，上述多个第1内部电极在上述第3面露出，第4面侧的端部在第4面不露出，上述多个第2内部电极在上述第4面露出，端部在上述第3面侧不露出。上述多个第1内部电极以及上述多个第2内部电极中的至少一方中，在上述第4面或者上述第3面侧的端部形成厚度比该内部电极的剩余部分的厚度厚的鞍状部。在上述多个第1内部电极的多个鞍状部以及上述第2内部电极的上述多个鞍状部中的至少一方中，该多个鞍状部中的至少一个鞍状部形成为相对于剩余的鞍状部在上述第3方向上不重合。在这种情况下，在制造陶瓷烧结体时，在第1、第2内部电极层叠方向上对未烧制的陶瓷层叠体进行加压，使陶瓷层之间紧贴的情况下，与所有鞍状部重合的情况相比，在陶瓷层叠体中不易产生段差。因此，在烧制后不易产生脱层等。此外，能够提高耐电压性。 
在本发明相关的层叠型陶瓷电子部件的另一其他特定的方面中，位于互相对置的第1以及第2内部电极间的陶瓷层的层厚处于0.3μm～2μm的范围内。此时，如果存在具有多个弯曲点的弯曲部，则耐电压性大幅降低，因此本发明特别有效。 
本发明相关的层叠型陶瓷电子部件的又一其他的特定的方面中，位于 互相对置的第1以及第2内部电极之间的陶瓷层的层厚处于第1以及第2内部电极的厚度的1倍～3倍的范围内。此时，由于如果存在具有多个弯曲点的弯曲部，则耐电压性大幅降低，因此本发明特别有效。 
发明的效果 
本发明中，在第1以及第2内部电极各自的第5以及第6面侧的端部，不存在具有多个弯曲点的弯曲部。因此，即使在使第1以及第2内部电极间的陶瓷层变薄且增多层叠数的情况下，也能抑制耐电压性的降低。因此，能够实现小型化和高耐电压性的并存。 
附图说明
图1为本发明的一实施方式相关的陶瓷电子部件的示意立体图。 
图2为沿图1的II-II线的截面图。 
图3为沿图2的III-III线的截面图。 
图4为沿图2的IV-IV线的截面图。 
图5为沿图1的V-V线的截面的局部放大截面图。 
图6为印刷了导体图案的陶瓷生片的示意平面图。 
图7为陶瓷构件的示意立体图。 
图8为表示在两侧面上形成陶瓷层的工序的示意立体图。 
图9为用于说明第1实施方式的层叠型陶瓷电子部件的变形例的局部放大主视图。 
图10为表示实施例1、比较例1以及比较例2的层叠型陶瓷电子部件中的弯曲部的数目和绝缘破坏电压BDV的图。 
图11为与本发明的其他实施方式相关的陶瓷电子部件的示意立体图。 
图12为图11的线III-III的示意截面图。 
图13为图11的线IV-IV的示意截面图。 
图14为印刷了导体图案的陶瓷生片的示意立体图。 
图15为用于说明形成层叠体的工序的示意主视图。 
图16为陶瓷构件的示意立体图。 
图17为表示在两端面上形成陶瓷层的工序的示意立体图。 
图18为陶瓷烧结体的示意立体图。 
图19为根据实施方式中所记载的方法而作成的层叠型陶瓷电子部件的截面照片。 
图20为与第1变形例相关的陶瓷电子部件的示意截面图。 
图21为与第2变形例相关的陶瓷电子部件的示意截面图。 
图22为图21的线XVI-XVI的示意截面图。 
图23为产生了弯曲部的内部电极的端部的示意放大图。 
具体实施方式
以下，参照附图对本发明的层叠型陶瓷电子部件的具体的实施方式进行说明。但是，本发明的陶瓷电子部件完全不限定于层叠型陶瓷电子部件1以及2。 
(第1实施方式) 
图1为本实施方式相关的陶瓷电子部件的示意立体图。图2为图1的线II-II的示意截面图。图3为图2的线III-III的示意截面图。图4为图2的线IV-IV的示意截面图。图5为沿着图1的线V-V线的部分的局部放大截面图。图6为印刷了导体图案的陶瓷生片的示意平面图。 
如图1所示，本实施方式的层叠型陶瓷电子部件2具备长方体状的陶瓷烧结体10。陶瓷烧结体10具备：第1以及第2主面10a、10b(第1以及第2面)；第1以及第2侧面10c、10d(第3以及第4面)；和第1以及第2端面10e、10f(第5以及第6面)。第1以及第2主面10a、10b(第1以及第2面)沿着长度方向L(第1方向)以及宽度方向W(第2方向)延伸。第1以及第2侧面10c、10d(第3以及第4面)沿着长度方向L(第1方向)以及厚度方向T(第3方向)延伸。第1以及第2端面10e、10f(第5以及第6面)沿着宽度方向W(第2方向)以及厚度方向T(第3方向)延伸。 
陶瓷烧结体10包含陶瓷材料。在本实施方式中，陶瓷烧结体10中除了陶瓷材料以外，还包含Si或玻璃成分等烧制助剂等。作为烧制助剂的玻璃成分的具体例，可举出包含碱金属成分或碱土类金属成分的硅酸盐玻璃、硼酸盐玻璃、硼硅酸玻璃、磷酸盐玻璃等。 
陶瓷材料的种类能够按照层叠型陶瓷电子部件2所要求的功能等而适当选择。 
例如在想要制造的层叠型陶瓷电子部件2为电容器的情况下，可以通过电介质陶瓷形成陶瓷烧结体10。作为电介质陶瓷的具体例，可举出例如BaTiO3、CaTiO3、SrTiO3、CaZrO3等。电介质陶瓷中也可适当添加例如Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物等副成分。 
例如在想要制造的层叠型陶瓷电子部件2为陶瓷压电元件的情况下，可以通过压电陶瓷形成陶瓷烧结体10。作为压电陶瓷的具体例，可举出例如PZT(锆钛酸铅)系陶瓷等。 
例如在想要制造的层叠型陶瓷电子部件2为热敏电阻元件的情况下，可以通过半导体陶瓷形成陶瓷烧结体10。作为半导体陶瓷的具体例，可举出例如尖晶石系陶瓷等。 
例如在想要制造的层叠型陶瓷电子部件2为电感器元件的情况下，可以通过磁性体陶瓷形成陶瓷烧结体10。作为磁性体陶瓷的具体例，可举出例如铁氧体陶瓷等。 
如图2～图5所示，在陶瓷烧结体10的内部，设置有多个第1以及第2内部电极11、12。第1以及第2内部电极11、12分别相对于第1以及第2主面10a、10b平行地设置。第1以及第2内部电极11、12各自的平面形状为矩形。多个第1以及第2内部电极11、12按照在厚度方向T上互相对置的方式交替地配置。即、第1以及第2内部电极11、12按照在厚度方向T上隔着在陶瓷烧结体10中设置了多个的陶瓷层15而对置的方式配置。 
另外，优选陶瓷层15的层厚处于例如0.3μm～2μm的范围内。此外，优选第1以及第2内部电极11、12的厚度处于例如0.2μm～1μm的范围内。优选陶瓷层15的层厚处于第1以及第2内部电极11、12的厚度的1倍～3倍的范围内。 
第1内部电极11在第1端面10e露出，另一方面在第2端面10f、第1以及第2主面10a、10b、第1以及第2侧面10c、10d不露出。另外，第2内部电极12在第2端面10f露出，另一方面在第1端面10e、第1以及第2主面10a、10b、第1以及第2侧面10c、10d不露出。 
在第1端面10e上设置第1外部电极13。第1外部电极13与第1内部电极11连接。另一方面，在第2端面10f上设置第2外部电极14。第2外部电极14与第2内部电极12连接。 
另外，第1以及第2内部电极11、12、第1以及第2外部电极13、14的形成材料只要为导电材料则没有特别限定。第1以及第2内部电极11、12、第1以及第2外部电极13、14能够通过例如Ag、Au、Pt、Pd、Ni、Cr、Al、Cu等金属或包含这些金属中的一种以上的合金来形成。此外，第1以及第2内部电极11、12、第1以及第2外部电极13、14也可通过多个导电膜的层叠体来构成。 
如图2以及图3所示，在陶瓷烧结体10中设置第1以及第2外层部10A、10B、第1以及第2侧间隙(side gap)部10C、10D、和内层部10E。 
第1以及第2外层部10A、10B为在第1以及第2内部电极的对置方向(＝厚度方向T)上，位于比设置有第1以及第2内部电极11、12的部分更靠近外侧的部分。具体地来说，在本实施方式中，第1以及第2外层部10A、10B设置在陶瓷烧结体10的厚度方向T上的两端部。 
第1以及第2侧间隙部10C、10D为在从对置方向(＝厚度方向T)观察时没有设置第1以及第2内部电极11、12的任一个的部分。具体来说，在本实施方式中，第1以及第2侧间隙部10C、10D设置在陶瓷烧结体10的宽度方向W上的两端部。 
内层部10E为陶瓷烧结体10的除去第1以及第2外层部10A、10B、第1以及第2侧间隙部10C、10D后的部分。具体来说，在本实施方式中，设置在陶瓷烧结体10的除去厚度方向T上的两端部和宽度方向W上的两端部后的区域。内层部10E包括在厚度方向T上第1以及第2内部电极11、12相互对置的部分、和从厚度方向T观察时只设置有第1或者第2内部电极11、12的部分。 
在本实施方式中，在采用例如500倍的光学显微镜进行观察的情况下，在第1以及第2内部电极11、12的各自的第1以及第2侧面10c、10d(第3以及第4面)侧的端部也不存在具有多个弯曲点的弯曲部(参照图23)。即如图5中局部放大截面图所示，在多个第1内部电极11以及多个第2内部电极12的各自的上述第1、第2侧面10c、10d侧的端部不存在上述弯曲部。 
接下来，参照图6～图8对本实施方式的层叠型陶瓷电子部件2的制造方法的一例详细地进行说明。 
首先，对图6所示的陶瓷生片20进行成形。陶瓷生片20的成形方法没有特别限定。陶瓷生片20的成形能够通过例如挤压式涂布机(die coater)、凹版式涂布机(gravure coater)、微凹版式涂布机等进行。 
接下来，在陶瓷生片20上形成导体图案21。该导体图案21用于形成第1以及第2内部电极11、12。导体图案21的形成方法没有特别限定。导体图案21能够通过例如丝网印刷法、喷墨法、凹版印刷法等形成。 
接下来，通过对形成了导体图案21的多个陶瓷生片20进行层叠来形成层叠体。具体地来说，首先，在将没有形成导体图案21的陶瓷生片20层叠了多枚之后，将形成有导体图案21的陶瓷生片20在x方向的一侧和另一侧交替地错开来层叠多枚。进而，在其上将没有形成导体图案21的陶瓷生片20层叠多枚而使层叠体完成。在此，在最初和最后进行层叠的、没有形成导体图案21的陶瓷生片20用于形成第1以及第2外层部10A、10B。 
接下来，通过将层叠体沿着图6所示的虚拟切割线L进行切断，从而形成多个图7所示的长方体状的陶瓷构件23。另外，层叠体的切断能够通过切割或压切来进行。此外，也可采用激光器来切断层叠体。 
接下来，如图8所示，在陶瓷构件23的侧面23e、23f上按照覆盖侧面23e、23f的方式形成陶瓷层24、25。该陶瓷层24、25用于形成第1以及第2侧间隙部10C、10D。 
另外，陶瓷层24、25的形成方法并没有特别限定，能够通过丝网印刷法等印刷法、喷墨法、凹版涂布法等涂布法、喷雾法等来进行。 
接下来，对形成了陶瓷层24、25的陶瓷构件23进行烧结。由此，使陶瓷烧结体10完成。 
之后，最终通过形成第1以及第2外部电极13、14来完成层叠型陶瓷电子部件2。另外，第1以及第2外部电极13、14的形成方法并没有特别限定。第1以及第2外部电极13、14也可通过例如在对导电性浆料进行涂敷之后进行烧接来形成。在此情况下，也可在烧制上述陶瓷构件23之前涂敷导电性浆料，并在烧制的同时形成第1以及第2外部电极13、14。此外，第1以及第2外部电极13、14也可通过例如镀敷等形成。 
(实验例) 
对上述实施方式的层叠型陶瓷电子部件2具体地进行制作并进行了评价。作为层叠型陶瓷电子部件，在以下的条件下制作了层叠陶瓷电容器。 
长度方向尺寸＝1.02mm、宽度方向尺寸＝0.53mm、厚度方向尺寸＝0.53mm。侧间隙部的宽度＝0.05mm。末端间隙部(end gap)的尺寸＝0.09mm。另外，末端间隙部的尺寸是指内部电极的前端、即沿着上述长度方向L的内部电极11、12的前端，与该前端没有露出的第1或者第2端面10e、10f之间的尺寸。在第1、第2内部电极11、12之间夹着的陶瓷层的厚度＝1.1μm。外侧陶瓷层的厚度＝0.05mm。另外，外侧陶瓷层是指位于第1、第2内部电极相重合的部分的外侧的外层陶瓷层。内部电极厚度＝0.6μm。内部电极层叠枚数＝220枚。 
作为实施例1，按照上述实施方式，准备了在形成陶瓷层之后形成侧间隙部而成的层叠型陶瓷电子部件2。另外，在按压未加工的层叠体时，采用了在模具和层叠体之间配置弹性体的橡胶压制法(rubber pressing)。 
为了比较，准备了以下的第1、第2比较例。 
在第1比较例中，没有通过后加工来形成侧间隙部，而按照现有的方法，在对母陶瓷层叠体进行切割之后，按照使内部电极图案在侧面不露出的方式得到各个层叠型陶瓷电子部件单位的层叠体。除此之外，与实施例1相同。在对未加工的层叠体进行按压时，与实施例1同样采用了橡胶压制法。 
比较例2：与比较例1同样地得到了未加工的层叠体。不过，在对未加工的层叠体进行按压时，采用了使模具和层叠体直接紧贴的刚体压制法。除此之外，与比较例1相同。 
1)从陶瓷烧结体10的一个端面10e侧开始对如上述那样准备的实施例1、比较例1以及比较例2的各层叠型陶瓷电子部件进行了研磨，当开始能够看到内部电极11、12时停止了研磨。之后，通过光学显微镜来确认在内部电极11、12的宽度方向两端是否有上述的弯曲部。 
2)此外，另外从另一个端面10f侧开始对陶瓷烧结体10进行研磨，当开始能够看到第1、第2内部电极11、12时停止了研磨。之后，通过光学显微镜来确认在内部电极的宽度方向两端是否存在弯曲部。 
3)进而，从上述一个端面10e侧开始到陶瓷烧结体10的长度方向中央为止进行研磨。通过光学显微镜来确认在第1、第2内部电极11、12的宽度方向两端是否存在弯曲部。 
即通过上述1)～3)的方法，在陶瓷烧结体的三个位置的沿着WT方向的端面上对有无弯曲部进行了确认。 
另外，如果在研磨面残存有杂质或通过研磨而被延长的内部电极部分，则存在与弯曲部混淆的可能性。因此，对研磨面实施离子研磨(ion milling)处理，除去杂质或通过研磨而被延长的内部电极部分，并如上述那样确认有无弯曲部。 
作为光学显微镜，采用尼康公司制的、MEASURESCOPE MM-10(倍率500倍、精度±0.1μm)。 
如上述那样，求得采用三种方法观察并识别出的弯曲部的总数。即，由于内部电极层叠数为220，因此假设在所有的内部电极的宽度方向两端存在弯曲部的情况下，则存在440个弯曲部。 
此外，准备上述实施例1、比较例1以及比较例2的各层叠型陶瓷电子部件30个，进行了BDV(绝缘破坏电压)试验。即，对层叠型陶瓷电子部件在100V/秒的条件下施加直流电压，并测定了BDV。 
图10表示如上述那样求得的弯曲部的数目和BDV试验的结果。 
根据图10可知，在实施例1中，BDV高达120V左右，此外弯曲部的数目每440个大致为0。与此相对，在比较例1中，弯曲部的数目为约40左右，BDV为约80V。进而，在比较例2中，弯曲部的数目平均每440个高达约220，BDV也低到约50V左右。 
因此，可知，在几乎不存在弯曲部的实施例1中，由于不存在弯曲部，从而耐电压性被大幅度提高。 
(变形例) 
图9为用于说明第1实施方式的层叠型陶瓷电子部件2的变形例的局部放大主视图。本变形例中，在多个第1内部电极11的前端形成鞍状部11a。这种鞍状部11a在通过导电浆料的印刷形成内部电极时，在内部电极端缘部分产生。 
鞍状部11a的厚度比内部电极11的剩余部分11b的厚度厚。 
因此，如果鞍状部11a存在于在厚度方向上相重合的位置，则在烧制前，在厚度方向上对未加工的层叠体进行了加压的情况下，存在鞍状部11a的两侧的陶瓷层即陶瓷生片间的紧贴性降低的可能性。此外，通过加压所施加的力在鞍状部11a彼此相重合的部分和不存在鞍状部11a的部分有较大的差异。因此，在烧制后的陶瓷烧结体中存在产生脱层的可能性。 
如上那样，在至少一个鞍状部11a1与剩余的鞍状部11a在上述长度方向上错开的情况下，不仅能抑制脱层，而且也能够缩短和与鞍状部相邻的连接到不同电位的内部电极之间的距离。因此，也能够提高耐电压特性。 
因此，即使在使第1以及第2内部电极11、12间的陶瓷层15变薄，且增多层叠数的情况下，也能够抑制耐电压性的降低。具体地来说，通过使具有多个弯曲点的弯曲部不存在(即，使弯曲部的长度实质上为零(1μm以下))，从而能够实现高的绝缘破坏电压(BDV)和长的平均故障寿命(MTTF)。因此，能够实现小型及高性能、和较高的耐电压性以及可靠性的并存。另外，如果存在弯曲部则BDV降低、MTTF变短的原因在于，在位于弯曲部和与弯曲部相邻的内部电极之间的陶瓷层上局部地形成薄的部分，电场在该部分集中。 
与此相对，在本变形例中，如图9所示，至少一个内部电极11的鞍状部11a1按照与其他的鞍状部11a在厚度方向上不重合的方式配置。换句话说，在本发明中的第3方向上，至少一个鞍状部11a1与其他的鞍状部11a错开。在假设鞍状部11a1和鞍状部11a这两点之间的距离为P的情况下，优选该错开量为鞍状部11a的上述长度方向尺寸S的1/2以上。更优选P为尺寸S以上。 
此外，更优选多个第1内部电极11的多个鞍状部11a全部按照在上述厚度方向上不重合的方式被配置。 
此外，尺寸S优选为100～200μm。尺寸P优选为20～40μm。鞍状部11a1中从内部电极11突出的部分的厚度优选相对于内部电极11的厚度(没有鞍的部分)为10％以上。 
此外，在图9中，对多个第1内部电极11进行了说明，但在多个第2内部电极12中同样地优选多个鞍状部中的至少一个鞍状部在上述长度方向上与剩余的鞍状部错开。由此，同样地能够在第2内部电极的前端侧抑制陶瓷烧结体的脱层。
另外，在上述多个第1内部电极11以及多个第2内部电极12中的至少一方，如上所述那样按照至少一个鞍状部与剩余的鞍状部在厚度方向上不重合的方式配置即可。 
另外，在本实施方式中，由于在沿着宽度方向W的内部电极两端部几乎不产生鞍状部，因此在宽度方向W上不需要将内部电极错开。因此，能使宽度方向W上的内部电极的对置面积变得最大，在大容量化方面出色。 
(第2实施方式) 
图11为本实施方式的陶瓷电子部件的示意立体图。图12为图11的线III-III的示意截面图。图13为图11的线IV-IV的示意截面图。 
如图11所示，本实施方式的层叠型陶瓷电子部件1具备长方体状的陶瓷烧结体10。陶瓷烧结体10具备：第1以及第2主面10a、10b；第1以及第2侧面10c、10d；第1以及第2端面10e、10f。第1以及第2主面10a、10b沿着长度方向L以及宽度方向W延伸。第1以及第2侧面10c、10d沿着长度方向L以及厚度方向T延伸。第1以及第2端面10e、10f沿着宽度方向W以及厚度方向T延伸。本实施方式中，第1以及第2侧面10c、10d相当于第1以及第2面。第1以及第2主面10a、10b相当于第3以及第4面。第1以及第2端面10e、10f相当于第5以及第6面。长度方向L相当于第1方向。厚度方向T相当于第2方向。宽度方向W相当于第3方向。 
陶瓷烧结体10由与第1实施方式的陶瓷烧结体10相同的材料构成。 
如图12以及图13所示，在陶瓷烧结体10的内部设置有多个第1以及第2内部电极11、12。多个第1以及第2内部电极11、12在宽度方向W上按照隔着陶瓷层15而互相对置的方式交替地被配置。第1以及第2内部电极11、12分别相对于第1以及第2侧面10c、10d平行地设置。第1以及第2内部电极11、12各自的平面形状为矩形。 
另外，陶瓷层15的层厚优选处于例如0.3μm～2μm的范围内。此外， 第1以及第2内部电极11、12的厚度优选处于例如0.2μm～1μm的范围内。陶瓷层15的层厚优选处于第1以及第2内部电极11、12的厚度的1倍～3倍的范围内。 
第1内部电极11在第1主面10a(第3面)露出，另一方面在第2主面10b(第4面)、第1以及第2侧面10c、10d(第1以及第2面)、第1以及第2端面10e、10f(第5以及第6面)不露出。另外，第2内部电极12在第2主面10b(第4面)露出，另一方面在第1主面10a(第3面)、第1以及第2侧面10c、10d(第1以及第2面)、第1以及第2端面10e、10f(第5以及第6面)不露出。 
在第1主面10a上设置有第1外部电极13。第1外部电极13与第1内部电极11连接。另一方面，第2主面10b上设置有第2外部电极14。第2外部电极14与第2内部电极12连接。 
另外，第1以及第2内部电极11、12、第1以及第2外部电极13、14能够通过与第1实施方式相同的材料形成。 
如图12以及图13所示，在陶瓷烧结体10中设置有第1以及第2外层部10A、10B、第1以及第2侧间隙部10C、10D、和内层部10E。 
第1以及第2外层部10A、10B为在第1以及第2内部电极的对置方向(＝宽度方向W)上位于比设置有第1以及第2内部电极的部分更靠外侧的部分。具体地来说，在本实施方式中，第1以及第2外层部10A、10B设置在陶瓷烧结体10的宽度方向W上的两端部。 
第1以及第2侧间隙部10C、10D为在从对置方向(＝宽度方向W)观察时没有设置第1以及第2内部电极11、12的任一个的部分。具体地来说，在本实施方式中，第1以及第2侧间隙部10C、10D被设置在陶瓷烧结体10的长度方向L上的两端部。 
内层部10E为陶瓷烧结体10的除去第1以及第2外层部10A、10B、第1以及第2侧间隙部10C、10D之后的部分。具体地来说，在本实施方式中，设置在陶瓷烧结体10的除了长度方向L上的两端部和宽度方向W上的两端部的区域。内层部10E中包括在宽度方向W上第1以及第2内部电极11、12相互对置的部分、和从宽度方向W观察时只设置有第1或者第2内部电极11、12的部分。 
在本实施方式中，即使在以例如500倍的光学显微镜进行了观察的情况下，在第1以及第2内部电极11、12的各自的第1以及第2端面10e、10f(第5以及第6面)侧的端部也不存在具有多个弯曲点的弯曲部(参照图23)。因此，即使在使第1以及第2内部电极11、12间的陶瓷层15变薄，且使层叠数变多的情况下，也能抑制耐电压性的降低。具体地来说，通过使得不存在具有多个弯曲点的弯曲部(即，使弯曲部的长度实质上为零(1μm以下))，从而能够实现高的绝缘破坏电压(BDV)和长的平均故障寿命(MTTF)。因此，能够实现小型以及高性能、和较高的耐电压性以及可靠性的并存。另外，如果存在弯曲部则BDV降低、MTTF变短的原因在于，在位于弯曲部和与弯曲部相邻的内部电极之间的陶瓷层上局部地形成薄的部分，电场集中到该部分。 
接下来，参照图14～图18，对本实施方式的层叠型陶瓷电子部件1的制造方法的一个例子详细地进行说明。 
首先，对图14所示的陶瓷生片20进行成形。陶瓷生片20的成形方法没有特别限定。陶瓷生片20的成形能够通过例如挤压式涂布机、凹版式涂布机、微凹版式涂布机等进行。 
接下来，在陶瓷生片20上形成沿着第1方向x互相平行地延伸的多个线状的导体图案21。该导体图案21用于形成第1以及第2内部电极11、12。导体图案21的形成方法没有特别限定。导体图案21能够通过例如丝网印刷法、喷墨法、凹版印刷法等形成。 
接下来，如图15所示，形成层叠体22。具体地来说，首先，在将没有形成导体图案21的陶瓷生片20层叠多枚之后，将形成有导体图案21的陶瓷生片20在与第1方向x正交的第2方向y的一侧y1和另一侧y2交替地错开而层叠多枚。进而，在其上将没有形成导体图案21的陶瓷生片20层叠多枚来使层叠体22完成。 
接下来，通过静液压制法(hydrostatic pressing)等在层叠方向z上对所得到的层叠体22进行按压。 
接下来，通过将按压后的层叠体22沿着第1方向x以及第2方向y切断，从而形成多个图16所示的长方体状的陶瓷构件23。另外，层叠体22的切断能够通过切割或压切来进行。此外，也可采用激光器来切断层叠体22。尤其优选通过切割或者激光器来切断层叠体22。这是因为在切断时对层叠体22不易施加应力，不易产生弯曲部的缘故。 
接下来，如图17所示，在陶瓷构件23的端面23e、23f上按照覆盖端面23e、23f的方式形成陶瓷层24、25。该陶瓷层24、25用于形成第1以及第2侧间隙部10C、10D。 
另外，陶瓷层24、25的形成方法没有特别限定，能够通过丝网印刷法等印刷法、喷墨法、凹版涂布法等涂布法、喷雾法等进行。 
接下来，对形成了陶瓷层24、25的陶瓷构件23进行烧结。由此，完成图18所示的陶瓷烧结体10。 
之后，最终通过形成第1以及第2外部电极13、14，完成图11～13所示的层叠型陶瓷电子部件1。另外，第1以及第2外部电极13、14的形成方法没有特别限定。第1以及第2外部电极13、14也可通过例如在涂敷了导电性浆料之后进行烧接而形成。在此情况下，也可在烧制上述陶瓷构件23前涂敷导电性浆料，并在烧制的同时形成第1以及第2外部电极13、14。此外，第1以及第2外部电极13、14也可通过例如镀敷等形成。 
在上述制造方法中，导体图案21被形成为条纹状，在切断层叠体22时，通过切断导体图案21，从而形成第1以及第2内部电极11、12的厚度方向T上的两端部。因此，如图19所示，在第1以及第2内部电极11、12的厚度方向T上的两端部不产生具有多个弯曲点的弯曲部。另外，图19为通过上述制造方法所制造的层叠型陶瓷电子部件1的一部分的截面照片。在图19所示的照片中，拍摄了在图19中沿着横方向延伸的多个内部电极。 
另外，第1内部电极11的厚度方向T上的第2外部电极14侧端部(参照图12)、和第2内部电极12的厚度方向T上的第1外部电极13侧端部没有通过切断而形成。但是，例如在陶瓷生片20的层叠工序中，即使在图15所示的y方向上产生陶瓷生片20的层叠位置偏离，只要不产生非常大的位置偏离，则在上下设置大致相同厚度的陶瓷生片20以及导体图案21。因此，在第1内部电极11的厚度方向T上的第2外部电极14侧端部(参照图12)、和第2内部电极12的厚度方向T上的第1外部电极13侧端部不易产生具有多个弯曲点的弯曲部。 
另外，使弯曲部不产生的方法不特别限定于上述制造方法。例如通过以非常高的位置精度层叠陶瓷生片20，也能够抑制弯曲部的产生。 
另外，如上述制造方法那样，在陶瓷生片20上印刷了导体图案21的情况下，例如，如JP特开2006-335045号公报所记载的那样，存在在导体图案21的端部形成厚度比其他部分厚的所谓鞍状部的情况。因此，例如，如果导体图案的鞍状部在层叠方向上重叠，则在按压等时对鞍状部相重叠的区域施加较大的应力。因此，在按压等时，存在导体图案21发生了变形，没有形成期望的形状的内部电极11、12的情况。此外，还存在在烧制等时发生开裂的情况。 
但是，在宽度方向W(层叠方向)上重叠的第1以及第2内部电极11、12的长度方向L上的端部通过切断导体图案21而形成。因此，在第1以及第2内部电极11、12的长度方向L上的端部没有形成鞍状部。因此，能够有效地抑制烧制等时的开裂的产生。此外，容易得到期望的形状尺寸的第1以及第2内部电极11、12。 
与此相对，在第1以及第2内部电极11、12的厚度方向T上的端部存在形成鞍状部的可能性。但是，第1内部电极11的厚度方向T上的端部、和第2内部电极12的厚度方向T上的端部在宽度方向W(层叠方向)上不重叠。因此，即使在第1以及第2内部电极11、12的厚度方向T的端部形成了鞍状部，也不易在烧制等时产生开裂。此外，容易得到期望的形状尺寸的第1以及第2内部电极11、12。 
但是，例如如图20所示，更优选至少使在层叠方向(宽度方向W)上接近的第1或者第2内部电极11、12的在与层叠方向正交的方向T上的端部所形成的鞍状部11a、12a的位置，在方向T上不同。这样一来，即使在产生了鞍状部11a、12a的情况下，由于鞍状部11a、12a的位置在层叠方向上不重叠，因此大的应力也难以集中在设置有鞍状部11a、12a的区域。因此，能够抑制开裂的产生，并且能够容易地形成期望的形状尺寸的第1以及第2内部电极11、12。 
此外，鞍11a、12a的方向T上的端部成为朝向外侧而宽度方向W上的宽度变窄的形状。因此，例如与鞍11a、12a的沿着方向T的端部的截面形状为矩形的情况比较，也得到不易产生陶瓷层15的剥离的效果。 
另外，鞍状部11a、12a未必需要从方向T观察时完全不重叠。例如，鞍状部11a、12a也可按照从方向T观察时厚度最厚的部分的位置不同的方式进行设置。 
在上述实施方式中，对第1以及第2内部电极11、12与第1以及第2侧面10c、10d相平行，并且第1内部电极11被引出到第1主面10a，另一方面第2内部电极12被引出到第2主面10b的例子进行了说明。但是，在本发明中，第1以及第2内部电极的配置并不限定于上述配置。 
例如第1以及第2内部电极也可与第1以及第2主面或者第1以及第2端面相平行地形成。 
图21为第2变形例相关的陶瓷电子部件的示意截面图。图22为第2变形例相关的陶瓷电子部件的图21的线XVI-XVI的示意截面图。如图21所示，在本变形例中，第1以及第2内部电极11、12形成为与第1以及第2主面10a、10b相平行。第1内部电极11被引出到第1端面10e，与形成于第1端面10e上的第1外部电极13相连接。第2内部电极12被引出到第2端面10f，与形成于第2端面10f上的第2外部电极14相连接。本变形例中，侧间隙部10C、10D位于陶瓷烧结体10的第1、第2侧面10c、10d侧的端部。 
符号的说明 
1、2...层叠型陶瓷电子部件 
10...陶瓷烧结体 
10A、10B…外层部 
10C、10D...侧间隙部 
10E…内层部 
10a…第1主面 
10b…第2主面 
10c…第1侧面 
10d…第2侧面 
10e…第1端面 
10f…第2端面 
11…第1内部电极 
11a、11a1...鞍状部 
12…第2内部电极 
12a...鞍状部 
13…第1外部电极 
14…第2外部电极 
15...陶瓷层 
20...陶瓷生片 
21...导体图案 
22…层叠体 
23...陶瓷构件 
23e、23f...陶瓷构件的端面 
24、25...陶瓷层 

Claims (5)

1.一种层叠型陶瓷电子部件，具备：
长方体状的陶瓷烧结体，该陶瓷烧结体具有沿着第1方向和与上述第1方向垂直的第2方向延伸的第1面以及第2面、沿着与上述第1方向以及第2方向这两个方向垂直的第3方向和上述第1方向延伸的第3面以及第4面、和沿着上述第2方向以及第3方向延伸的第5面以及第6面；以及
多个第1内部电极以及第2内部电极，该第1内部电极以及第2内部电极在上述陶瓷烧结体的内部按照互相对置的方式交替地设置，
上述第1内部电极以及第2内部电极，按照与上述第1面以及第2面平行，并且在上述第3面或者第4面露出，另一方面在上述第5面以及第6面不露出的方式设置，
在上述第1内部电极以及第2内部电极各自的上述第5面以及第6面侧的所有端部不存在弯曲部，
上述多个第1内部电极在上述第3面露出，第4面侧的端部在第4面不露出，上述多个第2内部电极在上述第4面露出，在上述第3面侧端部不露出，
在上述多个第1内部电极以及上述多个第2内部电极中的至少一方中，在上述第4面侧的端部或者上述第3面侧的端部形成厚度比该内部电极的剩余部分厚的鞍状部，
在上述多个第1内部电极的多个鞍状部以及上述第2内部电极的上述多个鞍状部的至少一方中，该多个鞍状部中的至少一个鞍状部按照相对于剩余的鞍状部在上述第3方向上不重合的方式形成。
2.根据权利要求1所述的层叠型陶瓷电子部件，其中，
上述陶瓷烧结体具有：沿着长度方向以及宽度方向延伸的第1主面、第2主面；沿着宽度方向以及厚度方向延伸的第1端面、第2端面；和沿着长度方向以及厚度方向延伸的第1侧面、第2侧面，
上述第1方向为长度方向，上述第2方向为宽度方向，上述第3方向为厚度方向，上述第1面以及第2面为第1主面以及第2主面，上述第3面以及第4面为第1侧面以及第2侧面，上述第5面以及第6面为第1端面以及第2端面。
3.根据权利要求1所述的层叠型陶瓷电子部件，其中，
上述第1方向为长度方向，上述第2方向为厚度方向，上述第3方向为宽度方向，上述第1面以及第2面为第1侧面以及第2侧面，上述第3面以及第4面为第1主面以及第2主面，上述第5面以及第6面为第1端面以及第2端面。
4.根据权利要求1所述的层叠型陶瓷电子部件，其中，
位于互相对置的上述第1内部电极以及第2内部电极之间的陶瓷层的层厚处于0.3μm～2μm的范围内。
5.根据权利要求1或2所述的层叠型陶瓷电子部件，其中，
位于互相对置的上述第1内部电极以及第2内部电极之间的陶瓷层的层厚处于上述第1内部电极以及第2内部电极的厚度的1倍～3倍的范围内。
CN201080056002.2A 2009-12-11 2010-12-10 层叠型陶瓷电子部件 Active CN102652343B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009281681 2009-12-11
JP2009-281681 2009-12-11
PCT/JP2010/072215 WO2011071143A1 (ja) 2009-12-11 2010-12-10 積層型セラミック電子部品

Publications (2)

Publication Number Publication Date
CN102652343A CN102652343A (zh) 2012-08-29
CN102652343B true CN102652343B (zh) 2014-07-23

Family

ID=44145686

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080056002.2A Active CN102652343B (zh) 2009-12-11 2010-12-10 层叠型陶瓷电子部件

Country Status (5)

Country Link
US (1) US8773839B2 (zh)
JP (1) JP5246347B2 (zh)
KR (1) KR101379874B1 (zh)
CN (1) CN102652343B (zh)
WO (1) WO2011071143A1 (zh)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5919009B2 (ja) * 2012-02-03 2016-05-18 太陽誘電株式会社 ポーラスコンデンサ及びその製造方法
JP5590054B2 (ja) * 2012-02-07 2014-09-17 株式会社村田製作所 積層セラミック電子部品の製造方法
JP2013165211A (ja) * 2012-02-13 2013-08-22 Murata Mfg Co Ltd 積層セラミックコンデンサの製造方法及び積層セラミックコンデンサ
JP5729349B2 (ja) 2012-04-24 2015-06-03 株式会社村田製作所 セラミック電子部品
CN104380402A (zh) * 2012-07-20 2015-02-25 株式会社村田制作所 层叠线圈部件的制造方法
JP5900449B2 (ja) * 2012-12-28 2016-04-06 株式会社村田製作所 セラミック電子部品の製造方法及びセラミック電子部品
JP2015088640A (ja) 2013-10-31 2015-05-07 株式会社村田製作所 複合シート及び積層セラミック電子部品及びその製造方法
KR101545410B1 (ko) * 2013-12-31 2015-08-21 현대모비스 주식회사 커패시터 모듈, 이의 제조 방법 및 이를 적용한 차량용 인버터
US9496085B2 (en) 2014-01-03 2016-11-15 Hamilton Sundstrand Corporation Method of manufacturing an inductor coil
JP6317119B2 (ja) * 2014-01-28 2018-04-25 京セラ株式会社 積層型電子部品
JP2015153764A (ja) * 2014-02-10 2015-08-24 株式会社村田製作所 積層セラミックコンデンサ、積層セラミックコンデンサ連及び積層セラミックコンデンサの実装構造体
KR20160004655A (ko) * 2014-07-03 2016-01-13 삼성전기주식회사 적층 세라믹 커패시터 및 적층 세라믹 커패시터의 실장 기판
JP2014212350A (ja) * 2014-08-13 2014-11-13 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014212351A (ja) * 2014-08-13 2014-11-13 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014212349A (ja) * 2014-08-13 2014-11-13 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
JP2014220529A (ja) * 2014-08-13 2014-11-20 株式会社村田製作所 積層セラミックコンデンサ、これを含む積層セラミックコンデンサ連、および、積層セラミックコンデンサの実装体
KR101642636B1 (ko) * 2015-01-05 2016-07-25 삼성전기주식회사 적층 세라믹 전자부품 및 적층 세라믹 전자부품의 실장기판
JP6841716B2 (ja) * 2017-04-27 2021-03-10 太陽誘電株式会社 積層セラミックコンデンサおよびその製造方法
CN111344892B (zh) * 2017-11-13 2023-05-05 株式会社村田制作所 层叠型全固体电池
JP7028416B2 (ja) 2018-05-25 2022-03-02 太陽誘電株式会社 積層セラミック電子部品
JP7183051B2 (ja) * 2019-01-22 2022-12-05 太陽誘電株式会社 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP2020184593A (ja) 2019-05-09 2020-11-12 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP2020202220A (ja) * 2019-06-07 2020-12-17 株式会社村田製作所 積層セラミック電子部品
JP7192996B2 (ja) * 2019-08-06 2022-12-20 株式会社村田製作所 蓄電デバイス
JP2021052132A (ja) * 2019-09-26 2021-04-01 太陽誘電株式会社 積層セラミック電子部品及び積層セラミック電子部品の製造方法
JP2022034315A (ja) 2020-08-18 2022-03-03 株式会社村田製作所 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JP2023095018A (ja) * 2021-12-24 2023-07-06 太陽誘電株式会社 積層セラミック電子部品

Family Cites Families (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59222917A (ja) 1983-06-02 1984-12-14 松下電器産業株式会社 積層セラミツクコンデンサの製造方法
JPS60124813A (ja) 1983-12-09 1985-07-03 東北金属工業株式会社 積層セラミックコンデンサの製造方法
JPS6115315A (ja) 1984-07-02 1986-01-23 日本電気株式会社 積層セラミツクコンデンサの製造方法
JPS61237413A (ja) 1985-04-12 1986-10-22 株式会社村田製作所 積層セラミツクコンデンサの製造方法
JPS61248413A (ja) 1985-04-25 1986-11-05 株式会社村田製作所 積層セラミツクコンデンサの製造方法
JP2599478B2 (ja) 1990-02-20 1997-04-09 松下電器産業株式会社 チップ型電子部品
JPH03241813A (ja) 1990-02-20 1991-10-29 Matsushita Electric Ind Co Ltd チップ型電子部品の外装方法
JPH05175073A (ja) * 1991-12-25 1993-07-13 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサの製造方法
JPH0613259A (ja) 1992-06-26 1994-01-21 Tokin Corp 積層セラミックコンデンサとその製造方法
JPH06349669A (ja) 1993-06-14 1994-12-22 Murata Mfg Co Ltd 積層コンデンサの製造方法
JP3047708B2 (ja) 1993-10-20 2000-06-05 株式会社村田製作所 セラミック積層電子部品の製造方法
JPH07263271A (ja) * 1994-03-17 1995-10-13 Marcon Electron Co Ltd 積層セラミック部品の製造方法
JPH09153433A (ja) 1995-12-01 1997-06-10 Taiyo Yuden Co Ltd 積層電子部品の製造方法
JP3307270B2 (ja) 1997-05-07 2002-07-24 株式会社村田製作所 積層型電子部品の製造方法
JP2002029835A (ja) * 2000-07-13 2002-01-29 Matsushita Electric Ind Co Ltd 誘電体磁器組成物とこれを用いた積層セラミックコンデンサとその製造方法
JP2003318060A (ja) 2002-04-23 2003-11-07 Kyocera Corp 積層型電子部品の製法
JP2004179349A (ja) * 2002-11-26 2004-06-24 Kyocera Corp 積層型電子部品およびその製法
JP3883528B2 (ja) * 2003-08-19 2007-02-21 Ｔｄｋ株式会社 電子部品
JP2005136131A (ja) 2003-10-30 2005-05-26 Tdk Corp 積層コンデンサ
KR100587006B1 (ko) * 2004-12-23 2006-06-08 삼성전기주식회사 적층형 칩 커패시터 및 그 제조 방법
EP2034496B1 (en) * 2006-06-28 2013-10-23 Murata Manufacturing Co. Ltd. Ceramic electronic component and method for manufacturing same
US8310804B2 (en) * 2007-05-22 2012-11-13 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor
US7808770B2 (en) * 2007-06-27 2010-10-05 Murata Manufacturing Co., Ltd. Monolithic ceramic capacitor
JP5211970B2 (ja) * 2008-09-17 2013-06-12 株式会社村田製作所 セラミック電子部品の製造方法
JP5332475B2 (ja) 2008-10-03 2013-11-06 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5304159B2 (ja) 2008-10-08 2013-10-02 株式会社村田製作所 積層セラミックコンデンサの製造方法
JP5332480B2 (ja) 2008-10-08 2013-11-06 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
JP5045649B2 (ja) * 2008-11-17 2012-10-10 株式会社村田製作所 セラミックコンデンサ及びそれを備えた電子部品
JP5751080B2 (ja) 2010-09-28 2015-07-22 株式会社村田製作所 積層セラミック電子部品
JP5532027B2 (ja) 2010-09-28 2014-06-25 株式会社村田製作所 積層セラミック電子部品およびその製造方法

Also Published As

Publication number Publication date
JPWO2011071143A1 (ja) 2013-04-22
KR101379874B1 (ko) 2014-04-01
US8773839B2 (en) 2014-07-08
JP5246347B2 (ja) 2013-07-24
KR20120080652A (ko) 2012-07-17
WO2011071143A1 (ja) 2011-06-16
CN102652343A (zh) 2012-08-29
US20120250220A1 (en) 2012-10-04

Similar Documents

Publication Publication Date Title
CN102652343B (zh) 层叠型陶瓷电子部件
JP5362033B2 (ja) 積層型セラミックコンデンサ
CN102640239B (zh) 层叠型陶瓷电子部件
JP6852253B2 (ja) 積層セラミック電子部品及びその製造方法
US11610736B2 (en) Electronic component
KR102044370B1 (ko) 적층 세라믹 콘덴서 및 그 실장 구조체
JP3527899B2 (ja) 積層型電子部品およびその製法
CN103247442B (zh) 层叠陶瓷电子部件的制造方法
CN103247441A (zh) 层叠陶瓷电容器的制造方法及层叠陶瓷电容器
JP2016189423A (ja) 積層セラミックコンデンサ
CN105914038A (zh) 层叠电容器以及其制造方法
JP2005259772A (ja) 積層セラミックコンデンサ
JP2020053577A (ja) 電子部品
JP2021073742A (ja) 積層セラミック電子部品及びその製造方法
CN116153666A (zh) 多层陶瓷电容器及其制造方法
JP2011124540A (ja) 積層セラミックキャパシタ及びその製造方法
JP2022105470A (ja) 積層型電子部品
JP2021086972A (ja) 積層セラミックコンデンサ
CN109155196B (zh) 层叠型电容器
KR20190121138A (ko) 적층 세라믹 전자부품의 제조방법
JP2018056292A (ja) 積層型電子部品
CN216353807U (zh) 层叠陶瓷电容器
JP2003229324A (ja) 積層セラミックコンデンサおよびその製造方法
JP2011124429A (ja) セラミック電子部品
JP2019204902A (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant