CN111599593B - 多层电容器及其制造方法 - Google Patents

多层电容器及其制造方法 Download PDF

Info

Publication number
CN111599593B
CN111599593B CN201911099458.6A CN201911099458A CN111599593B CN 111599593 B CN111599593 B CN 111599593B CN 201911099458 A CN201911099458 A CN 201911099458A CN 111599593 B CN111599593 B CN 111599593B
Authority
CN
China
Prior art keywords
stacked
stacking
internal electrodes
unit
multilayer capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201911099458.6A
Other languages
English (en)
Other versions
CN111599593A (zh
Inventor
权容一
朴庭兑
朱镇卿
宋河中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020190047167A external-priority patent/KR102537288B1/ko
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN111599593A publication Critical patent/CN111599593A/zh
Application granted granted Critical
Publication of CN111599593B publication Critical patent/CN111599593B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/38Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385Single unit multiple capacitors, e.g. dual capacitor in one coil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

本公开提供一种多层电容器及其制造方法,所述多层电容器包括:电容器主体,通过在介电层的堆叠方向上将两个或更多个堆叠单元呈排放置而形成,每个堆叠单元包括多个介电层以及交替设置的多个第一内电极和多个第二内电极,且所述介电层介于所述第一内电极和所述第二内电极之间;以及第一外电极和第二外电极,设置在所述电容器主体上以分别电连接到所述第一内电极和所述第二内电极,并且在所述电容器主体中,相邻的堆叠单元设置为使具有类似密度的表面彼此相邻。

Description

多层电容器及其制造方法
本申请要求于2019年2月20日在韩国知识产权局提交的第10-2019-0019696号和于2019年4月23日在韩国知识产权局提交的第10-2019-0047167号韩国专利申请的优先权的权益,所述韩国专利申请的公开内容通过引用全部被包含于此。
技术领域
本公开涉及一种多层电容器及其制造方法。
背景技术
无源组件中,诸如多层陶瓷电容器(MLCC)的多层电容器用于控制电路上的电信号。
多层电容器的主要作用在于在电极中累积电荷,并且用作阻挡直流(DC)信号并传递交流(AC)信号的滤波器。
换句话说,多层电容器可通过旁通和去除来自电力线的AC噪声来使集成电路(IC)操作稳定。
最近,随着诸如第五代(5G)系统、电子产品、服务器等的技术的发展,在该领域中对多层电容器的需求也在增加。
作为示例,在5G移动电话的情况下,与目前在使用中的4G电话相比,预计多层电容器的使用将增加两倍或三倍。
多层电容器的一个特征是击穿电压(BDV)特征。
BDV指的是当施加到多层电容器的电压增大时发生陶瓷的介电击穿的电压。已知这种介电击穿是由于因在电介质的局部纤薄部分中的漏电流引起的温度突然升高而发生的。
详细地,如果电容器变形为具有不规则的形状,同时堆叠在电容器主体中的内电极的层厚度或端部的形状由于介电层与内电极之间的高度差而不均匀,则它可能易受介电击穿的影响。
此外,在介电层与内电极之间的高度差的总和大的高度堆叠的多层电容器的情况下,这种变形更加显著。
最近,在基于服务器的产品的情况下,具有800至1500层的高度堆叠的内电极用于实现高的电容,因此该变形可能成为严重的问题。
发明内容
本公开的一方面在于提供一种能够减小整个电容器主体中的内电极的厚度偏差和介电层的厚度偏差以及内电极的端部弯曲的多层电容器及其制造方法。
根据本公开的一方面,一种多层电容器包括:电容器主体,通过在介电层的堆叠方向上将两个或更多个堆叠单元呈排放置而形成,每个堆叠单元包括多个介电层以及交替设置的多个第一内电极和多个第二内电极,且所述介电层介于所述第一内电极和所述第二内电极之间;以及第一外电极和第二外电极,设置在所述电容器主体上以分别电连接到所述第一内电极和所述第二内电极。在所述电容器主体中,相邻的堆叠单元设置为使对应于高密度部的表面彼此相对或者使对应于低密度部的表面彼此相对。
所述电容器主体还可包括缓冲层,所述缓冲层设置在所述相邻的堆叠单元之间。
所述电容器主体可包括:第一堆叠单元,所述第一堆叠单元具有位于所述第一堆叠单元的在所述堆叠方向上的上部的所述介电层的低密度部;以及第二堆叠单元,设置在所述第一堆叠单元的在所述堆叠方向上的下侧,所述第二堆叠单元具有位于所述第二堆叠单元的在所述堆叠方向上的上部的所述介电层的高密度部。
所述电容器主体可包括:第一堆叠单元,所述第一堆叠单元具有位于所述第一堆叠单元的上部的所述介电层的低密度部;以及第二堆叠单元,所述第二堆叠单元设置在所述第一堆叠单元的在所述堆叠方向上的下侧,所述第二堆叠单元具有位于所述第二堆叠单元的在所述堆叠方向上的上部的所述介电层的高密度部,并且所述第一堆叠单元和所述第二堆叠单元一个接一个交替地堆叠。
根据本公开的另一方面,一种多层电容器包括:电容器主体,包括在介电层的堆叠方向上呈排堆叠的两个或更多个堆叠单元,所述两个或更多个堆叠单元中的每个包括多个介电层以及交替设置的多个第一内电极和多个第二内电极,且各介电层介于所述第一内电极和所述第二内电极之间;以及第一外电极和第二外电极,设置在所述电容器主体上并且分别电连接到所述第一内电极和所述第二内电极。在所述两个或更多个堆叠单元中的每个中,所述多个第一内电极和所述多个第二内电极的在所述电容器主体的宽度方向上的长度从所述两个或更多个堆叠单元中的每个的中间部向上或向下变得更小。
所述两个或更多个堆叠单元中的每个可满足W2/W1≥0.96,其中,所述多个第一内电极和所述多个第二内电极之中的内电极的在所述宽度方向上的最大长度被定义为“W1”,并且所述多个第一内电极和所述多个第二内电极之中的内电极的在所述宽度方向上的最小长度被定义为“W2”。
根据本公开的另一方面,一种制造多层电容器的方法包括:制备堆叠棒,所述堆叠棒包括多个陶瓷片以及交替设置的多个第一内电极和多个第二内电极,且各陶瓷片介于所述第一内电极和所述第二内电极之间;通过将两个或更多个堆叠棒呈排放置,使得所述两个或更多个堆叠棒的与所述陶瓷片的高密度部或者所述陶瓷片的低密度部对应的表面彼此相邻,从而制备堆叠体;压制所述堆叠体;通过切割并烧结所述被压制的堆叠体以使所述多个第一内电极的一部分和所述多个第二内电极的一部分暴露来制备电容器主体;以及在所述电容器主体上形成第一外电极和第二外电极,以分别电连接到所述多个第一内电极的暴露部和所述多个第二内电极的暴露部。
在制备所述堆叠体时,可通过在相邻的堆叠棒之间放置缓冲层形成所述堆叠体。
在制备所述堆叠体时,可通过以下方式形成所述堆叠体:放置第一堆叠棒,所述第一堆叠棒的所述陶瓷片的高密度部位于所述第一堆叠棒的上部;在所述第一堆叠棒的上方堆叠第二堆叠棒,在所述第二堆叠棒中所述陶瓷片的低密度部位于所述第二堆叠棒的上部。
所述堆叠体可包括多个第一堆叠棒和多个第二堆叠棒,并可通过堆叠一个接一个交替设置的所述第一堆叠棒和所述第二堆叠棒而形成。
在制备所述堆叠体时,在利用激光钻在堆叠棒中的每个中加工孔之后,可使用匹配堆叠器执行所述堆叠棒的对齐。
根据本公开的另一方面,一种制造多层电容器的方法包括:制备堆叠棒,所述堆叠棒包括多个陶瓷片以及交替设置的多个第一内电极和多个第二内电极,且各陶瓷片介于所述第一内电极和所述第二内电极之间;通过将两个或更多个堆叠棒呈排放置,使得所述两个或更多个堆叠棒的首先堆叠陶瓷片的表面彼此相邻,或者所述两个或更多个堆叠棒的最后堆叠陶瓷片的表面彼此相邻,从而制备堆叠体;压制所述堆叠体;通过切割并烧结所述被压制的堆叠体以使所述多个第一内电极的一部分和所述多个第二内电极的一部分暴露来制备电容器主体;以及在所述电容器主体上形成第一外电极和第二外电极,以分别电连接到所述多个第一内电极的暴露部和所述多个第二内电极的暴露部。
在制备所述堆叠体时,可通过以下方式形成所述堆叠体:放置第一堆叠棒,所述第一堆叠棒的首先堆叠陶瓷片的表面位于所述第一堆叠棒的上部;在所述第一堆叠棒的上方堆叠第二堆叠棒,在所述第二堆叠棒中最后堆叠陶瓷片的表面位于所述第二堆叠棒的上部。
通过下面的具体实施方式、附图和权利要求,其他特征和方面将是显而易见的。
附图说明
通过下面结合附图进行的详细描述,本公开的以上和其他方面、特征及优点将被更加清楚地理解,在附图中:
图1是根据第一实施例的多层电容器的示意性透视图;
图2是示出包括在图1的第一堆叠单元中的内电极的平面图;
图3是示出包括在图1的第二堆叠单元中的内电极的平面图;
图4是沿着图1的线I-I′截取的截面图;
图5是沿着图1的线II-II′截取的截面图;
图6是在根据第二实施例的多层电容器中,沿着图1的线II-II′截取的截面图;
图7是示出在根据第三实施例的多层电容器中,沿着图1的线II-II′截取的截面的截面图;
图8是示出在根据第三实施例的多层电容器中,沿着图1的线I-I′截取的截面的截面图;
图9是示出在根据第四实施例的多层电容器中,沿着图1的线II-II′截取的截面的截面图;
图10是示出在根据第五实施例的多层电容器中,沿着图1的线I-I′截取的截面的截面图;
图11是示出在根据第五实施例的多层电容器中,沿着图1的线II-II′截取的截面的截面图;
图12是示出在根据第六实施例的多层电容器中,沿着图1的线II-II′截取的截面的截面图;
图13是比较根据现有技术的多层电容器中的内电极的宽度范围与根据第一实施例的多层电容器中的内电极的宽度范围的曲线图;以及
图14是比较根据现有技术的多层电容器中的内电极的最小宽度和最大宽度的比的范围与根据第二实施例的多层电容器中的单个堆叠单元中的内电极的最小宽度和最大宽度的比的范围的曲线图。
具体实施方式
在下文中,将参照附图如下描述本公开的实施例。
然而,本公开可按照许多不同的形式例示,并且不应被解释为局限于这里阐述的特定的实施例。更确切地说,提供这些实施例使得本公开将是彻底的和完整的,并将把本公开的范围充分地传达给本领域技术人员。
在整个说明书中,将理解的是,当元件(诸如层、区域或晶圆(基板))被称为“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件时,该元件可直接“在”另一元件“上”、“连接到”另一元件或“结合到”另一元件,或者可存在介于它们之间的其他元件。相比之下,当元件被称为“直接在”另一元件“上”、“直接连接到”另一元件或“直接结合到”另一元件时,可不存在介于它们之间的元件或层。同样的标号始终表示同样的元件。如在此所使用的,术语“和/或”包括相关所列项中的一项或更多项的任意组合以及所有组合。
将显而易见的是,尽管术语第一、第二、第三等可在此用来描述各种构件、组件、区域、层和/或部分,但是这些构件、组件、区域、层和/部分不应受这些术语的限制。这些术语仅用于将一个构件、组件、区域、层或部分与另一构件、组件、区域、层或部分区分开。因此,在不脱离示例性实施例的教导的情况下,以下论及的第一构件、第一组件、第一区域、第一层或第一部分可被称为第二构件、第二组件、第二区域、第二层或第二部分。
为了易于描述,在此可使用诸如“在……上方”、“上部”、“在……下方”和“下部”等的空间相对术语来描述如附图中所示的一个元件与另一元件的关系。将理解的是,空间相对术语意在除了包含附图中描绘的方位之外还包含装置在使用或操作中的不同方位。例如,如果附图中的装置被翻转,则被描述为在其他元件或特征的“上方”或“上部”的元件于是将位于其他元件或特征的“下方”或“下部”。因此,术语“在……上方”根据附图的特定的方向可包含“在……上方”和“在……下方”两种方位。装置可另外定位(旋转90度或处于其他方位),并可对在此使用的空间相对描述语做出相应地解释。
在此使用的术语仅描述特定的实施例,并且本公开不由此限制。除非上下文另有明确说明,否则如这里使用的单数形式也意在包括复数形式。还将理解的是,当在本说明书中使用术语“包括”和/或“包含”时,列举存在所陈述的特征、整数、步骤、操作、构件、元件和/或它们的组,但不排除存在或添加一个或更多个其他特征、整数、步骤、操作、构件、元件和/或它们的组。
在下文中,将参照示出本公开的实施例的示意图描述本公开的实施例。在附图中,例如,由于制造技术和/或公差,可估计所示形状的变型。因此,本公开的实施例不应被解释为限于这里所示的区域的特定的形状,例如,应被解释为包括在制造时引起的形状变化。以下实施例也可由一种或它们的组合构成。
以下描述的本公开的内容可具有各种构造,并且在此仅提出所需的构造,但不限于此。
在下文中,当电容器主体101的方向被定义以清楚地描述本公开中的实施例时,附图中的X、Y和Z分别表示电容器主体101的长度方向、宽度方向和厚度方向。
此外,在实施例中,Z方向可用作具有与介电层彼此堆叠所沿的堆叠方向相同的含义。
另外,在实施例中,为了便于说明,电容器主体101的在Z方向上彼此相对的两侧被定义为第一表面1和第二表面2,连接到第一表面1和第二表面2并且在X方向上彼此相对的两侧被定义为第三表面3和第四表面4,连接到第一表面1和第二表面2、连接到第三表面3和第四表面4并且在Y方向上彼此相对的两侧被定义为第五表面5和第六表面6。
在实施例中,多层电容器100的安装表面可以是电容器主体101的第一表面1。
此外,在下面将描述的堆叠单元中,可描述的是,堆叠单元的在X方向上彼此相对的两侧被定义为第三表面3和第四表面4,在Y方向上彼此相对的两侧被定义为第五表面5和第六表面6。
图1是示出根据第一实施例的多层电容器的示意性透视图,图2是示出包括在图1的第一堆叠单元中的内电极的平面图,图3是示出包括在图1的第二堆叠单元中的内电极的平面图,图4是沿着图1的线I-I′截取的截面图,图5是沿着图1的线II-II′截取的截面图。
参照图1至图5,根据实施例的多层电容器100可包括电容器主体101以及第一外电极131和第二外电极132。
此外,电容器主体101通过在Z方向(介电层111和211的堆叠方向)上将两个或更多个堆叠单元110和210呈排放置而形成,并且两个或更多个堆叠单元110和210包括多个介电层111和211、多个第一内电极121和221以及多个第二内电极122和222,多个第一内电极121和多个第二内电极122交替设置且介电层111介于它们之间,多个第一内电极221和多个第二内电极222交替设置且介电层211介于它们之间。
在下文中,在实施例中,示出了堆叠单元,其中堆叠单元包括在上侧的第一堆叠单元和在下侧的第二堆叠单元,但本公开不限于此。如果需要,将三个或更多个堆叠单元沿Z方向呈排堆叠以形成电容器主体。
另外,在实施例中,第二堆叠单元与在Z方向上反转180°的第一堆叠单元相同。在下文中,将基于第一堆叠单元描述堆叠单元的结构,并将省略第二堆叠单元的与第一堆叠单元的描述重叠的描述。然而,认为对堆叠单元的描述包括对第二堆叠单元的描述。
在附图中的第二堆叠单元的描述中,附图标记211表示介电层,附图标记221和222分别表示第一内电极和第二内电极,附图标记212和213表示盖。
形成第一堆叠单元110的多个介电层111沿Z方向堆叠,然后烧结,并且第一堆叠单元110的相邻介电层111一体化,使得在不使用扫描电子显微镜(SEM)的情况下,它们之间的边界不是显而易见的。
在这种情况下,第一堆叠单元110可具有大体上六面体的形状,但本公开不限于此。此外,第一堆叠单元110的形状和尺寸以及介电层111的堆叠数量不限于实施例的附图中所示的第一堆叠单元110的形状和尺寸以及介电层111的堆叠数量。
介电层111可包括具有高的介电常数的陶瓷材料,例如,钛酸钡(BaTiO3)基陶瓷粉末或钛酸锶(SrTiO3)基陶瓷粉末,但本公开不限于此,只要可获得足够程度的电容即可。
此外,陶瓷添加剂、有机溶剂、增塑剂、粘合剂、分散剂等也可与陶瓷粉末一起添加到介电层111。
陶瓷添加剂可以是例如过渡金属氧化物或过渡金属碳化物、稀土元素、镁(Mg)、铝(Al)等。
第一堆叠单元110可包括作为对形成电容器的电容有贡献的部分的有效区域,以及形成在有效区域的在Z方向上的上部作为上边缘部的盖112和形成在有效区域的在Z方向上的下部作为下边缘部的盖113。
除了盖112和113不包括内电极之外,盖112和113可具有与介电层111的材料和构造相同的材料和构造。
这些盖112和113可通过分别在有效区域的在Z方向上的上表面和下表面上堆叠单个介电层或者两个或更多个介电层来形成,并且可从根本上防止由物理应力或化学应力引起的对第一内电极121和第二内电极122的损坏。
在这种情况下,当第一堆叠单元110和第二堆叠单元210形成电容器主体101时,盖112、113、212和213的厚度优选地在某一水平之上,以防止电容器主体101被外部冲击等损坏。
详细地,堆叠单元的一侧是与另一堆叠单元接触的表面。在这种情况下,为了使相邻内电极的间隔保持恒定,优选地,一侧(如上所述的与另一堆叠单元接触的表面)的盖的厚度形成为没有相对的盖的厚度厚。
例如,在实施例中,在第一堆叠单元110的情况下,上盖112优选地通过堆叠两个或更多个介电层形成。在第二堆叠单元210的情况下,下盖212优选地通过堆叠两个或更多个介电层形成。
第一内电极121和第二内电极122是接收不同极性的电极,并且在Z方向上交替地设置且介电层111介于它们之间。第一内电极的一端和第二内电极的一端可分别通过第一堆叠单元110的第三表面3和第四表面4暴露。
在这种情况下,第一内电极121和第二内电极122可通过介于它们之间的介电层111彼此电绝缘。
如上所述,通过第一堆叠单元110的第三表面3和第四表面4交替地暴露的第一内电极121的端部和第二内电极122的端部分别与稍后将描述的设置在电容器主体101的第三表面3上的第一外电极131和稍后将描述的设置在电容器主体101的第四表面4上的第二外电极132接触并电连接。
根据上述构造,当将预定电压施加到第一外电极131和第二外电极132时,电荷在第一内电极121与第二内电极122之间累积。
在这种情况下,多层电容器100的电容与在电容器主体101的有效区域中在Z方向上重叠的第一内电极121和第二内电极122之间的重叠面积成比例。
此外,形成第一内电极121和第二内电极122的材料也没有特别限制,例如,可以是诸如铂(Pt)、钯(Pd)或钯-银(Pd-Ag)合金的贵金属以及包含镍(Ni)和铜(Cu)中的一种或更多种的导电膏。
在这种情况下,可使用诸如丝网印刷或凹版印刷的印刷导电膏的方法,但本公开不限于此。
由于在制造工艺期间累积的堆叠压力,多层电容器的电容器主体可在电容器主体的上部和下部之间具有不同的堆叠介电层(或陶瓷片)的密度。为了解决该问题,根据本公开的示例性实施例,第一堆叠单元110和第二堆叠单元210可设置为使对应于高密度部的表面彼此相邻。也就是说,第一堆叠单元110和第二堆叠单元210布置为使得第一堆叠单元110的高密度部与第二堆叠单元210的高密度部彼此面对。
可选地,虽然未示出,但如果需要,第一堆叠单元110和第二堆叠单元210可设置为使对应于低密度部的表面彼此相邻。也就是说,第一堆叠单元110和第二堆叠单元210布置为使得第一堆叠单元110的低密度部与第二堆叠单元210的低密度部彼此面对。
此外,在电容器主体101中,第一堆叠单元110和第二堆叠单元210可设置为使对应于首先被堆叠部分的表面彼此相邻。
在这种情况下,根据需要,第一堆叠单元110和第二堆叠单元210可设置为使对应于最后被堆叠部分的表面彼此相邻。
第一外电极131和第二外电极132可接收具有不同极性的电压,可分别设置在电容器主体101的第三表面3和第四表面4上,并且可分别接触并电连接到第一堆叠单元110和第二堆叠单元210中的第一内电极121和221的暴露部以及第一堆叠单元110和第二堆叠单元210中的第二内电极122和222的暴露部。
在这种情况下,如果需要,第一外电极131和第二外电极132可分别包括形成在电容器主体101的第三表面3和第四表面4上的导电层,以及形成在导电层上的镀层。
镀层可包括形成在导电层上的Ni镀层和形成在Ni镀层上的锡(Sn)镀层。
第一外电极131可包括第一连接部131a和第一带部131b。
第一连接部131a为形成在电容器主体101的第三表面3上并且与第一内电极121和221的暴露部接触的部分,而第一带部131b为从第一连接部131a延伸到电容器主体101的第一表面1的部分。
在这种情况下,第一带部131b可进一步延伸到电容器主体101的第五表面5的一部分和第六表面6的一部分以及第二表面2的一部分,以提高粘附强度。
第二外电极132可包括第二连接部132a和第二带部132b。
第二连接部132a为形成在电容器主体101的第四表面4上并且与第二内电极122和222的暴露部接触的部分,而第二带部132b为从第二连接部132a延伸到电容器主体101的第一表面1的部分。
在这种情况下,第二带部132b可进一步延伸到电容器主体101的第五表面5的一部分和第六表面6的一部分以及第二表面2的一部分,以提高粘附强度。
在实施例中,在第一堆叠单元110的情况下,上部可以是低密度部,而下部可以是高密度部。
在这种情况下,在第一堆叠单元110的情况下,当制造堆叠单元时,可使上部为最后被堆叠部分,而可使下部为首先被堆叠部分。
此外,在实施例中,第二堆叠单元210可设置在第一堆叠单元110的下侧。
在第二堆叠单元210中,上部可以是高密度部,而下部可以是低密度部。
在这种情况下,在第二堆叠单元210的情况下,当制造堆叠单元时,可使上部为首先被堆叠部分,而可使下部为最后被堆叠部分。
此外,参照图6,在第一堆叠单元110'和第二堆叠单元210'中,第一内电极或第二内电极的宽度可形成为从堆叠单元的中间部在Z方向上向上或向下更窄。
换句话说,当从第一堆叠单元110'的第三表面观察时,在第一内电极121'中,设置在Z方向上的中间的第一内电极121'的在Y方向上的宽度最长,而第一内电极121'的在Y方向上的宽度可从堆叠单元的中间部在Z方向上向上或向下逐渐缩短。
此外,虽然未示出,但当从第一堆叠单元110'的第四表面观察时,在第二内电极的情况下,其形状和结构可与第一内电极121'的形状和结构大体上类似。
此外,当从第二堆叠单元210'的第三表面观察时,在第一内电极221'中,设置在Z方向上的中间的第一内电极221'的在Y方向上的宽度最长,而第一内电极221'的在Y方向上的宽度可从堆叠单元的中间部在Z方向上向上或向下逐渐缩短。
此外,虽然未示出,但当从第二堆叠单元210'的第四表面观察时,在第二内电极的情况下,其形状和结构可与第一内电极221'的形状和结构大体上类似。
在这方面,当从电容器主体101'的第三表面和第四表面中的每个观察时,内电极的在Z方向上的暴露的形状整体上可以是在Z方向上的像雪人一样的形状。
此外,当第一内电极或第二内电极的最大宽度被定义为W1并且第一内电极或第二内电极的最小宽度被定义为W2时,第一堆叠单元110'和第二堆叠单元210'可满足W2/W1≥0.96。当比值接近于1时,内电极的宽度更加均匀。因此,在实施例中,内电极的厚度整体上也是均匀的,因此可改善多层电容器的击穿电压特性。
参照图14,比较示例是这样的多层电容器:包括通过从下端向上堆叠内电极而设置为单个主体的电容器主体,而不是竖直地放置堆叠单元的电容器主体。另外,示例为第二实施例,并且是包括通过竖直地堆叠第一堆叠单元110'和第二堆叠单元210'而形成的电容器主体101'的多层电容器。在图6中,W1表示最长的内电极的宽度,而W2表示最短的内电极的宽度。
在比较示例的情况下,W2/W1的上限值为0.953,下限值为0.947,平均值为0.950,并且在所有范围内W2/W1小于0.960。在示例的情况下,上限值为0.976,下限值为0.965,平均值为0.970。这里,W2/W1的平均值高于0.960。
换句话说,根据实施例,当作为整个电容器主体观察时,内电极的宽度偏差减小,并确认的是,当作为每个堆叠单元观察时,内电极的宽度偏差与比较示例相比显著减小。如上所述,根据实施例,内电极的宽度和厚度偏差减小,因此改善了击穿电压特性以提供对介电击穿有强抵抗性的具有高可靠性的多层电容器。
此外,根据另一实施例,如图7和图8中所示,缓冲层300可设置在第一堆叠单元110与第二堆叠单元210之间。
缓冲层300仅利用介电层形成,从而减小了介电层和内电极的高度差的影响,以进一步抑制内电极的不规则变形。
参照图9,缓冲层300设置在第一堆叠单元110'与第二堆叠单元210'之间,并且第一堆叠单元110'和第二堆叠单元210'可形成为使第一内电极或第二内电极的宽度从堆叠单元的中间部在Z方向上向上或向下更窄。
换句话说,当从第一堆叠单元110'的第三表面观察时,在第一内电极121'中,设置在Z方向上的中间的第一内电极121'的在Y方向上的宽度最长,而第一内电极121'的在Y方向上的宽度可从堆叠单元的中间部在Z方向上向上或向下逐渐缩短。
此外,虽然未示出,但当从第一堆叠单元110'的第四表面观察时,在第二内电极的情况下,其形状和结构可与第一内电极121'的形状和结构大体上类似。
此外,当从第二堆叠单元210'的第三表面观察时,在第一内电极221'中,设置在Z方向上的中间的第一内电极221'的在Y方向上的宽度最长,而第一内电极221'的在Y方向上的宽度可从堆叠单元的中间部在Z方向上向上或向下逐渐缩短。
此外,虽然未示出,但当从第二堆叠单元210'的第四表面观察时,在第二内电极的情况下,其形状和结构可与第一内电极221'的形状和结构大体上类似。
在这方面,当从电容器主体的第三表面和第四表面中的每个观察时,内电极的在Z方向上的暴露的形状整体上可以是Z方向上的像雪人一样的形状。
图10是示出在根据另一实施例的多层电容器中,沿着图1的线I-I′截取的截面的截面图,图11是示出在根据另一实施例的多层电容器中,沿着图1的线II-II′截取的截面的截面图。
参照图10和图11,在根据实施例的多层电容器100'中,电容器主体101”可包括多个第一堆叠单元110'和多个第二堆叠单元210'。
这里,第一堆叠单元110'可具有其中低密度部位于上部的结构。
在这种情况下,第一堆叠单元110'可具有其中最后被堆叠部分位于上部的结构。
此外,第二堆叠单元210'可具有其中高密度部位于上部的结构。
在这种情况下,第二堆叠单元210'可具有其中首先被堆叠部分位于上部的结构。
在第二堆叠单元210'位于最下层的状态下,第一堆叠单元110'和第二堆叠单元210'可在Z方向上一个接一个交替地堆叠,以形成根据实施例的电容器主体101”。
在这种情况下,为了制造具有与图4中所示的上述实施例的总体尺寸类似的总体尺寸的多层电容器,包括在每个堆叠单元中的介电层和内电极的数量需要适当地调整。
此外,如图12中所示,在电容器主体101”'包括多个第一堆叠单元110'和多个第二堆叠单元210'的情况下,第一堆叠单元110'可形成为使第一内电极或第二内电极的宽度从堆叠单元的中间部在Z方向上向上或向下更窄。
此外,第二堆叠单元210'可形成为使第一内电极或第二内电极的宽度从堆叠单元的中间部在Z方向上向上或向下更窄。
在下文中,将描述制造根据实施例的多层电容器的方法。
首先,制备多个陶瓷片。
提供陶瓷片以形成堆叠单元的介电层。
将陶瓷粉末、聚合物和溶剂混合以制备浆料,并且使用诸如刮刀等的方法处理浆料,以提供厚度为数μm的片形式的陶瓷片。
然后,将导电膏在陶瓷片上印刷至预定厚度以形成内电极,然后堆叠多个陶瓷片,从而制备包括多个介电层以及交替设置的多个第一内电极和多个第二内电极且介电层介于多个第一内电极和多个第二内电极之间的堆叠棒。
然后,将两个堆叠棒呈排设置,以使对应于高密度部的表面彼此相邻,或者对应于低密度部的表面彼此相邻,从而制备堆叠体。然而,本发明不限于此,例如,可将两个或更多个堆叠棒呈排设置。
在这种情况下,陶瓷片受到的堆叠压力被累积。因此,首先被堆叠的表面的密度最高,而最后被堆叠的表面的密度最低。
因此,当制备堆叠体时,两个堆叠棒可呈排设置以使首先堆叠陶瓷片的表面彼此相邻,或者可呈排设置以使最后堆叠陶瓷片的表面彼此相邻。
在实施例中,设置其中高密度部位于上部的第二堆叠棒,然后在第二堆叠棒的上方堆叠其中低密度部位于上部的第一堆叠棒,以形成堆叠体。
换句话说,设置其中首先堆叠陶瓷片的表面位于上部的第二堆叠棒,然后在第二堆叠棒的上方堆叠其中最后堆叠陶瓷片的表面位于上部的第一堆叠棒,以形成堆叠体。
在这种情况下,为了使竖直设置的堆叠棒对齐,使用激光钻在每个堆叠棒中加工孔,并且可使用匹配堆叠器(matching stacker)等。
此外,如果需要,在彼此竖直地相邻的堆叠棒之间进一步设置缓冲层,以形成堆叠体。
为此,在位于下侧的第二堆叠棒的上表面上堆叠一个或更多个陶瓷片以形成缓冲层,然后可在缓冲层的上方堆叠第一堆叠棒。
此外,作为另一实施例,在制备堆叠体时,堆叠体包括多个第一堆叠棒和多个第二堆叠棒,并且可通过在Z方向上堆叠一个接一个交替设置的第一堆叠棒和第二堆叠棒来形成。
然后,压制堆叠体。
堆叠体可设置为具有这样的形状:第一内电极或第二内电极的宽度从第一堆叠棒和第二堆叠棒的中间部向上或向下逐渐减小。
然后,对与单个电容器对应的每个区域切割被压制的堆叠体,以使第一内电极和第二内电极通过两端交替地暴露,然后在高温下烧结以制备电容器主体。
然后,在电容器主体上涂敷导电膏以电连接到第一内电极的暴露部和第二内电极的暴露部中的每个,以形成第一外电极和第二外电极。
有效区域形成在下盖的上方,并且上盖堆叠在有效区域的上方并被压制以制造根据实施例的多层电容器。
最近,随着介电层变得纤薄并且介电层的堆叠数量增大,在电容器主体中,形成内电极的有效区域与不形成内电极的边缘部之间的厚度差增大。
在多层电容器的宽度方向上的厚度差比在多层电容器的长度方向上的厚度差更加显著。
因此,当制造多层电容器时,在堆叠工艺和压制工艺中引起层间破坏。因此,在边缘部发生层间剥离或破裂,并且水分、镀覆液和异物渗透到电容器主体的内部,因此可降低电容器主体的可靠性。
此外,在根据现有技术的多层电容器中,压制之后的电容器主体具有其中有效区域的中间部比有效区域的上部和下部突出得更多的大肚形状。
上述形状是由上述介电层和内电极的高度差以及上部边缘部与下部边缘部之间的密度差产生的。
换句话说,当压制堆叠体时,有效区域的上部和下部在横向方向上的拉伸受到限制,但是有效区域的中间部在横向方向上进一步被拉伸。
因此,在电容器主体中,内电极的厚度朝向有效区域的下侧增大得更多,并且内电极的厚度朝向边缘部增大。
在这种情况下,介电层的厚度变化倾向于与内电极的厚度变化相反,因此电容器主体的有效区域整体上具有大肚形状。
如上所述,当电容器主体的有效区域整体上具有大肚形状时,多层电容器可能易受介电击穿缺陷或短路缺陷的影响。
换句话说,在根据现有技术的多层电容器中,当压制堆叠体时,位于下部的介电层的密度增大。在这种情况下,与具有高密度的下部相邻的内电极被拉伸得更少,并且由于被压制的辅助材料和上盖被向下推动,因此与具有低密度的上部相邻的内电极被拉伸得更少。
然而,在电容器主体的中间部的情况下,边缘的密度相对低,因此内电极可被自由地拉伸。因此,电容器主体的内电极变形为整体上具有大肚形状。
此外,当介电层变得纤薄时,介电层的每单位厚度的电压变得更高。
因此,即使当将低电压施加到多层电容器时,也可能增大介电层发生介电击穿的可能性。
详细地,当从多层电容器的宽度-厚度方向上的截面观察时,内电极的在宽度方向上的两个端部具有楔形形状,而在压制工艺中内电极被拉伸,因此通过切口效应进一步增大场强。
因此,可能存在这样的问题:在堆叠方向上相邻的内电极的端部中高的场强重叠的同时,可能更容易发生介电层的介电击穿。
然而,在根据实施例的多层电容器中,电容器主体包括两个堆叠单元,并且两个堆叠单元呈排设置以使对应于高密度的表面彼此相邻,然后被压制以制造电容器主体。
这里,在电容器主体中,位于有效区域的中间部的边缘的密度高,因此内电极不会显著地被拉伸。另一方面,位于有效区域的上部和下部的边缘的密度低,而内电极的拉伸受到盖的限制。在这方面,包括在电容器主体中的内电极可整体上均匀地变形。
如上所述,当内电极变形为具有竖直对称且均匀的结构时,可减小电容器主体中的介电层的厚度偏差和内电极的厚度偏差,并可减小内电极的端部弯曲的现象。
因此,在多层电容器的宽度方向上有效区域与边缘部之间的厚度差的影响降低,所以可实现多层电容器的小型化和高的电容,并且可防止由于在堆叠工艺和压制工艺中的层间破坏引起的主要在边缘部中发生的层间分层或破裂。
此外,可改善多层电容器的可靠性,并且在高压下可防止介电击穿。
此外,在实施例中,形成电容器主体的堆叠单元的数量不限于两个,并且堆叠单元的数量可以是三个或更多个,优选地,堆叠单元的数量可以是两个的倍数。
例如,如图10和图11中所示,当堆叠单元的总数量增大为四个(与上述实施例相比的2倍)时,内电极可整体上进一步均匀地变形。因此,可进一步减小电容器主体中的介电层的厚度偏差和内电极的厚度偏差,并可进一步减小内电极的端部弯曲的现象。
因此,可进一步有效地解决诸如多层电容器100'的介电击穿、短路缺陷、电容减小等的问题,并且可进一步提高多层电容器的可靠性。
图13是比较根据现有技术的多层电容器中的内电极的宽度范围与根据图1至图5中的每个中所示的实施例的多层电容器中的内电极的宽度范围的曲线图。这里,多层电容器的长度和宽度分别为2.0mm和1.2mm,内电极的堆叠数量共为900层。
在图13中,#1示出了根据现有技术的其中电容器主体利用单个堆叠体形成的多层电容器中的内电极的宽度,#2示出了包括在图1至图5中所示的多层电容器中的第二堆叠单元中的内电极的宽度,#3示出了包括在图1至图5中所示的多层电容器中的第一堆叠单元中的内电极的宽度。
参照图13,#2和#3中的每个的内电极的平均宽度的最大值和最小值低于#1的内电极的平均宽度的最大值和最小值。
此外,在#1的情况下,电容器主体的上部和下部的平均电极宽度最低,中间部的平均电极宽度最高。另一方面,在本公开的包括#2和#3的实施例的情况下,电容器主体的上部、中部和下部的平均电极宽度基本上彼此类似,并且上中部和中下部的平均电极宽度基本上彼此类似。
换句话说,根据实施例,可减小电容器主体的有效区域中的内电极的厚度偏差,并且可确认的是,在数值上改善了根据现有技术的多层电容器中的大肚形状(电容器主体的内电极的形状)。
如上所述,根据本公开中的实施例,在制造两个或更多个陶瓷堆叠单元之后,堆叠单元呈排设置以使首先被堆叠的表面彼此相邻或者最后被堆叠的表面彼此相邻,然后被压制以形成电容器主体,因此,可减小整个电容器主体中的内电极和介电层的厚度偏差,并且可减小内电极的端部弯曲。
虽然上面已经示出并描述了示例性实施例,但对于本领域技术人员来说将显而易见的是,在不脱离本发明的由所附权利要求限定的范围的情况下可进行修改和变形。

Claims (17)

1.一种多层电容器,包括:
电容器主体,通过在介电层的堆叠方向上将两个或更多个堆叠单元呈排放置而形成,每个堆叠单元包括多个介电层以及交替设置的多个第一内电极和多个第二内电极,且所述介电层介于所述第一内电极和所述第二内电极之间;以及
第一外电极和第二外电极,设置在所述电容器主体上以分别电连接到所述第一内电极和所述第二内电极,
其中,所述电容器主体包括一对相邻的堆叠单元,所述一对相邻的堆叠单元包括第一堆叠单元和第二堆叠单元,所述第一堆叠单元和所述第二堆叠单元中的每个堆叠单元具有所述介电层的高密度部和低密度部,并且所述第一堆叠单元的所述高密度部和所述第二堆叠单元的所述高密度部彼此相邻。
2.根据权利要求1所述的多层电容器,其中,所述电容器主体还包括缓冲层,所述缓冲层设置在相邻的堆叠单元之间。
3.根据权利要求1所述的多层电容器,其中,所述第一堆叠单元的所述介电层的所述低密度部位于所述第一堆叠单元的在所述堆叠方向上的上部,并且
所述第二堆叠单元设置在所述第一堆叠单元的在所述堆叠方向上的下侧,所述第二堆叠单元的所述介电层的所述高密度部位于所述第二堆叠单元的在所述堆叠方向上的上部。
4.根据权利要求1所述的多层电容器,其中,所述第一堆叠单元的所述介电层的所述高密度部和所述低密度部分别位于所述第一堆叠单元的在所述堆叠方向上的下部和上部,并且
所述第二堆叠单元设置在所述第一堆叠单元的在所述堆叠方向上的下侧,所述第二堆叠单元的所述介电层的所述高密度部和所述低密度部分别位于所述第二堆叠单元的在所述堆叠方向上的上部和下部,使得所述第一堆叠单元的所述高密度部和所述第二堆叠单元的所述高密度部彼此相邻。
5.根据权利要求1所述的多层电容器,其中,所述第一堆叠单元的所述介电层的所述低密度部位于所述第一堆叠单元的在所述堆叠方向上的上部,
所述第二堆叠单元设置在所述第一堆叠单元的在所述堆叠方向上的下侧,所述第二堆叠单元的所述介电层的所述高密度部位于所述第二堆叠单元的在所述堆叠方向上的上部,并且
所述第一堆叠单元和所述第二堆叠单元一个接一个交替地堆叠。
6.一种多层电容器,包括:
电容器主体,包括在介电层的堆叠方向上呈排堆叠的两个或更多个堆叠单元,所述两个或更多个堆叠单元中的每个包括多个介电层以及交替设置的多个第一内电极和多个第二内电极,且各介电层介于所述第一内电极和所述第二内电极之间;以及
第一外电极和第二外电极,设置在所述电容器主体上并且分别电连接到所述第一内电极和所述第二内电极,
其中,在所述两个或更多个堆叠单元中的每个中,所述多个第一内电极和所述多个第二内电极的在所述电容器主体的宽度方向上的长度从所述两个或更多个堆叠单元中的每个的中间部向上或向下变得更小,并且
其中,所述两个或更多个堆叠单元中的每个满足W2/W1≥0.96,其中,所述多个第一内电极和所述多个第二内电极之中的内电极的在所述宽度方向上的最大长度被定义为“W1”,并且所述多个第一内电极和所述多个第二内电极之中的内电极的在所述宽度方向上的最小长度被定义为“W2”。
7.根据权利要求6所述的多层电容器,其中,所述电容器主体还包括缓冲层,所述缓冲层设置在成对的相邻堆叠单元之间。
8.一种制造多层电容器的方法,包括:
制备堆叠棒,所述堆叠棒包括多个陶瓷片以及交替设置的多个第一内电极和多个第二内电极,且各陶瓷片介于所述第一内电极和所述第二内电极之间;
将两个或更多个堆叠棒呈排放置,所述两个或更多个堆叠棒包括一对相邻的堆叠棒,所述一对相邻的堆叠棒包括第一堆叠棒和第二堆叠棒,所述第一堆叠棒和所述第二堆叠棒中的每个堆叠棒具有陶瓷片的高密度部和低密度部,并且所述第一堆叠棒的所述高密度部和所述第二堆叠棒的所述高密度部彼此相邻,从而制备堆叠体;
压制所述堆叠体;
通过切割并烧结所述被压制的堆叠体以使所述多个第一内电极的一部分和所述多个第二内电极的一部分暴露来制备电容器主体;以及
在所述电容器主体上形成第一外电极和第二外电极,以分别电连接到所述多个第一内电极的暴露部和所述多个第二内电极的暴露部。
9.根据权利要求8所述的制造多层电容器的方法,其中,在制备所述堆叠体时,通过在相邻的堆叠棒之间放置缓冲层形成所述堆叠体。
10.根据权利要求8所述的制造多层电容器的方法,其中,在制备所述堆叠体时,通过以下方式形成所述堆叠体:放置第一堆叠棒,所述第一堆叠棒的所述陶瓷片的高密度部位于所述第一堆叠棒的上部;在所述第一堆叠棒的上方堆叠第二堆叠棒,在所述第二堆叠棒中所述陶瓷片的低密度部位于所述第二堆叠棒的上部。
11.根据权利要求10所述的制造多层电容器的方法,其中,所述堆叠体包括多个第一堆叠棒和多个第二堆叠棒,并通过堆叠一个接一个交替设置的所述第一堆叠棒和所述第二堆叠棒而形成。
12.根据权利要求8所述的制造多层电容器的方法,其中,在制备所述堆叠体时,在利用激光钻在堆叠棒中的每个中加工孔之后,使用匹配堆叠器执行所述堆叠棒的对齐。
13.一种制造多层电容器的方法,包括:
制备堆叠棒,所述堆叠棒包括多个陶瓷片以及交替设置的多个第一内电极和多个第二内电极,且各陶瓷片介于所述第一内电极和所述第二内电极之间;
将两个或更多个堆叠棒呈排放置,所述两个或更多个堆叠棒包括一对相邻的堆叠棒,所述一对相邻的堆叠棒包括第一堆叠棒和第二堆叠棒,所述第一堆叠棒和所述第二堆叠棒中的每个堆叠棒具有首先堆叠陶瓷片的表面和最后堆叠陶瓷片的表面,并且所述第一堆叠棒的首先堆叠陶瓷片的表面和所述第二堆叠棒的首先堆叠陶瓷片的表面彼此相邻,从而制备堆叠体;
压制所述堆叠体;
通过切割并烧结所述被压制的堆叠体以使所述多个第一内电极的一部分和所述多个第二内电极的一部分暴露来制备电容器主体;以及
在所述电容器主体上形成第一外电极和第二外电极,以分别电连接到所述多个第一内电极的暴露部和所述多个第二内电极的暴露部。
14.根据权利要求13所述的制造多层电容器的方法,其中,在制备所述堆叠体时,通过在相邻的堆叠棒之间放置缓冲层形成所述堆叠体。
15.根据权利要求13所述的制造多层电容器的方法,其中,在制备所述堆叠体时,通过以下方式形成所述堆叠体:放置第一堆叠棒,所述第一堆叠棒的首先堆叠陶瓷片的表面位于所述第一堆叠棒的上部;在所述第一堆叠棒的上方堆叠第二堆叠棒,在所述第二堆叠棒中最后堆叠陶瓷片的表面位于所述第二堆叠棒的上部。
16.根据权利要求15所述的制造多层电容器的方法,其中,所述堆叠体包括多个第一堆叠棒和多个第二堆叠棒,并通过堆叠一个接一个交替设置的所述第一堆叠棒和所述第二堆叠棒而形成。
17.根据权利要求13所述的制造多层电容器的方法,其中,在制备所述堆叠体时,在利用激光钻在堆叠棒中的每个中加工孔之后,使用匹配堆叠器执行所述堆叠棒的对齐。
CN201911099458.6A 2019-02-20 2019-11-12 多层电容器及其制造方法 Active CN111599593B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR20190019696 2019-02-20
KR10-2019-0019696 2019-02-20
KR1020190047167A KR102537288B1 (ko) 2019-02-20 2019-04-23 적층형 커패시터 및 그 제조 방법
KR10-2019-0047167 2019-04-23

Publications (2)

Publication Number Publication Date
CN111599593A CN111599593A (zh) 2020-08-28
CN111599593B true CN111599593B (zh) 2023-03-10

Family

ID=72042203

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201911099458.6A Active CN111599593B (zh) 2019-02-20 2019-11-12 多层电容器及其制造方法

Country Status (3)

Country Link
US (1) US11295897B2 (zh)
JP (1) JP2020136657A (zh)
CN (1) CN111599593B (zh)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299148A (ja) * 2001-03-30 2002-10-11 Kyocera Corp 積層セラミックコンデンサ及びその製造方法
JP2002299146A (ja) * 2001-03-30 2002-10-11 Kyocera Corp 積層セラミックコンデンサ及びその製造方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7329976B2 (en) * 2005-04-27 2008-02-12 Kyocera Corporation Laminated electronic component
JP5303884B2 (ja) 2007-09-14 2013-10-02 株式会社村田製作所 積層セラミックコンデンサ
KR101133327B1 (ko) * 2010-04-09 2012-04-05 삼성전기주식회사 적층 세라믹 커패시터의 제조방법
GB2502971B (en) * 2012-06-11 2017-10-04 Knowles (Uk) Ltd A capacitive structure
KR101994725B1 (ko) * 2013-10-25 2019-09-30 삼성전기주식회사 어레이형 적층 세라믹 전자 부품 및 그 실장 기판
KR20150053424A (ko) 2013-11-08 2015-05-18 삼성전기주식회사 적층 세라믹 전자 부품 및 그 실장 기판
KR101762032B1 (ko) * 2015-11-27 2017-07-26 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법
US10410794B2 (en) * 2016-07-11 2019-09-10 Kemet Electronics Corporation Multilayer ceramic structure
JP7122818B2 (ja) * 2017-11-30 2022-08-22 太陽誘電株式会社 積層セラミック電子部品及びその製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002299148A (ja) * 2001-03-30 2002-10-11 Kyocera Corp 積層セラミックコンデンサ及びその製造方法
JP2002299146A (ja) * 2001-03-30 2002-10-11 Kyocera Corp 積層セラミックコンデンサ及びその製造方法

Also Published As

Publication number Publication date
CN111599593A (zh) 2020-08-28
US20200265998A1 (en) 2020-08-20
US11295897B2 (en) 2022-04-05
JP2020136657A (ja) 2020-08-31

Similar Documents

Publication Publication Date Title
CN112117126B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN108288543B (zh) 多层陶瓷电容器和具有该多层陶瓷电容器的板
US9449763B2 (en) Multilayer ceramic electronic component having alternatively offset internal electrodes and method of manufacturing the same
US8422196B2 (en) Multilayer ceramic electronic component
CN112185698B (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
CN112735824B (zh) 多层陶瓷电容器及制造其的方法
CN111524704A (zh) 陶瓷电子组件
US8797710B2 (en) Multilayer ceramic capacitor
KR102632357B1 (ko) 커패시터 부품
US9449759B2 (en) Multilayer ceramic capacitor and board having the same mounted thereon
US11682524B2 (en) Multilayer ceramic capacitor including side margin portion having dielectric composition different than cover portion
KR102150549B1 (ko) 커패시터 부품
KR102620526B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
US11587735B2 (en) Multilayer electronic component and manufacturing method thereof
CN117153557A (zh) 电容器组件
KR102048091B1 (ko) 적층 세라믹 전자 부품 및 그 제조 방법
KR101499726B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
US11610732B2 (en) Multilayer capacitor and method of manufacturing the same
CN111599593B (zh) 多层电容器及其制造方法
US20150103468A1 (en) Multilayer ceramic electronic component and method of manufacturing the same
KR102537288B1 (ko) 적층형 커패시터 및 그 제조 방법
US10614956B1 (en) Multilayer capacitor for improved bending strength characteristics
EP4293691A1 (en) Multilayer ceramic capacitor (mlcc)
US20220208470A1 (en) Multilayer ceramic capacitor and board having the same
CN114974884A (zh) 多层电容器和其上安装有多层电容器的板组件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant