JP2020136657A - 積層型キャパシタ及びその製造方法 - Google Patents

Abstract

【課題】キャパシタ本体の全体において内部電極と誘電体層の厚さの偏差と、内部電極の端部曲げを低減することができる積層型キャパシタ及びその製造方法を提供する。【解決手段】積層型キャパシタにおいて、複数の誘電体層１１１、２１１及び前記誘電体層を挟んで交互に配置される複数の第１及び第２内部電極１２１、２２１、１２２、２２２を含む２つ以上の積層ユニット１１０、２１０が誘電体層の積層方向に沿って一列に配置されてなるキャパシタ本体と、第１及び第２内部電極とそれぞれ電気的に連結されるようにキャパシタ本体に配置される第１及び第２外部電極１３１、１３２と、を含む。キャパシタ本体において、互いに隣接する積層ユニットは、類似の密度を有する面同士が互いに向かい合うように配置される。【選択図】図４

Description

本発明は、積層型キャパシタ及びその製造方法に関する。

積層型キャパシタ（ＭＬＣＣ：Ｍｕｌｔｉ−Ｌａｙｅｒ Ｃｅｒａｍｉｃ Ｃａｐａｃｉｔｏｒ）は、受動素子部品の一つであり、回路上で電気信号を制御する役割を果たす。

積層型キャパシタの主な役割は、電極内に電荷を蓄積し、直流（ＤＣ）信号を遮断して交流（ＡＣ）信号を通過させるフィルタとしての役割を果たす。

即ち、積層型キャパシタは、電源ラインのＡＣノイズ（ｎｏｉｓｅ）をバイパスさせて除去することで、ＩＣの動作を安定化させる役割を果たすといえる。

最近、５Ｇ、電装用製品、サーバなどの技術がさらに発展するにつれて、このような分野における積層型キャパシタの需要も大きく増加している。

一例として、５Ｇ用携帯電話機の場合、現在使用している４Ｇ用携帯電話機に比べて積層型キャパシタの使用量が約２〜３倍増加することが見込まれている。

かかる積層型キャパシタの特性の中には破壊電圧（ＢＤＶ：Ｂｒｅａｋ Ｄｏｗｎ Ｖｏｌｔａｇｅ）という特性がある。

ＢＤＶとは、積層型キャパシタに印加される電圧を増加させたときにセラミックの絶縁破壊が発生する電圧を意味し、かかる絶縁破壊は、誘電体の厚さが局部的に薄い部分の温度が漏洩電流によって急激に上昇することにより発生することで知られている。

特に、誘電体層と内部電極の層間段差によって、キャパシタ本体内に積層された内部電極の端の層厚さや形状が一定せず、不規則な形態に変形されると、絶縁破壊に脆弱となりえる。

一方、このような変形は、誘電体層と内部電極の層間段差の和が大きい高積層の積層型キャパシタであるほどより大きくなる。

最近、サーバー向け製品の場合には、高容量を実現するために、８００〜１５００層の高積層内部電極を用いるため、このような変形が深刻な問題となり得る。

韓国公開特許第２０１５−００５３４２４号公報 特開２００９−７１１０６号公報

本発明は、キャパシタ本体の全体において内部電極と誘電体層の厚さの偏差と、内部電極の端部曲げを低減することができる積層型キャパシタ及びその製造方法を提供することを目的とする。

本発明の一側面は、複数の誘電体層、及び上記誘電体層を挟んで交互に配置される複数の第１及び第２内部電極を含む２つ以上の積層ユニットが誘電体層の積層方向に沿って一列に配置されてなるキャパシタ本体と、上記第１及び第２内部電極とそれぞれ電気的に連結されるように上記キャパシタ本体に配置される第１及び第２外部電極と、を含み、上記キャパシタ本体において、互いに隣接する積層ユニットは、高密度部分に該当する面同士が互いに向かい合うか、または低密度部分に該当する面同士が互いに向かい合うように配置される積層型キャパシタを提供する。

本発明の一実施形態において、上記キャパシタ本体は、互いに隣接する積層ユニットの間に配置されるバッファ層をさらに含むことができる。

本発明の一実施形態において、上記キャパシタ本体は、低密度部分が上部に位置する第１積層ユニットと、上記第１積層ユニットの下側に配置され、高密度部分が上部に位置する第２積層ユニットと、を含むことができる。

本発明の一実施形態において、上記キャパシタ本体は、低密度部分が上部に位置する第１積層ユニットと、上記第１積層ユニットの下側に配置され、高密度部分が上部に位置する第２積層ユニットと、を含み、上記第１積層ユニットと上記第２積層ユニットが一回ずつ交互に積層されてなることができる。

本発明の他の側面は、複数の誘電体層、及び上記誘電体層を挟んで交互に配置される複数の第１及び第２内部電極を含む２つ以上の積層ユニットが誘電体層の積層方向に沿って一列に配置されてなるキャパシタ本体と、上記第１及び第２内部電極とそれぞれ電気的に連結されるように上記キャパシタ本体に配置される第１及び第２外部電極と、を含み、それぞれの上記積層ユニットは、上記第１及び第２内部電極の幅が上記積層ユニットの中間部分から上下に向かうほど徐々に狭くなるように形成される積層型キャパシタを提供する。

本発明の一実施形態において、上記積層ユニットは、第１または第２内部電極の最大幅をＷ１、上記第１または第２内部電極の最小幅をＷ２と規定したときに、Ｗ２／Ｗ１≧０．９６を満たすことができる。

本発明のさらに他の側面は、複数のセラミックシートと、上記セラミックシートを挟んで交互に配置される複数の第１及び第２内部電極を含む積層バー（Ｂａｒ）を設ける段階と、２つ以上の積層バーにおいて高密度部分に該当する面同士が互いに向かい合うか、または低密度部分に該当する面同士が互いに向かい合うように、上記２つ以上の積層バーを一列に配置して積層体を設ける段階と、上記積層体を圧着する段階と、圧着された積層体の第１及び第２内部電極が露出するように、上記積層体を切断し、焼成してキャパシタ本体を設ける段階と、第１及び第２内部電極の露出する部分とそれぞれ電気的に連結されるように上記キャパシタ本体に第１及び第２外部電極を形成する段階と、を含む、積層型キャパシタの製造方法を提供する。

本発明の一実施形態における上記積層体を設ける段階において、上記積層体は、互いに隣接する積層バーの間にバッファ層を配置して形成することができる。

本発明の一実施形態における上記積層体を設ける段階において、上記積層体は、高密度部分が上部に位置する第２積層バーを配置し、上記第２積層バーの上に、低密度部分が上部に位置する第１積層バーを積層して形成することができる。

本発明の一実施形態において、上記積層体は、複数の第１及び第２積層バーを含み、上記第１積層バーと上記第２積層バーを一回ずつ交互に配置されるように積層して形成することができる。

本発明の一実施形態における上記積層体を設ける段階において、上記積層バーのアライメント（ａｌｉｇｎｍｅｎｔ）は、各積層バーにレーザードリル（ｌａｓｅｒ ｄｒｉｌｌ）でホール（ｈｏｌｅ）加工を行った後、整合積層機を用いて行われることができる。

本発明の他の側面は、複数のセラミックシート、及び上記セラミックシートを挟んで交互に配置される複数の第１及び第２内部電極を含む積層バー（Ｂａｒ）を設ける段階と、２つ以上の積層バーにおいて最初にセラミックシートが積層された面同士が互いに向かい合うか、または最後にセラミックシートが積層された面同士が互いに向かい合うように、上記２つ以上の積層バーを一列に配置して積層体を設ける段階と、上記積層体を圧着する段階と、圧着された積層体の第１及び第２内部電極が露出するように、上記積層体を切断し、焼成してキャパシタ本体を設ける段階と、第１及び第２内部電極の露出する部分とそれぞれ電気的に連結されるように上記キャパシタ本体に第１及び第２外部電極を形成する段階と、を含む、積層型キャパシタの製造方法を提供する。

本発明の一実施形態における上記積層体を設ける段階において、上記積層体は、最初にセラミックシートが積層された面が上部に位置する第２積層バーを配置し、上記第２積層バーの上に、最後にセラミックシートが積層された面が上部に位置する第１積層バーを積層して形成することができる。

本発明の実施形態によると、２つ以上のセラミック積層ユニットを製造し、 ２つ以上のセラミック積層ユニットにおいて最初に積層された面同士が互いに向かい合うか、または最後に積層された面同士が互いに向かい合うように、上記セラミック積層ユニットを一列に配置した後に圧着してキャパシタ本体を形成することにより、キャパシタ本体の全体において内部電極と誘電体層の厚さの偏差を減らし、内部電極の端部曲げを低減することができるという効果がある。

本発明の第１実施形態による積層型キャパシタを概略的に示す斜視図である。 図１の第１積層ユニットに含まれる内部電極を示す平面図である。 図１の第２積層ユニットに含まれる内部電極を示す平面図である。 図１のＩ−Ｉ'線に沿った断面図である。 図１のＩＩ−ＩＩ'線に沿った断面図である。 本発明の第２実施形態による積層型キャパシタにおいて、図１のＩＩ−ＩＩ'線に沿った断面図である。 本発明の第３実施形態による積層型キャパシタにおいて、図１のＩＩ−ＩＩ'線に該当する断面を示す断面図である。 本発明の第３実施形態による積層型キャパシタにおいて、図１のＩ−Ｉ'線に該当する断面を示す断面図である。 本発明の第４実施形態による積層型キャパシタにおいて、図１のＩＩ−ＩＩ'線に該当する断面を示す断面図である。 本発明の第５実施形態による積層型キャパシタにおいて、図１のＩ−Ｉ'線に該当する断面を示す断面図である。 本発明の第５実施形態による積層型キャパシタにおいて、図１のＩＩ−ＩＩ'線に該当する断面を示す断面図である。 本発明の第６実施形態による積層型キャパシタにおいて、図１のＩＩ−ＩＩ'線に該当する断面を示す断面図である。 従来の積層型キャパシタにおける内部電極の幅の範囲と、本発明の第１実施形態による積層型キャパシタにおける内部電極の幅の範囲とを比較して示したグラフである。 従来の積層型キャパシタにおける内部電極の最大幅と最小幅の割合の範囲と、本発明の第２実施形態による積層型キャパシタにおいて１つの積層ユニット内における内部電極の最大幅と最小幅の割合の範囲とを比較して示したグラフである。

以下では、添付の図面を参照して本発明の好ましい実施形態について説明する。しかし、本発明の実施形態は様々な他の形態に変形されることができ、本発明の範囲は以下で説明する実施形態に限定されない。また、本発明の実施形態は、当該技術分野で平均的な知識を有する者に本発明をより完全に説明するために提供されるものである。したがって、図面における要素の形状及び大きさなどはより明確な説明のために拡大縮小表示（または強調表示や簡略化表示）がされることがあり、同一思想の範囲内において機能が同一である構成要素に対しては同一の参照符号を用いて説明する。

さらに、明細書全体において、ある構成要素を「含む」とするとき、特に反対の記載がない限り、他の構成要素を除外する意味ではなく、他の構成要素をさらに含むことができることを意味する。

以下、本発明の実施形態を明確に説明するために、キャパシタ本体１０１の方向を定義すると、図面に示されているＸ、Ｙ、Ｚはそれぞれ、キャパシタ本体１０１の長さ方向、幅方向、及び厚さ方向を示す。

また、本実施形態においてＺ方向は、誘電体層が積層される積層方向と同一の概念として用いられることができる。

また、本実施形態では、説明の便宜のために、キャパシタ本体１０１のＺ方向に互いに対向する両面を第１及び第２面１、２、第１及び第２面１、２と連結され、Ｘ方向に互いに対向する両面を第３及び第４面３、４、第１及び第２面１、２と連結され、第３及び第４面３、４と連結され、且つＹ方向に互いに対向する両面を第５及び第６面５、６と定義する。

また、本実施形態において、積層型キャパシタ１００の実装面は、キャパシタ本体１０１の第１面１であることができる。

なお、以下に説明する積層ユニットにおいても、積層ユニットのＸ方向に互いに対向する両面は第３及び第４面３、４、Ｙ方向に互いに対向する両面は第５及び第６面５、６と定義して説明することができる。

図１は本発明の第１実施形態による積層型キャパシタを概略的に示す斜視図であり、図２は図１の第１積層ユニットに含まれる内部電極を示す平面図であり、図３は図１の第２積層ユニットに含まれる内部電極を示す平面図であり、図４は図１のＩ−Ｉ'線に沿った断面図であり、図５は図１のＩＩ−ＩＩ'線に沿った断面図である。

図１〜図５を参照すると、本実施形態による積層型キャパシタ１００は、キャパシタ本体１０１と、第１及び第２外部電極１３１、１３２と、を含む。

そして、キャパシタ本体１０１は、複数の誘電体層１１１、２１１と、誘電体層１１１、２１１を挟んで交互に配置される複数の第１内部電極１２１、２２１と、第２内部電極１２２、２２２と、を含む２つ以上の積層ユニット１１０、２１０が誘電体層１１１、２１１の積層方向であるＺ方向に沿って一列に配置されてなる。

以下、本実施形態では、積層ユニットが上側の第１積層ユニットと下側の第２積層ユニットとからなることを示して説明しているが、本発明はこれに限定されるものではなく、必要に応じて、３個以上の積層ユニットがＺ方向に沿って一列に積層されてキャパシタ本体を構成することができる。

また、本実施形態において、第２積層ユニットは第１積層ユニットをＺ方向に１８０°裏返したものである。以下で説明する積層ユニットの構造は、第１積層ユニットを基準として説明し、第２積層ユニットにおいて第１積層ユニットと重複する説明は省略するが、これは第２積層ユニットに関する説明を含むものとみなす。

図中、第２積層ユニットに関する説明において、図面符号２１１は誘電体層を示し、図面符号２２１と２２２は第１及び第２内部電極をそれぞれ示し、図面符号２１２及び２１３はカバーを示す。

第１積層ユニット１１０は、複数の誘電体層１１１をＺ方向に積層した後に焼成したものであり、第１積層ユニット１１０の互いに隣接する誘電体層１１１の間の境界は、走査電子顕微鏡（ＳＥＭ： Ｓｃａｎｎｉｎｇ Ｅｌｅｃｔｒｏｎ Ｍｉｃｒｏｓｃｏｐｅ）を利用せずには確認し難いほど一体化することができる。

このとき、第１積層ユニット１１０は、ほぼ六面体状であることができるが、本発明はこれに限定されるものではない。また、第１積層ユニット１１０の形状、寸法、及び誘電体層１１１の積層数が、本実施形態の図面に示されたものに限定されるものではない。

誘電体層１１１は、高誘電率のセラミック材料を含むことができ、例えば、チタン酸バリウム（ＢａＴｉＯ_３）系またはチタン酸ストロンチウム（ＳｒＴｉＯ_３）系セラミック粉末などを含むことができるが、十分な静電容量を得ることができる限り、本発明はこれに限定されるものではない。

また、誘電体層１１１には、上記セラミック粉末と共に、セラミック添加剤、有機溶剤、可塑剤、結合剤、及び分散剤などがさらに添加されることができる。

上記セラミック添加剤としては、例えば、遷移金属酸化物または遷移金属炭化物、希土類元素、マグネシウム（Ｍｇ）またはアルミニウム（Ａｌ）などが用いられることができる。

かかる第１積層ユニット１１０は、キャパシタの容量形成に寄与する部分としての活性領域と、上下マージン部として、Ｚ方向に上記活性領域の上下部にそれぞれ形成されるカバー１１２、１１３と、を含むことができる。

カバー１１２、１１３は、内部電極を含まないことを除いては、誘電体層１１１と同一の材料及び構成を有することができる。

かかるカバー１１２、１１３は、単一の誘電体層または２つ以上の誘電体層を上記活性領域の上下面にそれぞれＺ方向に積層して形成することができ、基本的には物理的または化学的ストレスによる第１及び第２内部電極１２１、１２２の損傷を防止する役割を果たすことができる。

このとき、カバー１１２、１１３、２１２、２１３の厚さは、第１及び第２積層ユニット１１０、２１０によってキャパシタ本体１０１が構成されるときに、外部からの衝撃などによってキャパシタ本体１０１が損傷することを防止することができるように一定レベル以上であることが好ましい。

特に、積層ユニットの一方面は他の積層ユニットと接する面となるため、隣接する内部電極の間隔を一定に維持するためには、このように他の積層ユニットと接する面となる側のカバーの厚さを、反対側のカバーの厚さよりも薄く形成することが好ましい。

例えば、本実施形態では、第１積層ユニット１１０の場合、上部カバー１１２は２層以上の誘電体層を積層して形成し、第２積層ユニット２１０の場合、下部カバー２１２は２層以上の誘電体層を積層して形成することが好ましい。

第１及び第２内部電極１２１、１２２は、互いに異なる極性が印加される電極であって、誘電体層１１１を挟んでＺ方向に沿って交互に配置され、一端が第１積層ユニット１１０の第３及び第４面３、４を介してそれぞれ露出することができる。

このとき、第１及び第２内部電極１２１、１２２は、中間に配置された誘電体層１１１によって互いに電気的に絶縁されることができる。

このように、第１積層ユニット１１０の第３及び第４面３、４を介して交互に露出する第１及び第２内部電極１２１、１２２の端部は、後述するキャパシタ本体１０１の第３及び第４面３、４に配置される第１及び第２外部電極１３１、１３２とそれぞれ接続されて電気的に連結されることができる。

上述の構成により、第１及び第２外部電極１３１、１３２に所定の電圧が印加されると、第１及び第２内部電極１２１、１２２の間に電荷が蓄積される。

このとき、積層型キャパシタ１００の静電容量は、キャパシタ本体１０１の活性領域においてＺ方向に沿って互いに重なる第１及び第２内部電極１２１、１２２の重なり面積と比例する。

また、第１及び第２内部電極１２１、１２２を形成する材料は、特に制限されず、例えば、白金（Ｐｔ）、パラジウム（Ｐｄ）、パラジウム−銀（Ｐｄ−Ａｇ）合金などの貴金属材料及びニッケル（Ｎｉ）、銅（Ｃｕ）のうち１つ以上の物質からなる導電性ペーストを用いて形成されることができる。

このとき、上記導電性ペーストの印刷方法は、スクリーン印刷法またはグラビア印刷法などを用いることができるが、本発明がこれに限定されるものではない。

本実施形態におけるキャパシタ本体１０１において、第１及び第２積層ユニット１１０、２１０は、高密度部分に該当する面同士が互いに向かい合うように配置されることができる。

このとき、図示してはいないが、必要に応じて、第１及び第２積層ユニット１１０、２１０は、低密度部分に該当する面同士が互いに向かい合うように配置されることもできる。

一方、キャパシタ本体において、第１及び第２積層ユニット１１０、２１０は、最初に積層された部分に該当する面同士が互いに向かい合うように配置されることができる。

このとき、必要に応じて、第１及び第２積層ユニット１１０、２１０は、最後に積層された部分に該当する面同士が互いに向かい合うように配置されることもできる。

第１及び第２外部電極１３１、１３２には、互いに異なる極性の電圧が提供され、キャパシタ本体１０１の第３及び第４面３、４に配置され、第１及び第２積層ユニット１１０、２１０において第１及び第２内部電極１２１、１２２の露出する部分とそれぞれ接続されて電気的に連結されることができる。

このとき、第１及び第２外部電極１３１、１３２は、必要に応じて、キャパシタ本体１０１の第３及び第４面３、４に形成される導電層と、上記導電層上に形成されるめっき層と、を含むことができる。

上記めっき層は、導電層上に形成されるニッケル（Ｎｉ）めっき層と、上記ニッケル（Ｎｉ）めっき層上に形成されるスズ（Ｓｎ）めっき層と、を含むことができる。

第１外部電極１３１は、第１接続部１３１ａと、第１バンド部１３１ｂと、を含むことができる。

第１接続部１３１ａは、キャパシタ本体１０１の第３面３に形成され、第１内部電極１２１、２２１の露出する部分と接続される部分であり、第１バンド部１３１ｂは、第１接続部１３１ａからキャパシタ本体１０１の第１面１の一部まで延長される部分である。

このとき、第１バンド部１３１ｂは、固着強度の向上などのために、キャパシタ本体１０１の第５及び第６面５、６の一部及び第２面２の一部までさらに延長されることができる。

第２外部電極１３２は、第２接続部１３２ａと、第２バンド部１３２ｂと、を含むことができる。

第２接続部１３２ａは、キャパシタ本体１０１の第４面４に形成され、第２内部電極１２２、２２２の露出する部分と接続される部分であり、第２バンド部１３２ｂは、第２接続部１３２ａからキャパシタ本体１０１の第１面１の一部まで延長される部分である。

このとき、第２バンド部１３２ｂは、固着強度の向上などのためにキャパシタ本体１０１の第５及び第６面５、６の一部及び第２面２の一部までさらに延長されることができる。

本実施形態では、第１積層ユニット１１０の場合、上部が低密度部分となり、下部が高密度部分となることができる。

このとき、第１積層ユニット１１０の場合、積層ユニットを製造する際に、上部が最後に積層される部分となるようにすることができ、下部が最初に積層される部分となるようにすることができる。

また、本実施形態において、第２積層ユニット２１０は、第１積層ユニット１１０の下側に配置されることができる。

かかる第２積層ユニット２１０は、上部が高密度部分となり、下部が低密度部分となることができる。

このとき、第２積層ユニット２１０の場合、積層ユニットを製造する際に、上部が最初に積層される部分となるようにすることができ、下部が最後に積層される部分となるようにすることができる。

一方、図６を参照すると、第１及び第２積層ユニット１１０'、２１０'は、第１または第２内部電極の幅が積層ユニットの中間部分からＺ方向に沿って上下に向かうほど徐々に狭くなるように形成されることができる。

即ち、第１積層ユニット１１０'の第３面から見たときに、第１内部電極１２１'は、Ｚ方向に中間に配置された第１内部電極１２１'のＹ方向における幅が最も長く、Ｚ方向に沿って上下に向かうほど、第１内部電極１２１'のＹ方向における幅が徐々に短くなるように形成されることができる。

また、図示してはいないが、第１積層ユニット１１０'の第４面から見たときに、第２内部電極の場合も、第１内部電極１２１'とほぼ類似の形状及び構造を有することができる。

また、第２積層ユニット２１０'の第３面から見たときに、第１内部電極２２１'は、Ｚ方向に中間に配置された第１内部電極２２１'のＹ方向における幅が最も長く、Ｚ方向に沿って上下に向かうほど、第１内部電極２２１'のＹ方向における幅が徐々に短くなるように形成されることができる。

また、図示してはいないが、第２積層ユニット２１０'の第４面から見たときに、第２内部電極の場合も、第１内部電極２２１'とほぼ類似の形状及び構造を有することができる。

したがって、キャパシタ本体１０１'の第３及び第４面からそれぞれ見たときに、Ｚ方向における内部電極の露出形状が、Ｚ方向に沿って全体的に雪だるまのような形状をなすことができる。

また、第１及び第２積層ユニット１１０'、２１０'は、第１または第２内部電極の最大幅をＷ１、第１または第２内部電極の最小幅をＷ２と規定したときに、Ｗ２／Ｗ１≧０．９６を満たすことができる。かかる割合が１に近いほど内部電極の幅が均一となる。したがって、本実施形態によると、内部電極の厚さも全体的に均一となって、積層型キャパシタの破壊電圧特性が向上することができる。

図１４を参照すると、比較例は、積層ユニットを上下に配置したものではなく、内部電極を下端から上側に積層して単一体に構成したキャパシタ本体を含む積層型キャパシタである。実施例は、本発明の第２実施形態であって、第１及び第２積層ユニット１１０'、２１０'を上下に積層してなるキャパシタ本体１０１'を含む積層型キャパシタである。図６においてＷ１は、幅が最も長い内部電極の幅を示し、Ｗ２は幅が最も短い内部電極の幅を示す。

比較例の場合、Ｗ２／Ｗ１の上限値は０．９５３、下限値は０．９４７、平均値は０．９５０であって、すべての範囲で０．９６０よりも低く示された。しかし、実施例の場合、上限値は０．９７６、下限値は０．９６５、平均値は０．９７０であって、Ｗ２／Ｗ１の平均値が０．９６０よりも高く示された。

即ち、本発明の実施形態によると、キャパシタ本体の全体から見たときの内部電極の幅の偏差も減少するが、各積層ユニットから見たときの内部電極の幅の偏差も、比較例に比べて著しく減少することが確認できる。上述のように、本実施形態によると、内部電極の幅と厚さの偏差を減少させて破壊電圧特性を向上させることで、絶縁破壊に強い高信頼性の積層型キャパシタを提供することができる。

一方、本発明の他の実施形態によると、図７及び図８に示すように、第１積層ユニット１１０と第２積層ユニット２１０との間にバッファ層３００が配置されることができる。

かかるバッファ層３００は、誘電体層のみで構成されるため、誘電体層と内部電極の層間段差による影響を低減させて、内部電極の不規則な変形をさらに抑制する役割を果たすことができる。

図９を参照すると、第１積層ユニット１１０'と第２積層ユニット２１０'との間にバッファ層３００が配置され、第１及び第２積層ユニット１１０'、２１０'は、第１または第２内部電極の幅が積層ユニットの中間部分からＺ方向に沿って上下に向かうほど徐々に狭くなるように形成されることができる。

即ち、第１積層ユニット１１０'の第３面から見たときに、第１内部電極１２１'は、Ｚ方向に中間に配置された第１内部電極１２１'のＹ方向における幅が最も長く、Ｚ方向に沿って上下に向かうほど、第１内部電極１２１'のＹ方向における幅が徐々に短くなるように形成されることができる。

また、図示してはいないが、第１積層ユニット１１０'の第４面から見たときに、第２内部電極の場合も、第１内部電極１２１'とほぼ類似の形状及び構造を有することができる。

また、第２積層ユニット２１０'の第３面から見たときに、第１内部電極２２１'は、Ｚ方向に中間に配置された第１内部電極２２１'のＹ方向への幅が最も長く、Ｚ方向に沿って上下に向かうほど、第１内部電極２２１'のＹ方向への幅が徐々に短くなるように形成されることができる。

また、図示してはいないが、第２積層ユニット２１０'の第４面から見たときに、第２内部電極の場合も、第１内部電極２２１'とほぼ類似の形状及び構造を有することができる。

したがって、キャパシタ本体の第３及び第４面からそれぞれ見たときに、Ｚ方向における内部電極の露出形状が、Ｚ方向に沿って全体的に雪だるまのような形状をなすことができる。

図１０は本発明の他の実施形態による積層型キャパシタにおいて、図１のＩ−Ｉ'線に該当する断面を示す断面図であり、図１１は本発明の他の実施形態による積層型キャパシタにおいて、図１のＩＩ−ＩＩ'線に該当する断面を示す断面図である。

図１０及び図１１を参照すると、本実施形態の積層型キャパシタ１００'は、キャパシタ本体１０１''が複数の第１積層ユニット１１０'と、複数の第２積層ユニット２１０'と、を含むことができる。

ここで、第１積層ユニット１１０'は、低密度部分が上部に位置する構造を有することができる。

このとき、第１積層ユニット１１０'は、最後に積層された部分が上部に位置する構造を有することができる。

また、第２積層ユニット２１０'は、高密度部分が上部に位置する構造を有することができる。

このとき、第２積層ユニット２１０'は、最初に積層された部分が上部に位置する構造を有することができる。

本実施形態のキャパシタ本体１０１''は、第２積層ユニット２１０'が最下層に位置した状態で、第１積層ユニット１１０'と第２積層ユニット２１０'がＺ方向に一回ずつ交互に積層されてなることができる。

このとき、積層型キャパシタの全体サイズを、上述の図４に示す実施形態の積層型キャパシタのサイズと類似するように製作するためには、各積層ユニットに含まれる誘電体層と内部電極の個数を適切に調整すればよい。

一方、図１２に示すように、キャパシタ本体１０１'''が複数の第１及び第２積層ユニット１１０'、２１０'を含む場合、第１積層ユニット１１０'は、第１または第２内部電極の幅が積層ユニットの中間部分からＺ方向に沿って上下に向かうほど徐々に狭くなるように形成されることができる。

また、第２積層ユニット２１０'は、第１または第２内部電極の幅が積層ユニットの中間部分からＺ方向に沿って上下に向かうほど徐々に狭くなるように形成されることができる。

以下、本発明の一実施形態による積層型キャパシタの製造方法について説明する。

まず、複数のセラミックシートを準備する。

セラミックシートは、積層ユニットの誘電体層を形成するためのものである。

セラミックシートは、セラミック粉末、ポリマー及び溶剤を混合してスラリーを製造し、このスラリーをドクターブレードなどの工法を用いて数μｍの厚さのシート状に製造することができる。

その後、セラミックシートに導電性ペーストを所定の厚さに印刷して内部電極を形成した後に複数のセラミックシートを積層することで、複数の誘電体層と、誘電体層を挟んで交互に配置される複数の第１及び第２内部電極と、を含む積層バー（Ｂａｒ）を設ける。

次に、２つの積層バーにおいて高密度部分に該当する面同士が互いに向かい合うか、または低密度部分に該当する面同士が互いに向かい合うように、上記２つの積層バーを一列に配置して積層体を設ける。

このとき、セラミックシートが受ける積層圧は累積されるため、最初に積層される面は密度が最も高く、最後に積層される面は密度が最も低くなる。

したがって、積層体を設ける際に、２つの積層バーを、最初にセラミックシートが積層された面同士が互いに向かい合うように一列に配置するか、または最後にセラミックシートが積層された面同士が互いに向かい合うように一列に配置することができる。

本実施形態では、高密度部分が上部に位置する第２積層バーを配置した後、第２積層バーの上に、低密度部分が上部に位置する第１積層バーを積層して積層体を形成することができる。

即ち、最初にセラミックシートが積層された面が上部に位置する第２積層バーを配置した後、第２積層バーの上に、最後にセラミックシートが積層された面が上部に位置する第１積層バーを積層して積層体を設けることができる。

このとき、上下に配置された積層バーのアライメント（ａｌｉｇｎｍｅｎｔ）のためには、各積層バーにレーザードリル（ｌａｓｅｒ ｄｒｉｌｌ）でホール（ｈｏｌｅ）加工を行い、整合積層機などを用いて行うことができる。

一方、上記積層体は、必要に応じて、上下に隣接する積層バーの間にバッファ層をさらに配置して形成することができる。

そのためには、下側の第２積層バーの上面に一つ以上のセラミックシートを積層してバッファ層を形成した後、バッファ層の上に第１積層バーを積層することができる。

そして、他の実施形態として、上記積層体を設ける段階において、上記積層体は、複数の第１及び第２積層バーを含み、上記第１積層バーと上記第２積層バーを一回ずつ交互に配置されるようにＺ方向に積層して形成することができる。

次に、上記積層体を圧着する。

上記積層体は、第１または第２内部電極の幅が第１及び第２積層バーの中間部分から上下に向かうほど徐々に狭くなる形態に形成されることができる。

次に、圧着された積層体の第１及び第２内部電極が両端面を介して交互に露出するように、上記積層体を１つのキャパシタと対応する領域ごとに切断した後、高温で焼成してキャパシタ本体を設ける。

次に、第１及び第２内部電極の露出する部分とそれぞれ電気的に連結されるように上記キャパシタ本体に導電性ペーストを塗布して第１及び第２外部電極を形成する。

通常の積層型キャパシタは、下部カバーの上に活性領域を形成し、活性領域の上に上部カバーを積層した後に圧着して製造する。

最近では、誘電体層が薄層化し、積層数が増加するにつれて、キャパシタ本体内において内部電極が形成される活性領域と、内部電極が形成されていないマージン部の厚さの差が大きくなってきている。

このような厚さの差は、積層型キャパシタの長さ方向よりも幅方向においてさらに著しく生じる。

そのため、積層型キャパシタを製造する際に積層及び加圧工程で層の一部が崩れる。これにより、マージン部では層間剥離（Ｄｅｌａｍｉｎａｔｉｏｎ）またはクラック（ｃｒａｃｋ）が発生し、湿気、めっき液及び異物などがキャパシタ本体の内部に浸透することによってキャパシタ本体の信頼性が低下し得る。

また、従来の積層型キャパシタの場合、圧着後のキャパシタ本体は、活性領域の中間部分が活性領域の上下部に比べて突出する太鼓腹（ｐｏｔｂｅｌｌｙ）状を有する。

それは、上述の誘電体層と内部電極の層間段差及び上下マージン部の密度差によって発生する。

即ち、積層体を圧着する際に、活性領域における上下部は横方向への伸びが制限されるが、活性領域の中間部分は、横方向により多く伸びる。

したがって、キャパシタ本体において、活性領域の下側に向かうほど内部電極の厚さが増加し、マージン部側に向かうほど内部電極の厚さが増加する。

このとき、誘電体層の厚さは、内部電極とは反対の傾向を示すことで、キャパシタ本体の活性領域が全体的に太鼓腹状となる。

このように、キャパシタ本体の活性領域が全体的に太鼓腹状となると、積層型キャパシタは絶縁破壊及びショート（ｓｈｏｒｔ）不良に脆弱となる。

つまり、従来の積層型キャパシタは、積層体を圧着する際に下部に位置する誘電体層の密度が高くなるが、この場合、密度が高い下部に隣接する内部電極は大きく伸びず、密度が低い上部に隣接する内部電極は、圧着副資材及び上部カバーが下側に押し下げられるため、大きく伸びない。

しかし、キャパシタ本体における中間部分の場合は、マージンの密度が相対的に低いため、内部電極が自由に伸びることができる。したがって、キャパシタ本体の内部電極は、全体的に太鼓腹（ｐｏｔｂｅｌｌｙ）状に変形する。

また、誘電体層が薄くなると、誘電体層の単位厚さ当たりの電圧が高くなる。

したがって、積層型キャパシタに低い電圧が印加されても誘電体層の絶縁破壊が発生する可能性が高くなる。

特に、積層型キャパシタの幅方向及び厚さ方向の断面から見たときに、内部電極の幅方向における両端部は、圧着過程で内部電極が伸びて楔状を有するようになり、ノッチ（ｎｏｔｃｈ）効果によって電界強度がさらに高くなる。

したがって、積層方向に隣接する内部電極の端部に高い電界強度が重なることにより、誘電体層の絶縁破壊がより簡単に発生するという問題点がある。

しかし、本実施形態の積層型キャパシタは、キャパシタ本体を２つの積層ユニットで構成し、且つ高密度に該当する面が対称に向かい合うように２つの積層ユニットを一列に配置した後に圧着して製造する。

これにより、キャパシタ本体における活性領域の中間部分はマージンの密度が高いため、内部電極が大きく伸びず、活性領域の上下部はマージンの密度が低いが、カバーによって内部電極の伸びが制限されるため、キャパシタ本体に含まれる内部電極は、全体的に均一に変形されることができる。

このように内部電極の変形を上下に対称でありながら均一な構造にすると、キャパシタ本体内における誘電体層と内部電極の厚さの偏差を減らすことができ、内部電極の端部が曲がる現象も低減させることができる。

したがって、積層型キャパシタの幅方向における活性領域とマージン部の厚さの差による影響を低減させることで、積層型キャパシタの小型化及び高容量化を実現することができ、積層及び加圧工程で層の一部が崩れることによってマージン部に主に発生する層間剥離やクラックを防止することができる。

また、積層型キャパシタの信頼性を向上させることができ、高電圧下での絶縁破壊を防止することができる。

一方、本発明において、キャパシタ本体を構成する積層ユニットの個数は２個に限定されるものではなく、積層ユニットの個数は３個以上であることができ、好ましくは、積層ユニットの個数は２の倍数であることができる。

例えば、図１０及び図１１に示すように、積層ユニットの総個数が、上述の実施形態に比べて２倍増加して４個となると、内部電極が全体的により均一に変形されることができる。これにより、キャパシタ本体内における誘電体層と内部電極の厚さの偏差をさらに減らすことができ、内部電極の端部が曲がる現象もさらに低減させることができる。

これにより、積層型キャパシタ１００'の絶縁破壊、ショート（ｓｈｏｒｔ）不良、容量低下などの問題をより効果的に改善することができ、積層型キャパシタの信頼性をより向上させることができる。

図１３は従来の積層型キャパシタにおける内部電極の幅の範囲と、本発明の図１〜図５に示す実施形態による積層型キャパシタにおける内部電極の幅の範囲とを比較して示したグラフである。ここで、積層型キャパシタは長さと幅がそれぞれ２．０ｍｍ、１．２ｍｍであり、内部電極の積層数は総９００層である。

図１３において、＃１は、キャパシタ本体が単一の積層体からなる従来の積層型キャパシタにおいて内部電極の幅を示したものであり、＃２は、図１〜図５に示す積層型キャパシタにおいて第２積層ユニットに含まれる内部電極の幅を示したものであり、＃３は、図１〜図５に示す積層型キャパシタにおいて第１積層ユニットに含まれる内部電極の幅を示したものである。

図１３を参照すると、＃２と＃３における内部電極の平均幅の最大値と最小値がいずれも、＃１における内部電極の平均幅の最大値と最小値よりも小さいことが分かる。

また、＃１の場合、キャパシタ本体の上部と下部における平均電極幅が最も小さく、中間地点における幅が最も大きいのに対し、＃２と＃３を含む本発明の一実施形態の場合は、キャパシタ本体の上、中、下における幅がほぼ類似し、上〜中及び中〜下における幅もほぼ類似していることが分かる。

即ち、本実施形態によると、キャパシタ本体の活性領域における内部電極の厚さの偏差を減らすことができ、従来の積層型キャパシタにおいてキャパシタ本体の内部電極の形状である太鼓腹（ｐｏｔｂｅｌｌｙ）状が数値的に改善されることが確認できる。

以上、本発明の実施形態について詳細に説明したが、本発明の権利範囲はこれに限定されるものではなく、特許請求の範囲に記載された本発明の技術的事項を逸脱しない範囲内で様々な修正及び変形が可能であることは、当技術分野における通常の知識を有する者には自明である。

１００、１００' 積層型キャパシタ
１０１、１０１'、１０１''、１０１''' キャパシタ本体
１１０、１１０' 第１積層ユニット
１１１、２１１ 誘電体層
１１２、１１３、２１２、２１３ カバー
１２１、１２１'、２２１、２２１' 第１内部電極
１２２、２２２ 第２内部電極
１３１、１３２ 第１及び第２外部電極
２１０、２１０' 第２積層ユニット
３００ バッファ層

Claims (17)

1. 複数の誘電体層、及び前記誘電体層を挟んで交互に配置される複数の第１及び第２内部電極を含む２つ以上の積層ユニットが誘電体層の積層方向に沿って一列に配置されてなるキャパシタ本体と、
   前記第１及び第２内部電極とそれぞれ電気的に連結されるように前記キャパシタ本体に配置される第１及び第２外部電極と、を含み、
   前記キャパシタ本体において、互いに隣接する積層ユニットは、高密度部分に該当する面同士が互いに向かい合うか、または低密度部分に該当する面同士が互いに向かい合うように配置される、積層型キャパシタ。
2. 前記キャパシタ本体は、互いに隣接する積層ユニットの間に配置されるバッファ層をさらに含む、請求項１に記載の積層型キャパシタ。
3. 前記キャパシタ本体は、低密度部分が上部に位置する第１積層ユニットと、前記第１積層ユニットの下側に配置され、高密度部分が上部に位置する第２積層ユニットと、を含む、請求項１又は２に記載の積層型キャパシタ。
4. 前記キャパシタ本体は、低密度部分が上部に位置する第１積層ユニットと、前記第１積層ユニットの下側に配置され、高密度部分が上部に位置する第２積層ユニットと、を含み、
   前記第１積層ユニットと前記第２積層ユニットが一回ずつ交互に積層されてなる、請求項１又は２に記載の積層型キャパシタ。
5. 複数の誘電体層、及び前記誘電体層を挟んで交互に配置される複数の第１及び第２内部電極を含む２つ以上の積層ユニットが誘電体層の積層方向に沿って一列に配置されてなるキャパシタ本体と、
   前記第１及び第２内部電極とそれぞれ電気的に連結されるように前記キャパシタ本体に配置される第１及び第２外部電極と、を含み、
   それぞれの前記積層ユニットは、前記第１及び第２内部電極の幅が前記積層ユニットの中間部分から上下に向かうほど徐々に狭くなるように形成される、積層型キャパシタ。
6. 前記キャパシタ本体は、互いに隣接する積層ユニットの間に配置されるバッファ層をさらに含む、請求項５に記載の積層型キャパシタ。
7. 前記積層ユニットは、第１または第２内部電極の最大幅をＷ１、前記第１または第２内部電極の最小幅をＷ２と規定したときに、Ｗ２／Ｗ１≧０．９６を満たす、請求項５又は６に記載の積層型キャパシタ。
8. 複数のセラミックシート、及び前記セラミックシートを挟んで交互に配置される複数の第１及び第２内部電極を含む積層バー（Ｂａｒ）を設ける段階と、
   ２つ以上の積層バーにおいて高密度部分に該当する面同士が互いに向かい合うか、または低密度部分に該当する面同士が互いに向かい合うように、前記２つ以上の積層バーを一列に配置して積層体を設ける段階と、
   前記積層体を圧着する段階と、
   圧着された積層体の第１及び第２内部電極が露出するように、前記積層体を切断し、焼成してキャパシタ本体を設ける段階と、
   第１及び第２内部電極の露出する部分とそれぞれ電気的に連結されるように前記キャパシタ本体に第１及び第２外部電極を形成する段階と、を含む、積層型キャパシタの製造方法。
9. 前記積層体を設ける段階において、
   前記積層体は、互いに隣接する積層バーの間にバッファ層を配置して形成する、請求項８に記載の積層型キャパシタの製造方法。
10. 前記積層体を設ける段階において、
    前記積層体は、高密度部分が上部に位置する第２積層バーを配置し、前記第２積層バーの上に、低密度部分が上部に位置する第１積層バーを積層して形成する、請求項８又は９に記載の積層型キャパシタの製造方法。
11. 前記積層体は、複数の第１及び第２積層バーを含み、前記第１積層バーと前記第２積層バーを一回ずつ交互に配置されるように積層して形成する、請求項１０に記載の積層型キャパシタの製造方法。
12. 前記積層体を設ける段階において、
    前記積層バーのアライメント（ａｌｉｇｎｍｅｎｔ）は、各積層バーにレーザードリル（ｌａｓｅｒ ｄｒｉｌｌ）でホール（ｈｏｌｅ）加工を行った後、整合積層機を用いて行われる、請求項８〜１１の何れか一項に記載の積層型キャパシタの製造方法。
13. 複数のセラミックシート、及び前記セラミックシートを挟んで交互に配置される複数の第１及び第２内部電極を含む積層バー（Ｂａｒ）を設ける段階と、
    ２つ以上の積層バーにおいて最初にセラミックシートが積層された面同士が互いに向かい合うか、または最後にセラミックシートが積層された面同士が互いに向かい合うように、前記２つ以上の積層バーを一列に配置して積層体を設ける段階と、
    前記積層体を圧着する段階と、
    圧着された積層体の第１及び第２内部電極が露出するように、前記積層体を切断し、焼成してキャパシタ本体を設ける段階と、
    第１及び第２内部電極の露出する部分とそれぞれ電気的に連結されるように前記キャパシタ本体に第１及び第２外部電極を形成する段階と、を含む、積層型キャパシタの製造方法。
14. 前記積層体を設ける段階において、
    前記積層体は、互いに隣接する積層バーの間にバッファ層を配置して形成する、請求項１３に記載の積層型キャパシタの製造方法。
15. 前記積層体を設ける段階において、
    前記積層体は、最初にセラミックシートが積層された面が上部に位置する第２積層バーを配置し、前記第２積層バーの上に、最後にセラミックシートが積層された面が上部に位置する第１積層バーを積層して形成する、請求項１３又は１４に記載の積層型キャパシタの製造方法。
16. 前記積層体は、複数の第１及び第２積層バーを含み、前記第１積層バーと前記第２積層バーを一回ずつ交互に配置されるように積層して形成する、請求項１５に記載の積層型キャパシタの製造方法。
17. 前記積層体を設ける段階において、
    前記積層バーのアライメント（ａｌｉｇｎｍｅｎｔ）は、各積層バーにレーザードリル（ｌａｓｅｒ ｄｒｉｌｌ）でホール（ｈｏｌｅ）加工を行った後、整合積層機を用いて行われる、請求項１３〜１６の何れか一項に記載の積層型キャパシタの製造方法。