JP6981438B2 - 積層セラミックコンデンサ - Google Patents
積層セラミックコンデンサ Download PDFInfo
- Publication number
- JP6981438B2 JP6981438B2 JP2019028173A JP2019028173A JP6981438B2 JP 6981438 B2 JP6981438 B2 JP 6981438B2 JP 2019028173 A JP2019028173 A JP 2019028173A JP 2019028173 A JP2019028173 A JP 2019028173A JP 6981438 B2 JP6981438 B2 JP 6981438B2
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- electrode
- facing portion
- layer
- dielectric layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
- H01G2/02—Mountings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
Description
この発明の積層セラミックコンデンサについて説明する。
図1は、この発明にかかる積層セラミックコンデンサの一例を示す外観斜視図である。図2は、図1に示す積層セラミックコンデンサの線II−IIにおける断面図である。図3は、図2に示す積層セラミックコンデンサの線III−IIIにおける断面図である。図4は、図2に示す積層セラミックコンデンサの線IV−IVにおける断面図である。図5は、図2に示す積層セラミックコンデンサの線V−Vにおける断面図である。図6は、図2に示す積層セラミックコンデンサの線VI−VIにおける断面図である。図7は、図2に示す積層セラミックコンデンサの線VII−VIIにおける断面図である。図8は、図2に示す積層セラミックコンデンサの線VIII−VIIIにおける断面図である。図9は、図2に示す積層セラミックコンデンサの線IX−IXにおける断面図である。図10は、図2に示す積層セラミックコンデンサの線X−Xにおける断面図である。図11は、図4に示す積層セラミックコンデンサの線XI−XIにおける断面図である。図12は、図4に示す積層セラミックコンデンサの線XII−XIIにおける断面図である。図13は、図1に示した積層体の分解斜視図である。
第5の内部電極16eおよび第6の内部電極16fは、第1の内部電極16aおよび第2の内部電極16b、ならびに、第3の内部電極16cおよび第4の内部電極16dが配置される誘電体層14とは異なる同一平面上の誘電体層14に配置されている。
なお、第1の引出部20aの幅と、第1の対向部18a1との幅は、同じ幅で形成されていてもよく、第1の引出部20aの幅は、第1の対向部18a1の幅よりも狭く形成されていてもよい。また、第1の内部電極16aは、第1の対向部18a1から第1の引出部20aについての形状が、第1の端面12eに向かって狭くなるようにテーパ状に形成されてもよい。
なお、第2の引出部20bの幅と、第3の対向部18b1との幅は、同じ幅で形成されていてもよく、第2の引出部20bの幅は、第3の対向部18b1の幅よりも狭く形成されていてもよい。また、第2の内部電極16bは、第3の対向部18b1から第2の引出部20bについての形状が、第2の端面12fに向かって狭くなるようにテーパ状に形成されてもよい。
第6の内部電極16fは、図2に示すように、第1の主面12aより平面視したとき、第2の内部電極16b、第3の内部電極16cおよび第4の内部電極16dに跨るように配置される。
第1の外部電極24aは、積層体12の第1の端面12eの表面に配置され、第1の端面12eから延伸して第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12dのそれぞれの一部分を覆うように形成される。この場合、第1の外部電極24aは、第1の内部電極16aの第1の引出部20aと電気的に接続される。なお、第1の外部電極24aは、少なくとも、実装面側に位置する積層体12の第1の主面12aの一部もしくは第2の主面12bの一部にまで延びて形成されていることが好ましい。
第2の外部電極24bは、積層体12の第2の端面12fの表面に配置され、第2の端面12fから延伸して第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12dのそれぞれの一部分を覆うように形成される。この場合、第2の外部電極24bは、第2の内部電極16bの第2の引出部20bと電気的に接続される。なお、第2の外部電極24bは、少なくとも、実装面側に位置する積層体12の第1の主面12aの一部もしくは第2の主面12bの一部にまで延びて形成されていることが好ましい。
第2の外部電極24bは、積層体12の上に配置される第2の下地電極層と、第1の下地電極層の表面を覆うように配置される第2のめっき層とを含む。
焼付け層は、ガラスと金属とを含む。焼付け層の金属としては、たとえば、Cu、Ni、Ag、Pd、Ag−Pd合金、Au等から選ばれる少なくとも1つを含む。また、焼付け層のガラスとしては、B、Si、Ba、Mg、Al、Li等から選ばれる少なくとも1つを含む。焼付け層は、複数層であってもよい。焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体12に塗布して焼き付けたものであり、誘電体層14および内部電極16と同時に焼成したものでもよく、誘電体層14および内部電極16を焼成した後に焼き付けたものでもよい。
また、第1の主面12aおよび第2の主面12b、ならびに第1の側面12cおよび第2の側面12dの表面に下地電極層を設ける場合には、第1の主面12aおよび第2の主面12b、ならびに第1の側面12cおよび第2の側面12dの表面に位置する第1の下地電極層および第2の下地電極層である長さ方向zの中央部におけるそれぞれの焼付け層の厚みは、たとえば、30μm以上125μm以下程度であることが好ましい。
導電性樹脂層は、焼付け層の表面に焼付け層を覆うように配置されるか、積層体12の表面に直接配置されてもよい。また、導電性樹脂層は、複数層であってもよい。
導電性樹脂層は、熱硬化性樹脂および金属を含む。導電性樹脂層は、熱硬化性樹脂を含むため、たとえば、めっき膜や導電性ペーストの焼成物からなる導電層よりも柔軟性に富んでいる。このため、積層セラミックコンデンサに物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層が緩衝層として機能し、積層セラミックコンデンサへのクラックを防止することができる。
導電性樹脂層に含まれる金属(導電性フィラー)の形状は、特に限定されない。導電性フィラーは、球形状、扁平状などのものを用いることができるが、球形状金属粉と扁平状金属粉とを混合して用いるのが好ましい。
導電性樹脂層に含まれる金属(導電性フィラー)の平均粒径は、特に限定されない。導電性フィラーの平均粒径は、たとえば、0.3μm以上10μm以下程度であってもよい。
導電性樹脂層に含まれる金属(導電性フィラー)は、主に導電性樹脂層の通電性を担う。具体的には、導電性フィラーどうしが接触することにより、導電性樹脂層内部に通電経路が形成される。
導電性樹脂層に含まれる樹脂は、導電性樹脂全体の体積に対して、25vol%以上65vol%以下で含まれていることが好ましい。
また、導電性樹脂層には、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤としては、フェノール樹脂、アミン系、酸無水物系、イミダゾール系など公知の種々の化合物を使用することができる。
また、第1の主面12aおよび第2の主面12b、ならびに第1の側面12cおよび第2の側面12dの表面に下地電極層を設ける場合には、第1の主面12aおよび第2の主面12b、ならびに第1の側面12cおよび第2の側面12dの表面に位置する下地電極層である長さ方向zの中央部におけるそれぞれの導電性樹脂層の厚みは、5μm以上50μm以下程度であることが好ましい。
めっき層は、複数層によって形成されてもよい。この場合、めっき層は、Niめっき層とSnめっき層の2層構造であることが好ましい。Niめっき層が、下地電極層の表面を覆うように設けられることで、積層セラミックコンデンサ10を実装する際に、実装に用いられる半田によって下地電極層が侵食されることを防止することができる。また、Niめっき層の表面に、Snめっき層を設けることにより、積層セラミックコンデンサ10を実装する際に、実装に用いられる半田の濡れ性を向上させ、容易に実装することができる。
第1の外部電極24aおよび第2の外部電極24bのそれぞれは、下地電極層が設けられず、めっき層が積層体12の表面に直接形成されていてもよい。すなわち、積層セラミックコンデンサ10は、内部電極16に電気的に接続されるめっき層を含む構造であってもよい。このような場合、前処理として積層体12の表面に触媒を配設した後で、めっき層が形成されてもよい。
めっき層は、積層体12の表面に形成される下層めっき電極と、下層めっき電極の表面に形成される上層めっき電極とを含むことが好ましい。
下層めっき電極および上層めっき電極はそれぞれ、たとえば、Cu、Ni、Sn、Pb、Au、Ag、Pd、BiまたはZnなどから選ばれる少なくとも1種の金属または当該金属を含む合金を含むことが好ましい。
下層めっき電極は、はんだバリア性能を有するNiを用いて形成されることが好ましく、上層めっき電極は、はんだ濡れ性が良好なSnやAuを用いて形成されることが好ましい。また、たとえば、内部電極16がNiを用いて形成される場合、下層めっき電極は、Niと接合性のよいCuを用いて形成されることが好ましい。なお、上層めっき電極は、必要に応じて形成されればよく、第1の外部電極24aおよび第2の外部電極24bはそれぞれ、下層めっき電極のみで構成されてもよい。
めっき層は、上層めっき電極を最外層としてもよいし、上層めっき電極の表面にさらに他のめっき電極を形成してもよい。
下地電極層を設けずに配置するめっき層の1層あたりの厚みは、1μm以上15μm以下であることが好ましい。めっき層は、ガラスを含まないことが好ましい。めっき層の単位体積あたりの金属割合は、99vol%以上であることが好ましい。
積層セラミックコンデンサ10の寸法は、長さ方向zのL寸法が3.10mm以上6.20mm以下、幅方向yのW寸法が1.50mm以上3.40mm以下、積層方向xのT寸法が0.75mm以上5.20mm以下であることが好ましい。
次に、本発明にかかる積層セラミックコンデンサの製造方法について説明する。
導電性樹脂層の形成方法としては、熱硬化性樹脂および金属成分を含む導電性樹脂ペーストを焼付け層もしくは積層体12の表面に塗布し、250℃以上550℃以下の温度で熱処理を行い、樹脂を熱硬化させ、導電性樹脂層が形成される。このときの熱処理時の雰囲気は、N2雰囲気であることが好ましい。また、樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は、100ppm以下に抑えることが好ましい。
積層体12の第1の端面12eおよび第2の端面12fにめっき処理を施し、内部電極16の露出部上に下地めっき電極を形成する。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよいが、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。また、必要に応じて、下層めっき電極の表面に上層めっき電極を同様に形成してもよい。
次に、上述した本発明にかかる積層セラミックコンデンサの効果を確認するために、積層セラミックコンデンサを製造し、発熱温度を測定する実験を行った。
まず、上述した積層セラミックコンデンサの製造方法にしたがって、以下のような仕様の積層セラミックコンデンサを作製した。
・積層セラミックコンデンサのサイズL×W×T(設計値を含む):3.2mm×3.2mm×2.5mm
・誘電体層の材料:SrZrO3
・誘電体層の厚み:5μm
・内部電極の材料:Ni
・内部電極パターン:図11および図12に示すパターン
・容量:4.7nF
・定格電圧:630V
・外部電極の構造
下地電極層:導電性金属(Cu)とガラス成分を含む電極
めっき層:Niめっき層とSnめっき層の2層構造
比較例に用いた積層セラミックコンデンサは、内部電極パターンを図16および図17に示すパターンとした以外は、実施例に用いた積層セラミックコンデンサと同一の仕様とした。
より詳細に説明すると、比較例に用いた積層セラミックコンデンサ1は、図14ないし図17に示すように、積層体2の内部に、内部電極3として、第1の内部電極3aおよび第2の内部電極層3bを含む。そして、積層体2の内部には、その両端面のどちらにも引き出されない浮き内部電極3cが設けられ、浮き内部電極層3cによって、対向部4が複数に分割された構造とされ、図15に示すような4連構造である。積層セラミックコンデンサ1は、外部電極5を備える。外部電極5は、第1の外部電極5aおよび第2の外部電極5bを有する。第1の外部電極5aは、第1の内部電極3aと電気的に接続され、第2の外部電極5bは、第2の内部電極3bと電気的に接続されている。
実装基板に作製した積層セラミックコンデンサを実装し、積層セラミックコンデンサの第1の主面(天面)に熱電対を貼り付け、恒温槽の中に入れた。その後、周囲温度が100℃に達してから、所定の電圧(223Vr.m.s/100kHz)を積層セラミックコンデンサに印加し、積層セラミックコンデンサの表面の温度を測定した。そして、実施例および比較例において、積層セラミックコンデンサの発熱温度を確認し、比較例に対する温度抑制率を算出した。なお、温度抑制率は、(実施例の試料の上昇温度−比較例の試料の上昇温度)/比較例の試料の上昇温度×100により算出した。
上述した測定方法により、周囲温度が100℃であった場合、実施例にかかる試料では、15.4℃上昇し、比較例にかかる試料では、16.5℃上昇した。従って、温度抑制率は、−6.7%であった。このように、表1に示すように、実施例にかかる積層セラミックコンデンサは、比較例にかかる積層セラミックコンデンサに比べて発熱温度が抑制されていることが明らかとなった。
すなわち、本発明の技術的思想及び目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
12 積層体
12a 第1の主面
12b 第2の主面
12c 第1の側面
12d 第2の側面
12e 第1の端面
12f 第2の端面
14 誘電体層
15a 外層部
15b 内層部
16 内部電極
16a 第1の内部電極
16b 第2の内部電極
16c 第3の内部電極
16d 第4の内部電極
16e 第5の内部電極
16f 第6の内部電極
18a1 第1の対向部
18a2 第2の対向部
18b1 第3の対向部
18b2 第4の対向部
18c1 第5の対向部
18c2 第6の対向部
18d1 第7の対向部
18d2 第8の対向部
18e1 第9の対向部
18e2 第10の対向部
18e3 第11の対向部
18f1 第12の対向部
18f2 第13の対向部
18f3 第14の対向部
20a 第1の引出部
20b 第2の引出部
22a 側部(Wギャップ)
22b 端部(Lギャップ)
24 外部電極
24a 第1の外部電極
24b 第2の外部電極
x 積層方向
y 幅方向
z 長さ方向
Claims (2)
- 積層された複数の誘電体層と積層された複数の内部電極とを含み、積層方向に相対する第1の主面および第2の主面と、前記積層方向に直交する幅方向に相対する第1の側面および第2の側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第1の端面および第2の端面を有する積層体と、
前記第1の端面上に配置される第1の外部電極と、
前記第2の端面上に配置される第2の外部電極と、
を備える積層セラミックコンデンサであって、
前記内部電極は、第1の内部電極および第2の内部電極、ならびに、第3の内部電極および第4の内部電極、ならびに、第5の内部電極および第6の内部電極を含み、
前記第1の内部電極および前記第2の内部電極、ならびに、前記第3の内部電極および前記第4の内部電極は、同一平面上の誘電体層に配置されており、
前記第5の内部電極および前記第6の内部電極は、前記第1の内部電極および前記第2の内部電極、ならびに、前記第3の内部電極および前記第4の内部電極が配置される誘電体層とは異なる同一平面上の誘電体層に配置されており、
前記第1の内部電極は、その一方端部が前記第1の端面に引き出される第1の引出部と、前記第1の引出部に接続され、異なる誘電体層上に配置される前記第5の内部電極と重なる第1の対向部と、前記第1の対向部から前記第2の端面部側に引き出されて前記積層体の中央部に向かって延びる、前記第1の対向部よりも幅の狭い第2の対向部とを有し、
前記第2の内部電極は、その一方端部が前記第2の端面に引き出される第2の引出部と、前記第2の引出部に接続され、異なる誘電体層上に配置される前記第6の内部電極と重なる第3の対向部と、前記第3の対向部から前記第1の端面部側に引き出されて前記積層体の中央部に向かって延びる、前記第3の対向部よりも幅の狭い第4の対向部とを有し、
前記第3の内部電極は、前記第1の内部電極および前記第2の内部電極と間隔をあけて配置されており、前記第3の内部電極と異なる誘電体層上に配置される前記第5の内部電極と重なる第5の対向部と、前記第3の内部電極と異なる誘電体層上に配置される前記第6の内部電極と重なる第6の対向部と、を有し、
前記第4の内部電極は、前記第1の内部電極および前記第2の内部電極と間隔をあけて配置されており、前記第4の内部電極と異なる誘電体層上に配置される前記第5の内部電極と重なる第7の対向部と、前記第4の内部電極と異なる誘電体層上に配置される前記第6の内部電極と重なる第8の対向部と、を有し、
前記第3の内部電極と前記第4の内部電極とは、離れて配置されており、
前記第3の内部電極および前記第4の内部電極の間には、前記第1の内部電極の前記第2の対向部と前記第2の内部電極の前記第4の対向部とがそれぞれ離れて配置されており、
前記第5の内部電極は、前記第1の内部電極、前記第3の内部電極および前記第4の内部電極に跨るように配置されており、
前記第6の内部電極は、前記第2の内部電極、前記第3の内部電極および前記第4の内部電極に跨るように配置されており、
前記第5の内部電極と前記第6の内部電極は離れて配置されている、積層セラミックコンデンサ。 - 前記第5の内部電極は、前記第5の内部電極と異なる誘電体層上に配置される前記第1の内部電極と重なる第9の対向部と、前記第5の内部電極と異なる誘電体層上に配置される前記第3の内部電極と重なる第10の対向部と、前記第5の内部電極と異なる誘電体層上に配置される前記第4の内部電極と重なる第11の対向部と、を有し、
前記第6の内部電極は、前記第6の内部電極と異なる誘電体層上に配置される前記第2の内部電極と重なる第12の対向部と、前記第6の内部電極と異なる誘電体層上に配置される第3の内部電極と重なる第13の対向部と、前記第6の内部電極と異なる誘電体層上に配置される前記第4の内部電極と重なる第14の対向部と、を有している、請求項1に記載の積層セラミックコンデンサ。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019028173A JP6981438B2 (ja) | 2019-02-20 | 2019-02-20 | 積層セラミックコンデンサ |
US16/783,195 US11094470B2 (en) | 2019-02-20 | 2020-02-06 | Multilayer ceramic capacitor |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019028173A JP6981438B2 (ja) | 2019-02-20 | 2019-02-20 | 積層セラミックコンデンサ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2020136497A JP2020136497A (ja) | 2020-08-31 |
JP6981438B2 true JP6981438B2 (ja) | 2021-12-15 |
Family
ID=72042411
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019028173A Active JP6981438B2 (ja) | 2019-02-20 | 2019-02-20 | 積層セラミックコンデンサ |
Country Status (2)
Country | Link |
---|---|
US (1) | US11094470B2 (ja) |
JP (1) | JP6981438B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7003889B2 (ja) * | 2018-10-10 | 2022-01-21 | 株式会社村田製作所 | 積層セラミック電子部品およびその実装構造 |
JP7226303B2 (ja) * | 2019-12-26 | 2023-02-21 | 株式会社デンソー | 制御装置 |
US11670453B2 (en) * | 2020-07-20 | 2023-06-06 | Knowles UK Limited | Electrical component having layered structure with improved breakdown performance |
CN112309720A (zh) * | 2020-11-24 | 2021-02-02 | 大连达利凯普科技股份公司 | 多层片式瓷介电容器 |
KR20220072411A (ko) * | 2020-11-25 | 2022-06-02 | 삼성전기주식회사 | 적층형 커패시터 및 그 실장 기판 |
Family Cites Families (21)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6020139U (ja) * | 1983-07-18 | 1985-02-12 | 松下電器産業株式会社 | 積層磁器コンデンサ |
JPH0837126A (ja) | 1994-07-22 | 1996-02-06 | Murata Mfg Co Ltd | 積層コンデンサ |
JPH10261546A (ja) * | 1997-03-19 | 1998-09-29 | Murata Mfg Co Ltd | 積層コンデンサ |
US5880925A (en) * | 1997-06-27 | 1999-03-09 | Avx Corporation | Surface mount multilayer capacitor |
JP3812377B2 (ja) * | 2001-07-10 | 2006-08-23 | 株式会社村田製作所 | 貫通型三端子電子部品 |
JP4105665B2 (ja) * | 2004-08-30 | 2008-06-25 | Tdk株式会社 | 積層セラミックコンデンサ |
US7133274B2 (en) * | 2005-01-20 | 2006-11-07 | Matsushita Electric Industrial Co., Ltd. | Multilayer capacitor and mold capacitor |
JP4654854B2 (ja) * | 2005-09-13 | 2011-03-23 | パナソニック株式会社 | 積層コンデンサ及びモールドコンデンサ |
JP4501970B2 (ja) * | 2007-08-23 | 2010-07-14 | Tdk株式会社 | 積層コンデンサ |
JP5310238B2 (ja) * | 2008-07-10 | 2013-10-09 | 株式会社村田製作所 | 積層セラミック電子部品 |
JP5404312B2 (ja) * | 2009-07-29 | 2014-01-29 | 京セラ株式会社 | 電子装置 |
US20110128665A1 (en) * | 2009-11-30 | 2011-06-02 | Avx Corporation | Ceramic Capacitors for High Temperature Applications |
KR20130042924A (ko) * | 2011-10-19 | 2013-04-29 | 삼성전기주식회사 | 적층 세라믹 전자 부품 |
KR102064007B1 (ko) * | 2012-12-13 | 2020-01-08 | 삼성전기주식회사 | 다층 세라믹 소자 |
KR101452126B1 (ko) * | 2013-08-08 | 2014-10-16 | 삼성전기주식회사 | 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판 |
US9352366B2 (en) * | 2013-11-22 | 2016-05-31 | Susumu Yamada | Plastic bottle processing apparatus and vehicle having same mounted thereon |
KR102163046B1 (ko) * | 2014-10-15 | 2020-10-08 | 삼성전기주식회사 | 칩 부품 |
JP6137153B2 (ja) * | 2014-12-05 | 2017-05-31 | トヨタ自動車株式会社 | ピン状フィンの形成方法 |
JP2017108057A (ja) * | 2015-12-11 | 2017-06-15 | 株式会社村田製作所 | 積層セラミックコンデンサ |
US10410794B2 (en) * | 2016-07-11 | 2019-09-10 | Kemet Electronics Corporation | Multilayer ceramic structure |
US10943735B2 (en) * | 2018-03-06 | 2021-03-09 | Avx Corporation | Multilayer ceramic capacitor having ultra-broadband performance |
-
2019
- 2019-02-20 JP JP2019028173A patent/JP6981438B2/ja active Active
-
2020
- 2020-02-06 US US16/783,195 patent/US11094470B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
JP2020136497A (ja) | 2020-08-31 |
US20200265999A1 (en) | 2020-08-20 |
US11094470B2 (en) | 2021-08-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6981438B2 (ja) | 積層セラミックコンデンサ | |
JP2018088451A (ja) | 積層セラミックコンデンサ | |
JP2022039808A (ja) | 積層セラミックコンデンサ | |
JP2021034440A (ja) | 積層セラミック電子部品 | |
JP7363654B2 (ja) | 積層セラミック電子部品 | |
JP6841267B2 (ja) | 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造 | |
JP2021002604A (ja) | 積層セラミック電子部品 | |
JP7196817B2 (ja) | 積層セラミックコンデンサの使用方法および積層セラミックコンデンサの実装方法 | |
JP2020184555A (ja) | 積層セラミックコンデンサ | |
JP2017220521A (ja) | 電子部品 | |
JP2021125673A (ja) | 積層セラミックコンデンサ | |
JP2021168337A (ja) | 積層セラミックコンデンサ | |
JP2020174073A (ja) | 積層セラミックコンデンサ | |
JP7302529B2 (ja) | 積層セラミックコンデンサの使用方法および積層セラミックコンデンサの実装方法 | |
US20220270825A1 (en) | Multilayer ceramic capacitor | |
US11587730B2 (en) | Multilayer ceramic capacitor | |
WO2023243186A1 (ja) | 3端子型積層セラミックコンデンサ | |
WO2024014093A1 (ja) | 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造 | |
WO2024018720A1 (ja) | 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法 | |
WO2024004304A1 (ja) | 貫通型積層セラミックコンデンサ | |
US20230343521A1 (en) | Multilayer ceramic capacitor and mounting structure of multilayer ceramic capacitor | |
WO2024018718A1 (ja) | 積層セラミック電子部品および積層セラミック電子部品の実装構造 | |
WO2024018719A1 (ja) | 積層セラミック電子部品 | |
WO2024029149A1 (ja) | 積層セラミック電子部品及び積層セラミック電子部品の実装構造 | |
WO2024014176A1 (ja) | 積層セラミックコンデンサ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20200925 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20210708 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210713 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210825 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211019 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211101 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6981438 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |