JP6981438B2 - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
JP6981438B2
JP6981438B2 JP2019028173A JP2019028173A JP6981438B2 JP 6981438 B2 JP6981438 B2 JP 6981438B2 JP 2019028173 A JP2019028173 A JP 2019028173A JP 2019028173 A JP2019028173 A JP 2019028173A JP 6981438 B2 JP6981438 B2 JP 6981438B2
Authority
JP
Japan
Prior art keywords
internal electrode
electrode
facing portion
layer
dielectric layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2019028173A
Other languages
English (en)
Other versions
JP2020136497A (ja
Inventor
一郎 來間
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2019028173A priority Critical patent/JP6981438B2/ja
Priority to US16/783,195 priority patent/US11094470B2/en
Publication of JP2020136497A publication Critical patent/JP2020136497A/ja
Application granted granted Critical
Publication of JP6981438B2 publication Critical patent/JP6981438B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02Mountings
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material

Description

本発明は、高容量の積層セラミックコンデンサに関する。
近年、電子製品の小型化及び多機能化に従い、チップ部品も小型化及び高機能化される傾向にあるため、積層セラミックコンデンサにおいても、そのサイズが小さく、容量が大きい高容量の製品が要求されている。それに伴い、誘電体層及び内部電極の厚さが薄くなり積層数が増加する積層セラミックコンデンサが製造されている。
しかしながら、誘電体層の薄層化によって単位厚さ当りの電圧が高くなると、誘電体層の絶縁破壊が発生するため、高耐圧設計には適さない。一般的に、誘電体層の厚みと絶縁破壊電圧とが比例関係にないことは知られており、高耐圧設計のために、誘電体層の厚みを2倍にしても、絶縁破壊電圧は2倍にはならない。そのため、誘電体層の厚み分、絶縁破壊電圧を上げることができない。
上記の課題を解決する技術として、たとえば、特許文献1に記載されるような内部電極の構造をとる場合がある。このように、内部電極の対向電極部を複数個に分割した構造とすることによって、対向する内部電極間において複数のコンデンサ成分が形成され、これらのコンデンサ成分が直列に接続された構成となる。そのため、それぞれのコンデンサ成分に印加される電圧を低くすることが可能となるため、積層セラミックコンデンサの高耐圧化を図ることができる。その結果、積層セラミックコンデンサの絶縁破壊電圧特性を向上させることができる。
特開平8−37126号公報
しかしながら、特許文献1のように、内部電極の対向電極部を分割させることにより、素子(積層体)の外部に引き出される内部電極が少なくなる。言い換えると、内部電極の対向電極部の分割数を増やすことにより、素子(積層体)の外部に引き出されることのない内部電極の数が増える。これにより、特に、大電流が流れる積層セラミックコンデンサでは、損失成分に起因する電力消費が大きくなり、自己発熱が生じた際に、素子(積層体)の外部への放熱経路が少なくなり、放熱性が悪くなる。その結果、放熱性が悪くなると発熱温度が高くなり、積層セラミックコンデンサの信頼性が低下してしまう。
それゆえに、この発明の主たる目的は、高耐圧設計を確保しながら、放熱性を向上させることで、信頼性に優れた積層コンデンサを提供することである。
この発明にかかる積層セラミックコンデンサは、積層された複数の誘電体層と積層された複数の内部電極層とを含み、積層方向に相対する第1の主面および第2の主面と、積層方向に直交する幅方向に相対する第1の側面および第2の側面と、積層方向および幅方向に直交する長さ方向に相対する第1の端面および第2の端面を有する積層体と、第1の端面上に配置される第1の外部電極と、第2の端面上に配置される第2の外部電極と、を備える積層セラミックコンデンサであって、内部電極は、第1の内部電極および第2の内部電極、ならびに、第3の内部電極および第4の内部電極、ならびに、第5の内部電極および第6の内部電極を含み、第1の内部電極および第2の内部電極、ならびに、第3の内部電極および第4の内部電極は、同一平面上の誘電体層に配置されており、第5の内部電極および第6の内部電極は、第1の内部電極および第2の内部電極、ならびに、第3の内部電極および第4の内部電極が配置される誘電体層とは異なる同一平面上の誘電体層に配置されており、第1の内部電極は、その一方端部が第1の端面に引き出される第1の引出部と、第1の引出部に接続され、異なる誘電体層上に配置される第5の内部電極と重なる第1の対向部と、第1の対向部から第2の端面部側に引き出されて積層体の中央部に向かって延び第1の対向部よりも幅の狭い第2の対向部とを有し、第2の内部電極は、その一方端部が第2の端面に引き出される第2の引出部と、第2の引出部に接続され、異なる誘電体層上に配置される第6の内部電極と重なる第3の対向部と、第3の対向部から第の端面部側に引き出されて積層体の中央部に向かって延び第3の対向部よりも幅の狭い第4の対向部とを有し、第3の内部電極は、第1の内部電極および第2の内部電極と間隔をあけて配置されており、第3の内部電極と異なる誘電体層上に配置される第5の内部電極と重なる第5の対向部と、第3の内部電極と異なる誘電体層上に配置される第6の内部電極と重なる第6の対向部と、を有し、第4の内部電極は、第1の内部電極および第2の内部電極と間隔をあけて配置されており、第4の内部電極と異なる誘電体層上に配置される第5の内部電極と重なる第7の対向部と、第4の内部電極と異なる誘電体層上に配置される第6の内部電極と重なる第8の対向部と、を有し、第3の内部電極と第4の内部電極とは、離れて配置されており、第3の内部電極および第4の内部電極の間には、第1の内部電極の第2の対向部と第2の内部電極の第4の対向部とがそれぞれ離れて配置されており、第5の内部電極は、第1の内部電極、第3の内部電極および第4の内部電極に跨るように配置されており、第6の内部電極は、第2の内部電極、第3の内部電極および第4の内部電極に跨るように配置されており、第5の内部電極と第6の内部電極は離れて配置されている、積層セラミックコンデンサである。
この発明によれば、高耐圧設計を確保しながら、放熱性を向上させることで、信頼性に優れた積層セラミックコンデンサを提供することができる。
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
この発明にかかる積層セラミックコンデンサの一例を示す外観斜視図である。 図1に示す積層セラミックコンデンサの線II−IIにおける断面図である。 図2に示す積層セラミックコンデンサの線III−IIIにおける断面図である。 図2に示す積層セラミックコンデンサの線IV−IVにおける断面図である。 図2に示す積層セラミックコンデンサの線V−Vにおける断面図である。 図2に示す積層セラミックコンデンサの線VI−VIにおける断面図である。 図2に示す積層セラミックコンデンサの線VII−VIIにおける断面図である。 図2に示す積層セラミックコンデンサの線VIII−VIIIにおける断面図である。 図2に示す積層セラミックコンデンサの線IX−IXにおける断面図である。 図2に示す積層セラミックコンデンサの線X−Xにおける断面図である。 図4に示す積層セラミックコンデンサの線XI−XIにおける断面図である。 図4に示す積層セラミックコンデンサの線XII−XIIにおける断面図である。 図1に示した積層体の分解斜視図である。 比較例にかかる積層セラミックコンデンサの外観斜視図である。 図14に示す積層セラミックコンデンサの線XV−XVにおける断面図である。 図15に示す積層セラミックコンデンサの線XVI−XVIにおける断面図である。 図15に示す積層セラミックコンデンサの線XVII−XVIIにおける断面図である。
1.積層セラミックコンデンサ
この発明の積層セラミックコンデンサについて説明する。
図1は、この発明にかかる積層セラミックコンデンサの一例を示す外観斜視図である。図2は、図1に示す積層セラミックコンデンサの線II−IIにおける断面図である。図3は、図2に示す積層セラミックコンデンサの線III−IIIにおける断面図である。図4は、図2に示す積層セラミックコンデンサの線IV−IVにおける断面図である。図5は、図2に示す積層セラミックコンデンサの線V−Vにおける断面図である。図6は、図2に示す積層セラミックコンデンサの線VI−VIにおける断面図である。図7は、図2に示す積層セラミックコンデンサの線VII−VIIにおける断面図である。図8は、図2に示す積層セラミックコンデンサの線VIII−VIIIにおける断面図である。図9は、図2に示す積層セラミックコンデンサの線IX−IXにおける断面図である。図10は、図2に示す積層セラミックコンデンサの線X−Xにおける断面図である。図11は、図4に示す積層セラミックコンデンサの線XI−XIにおける断面図である。図12は、図4に示す積層セラミックコンデンサの線XII−XIIにおける断面図である。図13は、図1に示した積層体の分解斜視図である。
図1ないし図3に示すように、積層セラミックコンデンサ10は、直方体状の積層体12を含む。
積層体12は、積層された複数の誘電体層14と複数の内部電極16とを有する。さらに、積層体12は、積層方向xに相対する第1の主面12aおよび第2の主面12bと、積層方向xに直交する幅方向yに相対する第1の側面12cおよび第2の側面12dと、積層方向xおよび幅方向yに直交する長さ方向zに相対する第1の端面12eおよび第2の端面12fとを有する。積層体12の第1の主面12aおよび第2の主面12bは、積層セラミックコンデンサ10が実装される面(実装面)と平行な面をさす。特に、第2の主面12bは、実際に実装面に実装される面である。
この積層体12には、角部および稜線部に丸みがつけられていることが好ましい。なお、角部とは、積層体の隣接する3面が交わる部分のことであり、稜線部とは、積層体の隣接する2面が交わる部分のことである。また、第1の主面12aおよび第2の主面12b、第1の側面12cおよび第2の側面12d、ならびに第1の端面12eおよび第2の端面12fの一部または全部に凹凸などが形成されていてもよい。さらに、積層体12の長さ方向zの寸法は、幅方向yの寸法よりも必ずしも長いとは限らない。
積層される誘電体層14の枚数は、特に限定されないが、50枚以上1200枚以下であることが好ましい(後述する外層部15aも含む。)。
積層体12は、複数枚の誘電体層14から構成される外層部15aと単数もしくは複数枚の誘電体層14とそれらの上に配置される複数枚の内部電極16から構成される内層部15bとを含む。外層部15aは、積層体12の第1の主面12a側および第2の主面12b側に位置し、第1の主面12aと最も第1の主面12aに近い内部電極16との間に位置する複数枚の誘電体層14、および第2の主面12bと最も第2の主面12bに近い内部電極16との間に位置する複数枚の誘電体層14の集合体である。そして、両外層部15aに挟まれた領域が内層部15bである。
積層体12の寸法は、特に限定されないが、長さ方向zの寸法は、3.0mm以上6.1mm以下、幅方向yの寸法は、1.4mm以上5.1mm以下、積層方向xの寸法は、0.65mm以上3.3mm以下であることが好ましい。
誘電体層14は、たとえば、誘電体材料により形成することができる。このような誘電体材料としては、たとえば、BaTiO3、CaTiO3、SrTiO3、またはCaZrO3などの成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する積層体12の特性に応じて、たとえば、Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの主成分よりも含有量の少ない副成分を添加したものを用いてもよい。
焼成後の誘電体層14の厚みは、0.5μm以上10.0μm以下であることが好ましい。
積層体12は、複数の内部電極16は、第1の内部電極16aおよび第2の内部電極16b、ならびに、第3の内部電極16cおよび第4の内部電極16d、ならびに、第5の内部電極16eおよび第6の内部電極16fを含む。
第1の内部電極16aおよび第2の内部電極16b、ならびに、第3の内部電極16cおよび第4の内部電極16dは、同一平面上の誘電体層14に配置されている。
第5の内部電極16eおよび第6の内部電極16fは、第1の内部電極16aおよび第2の内部電極16b、ならびに、第3の内部電極16cおよび第4の内部電極16dが配置される誘電体層14とは異なる同一平面上の誘電体層14に配置されている。
第1の内部電極16aは、その一方端が第1の端面12eに引き出される第1の引出部20aと、第1の引出部20aに接続され、異なる誘電体層14上に配置される第5の内部電極16eと重なる第1の対向部18a1と、第1の対向部18a1から第2の端面12f側に向かって突出するように接続され、第1の端面12e側に引き出される第1の対向部18a1よりも幅の狭い第2の対向部18a2とを有する。第1の引出部20aは、その端部が第1の端面12eに引き出され、露出している。
なお、第1の引出部20aの幅と、第1の対向部18a1との幅は、同じ幅で形成されていてもよく、第1の引出部20aの幅は、第1の対向部18a1の幅よりも狭く形成されていてもよい。また、第1の内部電極16aは、第1の対向部18a1から第1の引出部20aについての形状が、第1の端面12eに向かって狭くなるようにテーパ状に形成されてもよい。
第2の内部電極16bは、その一方端が第2の端面12fに引き出される第2の引出部20bと、第2の引出部20bに接続され、異なる誘電体層14上に配置される第6の内部電極16fと重なる第3の対向部18b1と、第3の対向部18b1から第1の端面12e側に向かって突出するように接続され、第2の端面12f側に引き出される第3の対向部18b1よりも幅の狭い第4の対向部18b2とを有する。第2の引出部20bは、その端部が第2の端面12fに引き出され、露出している。
なお、第2の引出部20bの幅と、第3の対向部18b1との幅は、同じ幅で形成されていてもよく、第2の引出部20bの幅は、第3の対向部18b1の幅よりも狭く形成されていてもよい。また、第2の内部電極16bは、第3の対向部18b1から第2の引出部20bについての形状が、第2の端面12fに向かって狭くなるようにテーパ状に形成されてもよい。
第1の内部電極16aおよび第2の内部電極16bが、上述した構成を有することにより、高耐圧設計を確保しつつ、積層セラミックコンデンサ10の積層体12における中央部での熱を、第2の対向部18a2および第4の対向部18b2を介して、第1の引出部20aおよび第2の引出部20bを通じて積層セラミックコンデンサ10の外部に熱を逃がす放熱経路を確保することが可能となり、積層セラミックコンデンサ10の放熱性を向上させることができる。
第3の内部電極16cは、第1の内部電極16aおよび第2の内部電極16bと間隔をあけて配置されており、第3の内部電極16cと異なる誘電体層14上に配置される第5の内部電極16eと重なる第5の対向部18c1と、第3の内部電極16cと異なる誘電体層14上に配置される第6の内部電極16fと重なる第6の対向部18c2と、を有する。第3の内部電極16cは、たとえば、矩形形状に形成され、第1の側面12c側に配置される。
第4の内部電極16dは、第1の内部電極16aおよび第2の内部電極16bと間隔をあけて配置されており、第4の内部電極16dと異なる誘電体層14上に配置される第5の内部電極16eと重なる第7の対向部18d1と、第4の内部電極16dと異なる誘電体層14上に配置される第6の内部電極16fと重なる第8の対向部18d2と、を有する。第4の内部電極16dは、たとえば、矩形形状に形成され、第2の側面12d側に配置される。
第3の内部電極16cおよび第4の内部電極16dが、上述した構成を有することにより、積層体12の内部において、内部電極16の対向部が複数に分割された構造とすることが可能となる。このように、対向部を複数個に分割した構造とすることによって、対向する内部電極16間において複数のコンデンサ成分が形成され、これらのコンデンサ成分が直列に接続された構成となる。そのため、それぞれのコンデンサ成分に印加される電圧が等分になり、積層セラミックコンデンサ10の高耐圧化を図ることができる。
第3の内部電極16cと第4の内部電極16dとは、離れて配置されており、第3の内部電極16cおよび第4の内部電極16dの間には、第1の内部電極16aの第2の対向部18a2と第2の内部電極16bの第4の対向部18b2とがそれぞれ離れて配置されていることが好ましい。これにより、積層セラミックコンデンサの積層体12における中央部での熱を、第2の対向部18a2および第4の対向部18b2を介して、第1の引出部20aおよび第2の引出部20bを通じて積層セラミックコンデンサの外部に熱を逃がす放熱経路を確保することが可能となり、積層セラミックコンデンサの放熱性を向上させることができる。
第5の内部電極16eは、図2に示すように、第1の主面12aより平面視したとき、第1の内部電極16a、第3の内部電極16cおよび第4の内部電極16dに跨るように配置される。
第6の内部電極16fは、図2に示すように、第1の主面12aより平面視したとき、第2の内部電極16b、第3の内部電極16cおよび第4の内部電極16dに跨るように配置される。
第5の内部電極16eは、第5の内部電極16eとは異なる誘電体層14上に配置される第1の内部電極16aと重なる第9の対向部18e1と、第5の内部電極16eとは異なる誘電体層14上に配置される第3の内部電極16cと重なる第10の対向部18e2と、第5の内部電極16eとは異なる誘電体層14上に配置される第4の内部電極16dと重なる第11の対向部18e3と、を有する。また、第5の内部電極16eは、第10の対向部e2と第11の対向部18e3との間に、第5の内部電極16eとは異なる誘電体層14上に配置される第1の内部電極16aの第2の対向部18a2と重なるように対向する領域を有する。第5の内部電極16eは、たとえば、矩形形状に形成され、第1の端面12e側に配置される。
第6の内部電極16fは、第6の内部電極16fとは異なる誘電体層14上に配置される第2の内部電極16bと重なる第12の対向部18f1と、第6の内部電極16fとは異なる誘電体層14上に配置される第3の内部電極16cと重なる第13の対向部18f2と、第6の内部電極16fとは異なる誘電体層14上に配置される第4の内部電極16dと重なる第14の対向部18f3と、を有する。また、第6の内部電極16fは、第13の対向部18f2と第14の対向部18f3との間に、第6の内部電極16fとは異なる誘電体層14上に配置される第2の内部電極16bの第4の対向部18b2と重なるように対向する領域を有する。第6の内部電極16fは、たとえば、矩形形状に形成され、第2の端面12f側に配置される。
第5の内部電極16eおよび第6の内部電極16fが、上述した構成を有することにより、積層体12の内部において、内部電極16の対向部が複数に分割された構造とすることが可能となる。このように、対向部を複数個に分割した構造とすることによって、対向する内部電極間において複数のコンデンサ成分が形成され、これらのコンデンサ成分が直列に接続された構成となる。そのため、それぞれのコンデンサ成分に印加される電圧が等分になり、積層セラミックコンデンサの高耐圧化を図ることができる。
積層体12は、第1の内部電極16aの第1の対向部18a1および第2の内部電極16bの第2の対向部18b1の幅方向yの一端と第1の側面12cとの間および第1の内部電極16aの第1の対向部18a1および第2の内部電極16bの第2の対向部18b1の幅方向yの他端と第2の側面12dとの間に形成される積層体12の側部(Wギャップ)22aを含む。さらに、積層体12は、第5の内部電極16eの第1の端面12e側に位置する第9の対向部18e1の端部と第1の端面12eとの間および第6の内部電極16fの第2の端面12f側に位置する第12の対向部18f1の端部と第2の端面12fとの間に形成される積層体12の端部(Lギャップ)22bを含む。
内部電極16は、たとえば、Ni、Cu、Ag、Pd、Auなどの金属や、これらの金属の一種を含む、たとえば、Ag−Pd合金などの、それらの金属の少なくとも一種を含む合金などの適宜の導電材料を含有している。内部電極16を形成するための内部電極用導電性ペーストに使用する樹脂成分は、エチルセルロースやアクリル樹脂が用いられることが好ましい。
内部電極16の厚みは、0.2μm以上2.0μm以下であることが好ましい。
積層体12の第1の端面12e側および第2の端面12f側には、外部電極24が配置される。外部電極24は、第1の外部電極24aおよび第2の外部電極24bを有する。
第1の外部電極24aは、積層体12の第1の端面12eの表面に配置され、第1の端面12eから延伸して第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12dのそれぞれの一部分を覆うように形成される。この場合、第1の外部電極24aは、第1の内部電極16aの第1の引出部20aと電気的に接続される。なお、第1の外部電極24aは、少なくとも、実装面側に位置する積層体12の第1の主面12aの一部もしくは第2の主面12bの一部にまで延びて形成されていることが好ましい。
第2の外部電極24bは、積層体12の第2の端面12fの表面に配置され、第2の端面12fから延伸して第1の主面12a、第2の主面12b、第1の側面12cおよび第2の側面12dのそれぞれの一部分を覆うように形成される。この場合、第2の外部電極24bは、第2の内部電極16bの第2の引出部20bと電気的に接続される。なお、第2の外部電極24bは、少なくとも、実装面側に位置する積層体12の第1の主面12aの一部もしくは第2の主面12bの一部にまで延びて形成されていることが好ましい。
積層体12内においては、第1の内部電極16aの第1の対向部18a1と第5の内部電極16eの第9の対向部18e1とが誘電体層14を介して対向し、第2の内部電極16bの第3の対向部18b1と第6の内部電極16fの第12の対向部18f1とが誘電体層14を介して対向し、第3の内部電極16cの第5の対向部18c1と第5の内部電極16eの第10の対向部18e2とが誘電体層14を介して対向し、第3の内部電極16cの第6の対向部18c2と第6の内部電極16fの第13の対向部18f2とが誘電体層14を介して対向し、第4の内部電極16dの第7の対向部18d1と第5の内部電極16eの第11の対向部18e3とが誘電体層14を介して対向し、第4の内部電極16dの第8の対向部18d2と第6の内部電極16fの第14の対向部18f3とが誘電体層14を介して対向することにより、静電容量が形成されている。そのため、第1の内部電極16aが接続された第1の外部電極24aと第2の内部電極16bが接続された第2の外部電極24bとの間に、静電容量を得ることができ、コンデンサの特性が発現する。
第1の外部電極24aは、積層体12の上に配置される第1の下地電極層と、第1の下地電極層の表面を覆うように配置される第1のめっき層とを含む。
第2の外部電極24bは、積層体12の上に配置される第2の下地電極層と、第1の下地電極層の表面を覆うように配置される第2のめっき層とを含む。
第1の下地電極層および第2の下地電極層(以下、単に下地電極層ともいう)は、それぞれ、焼付け層、導電性樹脂層、薄膜層などから選ばれる少なくとも1つを含む。
まず、下地電極層が、焼付け層で形成された第1の下地電極層および第2の下地電極層について説明する。
焼付け層は、ガラスと金属とを含む。焼付け層の金属としては、たとえば、Cu、Ni、Ag、Pd、Ag−Pd合金、Au等から選ばれる少なくとも1つを含む。また、焼付け層のガラスとしては、B、Si、Ba、Mg、Al、Li等から選ばれる少なくとも1つを含む。焼付け層は、複数層であってもよい。焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体12に塗布して焼き付けたものであり、誘電体層14および内部電極16と同時に焼成したものでもよく、誘電体層14および内部電極16を焼成した後に焼き付けたものでもよい。
第1の端面12eおよび第2の端面12fに位置する下地電極層の高さ方向中央部におけるそれぞれの焼付け層の厚みは、75μm以上235μm以下であることが好ましい。
また、第1の主面12aおよび第2の主面12b、ならびに第1の側面12cおよび第2の側面12dの表面に下地電極層を設ける場合には、第1の主面12aおよび第2の主面12b、ならびに第1の側面12cおよび第2の側面12dの表面に位置する第1の下地電極層および第2の下地電極層である長さ方向zの中央部におけるそれぞれの焼付け層の厚みは、たとえば、30μm以上125μm以下程度であることが好ましい。
次に、下地電極層が、導電性樹脂層で形成された第1の下地電極層および第2の下地電極層について説明する。
導電性樹脂層は、焼付け層の表面に焼付け層を覆うように配置されるか、積層体12の表面に直接配置されてもよい。また、導電性樹脂層は、複数層であってもよい。
導電性樹脂層は、熱硬化性樹脂および金属を含む。導電性樹脂層は、熱硬化性樹脂を含むため、たとえば、めっき膜や導電性ペーストの焼成物からなる導電層よりも柔軟性に富んでいる。このため、積層セラミックコンデンサに物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層が緩衝層として機能し、積層セラミックコンデンサへのクラックを防止することができる。
導電性樹脂層に含まれる金属としては、Ag、Cu、またはそれらの合金を使用することができる。また、金属粉の表面にAgコーティングされたものを使用することができる。金属粉の表面にAgコーティングされたものを使用する際には金属粉としてCuやNiを用いることが好ましい。また、Cuに酸化防止処理を施したものを使用することもできる。特に、導電性樹脂層に含まれる金属としてAgの導電性金属粉を用いることは、Agは金属の中でもっとも比抵抗が低いため電極材料に適しており、Agは貴金属であるため酸化せず耐候性が高いため、好ましい。なお、導電性樹脂層に含まれる金属としてAgコーティングされた金属を用いることは、上記のAgの特性を保ちつつ、母材の金属を安価なものにすることが可能になるため、好ましい。
導電性樹脂層に含まれる金属は、導電性樹脂全体の体積に対して、35vol%以上75vol%以下で含まれていることが好ましい。
導電性樹脂層に含まれる金属(導電性フィラー)の形状は、特に限定されない。導電性フィラーは、球形状、扁平状などのものを用いることができるが、球形状金属粉と扁平状金属粉とを混合して用いるのが好ましい。
導電性樹脂層に含まれる金属(導電性フィラー)の平均粒径は、特に限定されない。導電性フィラーの平均粒径は、たとえば、0.3μm以上10μm以下程度であってもよい。
導電性樹脂層に含まれる金属(導電性フィラー)は、主に導電性樹脂層の通電性を担う。具体的には、導電性フィラーどうしが接触することにより、導電性樹脂層内部に通電経路が形成される。
導電性樹脂層の樹脂としては、たとえば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は、最も適切な樹脂の一つである。
導電性樹脂層に含まれる樹脂は、導電性樹脂全体の体積に対して、25vol%以上65vol%以下で含まれていることが好ましい。
また、導電性樹脂層には、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。ベース樹脂としてエポキシ樹脂を用いる場合、エポキシ樹脂の硬化剤としては、フェノール樹脂、アミン系、酸無水物系、イミダゾール系など公知の種々の化合物を使用することができる。
第1の端面12eおよび第2の端面12fに位置する下地電極層の高さ方向xの中央部におけるそれぞれの導電性樹脂層の厚みは、たとえば、10μm以上200μm以下程度であることが好ましい。
また、第1の主面12aおよび第2の主面12b、ならびに第1の側面12cおよび第2の側面12dの表面に下地電極層を設ける場合には、第1の主面12aおよび第2の主面12b、ならびに第1の側面12cおよび第2の側面12dの表面に位置する下地電極層である長さ方向zの中央部におけるそれぞれの導電性樹脂層の厚みは、5μm以上50μm以下程度であることが好ましい。
また、下地電極層が薄膜層の場合、薄膜層は、スパッタ法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された1μm以下の層である。
また、第1のめっき層および第2のめっき層(以下、単にめっき層ともいう)としては、たとえば、Cu、Ni、Sn、Ag、Pd、Ag−Pd合金、Au等から選ばれる少なくとも1つを含む。
めっき層は、複数層によって形成されてもよい。この場合、めっき層は、Niめっき層とSnめっき層の2層構造であることが好ましい。Niめっき層が、下地電極層の表面を覆うように設けられることで、積層セラミックコンデンサ10を実装する際に、実装に用いられる半田によって下地電極層が侵食されることを防止することができる。また、Niめっき層の表面に、Snめっき層を設けることにより、積層セラミックコンデンサ10を実装する際に、実装に用いられる半田の濡れ性を向上させ、容易に実装することができる。
めっき層一層あたりの厚みは、1μm以上15μm以下であることが好ましい。
なお、下地電極層を設けずに、めっき層だけで外部電極24を形成してもよい。以下、下地電極層を設けずに、めっき層を設ける構造について説明する。
第1の外部電極24aおよび第2の外部電極24bのそれぞれは、下地電極層が設けられず、めっき層が積層体12の表面に直接形成されていてもよい。すなわち、積層セラミックコンデンサ10は、内部電極16に電気的に接続されるめっき層を含む構造であってもよい。このような場合、前処理として積層体12の表面に触媒を配設した後で、めっき層が形成されてもよい。
めっき層は、積層体12の表面に形成される下層めっき電極と、下層めっき電極の表面に形成される上層めっき電極とを含むことが好ましい。
下層めっき電極および上層めっき電極はそれぞれ、たとえば、Cu、Ni、Sn、Pb、Au、Ag、Pd、BiまたはZnなどから選ばれる少なくとも1種の金属または当該金属を含む合金を含むことが好ましい。
下層めっき電極は、はんだバリア性能を有するNiを用いて形成されることが好ましく、上層めっき電極は、はんだ濡れ性が良好なSnやAuを用いて形成されることが好ましい。また、たとえば、内部電極16がNiを用いて形成される場合、下層めっき電極は、Niと接合性のよいCuを用いて形成されることが好ましい。なお、上層めっき電極は、必要に応じて形成されればよく、第1の外部電極24aおよび第2の外部電極24bはそれぞれ、下層めっき電極のみで構成されてもよい。
めっき層は、上層めっき電極を最外層としてもよいし、上層めっき電極の表面にさらに他のめっき電極を形成してもよい。
下地電極層を設けずに配置するめっき層の1層あたりの厚みは、1μm以上15μm以下であることが好ましい。めっき層は、ガラスを含まないことが好ましい。めっき層の単位体積あたりの金属割合は、99vol%以上であることが好ましい。
積層体12、第1の外部電極24aおよび第2の外部電極24bを含む積層セラミックコンデンサ10の長さ方向zの寸法をL寸法とし、積層体12、第1の外部電極24aおよび第2の外部電極24bを含む積層セラミックコンデンサ10の積層方向xの寸法をT寸法とし、積層体12、第1の外部電極24aおよび第2の外部電極24bを含む積層セラミックコンデンサ10の幅方向yの寸法をW寸法とする。
積層セラミックコンデンサ10の寸法は、長さ方向zのL寸法が3.10mm以上6.20mm以下、幅方向yのW寸法が1.50mm以上3.40mm以下、積層方向xのT寸法が0.75mm以上5.20mm以下であることが好ましい。
図1に示す積層セラミックコンデンサ10では、高耐圧設計を確保しつつ、積層体12の外部に引き出されることになる第1の内部電極16aと第2の内部電極16bの一部を、積層体12の中央部まで延長する第2の対向部18a2と第4の対向部18b2を有している。そのため、積層セラミックコンデンサの積層体12における中央部での熱を、第2の対向部18a2および第4の対向部18b2を介して、第1の引出部20aおよび第2の引出部20bを通じて積層セラミックコンデンサの外部に熱を逃がす放熱経路を確保することが可能となり、高耐圧設計を確保しながら、放熱性を向上させることが可能となる。その結果、積層セラミックコンデンサ10の信頼性の低下を抑制することができる。
また、図1に示す積層セラミックコンデンサ10では、第3の内部電極16cと第4の内部電極16dとが、離れて配置されており、第3の内部電極16cおよび第4の内部電極16dの間には、第1の内部電極16aの第2の対向部18a2と第2の内部電極16bの第4の対向部18b2とがそれぞれ離れて配置されていると、複数の放熱経路を確保することができるので、より効率よく積層体12の中央部における発熱を放熱させることができる。その結果、積層セラミックコンデンサ10の信頼性の低下を、より抑制することができる。
さらに、図1に示す積層セラミックコンデンサ10では、第5の内部電極16eは、第5の内部電極16eと異なる誘電体層14上に配置される第1の内部電極16aと重なる第9の対向部18e1と、第5の内部電極16eと異なる誘電体層14上に配置される第3の内部電極16cと重なる第10の対向部18e2と、第5の内部電極16eと異なる誘電体層14上に配置される第4の内部電極16dと重なる第11の対向部18e3と、を有しており、第6の内部電極16fは、第6の内部電極16fと異なる誘電体層14上に配置される第2の内部電極16bと重なる第12の対向部18f1と、第6の内部電極16fと異なる誘電体層14上に配置される第3の内部電極16cと重なる第13の対向部18f2と、第6の内部電極16fと異なる誘電体層14上に配置される第4の内部電極16dと重なる第14の対向部18f3と、を有していると、積層体12の内部において、内部電極16の対向部が複数個に分割した構造とすることによって、対向する内部電極間において複数のコンデンサ成分が形成され、これらのコンデンサ成分が直列に接続された構成とすることが可能となる。そのため、それぞれのコンデンサ成分に印加される電圧が等分になり、積層セラミックコンデンサ10の高耐圧化を図ることができる。
2.積層セラミックコンデンサの製造方法
次に、本発明にかかる積層セラミックコンデンサの製造方法について説明する。
まず、誘電体シート、内部電極用の導電性ペーストを準備する。誘電体シートや内部電極用の導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。
次に、誘電体シートの上に、内部電極用の導電性ペーストを、たとえば、スクリーン印刷法やグラビア印刷法、インクジェット印刷などにより本発明の内部電極パターンとなるように内部電極用の導電性ペーストを印刷し、内部電極パターンを形成する。
続いて、内部電極パターンが形成されていない外層用の誘電体シートが所定枚数積層され、その上に、内部電極パターンが形成された誘電体シートが順次積層され、さらに、内部電極パターンが形成されていない誘電体シートが所定枚数積層されることにより、積層シートが作製される。
そして、積層シートは、静水圧プレスなどの手段により積層方向に圧着され、積層ブロックが作製される。
その後、積層ブロックは、所定の形状寸法に切断され、生の積層体チップが切り出される。このとき、生の積層体チップに対してバレル研磨などを施し、積層体の角部や稜線部に丸みをつけてもよい。
続いて、切り出された生の積層体チップが焼成され、第1の内部電極が第1の端面に引き出され、第2の内部電極が第2の端面に引き出された積層体が作製される。なお、生の積層体チップの焼成温度は、セラミックの材料や内部電極用の導電性ペーストの材料に依存するが、900℃以上1400℃以下であることが好ましい。
外部電極24の焼付け層を形成するために、たとえば、積層体12の表面に第1の端面12eから露出している第1の内部電極16aの第1の引出部20aの露出部分にガラス成分と金属とを含む外部電極用の導電性ペーストがディッピングなどの方法により塗布されて焼き付けられ、第1の下地電極層が形成される。また、同様に、外部電極24の焼付け層を形成するために、たとえば、積層体12の第2の端面12fから露出している第2の内部電極16bの第2の引出部20bの露出部分にガラス成分と金属とを含む外部電極用導電性ペーストがディッピングなどの方法により外部電極用の導電性ペーストが塗布されて焼き付けられ、第2の下地電極層が形成される。このとき、焼き付け処理の温度は、700℃以上900℃以下であることが好ましい。
なお、下地電極層を導電性樹脂層で形成する場合は、以下の方法で導電性樹脂層を形成することができる。なお、導電性樹脂層は、焼付け層の表面に形成されてもよく、焼付け層を形成せずに、導電性樹脂層を単体で積層体12の表面に直接形成してもよい。
導電性樹脂層の形成方法としては、熱硬化性樹脂および金属成分を含む導電性樹脂ペーストを焼付け層もしくは積層体12の表面に塗布し、250℃以上550℃以下の温度で熱処理を行い、樹脂を熱硬化させ、導電性樹脂層が形成される。このときの熱処理時の雰囲気は、N2雰囲気であることが好ましい。また、樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は、100ppm以下に抑えることが好ましい。
また、下地電極層を薄膜層で形成する場合は、スパッタ法または蒸着法等の薄膜形成法により下地電極層を形成することができる。薄膜層で形成された下地電極層は金属粒子が堆積された1μm以下の層とされる。
さらに、下地電極層を設けずに、積層体12の内部電極16の露出部にめっき層を設けてもよい。その場合は、以下の方法でめっき層が形成される。
積層体12の第1の端面12eおよび第2の端面12fにめっき処理を施し、内部電極16の露出部上に下地めっき電極を形成する。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよいが、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。また、必要に応じて、下層めっき電極の表面に上層めっき電極を同様に形成してもよい。
その後、下地電極層の表面、導電性樹脂層の表面もしくは下地めっき層の表面、上層めっき層の表面に、めっき層が形成され、外部電極24が形成される。図1に示す積層セラミックコンデンサ10は、焼付け層上にめっき層として、Niめっき層およびSnめっき層が形成される。Niめっき層およびSnめっき層は、たとえば、バレルめっき法により、順次形成される。
上述のようにして、図1に示す積層セラミックコンデンサ10が製造される。
3.実験例
次に、上述した本発明にかかる積層セラミックコンデンサの効果を確認するために、積層セラミックコンデンサを製造し、発熱温度を測定する実験を行った。
(1)実施例における試料の仕様
まず、上述した積層セラミックコンデンサの製造方法にしたがって、以下のような仕様の積層セラミックコンデンサを作製した。
・積層セラミックコンデンサのサイズL×W×T(設計値を含む):3.2mm×3.2mm×2.5mm
・誘電体層の材料:SrZrO3
・誘電体層の厚み:5μm
・内部電極の材料:Ni
・内部電極パターン:図11および図12に示すパターン
・容量:4.7nF
・定格電圧:630V
・外部電極の構造
下地電極層:導電性金属(Cu)とガラス成分を含む電極
めっき層:Niめっき層とSnめっき層の2層構造
(2)比較例における試料の仕様
比較例に用いた積層セラミックコンデンサは、内部電極パターンを図16および図17に示すパターンとした以外は、実施例に用いた積層セラミックコンデンサと同一の仕様とした。
より詳細に説明すると、比較例に用いた積層セラミックコンデンサ1は、図14ないし図17に示すように、積層体2の内部に、内部電極3として、第1の内部電極3aおよび第2の内部電極層3bを含む。そして、積層体2の内部には、その両端面のどちらにも引き出されない浮き内部電極3cが設けられ、浮き内部電極層3cによって、対向部4が複数に分割された構造とされ、図15に示すような4連構造である。積層セラミックコンデンサ1は、外部電極5を備える。外部電極5は、第1の外部電極5aおよび第2の外部電極5bを有する。第1の外部電極5aは、第1の内部電極3aと電気的に接続され、第2の外部電極5bは、第2の内部電極3bと電気的に接続されている。
(3)発熱温度の測定方法
実装基板に作製した積層セラミックコンデンサを実装し、積層セラミックコンデンサの第1の主面(天面)に熱電対を貼り付け、恒温槽の中に入れた。その後、周囲温度が100℃に達してから、所定の電圧(223Vr.m.s/100kHz)を積層セラミックコンデンサに印加し、積層セラミックコンデンサの表面の温度を測定した。そして、実施例および比較例において、積層セラミックコンデンサの発熱温度を確認し、比較例に対する温度抑制率を算出した。なお、温度抑制率は、(実施例の試料の上昇温度−比較例の試料の上昇温度)/比較例の試料の上昇温度×100により算出した。
評価結果は、表1に示される。
Figure 0006981438
(4)実験結果
上述した測定方法により、周囲温度が100℃であった場合、実施例にかかる試料では、15.4℃上昇し、比較例にかかる試料では、16.5℃上昇した。従って、温度抑制率は、−6.7%であった。このように、表1に示すように、実施例にかかる積層セラミックコンデンサは、比較例にかかる積層セラミックコンデンサに比べて発熱温度が抑制されていることが明らかとなった。
以上の結果から、実施例にかかる積層セラミックコンデンサによる内部電極パターンの構成によれば、従来の内部電極パターンの構成を備えた積層セラミックコンデンサと比べて、発熱温度を抑制しうることが明らかとなった。したがって、本発明の内部電極パターンの構成とすることにより、高耐圧設計を確保しつつ、積層体の外部に引き出されることになる第1の内部電極の一部を、積層体中央部まで延長する第2の対向部と、第2の内部電極の一部を、積層体中央部まで延長する第4の対向部とを有していることから、第2の対向部から第1の引出部への放熱経路、および第4の対向部から第2の引出部への放熱経路を確保することが可能となり、高耐圧設計を確保しながら、放熱性を向上させることが可能となる。その結果、積層セラミックコンデンサの信頼性の低下を抑制することができる。
なお、以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。
すなわち、本発明の技術的思想及び目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
10 積層セラミックコンデンサ
12 積層体
12a 第1の主面
12b 第2の主面
12c 第1の側面
12d 第2の側面
12e 第1の端面
12f 第2の端面
14 誘電体層
15a 外層部
15b 内層部
16 内部電極
16a 第1の内部電極
16b 第2の内部電極
16c 第3の内部電極
16d 第4の内部電極
16e 第5の内部電極
16f 第6の内部電極
18a1 第1の対向部
18a2 第2の対向部
18b1 第3の対向部
18b2 第4の対向部
18c1 第5の対向部
18c2 第6の対向部
18d1 第7の対向部
18d2 第8の対向部
18e1 第9の対向部
18e2 第10の対向部
18e3 第11の対向部
18f1 第12の対向部
18f2 第13の対向部
18f3 第14の対向部
20a 第1の引出部
20b 第2の引出部
22a 側部(Wギャップ)
22b 端部(Lギャップ)
24 外部電極
24a 第1の外部電極
24b 第2の外部電極
x 積層方向
y 幅方向
z 長さ方向

Claims (2)

  1. 積層された複数の誘電体層と積層された複数の内部電極とを含み、積層方向に相対する第1の主面および第2の主面と、前記積層方向に直交する幅方向に相対する第1の側面および第2の側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第1の端面および第2の端面を有する積層体と、
    前記第1の端面上に配置される第1の外部電極と、
    前記第2の端面上に配置される第2の外部電極と、
    を備える積層セラミックコンデンサであって、
    前記内部電極は、第1の内部電極および第2の内部電極、ならびに、第3の内部電極および第4の内部電極、ならびに、第5の内部電極および第6の内部電極を含み、
    前記第1の内部電極および前記第2の内部電極、ならびに、前記第3の内部電極および前記第4の内部電極は、同一平面上の誘電体層に配置されており、
    前記第5の内部電極および前記第6の内部電極は、前記第1の内部電極および前記第2の内部電極、ならびに、前記第3の内部電極および前記第4の内部電極が配置される誘電体層とは異なる同一平面上の誘電体層に配置されており、
    前記第1の内部電極は、その一方端部が前記第1の端面に引き出される第1の引出部と、前記第1の引出部に接続され、異なる誘電体層上に配置される前記第5の内部電極と重なる第1の対向部と、前記第1の対向部から前記第2の端面部側に引き出されて前記積層体の中央部に向かって延び前記第1の対向部よりも幅の狭い第2の対向部とを有し、
    前記第2の内部電極は、その一方端部が前記第2の端面に引き出される第2の引出部と、前記第2の引出部に接続され、異なる誘電体層上に配置される前記第6の内部電極と重なる第3の対向部と、前記第3の対向部から前記第の端面部側に引き出されて前記積層体の中央部に向かって延び前記第3の対向部よりも幅の狭い第4の対向部とを有し、
    前記第3の内部電極は、前記第1の内部電極および前記第2の内部電極と間隔をあけて配置されており、前記第3の内部電極と異なる誘電体層上に配置される前記第5の内部電極と重なる第5の対向部と、前記第3の内部電極と異なる誘電体層上に配置される前記第6の内部電極と重なる第6の対向部と、を有し、
    前記第4の内部電極は、前記第1の内部電極および前記第2の内部電極と間隔をあけて配置されており、前記第4の内部電極と異なる誘電体層上に配置される前記第5の内部電極と重なる第7の対向部と、前記第4の内部電極と異なる誘電体層上に配置される前記第6の内部電極と重なる第8の対向部と、を有し、
    前記第3の内部電極と前記第4の内部電極とは、離れて配置されており、
    前記第3の内部電極および前記第4の内部電極の間には、前記第1の内部電極の前記第2の対向部と前記第2の内部電極の前記第4の対向部とがそれぞれ離れて配置されており、
    前記第5の内部電極は、前記第1の内部電極、前記第3の内部電極および前記第4の内部電極に跨るように配置されており、
    前記第6の内部電極は、前記第2の内部電極、前記第3の内部電極および前記第4の内部電極に跨るように配置されており、
    前記第5の内部電極と前記第6の内部電極は離れて配置されている、積層セラミックコンデンサ。
  2. 前記第5の内部電極は、前記第5の内部電極と異なる誘電体層上に配置される前記第1の内部電極と重なる第9の対向部と、前記第5の内部電極と異なる誘電体層上に配置される前記第3の内部電極と重なる第10の対向部と、前記第5の内部電極と異なる誘電体層上に配置される前記第4の内部電極と重なる第11の対向部と、を有し、
    前記第6の内部電極は、前記第6の内部電極と異なる誘電体層上に配置される前記第2の内部電極と重なる第12の対向部と、前記第6の内部電極と異なる誘電体層上に配置される第3の内部電極と重なる第13の対向部と、前記第6の内部電極と異なる誘電体層上に配置される前記第4の内部電極と重なる第14の対向部と、を有している、請求項1に記載の積層セラミックコンデンサ。
JP2019028173A 2019-02-20 2019-02-20 積層セラミックコンデンサ Active JP6981438B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019028173A JP6981438B2 (ja) 2019-02-20 2019-02-20 積層セラミックコンデンサ
US16/783,195 US11094470B2 (en) 2019-02-20 2020-02-06 Multilayer ceramic capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019028173A JP6981438B2 (ja) 2019-02-20 2019-02-20 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
JP2020136497A JP2020136497A (ja) 2020-08-31
JP6981438B2 true JP6981438B2 (ja) 2021-12-15

Family

ID=72042411

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019028173A Active JP6981438B2 (ja) 2019-02-20 2019-02-20 積層セラミックコンデンサ

Country Status (2)

Country Link
US (1) US11094470B2 (ja)
JP (1) JP6981438B2 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7003889B2 (ja) * 2018-10-10 2022-01-21 株式会社村田製作所 積層セラミック電子部品およびその実装構造
JP7226303B2 (ja) * 2019-12-26 2023-02-21 株式会社デンソー 制御装置
US11670453B2 (en) * 2020-07-20 2023-06-06 Knowles UK Limited Electrical component having layered structure with improved breakdown performance
CN112309720A (zh) * 2020-11-24 2021-02-02 大连达利凯普科技股份公司 多层片式瓷介电容器
KR20220072411A (ko) * 2020-11-25 2022-06-02 삼성전기주식회사 적층형 커패시터 및 그 실장 기판

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6020139U (ja) * 1983-07-18 1985-02-12 松下電器産業株式会社 積層磁器コンデンサ
JPH0837126A (ja) 1994-07-22 1996-02-06 Murata Mfg Co Ltd 積層コンデンサ
JPH10261546A (ja) * 1997-03-19 1998-09-29 Murata Mfg Co Ltd 積層コンデンサ
US5880925A (en) * 1997-06-27 1999-03-09 Avx Corporation Surface mount multilayer capacitor
JP3812377B2 (ja) * 2001-07-10 2006-08-23 株式会社村田製作所 貫通型三端子電子部品
JP4105665B2 (ja) * 2004-08-30 2008-06-25 Tdk株式会社 積層セラミックコンデンサ
US7133274B2 (en) * 2005-01-20 2006-11-07 Matsushita Electric Industrial Co., Ltd. Multilayer capacitor and mold capacitor
JP4654854B2 (ja) * 2005-09-13 2011-03-23 パナソニック株式会社 積層コンデンサ及びモールドコンデンサ
JP4501970B2 (ja) * 2007-08-23 2010-07-14 Tdk株式会社 積層コンデンサ
JP5310238B2 (ja) * 2008-07-10 2013-10-09 株式会社村田製作所 積層セラミック電子部品
JP5404312B2 (ja) * 2009-07-29 2014-01-29 京セラ株式会社 電子装置
US20110128665A1 (en) * 2009-11-30 2011-06-02 Avx Corporation Ceramic Capacitors for High Temperature Applications
KR20130042924A (ko) * 2011-10-19 2013-04-29 삼성전기주식회사 적층 세라믹 전자 부품
KR102064007B1 (ko) * 2012-12-13 2020-01-08 삼성전기주식회사 다층 세라믹 소자
KR101452126B1 (ko) * 2013-08-08 2014-10-16 삼성전기주식회사 기판 내장용 적층 세라믹 전자부품 및 적층 세라믹 전자부품 내장형 인쇄회로기판
US9352366B2 (en) * 2013-11-22 2016-05-31 Susumu Yamada Plastic bottle processing apparatus and vehicle having same mounted thereon
KR102163046B1 (ko) * 2014-10-15 2020-10-08 삼성전기주식회사 칩 부품
JP6137153B2 (ja) * 2014-12-05 2017-05-31 トヨタ自動車株式会社 ピン状フィンの形成方法
JP2017108057A (ja) * 2015-12-11 2017-06-15 株式会社村田製作所 積層セラミックコンデンサ
US10410794B2 (en) * 2016-07-11 2019-09-10 Kemet Electronics Corporation Multilayer ceramic structure
US10943735B2 (en) * 2018-03-06 2021-03-09 Avx Corporation Multilayer ceramic capacitor having ultra-broadband performance

Also Published As

Publication number Publication date
JP2020136497A (ja) 2020-08-31
US20200265999A1 (en) 2020-08-20
US11094470B2 (en) 2021-08-17

Similar Documents

Publication Publication Date Title
JP6981438B2 (ja) 積層セラミックコンデンサ
JP2018088451A (ja) 積層セラミックコンデンサ
JP2022039808A (ja) 積層セラミックコンデンサ
JP2021034440A (ja) 積層セラミック電子部品
JP7363654B2 (ja) 積層セラミック電子部品
JP6841267B2 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
JP2021002604A (ja) 積層セラミック電子部品
JP7196817B2 (ja) 積層セラミックコンデンサの使用方法および積層セラミックコンデンサの実装方法
JP2020184555A (ja) 積層セラミックコンデンサ
JP2017220521A (ja) 電子部品
JP2021125673A (ja) 積層セラミックコンデンサ
JP2021168337A (ja) 積層セラミックコンデンサ
JP2020174073A (ja) 積層セラミックコンデンサ
JP7302529B2 (ja) 積層セラミックコンデンサの使用方法および積層セラミックコンデンサの実装方法
US20220270825A1 (en) Multilayer ceramic capacitor
US11587730B2 (en) Multilayer ceramic capacitor
WO2023243186A1 (ja) 3端子型積層セラミックコンデンサ
WO2024014093A1 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
WO2024018720A1 (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
WO2024004304A1 (ja) 貫通型積層セラミックコンデンサ
US20230343521A1 (en) Multilayer ceramic capacitor and mounting structure of multilayer ceramic capacitor
WO2024018718A1 (ja) 積層セラミック電子部品および積層セラミック電子部品の実装構造
WO2024018719A1 (ja) 積層セラミック電子部品
WO2024029149A1 (ja) 積層セラミック電子部品及び積層セラミック電子部品の実装構造
WO2024014176A1 (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20200925

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20210708

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20210713

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20210825

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211019

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211101

R150 Certificate of patent or registration of utility model

Ref document number: 6981438

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150