WO2024014176A1 - 積層セラミックコンデンサ - Google Patents

積層セラミックコンデンサ Download PDF

Info

Publication number
WO2024014176A1
WO2024014176A1 PCT/JP2023/020659 JP2023020659W WO2024014176A1 WO 2024014176 A1 WO2024014176 A1 WO 2024014176A1 JP 2023020659 W JP2023020659 W JP 2023020659W WO 2024014176 A1 WO2024014176 A1 WO 2024014176A1
Authority
WO
WIPO (PCT)
Prior art keywords
corner
main
layer
insulating
internal electrode
Prior art date
Application number
PCT/JP2023/020659
Other languages
English (en)
French (fr)
Inventor
辰徳 安田
康平 瀬政
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Publication of WO2024014176A1 publication Critical patent/WO2024014176A1/ja

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Definitions

  • the present invention relates to a multilayer ceramic electronic component, particularly a multilayer ceramic capacitor.
  • Patent Document 1 describes a related technology.
  • an object of the present invention is to provide a multilayer ceramic capacitor that is small in size and has a large capacity, yet can suppress deterioration in moisture resistance.
  • a multilayer ceramic capacitor includes a plurality of stacked dielectric layers, and has a first main surface and a second main surface facing each other in a stacking direction, and a first main section facing in a width direction perpendicular to the stacking direction.
  • a side surface and a second main part side surface, a first end surface and a second end surface facing each other in a length direction perpendicular to the lamination direction and the width direction, and the plurality of dielectric layers are alternately laminated, and the A first internal electrode layer exposed on the first end surface, the first main part side surface, and the second main part side surface is alternately laminated with the plurality of dielectric layers, and a capacitor main part including a second internal electrode layer exposed on a main part side surface and a second main part side surface of the capacitor main part, and a first insulating part disposed on a first main part side surface of the capacitor main part.
  • a second insulating part disposed on a side surface of a second main part of the capacitor main part, from the first end surface to the first main surface, the second main surface, a first external electrode provided so as to wrap around the surface of the first insulating section and the surface of the second insulating section; and a first external electrode extending from the second end surface to the first principal surface and the second principal surface.
  • a second external electrode provided so as to wrap around the surface of the first insulating part and the surface of the second insulating part, and the capacitor main part includes a first main part of the capacitor main part.
  • first corner that is curved across the surface and the side surface of the first main part; a second corner that is curved across the second main surface and the side surface of the first main part; a third corner curved across the surface and the second main part side surface; and a fourth corner curved across the second main surface and the second main part side surface;
  • the first insulating part covers the first corner and the second corner, the second insulating part covers the third corner and the fourth corner, and the second insulating part covers the third corner and the fourth corner, and the second insulating part covers the third corner and the fourth corner.
  • the surface of the first insulating section that is opposite to the surface in contact with the side surface of the first main portion is the first side surface of the laminate
  • the surface of the second insulating section that is in contact with the side surface of the second main portion is the first side surface of the laminate.
  • the opposing surface is a second side surface of the laminate
  • the first insulating section is located at a first outer corner where the first main surface and the first side surface intersect, and at a first outer corner where the first main surface and the first side surface intersect.
  • the second insulating section has a third outer corner where the first main surface and the second side surface intersect; and a fourth outer corner where the second main surface and the second side surface intersect, the roughness of the first corner is greater than the roughness of the first outer corner;
  • the roughness of the second corner is greater than the roughness of the second outer corner, the roughness of the third corner is greater than the roughness of the third outer corner, and the roughness of the third outer corner is greater than the roughness of the third outer corner.
  • the roughness of the fourth outer corner is greater than that of the fourth outer corner.
  • the present invention it is possible to provide a multilayer ceramic capacitor that is small in size and has a large capacity, yet is capable of suppressing deterioration in moisture resistance.
  • FIG. 1 is a perspective view of a multilayer ceramic capacitor according to an embodiment of the present invention.
  • FIG. 1 is a perspective view of a laminate according to an embodiment of the present invention.
  • FIG. 2 is a perspective view of a main part of a capacitor according to an embodiment of the present invention.
  • FIG. 2 is a sectional view taken along the line II in FIG. 1; 2 is a sectional view taken along the line II-II in FIG. 1.
  • FIG. (a) is a cross-sectional view taken along the line III--III in FIG. 2, and (b) is a view corresponding to the cross-sectional view taken along the line III--III in FIG. 2 in a conventional multilayer ceramic capacitor.
  • FIG. 3 is a diagram corresponding to a cross-sectional view taken along line III-III in FIG. 2 in another embodiment of the present invention.
  • 8 is a diagram showing region R in FIG. 7 in another embodiment of the present invention.
  • FIG. FIG. 2 is a perspective view showing a part of the main part of a capacitor according to an embodiment of the present invention.
  • FIG. 7 is a perspective view showing a part of the main part of a capacitor according to another embodiment of the present invention.
  • FIG. 1 is a perspective view showing a multilayer ceramic capacitor 1 of this embodiment.
  • the multilayer ceramic capacitor 1 includes a multilayer body 2 and an external electrode 20.
  • the external electrode 20 includes a first external electrode 20a and a second external electrode 20b.
  • FIGS. 1 to 7 an L direction, a W direction, and a T direction are shown.
  • the L direction is the length direction L of the multilayer ceramic capacitor 1.
  • the W direction is the width direction W of the multilayer ceramic capacitor 1.
  • the T direction is the lamination direction T of the multilayer ceramic capacitor 1.
  • the cross section shown in FIG. 4 is referred to as the LT cross section, and the cross section shown in FIG. 5 is referred to as the WT cross section.
  • the length direction L, the width direction W, and the lamination direction T do not necessarily have to be perpendicular to each other.
  • the length direction L, the width direction W, and the lamination direction T may intersect with each other.
  • the laminate 2 has a substantially rectangular parallelepiped shape.
  • the laminate 2 has two main surfaces M, two end surfaces E, and two side surfaces S.
  • the main surface M is a surface facing the stacking direction T.
  • the end surface E is a surface facing the length direction L.
  • the side surface S is a surface facing in the width direction W.
  • the two main surfaces M are referred to as a first main surface M1 and a second main surface M2.
  • the two end faces E are referred to as a first end face E1 and a second end face E2.
  • the two side surfaces S are referred to as a first side surface S1 and a second side surface S2.
  • the corners of the laminate 2 are preferably rounded.
  • a corner is a portion where at least two sides of the laminate 2 intersect.
  • irregularities or the like may be formed on a part or all of the two main surfaces M, the two end surfaces E, and the two side surfaces S. Note that the size of the laminate 2 is not particularly limited.
  • FIG. 2 is a perspective view of the laminate 2 according to the embodiment of the present invention.
  • FIG. 3 is a perspective view of the capacitor main portion 3 according to the embodiment of the present invention.
  • Laminated body 2 includes a capacitor main part 3 and two insulating parts 8. One of the two insulating parts 8 is a first insulating part 8a, and the other is a second insulating part 8b.
  • the capacitor main portion 3 has a plurality of dielectric layers 4 and a plurality of internal electrode layers 10. The plurality of dielectric layers 4 and the plurality of internal electrode layers 10 are stacked on each other in the stacking direction T.
  • the internal electrode layer 10 includes a first internal electrode layer 10a and a second internal electrode layer 10b. Details of the internal electrode layer 10 will be explained later.
  • main portion side surfaces SS two surfaces facing each other in the width direction W are defined as main portion side surfaces SS.
  • one of the two main-portion side surfaces SS is designated as a first main-portion side surface SS1
  • the other is designated as a second main-portion side surface SS2.
  • the laminate 2 is formed by disposing an insulating section 8 on each of the two main section side surfaces SS of the capacitor main section 3.
  • the first insulating part 8a is arranged on the first main part side surface SS1
  • the second insulating part 8b is arranged on the second main part side surface SS2.
  • the insulating portion 8 is a member disposed on two main portion side surfaces SS of the capacitor main portion 3.
  • the insulating section 8 has a sheet-like shape.
  • the material constituting the insulating portion 8 is not particularly limited as long as it has insulating properties.
  • the material constituting the insulating portion 8 may have the same main component as the material constituting the dielectric layer 4 .
  • the material constituting the insulating portion 8 may be a resin component.
  • the laminate 2 is configured such that the insulating parts 8 are arranged on the two main part side surfaces SS of the capacitor main part 3. Therefore, the end surface E of the laminate 2 is the same as the end surface E of the capacitor main portion 3. Similarly, the main surface M of the laminate 2 is the same as the main surface M of the capacitor main part 3.
  • the side surface M of the laminate 2 becomes the surface of the insulating part 8 disposed on the main part side surface SS of the capacitor main part 3.
  • the surface of the first insulating portion 8a that faces the first main portion side surface SS1 becomes the first side surface S1 of the stacked body 2.
  • the surface of the second insulating portion 8b that faces the second main portion side surface SS2 becomes the second side surface S2 of the stacked body 2.
  • the internal electrode layer 10 is exposed from the two main part side surfaces SS and the two end faces E of the capacitor main part 3. Specifically, the first internal electrode layer 10a is exposed from the first end surface E1 of the capacitor main section 3, and the second internal electrode layer 10b is exposed from the second end surface E2 of the capacitor main section 3. ing. Further, the first internal electrode layer 10a and the second internal electrode layer 10b are exposed from the first main part side surface SS1 and the second main part side surface SS2 of the capacitor main part 3. The first internal electrode layer 10a and the second internal electrode layer 10b exposed from the first main part side surface SS1 and the second main part side surface SS2 have a first insulating part on the first main part side surface SS1.
  • the first internal electrode layer 10a and the second internal electrode layer 10b may not be exposed from the first main part side surface SS1 and the second main part side surface SS2. That is, the first internal electrode layer 10a and the second internal electrode layer 10b may be covered with the dielectric layer 4 at the first main part side surface SS1 and the second main part side surface SS2.
  • the specific configuration of the capacitor main section 3 will be explained with reference to FIGS. 4 and 5.
  • FIG. 4 is a sectional view taken along line II of the multilayer ceramic capacitor shown in FIG.
  • the cross section of the portion of the laminate 2 shown in FIG. 4 is the LT cross section of the corresponding portion of the capacitor main portion 3.
  • the laminate 2 includes a plurality of dielectric layers 4 and a plurality of internal electrode layers 10. The plurality of dielectric layers 4 and the plurality of internal electrode layers 10 are stacked on each other in the stacking direction T.
  • the laminate 2 has an inner layer part IL and two outer layer parts OL in the lamination direction T.
  • the outer layer portion OL includes a first outer layer portion OL1 and a second outer layer portion OL2.
  • the first outer layer portion OL1 and the second outer layer portion OL2 are arranged to sandwich the inner layer portion IL.
  • the inner layer portion IL includes a portion of the plurality of dielectric layers 4 and the plurality of internal electrode layers 10.
  • a plurality of internal electrode layers 10 are arranged facing each other with the dielectric layer 4 interposed therebetween.
  • the inner layer portion IL is a portion that forms a capacitance and substantially functions as a capacitor. From this, the inner layer part IL is also called an effective part.
  • the first outer layer part OL1 is arranged on the first main surface M1 side of the laminate 2, and the second outer layer part OL2 is arranged on the second main surface M2 side of the laminate 2.
  • the first outer layer portion OL1 is arranged between the internal electrode layer 10 closest to the first main surface M1 among the plurality of internal electrode layers 10 and the first main surface M1.
  • the second outer layer portion OL2 is arranged between the internal electrode layer 10 closest to the second main surface M2 among the plurality of internal electrode layers 10 and the second main surface M2.
  • the first outer layer portion OL1 and the second outer layer portion OL2 do not include the internal electrode layer 10, and the remaining dielectric layers 4 excluding the dielectric layer 4 for the inner layer portion IL among the plurality of dielectric layers 4 including.
  • the first outer layer portion OL1 and the second outer layer portion OL2 function as a protective layer for the inner layer portion IL.
  • the dielectric layer 4 includes an outer dielectric layer 5 and an inner dielectric layer 6.
  • the outer dielectric layer 5 is the dielectric layer 4 that constitutes the first outer layer portion OL1 and the second outer layer portion OL2 among the dielectric layers 4.
  • the outer dielectric layer 5 is arranged between the first main surface M1 and the internal electrode layer 10 closest to the first main surface M1, and between the second main surface M2 and the inner electrode layer 10 closest to the second main surface M2. It is located between the adjacent internal electrode layer 10.
  • the inner dielectric layer 6 is the dielectric layer 4 that is located between the internal electrode layers 10 and forms the inner layer portion IL together with the internal electrode layers 10.
  • the inner dielectric layer 6 is located between a first internal electrode layer 10a and a second internal electrode layer 10b, which will be described below.
  • the number of dielectric layers 4 stacked on the laminate 2 can be, for example, 5 or more and 2000 or less.
  • the number of dielectric layers 4 includes the number of outer dielectric layers 5 and the number of inner dielectric layers 6.
  • a material for the dielectric layer 4 for example, a dielectric ceramic mainly composed of BaTiO 3 , CaTiO 3 , SrTiO 3 , CaZrO 3 or the like can be used. Further, a material obtained by adding subcomponents such as a Mn compound, a Fe compound, a Cr compound, a Co compound, or a Ni compound to these main components may also be used.
  • the dielectric layer 4 can have a plurality of crystal grains containing a perovskite compound having a basic structure of BaTiO 3 .
  • piezoelectric ceramic when used for the laminate 2, the laminate ceramic electronic component functions as a ceramic piezoelectric element.
  • specific examples of piezoelectric ceramic materials include PZT (lead zirconate titanate) ceramic materials.
  • the laminate ceramic electronic component functions as a thermistor element.
  • semiconductor ceramic materials include, for example, spinel-based ceramic materials.
  • the laminate ceramic electronic component functions as an inductor element. Furthermore, when the multilayer ceramic electronic component functions as an inductor element, the internal electrode layer becomes a coil-shaped conductor.
  • magnetic ceramic materials include ferrite ceramic materials.
  • the thickness of the dielectric layer 4 can be, for example, 0.3 um or more and 100 um or less. Furthermore, the number of outer dielectric layers 5 may be plural or one.
  • the internal electrode layer 10 includes a first internal electrode layer 10a and a second internal electrode layer 10b.
  • the first internal electrode layer 10a is the internal electrode layer 10 connected to the first external electrode 20a.
  • the second internal electrode layer 10b is the internal electrode layer 10 connected to the second external electrode 20b.
  • the external electrode 20 will be explained later.
  • the first internal electrode layer 10a extends from the first end surface E1 toward the second end surface E2.
  • the second internal electrode layer 10b extends from the second end surface E2 toward the first end surface E1.
  • the first internal electrode layer 10a and the second internal electrode layer 10b each have a counter electrode section 11 and an extraction electrode section 12.
  • the counter electrode portion 11 is a portion of the internal electrode layer 10 where the first internal electrode layer 10a and the second internal electrode layer 10b face each other in the stacking direction T.
  • the extraction electrode portion 12 is a portion of the internal electrode layer 10 that is extracted from the counter electrode portion 11 to the end surface E1 or end surface E2 of the laminate 2.
  • the counter electrode part 11 of the first internal electrode layer 10a is the first counter electrode part 11a
  • the extraction electrode part 12 of the first internal electrode layer 10a is the first extraction electrode part 12a.
  • the first extraction electrode portion 12a is a portion extracted from the first opposing electrode portion 11a to the first end surface E1 of the stacked body 2.
  • the counter electrode portion 11 of the second internal electrode layer 10b is referred to as the second counter electrode portion 11b
  • the extraction electrode portion 12 of the second internal electrode layer 10b is referred to as the second extraction electrode portion 12b.
  • the second extraction electrode portion 12b is a portion extracted from the second opposing electrode portion 11b to the second end surface E2 of the stacked body 2.
  • the number of internal electrode layers 10 can be, for example, 10 or more and 2000 or less.
  • the number of internal electrode layers 10 includes the number of first internal electrode layers 10a and the number of second internal electrode layers 10b.
  • the thickness of the internal electrode layer 10 can be, for example, 0.1 ⁇ m or more and 5.0 ⁇ m or less, preferably 0.2 ⁇ m or more and 2.0 ⁇ m or less.
  • a plating film tends to grow when forming the metal layer of the external electrode 20 by plating. The metal layer will be explained later.
  • the material of the internal electrode layer 10 can be, for example, metals such as Ni, Cu, Ag, Pd, and Au, alloys of Ni and Cu, alloys of Ag and Pd, and the like.
  • the material of the internal electrode layer 10 may include dielectric particles having the same composition as the ceramic contained in the dielectric layer 4.
  • the laminate 2 has an electrode facing portion LF and two end gap portions EG in the length direction L.
  • the end gap portion EG has a first end gap portion EG1 and a second end gap portion EG2.
  • the electrode facing portion LF is a portion where the first internal electrode layer 10a and the second internal electrode layer 10b face each other in the stacking direction T.
  • the first opposing electrode portion 11a and the second opposing electrode portion 11b face each other in the stacking direction T.
  • the electrode facing portion LF is located at the center of the laminate 2 in the longitudinal direction L.
  • a capacitance is formed by the first counter electrode section 11a and the second counter electrode section 11b facing each other with the inner dielectric layer 6 interposed therebetween. Therefore, the electrode facing portion LF is also referred to as an effective portion.
  • the end gap portion is a portion where the first internal electrode layer 10a and the second internal electrode layer 10b do not face each other in the stacking direction T. Specifically, in the stacking direction T, a portion where the first internal electrode layer 10a is disposed but where the second internal electrode layer 10b is not disposed is the first end gap portion EG1. Similarly, a portion where the second internal electrode layer 10b is placed but where the first internal electrode layer 10a is not placed is the second end gap portion EG2.
  • the first end gap part EG1 corresponds to the part where the first extraction electrode part 12a is arranged
  • the second end gap part EG2 corresponds to the part where the second extraction electrode part 12b is arranged. do.
  • the first end gap portion EG1 functions as an extraction electrode to the first end surface E1 of the first internal electrode layer 10a
  • the second end gap portion EG2 functions as a lead electrode to the first end surface E1 of the first internal electrode layer 10b. It functions as an extraction electrode to the end surface E2. Since the end gap portion EG is a division in the length direction L, it is also called an L gap.
  • the length of the end gap portion EG in the longitudinal direction L can be, for example, 5 ⁇ m or more and 30 ⁇ m or less.
  • the shape of the first opposing electrode portion 11a of the first internal electrode layer 10a is not particularly limited, but is preferably rectangular.
  • the corner portions may be rounded, or the corner portions may be formed diagonally. That is, the corner portion may be tapered.
  • the first counter electrode portion 11a may have a tapered shape that is inclined toward one of the edges.
  • the shape of the second opposing electrode portion 11b of the second internal electrode layer 10b is not particularly limited, but is preferably rectangular.
  • the corner portions may be rounded, or the corner portions may be formed diagonally. That is, the corner portion may be tapered.
  • the second counter electrode portion 11b may have a tapered shape that is inclined toward one of the edges.
  • the shape of the first extraction electrode portion 12a of the first internal electrode layer 10a is not particularly limited, but is preferably rectangular. However, the corner portions may be rounded, or the corner portions may be formed diagonally. That is, the corner portion may be tapered. Alternatively, the first extraction electrode portion 12a may have a tapered shape that is inclined toward one of the edges.
  • the shape of the second extraction electrode portion 12b of the second internal electrode layer 10b is not particularly limited, but is preferably rectangular.
  • the corner portions may be rounded, or the corner portions may be formed diagonally. That is, the corner portion may be tapered.
  • the second extraction electrode portion 12b may have a tapered shape that is inclined toward one of the edges.
  • the width of the first counter electrode part 11a of the first internal electrode layer 10a and the width of the first extraction electrode part 12a of the first internal electrode layer 10a may be formed to have the same width, or One side may be formed to have a narrow width.
  • the width of the second counter electrode part 11b of the second internal electrode layer 10b and the width of the second extraction electrode part 12b of the second internal electrode layer 10b may be formed to have the same width, or One side may be formed to have a narrow width.
  • the first extraction electrode portion 12a of the first internal electrode layer 10a may be curved toward the center of the first end surface E1 of the laminate 2.
  • the second extraction electrode portion 12b of the second internal electrode layer 10b may be curved toward the center of the second end surface E2 of the laminate 2.
  • the distance between the internal electrode layer 10 closest to the first main surface M1 of the internal electrode layer 10 drawn out to each end surface E and the internal electrode layer 10 closest to the second main surface M2 is the distance between the internal electrode layer 10 closest to the second main surface M2, The distance may be shorter than the distance between the opposing electrode section 11 on the main surface M1 side and the opposing electrode section 11 closest to the second main surface M2 side.
  • the multilayer ceramic capacitor 1 of this embodiment a capacitance is formed by the opposing electrode parts 11 of the internal electrode layers 10 facing each other with the dielectric layer 4 interposed therebetween, and the characteristics of the capacitor are exhibited.
  • the coverage of the LW surface of the internal electrode layer 10 is preferably 90% or more.
  • the coverage of the LW plane is defined as the ratio of the remaining area after subtracting the area of the void from the area inside the edge of the internal electrode layer 10 when the internal electrode layer 10 is viewed from the LW plane. Ru.
  • the higher the coverage of the LW surface the higher the capacitance of the capacitor. Note that when the coverage of the LW plane is low, the dielectric layers 4 are bonded to each other through gaps, so the bonding strength between the layers is increased, and delamination is less likely to occur.
  • the thickness of the edge portion in the width direction W may be thicker than the thickness of the center portion in the width direction W.
  • a step layer may be arranged in the L gap, that is, the end gap portion EG.
  • the step layer is a dielectric layer 4 that is additionally disposed in the end gap part EG in order to reduce the difference in length in the stacking direction T between the end gap part EG and the electrode facing part LF.
  • the step layer may be arranged such that the internal electrode layer 10 partially covers the step layer. Or, on the contrary, the step layer may be arranged to cover a part of the internal electrode layer 10.
  • the step layer has the same thickness as the internal electrode layer 10.
  • the step layer has the same components as the dielectric layer 4.
  • the components of the dielectric layer 4 are not limited to these.
  • a dummy electrode layer may be placed in the L gap.
  • the dummy electrode layer can be arranged in at least one of the inner layer part IL and the outer layer part OL.
  • the outer layer portion OL includes a first outer layer portion OL1 and a second outer layer portion OL2.
  • the dummy electrode layer is preferably arranged on a portion corresponding to a location where the L gap is translated in the stacking direction T. That is, the dummy electrode layer is preferably arranged at a position corresponding to the L gap in the length direction L of the outer layer portion OL.
  • the dummy electrode layer can include a first dummy electrode layer and a second dummy electrode layer.
  • the first dummy electrode layer preferably has a thickness similar to the total thickness of the first internal electrode layers 10a. In other words, the thickness of the first dummy electrode layer is preferably equal to the thickness of the first internal electrode layer 10a x the number of first internal electrode layers 10a.
  • the first dummy electrode layer may be one or more than one, as long as it has the same thickness as the total thickness of the first internal electrode layers 10a.
  • the second dummy electrode layer is also similar to the first dummy electrode layer. That is, the second dummy electrode layer preferably has a thickness similar to the total thickness of the second internal electrode layers 10b. In other words, the second dummy electrode layer preferably has a thickness equal to the thickness of the second internal electrode layer 10b x the number of second internal electrode layers 10b.
  • the second dummy electrode layer may be one or more than one, as long as it has the same thickness as the total thickness of the second internal electrode layers 10b.
  • the external electrode 20 includes a first external electrode 20a and a second external electrode 20b.
  • the first external electrode 20a is an external electrode 20 disposed on the first end surface E1 of the stacked body 2.
  • the first external electrode 20a is electrically connected to the first internal electrode layer 10a.
  • the second external electrode 20b is the external electrode 20 disposed on the second end surface E2 of the stacked body 2.
  • the second external electrode 20b is electrically connected to the second internal electrode layer 10b.
  • the external electrode 20 extends from the end surface E to part of the two main faces M and to part of the two side faces S.
  • a portion of the external electrode 20 disposed on the end surface E is referred to as an end surface external electrode 25.
  • a portion of the external electrode 20 disposed on a part of the main surface M is referred to as a main surface external electrode 26 .
  • a portion of the external electrode 20 disposed on a part of the side surface S is referred to as a side surface external electrode 27 .
  • the portion of the first external electrode 20a disposed on the first end surface E1 is the first end surface external electrode 25a.
  • a portion of the first external electrode 20a that is disposed on a part of the first main surface M1 or a part of the second main surface M2 is referred to as a first main surface external electrode 26a.
  • a portion disposed on a portion of the first side surface S1 or a portion of the second side surface S2 is referred to as a first side surface external electrode 27a.
  • the portion of the second external electrode 20b disposed on the second end surface E2 is the second end surface external electrode 25b.
  • a portion of the second external electrode 20b that is disposed on a part of the first main surface M1 or a part of the second main surface M2 is defined as a second main surface external electrode 26b.
  • a portion of the second external electrode 20b that is disposed on a portion of the first side surface S1 or a portion of the second side surface S2 is referred to as a second side surface external electrode 27b.
  • the layer structure of the external electrode 20 will be explained based on FIGS. 4 and 5.
  • the external electrode 20 includes three layers: a base electrode layer 21 , an inner plating layer 23 , and a surface plating layer 24 . These layers are arranged in this order from the end surface E of the laminate 2: base electrode layer 21, inner plating layer 23, and surface plating layer 24.
  • the first external electrode 20a includes a first base electrode layer 21a, a first inner plating layer 23a, and a first surface plating layer 24a.
  • the second external electrode 20b includes a second base electrode layer 21b, a second inner plating layer 23b, and a second surface plating layer 24b.
  • the first base electrode layer 21a is disposed on the first end surface E1 of the laminate 2, and covers the first end surface E1.
  • the first base electrode layer 21a extends from the first end surface E1 to a part of the first main surface M1, a part of the second main surface M2, a part of the first side surface S1, and a second side surface S2. It may extend to a part of the
  • the second base electrode layer 21b is arranged on the second end surface E2 of the laminate 2, and covers the second end surface E2.
  • the second base electrode layer 21b extends from the second end surface E2 to a part of the first main surface M1, a part of the second main surface M2, a part of the first side surface S1, and a second side surface S2. It may extend to a part of the
  • the first base electrode layer 21a and the second base electrode layer 21b include at least one selected from a baked layer, a conductive resin layer, a thin film layer, a direct plating layer, and the like.
  • the baking layer contains a glass component and a metal.
  • the glass component includes at least one selected from B, Si, Ba, Mg, Al, Li, and the like.
  • the metal includes, for example, at least one selected from Cu, Ni, Ag, Pd, Ag-Pd alloy, Au, and the like.
  • the baking layer may have multiple layers. The baked layer is obtained by applying a conductive paste containing a glass component and a metal to the laminate 2, and then baking it. This baking, that is, firing, may be performed simultaneously with the firing of the internal electrode layer 10, or may be performed separately after the internal electrode layer 10 is fired.
  • the thickness is preferably, for example, 0.1 ⁇ m or more and 200 ⁇ m or less.
  • the longitudinal direction of the base electrode layer 21 on each surface is The thickness of the baked layer at the center is preferably, for example, 0.1 ⁇ m or more and 200 ⁇ m or less.
  • the conductive resin layer contains a thermosetting resin and a metal.
  • the conductive resin layer contains thermosetting resin. Therefore, it is more flexible than, for example, a conductive layer made of a plated film or a fired product of conductive paste. Therefore, even if a ceramic electronic component such as the multilayer ceramic capacitor 1 is subjected to physical shock or shock due to thermal cycles, the conductive resin layer functions as a buffer layer and prevents cracks in the capacitor. be able to.
  • the metal contained in the conductive resin layer Ag, Cu, or an alloy thereof can be used. Further, as the metal, metal powder whose surface is coated with Ag can be used. When using a metal powder whose surface is coated with Ag, it is preferable to use Cu or Ni as the metal powder. Further, as the metal, Cu which has been subjected to oxidation prevention treatment can also be used.
  • the reason for using Ag conductive metal powder as a conductive metal is that Ag has the lowest specific resistance among metals, making it suitable for electrode materials, and since Ag is a noble metal, it does not oxidize and has high resistance. It's for a reason. Note that the reason for using Ag-coated metal is that it is possible to reduce the amount of Ag used while making the most of the above characteristics of Ag, and to make the base metal cheaper.
  • the metal is contained in an amount of 35 vol% or more and 75 vol% or less based on the volume of the entire conductive resin.
  • the shape of the metal contained in the conductive resin layer is not particularly limited.
  • the shape of the metal in other words, the shape of the conductive filler may be spherical or flat.
  • the average particle size of the metal contained in the conductive resin layer is not particularly limited.
  • the average particle size of the metal, for example, the conductive filler can be, for example, about 0.3 ⁇ m or more and 10 ⁇ m or less.
  • the metal contained in the conductive resin layer is mainly responsible for the conductivity of the conductive resin layer. Specifically, when the conductive fillers come into contact with each other, a current-carrying path is formed inside the conductive resin layer.
  • the metal contained in the conductive resin layer can be spherical or flat, but it is preferable to use a mixture of spherical metal powder and flat metal powder.
  • thermosetting resins such as epoxy resin, phenol resin, urethane resin, silicone resin, and polyimide resin can be used.
  • epoxy resin is one of the most suitable resins because of its excellent heat resistance, moisture resistance, and adhesion.
  • the resin contained in the conductive resin layer is contained in an amount of 25 vol% or more and 65 vol% or less with respect to the total volume of the conductive resin.
  • the conductive resin layer contains a curing agent together with the thermosetting resin.
  • the curing agent when an epoxy resin is used as the base resin, various known compounds such as phenol, amine, acid anhydride, and imidazole compounds can be used as the curing agent for the epoxy resin.
  • the conductive resin layer may be placed on the baking layer so as to cover the baking layer, or may be placed directly on the laminate 2. Further, the conductive resin layer may have multiple layers.
  • the thickness of the conductive resin layer is preferably about 10 ⁇ m or more and 200 ⁇ m or less, for example.
  • the length of the base electrode layer 21 on each surface is preferably, for example, 5 ⁇ m or more and 50 ⁇ m or less.
  • the thin film layer is formed by a thin film forming method such as a sputtering method or a vapor deposition method, and the metal particles are deposited. It can be made into a layer with a thickness of 1 ⁇ m or less.
  • the external electrode 20 may include a direct plating layer.
  • the direct plating layer is a plating layer directly formed on the surface of the laminate 2. That is, the multilayer ceramic capacitor 1 may have a structure including a direct plating layer electrically connected to the first internal electrode layer 10a or the second internal electrode layer 10b. In the case of directly forming the plating layer, the plating layer may be formed directly after disposing a catalyst on the surface of the laminate 2 as a pretreatment.
  • the direct plating layer preferably contains at least one metal selected from, for example, Cu, Ni, Sn, Pb, Au, Ag, Pd, Bi, or Zn, or an alloy containing the metal.
  • the direct plating layer is preferably formed using Cu, which has good bonding properties with Ni.
  • the thickness of each directly plated layer is preferably 1.0 ⁇ m or more and 15 ⁇ m or less. Moreover, it is preferable that the plating layer does not contain glass.
  • the metal ratio per unit volume of the plating layer is preferably 99% by volume or more.
  • the plating layer on the base electrode layer 21 may be one layer or multiple layers.
  • the plating layer is two-layered, it is preferable to order the Ni plating layer and the Sn plating layer from the bottom layer.
  • the plating layer is made into three layers, it is preferable to set it as a Sn plating layer, a Ni plating layer, and a Sn plating layer from the bottom.
  • a two-layer structure of Ni plating and Sn plating is preferred. In the following, a case where the plating layer is two layers, the inner plating layer 23 and the front plating layer 24, will be explained.
  • the inner plating layer 23 is disposed on the base electrode layer 21 and covers at least a portion of the base electrode layer 21.
  • the surface plating layer 24 is disposed on the inner plating layer 23 and covers at least a portion of the inner plating layer 23.
  • the plating layers including the inner plating layer 23 and the surface plating layer 24, are made of at least one selected from metals such as Cu, Ni, Ag, Pd, Au and Sn, and alloys such as Ag-Pd alloy. It is preferable to include.
  • the inner plating layer 23 is preferably a Ni plating layer
  • the surface plating layer 24 is preferably a Sn plating layer.
  • the Ni plating layer can prevent the base electrode layer from being eroded by solder when mounting the ceramic electronic component.
  • the Sn plating layer improves the wettability of solder when mounting ceramic electronic components, and can facilitate mounting.
  • the thickness of each plating layer is preferably 1.0 ⁇ m or more and 15 ⁇ m or less.
  • FIG. 5 is a sectional view taken along the line II-II of the multilayer ceramic capacitor shown in FIG.
  • the laminate 2 has, in the width direction W, an electrode facing part WF where the internal electrode layer 10 faces, and a side gap part SG.
  • the side gap portion SG includes a first side gap portion SG1 and a second side gap portion SG2.
  • the first side gap portion SG1 and the second side gap portion SG2 are arranged to sandwich the electrode facing portion WF.
  • the first side gap portion SG1 is located between the electrode facing portion WF and the first side surface S1
  • the second side gap portion SG2 is located between the electrode facing portion WF and the second side surface S2. do.
  • the first side gap portion SG1 is located between the end of the internal electrode layer 10 on the first side surface S1 side and the first side surface S1
  • the second side gap portion SG2 is located between the inner electrode layer 10 and the first side surface S1. It is located between the end of the electrode layer 10 on the second side surface S2 and the second side surface S2.
  • the first side gap portion SG1 and the second side gap portion SG2 do not include the internal electrode layer 10 but only include the dielectric layer 4.
  • the first side gap portion SG1 and the second side gap portion SG2 function as a protective layer for the internal electrode layer 10. Since the side gap portion SG is a division in the width direction W, it is also called a W gap.
  • the length of the side gap portion SG in the width direction W can be, for example, 5 ⁇ m or more and 50 ⁇ m or less.
  • the size of the multilayer ceramic capacitor 1 is not particularly limited.
  • the size of the multilayer ceramic capacitor 1 can be set as follows, for example. That is, the dimension in the length direction L of the multilayer ceramic capacitor 1 including the laminate 2 and the external electrode 20 is defined as the L dimension.
  • the L dimension is preferably 0.2 mm or more and 6.5 mm or less.
  • the dimension of the multilayer ceramic capacitor 1 including the multilayer body 2 and the external electrode 20 in the stacking direction T is defined as the T dimension.
  • the T dimension is preferably 0.1 mm or more and 6.5 mm or less.
  • the dimension in the width direction W of the multilayer ceramic capacitor 1 including the laminate 2 and the external electrode 20 is defined as the W dimension.
  • the W dimension is preferably 0.1 mm or more and 5.5 mm or less. Note that the length of each part of the laminate 2 and the external electrode 20 can be measured with a micrometer or an optical microscope.
  • the multilayer ceramic capacitor 1 is a two-terminal capacitor.
  • the multilayer ceramic capacitor 1 of this embodiment is characterized by the corner portions of the capacitor main portion 3. This will be explained based on FIGS. 6 and 7.
  • 6(a) is a cross-sectional view taken along the line III-III in FIG. 2
  • FIG. 6(b) is a view corresponding to the cross-sectional view taken along the line III-III in FIG. 2 in a conventional multilayer ceramic capacitor.
  • FIG. 7 is a diagram corresponding to a sectional view taken along line III-III in FIG. 2 in another embodiment of the present invention.
  • a corner C which is a portion where the main surface M and the main portion side surface SS intersect, is curved.
  • the insulating portion 8 covers the corner C.
  • the corner where the first main surface M1 and the first main part side surface SS1 intersect is the corner C1
  • the corner where the second main surface M2 and the first main part side surface SS1 intersect. is the corner C2.
  • the corner where the first main surface M1 and the second main section side surface SS2 intersect is defined as a corner section C3, and the second main surface M2 and the second main section side surface SS2 intersect. The corner where they intersect is called corner C4.
  • the corner C is curved. As shown in FIG. 6(b), in the conventional multilayer ceramic capacitor 1, the corner C is bent at a substantially right angle when viewed from the length direction L of the capacitor main portion 3, in other words, in the WT cross section. .
  • the corner C is curved, as shown in FIG. 6(a).
  • the corner C1 is curved across the first main surface M1 and the first main portion side surface SS1.
  • the corner C2 is curved across the second main surface M2 and the first main portion side surface SS1.
  • the corner portion C3 is curved across the first main surface M1 and the second main portion side surface SS2.
  • the corner C4 is curved across the second main surface M2 and the second main portion side surface SS2.
  • the insulating portion 8 covers this curved corner C. That is, as shown in FIG. 6A, the insulating portion 8 covers the corner C when viewed from the length direction L of the capacitor main portion 3, in other words, in the WT cross section.
  • the second corner C2 will be explained as an example.
  • the outer edge of the second corner C2 does not pass through a point P3, which is a point where the second main surface M2 and the first main portion side surface SS1 intersect. This is because the second corner C2 is curved due to the absence of the outer dielectric layer 5 near the point P3.
  • a point on the first main surface M1 side of the point P3 on the first main part side surface SS1 is defined as a point P2. Further, a point on the second main surface M2 that is closer to the second main portion side surface SS2 than the point P3 is referred to as a point P4.
  • the second corner C2 is curved to connect the point P2 and the point P4 with a curved line.
  • the first insulating portion 8a is also arranged in a portion surrounded by points P2, P3, and P4. Thereby, the second corner C2 is covered by the first insulating portion 8a from point P2 to point P4.
  • first insulating part 8a covers the first corner C1 and the second corner C2
  • second insulating part 8b covers the third corner C3 and the fourth corner C4. Covered.
  • the insulating portion 8 continuously covers the corner C when the capacitor main portion 3 is viewed from the length direction L thereof.
  • the insulating portion 8 starts from an end point on the main side surface SS of the corner C, and continuously covers the corner C from the starting point.
  • the second corner C2 will be explained as an example. As shown in FIG. 6(a), at the second corner C2, the first insulating section 8a continues from point P2 to point P4 without separating from the capacitor main section 3. Covers C2.
  • the point P2 is the end point of the second corner C2 above the first main part side surface SS1. Therefore, it can be said that the first insulating portion 8a continuously covers the second corner C2 from the first main portion side surface SS1 when the laminate 2 is viewed from the length direction L thereof. The same applies to corners C other than the second corner C2.
  • the first insulating part 8a continuously covers the first corner C1 and the second corner C2, and similarly , the second insulating portion 8b, the third corner C3, and the fourth corner C4 are continuously covered.
  • the insulating part 8 is extended from the upper end point of the main part side surface SS of the corner part C along the shape of the corner part C to the 50th corner of the corner part C. % or more.
  • the second corner C2 will be explained as an example. As shown in FIG. 6(a), at the second corner C2, the first insulating section 8a continues from point P2 to point P4 without separating from the capacitor main section 3. Covers C2. Point P2 is the end point of the second corner C2 above the first main portion side surface SS1.
  • the first insulating portion 8a moves the second corner C2 from the point P2, which is the upper end point of the first main portion side surface SS1, to the second corner C2. 50% or more of the second corner C2 is covered along the shape of the corner C2. The same applies to corners C other than the second corner C2.
  • the first insulating part 8a is located above the first main part side surface SS1 of the first corner C1 and the second corner C2. From the end point, cover 50% or more of the first corner C1 and the second corner C2 along the shapes of the first corner C1 and the second corner C2, and similarly cover the second corner C1 and the second corner C2.
  • the insulating portion 8b extends from the end points of the third corner C3 and the fourth corner C4 above the second main part side surface SS2 along the shapes of the third corner C3 and the fourth corner C4. , covering 50% or more of the third corner C3 and the fourth corner C4.
  • the roughness of the corner C is greater than the roughness of the insulating portion 8 located above the corner C.
  • the roughness of the corner C is greater than the roughness of the corner of the laminate 2 corresponding to the corner C. This will be explained below.
  • first outer corner K1 the corner where the first main surface M1 and the first side surface S1 intersect is referred to as a first outer corner K1.
  • second outer corner K2 the corner where the second main surface M2 and the first side surface S1 intersect is defined as a second outer corner K2.
  • the corner where the first main surface M1 and the second side surface S2 intersect is defined as a third outer corner K3.
  • the corner where the second main surface M2 and the second side surface S2 intersect is defined as a third outer corner K4.
  • the first side surface S1 is the surface of the first insulating portion 8a that faces the surface that is in contact with the first main portion side surface SS1.
  • the second side surface S2 is a surface of the second insulating portion 8b that faces the surface that is in contact with the second main portion side surface SS2.
  • the roughness of the first corner C1 is greater than the roughness of the first outer corner K1.
  • the roughness of the second corner C2 is greater than the roughness of the second outer corner K2
  • the roughness of the third corner C3 is greater than the roughness of the third outer corner K3.
  • the roughness of the fourth corner C4 is greater than the roughness of the fourth outer corner K4.
  • the adhesion force between the capacitor main part 3 and the insulating part 8 can be increased due to the anchor effect due to the surface shape of the corner C. Thereby, the occurrence of peeling can be prevented or suppressed.
  • the roughness of the corner C is preferably 0.05 um or more and less than 1.00 um.
  • the roughness is less than 0.05 um, the anchoring effect tends to be insufficient.
  • the roughness is 1.00 um or more, the surface unevenness becomes too large, so that the capacitor main part 3 and the insulating part 8 cannot be sufficiently adhered to each other, and air entrapment or peeling may occur.
  • Surface roughness can be measured as follows. That is, a 1/2WT plane cross section of the laminate 2 is observed using a SEM. Then, the laminated body 2 and the insulating part 8 are binarized, and the roughness of the corner C of the capacitor main part 3 and the outer corner K of the laminated body 2 is measured. Note that the outer corner K of the laminate 2 and the outer corner K of the insulating section 8 have the same meaning and indicate the same position. More specifically, the roughness was measured using image analysis software using a Keyence digital microscope based on the contour lines of the corner C of the capacitor main part 3 and the outer corner K of the laminate 2. did. The roughness measured by this image analysis software is surface roughness Sa in accordance with the ISO-25178 standard.
  • FIG. 7 is a diagram corresponding to a sectional view taken along line III-III in FIG. 2 in another embodiment of the present invention.
  • the corner C is provided with a convex portion V that protrudes in the width direction W.
  • a first convex portion V1 that protrudes in the direction of the first insulating portion 8a is arranged at the corner C1
  • a third convex portion V3 that protrudes in the direction of the second insulating portion 8b is arranged at the corner C3.
  • a second convex portion V2 protruding in the direction of the first insulating portion 8a is disposed at the corner C2
  • a second convex portion V2 protruding toward the first insulating portion 8a is disposed at the corner C4.
  • a fourth convex portion V4 is arranged to protrude in the direction of the insulating portion 8b.
  • the second corner C2 will be explained as an example.
  • the apex of the second convex portion V2 in the direction of the first insulating portion 8a is indicated by a point P5.
  • a point P5 which is the apex of the second convex portion V2, protrudes from the first main part side surface SS1 of the capacitor main part 3 toward the first side surface S1 of the laminate 2. .
  • the length D5 by which the point P5, which is the apex of the second convex portion V2, protrudes from the first main side surface SS1 of the capacitor main portion 3 in the direction of the first side surface S1 of the laminate 2 is, for example, 0.5 ⁇ m.
  • the thickness can be set to 10.0 ⁇ m or more.
  • the thickness of the second outer layer portion OL2 in the stacking direction T is indicated by D1.
  • the point P5, which is the apex of the second convex portion V2 is located in the range from the line L1 to the line L2 in the stacking direction T in the second outer layer portion OL2. That is, the point P5, which is the apex of the second convex portion V2, is located at a position with a length of 10% or more and 60% or less of the thickness of the second outer layer portion OL2 in the stacking direction T from the second main surface M2. ing.
  • the arrangement of the second convex portion V2 is the same for convex portions V other than the second convex portion V2.
  • the convex portion V is located at a position at a length of 10% or more and 60% or less from the first main surface M1 or the second main surface M2 of the thickness in the stacking direction T of the laminate 2 of the outer layer portion OL. It is located in Note that the position of the convex portion V is the position of the apex of the convex portion V in the width direction W.
  • FIG. 8 is a diagram showing a convex portion V of another form.
  • FIG. 8 is a diagram corresponding to region R in FIGS. 8 and 7.
  • a flat portion V4F is provided between the convex portion V4 and the inner layer portion IL in the stacking direction T.
  • This flat portion V4F is a straight portion on the edge surface of the outer dielectric layer 5 that is parallel to the second main portion side surface SS2.
  • the adhesion between the capacitor main portion 3 and the second insulating portion 8b at the boundary between the second outer layer portion OL2 and the inner layer portion IL is determined on the second main portion side surface SS2. It becomes easier to improve. This further suppresses delamination between the second outer layer part OL2 and the inner layer part IL and moisture etc. from entering between the second outer layer part OL2 and the inner layer part IL. I can do it.
  • FIG. 9 is a perspective view showing a part of the capacitor main section 3.
  • FIG. 10 is a perspective view showing a part of the capacitor main part 3 of another form. More specifically, FIGS. 9 and 10 show a part of the capacitor main part 3 up to a part of the length in the length direction L of the capacitor main part 3 included in the region R in FIG. FIG.
  • the convex portion V shown in FIG. 9 and the convex portion V shown in FIG. 10 differ in the value of D5, which is the height of the convex portion V, in the length direction L.
  • the height D5 of the convex portion V shown in FIG. 9 is constant in the length direction L. That is, the convex portions V are formed continuously in the length direction L.
  • the convex portions V do not need to be formed continuously in the length direction L as shown in FIG.
  • the height D5 of the convex portion V in the length direction L it is also possible to create a configuration in which a plurality of peaks are present. That is, the convex portions V can be made non-uniform or discontinuous in the length direction L. Also, in the discontinuous form, the peaks may be arranged at regular intervals or at irregular intervals.
  • FIG. 10 shows an example of a configuration in which multiple mountains exist.
  • Point P5 in FIG. 10 indicates the point where D5 is maximum in the length direction L. That is, point P5 indicates the position of the top of the mountain.
  • point B1 in FIG. 10 indicates the point where D5 is the minimum in the length direction L. That is, point B1 indicates the position of the valley between the peaks.
  • the convex portion V can be formed such that point P5 and point B1 repeat multiple times in the length direction L. Thereby, it is possible to realize a convex portion V having a plurality of peaks in the length direction L.
  • the convex portion V is not in contact with either the first internal electrode layer 10a or the second internal electrode layer 10b.
  • the second convex portion V2 will be explained as an example.
  • a point P1 indicates the boundary between the first outer layer portion OL1 and the inner layer portion IL on the first main portion side surface SS1.
  • the second convex portion V2 does not extend beyond the point P1 and within the range of the inner layer portion IL. Therefore, the second convex portion V2 is not in contact with either the first internal electrode layer 10a or the second internal electrode layer 10b.
  • the convex portion V is not in contact with either the first internal electrode layer 10a or the second internal electrode layer 10b. In other words, the convex portion V is not joined to the internal electrode layer 10.
  • the protrusion V can be a protrusion different from the protrusion due to roughness on the corner C. That is, the unevenness of the corner C can be a discontinuous convexity.
  • the convex portion V may be a convex portion that is continuous with the concave and convex portions of the corner portion C. That is, the protrusion V can be a protrusion extending from the corner C.
  • the width of the protrusion of the convex portion V is wider than the width of the protrusion related to the roughness of the corner portion C.
  • the width of the protrusion and convexity means the width in the WT cross section.
  • the main component of the material forming the convex portions V be the same as that of the dielectric layer 4.
  • the convex portions V By arranging the convex portions V as described above, when moisture enters from the interface between the laminate 2 and the insulating portion 8, the convex portions V can prevent moisture from entering the effective portion.
  • the insulating section will be explained below.
  • the thickness of the insulating portion 8 is preferably 10 um or more and 50 um or less. If the thickness of the insulating part 8 is less than 10 um, it will not be possible to sufficiently cover the interface exposed on the main part side surface SS of the capacitor main part 3. Therefore, moisture resistance reliability may decrease. On the other hand, if the thickness of the insulating portion 8 is 50 um or more, the dimensions of the laminate 2 will become too large. Therefore, the degree of freedom in mounting the multilayer ceramic capacitor 1 is reduced.
  • the insulating section 8 may have one layer or two layers.
  • the total thickness of the two layers may be 10 um or more and 50 um or less, or the thickness of each layer may be 10 um or more and 50 um or less.
  • first to fourth corners C were explained as being uniform.
  • the first to fourth corners C are not uniform, and for example, the above-mentioned shapes can be made different for each corner C.
  • ⁇ Preparation of laminated block> Prepare conductive paste for dielectric sheets and internal electrode layers.
  • the conductive paste for the dielectric sheet and internal electrode layer contains a binder and a solvent. Known organic binders and organic solvents can be used as the binder and solvent.
  • a conductive paste for the internal electrode layer is printed in a predetermined pattern on the dielectric sheet by, for example, screen printing or gravure printing to form a pattern for the internal electrode layer.
  • a predetermined number of dielectric sheets for the outer layer on which the internal electrode layer pattern is not printed are laminated, then dielectric sheets on which the internal electrode layer pattern is printed are laminated one after another, and then the other dielectric sheet for the outer layer is layered on top of that.
  • a predetermined number of dielectric sheets are laminated to produce a laminated sheet. The laminated sheet is pressed in the lamination direction by means such as a hydrostatic press to produce a laminated block.
  • ⁇ Preparation of laminated chip> Cut the laminated block to a specified size and cut out the laminated chip.
  • the laminated chip becomes the capacitor main part 3 by firing.
  • the capacitor main part 3 before firing may be referred to as a capacitor main part precursor.
  • the corners of the laminated chips are rounded by barrel polishing. At that time, by changing the barrel polishing time, rotation speed, or both, a convex portion is formed around the corner.
  • the surfaces of the corners can be roughened by sandpapering, sandblasting, etc. so that the corners have a desired roughness.
  • the surface of the corner can be made rougher by using sandpaper with a coarser roughness.
  • the desired roughness can be achieved by changing the amount of sandpaper applied.
  • the desired roughness can be achieved by controlling the intensity and/or duration of the blasting. Note that the method for roughening the corners so that they have the desired roughness is not limited to the above-mentioned method, and various methods can be used.
  • the convex portion V when rounding the corners of the laminated chip, for example, by changing the amount of pressing of the sandpaper, it is possible to form the convex portion V in a desired shape.
  • the method for forming the convex portions V is not limited to this.
  • the convex portions V can also be formed by depositing the scraped material.
  • insulating parts 8 are formed on the two main part side surfaces SS of the precursor of the capacitor main part 3 having a predetermined corner shape.
  • the insulating portion 8 may be formed by punching an insulating sheet onto the side surface SS of the main portion, or may be formed on the side surface SS of the main portion using a dip method.
  • the elastic body used for punching has the desired hardness and the amount of pushing is adjusted so that the insulating part 8 can be formed from the side surface SS of the main part. It can be formed to cover any corner part.
  • the insulating part 8 When forming the insulating part 8 by the Dipping method, the insulating part can be formed into a desired shape by changing the amount of pressing during dipping, the amount of insulating paste, or both.
  • the laminated chips are fired to produce a laminated body 2.
  • the firing temperature depends on the materials of the dielectric layer 4 and the internal electrode layer 10, it is preferably 900° C. or more and 1400° C. or less.
  • the insulating part 8 may be formed after the laminated chip is fired, or the insulating part 8 may be formed before firing, and the laminated chip provided with the insulating part 8 may be fired.
  • the outer corner K of the laminate 2 in other words, the outer corner K of the insulating part 8, before or after the above-described firing. Further, in this case, the outer corner K can also be roughened to a predetermined roughness.
  • the method for rounding and roughening the surface can be the same as the method for processing the corners of the laminated chip described above.
  • ⁇ External electrode> Formation of the external electrode 20 will be explained.
  • a conductive paste that will become the base electrode layer 21 is applied to both end faces E of the laminate 2 to form the base electrode layer 21.
  • a conductive paste containing a glass component and a metal is applied, for example, by a method such as dipping, and then a baking process is performed to form the base electrode layer 21.
  • the temperature of the baking treatment at that time is preferably 700°C or more and 900°C or less. Thereafter, if necessary, the surface of the baked layer is plated.
  • the conductive resin layer can be formed by the following method.
  • the conductive resin layer may be formed on the surface of the baked layer, or the conductive resin layer alone may be directly formed on the laminate 2 without forming the baked layer.
  • a conductive resin paste containing a thermosetting resin and a metal component is applied onto the baking layer or the laminate 2, and heat treatment is performed at a temperature of 250° C. or higher and 550° C. or lower.
  • the resin is thermoset to form a conductive resin layer.
  • the atmosphere during the heat treatment at this time is preferably a N 2 atmosphere. Further, in order to prevent resin scattering and oxidation of various metal components, it is preferable to suppress the oxygen concentration to 100 ppm or less.
  • the base electrode layer 21 can be formed by a thin film forming method such as a sputtering method or a vapor deposition method.
  • the base electrode layer 21 formed of a thin film layer is a layer with a thickness of 1 ⁇ m or less on which metal particles are deposited.
  • a plating layer may be provided directly on the exposed portion of the internal electrode layer 10 of the laminate 2.
  • it can be formed by the following method. That is, plating is performed on the first end surface E1 and the second end surface E2 of the laminate 2, and a plating film is formed directly on the exposed portion of the internal electrode layer 10.
  • electrolytic plating requires pretreatment with a catalyst or the like in order to improve the plating deposition rate, which has the disadvantage of complicating the process. Therefore, it is usually preferable to employ electrolytic plating.
  • As the plating method it is preferable to use barrel plating.
  • an upper layer plating electrode which is normally formed on the surface of the lower layer plating electrode, may be formed in the same manner.
  • a plating layer is formed on the surface of the base electrode layer, the surface of the conductive resin layer, or the surface of the direct plating layer.
  • a Ni plating layer and a Sn plating layer were formed on the baked layer.
  • the Ni plating layer and the Sn plating layer are sequentially formed by, for example, a barrel plating method. In this way, a multilayer ceramic capacitor 1 is obtained.
  • the method for forming the external electrode 20 is not limited to the method described above.
  • Ni is screen printed on the two end faces E of the laminate 2. Thereafter, the two end faces E are dipped in Cu to form a Cu layer on the Ni. After that, Ni and Sn plating may be performed to form the external electrodes 20.
  • the explanation was centered on the portion where the two surfaces of the laminate 2 or the capacitor main portion 3 intersect.
  • the fact that the corner is curved and that the corner has a predetermined roughness is not limited to the corner where two surfaces intersect.
  • the portion where the three surfaces of the laminate 2 or the capacitor main portion 3 intersect can be similarly curved, the surface roughened, or both.
  • ⁇ 1> including a plurality of stacked dielectric layers; A first main surface and a second main surface facing each other in the stacking direction; a first main part side surface and a second main part side surface facing each other in the width direction perpendicular to the lamination direction; a first end face and a second end face facing each other in a length direction perpendicular to the lamination direction and the width direction; a first internal electrode layer stacked alternately with the plurality of dielectric layers and exposed on the first end surface, the first main part side surface, and the second main part side surface; a capacitor main part including a second internal electrode layer stacked alternately with the plurality of dielectric layers and exposed on the second end face, the first main part side surface, and the second main part side surface; a first insulating portion disposed on a side surface of a first main portion of the capacitor main portion; a second insulating portion disposed on a side surface of a second main portion of the capacitor main portion; a first external electrode provided so as to extend from the first end
  • the first insulating part covers the first corner and the second corner, The second insulating part covers the third corner and the fourth corner, A surface of the first insulating portion that faces a surface in contact with a side surface of the first main portion is a first side surface of the laminate; A surface of the second insulating section that faces a surface in contact with a side surface of the second main portion is a second side surface of the laminate;
  • the first insulating section includes a first outer corner where the first main surface and the first side surface intersect, and a second outer corner where the second main surface and the first side surface intersect.
  • the second insulating section includes a third outer corner where the first main surface and the second side surface intersect, and a fourth outer corner where the second main surface and the second side surface intersect. has a corner,
  • the roughness of the first corner is greater than the roughness of the first outer corner
  • the roughness of the second corner is greater than the roughness of the second outer corner
  • the roughness of the third corner is greater than the roughness of the third outer corner
  • the roughness of the fourth corner is greater than the roughness of the fourth outer corner.
  • the surface roughness of the first corner, the second corner, the third corner, and the fourth corner is 0.05 um or more and 1.00 um or less,
  • the main part of the capacitor is an inner layer portion in which the first internal electrode layer, the dielectric layer, and the second internal electrode layer are alternately laminated; a first outer layer portion made of the dielectric layer and located on the first main surface side of the inner layer portion in the lamination direction; a second outer layer portion that is located on the second main surface side of the inner layer portion in the lamination direction and is made of the dielectric layer; Projects in the direction of the first insulating part from the first main surface of the first outer layer part at a position that is 10% or more and 60% or less of the thickness of the first outer layer part in the lamination direction.
  • a third protrusion protruding in the direction of the first protrusion and the second insulating part is arranged, Projects in the direction of the first insulating part from the second main surface of the second outer layer part at a position that is 10% or more and 60% or less of the thickness of the second outer layer part in the lamination direction. a second convex portion and a fourth convex portion protruding in the direction of the second insulating portion;
  • the first protrusion, the second protrusion, the third protrusion, and the fourth protrusion are not in contact with either the first internal electrode layer or the second internal electrode layer.
  • the thickness of the first insulating part and the second insulating part in the width direction is 10.0 um or more and 50.0 um or less,
  • the first insulating part continuously covers the first corner and the second corner
  • the second insulating portion continuously covers the third corner and the fourth corner
  • the multilayer ceramic capacitor according to any one of ⁇ 1> to ⁇ 5>.
  • the first insulating part When viewed from the length direction of the capacitor main part, the first insulating part extends from the end point of the first corner part and the second corner part above the side surface of the first main part to the first insulating part. covering 50% or more of the first corner and the second corner along the shapes of the corner and the second corner, The second insulating portion extends from the upper end points of the third corner and the fourth corner on the side surfaces of the second main portion to the shape of the third corner and the fourth corner. covering 50% or more of the third corner and the fourth corner along the The multilayer ceramic capacitor according to any one of ⁇ 1> to ⁇ 6>.
  • Multilayer ceramic capacitor 2 Laminated body 3 Main part of capacitor 4 Dielectric layer 5 Outer dielectric layer 6 Inner dielectric layer 8 Insulating part 10 Inner electrode layer 11 Counter electrode part 12 Leading electrode part 20 Outer electrode 21 Base electrode layer 23 Inner plating Layer 24 Surface plating layer 25 End surface external electrode 26 Main surface external electrode 27 Side surface external electrode IL Inner layer portion OL Outer layer portion LF Electrode opposing portion EG End gap portion WF Electrode opposing portion SG Side gap portion C Corner portion K Outer corner portion V Convex portion M Main surface E End surface S Side surface SS Main part side surface T Lamination direction L Length direction W Width direction

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

小型かつ大容量でありながら、耐湿性の低下を抑制することが可能な積層セラミックコンデンサ（１）を提供すること。積層セラミックコンデンサ（１）は、コンデンサ主部（３）の第１の主面（Ｍ１）と第１の主部側面（ＳＳ１）に跨って湾曲している第１の角部（Ｃ１）、第２の主面（Ｍ２）と第１の主部側面（ＳＳ１）に跨って湾曲している第２の角部（Ｃ２）、第１の主面（Ｍ１）と第２の主部側面（ＳＳ２）に跨って湾曲している第３の角部（Ｃ３）、及び第２の主面（Ｍ２）と第２の主部側面（ＳＳ２）に跨って湾曲している第４の角部（Ｃ４）を有し、第１の絶縁部（８ａ）は、第１の角部（Ｃ１）及び第２の角部（Ｃ２）を被覆し、第２の絶縁部（８ｂ）は、第３の角部（Ｃ３）及び第４の角部（Ｃ４）を被覆し、第１の角部（Ｃ１）の粗さは、第１の外側角部（Ｋ１）の粗さより大きく、第２の角部（Ｃ２）の粗さは、第２の外側角部（Ｋ２）の粗さより大きく、第３の角部（Ｃ３）の粗さは、第３の外側角部（Ｋ３）の粗さより大きく、第４の角部（Ｃ４）の粗さは、第４の外側角部（Ｋ４）の粗さより大きい。

Description

積層セラミックコンデンサ
　本発明は、積層セラミック電子部品、特には積層セラミックコンデンサに関する。
　近年、電子部品に搭載されている電子機器の小型化に伴って、電子部品の寸法も小さくなっている。電子部品の寸法が小さくなると、内部電極同士の重なっている面積も小さくなってしまうため、小型かつ大容量化することが課題となっている。そこで、内部電極層を側面に露出させ、後から誘電体積層シートをチップの側面に設けることで、側面方向の内部電極の面積を最大限にとる方法が知られている。特許文献１に、それに関連した技術が記載されている。
特開昭６２－２３７７１４公報
　しかしながら、そのようにして作られた電子部品は、絶縁層の端部とコンデンサ主部との固着が十分ではなく、絶縁層の端部から水分が侵入し、耐湿性が低下してしまう恐れがあった。そこで、本発明は、小型かつ大容量でありながら、耐湿性の低下を抑制することが可能な積層セラミックコンデンサを提供することを目的とする。
　積層セラミックコンデンサは、積層された複数の誘電体層を含み、積層方向に相対する第１の主面及び第２の主面と、前記積層方向に直交する幅方向に相対する第１の主部側面及び第２の主部側面と、前記積層方向及び前記幅方向に直交する長さ方向に相対する第１の端面及び第２の端面と、前記複数の誘電体層と交互に積層され、前記第１の端面、第１の主部側面及び第２の主部側面に露出された第１の内部電極層と、前記複数の誘電体層と交互に積層され、前記第２の端面、第１の主部側面及び第２の主部側面に露出された第２の内部電極層と、を含むコンデンサ主部と、前記コンデンサ主部の第１の主部側面に配置された第１の絶縁部と、前記コンデンサ主部の第２の主部側面に配置された第２の絶縁部と、を備える積層体と、前記第１の端面から前記第１の主面、前記第２の主面、前記第１の絶縁部の表面及び前記第２の絶縁部の表面に回り込むように設けられた第１の外部電極と、前記第２の端面から前記第１の主面、前記第２の主面、前記第１の絶縁部の表面及び前記第２の絶縁部の表面に回り込むように設けられた第２の外部電極と、を備え、前記コンデンサ主部は、前記コンデンサ主部の第１の主面と第１の主部側面に跨って湾曲している第１の角部、第２の主面と第１の主部側面に跨って湾曲している第２の角部、第１の主面と第２の主部側面に跨って湾曲している第３の角部、及び第２の主面と第２の主部側面に跨って湾曲している第４の角部を有し、前記第１の絶縁部は、前記第１の角部及び第２の角部を被覆し、前記第２の絶縁部は、前記第３の角部及び第４の角部を被覆し、前記第１の絶縁部における、前記第１の主部側面に接する面と対向する面を前記積層体の第１の側面とし、前記第２の絶縁部における、前記第２の主部側面に接する面と対向する面を前記積層体の第２の側面とし、前記第１の絶縁部は、前記第１の主面と前記第１の側面とが交わる第１の外側角部、及び前記第２の主面と前記第１の側面とが交わる第２の外側角部を有し、前記第２の絶縁部は、前記第１の主面と前記第２の側面とが交わる第３の外側角部、及び前記第２の主面と前記第２の側面とが交わる第４の外側角部を有し、前記第１の角部の粗さは、前記第１の外側角部の粗さより大きく、前記第２の角部の粗さは、前記第２の外側角部の粗さより大きく、前記第３の角部の粗さは、前記第３の外側角部の粗さより大きく、前記第４の角部の粗さは、前記第４の外側角部の粗さより大きい。
　本発明によれば、小型かつ大容量でありながら、耐湿性の低下を抑制することが可能な積層セラミックコンデンサを提供することができる。
本発明の実施形態の積層セラミックコンデンサの斜視図である。 本発明の実施形態の積層体の斜視図である。 本発明の実施形態のコンデンサ主部の斜視図である。 図１のＩ－Ｉ線断面図である。 図１のＩＩ－ＩＩ線断面図である。 （ａ）は図２のＩＩＩ－ＩＩＩ線断面図であり、（ｂ）は、従来の積層セラミックコンデンサにおける、図２のＩＩＩ－ＩＩＩ線断面図に相当する図である。 本発明の他の実施形態における、図２のＩＩＩ－ＩＩＩ線断面図に相当する図である。 本発明の他の実施形態における、図７の領域Ｒを示す図である。 本発明の実施形態のコンデンサ主部の一部を示す斜視図である。 本発明の他の実施形態のコンデンサ主部の一部を示す斜視図である。
　以下、添付の図面を参照して本発明の実施形態の一例について説明する。以下の説明では、積層セラミック電子部品の例として積層セラミックコンデンサについて説明する。なお、各図面において同一又は相当の部分に対しては同一の符号を付すこととする。
＜積層セラミックコンデンサの外形＞
　図１に基づいて、積層セラミックコンデンサ１の外観の概要を説明する。図１は、本実施形態の積層セラミックコンデンサ１を示す斜視図である。積層セラミックコンデンサ１は、積層体２及び外部電極２０を備える。外部電極２０は、第１の外部電極２０ａ及び第２の外部電極２０ｂを含む。
＜方向の定義＞
　図１から図７には、Ｌ方向、Ｗ方向及びＴ方向が示されている。Ｌ方向は、積層セラミックコンデンサ１の長さ方向Ｌである。Ｗ方向は、積層セラミックコンデンサ１の幅方向Ｗである。Ｔ方向は、積層セラミックコンデンサ１の積層方向Ｔである。これにより、図４に示す断面はＬＴ断面と称され、図５に示す断面はＷＴ断面と称される。長さ方向Ｌ、幅方向Ｗ及び積層方向Ｔは、必ずしも互いに直交する関係でなくてもよい。長さ方向Ｌ、幅方向Ｗ及び積層方向Ｔは、互いに交差する関係であってもよい。
＜積層体の外形＞
　積層体２は、図１に示すように、略直方体型の形状を有する。積層体２は、２つの主面Ｍ、２つの端面Ｅ及び２つの側面Ｓを有する。主面Ｍは、積層方向Ｔに対向する面である。端面Ｅは、長さ方向Ｌに対向する面である。側面Ｓは、幅方向Ｗに対向する面である。２つの主面Ｍを、第１の主面Ｍ１及び第２の主面Ｍ２とする。２つの端面Ｅを、第１の端面Ｅ１及び第２の端面Ｅ２とする。２つの側面Ｓを、第１の側面Ｓ１及び第２の側面Ｓ２とする。
　積層体２の角部には、丸みがつけられていることが好ましい。角部とは、積層体２の少なくとも２面が交る部分である。さらに、２つの主面Ｍ、２つの端面Ｅ及び２つの側面Ｓの一部又は全部には、その表面に凹凸などが形成されていてもよい。なお、積層体２の大きさは特には限定されない。
＜コンデンサ主部＞
　積層体２の構成について、図２及び図３に基づいて説明する。図２は、本発明の実施形態の積層体２の斜視図である。図３は、本発明の実施形態のコンデンサ主部３の斜視図である。積層体２は、コンデンサ主部３及び２つの絶縁部８を含む。２つの絶縁部８の一方は第１の絶縁部８ａであり、他方は第２の絶縁部８ｂである。コンデンサ主部３は、複数の誘電体層４及び複数の内部電極層１０を有する。複数の誘電体層４及び複数の内部電極層１０は、互いに積層方向Ｔに積層されている。内部電極層１０は、第１の内部電極層１０ａ及び第２の内部電極層１０ｂを含む。内部電極層１０の詳細については後に説明する。
　ここで、コンデンサ主部３において、幅方向Ｗに対向する２つの面を主部側面ＳＳとする。詳しくは、図３に示すように、２つの主部側面ＳＳの内、一方を第１の主部側面ＳＳ１とし、他方を第２の主部側面ＳＳ２とする。積層体２は、コンデンサ主部３の２つの主部側面ＳＳの各々に、絶縁部８が配置されることによって、形成されている。具体的には、第１の主部側面ＳＳ１に第１の絶縁部８ａが配置され、第２の主部側面ＳＳ２に第２の絶縁部８ｂが配置されている。
＜絶縁部＞
　絶縁部８は、コンデンサ主部３の２つの主部側面ＳＳに配置される部材である。絶縁部８は、シート状の形状を有する。絶縁部８を構成する材料は、絶縁性を有すれば特には限定されない。絶縁部８を構成する材料は、その主成分が誘電体層４を構成する材料と同様の成分であってもよい。又は、絶縁部８を構成する材料は、樹脂成分であっても良い。
＜積層体とコンデンサ主部の面＞
　前述のように、積層体２は、コンデンサ主部３の２つの主部側面ＳＳに絶縁部８が配置されることで構成されている。そのため、積層体２の端面Ｅは、コンデンサ主部３における端面Ｅと同じである。同様に、積層体２の主面Ｍは、コンデンサ主部３における主面Ｍと同じである。これに対して、積層体２の側面Ｍは、コンデンサ主部３の主部側面ＳＳに配置された絶縁部８の表面となる。具体的には、第１の絶縁部８ａにおける第１の主部側面ＳＳ１に対向する表面が、積層体２の第１の側面Ｓ１となる。同様に、第２の絶縁部８ｂにおける第２の主部側面ＳＳ２に対向する表面が、積層体２の第２の側面Ｓ２となる。
　コンデンサ主部３の２つの主部側面ＳＳ及び２つの端面Ｅからは、内部電極層１０が露出している。具体的には、コンデンサ主部３の第１の端面Ｅ１からは第１の内部電極層１０ａが露出し、コンデンサ主部３の第２の端面Ｅ２からは第２の内部電極層１０ｂが露出している。また、コンデンサ主部３の第１の主部側面ＳＳ１及び第２の主部側面ＳＳ２からは、第１の内部電極層１０ａ及び第２の内部電極層１０ｂが露出している。この、第１の主部側面ＳＳ１及び第２の主部側面ＳＳ２から露出する第１の内部電極層１０ａ及び第２の内部電極層１０ｂは、第１の主部側面ＳＳ１に第１の絶縁部８ａが配置され、また第２の主部側面ＳＳ２に第２の絶縁部８ｂが配置されることで、外部から絶縁される。なお、第１の内部電極層１０ａ及び第２の内部電極層１０ｂは、第１の主部側面ＳＳ１及び第２の主部側面ＳＳ２から露出しないようにすることもできる。すなわち、第１の内部電極層１０ａ及び第２の内部電極層１０ｂは、第１の主部側面ＳＳ１及び第２の主部側面ＳＳ２において誘電体層４に覆われていてもよい。コンデンサ主部３の具体的な構成については、図４及び図５を参照しながら説明する。
＜積層体の内部構造（ＬＴ断面）＞
　図４に基づいて、積層体２の内部構造について説明する。図４は、図１に示す積層セラミックコンデンサのＩ－Ｉ線断面図である。図４に示す積層体２の部分の断面は、コンデンサ主部３の対応する部分のＬＴ断面である。積層体２は、図４に示すように、複数の誘電体層４及び複数の内部電極層１０を有する。複数の誘電体層４及び複数の内部電極層１０は、互いに積層方向Ｔに積層されている。
＜内層部と外層部＞
　積層体２は、積層方向Ｔにおいて、内層部ＩＬ及び２つの外層部ＯＬを有する。外層部ＯＬは、第１の外層部ＯＬ１及び第２の外層部ＯＬ２を含む。第１の外層部ＯＬ１及び第２の外層部ＯＬ２は、内層部ＩＬを挟み込むように配置されている。
　内層部ＩＬは、複数の誘電体層４の一部及び複数の内部電極層１０を含む。内層部ＩＬでは、複数の内部電極層１０が誘電体層４を介して対向して配置されている。内層部ＩＬは、静電容量を形成する部分であり、実質的にコンデンサとして機能する部分である。これより、内層部ＩＬは、有効部とも言われる。
　第１の外層部ＯＬ１は、積層体２の第１の主面Ｍ１側に配置されており、第２の外層部ＯＬ２は、積層体２の第２の主面Ｍ２側に配置されている。具体的には、第１の外層部ＯＬ１は、複数の内部電極層１０のうち第１の主面Ｍ１に最も近い内部電極層１０と第１の主面Ｍ１との間に配置されている。第２の外層部ＯＬ２は、複数の内部電極層１０のうち第２の主面Ｍ２に最も近い内部電極層１０と第２の主面Ｍ２との間に配置されている。第１の外層部ＯＬ１及び第２の外層部ＯＬ２は、内部電極層１０を含まず、複数の誘電体層４のうち、内層部ＩＬのための誘電体層４を除く残りの誘電体層４を含む。第１の外層部ＯＬ１及び第２の外層部ＯＬ２は、内層部ＩＬの保護層として機能する。
＜誘電体層＞
　誘電体層４は、外層誘電体層５及び内層誘電体層６を含む。
＜外層誘電体層＞
　外層誘電体層５は、誘電体層４のうち、第１の外層部ＯＬ１及び第２の外層部ＯＬ２を構成する誘電体層４である。外層誘電体層５は、第１の主面Ｍ１と、第１の主面Ｍ１に最も近い内部電極層１０との間、及び、第２の主面Ｍ２と、第２の主面Ｍ２に最も近い内部電極層１０との間に位置する。
＜内層誘電体層＞
　内層誘電体層６は、内部電極層１０の間に位置し、内部電極層１０とともに内層部ＩＬを構成する誘電体層４である。内層誘電体層６は、以下に説明する第１の内部電極層１０ａと、第２の内部電極層１０ｂとの間に位置する。
＜誘電体層の枚数＞
　積層体２に積層する誘電体層４の枚数は、例えば、５枚以上２０００枚以下とすることができる。この誘電体層４の枚数は、外層誘電体層５の枚数及び内層誘電体層６の枚数を含む枚数である。
＜誘電体層の材料＞
　誘電体層４の材料としては、例えば、ＢａＴｉＯ３、ＣａＴｉＯ３、ＳｒＴｉＯ３、ＣａＺｒＯ３などの主成分からなる誘電体セラミックを用いることができる。また、これらの主成分にＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分を添加したものを用いてもよい。
　誘電体層４は、ＢａＴｉＯ３を基本的な構造とするペロブスカイト型化合物を含む複数の結晶粒を有することができる。ここで、誘電体層４の厚みが薄い方が、コンデンサとしての容量は大きくなる。そのため、結晶粒径は１ｕｍ以下であることが好ましい。また、誘電体層の厚みが薄くなっていくにつれて結晶粒が小さくなっていくが、結晶粒が小さくなりすぎるとサイズ効果によって比誘電率の低下を招く。そのため、結晶粒の大きさは誘電体層の厚みによって適宜設計される。
　なお、積層体２に圧電体セラミックを用いた場合には、積層セラミック電子部品は、セラミック圧電素子として機能する。圧電セラミック材料の具体例としては、たとえば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミック材料などが挙げられる。
　積層体２に半導体セラミックを用いた場合には、積層セラミック電子部品は、サーミスタ素子として機能する。半導体セラミック材料の具体例としては、たとえば、スピネル系セラミック材料などが挙げられる。
　また、積層体に磁性体セラミックを用いた場合、積層セラミック電子部品は、インダクタ素子として機能する。また、積層セラミック電子部品がインダクタ素子として機能する場合には、内部電極層は、コイル状の導体となる。磁性体セラミック材料の具体例としては、たとえば、フェライトセラミック材料などが挙げられる。
＜誘電体層の厚み＞
　誘電体層４の厚みは、例えば、０．３ｕｍ以上１００ｕｍ以下とすることができる。また、外層誘電体層５は、複数枚でもあっても、一枚であっても良い。
＜内部電極層＞
　内部電極層１０は、第１の内部電極層１０ａ及び第２の内部電極層１０ｂを含む。第１の内部電極層１０ａは、第１の外部電極２０ａに接続された内部電極層１０である。第２の内部電極層１０ｂは、第２の外部電極２０ｂに接続された内部電極層１０である。外部電極２０については、後に説明する。第１の内部電極層１０ａは、第１の端面Ｅ１から、第２の端面Ｅ２に向かって延在する。第２の内部電極層１０ｂは、第２の端面Ｅ２から、第１の端面Ｅ１に向かって延在する。
＜対向部と引き出し部＞
　第１の内部電極層１０ａ及び第２の内部電極層１０ｂは、それぞれ、対向電極部１１及び引き出し電極部１２を有する。対向電極部１１は、内部電極層１０において、第１の内部電極層１０ａと第２の内部電極層１０ｂとが積層方向Ｔにおいて対向する部分である。引き出し電極部１２は、内部電極層１０において、対向電極部１１から、積層体２の端面Ｅ１又は端面Ｅ２まで引き出された部分である。
　第１の内部電極層１０ａの対向電極部１１を第１の対向電極部１１ａとし、第１の内部電極層１０ａの引き出し電極部１２を第１の引き出し電極部１２ａとする。第１の引き出し電極部１２ａは、第１の対向電極部１１ａから、積層体２の第１の端面Ｅ１まで引き出された部分である。同様に、第２の内部電極層１０ｂの対向電極部１１を第２の対向電極部１１ｂとし、第２の内部電極層１０ｂの引き出し電極部１２を第２の引き出し電極部１２ｂとする。第２の引き出し電極部１２ｂは、第２の対向電極部１１ｂから、積層体２の第２の端面Ｅ２まで引き出された部分である。
＜内部電極層の枚数＞
　内部電極層１０の枚数は、例えば、１０枚以上２０００枚以下とすることができる。この内部電極層１０の枚数は、第１の内部電極層１０ａの枚数及び第２の内部電極層１０ｂの枚数を含む枚数である。
＜内部電極層の厚み＞
　内部電極層１０の厚みは、例えば、０．１μｍ以上５．０μｍ以下、好ましくは、０．２ｕｍ以上２．０ｕｍ以下とすることができる。内部電極層１０の厚みが０．５μｍ以上である場合には、外部電極２０の金属層をめっきにより形成する際に、めっき膜が成長しやすくなる。金属層については、後に説明する。
＜内部電極層の材料＞
　内部電極層１０の材料は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、及びＡｕなどの金属や、ＮｉとＣｕの合金やＡｇとＰｄの合金などとすることができる。内部電極層１０の材料は、それに加えて、誘電体層４に含まれるセラミックと同一組成系の誘電体粒子を含んでいてもよい。
＜電極対向部＞
　積層体２の長さ方向Ｌの区分について説明する。積層体２は、長さ方向Ｌにおいて、電極対向部ＬＦ、及び２つのエンドギャップ部ＥＧを有する。エンドギャップ部ＥＧは、第１のエンドギャップ部ＥＧ１及び第２のエンドギャップ部ＥＧ２を有する。電極対向部ＬＦは、第１の内部電極層１０ａと第２の内部電極層１０ｂとが積層方向Ｔにおいて対向する部分である。電極対向部ＬＦでは、第１の対向電極部１１ａと第２の対向電極部１１ｂとが積層方向Ｔにおいて対向している。電極対向部ＬＦは、積層体２の長さ方向Ｌにおいて、中央部分に位置する。第１の対向電極部１１ａと第２の対向電極部１１ｂとが内層誘電体層６を介して対向することで容量が形成される。これより、電極対向部ＬＦは、有効部とも言われる。
＜エンドギャップ部＞
　エンドギャップ部は、第１の内部電極層１０ａと第２の内部電極層１０ｂとが積層方向Ｔにおいて対向しない部分である。具体的には、積層方向Ｔにおいて、第１の内部電極層１０ａは配置されているものの、第２の内部電極層１０ｂが配置されていない部分が、第１のエンドギャップ部ＥＧ１である。同様に、第２の内部電極層１０ｂは配置されているものの、第１の内部電極層１０ａが配置されていない部分が、第２のエンドギャップ部ＥＧ２である。
　第１のエンドギャップ部ＥＧ１は、第１の引き出し電極部１２ａが配置されている部分に対応し、第２のエンドギャップ部ＥＧ２は、第２の引き出し電極部１２ｂが配置されている部分に対応する。第１のエンドギャップ部ＥＧ１は、第１の内部電極層１０ａの第１の端面Ｅ１への引出電極として機能し、第２のエンドギャップ部ＥＧ２は、第２の内部電極層１０ｂの第２の端面Ｅ２への引出電極として機能する。エンドギャップ部ＥＧは、長さ方向Ｌにおける区分であるため、Ｌギャップともいわれる。
　エンドギャップ部ＥＧの長さ方向Ｌの長さは、例えば、５μｍ以上３０μｍ以下とすることができる。
　なお、内部電極層１０などの具体的な構成は、種々変更することが可能である。例えば、第１の内部電極層１０ａの第１の対向電極部１１ａの形状は、特に限定されないが矩形状であることが好ましい。もっとも、そのコーナー部が丸められていても良く、また、コーナー部が斜めに形成されていてもよい。すなわち、コーナー部は、テーパー状とされていてもよい。また、第１の対向電極部１１ａのいずれかの縁部に向かうにつれて傾斜がついているテーパー状であってもよい。
　同様に、第２の内部電極層１０ｂの第２の対向電極部１１ｂの形状は、特に限定されないが矩形状であることが好ましい。もっとも、そのコーナー部が丸められていても良く、また、コーナー部が斜めに形成されていてもよい。すなわち、コーナー部は、テーパー状とされていてもよい。また、第２の対向電極部１１ｂのいずれかの縁部に向かうにつれて傾斜がついているテーパー状であってもよい。
　同様に、第１の内部電極層１０ａの第１の引き出し電極部１２ａの形状は、特に限定されないが矩形状であることが好ましい。もっとも、そのコーナー部が丸められていても良く、また、コーナー部が斜めに形成されていてもよい。すなわち、コーナー部は、テーパー状とされていてもよい。また、第１の引き出し電極部１２ａのいずれかの縁部に向かうにつれて傾斜がついているテーパー状であってもよい。
　同様に、第２の内部電極層１０ｂの第２の引き出し電極部１２ｂの形状は、特に限定されないが矩形状であることが好ましい。もっとも、そのコーナー部が丸められていても良く、また、コーナー部が斜めに形成されていてもよい。すなわち、コーナー部は、テーパー状とされていてもよい。また、第２の引き出し電極部１２ｂのいずれかの縁部に向かうにつれて傾斜がついているテーパー状であってもよい。
　第１の内部電極層１０ａの第１の対向電極部１１ａの幅と、第１の内部電極層１０ａの第１の引き出し電極部１２ａの幅は、同じ幅で形成されていてもよく、どちらか一方が、幅が狭く形成されていてもよい。
　第２の内部電極層１０ｂの第２の対向電極部１１ｂの幅と、第２の内部電極層１０ｂの第２の引き出し電極部１２ｂの幅は、同じ幅で形成されていてもよく、どちらか一方が、幅が狭く形成されていてもよい。
　第１の内部電極層１０ａの第１の引き出し電極部１２ａは、積層体２の第１の端面Ｅ１の中央に向かうように湾曲していてもよい。
　第２の内部電極層１０ｂの第２の引き出し電極部１２ｂは、積層体２の第２の端面Ｅ２の中央に向かうように湾曲していてもよい。
　各端面Ｅに引き出された内部電極層１０の最も第１の主面Ｍ１の側の内部電極層１０と、最も第２の主面Ｍ２の側の内部電極層１０との距離は、最も第１の主面Ｍ１の側の対向電極部１１と最も第２の主面Ｍ２の側の対向電極部１１との距離よりも短くなっていてもよい。
　本実施形態の積層セラミックコンデンサ１では、内部電極層１０の対向電極部１１同士が誘電体層４を介して対向することで容量が形成され、コンデンサの特性が発現する。コンデンサの容量を高容量にするためには内部電極層１０の表面積を多くする必要がある。そのため、内部電極層１０のＬＷ面のカバレッジは９０％以上であることが好ましい。ＬＷ面のカバレッジとは、内部電極層１０をＬＷ面から見た際に、内部電極層１０の縁部の内側の面積に対する、その面積から空隙の面積を引いた残りの面積の割合で定義される。
　ＬＷ面のカバレッジが高いほうがコンデンサの容量は高くなる。なお、ＬＷ面のカバレッジが低い場合には、誘電体層４どうしが空隙を介して接合されるため層間の接合強度が高くなり、層間剥離が起きにくくなる。
　また、内部電極層１０は、厚みが一様になっていることが好ましいが、幅方向Ｗの縁部の厚みが幅方向Ｗの中央部の厚みに比べて厚くなっていても良い。
＜段差層＞
　また、Ｌギャップ、すなわちエンドギャップ部ＥＧには、段差層が配置されていてもよい。段差層とは、エンドギャップ部ＥＧと電極対向部ＬＦとの、積層方向Ｔの長さの差を小さくするために、エンドギャップ部ＥＧに追加して配置される誘電体層４である。段差層は、内部電極層１０がその段差層の一部を覆うように配置されていても良い。又は、それとは逆に、段差層が内部電極層１０の一部を覆うように配置されていても良い。段差層は、内部電極層１０と同様の厚みを有すことが好ましい。また、段差層は、誘電体層４と同様の成分を有することが好ましい。ただし、誘電体層４の成分は、これに限定されるものではない。
＜ダミー電極層＞
　Ｌギャップには、ダミー電極層が配置されていてもよい。ダミー電極層は、内層部ＩＬ及び外層部ＯＬのうちの少なくとも一方に配置することができる。ここで、外層部ＯＬは、第１の外層部ＯＬ１及び第２の外層部ＯＬ２を含む。ダミー電極層を外層部ＯＬに配置する場合、ダミー電極層は、Ｌギャップを積層方向Ｔに平行移動した場所に該当する部分上に配置されることが好ましい。すなわち、ダミー電極層は、外層部ＯＬの長さ方向ＬにおけるＬギャップに対応する位置に配置されることが好ましい。
　ダミー電極層は、第１のダミー電極層及び第２のダミー電極層を含むことができる。第１のダミー電極層は、第１の内部電極層１０ａの厚みの総和と同様の厚みであることが好ましい。つまり、第１のダミー電極層は、第１の内部電極層１０ａの厚み×第１の内部電極層１０ａの枚数と同様の厚みであることが好ましい。第１のダミー電極層は、第１の内部電極層１０ａの厚みの総和と同様の厚みを有していれば、一枚であっても複数枚であってもよい。
　第２のダミー電極層も、第１のダミー電極層と同様である。すなわち、第２のダミー電極層は、第２の内部電極層１０ｂの厚みの総和と同様の厚みであることが好ましい。つまり、第２のダミー電極層は、第２の内部電極層１０ｂの厚み×第２の内部電極層１０ｂの枚数と同様の厚みであることが好ましい。第２のダミー電極層は、第２の内部電極層１０ｂの厚みの総和と同様の厚みを有していれば、一枚であっても複数枚であってもよい。
＜外部電極＞
　外部電極２０は、第１の外部電極２０ａ及び第２の外部電極２０ｂを含む。
＜第１の外部電極＞
　第１の外部電極２０ａは、積層体２の第１の端面Ｅ１に配置された外部電極２０である。第１の外部電極２０ａは、第１の内部電極層１０ａと電気的に接続されている。
＜第２の外部電極＞
　第２の外部電極２０ｂは、積層体２の第２の端面Ｅ２に配置された外部電極２０である。第２の外部電極２０ｂは、第２の内部電極層１０ｂと電気的に接続されている。
＜各面の外部電極＞
　外部電極２０は、端面Ｅから、２つの主面Ｍの一部まで及び２つの側面Ｓの一部まで延在する。外部電極２０のうち、端面Ｅに配置された部分を端面外部電極２５とする。外部電極２０のうち、主面Ｍの一部に配置された部分を主面外部電極２６とする。外部電極２０のうち、側面Ｓの一部に配置された部分を側面外部電極２７とする。
　具体的には、第１の外部電極２０ａのうち、第１の端面Ｅ１に配置された部分を第１の端面外部電極２５ａとする。第１の外部電極２０ａのうち、第１の主面Ｍ１の一部又は第２の主面Ｍ２の一部に配置された部分を第１の主面外部電極２６ａとする。第１の外部電極２０ａのうち、第１の側面Ｓ１の一部又は第２の側面Ｓ２の一部に配置された部分を第１の側面外部電極２７ａとする。
　また、第２の外部電極２０ｂについても第１の外部電極２０ａと同様に、第２の外部電極２０ｂのうち、第２の端面Ｅ２に配置された部分を第２の端面外部電極２５ｂとする。第２の外部電極２０ｂのうち、第１の主面Ｍ１の一部又は第２の主面Ｍ２の一部に配置された部分を、第２の主面外部電極２６ｂとする。第２の外部電極２０ｂのうち、第１の側面Ｓ１の一部又は第２の側面Ｓ２の一部に配置された部分を、第２の側面外部電極２７ｂとする。
＜外部電極の層構成＞
　外部電極２０の層構成を、図４及び図５に基づいて説明する。外部電極２０は、下地電極層２１、内めっき層２３及び表めっき層２４の３層を含む。これらの層は、積層体２の端面Ｅから、下地電極層２１、内めっき層２３、表めっき層２４の順に配置されている。具体的には、第１の外部電極２０ａは、第１の下地電極層２１ａ、第１の内めっき層２３ａ及び第１の表めっき層２４ａを含む。同様に、第２の外部電極２０ｂは、第２の下地電極層２１ｂ、第２の内めっき層２３ｂ及び第２の表めっき層２４ｂを含む。
＜下地電極層＞
　第１の下地電極層２１ａは、積層体２の第１の端面Ｅ１の上に配置されており、第１の端面Ｅ１を覆う。第１の下地電極層２１ａは、第１の端面Ｅ１から、第１の主面Ｍ１の一部、第２の主面Ｍ２の一部、第１の側面Ｓ１の一部及び第２の側面Ｓ２の一部に延びていてもよい。
　同様に、第２の下地電極層２１ｂは、積層体２の第２の端面Ｅ２の上に配置されており、第２の端面Ｅ２を覆う。第２の下地電極層２１ｂは、第２の端面Ｅ２から、第１の主面Ｍ１の一部、第２の主面Ｍ２の一部、第１の側面Ｓ１の一部及び第２の側面Ｓ２の一部に延びていてもよい。
　第１の下地電極層２１ａ及び第２の下地電極層２１ｂは、焼き付け層、導電性樹脂層、薄膜層及び直接めっき層などから選ばれる少なくとも１つを含む。
＜焼き付け層＞
　焼き付け層は、ガラス成分及び金属を含む。ガラス成分としては、Ｂ、Ｓｉ、Ｂａ、Ｍｇ、Ａｌ、Ｌｉなどから選ばれる少なくとも１つを含む。金属としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕなどから選ばれる少なくとも１つを含む。焼き付け層は、複数層であってもよい。また、焼き付け層は、ガラス成分及び金属を含む導電性ペーストを積層体２に塗布し、その後焼き付けたものである。この焼き付け、すなわち焼成は、内部電極層１０の焼成と同時でもよく、又は、内部電極層１０を焼成した後に、別途焼成してもよい。
　第１の端面Ｅ１に位置する第１の下地電極層２１ａ及び第２の端面Ｅ２に位置する第２の下地電極層２１ｂの積層方向Ｔの中央部における第１の焼き付け層及び第２の焼き付け層の厚みは、例えば、０．１μｍ以上２００μｍ以下であることが好ましい。
　第１の主面Ｍ１及び第２の主面Ｍ２、並びに第１の側面Ｓ１及び第２の側面Ｓ２の上に焼き付け層を設ける場合には、各面上における下地電極層２１の長さ方向の中央部における焼き付け層の厚みは、例えば、０．１μｍ以上２００μｍ以下であることが好ましい。
＜導電性樹脂層＞
　次に、第１の下地電極層２１ａ及び第２の下地電極層２１ｂが、導電性樹脂層を含む場合について説明する。
　導電性樹脂層は、熱硬化性樹脂及び金属を含む。導電性樹脂層は、熱硬化性樹脂を含む。そのため、例えばめっき膜や導電性ペーストの焼成物からなる導電層よりも柔軟性に富んでいる。そのため、積層セラミックコンデンサ１などのセラミック電子部品に物理的な衝撃や熱サイクルに起因する衝撃が加わった場合であっても、導電性樹脂層が緩衝層として機能し、コンデンサへのクラックを防止することができる。
　導電性樹脂層に含まれる金属としては、Ａｇ、Ｃｕ、又はそれらの合金を使用することができる。また、金属として金属粉の表面にＡｇコーティングされたものを使用することができる。金属として金属粉の表面にＡｇコーティングされたものを使用する場合には、金属粉としてＣｕやＮｉを使用することが好ましい。また、金属としてＣｕに酸化防止処理を施したものを使用することもできる。導電性金属にＡｇの導電性金属粉を使用する理由は、Ａｇは金属の中でもっとも比抵抗が低いため電極材料に適しており、また、Ａｇは貴金属であるため酸化せず対抗性が高いためである。なお、Ａｇコーティングされた金属を使用する理由は、上記のＡｇの特性は生かしつつＡｇの使用量を減らし、母材の金属を安価なものにすることが可能になるためである。
　金属は、導電性樹脂全体の体積に対して、３５ｖｏｌ％以上７５ｖｏｌ％以下で含まれていることが好ましい。導電性樹脂層に含まれる金属の形状は、特に限定されない。金属の形状、言い換えると導電性フィラーの形状は、球状又は扁平状などであってもよい。導電性樹脂層に含まれる金属の平均粒径は、特に限定されない。金属、例えば導電性フィラーの平均粒径は、例えば、０．３μｍ以上１０μｍ以下程度とすることができる。
　ここで、導電性樹脂層に含まれる金属は、主に導電性樹脂層の通電性を担う。具体的には、導電性フィラーどうしが接触することにより、導電性樹脂層内部に通電経路が形成される。導電性樹脂層に含まれる金属は、球形状、扁平状などのものを用いることができるが、球形状金属粉と扁平状金属粉とを混合して用いるのが好ましい。
　導電性樹脂層に用いられる樹脂としては、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの公知の種々の熱硬化性樹脂を使用することができる。その中でも、耐熱性、耐湿性、密着性などに優れたエポキシ樹脂は最も適切な樹脂の一つである。また、導電性樹脂層に含まれる樹脂は、導電性樹脂全体の体積に対して、２５ｖｏｌ％以上６５ｖｏｌ％以下で含まれていることが好ましい。さらに、導電性樹脂層は、熱硬化性樹脂とともに、硬化剤を含むことが好ましい。硬化剤としては、ベース樹脂としてエポキシ樹脂を用いる場合には、フェノール系、アミン系、酸無水物系、イミダゾール系など公知の種々の化合物を、エポキシ樹脂の硬化剤として用いることができる。
　導電性樹脂層は、焼き付け層上に焼き付け層を覆うように配置されてもよく、又は積層体２の上に直接配置されてもよい。また、導電性樹脂層は、複数層であってもよい。
　第１の端面Ｅ１に位置する第１の下地電極層２１ａ及び第２の端面Ｅ２に位置する第２の下地電極層２１ｂの積層方向Ｔの中央部における第１の導電性樹脂層及び第２の導電性樹脂層の厚みは、例えば、１０μｍ以上２００μｍ以下程度であることが好ましい。
　第１の主面Ｍ１及び第２の主面Ｍ２、並びに第１の側面Ｓ１及び第２の側面Ｓ２の上に導電性樹脂層を設ける場合には、各面上における下地電極層２１の長さ方向の中央部における導電性樹脂層の厚みは、例えば、５μｍ以上５０μｍ以下であることが好ましい。
＜薄膜層＞
　次に、第１の下地電極層２１ａ及び第２の下地電極層２１ｂが、薄膜層を含む場合には、薄膜層は、スパッタ法又は蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の層とすることができる。
＜直接めっき層＞
　外部電極２０は、直接めっき層を含むことができる。直接めっき層は積層体２の表面に直接形成されるめっき層である。すなわち、積層セラミックコンデンサ１は、第１の内部電極層１０ａ又は第２の内部電極層１０ｂに電気的に接続される直接めっき層を含む構造であってもよい。直接めっき層を形成する場合、前処理として積層体２の表面に触媒を配設した後で、直接めっき層が形成されるようにしてもよい。
　直接めっき層は、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、Ｂｉ又はＺｎなどから選ばれる少なくとも１種の金属又は当該金属を含む合金を含むことが好ましい。例えば、第１の内部電極層１０ａ及び第２の内部電極層１０ｂがＮｉを用いて形成されている場合、直接めっき層は、Ｎｉと接合性のよいＣｕを用いて形成されることが好ましい。直接めっき層の１層あたりの厚みは、１．０μｍ以上１５μｍ以下であることが好ましい。また、めっき層は、ガラスを含まないことが好ましい。めっき層の単位体積あたりの金属割合は、９９体積％以上であることが好ましい。
　下地電極層２１の上のめっき層は、一層でも複数層でもよい。めっき層を二層にする場合には、下層から、Ｎｉめっき層及びＳｎめっき層の順とすることが好ましい。また、めっき層を三層にする場合には、下層から、Ｓｎめっき層、Ｎｉめっき層及びＳｎめっき層とすることが好ましい。これらの中で、好ましくは、Ｎｉめっき及びＳｎめっきの２層構造である。以下は、めっき層が、内めっき層２３及び表めっき層２４の２層である場合を説明する。
＜内めっき層＞
　内めっき層２３は、下地電極層２１の上に配置されており、下地電極層２１の少なくとも一部を覆う。
＜表めっき層＞
　表めっき層２４は、内めっき層２３の上に配置されており、内めっき層２３の少なくとも一部を覆う。
　内めっき層２３及び表めっき層２４を含め、めっき層は、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｕ及びＳｎ等の金属、並びにＡｇ－Ｐｄ合金等の合金の中から選ばれる少なくとも１つを含むことが好ましい。中でも、内めっき層２３は、好ましくはＮｉめっき層であり、表めっき層２４は、好ましくはＳｎめっき層である。Ｎｉめっき層は、下地電極層がセラミック電子部品を実装する際のはんだによって侵食されることを防止することができる。Ｓｎめっき層は、セラミック電子部品を実装する際のはんだの濡れ性を向上させ、実装を容易にすることができる。表めっき層２４をＳｎめっき層とすることで、外部電極２０に対するはんだの濡れ性を向上させることができる。めっき層一層あたりの厚みは、１．０μｍ以上１５μｍ以下であることが好ましい。
＜積層体の内部構造（ＷＴ断面）＞
　図５に基づいて、積層体２の内部構造、特には、第２の端面Ｅ２から内部構造を説明する。図５は、図１に示す積層セラミックコンデンサのＩＩ－ＩＩ線断面図である。積層体２は、幅方向Ｗにおいて、内部電極層１０が対向する電極対向部ＷＦ、及びサイドギャップ部ＳＧを有する。サイドギャップ部ＳＧは、第１のサイドギャップ部ＳＧ１及び第２のサイドギャップ部ＳＧ２を含む。第１のサイドギャップ部ＳＧ１及び第２のサイドギャップ部ＳＧ２は、電極対向部ＷＦを挟み込むように配置されている。第１のサイドギャップ部ＳＧ１は、電極対向部ＷＦと第１の側面Ｓ１との間に位置し、第２のサイドギャップ部ＳＧ２は、電極対向部ＷＦと第２の側面Ｓ２との間に位置する。
　具体的には、第１のサイドギャップ部ＳＧ１は、内部電極層１０の第１の側面Ｓ１側の端と第１の側面Ｓ１との間に位置し、第２のサイドギャップ部ＳＧ２は、内部電極層１０の第２の側面Ｓ２側の端と第２の側面Ｓ２との間に位置する。第１のサイドギャップ部ＳＧ１及び第２のサイドギャップ部ＳＧ２は、内部電極層１０を含まず、誘電体層４のみを含む。第１のサイドギャップ部ＳＧ１及び第２のサイドギャップ部ＳＧ２は、内部電極層１０の保護層として機能する。サイドギャップ部ＳＧは、幅方向Ｗおける区分であるため、Ｗギャップともいわれる。
　サイドギャップ部ＳＧの幅方向Ｗの長さは、例えば、５μｍ以上５０μｍ以下とすることができる。
＜積層セラミックコンデンサの大きさ＞
　積層セラミックコンデンサ１の大きさ特には限定されない。積層セラミックコンデンサ１の大きさは、例えば下記のようにすることができる。すなわち、積層体２及び外部電極２０を含む積層セラミックコンデンサ１の長さ方向Ｌの寸法をＬ寸法とする。Ｌ寸法は、０．２ｍｍ以上６．５ｍｍ以下であることが好ましい。また、積層体２及び外部電極２０を含む積層セラミックコンデンサ１の積層方向Ｔの寸法をＴ寸法とする。Ｔ寸法は、０．１ｍｍ以上６．５ｍｍ以下であることが好ましい。さらに、積層体２及び外部電極２０を含む積層セラミックコンデンサ１の幅方向Ｗの寸法をＷ寸法とする。Ｗ寸法は、０．１ｍｍ以上５．５ｍｍ以下であることが好ましい。なお、積層体２及び外部電極２０の各部の長さは、マイクロメータ又は光学顕微鏡で測定することができる。
　また、本実施形態では、積層セラミックコンデンサ１は、２端子のコンデンサとした。
＜角部＞
　本実施形態の積層セラミックコンデンサ１は、コンデンサ主部３の角部に特徴がある。図６及び図７に基づいて説明する。図６（ａ）は図２のＩＩＩ－ＩＩＩ線断面図であり、（ｂ）は、従来の積層セラミックコンデンサにおける、図２のＩＩＩ－ＩＩＩ線断面図に相当する図である。図７は、本発明の他の実施形態における、図２のＩＩＩ－ＩＩＩ線断面図に相当する図である。
　本実施形態の積層セラミックコンデンサ１では、コンデンサ主部３において、主面Ｍと主部側面ＳＳとが交わる部分である角部Ｃは湾曲している。そして、絶縁部８は、角部Ｃを被覆している。
＜角部の定義＞
　コンデンサ主部３において、第１の主面Ｍ１と第１の主部側面ＳＳ１とが交わる角部を角部Ｃ１とし、第２の主面Ｍ２と第１の主部側面ＳＳ１とが交わる角部を角部Ｃ２とする。同様に、コンデンサ主部３において、第１の主面Ｍ１と第２の主部側面ＳＳ２とが交わる角部を角部Ｃ３とし、第２の主面Ｍ２と第２の主部側面ＳＳ２とが交わる角部を角部Ｃ４とする。
＜角部の湾曲＞
　本実施形態の積層セラミックコンデンサ１では、角部Ｃは湾曲している。図６（ｂ）に示すように、従来の積層セラミックコンデンサ１では、角部Ｃは、コンデンサ主部３の長さ方向Ｌから見たとき、言い換えると、ＷＴ断面において、略直角に折れ曲がっている。これに対して、本実施形態の積層セラミックコンデンサ１では、図６（ａ）に示すように、角部Ｃは湾曲している。具体的には、角部Ｃ１は、第１の主面Ｍ１と第１の主部側面ＳＳ１とに跨って湾曲している。他の角部Ｃも同様である。角部Ｃ２は、第２の主面Ｍ２と第１の主部側面ＳＳ１とに跨って湾曲している。角部Ｃ３は、第１の主面Ｍ１と第２の主部側面ＳＳ２とに跨って湾曲している。角部Ｃ４は、第２の主面Ｍ２と第２の主部側面ＳＳ２とに跨って湾曲している。
＜絶縁部による被覆＞
　絶縁部８は、この湾曲した角部Ｃを被覆している。すなわち、図６（ａ）に示すように、絶縁部８は、コンデンサ主部３の長さ方向Ｌから見たとき、言い換えると、ＷＴ断面において、角部Ｃを被覆している。
　第２の角部Ｃ２を例にして説明する。第２の角部Ｃ２の外縁は、第２の主面Ｍ２と第１の主部側面ＳＳ１とが交わる点である点Ｐ３を通過していない。点Ｐ３近傍に外層誘電体層５が存在しないことで、第２の角部Ｃ２が湾曲させられているためである。
　第１の主部側面ＳＳ１における点Ｐ３よりも第１の主面Ｍ１の側の点を点Ｐ２とする。また、第２の主面Ｍ２における点Ｐ３よりも第２の主部側面ＳＳ２の側の点を点Ｐ４とする。第２の角部Ｃ２は、点Ｐ２と点Ｐ４とを曲線で結ぶような形態で湾曲している。
　そして、第１の絶縁部８ａは、点Ｐ２、点Ｐ３及び点Ｐ４で囲まれる部分にも配置されている。これにより、第２の角部Ｃ２は、点Ｐ２から点Ｐ４まで第１の絶縁部８ａにより覆われている。
　第１の角部Ｃ１以外の角部、すなわち第２の角部Ｃ２、第３の角部Ｃ３及び第４の角部Ｃ４についても同様である。以上のように、第１の絶縁部８ａは第１の角部Ｃ１及び第２の角部Ｃ２を被覆し、第２の絶縁部８ｂは第３の角部Ｃ３及び第４の角部Ｃ４を被覆している。
＜連続被覆＞
　絶縁部８は、コンデンサ主部３をその長さ方向Ｌから見たとき、角部Ｃを連続して被覆している。特には、絶縁部８は、角部Ｃをその主部側面ＳＳの上の端点を起点として、その起点から連続して角部Ｃを被覆している。第２の角部Ｃ２を例にして説明する。図６（ａ）に示すように、第２の角部Ｃ２において、第１の絶縁部８ａは、点Ｐ２から点Ｐ４まで、コンデンサ主部３と離れることなく、連続して第２の角部Ｃ２を被覆している。
　ここで、点Ｐ２は、第２の角部Ｃ２における、第１の主部側面ＳＳ１の上の端点である。したがって、第１の絶縁部８ａは、積層体２をその長さ方向Ｌから見たとき、第２の角部Ｃ２を第１の主部側面ＳＳ１から連続して被覆していると言える。第２の角部Ｃ２以外の角部Ｃについても同様である。
　以上のように、コンデンサ主部３をその長さ方向Ｌから見たとき、第１の絶縁部８ａは、第１の角部Ｃ１及び第２の角部Ｃ２を連続して被覆し、同様に、第２の絶縁部８ｂ、第３の角部Ｃ３及び第４の角部Ｃ４を連続して被覆している。
＜被覆率＞
　また、絶縁部８は、コンデンサ主部３をその長さ方向Ｌから見たとき、角部Ｃの主部側面ＳＳの上の端点から、角部Ｃの形状に沿って、角部Ｃの５０％以上を被覆している。第２の角部Ｃ２を例にして説明する。図６（ａ）に示すように、第２の角部Ｃ２において、第１の絶縁部８ａは、点Ｐ２から点Ｐ４まで、コンデンサ主部３と離れることなく、連続して第２の角部Ｃ２を被覆している。点Ｐ２は、第２の角部Ｃ２における、第１の主部側面ＳＳ１の上の端点である。したがって、第１の絶縁部８ａは、積層体２をその長さ方向Ｌから見たとき、第２の角部Ｃ２を第１の主部側面ＳＳ１の上の端点である点Ｐ２から、第２の角部Ｃ２の形状に沿って、第２の角部Ｃ２の５０％以上を被覆している。第２の角部Ｃ２以外の角部Ｃについても同様である。
　以上のように、コンデンサ主部３の長さ方向Ｌから見たとき、第１の絶縁部８ａは、第１の角部Ｃ１及び第２の角部Ｃ２の第１の主部側面ＳＳ１の上の端点から、第１の角部Ｃ１及び第２の角部Ｃ２の形状に沿って、第１の角部Ｃ１及び第２の角部Ｃ２の５０％以上を被覆し、同様に、第２の絶縁部８ｂは、第３の角部Ｃ３及び第４の角部Ｃ４の第２の主部側面ＳＳ２の上の端点から、第３の角部Ｃ３及び第４の角部Ｃ４の形状に沿って、第３の角部Ｃ３及び第４の角部Ｃ４の５０％以上を被覆している。
＜表面の粗さ＞
　次に、角部Ｃの粗さについて説明する。本実施形態の積層セラミックコンデンサ１では、角部Ｃの粗さは、角部Ｃの上に位置する絶縁部８の粗さよりも大きい。言い換えると、角部Ｃの粗さは、その角部Ｃに対応する積層体２の角部の粗さよりも大きい。以下、説明する。
＜外側角部＞
　第１の絶縁部８ａにおいて、第１の主面Ｍ１と第１の側面Ｓ１とが交わる角部を第１の外側角部Ｋ１とする。また、第１の絶縁部８ａにおいて、第２の主面Ｍ２と第１の側面Ｓ１とが交わる角部を第２の外側角部Ｋ２とする。同様に、第２の絶縁部８ｂにおいて、第１の主面Ｍ１と第２の側面Ｓ２とが交わる角部を第３の外側角部Ｋ３とする。また、第２の絶縁部８ｂにおいて、第２の主面Ｍ２と第２の側面Ｓ２とが交わる角部を第３の外側角部Ｋ４とする。なお、前述のように、第１の側面Ｓ１とは、第１の絶縁部８ａにおける、第１の主部側面ＳＳ１に接する面と対向する面である。また、第２の側面Ｓ２とは、第２の絶縁部８ｂにおける、第２の主部側面ＳＳ２に接する面と対向する面である。
　本実施形態の積層セラミックコンデンサ１では、第１の角部Ｃ１の粗さは、第１の外側角部Ｋ１の粗さより大きい。同様に、第２の角部Ｃ２の粗さは、第２の外側角部Ｋ２の粗さより大きく、第３の角部Ｃ３の粗さは、第３の外側角部Ｋ３の粗さより大きく、また、第４の角部Ｃ４の粗さは、第４の外側角部Ｋ４の粗さより大きい。
　角部Ｃの粗さをこのように大きくすることで、角部Ｃの表面形状によるアンカー効果によってコンデンサ主部３と絶縁部８との固着力を増すことができる。これにより、剥がれの発生を防止したり抑制したりすることができる。
　角部Ｃの粗さは、０．０５ｕｍ以上１．００ｕｍ未満であることが好ましい。粗さが０．０５ｕｍ未満となると、アンカー効果が十分ではなくなりやすい。また、粗さが１．００ｕｍ以上になると、表面の凹凸が大きくなりすぎるため、コンデンサ主部３と絶縁部８とが十分に固着できず、エア噛みやはがれが起きてしまう可能性がある。
＜表面の粗さの測定方法＞
　表面の粗さの測定は、以下のようにして行うことができる。すなわち、積層体２の１／２ＷＴ面断面をＳＥＭで観察する。そして、積層体２と絶縁部８とで二値化し、コンデンサ主部３の角部Ｃ、及び、積層体２の外側角部Ｋの粗さを測定する。なお、積層体２の外側角部Ｋと、絶縁部８の外側角部Ｋとは同じ意味であり、同じ位置を示す。より具体的には、コンデンサ主部３の角部Ｃ、及び、積層体２の外側角部Ｋの輪郭線をもとにキーエンス製のデジタルマイクロスコープを用いて、画像解析ソフトで粗さを計測した。この画像解析ソフトで計測される粗さは、ＩＳＯ－２５１７８規格に準拠した表面粗さＳａである。
＜角部の他の形状＞
　角部Ｃの他の形状について説明する。図７は、本発明の他の実施形態における、図２のＩＩＩ－ＩＩＩ線断面図に相当する図である。図７に示す他の実施形態においては、角部Ｃに、幅方向Ｗに向けて突出した凸部Ｖが設けられている。具体的には、図７に示すように、第１の外層部ＯＬ１において、角部Ｃ１には、第１の絶縁部８ａの方向に突出する第１の凸部Ｖ１が配置されており、また、角部Ｃ３には、第２の絶縁部８ｂの方向に突出する第３の凸部Ｖ３が配置されている。　同様に、第２の外層部ＯＬ２において、角部Ｃ２には、第１の絶縁部８ａの方向に突出する第２の凸部Ｖ２が配置されており、また、角部Ｃ４には、第２の絶縁部８ｂの方向に突出する第４の凸部Ｖ４が配置されている。
　第２の角部Ｃ２を例にして説明する。図７に、第２の角部Ｃ２に配置されている第２の凸部Ｖ２において、第２の凸部Ｖ２の第１の絶縁部８ａの方向の頂点を点Ｐ５で示している。第２の凸部Ｖ２の頂点である点Ｐ５は、図７に示すように、コンデンサ主部３の第１の主部側面ＳＳ１から、積層体２の第１の側面Ｓ１の方向に突出している。第２の凸部Ｖ２の頂点である点Ｐ５が、コンデンサ主部３の第１の主部側面ＳＳ１から積層体２の第１の側面Ｓ１の方向に突出する長さＤ５は、例えば０．５μｍ以上１０．０μｍ以下とすることができる。
　次に、凸部Ｖの積層方向Ｔにおける位置について説明する。図７に、第２の外層部ＯＬ２の積層方向Ｔにおける厚みをＤ１で示す。図７に示す線Ｌ１は、第２の外層部ＯＬ２における、第２の主面Ｍ２から第２の外層部ＯＬ２の積層方向Ｔの厚みの１０％の位置を示す。すなわち、Ｄ１：Ｄ２＝１００：１０である。また、図７に示す線Ｌ２は、第２の外層部ＯＬ２における、第２の主面Ｍ２から第２の外層部ＯＬ２の積層方向Ｔの厚みの６０％の位置を示す。すなわち、Ｄ１：Ｄ３＝１００：６０である。
　第２の凸部Ｖ２の頂点である点Ｐ５は、図７に示すように、第２の外層部ＯＬ２における積層方向Ｔにおいて、線Ｌ１から線Ｌ２までの範囲に位置している。すなわち、第２の凸部Ｖ２の頂点である点Ｐ５は、第２の主面Ｍ２から第２の外層部ＯＬ２の積層方向Ｔの厚みの１０％以上６０％以下の長さの位置に配置されている。この第２の凸部Ｖ２の配置は、第２の凸部Ｖ２以外の凸部Ｖについても同様である。以上のように、凸部Ｖは、外層部ＯＬの積層体２の積層方向Ｔの厚みの、第１の主面Ｍ１又は第２の主面Ｍ２から１０％以上６０％以下の長さの位置に配置されている。なお、凸部Ｖの位置は、凸部Ｖの幅方向Ｗにおける頂点の位置とする。
＜凸部の他の形状＞
　なお、凸部Ｖの形状には種々の変形が可能である。図８に基づいてその一例を示す。図８は、他の形態の凸部Ｖの示す図である。図８、図７の領域Ｒに対応する図である。図７に示した凸部Ｖ４では、外層誘電体層５の積層方向Ｔの全域にわたるように凸部Ｖ４が形成されていた。言い換えると、外層誘電体層５の縁面に、第２の主部側面ＳＳ２と平行な直線部分は含まれていなかった。これに対して、図８に示す凸部Ｖ４は、積層方向Ｔにおいて、凸部Ｖ４と内層部ＩＬとの間に、平坦部Ｖ４Ｆが設けられている。この平坦部Ｖ４Ｆは、外層誘電体層５の縁面において、第２の主部側面ＳＳ２と平行な直線部分である。
　図８に示す凸部Ｖ４では、第２の主部側面ＳＳ２において、第２の外層部ＯＬ２と内層部ＩＬとの境界での、コンデンサ主部３と第２の絶縁部８ｂとの密着性を向上させやすくなる。これにより、第２の外層部ＯＬ２と内層部ＩＬとの間で層間剥離が生じることや、第２の外層部ＯＬ２と内層部ＩＬとの間に水分などが侵入することを、より抑制することができる。
＜凸部の長さ方向の形状＞
　次に、図９及び図１０に基づいて、凸部Ｖの長さ方向Ｌの形状について説明する。図９は、コンデンサ主部３の一部を示す斜視図である。図１０は、他の形態のコンデンサ主部３の一部を示す斜視図である。より詳しくは、図９及び図１０は、図７の領域Ｒに含まれるコンデンサ主部３について、コンデンサ主部３の長さ方向Ｌの長さの一部分までを示す、コンデンサ主部３の一部斜視図である。図９に示す凸部Ｖと、図１０に示す凸部Ｖとは、凸部Ｖの高さであるＤ５の値が長さ方向Ｌで異なっている。
　図９に示す凸部Ｖは、その高さＤ５が長さ方向Ｌにおいて一定である。すなわち、凸部Ｖが長さ方向Ｌに連続して形成されている。
　ただし、凸部Ｖは、図９に示すように長さ方向Ｌに連続して形成されている必要はない。凸部Ｖの高さＤ５が長さ方向Ｌにおいて変化することで、複数の山が存在しているという形態にすることも可能である。すなわち、凸部Ｖを長さ方向Ｌに不均一、又は不連続な形態とすることもできる。また、不連続な形態において、その山の部分は、一定の間隔で配置されてもよいし、又は、不規則な間隔で配置されてもよい。
　図１０に、複数の山が存在している形態の一例を示す。図１０の点Ｐ５は、長さ方向Ｌにおいて、Ｄ５が最大となる点を示す。すなわち、点Ｐ５は、山の頂の位置を示す。これに対して、図１０の点Ｂ１は、長さ方向Ｌにおいて、Ｄ５が最小となる点を示す。すなわち、点Ｂ１は、山と山との谷の位置を示す。図１０に示すように、長さ方向Ｌにおいて、点Ｐ５と点Ｂ１とが複数回繰り返すように凸部Ｖを形成することができる。これにより、長さ方向Ｌに複数の山が存在しているような形態の凸部Ｖを実現することができる。
　また、凸部Ｖは、第１の内部電極層１０ａ及び第２の内部電極層１０ｂの何れとも接していない。第２の凸部Ｖ２を例にして説明する。図７に、第１の主部側面ＳＳ１の上における、第１の外層部ＯＬ１と内層部ＩＬとの境界を、点Ｐ１で示す。図７に示すように、第２の凸部Ｖ２は、点Ｐ１をこえて内層部ＩＬの範囲内には存在していない。そのため、第２の凸部Ｖ２は、第１の内部電極層１０ａ及び第２の内部電極層１０ｂの何れとも接していない。これは、第２の凸部Ｖ２以外の凸部Ｖについても同様である。以上のように、凸部Ｖは、第１の内部電極層１０ａ及び第２の内部電極層１０ｂの何れとも接していない。言い換えると、凸部Ｖは、内部電極層１０と接合されていない。
　なお、凸部Ｖは、角部Ｃの上の粗さによる突起とは別の突起とすることができる。すなわち、角部Ｃの凹凸とは不連続な凸とすることができる。又は、凸部Ｖは、角部Ｃの凹凸と連続した凸とすることもできる。すなわち、凸部Ｖは、角部Ｃから延長されたような突起とすることができる。また、凸部Ｖの突起の幅は、角部Ｃの粗さにかかる凸の幅よりも広いことが好ましい。ここで、突起及び凸の幅は、ＷＴ断面での幅を意味する。
　また、凸部Ｖを形成する材料は、その主成分を誘電体層４と同様の成分とすることが好ましい。
　前述のような凸部Ｖを配置することで、積層体２と絶縁部８との界面から水分が侵入した際に、凸部Ｖにより有効部への水分の侵入を防ぐことができる。
＜絶縁部＞
　以下、絶縁部について、説明する。絶縁部８の厚みは、１０ｕｍ以上５０ｕｍ以下であることが好ましい。絶縁部８の厚みが１０ｕｍ以下になると、コンデンサ主部３の主部側面ＳＳに露出された界面を十分に覆うことができなくなる。そのため、耐湿信頼性が低下する場合がある。一方、絶縁部８の厚みが５０ｕｍ以上になると、積層体２の寸法が大きくなりすぎてしまう。そのため、積層セラミックコンデンサ１の実装の自由度が低下する。
　また、絶縁部８は、一層であっても良いし、二層であっても良い。絶縁部８を二層とする場合、二層の厚み合計を１０ｕｍ以上５０ｕｍ以下としても良く、又は、各々の層の厚みを１０ｕｍ以上５０ｕｍ以下としても良い。絶縁部８を二層とすることで、耐湿性をより向上させることができる。
　なお、前述の説明では、第１から第４の角部Ｃを一律のものとして説明した。ただし、第１から第４の角部Ｃを一律とはせず、例えば、角部Ｃごとに、前述の形状などを異ならせることもできる。
＜積層セラミック電子部品の製造方法＞
　次に、積層セラミックコンデンサ１を例にして、積層セラミック電子部品の製造方法を説明する。以下の説明では、本実施形態の積層セラミックコンデンサ１の製造方法において、特徴的な部分を中心に説明する。
＜積層ブロックの作製＞
　誘電体シート及び内部電極層用の導電性ペーストを準備する。誘電体シート及び内部電極層用の導電性ペーストには、バインダ及び溶剤が含まれる。このバインダ及び溶剤には、公知の有機バインダ及び有機溶剤を用いることができる。誘電体シート上に、例えば、スクリーン印刷やグラビア印刷などにより所定のパターンで内部電極層用の導電性ペーストを印刷し、内部電極層のパターンを形成する。内部電極層のパターンが印刷されていない外層用の誘電体シートを所定枚数積層し、その上に内部電極層のパターンが印刷された誘電体シートを順次積層し、その上にもう一方の外層用の誘電体シートを所定枚数積層し、積層シートを作製する。積層シートを静水圧プレスなどの手段により積層方向にプレスし積層ブロックを作製する。
＜積層チップの作製＞
　積層ブロックを所定のサイズにカットし、積層チップを切り出す。積層チップは、焼成することで、コンデンサ主部３となる。以下、焼成前のコンデンサ主部３を、コンデンサ主部前駆体ということがある。積層チップを切り出した後、バレル研磨などにより積層チップの角部に丸みをつける。その際、バレル研磨の時間若しくは回転速度、又はその両方を変更することで、角部の周辺に凸部を形成する。
＜角部の加工＞
　積層チップの角部に丸みをつける際、角部が所望の粗さを持つように、サンドペーパーで削ること、又はサンドブラスト法などによって、角部の表面をあらすことができる。サンドペーパーを用いる場合には、粗さの粗いサンドペーパーを用いることで、角部の表面をより粗くすることができる。また、サンドペーパーの押し付け量を変えることで所望の粗さにすることができる。サンドブラスト法を用いる場合には、吹付の強さ若しくは時間、又はその両方を制御することで所望の粗さにすることができる。なお、角部が所望の粗さを有するように角部をあらす方法は、前述の方法に限定されず、種々の方法を用いることができる。
　また、積層チップの角部に丸みをつける際、例えば、サンドペーパーの押し付け量を変えることで、所望の形状の凸部Ｖを形成することができる。なお、凸部Ｖの形成方法はこれには限定されない。例えば、削られた材料を堆積させることで、凸部Ｖを形成することもできる。
＜絶縁部の形成＞
　角部を加工した後、所定の角部の形状を持ったコンデンサ主部３の前駆体の２つの主部側面ＳＳにそれぞれ絶縁部８を形成する。絶縁部８は、絶縁シートを主部側面ＳＳに打ち抜く方法をとっても良いし、Ｄｉｐ法によって主部側面ＳＳに絶縁部８を形成してもよい。
　絶縁部８を、絶縁シートを用いた打ち抜き方法で形成する場合、打ち抜く際に使用する弾性体に所望の硬度を持たせ、押し込み量を調整することで、絶縁部８を、主部側面ＳＳから角部の任意の位置まで被覆するように形成することができる。
　絶縁部８を、Ｄｉｐ法で形成する場合、Ｄｉｐする際の押し付け量若しくは絶縁ペーストの量、又はその両方を変更することで、絶縁部を所望の形状に形成することができる。
＜焼成＞
　次に、積層チップを焼成し積層体２を作製する。焼成温度は、誘電体層４や内部電極層１０の材料にもよるが、９００℃以上１４００℃以下であることが好ましい。なお、積層チップを焼成してから絶縁部８を形成しても良いし、又は、焼成前に絶縁部８を形成し、絶縁部８が設けられた積層チップを焼成しても良い。
　前述の焼成の前に、又は前述の焼成の後に、積層体２の外側角部Ｋ、言い換えると、絶縁部８の外側角部Ｋに丸みをつけることが好ましい。また、その際、外側角部Ｋを所定の粗さにあらすこともできる。この丸みをつける方法や、表面をあらす方法は、前述の積層チップの角部に対する加工と同様の方法を用いることができる。
＜外部電極＞
　次に、外部電極２０の形成について説明する。
＜下地電極層が焼き付け層の場合＞
　まず、積層体２の両方の端面Ｅに下地電極層２１となる導電性ペーストを塗布し、下地電極層２１を形成する。焼き付け層を形成する場合には、ガラス成分と金属とを含む導電性ペーストを例えばディッピングなどの方法により、塗布し、その後、焼き付け処理を行うことで、下地電極層２１を形成する。その際の焼き付け処理の温度は、７００℃以上９００℃以下であることが好ましい。その後、必要に応じて、焼き付け層の表面にめっきを施す。
＜導電性樹脂層を設ける場合＞
　下地電極層２１を導電性樹脂層で形成する場合には、以下の方法で導電性樹脂層を形成することができる。なお、導電性樹脂層は、焼き付け層の表面に形成されてもよく、焼き付け層を形成せずに導電性樹脂層を単体で積層体２の上に直接形成してもよい。導電性樹脂層の形成方法としては、熱硬化性樹脂及び金属成分を含む導電性樹脂ペーストを焼き付け層上もしくは積層体２の上に塗布し、２５０℃以上５５０℃以下の温度で熱処理を行い、樹脂を熱硬化させ、導電性樹脂層を形成する。この時の熱処理時の雰囲気は、Ｎ２雰囲気であることが好ましい。また、樹脂の飛散を防ぎ、かつ、各種金属成分の酸化を防ぐため、酸素濃度は１００ｐｐｍ以下に抑えることが好ましい。
＜薄膜層を設ける場合＞
　下地電極層２１を薄膜層で形成する場合は、スパッタ法又は蒸着法等の薄膜形成法により下地電極層２１を形成することができる。薄膜層で形成された下地電極層２１は金属粒子が堆積された１μｍ以下の層とする。
＜直接めっき層を設ける場合＞
　積層体２の内部電極層１０の露出部に直接めっき層を設けてもよい。その場合は、以下の方法で形成することができる。すなわち、積層体２の第１の端面Ｅ１及び第２の端面Ｅ２にめっき処理を施し、内部電極層１０の露出部上に直接めっき膜を形成する。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよい。ただし、無電解めっきには、めっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。また、必要に応じて、通常は下層めっき電極の表面に形成される上層めっき電極を、同様に形成してもよい。
　その後、下地電極層の表面、導電性樹脂層の表面又は直接めっき層の表面に、めっき層が形成される。本実施形態では焼き付け層上にＮｉめっき層及びＳｎめっき層を形成した。Ｎｉめっき層及びＳｎめっき層は、たとえばバレルめっき法により、順次形成される。このようにして、積層セラミックコンデンサ１が得られる。
　以上本発明の実施形態について説明したが、本発明は前述した実施形態に限定されることなく、種々の変更及び変形が可能である。
　例えば、外部電極２０の形成方法は、前述の方法には限定されない。例えば、積層体２の２つの端面ＥにＮｉをスクリーン印刷する。その後、２つの端面ＥをＣｕにＤｉｐし、Ｎｉ上にＣｕ層を形成する。その後に、Ｎｉ及びＳｎめっきを施し、外部電極２０を形成することもできる。
　また、前述の説明では、積層体２又はコンデンサ主部３の２面が交わる部分を中心に説明した。ただし、角部が湾曲すること、及び角部が所定の粗さを有することは、２面が交わる角部には限定されない。又は、積層体２又はコンデンサ主部３の３面が交わる部分においても、同様に、湾曲させること、又は表面を粗くすること、若しくはその両方を行うことが可能である。
＜１＞
　積層された複数の誘電体層を含み、
　積層方向に相対する第１の主面及び第２の主面と、
　前記積層方向に直交する幅方向に相対する第１の主部側面及び第２の主部側面と、
　前記積層方向及び前記幅方向に直交する長さ方向に相対する第１の端面及び第２の端面と、
　前記複数の誘電体層と交互に積層され、前記第１の端面、第１の主部側面及び第２の主部側面に露出された第１の内部電極層と、
　前記複数の誘電体層と交互に積層され、前記第２の端面、第１の主部側面及び第２の主部側面に露出された第２の内部電極層と、を含むコンデンサ主部と、
　前記コンデンサ主部の第１の主部側面に配置された第１の絶縁部と、
　前記コンデンサ主部の第２の主部側面に配置された第２の絶縁部と、を備える積層体と、
　前記第１の端面から前記第１の主面、前記第２の主面、前記第１の絶縁部の表面及び前記第２の絶縁部の表面に回り込むように設けられた第１の外部電極と、
　前記第２の端面から前記第１の主面、前記第２の主面、前記第１の絶縁部の表面及び前記第２の絶縁部の表面に回り込むように設けられた第２の外部電極と、を備え、
　前記コンデンサ主部は、前記コンデンサ主部の第１の主面と第１の主部側面に跨って湾曲している第１の角部、第２の主面と第１の主部側面に跨って湾曲している第２の角部、第１の主面と第２の主部側面に跨って湾曲している第３の角部、及び第２の主面と第２の主部側面に跨って湾曲している第４の角部を有し、
　前記第１の絶縁部は、前記第１の角部及び第２の角部を被覆し、
　前記第２の絶縁部は、前記第３の角部及び第４の角部を被覆し、
　前記第１の絶縁部における、前記第１の主部側面に接する面と対向する面を前記積層体の第１の側面とし、
　前記第２の絶縁部における、前記第２の主部側面に接する面と対向する面を前記積層体の第２の側面とし、
　前記第１の絶縁部は、前記第１の主面と前記第１の側面とが交わる第１の外側角部、及び前記第２の主面と前記第１の側面とが交わる第２の外側角部を有し、
　前記第２の絶縁部は、前記第１の主面と前記第２の側面とが交わる第３の外側角部、及び前記第２の主面と前記第２の側面とが交わる第４の外側角部を有し、
　前記第１の角部の粗さは、前記第１の外側角部の粗さより大きく、
　前記第２の角部の粗さは、前記第２の外側角部の粗さより大きく、
　前記第３の角部の粗さは、前記第３の外側角部の粗さより大きく、
　前記第４の角部の粗さは、前記第４の外側角部の粗さより大きい、
　積層セラミックコンデンサ。
　この構成により、小型かつ大容量でありながら、耐湿性の低下を抑制することが可能な積層セラミックコンデンサを提供することできる。角部の表面が粗くなっていることで、絶縁部と角部との固着が強固になりやすいためである。
＜２＞
　前記第１の角部、前記第２の角部、前記第３の角部及び前記第４の角部の表面粗さは、０．０５ｕｍ以上１．００ｕｍ以下である、
　＜１＞に記載の積層セラミックコンデンサ。
＜３＞
　前記コンデンサ主部は、
　前記第１の内部電極層、前記誘電体層及び前記第２の内部電極層が交互に積層されてなる内層部と、
　前記積層方向において、前記内層部の前記第１の主面の側に位置し、前記誘電体層からなる第１の外層部と、
　前記積層方向において、前記内層部の前記第２の主面の側に位置し、前記誘電体層からなる第２の外層部と、を含み、
　前記第１の外層部における、前記第１の主面から、前記第１の外層部の前記積層方向における厚みの１０％以上６０％以下の位置に、前記第１の絶縁部の方向に突出する第１の凸部及び前記第２の絶縁部の方向に突出する第３の凸部が配置されており、
　前記第２の外層部における、前記第２の主面から、前記第２の外層部の前記積層方向における厚みの１０％以上６０％以下の位置に、前記第１の絶縁部の方向に突出する第２の凸部及び前記第２の絶縁部の方向に突出する第４の凸部が配置されている、
　＜１＞又は＜２＞に記載の積層セラミックコンデンサ。
　この構成により、内層部への水分等の侵入をより抑制することができる。凸部により外層部から内層部への水の侵入をより抑制することができるためである。
＜４＞
　前記第１の凸部、前記第２の凸部、前記第３の凸部及び前記第４の凸部は、前記第１の内部電極層及び前記第２の内部電極層の何れとも接していない、
　＜３＞に記載の積層セラミックコンデンサ。
　この構成により、内層部への水分等の侵入をより抑制することができる。内部電極と絶縁部との間に介在物が介在しにくくなり、内層部と絶縁部との密着が強固になるためである。
＜５＞
　前記第１の絶縁部及び前記第２の絶縁部の、前記幅方向の厚みは、１０．０ｕｍ以上５０．０ｕｍ以下である、
　＜１＞から＜４＞のいずれか１つに記載の積層セラミックコンデンサ。
＜６＞
　前記コンデンサ主部の長さ方向から見たとき、
　前記第１の絶縁部は、前記第１の角部及び前記第２の角部を連続して被覆し、
　前記第２の絶縁部は、前記第３の角部及び前記第４の角部を連続して被覆している、
　＜１＞から＜５＞のいずれか１つに記載の積層セラミックコンデンサ。
　この構成により、内層部への水分等の侵入をさらに抑制することができる。積層方向の両側において内層部への水分等の侵入が抑制されるからである。
＜７＞
　前記コンデンサ主部の長さ方向から見たとき
　前記第１の絶縁部は、前記第１の角部及び前記第２の角部の前記第１の主部側面の上の端点から、前記第１の角部及び前記第２の角部の形状に沿って、前記第１の角部及び前記第２の角部の５０％以上を被覆し、
　前記第２の絶縁部は、前記第３の角部及び前記第４の角部の前記第２の主部側面の上の端点から、前記第３の角部及び前記第４の角部の形状に沿って、前記第３の角部及び前記第４の角部の５０％以上を被覆している、
　＜１＞から＜６＞のいずれか１つに記載の積層セラミックコンデンサ。
　１　　積層セラミックコンデンサ
　２　　積層体
　３　　コンデンサ主部
　４　　誘電体層
　５　　外層誘電体層
　６　　内層誘電体層
　８　　絶縁部
　１０　内部電極層
　１１　対向電極部
　１２　引き出し電極部
　２０　外部電極
　２１　下地電極層
　２３　内めっき層
　２４　表めっき層
　２５　端面外部電極
　２６　主面外部電極
　２７　側面外部電極
　ＩＬ　内層部
　ＯＬ　外層部
　ＬＦ　電極対向部
　ＥＧ　エンドギャップ部
　ＷＦ　電極対向部
　ＳＧ　サイドギャップ部
　Ｃ　　角部
　Ｋ　　外側角部
　Ｖ　　凸部
　Ｍ　　主面
　Ｅ　　端面
　Ｓ　　側面
　ＳＳ　主部側面
　Ｔ　　積層方向
　Ｌ　　長さ方向
　Ｗ　　幅方向

Claims (7)

  1. 　積層された複数の誘電体層を含み、
    　積層方向に相対する第１の主面及び第２の主面と、
    　前記積層方向に直交する幅方向に相対する第１の主部側面及び第２の主部側面と、
    　前記積層方向及び前記幅方向に直交する長さ方向に相対する第１の端面及び第２の端面と、
    　前記複数の誘電体層と交互に積層され、前記第１の端面、第１の主部側面及び第２の主部側面に露出された第１の内部電極層と、
    　前記複数の誘電体層と交互に積層され、前記第２の端面、第１の主部側面及び第２の主部側面に露出された第２の内部電極層と、
    　を含むコンデンサ主部と、
    　前記コンデンサ主部の第１の主部側面に配置された第１の絶縁部と、
    　前記コンデンサ主部の第２の主部側面に配置された第２の絶縁部と、を備える積層体と、
    　前記第１の端面から前記第１の主面、前記第２の主面、前記第１の絶縁部の表面及び前記第２の絶縁部の表面に回り込むように設けられた第１の外部電極と、
    　前記第２の端面から前記第１の主面、前記第２の主面、前記第１の絶縁部の表面及び前記第２の絶縁部の表面に回り込むように設けられた第２の外部電極と、を備え、
    　前記コンデンサ主部は、前記コンデンサ主部の第１の主面と第１の主部側面に跨って湾曲している第１の角部、第２の主面と第１の主部側面に跨って湾曲している第２の角部、第１の主面と第２の主部側面に跨って湾曲している第３の角部、及び第２の主面と第２の主部側面に跨って湾曲している第４の角部を有し、
    　前記第１の絶縁部は、前記第１の角部及び第２の角部を被覆し、
    　前記第２の絶縁部は、前記第３の角部及び第４の角部を被覆し、
    　前記第１の絶縁部における、前記第１の主部側面に接する面と対向する面を前記積層体の第１の側面とし、
    　前記第２の絶縁部における、前記第２の主部側面に接する面と対向する面を前記積層体の第２の側面とし、
    　前記第１の絶縁部は、前記第１の主面と前記第１の側面とが交わる第１の外側角部、及び前記第２の主面と前記第１の側面とが交わる第２の外側角部を有し、
    　前記第２の絶縁部は、前記第１の主面と前記第２の側面とが交わる第３の外側角部、及び前記第２の主面と前記第２の側面とが交わる第４の外側角部を有し、
    　前記第１の角部の粗さは、前記第１の外側角部の粗さより大きく、
    　前記第２の角部の粗さは、前記第２の外側角部の粗さより大きく、
    　前記第３の角部の粗さは、前記第３の外側角部の粗さより大きく、
    　前記第４の角部の粗さは、前記第４の外側角部の粗さより大きい、
    　積層セラミックコンデンサ。
  2. 　前記第１の角部、前記第２の角部、前記第３の角部及び前記第４の角部の表面粗さは、０．０５ｕｍ以上１．００ｕｍ以下である、
    　請求項１に記載の積層セラミックコンデンサ。
  3. 　前記コンデンサ主部は、
    　前記第１の内部電極層、前記誘電体層及び前記第２の内部電極層が交互に積層されてなる内層部と、
    　前記積層方向において、前記内層部の前記第１の主面の側に位置し、前記誘電体層からなる第１の外層部と、
    　前記積層方向において、前記内層部の前記第２の主面の側に位置し、前記誘電体層からなる第２の外層部と、を含み、
    　前記第１の外層部における、前記第１の主面から、前記第１の外層部の前記積層方向における厚みの１０％以上６０％以下の位置に、前記第１の絶縁部の方向に突出する第１の凸部及び前記第２の絶縁部の方向に突出する第３の凸部が配置されており、
    　前記第２の外層部における、前記第２の主面から、前記第２の外層部の前記積層方向における厚みの１０％以上６０％以下の位置に、前記第１の絶縁部の方向に突出する第２の凸部及び前記第２の絶縁部の方向に突出する第４の凸部が配置されている、
    　請求項１又は２に記載の積層セラミックコンデンサ。
  4. 　前記第１の凸部、前記第２の凸部、前記第３の凸部及び前記第４の凸部は、前記第１の内部電極層及び前記第２の内部電極層の何れとも接していない、
    　請求項３に記載の積層セラミックコンデンサ。
  5. 　前記第１の絶縁部及び前記第２の絶縁部の、前記幅方向の厚みは、１０．０ｕｍ以上５０．０ｕｍ以下である、
    　請求項１又は２に記載の積層セラミックコンデンサ。
  6. 　前記コンデンサ主部の長さ方向から見たとき、
    　前記第１の絶縁部は、前記第１の角部及び前記第２の角部を連続して被覆し、
    　前記第２の絶縁部は、前記第３の角部及び前記第４の角部を連続して被覆している、
    　請求項１又は２に記載の積層セラミックコンデンサ。
  7. 　前記コンデンサ主部の長さ方向から見たとき
    　前記第１の絶縁部は、前記第１の角部及び前記第２の角部の前記第１の主部側面の上の端点から、前記第１の角部及び前記第２の角部の形状に沿って、前記第１の角部及び前記第２の角部の５０％以上を被覆し、
    　前記第２の絶縁部は、前記第３の角部及び前記第４の角部の前記第２の主部側面の上の端点から、前記第３の角部及び前記第４の角部の形状に沿って、前記第３の角部及び前記第４の角部の５０％以上を被覆している、
    　請求項１又は２に記載の積層セラミックコンデンサ。
PCT/JP2023/020659 2022-07-14 2023-06-02 積層セラミックコンデンサ WO2024014176A1 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2022113262 2022-07-14
JP2022-113262 2022-07-14

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US18/760,093 Continuation US20240355543A1 (en) 2022-07-14 2024-07-01 Multilayer ceramic capacitor

Publications (1)

Publication Number Publication Date
WO2024014176A1 true WO2024014176A1 (ja) 2024-01-18

Family

ID=89536645

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2023/020659 WO2024014176A1 (ja) 2022-07-14 2023-06-02 積層セラミックコンデンサ

Country Status (1)

Country Link
WO (1) WO2024014176A1 (ja)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019186394A (ja) * 2018-04-11 2019-10-24 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP2021174970A (ja) * 2020-04-30 2021-11-01 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
JP2022099069A (ja) * 2020-12-22 2022-07-04 株式会社村田製作所 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019186394A (ja) * 2018-04-11 2019-10-24 太陽誘電株式会社 積層セラミックコンデンサ及びその製造方法
JP2021174970A (ja) * 2020-04-30 2021-11-01 株式会社村田製作所 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
JP2022099069A (ja) * 2020-12-22 2022-07-04 株式会社村田製作所 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法

Similar Documents

Publication Publication Date Title
US8717738B2 (en) Multilayer ceramic electronic component
KR101788097B1 (ko) 적층 세라믹 콘덴서, 이것을 포함하는 적층 세라믹 콘덴서 시리즈, 및 적층 세라믹 콘덴서의 실장체
KR102337135B1 (ko) 적층 세라믹 콘덴서
JP2017098542A (ja) キャパシタ及びその製造方法
JP6981438B2 (ja) 積層セラミックコンデンサ
JP2021034440A (ja) 積層セラミック電子部品
JP2021002604A (ja) 積層セラミック電子部品
JP2020202220A (ja) 積層セラミック電子部品
JP2021089924A (ja) 積層セラミック電子部品
JP2022077451A (ja) 積層セラミックコンデンサ
WO2024014176A1 (ja) 積層セラミックコンデンサ
JP2021044317A (ja) 積層セラミック電子部品
JP7196817B2 (ja) 積層セラミックコンデンサの使用方法および積層セラミックコンデンサの実装方法
JP2021125673A (ja) 積層セラミックコンデンサ
US20240355543A1 (en) Multilayer ceramic capacitor
WO2024029188A1 (ja) 積層セラミック電子部品
WO2024034240A1 (ja) 積層セラミック電子部品
WO2024018719A1 (ja) 積層セラミック電子部品
JP2020174073A (ja) 積層セラミックコンデンサ
WO2024029150A1 (ja) 積層セラミックコンデンサ
WO2024014093A1 (ja) 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造
WO2024161743A1 (ja) 積層セラミックコンデンサ
WO2024018720A1 (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
WO2024018718A1 (ja) 積層セラミック電子部品および積層セラミック電子部品の実装構造
WO2024142679A1 (ja) 積層セラミックコンデンサ

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 23839352

Country of ref document: EP

Kind code of ref document: A1