CN112309720A - 多层片式瓷介电容器 - Google Patents

多层片式瓷介电容器 Download PDF

Info

Publication number
CN112309720A
CN112309720A CN202011325285.8A CN202011325285A CN112309720A CN 112309720 A CN112309720 A CN 112309720A CN 202011325285 A CN202011325285 A CN 202011325285A CN 112309720 A CN112309720 A CN 112309720A
Authority
CN
China
Prior art keywords
electrode
capacitor
internal
layers
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN202011325285.8A
Other languages
English (en)
Other versions
CN112309720B (zh
Inventor
吴继伟
刘溪笔
戚永义
杨国兴
才纯库
孙飞
孙影
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dalian Dali Kaipu Technology Co Ltd
Original Assignee
Dalian Dali Kaipu Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dalian Dali Kaipu Technology Co Ltd filed Critical Dalian Dali Kaipu Technology Co Ltd
Priority to CN202011325285.8A priority Critical patent/CN112309720B/zh
Priority claimed from CN202011325285.8A external-priority patent/CN112309720B/zh
Priority to US17/153,634 priority patent/US11380491B2/en
Priority to EP21153148.8A priority patent/EP4002404A1/en
Priority to JP2021010346A priority patent/JP7154327B2/ja
Publication of CN112309720A publication Critical patent/CN112309720A/zh
Application granted granted Critical
Publication of CN112309720B publication Critical patent/CN112309720B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/248Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/38Multiple capacitors, i.e. structural combinations of fixed capacitors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/38Multiple capacitors, i.e. structural combinations of fixed capacitors
    • H01G4/385Single unit multiple capacitors, e.g. dual capacitor in one coil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • H01G4/232Terminals electrically connecting two or more layers of a stacked or rolled capacitor

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

本发明的实施例提供了一种多层片式瓷介电容器,涉及电容器技术领域,本发明实施例提供的多层片式瓷介电容器,通过合理布置第一至第五内电极,并且使得第一电容部件、第二电容部件、第三电容部件以及第四电容部件的串联形成电容,且电容量相同,根据电容器分压原理,当串联的每个小电容器承受的电压为U0,则整个电容器能够承受的电压为4U0。因此本发明提供的多层片式瓷介电容器串联结构电容器能够承受更高的直流和射频电压。

Description

多层片式瓷介电容器
技术领域
本发明涉及电容器技术领域,具体而言,涉及一种多层片式瓷介电容器。
背景技术
陶瓷电子器件中,多层陶瓷电容器包括多个堆叠的介电层,具有插入它们之间的介电层的互相面对排列的内部电极,以及电连接到内部电极的外部电极。多层陶瓷电容器由于它具有如小尺寸、高容量、易于安装等优点已被广泛应用于移动通信的部件,如笔记本电脑、个人数字助理(PDAs)、移动电话等。
一般用途的多层片式瓷介电容器(MLCC)内部是多层平行板电容器并联结构,适合于工作电压小于500V条件下使用,无法满足高工作电压的需求。进一步地,出现了利用串联结构以提升击穿电压的装置,但是由于其内部构造问题,导致其击穿电压提升有限,仍然难以满足高工作电压的需求。
发明内容
本发明的目的包括,例如,提供了一种多层片式瓷介电容器,其工作电压更高,能够满足高工作电压的需求。
本发明的实施例可以这样实现:
第一方面,本发明提供一种多层片式瓷介电容器,包括:
陶瓷介质层;
多个嵌设在所述陶瓷介质层中的第一电极层,所述第一电极层包括依次间隔且位于同一平面内的第一内电极、第二内电极和第三内电极,且所述第一内电极和所述第三内电极暴露于所述陶瓷介质层的两端;
多个嵌设在所述陶瓷介质层中的第二电极层,且多个所述第二电极层与多个所述第一电极层交替间隔设置,所述第二电极层包括间隔且位于同一平面内的第四内电极和第五内电极;
包覆在所述陶瓷介质层两端的外电极,两个所述外电极分别与所述第一内电极和所述第三内电极电接触;
其中,所述第四内电极的一端与相邻的所述第一内电极相对应,并形成第一电容部件,所述第四内电极的另一端与相邻的所述第二内电极相对应,并形成第二电容部件,所述第五内电极的一端与相邻的所述第二内电极相对应,并形成第三电容部件,所述第五内电极的另一端与相邻的所述第三内电极相对应,并形成第四电容部件,所述第一电容部件、所述第二电容部件、所述第三电容部件和所述第四电容部件依次串联。
在可选的实施方式中,所述第一内电极与相邻的第二内电极之间的第一电极间隙为D1,所述第二内电极与相邻的所述第三内电极之间的第二电极间隙为D2,所述第三内电极与相邻的所述第四内电极之间的第三电极间隙为D3,其中,D1=D2=D3。
在可选的实施方式中,所述第四内电极与相邻的所述外电极之间的第四电极间隙为L1,所述第五内电极与相邻的所述外电极之间的第五电极间隙为L2,其中,L1=L2。
在可选的实施方式中,所述第四电极间隙L1大于或等于所述第一电极间隙D1。
在可选的实施方式中,所述第一电极层和所述第二电极层的之和为奇数个,且每个所述第二电极层嵌设在两个所述第一电极层之间。
在可选的实施方式中,所述第一内电极、所述第二内电极、所述第三内电极、所述第四内电极以及所述第五内电极的厚度相等。
在可选的实施方式中,所述第一内电极的厚度在1μm至10μm之间。
在可选的实施方式中,所述陶瓷介质层包括第一包覆层、第二包覆层和多个介电层,所述第一包覆层设置于多个所述第一电极层的顶部,所述第二包覆层设置于多个所述第二电极层的底部,多个所述介电层分别对应设置在相邻的所述第一电极层和所述第二电极层之间,并位于所述第一包覆层和所述第二包覆层之间。
在可选的实施方式中,所述介电层的厚度在30μm至3000μm之间。
在可选的实施方式中,所述第一包覆层和所述第二包覆层的厚度均大于所述介电层的厚度。
本发明实施例的有益效果包括,例如:
本发明实施例提供的多层片式瓷介电容器,通过合理布置第一至第五内电极,并且使得第一电容部件、第二电容部件、第三电容部件以及第四电容部件的串联形成电容,且电容量相同,根据电容器分压原理,当串联的每个小电容器承受的电压为U0,则整个电容器能够承受的电压为4U0。因此本发明提供的多层片式瓷介电容器串联结构电容器能够承受更高的直流和射频电压。
附图说明
为了更清楚地说明本发明实施例的技术方案,下面将对实施例中所需要使用的附图作简单地介绍,应当理解,以下附图仅示出了本发明的某些实施例,因此不应被看作是对范围的限定,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他相关的附图。
图1为本发明实施例提供的多层片式瓷介电容器的内部结构示意图;
图2为本发明实施例提供的多层片式瓷介电容器的外部结构示意图;
图3为图1中陶瓷介质层的结构示意图。
图标:100-多层片式瓷介电容器;110-陶瓷介质层;111-第一包覆层;113-第二包覆层;115-介电层;130-第一电极层;131-第一内电极;133-第二内电极;135-第三内电极;150-第二电极层;151-第四内电极;153-第五内电极;170-外电极。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。通常在此处附图中描述和示出的本发明实施例的组件可以以各种不同的配置来布置和设计。
因此,以下对在附图中提供的本发明的实施例的详细描述并非旨在限制要求保护的本发明的范围,而是仅仅表示本发明的选定实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
应注意到:相似的标号和字母在下面的附图中表示类似项,因此,一旦某一项在一个附图中被定义,则在随后的附图中不需要对其进行进一步定义和解释。
在本发明的描述中,需要说明的是,若出现术语“上”、“下”、“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,或者是该发明产品使用时惯常摆放的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
此外,若出现术语“第一”、“第二”等仅用于区分描述,而不能理解为指示或暗示相对重要性。
正如背景技术中所公开的,现有的多层片式瓷介电容器,通常采用的平行板式的多层电容器,多层电容器之间实现并联,其适合工作的电压通常在500V以下,无法满足高电压的工作状态。而现有的串联式的多层电容器,由于其内部构造布局不合理,导致其仅仅能够实现2个的串联结构,对于击穿电压的提升作用有限,工作电压至多仅仅能够达到3600V,对于更高电压的工作状态,现有技术中未有相应的电容器能够满足。
此外,现有的多层片式瓷介电容器,在高压状态下,电容器端头附近电场分布不均匀,容易出现电极件飞弧放电现象,而长时间放电会将电容器烧毁,影响电容器质量。
为了解决上述问题,本发明实施例提供了一种多层片式瓷介电容器,需要说明的是,在不冲突的情况下,本发明的实施例中的特征可以相互结合。
第一实施例
请参考图1至图3,本实施例提供了一种多层片式瓷介电容器100,能够承受更高的直流和射频电压,同时能够使得电容器瓷体表面电场分布均匀,避免电容器在高压条件下瓷体表面产生飞弧放电,避免烧毁电容器。
本实施例提供的多层片式瓷介电容器100,包括陶瓷介质层110、多个第一电极层130、多个第二电极层150和两个外电极170,多个第一电极层130嵌设在陶瓷介质层110中,多个第二电极层150嵌设在陶瓷介质层110中,且多个第二电极层150与多个第一电极层130交替间隔设置,两个外电极170包覆在陶瓷介质层110的两端。
每个第一电极层130包括依次间隔且位于同一平面内的第一内电极131、第二内电极133和第三内电极135,且第一内电极131和第三内电极135暴露于陶瓷介质层110的两端;每个第二电极层150包括间隔且位于同一平面内的第四内电极151和第五内电极153;且第一电极层130和第二电极层150相互平行,两个外电极170分别与第一内电极131和第三内电极135电接触。
需要说明的是,本实施例提供的多层片式瓷介电容器100为高压、射频微波电容器。本实施例中第一内电极131和第三内电极135分别延伸至陶瓷介质层110的两个端面,两个外电极170包覆在陶瓷介质层110的两个端面,并与第一内电极131和第三内电极135接触,从而实现电连接。
其中,第四内电极151的一端与相邻的第一内电极131相对应,并形成第一电容部件,第四内电极151的另一端与相邻的第二内电极133相对应,并形成第二电容部件,第五内电极153的一端与相邻的第二内电极133相对应,并形成第三电容部件,第五内电极153的另一端与相邻的第三内电极135相对应,并形成第四电容部件,第一电容部件、第二电容部件、第三电容部件和第四电容部件依次串联。
需要说明的是,本实施例中第一内电极131、第二内电极133、第三内电极135、第四内电极151以及第五内电极153均呈板状,且相互之间均间隔设置,并且构成第一电极层130的第一内电极131、第二内电极133、第三内电极135与构成第二电极层150的第四内电极151和第五内电极153交错设置,第四内电极151横置在第一内电极131和第二内电极133之间,其左右两部分分别与第一内电极131和第二内电极133相对应,第五内电极153横置在第二内电极133和第三内电极135之间,其左右部分分别与第二内电极133和第三内电极135相对应,从而依次构成了第一电容部件、第二电容部件、第三电容部件和第四电容部件,而第一内电极131和第三内电极135与外电极170电连接,使得第一电容部件、第二电容部件、第三电容部件和第四电容部件依次串联,并且它们的电容量相等,根据电容器分压原理,当串联的每个电容部件承受的电压为U0,则整个电容器能够承受的电压为4U0。因此本实施例提供的多层片式瓷介电容器100串联结构电容器能够承受更高的直流和射频电压。
在本实施例中,依次串联的第一电容部件、第二电容部件、第三电容部件和第四电容部件构成了中间电容器,相邻的中间电容器再并联,最终结合外电极170构成了多层片式瓷介电容器100。
需要说明的是,本实施例中第一内电极131、第二内电极133、第三内电极135、第四内电极151以及第五内电极153的材料相同,且均为金属材料,例如:铜、钯、银钯合金、银、铂等,在此不做具体限定。
在本实施例中,第一内电极131与相邻的第二内电极133之间的第一电极间隙为D1,第二内电极133与相邻的第三内电极135之间的第二电极间隙为D2,第三内电极135与相邻的第四内电极151之间的第三电极间隙为D3,其中,D1=D2=D3。
在本实施例中,第四内电极151与相邻的外电极170之间的第四电极间隙为L1,第五内电极153与相邻的外电极170之间的第五电极间隙为L2,其中,L1=L2。具体地,通过合理设置第一电极间隙D1、第二电极间隙D2、第三电极间隙D3、第四电极间隙L1和第五电极间隙L3,使得第一电极层130和第二电极层150的各个内电极分布均匀,同时由于第一电极层130和第二电极层150相互平行,能够实现相邻两个内电极之间的对位面积和间距相同,进而保证了第一电容部件、第二电容部件、第三电容部件和第四电容部件的电容相同,保证每个电容部件分得的电压相同,承受的电场强度相同,不会出现某个电容部件由于分得的电压高于其它电容部件而形成击穿。
在本实施例中,第四电极间隙L1大于或等于第一电极间隙D1。优选地,第四电极间隙L1与第一电极间隙D1相等,同时在左右宽度方向上,第二内电极133的宽度、第四内电极151的宽度、第五内电极153的宽度相同,第一内电极131的宽度与第三内电极135的宽度相同,并且第二内电极133的宽度为3D1,第一内电极131的宽度为2D1,陶瓷介质层110的整体宽度为9D1,从而进一步保证第一电容部件、第二电容部件、第三电容部件和第四电容部件的电容相同。
在本实施例中,第一电极层130和第二电极层150的之和为奇数个,且每个第二电极层150嵌设在两个第一电极层130之间。具体地,第一电极层130和第二电极层150的之和为奇数个,从而保证了堆叠电极总层数为奇数,同时多个第二电极层150嵌设在多个第一电极层130之间,保证了最上面一层与最下面一层的电极图案为第一内电极131、第二内电极133和第三内电极135,从而使得电容器瓷体表面电场分布均匀,避免了外部电极在高压条件下在瓷体表面产生飞弧放电现象。
需要说明的是,本实施例中电极堆叠层数为奇数个,同时最上面一层与最下面一层均为第一电极,其电极图案为第一内电极131、第二内电极133和第三内电极135,也就是说最上层和最下层的电极图案均直接与外电极170电连接,避免了外部电极的端部与第四外电极170、第五外电极170间隙设置。
传统的多层瓷介电容器,最外层的内电极与外电极的端头间隙设置,当在电容器两端施加电压时,在电容器的两个端头与最外层内电极形成尖端电场,导致两个端头附近的磁体电场强度集中,电场强度高,容易导致在电容器表面出现飞弧放电现象。而本实施例中,由于最外面一层连接两个端头的第一内电极131和第三内电极135与端头(外部电极)相连,电势相等,不会产生尖端电场,所以两个端头附近瓷体电场分布均匀,电场强度较普通多层瓷介电容器结构要小很多,电容器较不容易出现飞弧放电。
具体地,本实施例中堆叠电极总层数为n,位于第一层的第一电极层130下方的第一电容部件为C11,第二电容部件为C12,第三电容部件为C13,第四电容部件为C14,位于第二层的第二电极层150下方的第一电容部件为C21,第二电容部件为C12,第三电容部件为C13,第四电容部件为C14,依次类推,位于第(n-1)层的第二电极层150下方的第一电容部件为C(n-1)1,第二电容部件为C(n-1)2,第三电容部件为C(n-1)3,第四电容部件为C(n-1)4,位于第n层为第一电极层130。
在本实施例中,第一内电极131、第二内电极133、第三内电极135、第四内电极151以及第五内电极153的厚度相等。具体地,第一内电极131的厚度在1μm至10μm之间,优选地,第一内电极131的厚度为5μm。
陶瓷介质层110包括烧结为一体的第一包覆层111、第二包覆层113和多个介电层115,第一包覆层111设置于多个第一电极层130的顶部,第二包覆层113设置于多个第二电极层150的底部,多个介电层115分别对应设置在相邻的第一电极层130和第二电极层150之间,并位于第一包覆层111和第二包覆层113之间。具体地,陶瓷介质层110采用陶瓷薄膜层叠后高温烧结形成,其中第一电极层130的电极图形通过丝网印刷的方法印刷在介电层115上,第二电极层150的电极图形通过丝网印刷的方法印刷在介电层115上,其中第一包覆层111和第二包覆层113的薄膜厚度均大于介电层115的薄膜厚度,从而通过第一包覆层111和第二包覆层113起到保护作用,并且也能够隔绝电极的端点与内电极。
在本实施例中,多个介电层115的厚度相同,从而使得第一电极层130与第二电极层150之间的距离处处相同,保证了第一电容部件、第二电容部件、第三电容部件以及第四电容部件的电容相同。具体地,介电层115的厚度在30μm至3000μm之间,优选地,介电层115的厚度为50μm。
在本实施例中,陶瓷介质层110采用各种介电陶瓷制成,例如氧化铝、刚玉、莫来石、镁橄榄石、氧化镁、氧化锆、锆英石、氮化硼、氮化铝、氧化铍、锂辉石及各种玻璃陶瓷等,在此不做具体限定。
在本实施例中,外电极170由层层包覆的内层、中间层以及外层构成,其中内层为银或者铜,中间层为电镀镍或者铜,外层为电镀锡。
本实施例提供的多层片式瓷介电容器100的制作方法如下:将陶瓷粉料与有机粘合剂放入球磨罐或砂磨机中,经过一定时间研磨与分散,形成均匀的陶瓷浆料。然后,将陶瓷浆料流延在聚酯薄膜上(PET),经过干燥,形成陶瓷薄膜,即形成介电层115。在陶瓷薄膜上通过丝网印刷的方法印刷内电极图形,内电极金属为银、银钯合金、铂、镍及铜等金属,再次进行干燥。将印刷有内部电极的陶瓷薄膜层叠起来,第一电极层130和第二电极层150中的内电极沿着电容器宽度方向进行错位,错位大小为电容器宽度大小,宽度方向对齐,第一电极层130和第二电极层150之间可以增加空白陶瓷膜,以提高电极间介电层115的厚度,最后在上下各加一个厚度较厚的陶瓷膜作保护膜,从而形成第一包覆层111和第二包覆层113。将陶瓷BAR块放入静水压机中,进行热压,使各层之间紧密结合在一起。将热压好的陶瓷BAR块切割成需要的电容器单体。电容器经过排出有机粘合剂后,进行高温烧结,形成陶瓷介质层110。经过倒角,进行外电极170涂布,首先粘上银或铜浆,经过高温烧结(600-820℃左右),然后依次电镀镍和电镀锡,形成多层片式瓷介电容器100。
本实施例中采用两张电极图案网版设计来实现第一电极层130和第二电机层的团设计,其具体方法可参考现有技术中的电极图案网版设计。
综上所述,本实施例提供的多层片式瓷介电容器100,通过合理布置第一至第五内电极153,并且使得第一电容部件、第二电容部件、第三电容部件以及第四电容部件的串联形成电容,根据电容器分压原理,当串联的每个小电容器承受的电压为U0,则整个电容器能够承受的电压为4U0。因此本实施例提供的多层片式瓷介电容器100串联结构电容器能够承受更高的直流和射频电压。此外,通过设计最上面一层与最下面一层的电极图案为第一内电极131、第二内电极133和第三内电极135,从而使得电容器瓷体表面电场分布均匀,避免了外部电极在高压条件下在瓷体表面产生飞弧放电现象。
以上所述,仅为本发明的具体实施方式,但本发明的保护范围并不局限于此,任何熟悉本技术领域的技术人员在本发明揭露的技术范围内,可轻易想到的变化或替换,都应涵盖在本发明的保护范围之内。因此,本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种多层片式瓷介电容器,其特征在于,包括:
陶瓷介质层;
多个嵌设在所述陶瓷介质层中的第一电极层,所述第一电极层包括依次间隔且位于同一平面内的第一内电极、第二内电极和第三内电极,且所述第一内电极和所述第三内电极暴露于所述陶瓷介质层的两端;
多个嵌设在所述陶瓷介质层中的第二电极层,且多个所述第二电极层与多个所述第一电极层交替间隔设置,所述第二电极层包括间隔且位于同一平面内的第四内电极和第五内电极;
包覆在所述陶瓷介质层两端的外电极,两个所述外电极分别与所述第一内电极和所述第三内电极电接触;
其中,所述第四内电极的一端与相邻的所述第一内电极相对应,并形成第一电容部件,所述第四内电极的另一端与相邻的所述第二内电极相对应,并形成第二电容部件,所述第五内电极的一端与相邻的所述第二内电极相对应,并形成第三电容部件,所述第五内电极的另一端与相邻的所述第三内电极相对应,并形成第四电容部件,所述第一电容部件、所述第二电容部件、所述第三电容部件和所述第四电容部件依次串联。
2.根据权利要求1所述的多层片式瓷介电容器,其特征在于,所述第一内电极与相邻的第二内电极之间的第一电极间隙为D1,所述第二内电极与相邻的所述第三内电极之间的第二电极间隙为D2,所述第三内电极与相邻的所述第四内电极之间的第三电极间隙为D3,其中,D1=D2=D3。
3.根据权利要求2所述的多层片式瓷介电容器,其特征在于,所述第四内电极与相邻的所述外电极之间的第四电极间隙为L1,所述第五内电极与相邻的所述外电极之间的第五电极间隙为L2,其中,L1=L2。
4.根据权利要求3所述的多层片式瓷介电容器,其特征在于,所述第四电极间隙L1大于或等于所述第一电极间隙D1。
5.根据权利要求1所述的多层片式瓷介电容器,其特征在于,所述第一电极层和所述第二电极层的之和为奇数个,且每个所述第二电极层嵌设在两个所述第一电极层之间。
6.根据权利要求1所述的多层片式瓷介电容器,其特征在于,所述第一内电极、所述第二内电极、所述第三内电极、所述第四内电极以及所述第五内电极的厚度相等。
7.根据权利要求6所述的多层片式瓷介电容器,其特征在于,所述第一内电极的厚度在1μm至10μm之间。
8.根据权利要求1-7任一项所述的多层片式瓷介电容器,其特征在于,所述陶瓷介质层包括第一包覆层、第二包覆层和多个介电层,所述第一包覆层设置于多个所述第一电极层的顶部,所述第二包覆层设置于多个所述第二电极层的底部,多个所述介电层分别对应设置在相邻的所述第一电极层和所述第二电极层之间,并位于所述第一包覆层和所述第二包覆层之间。
9.根据权利要求8所述的多层片式瓷介电容器,其特征在于,所述介电层的厚度在30μm至3000μm之间。
10.根据权利要求8所述的多层片式瓷介电容器,其特征在于,所述第一包覆层和所述第二包覆层的厚度均大于所述介电层的厚度。
CN202011325285.8A 2020-11-24 2020-11-24 多层片式瓷介电容器 Active CN112309720B (zh)

Priority Applications (4)

Application Number Priority Date Filing Date Title
CN202011325285.8A CN112309720B (zh) 2020-11-24 多层片式瓷介电容器
US17/153,634 US11380491B2 (en) 2020-11-24 2021-01-20 Multi-layer chip ceramic dielectric capacitor
EP21153148.8A EP4002404A1 (en) 2020-11-24 2021-01-25 Multi-layer chip ceramic dielectric capacitor
JP2021010346A JP7154327B2 (ja) 2020-11-24 2021-01-26 積層セラミックコンデンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202011325285.8A CN112309720B (zh) 2020-11-24 多层片式瓷介电容器

Publications (2)

Publication Number Publication Date
CN112309720A true CN112309720A (zh) 2021-02-02
CN112309720B CN112309720B (zh) 2024-10-15

Family

ID=

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610386A (zh) * 2012-03-26 2012-07-25 大连达利凯普科技有限公司 多层片式瓷介电容器
CN104240941A (zh) * 2014-09-15 2014-12-24 广东风华高新科技股份有限公司 多层陶瓷电容器
CN104715922A (zh) * 2013-12-16 2015-06-17 三星电机株式会社 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板
CN110729127A (zh) * 2017-04-13 2020-01-24 三星电机株式会社 多层陶瓷电容器和具有多层陶瓷电容器的板
CN213400883U (zh) * 2020-11-24 2021-06-08 大连达利凯普科技股份公司 多层片式瓷介电容器

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102610386A (zh) * 2012-03-26 2012-07-25 大连达利凯普科技有限公司 多层片式瓷介电容器
CN104715922A (zh) * 2013-12-16 2015-06-17 三星电机株式会社 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板
CN104240941A (zh) * 2014-09-15 2014-12-24 广东风华高新科技股份有限公司 多层陶瓷电容器
CN110729127A (zh) * 2017-04-13 2020-01-24 三星电机株式会社 多层陶瓷电容器和具有多层陶瓷电容器的板
CN213400883U (zh) * 2020-11-24 2021-06-08 大连达利凯普科技股份公司 多层片式瓷介电容器

Also Published As

Publication number Publication date
JP7154327B2 (ja) 2022-10-17
US20220165498A1 (en) 2022-05-26
JP2022083374A (ja) 2022-06-03
US11380491B2 (en) 2022-07-05
EP4002404A1 (en) 2022-05-25

Similar Documents

Publication Publication Date Title
CN110838409B (zh) 多层陶瓷电子组件
CN102473522A (zh) 具有高电压容量的高电容多层
KR102319596B1 (ko) 적층형 커패시터 및 그 실장 기판
KR20170098560A (ko) 적층 세라믹 전자부품 및 그 제조 방법
KR102191251B1 (ko) 적층 세라믹 전자부품
CN103219150A (zh) 多层陶瓷电子部件及其制造方法
CN103219151A (zh) 多层陶瓷电子元件及其制造方法
CN109935467B (zh) 电容器组件
KR20190121148A (ko) 적층형 커패시터
KR102122927B1 (ko) 적층형 커패시터
JP5628351B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR102132794B1 (ko) 커패시터 부품
US3721871A (en) High voltage monolithic ceramic capacitor
US11380491B2 (en) Multi-layer chip ceramic dielectric capacitor
CN112530710B (zh) 多层电子组件
US11017946B2 (en) Capacitor component
CN213400883U (zh) 多层片式瓷介电容器
KR20190096108A (ko) 커패시터 부품 및 그 제조방법
CN112309720B (zh) 多层片式瓷介电容器
US9024200B2 (en) Array-type multilayer ceramic electronic component, board for mounting the same, and method of manufacturing the same
KR20170011247A (ko) 적층 세라믹 커패시터
KR102356803B1 (ko) 커패시터 부품
US11017944B2 (en) Multilayer ceramic electronic component
KR102620518B1 (ko) 적층 세라믹 전자부품
KR20190121209A (ko) 커패시터 부품

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant