KR20170098560A - 적층 세라믹 전자부품 및 그 제조 방법 - Google Patents

적층 세라믹 전자부품 및 그 제조 방법 Download PDF

Info

Publication number
KR20170098560A
KR20170098560A KR1020160020638A KR20160020638A KR20170098560A KR 20170098560 A KR20170098560 A KR 20170098560A KR 1020160020638 A KR1020160020638 A KR 1020160020638A KR 20160020638 A KR20160020638 A KR 20160020638A KR 20170098560 A KR20170098560 A KR 20170098560A
Authority
KR
South Korea
Prior art keywords
electrodes
active region
internal electrodes
ceramic
ceramic body
Prior art date
Application number
KR1020160020638A
Other languages
English (en)
Other versions
KR102437801B1 (ko
Inventor
김유나
최재열
홍기표
이종호
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020160020638A priority Critical patent/KR102437801B1/ko
Priority to US15/343,304 priority patent/US10256043B2/en
Priority to JP2016217991A priority patent/JP6852253B2/ja
Priority to CN201910567103.9A priority patent/CN110164688B/zh
Priority to CN201910566734.9A priority patent/CN110164687B/zh
Priority to CN201611060575.8A priority patent/CN107103996B/zh
Publication of KR20170098560A publication Critical patent/KR20170098560A/ko
Priority to KR1020220090535A priority patent/KR102527706B1/ko
Application granted granted Critical
Publication of KR102437801B1 publication Critical patent/KR102437801B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Abstract

본 발명은 복수의 유전체층과 그 일면에 제1 및 제2 내부전극이 교대로 배치되어 정전 용량 형성에 기여하는 액티브 영역과 상기 액티브 영역의 상하면 중 적어도 일면에 제공되는 보호층을 포함하는 세라믹 바디 및 상기 제1 및 제2 내부전극과 전기적으로 연결되며 상기 세라믹 바디의 양단에 형성되는 제1 및 제2 외부전극을 포함하며, 상기 세라믹 바디는 상기 제1 및 제2 내부전극과 각각 대향되도록 상기 제1 및 제2 외부전극으로부터 상기 액티브 영역의 길이 방향 마진부로 연장 배치된 복수의 제1 및 제2 더미 전극을 포함하고, 상기 액티브 영역의 폭 방향 마진부에는 단차 흡수층이 배치된 적층 세라믹 전자부품을 제공한다.

Description

적층 세라믹 전자부품 및 그 제조 방법{MULTI-LAYER CERAMIC ELECTRONIC PART AND METHOD FOR MANUFACTURING THE SAME}
본 발명은 고용량 적층 세라믹 전자부품에 있어서, 부품 내부의 단차를 개선하여 내전압 특성을 향상시킨 적층 세라믹 전자부품 및 그 제조 방법에 관한 것이다.
적층 세라믹 전자부품은 적층된 복수의 유전체층, 일 유전체층을 사이에 두고 대향 배치되는 내부전극, 상기 내부전극에 전기적으로 접속된 외부전극을 포함한다.
적층 세라믹 전자부품은 소형이면서도 고용량이 보장되고 실장이 용이하다는 장점으로 인하여 컴퓨터, PDA, 휴대폰 등의 이동 통신장치의 부품으로서 널리 사용되고 있다.
최근에는 전자제품이 소형화 및 다기능화됨에 따라 칩 부품 또한 소형화 및 고기능화되는 추세이므로, 적층 세라믹 전자부품도 그 크기가 작으면서 용량이 큰 고용량 제품이 요구되고 있다.
일반적으로, 적층 세라믹 전자부품의 제조방법은 세라믹 그린시트를 제조하고, 세라믹 그린시트 상에 도전성 페이스트를 인쇄하여 내부전극 막을 형성한다. 내부전극 막이 형성된 세라믹 그린시트를 수십 내지 수백 층까지 겹쳐 쌓아 올려 그린 세라믹 바디를 만든다.
이 후 그린 세라믹 바디를 고온 및 고압으로 압착하여 딱딱한 그린 세라믹 바디를 만들고, 절단 공정을 거친 후 가소, 소성, 연마하고, 외부전극을 형성하여 적층 세라믹 커패시터를 완성한다.
최근 적층되는 세라믹 그린시트의 수가 증가함에 따라, 세라믹 그린시트의 적층 공정과 압착 공정을 거치면서 제품의 신뢰성에 영향을 주는 문제점이 발생하고 있다.
즉, 세라믹 그린시트는 내부전극 형성부와 내부전극 비형성부인 마진부로 이루어지고 세라믹 그린시트가 적층된 후 소정의 압력이 인가되어 서로 압착될 경우, 내부전극 형성부와 내부전극 비형성부인 마진부의 단차가 심화되어 내전압 특성이 저하되는 문제가 있다.
상기 단차는 내부전극 형성부에서 내부전극과 유전체층의 밀도와 내부전극 비형성부인 마진부에서의 그 밀도의 차이로 인해 발생한다.
상기와 같은 단차의 문제를 개선하기 위해 세라믹 바디의 마진부에 별도의 세라믹 재료를 네거티브 인쇄(Negative Printing) 공정으로 추가하는 기술이 있으나, 이 경우 세라믹 그린 시트에서 내부전극 비형성부인 마진부에 별도의 세라믹 슬러리를 인쇄하는 공정이 매우 어려운 문제가 있다.
또한, 마진부에 별도의 세라믹 재료를 네거티브 인쇄(Negative Printing) 공정으로 추가하는 방법은 정밀도가 높지 않아 적층 후의 세라믹 그린시트의 정렬(Alignment) 불량 문제로 인해 단차 개선의 효과가 미비한 실정이다.
일본공개특허공보 2008-016706호
본 발명은 상기 문제점을 해결하기 위한 것으로, 본 발명의 일 실시예에 따르면 고용량 적층 세라믹 전자부품에 있어서, 부품 내부의 단차를 개선하여 내전압 특성을 향상시킨 적층 세라믹 전자부품 및 그 제조 방법에 관한 것이다.
본 발명의 일 실시형태는 복수의 유전체층과 그 일면에 제1 및 제2 내부전극이 교대로 배치되어 정전 용량 형성에 기여하는 액티브 영역과 상기 액티브 영역의 상하면 중 적어도 일면에 제공되는 보호층을 포함하는 세라믹 바디 및 상기 제1 및 제2 내부전극과 전기적으로 연결되며 상기 세라믹 바디의 양단에 형성되는 제1 및 제2 외부전극을 포함하며, 상기 세라믹 바디는 상기 제1 및 제2 내부전극과 각각 대향되도록 상기 제1 및 제2 외부전극으로부터 상기 액티브 영역의 길이 방향 마진부로 연장 배치된 복수의 제1 및 제2 더미 전극을 포함하고, 상기 액티브 영역의 폭 방향 마진부에는 단차 흡수층이 배치된 적층 세라믹 전자부품을 제공한다.
본 발명의 다른 실시형태는 복수의 유전체층과 그 일면에 제1 및 제2 내부전극이 교대로 배치되어 정전 용량 형성에 기여하는 액티브 영역과 상기 액티브 영역의 상하면 중 적어도 일면에 제공되는 보호층을 포함하는 세라믹 바디 및 상기 제1 및 제2 내부전극과 전기적으로 연결되며 상기 세라믹 바디의 양단에 형성되는 제1 및 제2 외부전극을 포함하며, 상기 세라믹 바디는 상기 제1 및 제2 내부전극과 각각 대향되도록 상기 제1 및 제2 외부전극으로부터 상기 액티브 영역의 길이 방향 마진부로 연장 배치된 복수의 제1 및 제2 더미 전극을 포함하고, 상기 액티브 영역의 폭 방향 마진부에는 적어도 하나 이상의 갭부가 배치되고, 상기 갭부에 인접한 제1 및 제2 내부전극은 상기 내부전극의 적층 방향에 있어서, 상기 갭부에서 멀어지는 방향으로 휘어진 적층 세라믹 전자부품을 제공한다.
본 발명의 다른 실시형태는 세라믹 그린시트를 마련하는 단계, 상기 세라믹 그린시트 상에 도전성 금속 페이스트를 이용하여 내부전극 패턴을 형성하는 단계, 상기 세라믹 그린시트의 폭 방향 마진부에 세라믹 부재를 형성하여 단차 흡수층을 형성하는 단계, 상기 내부전극 패턴 사이에 더미 패턴을 형성하는 단계, 상기 세라믹 그린시트를 적층하고, 상기 더미 패턴의 중앙부를 절단하여 복수의 유전체층과 그 일면에 제1 및 제2 내부전극이 교대로 배치되어 정전 용량 형성에 기여하는 액티브 영역과 상기 액티브 영역의 상하면 중 적어도 일면에 제공되는 보호층을 포함하는 세라믹 바디를 형성하는 단계 및 상기 제1 내부전극 및 제2 내부전극과 전기적으로 연결되는 제1 외부전극 및 제2 외부전극을 형성하는 단계를 포함하며, 상기 세라믹 바디는 상기 제1 및 제2 내부전극과 각각 대향되도록 상기 제1 및 제2 외부전극으로부터 상기 액티브 영역의 길이 방향 마진부로 연장 배치된 복수의 제1 및 제2 더미 전극을 포함하고, 상기 액티브 영역의 폭 방향 마진부에는 단차 흡수층이 배치된 적층 세라믹 전자부품 제조 방법을 제공한다.
본 발명에 따르면 정전 용량 형성에 기여하는 액티브 영역에 있어서, 폭 방향 마진부에 단차 흡수층이 배치되고, 길이 방향 마진부에 복수의 제1 및 제2 더미 전극을 배치함으로써, 단차 문제를 개선하여 내전압 특성이 향상된 고용량 적층 세라믹 전자부품을 구현할 수 있다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품을 개략적으로 나타내는 사시도이다.
도 2는 본 발명의 일 실시형태를 설명하기 위한 도 1의 A-A' 단면도이다.
도 3은 도 2의 P 영역을 확대한 확대도이다.
도 4는 본 발명의 일 실시형태를 설명하기 위한 도 1의 B-B' 단면도이다.
도 5는 본 발명의 일 실시형태를 설명하기 위한 도 1의 C-C' 단면도이다.
도 6은 도 1에 도시된 적층 세라믹 전자부품의 제조 공정 중 일 단계의 개략적인 평면도이다.
도 7은 도 1에 도시된 적층 세라믹 전자부품의 일부를 나타내는 개략적인 분해 사시도이다.
본 발명의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시 형태로 한정되는 것은 아니다. 또한, 본 발명의 실시 형태는 당업계에서 평균적인 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상 동일한 도면 부호로 표시되는 요소는 동일한 요소이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시형태에 따른 적층 세라믹 전자부품을 설명하되, 특히 적층 세라믹 커패시터로 설명하지만 이에 제한되는 것은 아니다.
도 1은 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터를 개략적으로 나타내는 사시도이고, 도 2는 도 1의 A-A' 단면도이다.
도 3은 도 2의 P 영역을 확대한 확대도이다.
도 1 및 도 2를 참조하면, 본 발명의 일 실시형태에 따른 적층 세라믹 커패시터(100)는 유전체층(111)과 제1 및 제2 내부전극(121, 122)이 교대로 적층된 세라믹 바디(110)와 상기 제1 및 제2 내부전극(121, 122)과 전기적으로 연결되며 상기 세라믹 바디(110)의 양단에 형성되는 제1 및 제2 외부전극(131, 132)을 포함한다.
본 발명의 일 실시 형태에 따르면, 적층 세라믹 커패시터의 '길이 방향'은 도 1의 'L' 방향, '폭 방향'은 'W' 방향, '두께 방향'은 'T' 방향으로 정의될 수 있다. 상기 '두께 방향'은 유전체층을 쌓아 올리는 방향 즉 '적층 방향'과 동일한 개념으로 사용할 수 있다.
상기 세라믹 바디(110)의 형상에 특별히 제한은 없지만, 일반적으로 육면체형상일 수 있다. 또한, 그 치수에 특별히 제한은 없으나, 예를 들면 0.6mm×0.3mm 크기일 수 있고, 1.0 ㎌ 이상의 고적층 및 고용량 적층 세라믹 커패시터일 수 있다.
본 발명의 일 실시형태에 따르면, 상기 유전체층(111)을 형성하는 원료는 티탄산바륨(BaTiO3) 분말일 수 있으나 이에 제한되는 것은 아니며, 이에 세라믹 첨가제, 유기 용제, 가소제, 결합제, 분산제 등이 첨가될 수 있다.
상기 제1 내부전극(121) 및 제2 내부전극(122)을 형성하는 재료는 구리(Cu), 니켈(Ni), 은(Ag) 및 은-팔라듐(Ag-Pd) 중 하나 이상의 물질로 이루어진 도전성 페이스트를 사용하여 형성될 수 있다.
제1 및 제2 외부전극(131,132)은 세라믹 바디(110)의 양 측면을 덮도록 형성될 수 있으며, 세라믹 바디(110)의 일면을 통해 노출된 제1 및 제2 내부전극(121, 122)과 접속되어 전기적으로 연결될 수 있다.
이러한 제1 및 제2 외부전극(121,122)은 세라믹 바디(110)의 양단에 도전성 페이스트를 도포하여 형성할 수 있으며, 상기 도전성 페이스트의 주요 성분으로는 구리(Cu)와 같은 금속 성분과, 글라스 및 유기재료 등을 포함할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 세라믹 바디(110)는 복수의 유전체층(111)과 그 일면에 제1 및 제2 내부전극(121, 122)이 교대로 배치되어 정전 용량 형성에 기여하는 액티브 영역(La)과 상기 액티브 영역(La)의 상하면 중 적어도 일면에 제공되는 보호층(Lc)을 포함한다.
상기 세라믹 바디(110)는 복수의 유전체층(111)이 두께 방향으로 적층되어 형성될 수 있다.
보다 구체적으로, 상기 세라믹 바디(110)는 도 2에 도시된 바와 같이 제1 및 제2 내부 전극(121, 122)과 교대로 적층되어 커패시터의 정전 용량 형성에 기여하는 액티브 영역(La)에 배치되는 유전체층과 상기 액티브 영역(La)의 상하면 중 적어도 일면에 제공되는 보호층(Lc)에 배치되는 유전체층을 포함할 수 있다.
상기 액티브 영역(La)에 배치되는 유전체층(111)의 1층의 두께는 적층 세라믹 커패시터의 용량 설계에 맞추어 임의로 변경할 수 있는데, 본 발명의 일 실시형태에서 소성 후 하나의 유전체층의 두께는 1.0㎛ 이하 일 수 있다.
상기 세라믹 바디(110)의 액티브 영역(La)에는 복수의 제1 및 제2 내부전극(121, 122)이 배치된다.
상기 제1 및 제2 내부 전극(121, 122)은 유전체층(111)을 형성하는 세라믹 그린시트 상에 형성되어 적층되고, 소결에 의하여 일 유전체층을 사이에 두고, 상기 세라믹 바디(110) 내부에 형성될 수 있다.
상기 내부 전극은 서로 다른 극성을 갖는 제1 내부 전극(121)과 제2 내부 전극(122)을 한 쌍으로 할 수 있으며, 액티브 영역(La)에 배치되는 유전체층(111)을 사이에 두고 적층 방향에 따라 대향 배치될 수 있다.
제1 및 제2 내부 전극(121, 122)의 말단은 세라믹 바디(110)의 길이 방향 일면으로 노출될 수 있다.
본 발명에서는 내부전극이 형성되지 않은 유전체층의 영역을 마진부라고 지칭하도록 한다.
도 2에 도시된 바와 같이 세라믹 커패시터의 폭 방향(W 방향)으로 형성된 마진부를 폭 방향 마진부(Mw)라 하고, 후술하는 바와 같이 도 4에 도시된 세라믹 커패시터의 길이 방향(L 방향)에 형성된 마진부를 길이 방향 마진부(ML)라 할 수 있다.
즉, 일 유전체층(111)은 길이 방향(L 방향)으로 제1 내부전극(121) 또는 제2 내부전극(122)이 형성되지 않은 길이 방향 마진부(ML)를 가질 수 있고, 폭 방향(W 방향)으로 제1 내부전극(121) 또는 제2 내부전극(122)이 형성되지 않은 폭 방향 마진부(Mw)를 가질 수 있다.
상기 제1 및 제2 내부 전극(121, 122)의 두께는 용도 등에 따라 적절히 결정할 수 있는데, 예를 들면, 1.0 ㎛이하 일 수 있다.
본 발명의 일 실시형태에 따르면, 상기 세라믹 바디(110)를 구성하는 유전체층은 당업계에서 일반적으로 사용되는 세라믹 분말을 포함할 수 있다. 이에 제한되는 것은 아니며, 예를 들면 BaTiO3계 세라믹 분말을 포함할 수 있다. BaTiO3계 세라믹 분말은 이에 제한되는 것은 아니며, 예를 들면, BaTiO3에 Ca, Zr 등이 일부 고용된 (Ba1 - xCax)TiO3, Ba(Ti1-yCay)O3, (Ba1 - xCax)(Ti1 - yZry)O3 또는 Ba(Ti1-yZry)O3 등이 있다. 상기 세라믹 분말의 평균 입경은 이에 제한되는 것은 아니나, 예를 들면, 0.8㎛이하 일 수 있고, 바람직하게는 0.05 내지 0.5㎛일 수 있다.
또한, 유전체층은 상기 세라믹 분말과 함께 전이금속 산화물 또는 탄화물, 희토류 원소 및 Mg, Al 등을 포함할 수 있다.
본 발명의 일 실시형태에 따르면 상기 액티브 영역(La)의 폭 방향 마진부에는 단차 흡수층(112)이 배치된다.
액티브 영역(La)의 폭 방향 마진부에 단차 흡수층(112)을 배치하는 방법은 특별히 제한되지 않으며, 제조 공정 단계에서 세라믹 그린시트 상에 도전성 금속 페이스트 페이스트를 도포한 후에 폭 방향으로 상기 페이스트가 도포되지 않은 영역인 마진부에 단차 흡수용 세라믹 재료를 도포하는 방법으로 수행될 수 있다.
혹은, 액티브 영역(La)의 폭 방향 마진부에 단차 흡수층(112)이 배치된 적어도 하나 이상의 별개의 유전체층을 삽입하여 수행될 수도 있다. 이 경우에는, 소성 후 제1 및 제2 내부 전극(121, 122)이 되는 도전성 금속 페이스트가 도포된 제1 세라믹 그린시트를 복수 매 적층하고 그 상부에, 양측 단부에 세라믹 부재를 형성하여 단차 흡수층이 형성된 제2 세라믹 그린시트를 적층함으로써 수행될 수 있다.
최근 적층되는 세라믹 그린시트의 수가 증가함에 따라, 세라믹 그린시트의 적층 공정과 압착 공정을 거치면서 제품의 신뢰성에 영향을 주는 문제점이 발생하고 있다.
즉, 세라믹 그린시트는 내부전극 형성부와 내부전극 비형성부인 마진부로 이루어지고 세라믹 그린시트가 적층된 후 소정의 압력이 인가되어 서로 압착될 경우, 내부전극 형성부와 내부전극 비형성부인 마진부의 단차가 심화되어 내전압 특성이 저하되는 문제가 있다.
그러나, 본 발명의 일 실시형태에 따르면 상기 액티브 영역(La)의 폭 방향 마진부에는 단차 흡수층(112)이 배치됨으로써, 단차 문제를 개선하여 내전압 특성이 향상된 고용량 적층 세라믹 전자부품을 구현할 수 있다.
특히, 액티브 영역(La)의 폭 방향 마진부에 단차 흡수층(112)이 배치된 적어도 하나 이상의 별개의 유전체층을 삽입함으로써, 단차 문제를 개선하여 내전압 특성이 향상된 고용량 적층 세라믹 전자부품을 구현할 수 있다.
즉, 정전 용량 형성에 기여하는 액티브 영역(La)은 제1 및 제2 내부 전극(121, 122)과 교대로 적층 배치되는 복수의 유전체층(111)과 별도로 내부 전극 비 형성부인 폭 방향 마진부(Mw)에 단차 흡수층(112)이 배치된 적어도 하나 이상의 별도의 유전체층(111)이 배치된 구조를 가질 수 있다.
도 2를 참조하면, 상기 단차 흡수층(112)은 상기 세라믹 바디의 폭 방향에 있어서, 상기 액티브 영역(La)의 마진부(Mw)에 해당하는 영역에 배치될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 단차 흡수층(112)의 두께(tb)는 상기 유전체층(111)의 두께(td)의 10배 내지 20배 보다 클 수 있다.
상기 단차 흡수층(112)의 두께(tb)를 상기 유전체층(111)의 두께(td)의 10배 내지 20배 크도록 형성함으로써, 내부전극이 적층됨으로 인해 발생하는 단차를 상쇄할 수 있으며, 내전압 특성을 개선할 수 있다.
예를 들어, 유전체층(111)의 두께(td)가 0.4 μm 인 경우, 상기 단차 흡수층(112)의 두께(tb)는 4 μm 내지 8 μm 일 수 있다.
본 발명의 일 실시형태에 따르면, 상기 제1 및 제2 내부전극(121, 122)의 적층 방향에 있어서, 제1 및 제2 내부전극(121, 122) 중 상기 단차 흡수층(112)에 인접한 두 내부전극의 단부는 인접한 단차 흡수층(112)에서 멀어지는 방향으로 휘어질 수 있다.
상기 단차 흡수층(112)에 인접한 두 내부전극의 단부가 인접한 단차 흡수층(112)에서 멀어지는 방향은 도 2 및 도 3에 도시된 바와 같이, 내부전극 혹은 유전체층의 적층 방향 즉, 세라믹 바디(110)의 두께 방향으로서, 단차 흡수층(112)에서 멀어지는 방향을 의미할 수 있다.
즉, 유전체층(111)의 두께 대비 10배 내지 20배 큰 두께의 단차 흡수층(112)이 세라믹 바디(110)의 폭 방향 마진부(Mw)에 배치됨으로써, 단차 흡수층(112)의 존재로 인해 압착 과정에서 단차 흡수층(112)에 인접한 두 내부전극의 단부는 휘어질 수 있다.
휘어지는 내부전극의 단부는 단차 흡수층(112)의 존재로 인해 인접한 단차 흡수층(112)에서 멀어지는 방향으로 휘어질 수 있다.
상기 단차 흡수층(112)에 인접한 두 내부전극(121, 122)의 단부의 휘어진 각도(θ)는 상기 유전체층(111)의 적층면을 기준으로 3도 내지 15도일 수 있다.
단부가 유전체층(111)의 적층면을 기준으로 3도 내지 15도 휘어진 내부전극은 상기 단차 흡수층(112)에 인접한 두 내부전극(121, 122) 전부일 수도 있으나, 이에 제한되는 것은 아니며 일부만 이를 만족할 수도 있다.
상기 단차 흡수층(112)에 인접한 두 내부전극(121, 122)의 단부가 유전체층(111)의 적층면을 기준으로 3도 내지 15도 휘어짐으로써, 내전압 특성이 우수함과 동시에 고용량 적층 세라믹 커패시터를 구현할 수 있다.
상기 단차 흡수층(112)에 인접한 두 내부전극(121, 122)의 단부가 유전체층(111)의 적층면을 기준으로 휘어진 각도가 3도 미만일 경우에는 용량이 감소하여 고용량 적층 세라믹 커패시터를 구현할 수 없다.
한편, 상기 단차 흡수층(112)에 인접한 두 내부전극(121, 122)의 단부가 유전체층(111)의 적층면을 기준으로 휘어진 각도가 15도를 초과하는 경우에는 내전압 특성이 하락할 수 있다.
본 발명의 일 실시형태에 따르면, 상기 단차 흡수층(112)에 인접한 두 내부전극(121, 122) 사이의 거리는 다른 두 내부 전극 사이의 거리보다 클 수 있다.
본 발명의 일 실시형태에서, 액티브 영역(La)의 폭 방향 마진부에 단차 흡수층(112)이 배치된 적어도 하나 이상의 별개의 유전체층을 삽입하여 단차 흡수층을 형성하는 경우 단차 흡수층(112)이 배치된 별개의 유전체층(111)이 2층 이상의 내부전극이 배치된 유전체층으로 구성된 하나의 유닛과 인접한 유닛 사이에 배치될 수 있다.
이로 인하여, 단차 흡수층(112)에 인접한 두 내부전극(121, 122) 사이에는 내부전극이 배치된 유전체층과 단차 흡수층이 배치된 별개의 유전체층이 배치되고, 다른 두 내부 전극 사이에는 내부전극이 배치된 유전체층만 배치된다.
따라서, 단차 흡수층(112)에 인접한 두 내부전극(121, 122) 사이의 거리는 다른 두 내부 전극 사이의 거리보다 크게 배치된다.
도 4는 본 발명의 일 실시형태를 설명하기 위한 도 1의 B-B' 단면도이다.
도 5는 본 발명의 일 실시형태를 설명하기 위한 도 1의 C-C' 단면도이다.
도 4 및 도 5를 참조하면, 상기 세라믹 바디(110)는 상기 액티브 영역(La)의 폭 방향 마진부(MW)에 단차 흡수층(112)이 배치됨과 동시에, 상기 제1 및 제2 내부전극(121, 122)과 각각 대향되도록 상기 제1 및 제2 외부전극(131, 132)으로부터 상기 액티브 영역(La)의 길이 방향 마진부(ML)로 연장 배치된 복수의 제1 및 제2 더미 전극(123, 124)을 포함한다.
상기 복수의 제1 및 제2 더미 전극(123, 124)은 상기 제1 및 제2 내부전극(121, 122)과 높이가 동일하거나 유사한 수준일 수 있다.
또한, 상기 복수의 제1 및 제2 더미 전극(123, 124)은 상기 제1 및 제2 내부전극(121, 122)과 이격되어 배치되므로 전기적으로 절연되어 있다.
본 발명의 일 실시형태에 따르면, 상기 세라믹 바디(110)가 제1 및 제2 내부전극(121, 122)과 각각 대향되도록 상기 제1 및 제2 외부전극(131, 132)으로부터 상기 액티브 영역(La)의 길이 방향 마진부(ML)로 연장 배치된 복수의 제1 및 제2 더미 전극(123, 124)을 포함함으로써, 내부전극에 의해 발생하는 단차가 해소될 수 있다.
상기 제1 및 제2 더미 전극(123, 124)은 상기 액티브 영역(La)의 내부에서 바람직하게 제1 및 제2 내부 전극(121, 122)과 동일한 수평면 상에 위치할 수 있다.
또한, 제1 및 제2 내부 전극(121, 122)과 동일한 방법으로 세라믹 그린시트 상에 소정의 두께로 도전성 금속을 포함하는 도전성 페이스트를 인쇄하여 형성할 수 있다.
이때, 상기 도전성 금속은 니켈(Ni), 구리(Cu), 팔라듐(Pd) 또는 이들의 합금일 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
상기 제1 및 제2 더미 전극(123, 124)은 유전체층(111) 상에 배치된 제1 및 제2 내부 전극(121, 122)이 노출되는 일면과 반대의 단면을 통해 번갈아 노출되어 제1 및 제2 외부 전극(131, 132)과 연결되도록 형성될 수 있다.
또한, 제1 및 제2 더미 전극(123, 124)의 길이(a)는 모두 동일하게 형성되거나 그 중 일부가 상이한 길이로 형성될 수 있다.
상기 제1 및 제2 더미 전극(123, 124)은 적층 세라믹 전자부품(100)의 길이 방향의 단차를 해소하여 디라미네이션의 발생을 억제하는 것으로서, 바람직하게 제1 또는 제2 더미 전극(123, 124)의 길이를 a로, 상기 액티브 영역의 길이 방향 마진부(ML)의 간격을 b로 규정할 때, 0.2 ≤ a/b ≤ 0.8의 범위를 만족할 수 있다.
상기 액티브 영역의 길이 방향 마진부(ML)의 간격(b) 대비 제1 또는 제2 더미 전극(123, 124)의 길이(a)의 비(a/b)가 0.2 ≤ a/b ≤ 0.8의 범위를 만족하도록 조절함으로써, 단차 문제를 해소하여 신뢰성이 우수한 적층 세라믹 전자부품을 구현할 수 있다.
a/b의 값이 0.2 미만이면 단차를 해소하는 역할이 부족하여 디라미네이션의 발생 억제 효과가 저하되어 디라미네이션이 발생할 수 있으며, a/b의 값이 0.8을 초과하는 경우 액티브 영역의 길이 방향 마진부(ML)에서 전극 미형성부의 단차가 급격하게 발생하여 신뢰성이 열화되는 문제가 있다.
본 발명의 다른 실시형태에 따른 적층 세라믹 전자부품은 복수의 유전체층(111)과 그 일면에 제1 및 제2 내부전극(121, 122)이 교대로 배치되어 정전 용량 형성에 기여하는 액티브 영역(La)과 상기 액티브 영역(La)의 상하면 중 적어도 일면에 제공되는 보호층(Lc)을 포함하는 세라믹 바디(110) 및 상기 제1 및 제2 내부전극(121, 122)과 전기적으로 연결되며 상기 세라믹 바디(110)의 양단에 형성되는 제1 및 제2 외부전극(131, 132)을 포함하며, 상기 세라믹 바디(110)는 상기 제1 및 제2 내부전극(121, 122)과 각각 대향되도록 상기 제1 및 제2 외부전극(131, 132)으로부터 상기 액티브 영역(La)의 길이 방향 마진부로 연장 배치된 복수의 제1 및 제2 더미 전극(123, 124)을 포함하고, 상기 액티브 영역(La)의 폭 방향 마진부(MW)에는 적어도 하나 이상의 갭부(112)가 배치되고, 상기 갭부(112)에 인접한 제1 및 제2 내부전극(121, 122)은 상기 내부전극의 적층 방향에 있어서, 상기 갭부(112)에서 멀어지는 방향으로 휘어진다.
상기 갭부(112)는 세라믹 바디의 폭 방향 마진부에 대응하는 세라믹 그린시트의 양측 단부에 세라믹 부재를 형성하여 단차 흡수층을 형성하고 복수의 세라믹 그린시트를 적층 및 압착, 소성할 경우에 단차 흡수층으로 인하여 세라믹 바디의 폭 방향 마진부에 형성되는 부분으로 정의될 수 있다.
또한, 세라믹 바디의 폭 방향 마진부에 단차 흡수층이 배치되기 때문에, 단차 흡수층에 인접한 두 내부전극 패턴의 단부는 휘어질 수 있다.
이로 인하여, 소성 후 휘어진 두 내부 전극의 단부 근처로서 세라믹 바디(110)의 마진부(Mw)에 갭부(112)가 배치될 수 있다.
또한, 소성 후 갭부(112)에 인접한 두 내부전극(121, 122) 사이의 거리는 다른 두 내부 전극 사이의 거리보다 크다.
또한, 소성 후 세라믹 바디(110)의 폭 방향 마진부(Mw)에는 휘어진 두 내부 전극의 단부 근처에 갭부(112)가 배치되기 때문에, 갭부(112)에 인접한 두 내부전극(121, 122)의 단부 사이의 거리는 다른 두 내부 전극의 단부 사이의 거리보다 크다.
상기 갭부(112)에 인접한 두 내부전극(121, 122)과 다른 두 내부 전극 사이의 거리 차이는 중앙부보다 단부에서 더 큰 특징을 갖는다.
상기의 특징은 소성 후 세라믹 바디(110)의 폭 방향 마진부(Mw)에는 휘어진 두 내부 전극의 단부 근처에 갭부(112)가 배치되기 때문이다.
그 외 특징은 상술한 본 발명의 일 실시형태에 따른 적층 세라믹 전자부품의 특징과 동일하므로 여기서는 생략하도록 한다.
도 6은 도 1에 도시된 적층 세라믹 전자부품의 제조 공정 중 일 단계의 개략적인 평면도이다.
도 7은 도 1에 도시된 적층 세라믹 전자부품의 일부를 나타내는 개략적인 분해 사시도이다.
도 6 및 도 7을 참조하면, 본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터의 제조방법은 세라믹 그린시트를 마련하는 단계, 상기 세라믹 그린시트 상에 도전성 금속 페이스트를 이용하여 내부전극 패턴을 형성하는 단계, 상기 세라믹 그린시트의 폭 방향 마진부에 세라믹 부재를 형성하여 단차 흡수층을 형성하는 단계, 상기 내부전극 패턴 사이에 더미 패턴을 형성하는 단계, 상기 세라믹 그린시트를 적층하고, 상기 더미 패턴의 중앙부를 절단하여 복수의 유전체층과 그 일면에 제1 및 제2 내부전극이 교대로 배치되어 정전 용량 형성에 기여하는 액티브 영역과 상기 액티브 영역의 상하면 중 적어도 일면에 제공되는 보호층을 포함하는 세라믹 바디를 형성하는 단계 및 상기 제1 내부전극 및 제2 내부전극과 전기적으로 연결되는 제1 외부전극 및 제2 외부전극을 형성하는 단계를 포함한다.
또한, 상기의 제조방법에 의해 제조된 적층 세라믹 전자부품에 있어서, 상기 세라믹 바디는 상기 제1 및 제2 내부전극과 각각 대향되도록 상기 제1 및 제2 외부전극으로부터 상기 액티브 영역의 길이 방향 마진부로 연장 배치된 복수의 제1 및 제2 더미 전극을 포함하고, 상기 액티브 영역의 폭 방향 마진부에는 단차 흡수층이 배치된다.
본 발명의 다른 실시형태에 따른 적층 세라믹 커패시터의 제조방법은 우선 세라믹 그린시트를 마련한다.
세라믹 그린시트는 일반적인 적층 세라믹 커패시터에서 사용되는 세라믹 그린시트와 동일하며, 세라믹 분말, 바인더, 용제를 혼합하여 슬러리를 제조하고, 상기 슬러리를 닥터 블레이드 법으로 수 ㎛의 두께를 갖는 시트(sheet)형으로 제작할 수 있다.
상기 슬러리는 세라믹 바디의 액티브 영역의 일부 유전체층과 보호층을 구성하는 유전체층을 형성하는 세라믹 그린시트용 슬러리이다.
한편, 다른 방법으로 상기 세라믹 그린시트와 동일하되, 양측 단부에 세라믹 부재(22)를 형성하여 단차 흡수층이 형성되도록 다른 세라믹 그린시트를 추가로 마련할 수도 있다.
상기 세라믹 부재(22)는 상기 세라믹 그린시트와 같이 세라믹 분말, 바인더, 용제를 혼합한 슬러리 형태일 수 있으나, 상기 세라믹 그린시트를 형성하는 슬러리와 바인더 및 용제의 함량에 있어서 차이가 있다.
다음으로, 상기 세라믹 그린시트 상에 도전성 금속 페이스트를 도포하여 내부전극 패턴을 형성한다.
상기 내부전극 패턴은 스크린 인쇄법 또는 그라비아 인쇄법에 의하여 형성될 수 있다.
다음으로, 상기 세라믹 그린시트의 폭 방향 마진부에 세라믹 부재를 형성하여 단차 흡수층을 형성한다.
상기 세라믹 그린시트의 폭 방향 마진부에 세라믹 부재를 형성하는 방법은 특별히 제한되는 것은 아니며, 예를 들어 인쇄법에 의해 수행될 수도 있으며, 펀칭에 의해 형성할 수도 있다.
그리고, 상기 내부전극 패턴 사이에 더미 패턴(120)을 형성한다.
상기 더미 패턴(120)은 적층 세라믹 전자부품의 제작 후 제1 및 제2 더미 전극(123, 124)이 된다.
다음으로, 상기 세라믹 그린시트를 적층하고, 상기 더미 패턴(120)의 중앙부를 절단하여 소성함으로써, 복수의 유전체층과 그 일면에 제1 및 제2 내부전극이 교대로 배치되어 정전 용량 형성에 기여하는 액티브 영역과 상기 액티브 영역의 상하면 중 적어도 일면에 제공되는 보호층을 포함하는 세라믹 바디를 형성한다.
다음으로, 세라믹 바디의 양단을 덮으며, 세라믹 바디의 측면으로 노출된 제1 및 제2 내부전극과 전기적으로 연결되도록 제1 및 제2 외부전극을 형성한다.
이 후, 외부 전극의 표면에 니켈, 주석 등의 도금 처리를 할 수 있다.
하기 표 1은 제1 및 제2 내부전극의 적층 방향에 있어서, 상기 제1 및 제2 내부전극의 단부의 휘어진 각도에 따른 적층 세라믹 커패시터의 정전 용량과 내전압 특성을 비교한 표이다.
시료 No. 휨각도(도) 정전 용량 내전압 특성
1* 1 × ◎
2* 2 × ◎
3* 3 × ◎
4 4 ○ ◎
5 6 ○ ◎
6 7 ○ ○
7 8 ○ ○
8 9 ◎ ○
9 10 ◎ ○
10 11 ◎ ○
11 13 ◎ ○
12 14 ◎ ○
13* 15 ◎ ×
14* 18 ◎ ×
* : 비교예
상기 표 1에서 정전 용량은 목표 정전 용량을 10% 이상 초과하는 경우 아주 양호(◎), 0.0% 내지 10% 인 경우 양호(○), 목표 정전 용량 미만의 경우에는 불량(×)으로 판정하였다.
내전압 특성의 경우, 목표 내전압을 10% 이상 초과하는 경우 아주 양호(◎), 0.0% 내지 10% 인 경우 양호(○), 목표 정전 용량 미만의 경우에는 불량(×)으로 판정하였다.
상기 표 1을 참조하면, 제1 및 제2 내부전극의 단부의 휘어진 각도(θ)가 3도 내지 15도의 범위 내에 있는 경우 고용량이며, 내전압 특성이 우수하여 신뢰성이 개선됨을 알 수 있다.
반면, 시료 1 내지 3의 경우에는 제1 및 제2 내부전극의 단부의 휘어진 각도(θ)가 3도 미만의 경우로서 정전 용량이 감소하는 문제가 있으며, 시료 13 및 14의 경우에는 제1 및 제2 내부전극의 단부의 휘어진 각도(θ)가 15도를 초과하는 경우로서, 내전압 특성이 저하되는 문제가 있다.
이상에서 본 발명이 구체적인 구성요소 등과 같은 특정 사항들과 한정된 실시예 및 도면에 의해 설명되었으나, 이는 본 발명의 보다 전반적인 이해를 돕기 위해서 제공된 것일 뿐, 본 발명이 상기 실시예들에 한정되는 것은 아니며, 본 발명이 속하는 기술분야에서 통상적인 지식을 가진 자라면 이러한 기재로부터 다양한 수정 및 변형을 꾀할 수 있다.
따라서, 본 발명의 사상은 상기 설명된 실시예에 국한되어 정해져서는 아니 되며, 후술하는 특허청구범위뿐만 아니라 이 특허청구범위와 균등하게 또는 등가적으로 변형된 모든 것들은 본 발명의 사상의 범주에 속한다고 할 것이다.
100: 적층 세라믹 커패시터
110: 세라믹 바디 111: 유전체층
112: 단차 흡수층, 갭부
121, 122: 제1 및 제2 내부전극
123, 124: 제1 및 제2 더미전극
131, 132: 제1 및 제2 외부전극

Claims (21)

  1. 복수의 유전체층과 그 일면에 제1 및 제2 내부전극이 교대로 배치되어 정전 용량 형성에 기여하는 액티브 영역과 상기 액티브 영역의 상하면 중 적어도 일면에 제공되는 보호층을 포함하는 세라믹 바디; 및
    상기 제1 및 제2 내부전극과 전기적으로 연결되며 상기 세라믹 바디의 양단에 형성되는 제1 및 제2 외부전극;을 포함하며,
    상기 세라믹 바디는 상기 제1 및 제2 내부전극과 각각 대향되도록 상기 제1 및 제2 외부전극으로부터 상기 액티브 영역의 길이 방향 마진부로 연장 배치된 복수의 제1 및 제2 더미 전극을 포함하고,
    상기 액티브 영역의 폭 방향 마진부에는 단차 흡수층이 배치된 적층 세라믹 전자부품.
  2. 제1항에 있어서,
    상기 단차 흡수층은 상기 유전체층의 두께의 10배 내지 20배 큰 두께를 갖는 적층 세라믹 전자부품.
  3. 제1항에 있어서,
    상기 제1 및 제2 내부전극의 적층 방향에 있어서, 제1 및 제2 내부전극 중 상기 단차 흡수층에 인접한 두 내부전극의 단부는 인접한 단차 흡수층에서 멀어지는 방향으로 휘어진 적층 세라믹 전자부품.
  4. 제3항에 있어서,
    상기 제1 및 제2 내부전극의 단부의 휘어진 각도는 상기 유전체층의 적층면을 기준으로 3도 내지 15도인 적층 세라믹 전자부품.
  5. 제1항에 있어서,
    상기 단차 흡수층에 인접한 두 내부전극 사이의 거리는 다른 두 내부전극 사이의 거리보다 큰 적층 세라믹 전자부품.
  6. 제1항에 있어서,
    상기 제1 또는 제2 더미 전극의 길이를 a로, 상기 액티브 영역의 길이 방향 마진부의 간격을 b로 규정할 때,
    0.2 ≤ a/b ≤ 0.8의 범위를 만족하는 적층 세라믹 전자부품.
  7. 복수의 유전체층과 그 일면에 제1 및 제2 내부전극이 교대로 배치되어 정전 용량 형성에 기여하는 액티브 영역과 상기 액티브 영역의 상하면 중 적어도 일면에 제공되는 보호층을 포함하는 세라믹 바디; 및
    상기 제1 및 제2 내부전극과 전기적으로 연결되며 상기 세라믹 바디의 양단에 형성되는 제1 및 제2 외부전극;을 포함하며,
    상기 세라믹 바디는 상기 제1 및 제2 내부전극과 각각 대향되도록 상기 제1 및 제2 외부전극으로부터 상기 액티브 영역의 길이 방향 마진부로 연장 배치된 복수의 제1 및 제2 더미 전극을 포함하고,
    상기 액티브 영역의 폭 방향 마진부에는 적어도 하나 이상의 갭부가 배치되고, 상기 갭부에 인접한 제1 및 제2 내부전극은 상기 내부전극의 적층 방향에 있어서, 상기 갭부에서 멀어지는 방향으로 휘어진 적층 세라믹 전자부품.
  8. 제7항에 있어서,
    상기 갭부는 상기 유전체층의 두께의 10배 내지 20배 큰 두께를 갖는 적층 세라믹 전자부품.
  9. 제7항에 있어서,
    상기 제1 및 제2 내부전극의 적층 방향에 있어서, 상기 갭부에 인접한 두 내부전극 사이의 거리는 다른 두 내부전극 사이의 거리보다 큰 적층 세라믹 전자부품.
  10. 제7항에 있어서,
    상기 갭부에 인접한 제1 및 제2 내부전극의 단부의 휘어진 각도는 상기 유전체층의 적층면을 기준으로 3도 내지 15도인 적층 세라믹 전자부품.
  11. 제7항에 있어서,
    상기 제1 또는 제2 더미 전극의 길이를 a로, 상기 액티브 영역의 길이 방향 마진부의 간격을 b로 규정할 때,
    0.2 ≤ a/b ≤ 0.8의 범위를 만족하는 적층 세라믹 전자부품.
  12. 세라믹 그린시트를 마련하는 단계;
    상기 세라믹 그린시트 상에 도전성 금속 페이스트를 이용하여 내부전극 패턴을 형성하는 단계;
    상기 세라믹 그린시트의 폭 방향 마진부에 세라믹 부재를 형성하여 단차 흡수층을 형성하는 단계;
    상기 내부전극 패턴 사이에 더미 패턴을 형성하는 단계;
    상기 세라믹 그린시트를 적층하고, 상기 더미 패턴의 중앙부를 절단하여 복수의 유전체층과 그 일면에 제1 및 제2 내부전극이 교대로 배치되어 정전 용량 형성에 기여하는 액티브 영역과 상기 액티브 영역의 상하면 중 적어도 일면에 제공되는 보호층을 포함하는 세라믹 바디를 형성하는 단계; 및
    상기 제1 내부전극 및 제2 내부전극과 전기적으로 연결되는 제1 외부전극 및 제2 외부전극을 형성하는 단계;를 포함하며,
    상기 세라믹 바디는 상기 제1 및 제2 내부전극과 각각 대향되도록 상기 제1 및 제2 외부전극으로부터 상기 액티브 영역의 길이 방향 마진부로 연장 배치된 복수의 제1 및 제2 더미 전극을 포함하고, 상기 액티브 영역의 폭 방향 마진부에는 단차 흡수층이 배치된 적층 세라믹 전자부품 제조 방법.
  13. 제12항에 있어서,
    상기 단차 흡수층은 상기 유전체층의 두께의 10배 내지 20배 큰 두께를 갖는 적층 세라믹 전자부품 제조 방법.
  14. 제12항에 있어서,
    상기 제1 및 제2 내부전극의 적층 방향에 있어서, 제1 및 제2 내부전극 중 상기 단차 흡수층에 인접한 두 내부전극의 단부는 인접한 단차 흡수층에서 멀어지는 방향으로 휘어진 적층 세라믹 전자부품 제조 방법.
  15. 제14항에 있어서,
    상기 제1 및 제2 내부전극의 단부의 휘어진 각도는 상기 유전체층의 적층면을 기준으로 3도 내지 15도인 적층 세라믹 전자부품 제조 방법.
  16. 제12항에 있어서,
    상기 제1 또는 제2 더미 전극의 길이를 a로, 상기 액티브 영역의 길이 방향 마진부의 간격을 b로 규정할 때,
    0.2 ≤ a/b ≤ 0.8의 범위를 만족하는 적층 세라믹 전자부품 제조 방법.
  17. 제12항에 있어서,
    상기 세라믹 그린시트의 폭 방향 마진부에 세라믹 부재를 형성하는 방법은 인쇄법 또는 펀칭법에 의해 수행되는 적층 세라믹 전자부품 제조 방법.
  18. 복수의 유전체층과 그 일면에 제1 및 제2 내부전극이 교대로 배치되어 정전 용량 형성에 기여하는 액티브 영역과 상기 액티브 영역의 상하면 중 적어도 일면에 제공되는 보호층을 포함하는 세라믹 바디; 및
    상기 제1 및 제2 내부전극과 전기적으로 연결되며 상기 세라믹 바디의 양단에 형성되는 제1 및 제2 외부전극;을 포함하며,
    상기 세라믹 바디는 상기 제1 및 제2 내부전극과 각각 대향되도록 상기 제1 및 제2 외부전극으로부터 상기 액티브 영역의 길이 방향 마진부로 연장 배치된 복수의 제1 및 제2 더미 전극을 포함하고,
    상기 제1 및 제2 내부전극의 적층 방향에 있어서, 상기 갭부에 인접한 두 내부전극 사이의 거리는 다른 두 내부전극 사이의 거리보다 큰 적층 세라믹 전자부품.
  19. 제18항에 있어서,
    상기 갭부는 상기 유전체층의 두께의 10배 내지 20배 큰 두께를 갖는 적층 세라믹 전자부품.
  20. 제18항에 있어서,
    상기 갭부에 인접한 제1 및 제2 내부전극의 단부의 휘어진 각도는 상기 유전체층의 적층면을 기준으로 3도 내지 15도인 적층 세라믹 전자부품.
  21. 제18항에 있어서,
    상기 제1 또는 제2 더미 전극의 길이를 a로, 상기 액티브 영역의 길이 방향 마진부의 간격을 b로 규정할 때,
    0.2 ≤ a/b ≤ 0.8의 범위를 만족하는 적층 세라믹 전자부품.
KR1020160020638A 2016-02-22 2016-02-22 적층 세라믹 전자부품 및 그 제조 방법 KR102437801B1 (ko)

Priority Applications (7)

Application Number Priority Date Filing Date Title
KR1020160020638A KR102437801B1 (ko) 2016-02-22 2016-02-22 적층 세라믹 전자부품 및 그 제조 방법
US15/343,304 US10256043B2 (en) 2016-02-22 2016-11-04 Multilayer ceramic electronic component and method of manufacturing the same
JP2016217991A JP6852253B2 (ja) 2016-02-22 2016-11-08 積層セラミック電子部品及びその製造方法
CN201910567103.9A CN110164688B (zh) 2016-02-22 2016-11-25 多层陶瓷电子组件及其制造方法
CN201910566734.9A CN110164687B (zh) 2016-02-22 2016-11-25 多层陶瓷电子组件
CN201611060575.8A CN107103996B (zh) 2016-02-22 2016-11-25 多层陶瓷电子组件及其制造方法
KR1020220090535A KR102527706B1 (ko) 2016-02-22 2022-07-21 적층 세라믹 전자부품 및 그 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020160020638A KR102437801B1 (ko) 2016-02-22 2016-02-22 적층 세라믹 전자부품 및 그 제조 방법

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020220090535A Division KR102527706B1 (ko) 2016-02-22 2022-07-21 적층 세라믹 전자부품 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20170098560A true KR20170098560A (ko) 2017-08-30
KR102437801B1 KR102437801B1 (ko) 2022-08-30

Family

ID=59630152

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020160020638A KR102437801B1 (ko) 2016-02-22 2016-02-22 적층 세라믹 전자부품 및 그 제조 방법
KR1020220090535A KR102527706B1 (ko) 2016-02-22 2022-07-21 적층 세라믹 전자부품 및 그 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020220090535A KR102527706B1 (ko) 2016-02-22 2022-07-21 적층 세라믹 전자부품 및 그 제조 방법

Country Status (4)

Country Link
US (1) US10256043B2 (ko)
JP (1) JP6852253B2 (ko)
KR (2) KR102437801B1 (ko)
CN (3) CN110164688B (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190076334A (ko) 2017-12-22 2019-07-02 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
US11348727B2 (en) 2019-07-24 2022-05-31 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101762032B1 (ko) 2015-11-27 2017-07-26 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법
KR102437801B1 (ko) * 2016-02-22 2022-08-30 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법
KR20190059008A (ko) * 2017-11-22 2019-05-30 삼성전기주식회사 적층 세라믹 커패시터
KR20190121202A (ko) * 2018-10-10 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품
JP7338961B2 (ja) * 2018-11-08 2023-09-05 太陽誘電株式会社 セラミック電子部品およびその製造方法
KR20190121217A (ko) * 2018-11-13 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품
KR102620518B1 (ko) * 2019-04-17 2024-01-03 삼성전기주식회사 적층 세라믹 전자부품
KR102620520B1 (ko) * 2019-06-26 2024-01-03 삼성전기주식회사 적층 세라믹 전자부품
CN112242245A (zh) * 2019-07-16 2021-01-19 太阳诱电株式会社 层叠陶瓷电子部件和层叠陶瓷电子部件的制造方法
KR20190116137A (ko) * 2019-07-17 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20210009627A (ko) * 2019-07-17 2021-01-27 삼성전기주식회사 적층 세라믹 전자 부품
KR20190116138A (ko) * 2019-07-18 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
JP2021040100A (ja) * 2019-09-05 2021-03-11 株式会社村田製作所 積層セラミックコンデンサ
KR20190116176A (ko) 2019-09-19 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품
JP2021089940A (ja) 2019-12-03 2021-06-10 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7453888B2 (ja) * 2020-09-16 2024-03-21 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP2023006562A (ja) * 2021-06-30 2023-01-18 太陽誘電株式会社 セラミック電子部品およびセラミック電子部品の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745473A (ja) * 1993-05-24 1995-02-14 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサの製造方法
JP2006128282A (ja) * 2004-10-27 2006-05-18 Kyocera Corp 積層型電子部品およびその製法
JP2008016706A (ja) 2006-07-07 2008-01-24 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02100306A (ja) * 1988-10-07 1990-04-12 Murata Mfg Co Ltd 積層電子部品の製造方法
JP3644800B2 (ja) * 1997-08-07 2005-05-11 株式会社村田製作所 積層セラミック電子部品の製造方法
US20010016252A1 (en) * 2000-02-09 2001-08-23 Murata Manufacturing Co., Ltd. Conductive paste and ceramic electronic device using the same
JP4000050B2 (ja) * 2002-11-12 2007-10-31 京セラ株式会社 セラミック積層体の製法
JP2004179527A (ja) * 2002-11-28 2004-06-24 Kyocera Corp セラミック積層体の製法
JP2006253371A (ja) 2005-03-10 2006-09-21 Tdk Corp 多端子型積層コンデンサ及びその製造方法
JP2006278566A (ja) * 2005-03-28 2006-10-12 Tdk Corp 積層電子部品及びその製造方法
JP4784264B2 (ja) * 2005-10-31 2011-10-05 Ｔｄｋ株式会社 積層型電子部品の製造方法
JP5439954B2 (ja) * 2009-06-01 2014-03-12 株式会社村田製作所 積層型電子部品およびその製造方法
KR101141402B1 (ko) 2011-03-09 2012-05-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조방법
KR101922863B1 (ko) * 2011-05-31 2018-11-28 삼성전기 주식회사 적층형 세라믹 전자부품 및 그 제조방법
KR101952845B1 (ko) * 2011-12-22 2019-02-28 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법
KR101444534B1 (ko) 2012-09-27 2014-09-24 삼성전기주식회사 적층 세라믹 전자 부품
KR102067173B1 (ko) 2013-02-25 2020-01-15 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102061502B1 (ko) * 2013-03-19 2020-01-02 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101462769B1 (ko) 2013-03-28 2014-11-20 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 전자부품이 실장된 회로기판
KR101525666B1 (ko) * 2013-07-11 2015-06-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
CN106663536B (zh) * 2014-07-02 2019-01-01 株式会社村田制作所 层叠型电子元器件的制造方法
KR101762032B1 (ko) 2015-11-27 2017-07-26 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법
KR102437801B1 (ko) * 2016-02-22 2022-08-30 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745473A (ja) * 1993-05-24 1995-02-14 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサの製造方法
JP2006128282A (ja) * 2004-10-27 2006-05-18 Kyocera Corp 積層型電子部品およびその製法
JP2008016706A (ja) 2006-07-07 2008-01-24 Murata Mfg Co Ltd 積層セラミックコンデンサおよびその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190076334A (ko) 2017-12-22 2019-07-02 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
US10553361B2 (en) 2017-12-22 2020-02-04 Samsung Electro-Mechanics Co., Ltd. Multilayer capacitor, method of manufacturing the same, and board having the same
US11348727B2 (en) 2019-07-24 2022-05-31 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
US11527358B2 (en) 2019-07-24 2022-12-13 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
US11670451B2 (en) 2019-07-24 2023-06-06 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor
US11961673B2 (en) 2019-07-24 2024-04-16 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic capacitor

Also Published As

Publication number Publication date
CN110164688A (zh) 2019-08-23
US10256043B2 (en) 2019-04-09
US20170243695A1 (en) 2017-08-24
CN110164687B (zh) 2021-08-06
JP6852253B2 (ja) 2021-03-31
CN107103996B (zh) 2019-12-10
CN110164688B (zh) 2022-02-01
CN110164687A (zh) 2019-08-23
KR20220106943A (ko) 2022-08-01
JP2017152674A (ja) 2017-08-31
KR102527706B1 (ko) 2023-05-02
CN107103996A (zh) 2017-08-29
KR102437801B1 (ko) 2022-08-30

Similar Documents

Publication Publication Date Title
KR102527706B1 (ko) 적층 세라믹 전자부품 및 그 제조 방법
KR101762032B1 (ko) 적층 세라믹 전자부품 및 그 제조 방법
KR101514512B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101565640B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101681358B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101843182B1 (ko) 적층 세라믹 전자부품
KR20140040547A (ko) 적층 세라믹 커패시터 및 그 제조방법
JP2014165489A (ja) 積層セラミックキャパシタ及びその製造方法
JP2014003328A (ja) 積層セラミックコンデンサ及びその製造方法
KR102543977B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR102283078B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR102495669B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR102076152B1 (ko) 적층 세라믹 커패시터 및 적층 세라믹 커패시터 실장 기판
KR102551219B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR102620526B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR20230040972A (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR20190121141A (ko) 적층 세라믹 커패시터 및 그 제조 방법
US8879237B2 (en) Multilayer ceramic electronic component and method of manufacturing the same
JP7248363B2 (ja) 積層セラミックキャパシタ及びその製造方法
KR101565725B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR20140120110A (ko) 적층 세라믹 커패시터, 그 제조방법 및 전자부품이 실장된 회로기판
KR20150033302A (ko) 적층 세라믹 전자부품
KR20170088794A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR101963259B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
KR20190121159A (ko) 적층 세라믹 커패시터 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant