JP2021089940A - セラミック電子部品およびその製造方法 - Google Patents

セラミック電子部品およびその製造方法 Download PDF

Info

Publication number
JP2021089940A
JP2021089940A JP2019218826A JP2019218826A JP2021089940A JP 2021089940 A JP2021089940 A JP 2021089940A JP 2019218826 A JP2019218826 A JP 2019218826A JP 2019218826 A JP2019218826 A JP 2019218826A JP 2021089940 A JP2021089940 A JP 2021089940A
Authority
JP
Japan
Prior art keywords
internal electrode
laminated
ceramic
electronic component
ceramic electronic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2019218826A
Other languages
English (en)
Inventor
慎 西浦
Shin Nishiura
慎 西浦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2019218826A priority Critical patent/JP2021089940A/ja
Priority to US16/953,962 priority patent/US11626249B2/en
Publication of JP2021089940A publication Critical patent/JP2021089940A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/30Stacked capacitors
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/46Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates
    • C04B35/462Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates
    • C04B35/465Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates
    • C04B35/468Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates based on barium titanates
    • C04B35/4682Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on titanium oxides or titanates based on titanates based on alkaline earth metal titanates based on barium titanates based on BaTiO3 perovskite phase
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/626Preparing or treating the powders individually or as batches ; preparing or treating macroscopic reinforcing agents for ceramic products, e.g. fibres; mechanical aspects section B
    • C04B35/62605Treating the starting powders individually or as mixtures
    • C04B35/62645Thermal treatment of powders or mixtures thereof other than sintering
    • C04B35/62675Thermal treatment of powders or mixtures thereof other than sintering characterised by the treatment temperature
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/656Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes characterised by specific heating conditions during heat treatment
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/658Atmosphere during thermal treatment
    • C04B2235/6583Oxygen containing atmosphere, e.g. with changing oxygen pressures
    • C04B2235/6584Oxygen containing atmosphere, e.g. with changing oxygen pressures at an oxygen percentage below that of air
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/018Dielectrics
    • H01G4/06Solid dielectrics
    • H01G4/08Inorganic dielectrics
    • H01G4/12Ceramic dielectrics
    • H01G4/1209Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates

Abstract

【課題】信頼性低下を抑制しつつデラミネーションを抑制することができるセラミック電子部品およびその製造方法を提供する。【解決手段】セラミック電子部品は、セラミックを主成分とする複数の誘電体層11と、複数の第1、第2内部電極層12a、12bと、が積層され、積層された複数の内部電極層が対向する2端面の少なくとも一方に露出するように形成され、略直方体形状を有する積層チップを備える。積層チップの積層方向の略同一箇所において、各誘電体層が積層方向のいずれか一方に凸となる褶曲部が形成され、褶曲部において、2層以上の内部電極層に、2端面が対向する第1方向及び内部電極層の平面内において第1方向と直交する第2方向において欠損する貫通孔18が、2層以上の内部電極層に形成されている。【選択図】図6

Description

本発明は、セラミック電子部品およびその製造方法に関する。
スマートフォンなどの電子機器の小型化を実現するために、積層セラミックコンデンサなどのセラミック電子部品が用いられている。電子機器にはさらなる小型化が求められているため、セラミック電子部品には小型大容量化が求められている。小型大容量化を満たすため、誘電体層および内部電極層を薄層化することが考えられる。しかしながら、薄層化に伴ってデラミネーションが発生するおそれがある。そこで、内部電極層に開口部を設ける技術が開示されている(例えば、特許文献1〜3参照)。
特開2018−121025号公報 特開2005−85823号公報 特開2001−217137号公報
しかしながら、上記技術では、積層方向の構造が不均一となるため、内部応力のバランスが崩れて一部に応力が集中し、セラミック電子部品の信頼性が低下するおそれがある。
本発明は、上記課題に鑑みなされたものであり、信頼性低下を抑制しつつデラミネーションを抑制することができるセラミック電子部品およびその製造方法を提供することを目的とする。
本発明に係るセラミック電子部品は、セラミックを主成分とする複数の誘電体層と、複数の内部電極層と、が積層され、積層された複数の前記内部電極層が対向する2端面の少なくとも一方に露出するように形成され、略直方体形状を有する積層チップを備え、前記積層チップの積層方向の略同一箇所において各誘電体層が積層方向のいずれか一方に凸となる褶曲部が形成され、前記褶曲部において、2層以上の前記内部電極層に、前記2端面が対向する第1方向、および前記内部電極層の平面内において前記第1方向と直交する第2方向において欠損する貫通孔が、2層以上の内部電極層に形成されていることを特徴とする。
上記セラミック電子部品において、前記褶曲部の凸側先端方向に向かって、各誘電体層の褶曲が緩くなるように、各誘電体層が褶曲していてもよい。
上記セラミック電子部品における前記第1方向および前記第2方向において、前記貫通孔を挟んで前記褶曲部がなす角度は、120°未満としてもよい。
上記セラミック電子部品において、前記褶曲部は、前記積層チップにおいて、1/6の厚さ以上、1/4の厚さ以下の範囲で形成されていてもよい。
上記セラミック電子部品において、前記褶曲部は、前記積層チップの積層方向の両端の1/5の厚さ範囲の少なくとも一部に形成されていてもよい。
上記セラミック電子部品において、前記褶曲部は、前記積層チップを積層方向の上面または下面から見た場合に、外周部の1/5の幅の範囲内に形成されていてもよい。
上記セラミック電子部品において、前記褶曲部は、前記積層チップにおいて、前記第1方向に5等分した場合に、両端の1/5の幅の範囲内の少なくとも一部に形成されていてもよい。
上記セラミック電子部品において、前記褶曲部は、前記積層チップを積層方向において5等分した場合に、中央の3/5の厚さ範囲内の少なくとも一部に形成されていてもよい。
本発明に係るセラミック電子部品の製造方法は、主成分セラミック粒子を含むグリーンシート上に、金属導電ペーストのパターンを印刷する第1工程と、前記第1工程によって得られた積層単位を複数積層してセラミック積層体を得る第2工程と、前記第2工程で得られたセラミック積層体に対して、積層方向に圧着する第3工程と、前記第3工程で得られたセラミック積層体を焼成する第4工程と、を含み、前記第1工程において複数の前記積層単位の前記パターンの所定位置にピンホールを形成しておくことで、前記第3工程において、積層方向の同一箇所に、2つ以上の前記積層単位に積層方向のいずれか一方に凸となる褶曲部を形成することを特徴とする。
上記セラミック電子部品の製造方法における前記第2工程において、前記積層単位を、前記パターンの配置位置がずれるように複数積層してセラミック積層体を得て、前記パターンを前記セラミック積層体の2端面の少なくとも一方に露出させることで、積層方向の同一箇所に、1層おきに前記ピンホールを位置させてもよい。
本発明によれば、信頼性低下を抑制しつつデラミネーションを抑制することができるセラミック電子部品およびその製造方法を提供することができる。
積層セラミックコンデンサの部分断面斜視図である。 図1のA−A線断面図である。 図1のB−B線断面図である。 (a)はサイドマージン領域の断面の拡大図であり、(b)はエンドマージン領域の断面の拡大図である。 内部電極層の平面図である。 (a)および(b)は容量領域において誘電体層と内部電極層との積層構造の一部を例示する断面図である。 (a)は貫通孔の詳細を例示する断面図であり、(b)は貫通孔を挟んで褶曲部がなす角度を例示する断面図である。 (a)および(b)は褶曲部が形成される範囲を例示する図である。 (a)および(b)は褶曲部が形成される範囲を例示する図である。 積層セラミックコンデンサの製造方法のフローを例示する図である。 (a)および(b)は印刷工程および積層工程を例示する図である。
以下、図面を参照しつつ、実施形態について説明する。
(実施形態)
まず、積層セラミックコンデンサの概要について説明する。図1は、実施形態に係る積層セラミックコンデンサ100の部分断面斜視図である。図2は、図1のA−A線断面図である。図3は、図1のB−B線断面図である。図1〜図3で例示するように、積層セラミックコンデンサ100は、直方体形状を有する積層チップ10と、積層チップ10のいずれかの対向する2端面に設けられた外部電極20a,20bとを備える。なお、積層チップ10の当該2端面以外の4面のうち、積層方向の上面および下面以外の2面を側面と称する。外部電極20a,20bは、積層チップ10の積層方向の上面、下面および2側面に延在している。ただし、外部電極20a,20bは、互いに離間している。
なお、図1において、X軸方向(第1方向)は、積層チップ10の長さ方向であって、積層チップ10の2端面が対向する方向であり、外部電極20aと外部電極20bとが対向する方向である。Y軸方向(第2方向)は、内部電極層12の幅方向である。Z軸方向は、積層方向である。X軸方向と、Y軸方向と、Z軸方向とは、互いに直交している。A−A線断面は、X軸およびZ軸に平行な断面である。B−B線断面は、Y軸およびZ軸に平行な断面である。
積層チップ10は、誘電体として機能するセラミック材料を含む誘電体層11と、内部電極層12とが、交互に積層された構成を有する。各内部電極層12の端縁は、積層チップ10の外部電極20aが設けられた端面と、外部電極20bが設けられた端面とに、交互に露出している。それにより、各内部電極層12は、外部電極20aと外部電極20bとに、交互に導通している。その結果、積層セラミックコンデンサ100は、複数の誘電体層11が内部電極層12を介して積層された構成を有する。また、誘電体層11と内部電極層12との積層体において、積層方向の最外層には内部電極層12が配置され、当該積層体の上面および下面は、カバー層13によって覆われている。カバー層13は、セラミック材料を主成分とする。例えば、カバー層13の材料は、誘電体層11とセラミック材料の主成分が同じである。
積層セラミックコンデンサ100のサイズは、例えば、長さ0.25±0.02mm、幅0.125±0.02mm、高さ0.125±0.02mmであり、または長さ0.4±0.02mm、幅0.2±0.02mm、高さ0.2±0.02mm、または長さ0.6±0.03mm、幅0.3±0.03mm、高さ0.3±0.03mmであり、または長さ1.0+0.15/−0.05mm、幅0.5+0.15/−0.05mm、高さ0.5+0.15/−0.05mmであり、または長さ3.2±0.20mm、幅1.6±0.15mm、高さ1.6±0.15mmであり、または長さ4.5±0.40mm、幅3.2±0.30mm、高さ2.5±0.20mmであるが、これらのサイズに限定されるものではない。なお、「+0.15/−0.05mm」は、+0.15mmから−0.05mmまでの範囲を意味する。
内部電極層12は、Ni(ニッケル),Cu(銅),Sn(スズ)等の卑金属を主成分とする。内部電極層12として、Pt(白金),Pd(パラジウム),Ag(銀),Au(金)などの貴金属やこれらを含む合金を用いてもよい。誘電体層11は、例えば、一般式ABOで表されるペロブスカイト構造を有するセラミック材料を主成分とする。なお、当該ペロブスカイト構造は、化学量論組成から外れたABO3−αを含む。例えば、当該セラミック材料として、BaTiO(チタン酸バリウム),CaZrO(ジルコン酸カルシウム),CaTiO(チタン酸カルシウム),SrTiO(チタン酸ストロンチウム),ペロブスカイト構造を形成するBa1-x−yCaSrTi1−zZr(0≦x≦1,0≦y≦1,0≦z≦1)等を用いることができる。
図2で例示するように、外部電極20aに接続された内部電極層12と外部電極20bに接続された内部電極層12とが対向する領域は、積層セラミックコンデンサ100において電気容量を生じる領域である。そこで、当該領域を、容量領域14と称する。すなわち、容量領域14は、異なる外部電極に接続された2つの隣接する内部電極層12が対向する領域である。
外部電極20aに接続された内部電極層12同士が、外部電極20bに接続された内部電極層12を介さずに対向する領域を、エンドマージン領域15と称する。また、外部電極20bに接続された内部電極層12同士が、外部電極20aに接続された内部電極層12を介さずに対向する領域も、エンドマージン領域15である。すなわち、エンドマージン領域15は、同じ外部電極に接続された内部電極層12が異なる外部電極に接続された内部電極層12を介さずに対向する領域である。エンドマージン領域15は、容量を生じない領域である。
図3で例示するように、積層チップ10において、積層チップ10の2側面から内部電極層12に至るまでの領域をサイドマージン領域16と称する。すなわち、サイドマージン領域16は、上記積層構造において積層された複数の内部電極層12が2側面側に延びた端部を覆うように設けられた領域である。
図4(a)は、サイドマージン領域16の断面の拡大図である。サイドマージン領域16は、誘電体層11と逆パターン層17とが、容量領域14における誘電体層11と内部電極層12との積層方向において交互に積層された構造を有する。容量領域14の各誘電体層11とサイドマージン領域16の各誘電体層11とは、互いに連続する層である。この構成によれば、容量領域14とサイドマージン領域16との段差が抑制される。
図4(b)は、エンドマージン領域15の断面の拡大図である。サイドマージン領域16との比較において、エンドマージン領域15では、積層される複数の内部電極層12のうち、1つおきにエンドマージン領域15の端面まで内部電極層12が延在する。また、内部電極層12がエンドマージン領域15の端面まで延在する層では、逆パターン層17が積層されていない。容量領域14の各誘電体層11とエンドマージン領域15の各誘電体層11とは、互いに連続する層である。この構成によれば、容量領域14とエンドマージン領域15との段差が抑制される。
積層セラミックコンデンサ100には、小型大容量化が求められている。小型大容量化を満たすために、誘電体層11および内部電極層12を薄層化することが考えられる。しかしながら、薄層化に伴ってデラミネーションが発生するおそれがある。そこで、内部電極層12に開口部を設けてデラミネーションを抑制することが考えられる。しかしながら、開口部の位置によっては積層方向の構造が不均一となるため、内部応力のバランスが崩れて一部に応力が集中し、信頼性が低下するおそれがある。そこで、本実施形態に係る積層セラミックコンデンサ100は、デラミネーションを抑制しつつ信頼性低下を抑制することができる構造を有している。
図5は、内部電極層12の平面図である。図5で例示するように、内部電極層12には、1以上の貫通孔18が形成されている。貫通孔18は、内部電極層12の一部が欠損した欠損部のことである。貫通孔18の形状は、特に限定されない。例えば、貫通孔18の形状は、平面視において、円形状、楕円形状、円と円とが繋がった形状などである。貫通孔18は、X軸方向およびY軸方向のいずれにおいても内部電極層12の端よりも内側に形成され、X軸方向およびY軸方向において欠損している。したがって、貫通孔18は、X軸方向およびY軸方向のいずれにおいても、内部電極層12の端までは延在していない。
図6(a)および図6(b)は、容量領域14において、誘電体層11と内部電極層12との積層構造の一部を例示する断面図である。図6(a)の断面は、図1のA−A線断面の一部拡大図である。図6(b)の断面は、図1のB−B線断面の一部拡大図である。図6(a)および図6(b)は、A−A線とB−B線との交点部分を含む。また、図6(a)および図6(b)は、同一の積層箇所の断面図である。
図6(a)および図6(b)において、図1の外部電極20aに接続される内部電極層12を第1内部電極層12aと称し、図1の外部電極20bに接続される内部電極層12を第2内部電極層12bと称する。図6(a)および図6(b)で例示するように、第1内部電極層12aと、誘電体層11と、第2内部電極層12bとが積層された積層構造における積層方向の略同一箇所において、各第2内部電極層12bには貫通孔18が形成されず、各第1内部電極層12aに貫通孔18が形成されている。
この構成では、2以上の貫通孔18が積層方向の略同一箇所に形成される領域において、各誘電体層11が積層方向のいずれか一方に凸となる褶曲部が形成される。図6(a)および図6(b)の例では、積層方向の下側に向かって凸の褶曲部が形成されている。褶曲部においては、第1内部電極層12aおよび第2内部電極層12bも、誘電体層11の褶曲に沿って褶曲している。なお褶曲部は、図6において第2内部電極層12bと誘電体層11とが接する線の形状によって特定される。
褶曲部が形成されることで、アンカー効果が働き、デラミネーション抑制の効果が得られる。2層以上の内部電極層で貫通孔18が形成されることで、褶曲部が積層方向において連続して形成される(すなわち複数層に形成される)。それにより、複数層にわたってデラミネーション抑制の効果が得られる。また、褶曲部という積層方向の略同一箇所において複数の貫通孔18が形成されることから、積層方向の構造の不均一さが抑制される。それにより、応力の集中が抑制され、信頼性低下が抑制される。以上のことから、デラミネーションを抑制しつつ信頼性低下を抑制することができる。また、褶曲部および貫通孔18で振動方向が一様ではなくなるため、共振が抑制され、音鳴きが抑制される。
図6(a)および図6(b)で例示するように、図6の下方向すなわち褶曲部の凸側先端方向に向かって、各誘電体層11の褶曲が緩くなるように(曲率半径が大きくなるように)、各誘電体層11が褶曲していることが好ましい。このような形状によって、電極部によって生じる応力が一様で直線的ではなくなるので応力集中が緩和され、褶曲部全体の最大応力を低減することができるからである。
図7(a)は、貫通孔18の詳細を例示する断面図である。図7(a)で例示するように、例えば、貫通孔18は、A−A線断面およびB−B線断面において、褶曲部の平面方向の長さD1の1/2以上の長さD2を有する欠損部のことである。褶曲部は、図7(a)のD1で特定されるように誘電体層11の一方の端の変曲点から他方の端の変曲点までの領域のことである。貫通孔18は、褶曲部の最も凹んだ(最も突出した)箇所に位置する。貫通孔18の径は、A−A線断面およびB−B線断面において、例えば10μm〜100μmである。褶曲部の最も凹んだ箇所では内部電極層の曲率半径が最も小さくなるため、焼成工程での誘電体層11と内部電極層12との熱膨張係数の差異による収縮歪みにより、該当箇所で局部的に大きな応力が集中するため内部応力は褶曲部の最も凹んだ(最も突出した)部分に応力が集中しやすいが、当該部分に貫通孔18が形成されることで当該褶曲部の応力を緩和することができる。
図7(b)は、貫通孔18を挟んで褶曲部がなす角度を例示する断面図である。図7(b)で例示するように、X軸方向およびY軸方向において貫通孔18を挟んで褶曲部がなす角度θとは、内部電極層12の欠損部分の延長線同士がなす角度のことである。この角度θは180°が最大値となるが、角度θが大きすぎると、積層セラミックコンデンサ100に高周波信号を印加した場合に、誘電体層11が同じZ軸方向に一様に振動しやすいため共振が生じやすくなる。したがって、角度θは、小さい方が好ましい。例えば、角度θは、120°未満であることが好ましく、90℃未満であることがより好ましい。
積層チップ10において、褶曲部が積層方向の全体にわたって形成されていると、褶曲部に沿って積層チップ10の全体を貫通するクラックにより絶縁信頼性を悪低化させるとった不具合が生じるおそれがある。したがって、褶曲部は、積層チップ10において、積層方向の一部に形成されていることが好ましい。例えば、褶曲部は、積層チップ10において、1/4の厚さ以下の範囲で形成されていることが好ましい。一方で、積層チップ10の積層方向において、褶曲部の範囲が狭すぎると、内部応力十分に抑制できないおそれがある。そこで、褶曲部は、積層チップ10の積層方向において、所定の範囲以上の厚さを有していることが好ましい。例えば、褶曲部は、積層チップ10において、1/6の厚さ以下の範囲で形成されていることが好ましい。
積層チップ10において、焼成工程で生じる応力によるデラミネーションは積層方向の両端部分に発生しやすいので、該部に褶曲部が形成されていると、効率的にデラミネーションが抑制される。したがって、褶曲部は、積層チップ10において、積層方向の両端部分に形成されていることが好ましい。例えば、図8(a)で例示するように、褶曲部は、積層チップ10を積層方向において5等分した場合に、両端の1/5の厚さ範囲の少なくとも一部に形成されていることが好ましい。なお、図8(a)では、積層チップ10内の構造を省略してある。
次に、積層チップ10において、焼成工程で生じる応力によるデラミネーションは、積層チップ10を上面から見た場合に外周部分に発生しやすいので、該部に褶曲部が形成されていると、効率的にデラミネーションが抑制される。したがって、褶曲部は、図8(b)で例示するように、積層チップ10を上面から見た場合に、外周部の1/5の幅の範囲内に褶曲部が形成されていることが好ましい。
次に、外部電極同士が対向する方向の両端部分は、外部電極から積層チップ10にかかる応力によりデラミネーションが発生しやすいので、該部に褶曲部が形成されていると、効率的にデラミネーションが抑制される。したがって、褶曲部は、図9(a)で例示するように、積層チップ10において、X軸方向において5等分した場合に、両端の1/5の幅の範囲内の少なくとも一部に形成されていることが好ましい。
次に、積層チップ10において、積層方向の中央部分に褶曲部が形成されていると、音鳴き共振の振動が積層チップ10の中央部分で緩和されるので、効率的に音鳴き緩和の効果が得られる。したがって、褶曲部は、積層チップ10において、積層方向の中央部分に形成されていることが好ましい。例えば、図9(b)で例示するように、褶曲部は、積層チップ10を積層方向において5等分した場合に、中央の3/5の厚さ範囲内の少なくとも一部に形成されていることが好ましく、最も中央の1/5の厚さの範囲内の少なくとも一部に形成されていることが好ましい。
なお、図6(a)および図6(b)の例では、第1内部電極層12aに貫通孔18が形成されていたが、それに限られない。例えば、第1内部電極層12aと、誘電体層11と、第2内部電極層12bとが積層された積層構造における積層方向の略同一箇所において、各第1内部電極層12aには貫通孔18が形成されず、各第2内部電極層12bに貫通孔18が形成されていてもよい。
または、褶曲部において、各第1内部電極層12aについて、1層おき、2層おきなどの数層おきに貫通孔18が形成されていてもよい。または、褶曲部において、各第2内部電極層12bについて、1層おき、2層おきなどの数層おきに貫通孔18が形成されていてもよい。
または、褶曲部において、少なくとも2層以上の内部電極層に、貫通孔18が形成されていてもよい。例えば、褶曲部において、貫通孔18は、第1内部電極層12aおよび第2内部電極層12bの両方に形成されていてもよい。2つの貫通孔18は、積層方向において1層の誘電体層11を介して隣接していてもよい。
図6(a)および図6(b)の例では、第1内部電極層12aと第2内部電極層12bとが対向する容量領域14に褶曲部が形成されていたが、それに限られない。例えば、エンドマージン領域15に褶曲部が形成されていてもよい。エンドマージン領域15では、第1内部電極層12aまたは第2内部電極層12bのいずれかだけ含まれるため、第1内部電極層12aまたは第2内部電極層12bのいずれかだけに貫通孔18が形成されることになる。
続いて、積層セラミックコンデンサ100の製造方法について説明する。図10は、積層セラミックコンデンサ100の製造方法のフローを例示する図である。
(原料粉末作製工程)
まず、誘電体層11を形成するための誘電体材料を用意する。誘電体層11に含まれるAサイト元素およびBサイト元素は、通常はABOの粒子の焼結体の形で誘電体層11に含まれる。例えば、BaTiOは、ペロブスカイト構造を有する正方晶化合物であって、高い誘電率を示す。このBaTiOは、一般的に、二酸化チタンなどのチタン原料と炭酸バリウムなどのバリウム原料とを反応させてチタン酸バリウムを合成することで得ることができる。誘電体層11を構成するセラミックの合成方法としては、従来種々の方法が知られており、例えば固相法、ゾル−ゲル法、水熱法等が知られている。本実施形態においては、これらのいずれも採用することができる。
得られたセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Mg(マグネシウム)、Mn(マンガン),V(バナジウム),Cr(クロム),希土類元素(Y(イットリウム),Sm(サマリウム),Eu(ユウロピウム),Gd(ガドリニウム),Tb(テルビウム),Dy(ジスプロシウム),Ho(ホルミウム),Er(エルビウム),Tm(ツリウム)およびYb(イッテルビウム))の酸化物、並びに、Co(コバルト),Ni,Li(リチウム),B(ホウ素),Na(ナトリウム),K(カリウム)およびSi(シリコン)の酸化物もしくはガラスが挙げられる。
本実施形態においては、好ましくは、まず誘電体層11を構成するセラミックの粒子に添加化合物を含む化合物を混合して820〜1150℃で仮焼を行う。続いて、得られたセラミック粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック粉末を調製する。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。
次に、エンドマージン領域15およびサイドマージン領域16を形成するための逆パターン材料を用意する。上記の誘電体材料の作製工程と同様の工程により得られたチタン酸バリウムのセラミック粉末に、目的に応じて所定の添加化合物を添加する。添加化合物としては、Mg,Mn,V,Cr,希土類元素(Y,Sm,Eu,Gd,Tb,Dy,Ho,Er,TmおよびYb)の酸化物、並びに、Co,Ni,Li,B,Na,KおよびSiの酸化物もしくはガラスが挙げられる。
本実施形態においては、好ましくは、まずエンドマージン領域15およびサイドマージン領域16を構成するセラミックの粒子に添加化合物を含む化合物を混合して820〜1150℃で仮焼を行う。続いて、得られたセラミック粒子を添加化合物とともに湿式混合し、乾燥および粉砕してセラミック粉末を調製する。例えば、上記のようにして得られたセラミック粉末について、必要に応じて粉砕処理して粒径を調節し、あるいは分級処理と組み合わせることで粒径を整えてもよい。
(印刷工程)
次に、得られた誘電体材料に、ポリビニルブチラール(PVB)樹脂等のバインダと、エタノール、トルエン等の有機溶剤と、可塑剤とを加えて湿式混合する。得られたスラリーを使用して、例えばダイコータ法やドクターブレード法により、基材上に例えば厚み0.8μm以下の帯状の誘電体グリーンシート51を塗工して乾燥させる。
次に、図11(a)で例示するように、誘電体グリーンシート51の表面に、有機バインダを含む内部電極形成用の金属導電ペーストをスクリーン印刷、グラビア印刷等により印刷することで、内部電極層用の第1パターン52を配置する。金属導電ペーストには、共材としてセラミック粒子を添加する。セラミック粒子の主成分は、特に限定するものではないが、誘電体層11の主成分セラミックと同じであることが好ましい。
金属導電ペーストを印刷する際に、ピンホール60を生じさせる。印刷の過程で生じるピンホール60は、同一箇所に位置することになる。例えば、スクリーン印刷において、スクリーンのメッシュの交差部を中心に目止めをして金属導電ペーストが通過しないようにすることで、スクリーン印刷後の該部にピンホール60を生じさせる。図11(a)の例では、第1パターン52の複数箇所にピンホール60が生じている。
次に、逆パターン材料に、エチルセルロース系等のバインダと、ターピネオール系等の有機溶剤とを加え、混練して逆パターン層用の逆パターンペーストを得る。誘電体グリーンシート51上において、第1パターン52が印刷されていない周辺領域に逆パターンペーストを印刷することで第2パターン53を配置し、第1パターン52との段差を埋める。これらの誘電体グリーンシート51、第1パターン52および第2パターン53が、第1積層単位である。
(積層工程)
その後、基材から剥離した状態で、図11(b)で例示するように、内部電極層12と誘電体層11とが互い違いになるように、かつ内部電極層12が誘電体層11の長さ方向両端面に端縁が交互に露出して極性の異なる一対の外部電極20a,20bに交互に引き出されるように、積層単位を交互に積層する。
この場合、積層されている第1パターン52において、ピンホール60の位置が交互にシフトすることになる。それにより、積層方向における同一箇所において、ピンホール60が形成された第1パターン52と、ピンホール60が形成されていない第1パターン52とが交互に積層されることになる。例えば、合計の積層数を100〜500層とする。その後、積層した誘電体グリーンシート51の積層体の上下にカバー層13となるカバーシートを圧着することで、セラミック積層体を得る。圧着の過程で、図6(a)および図6(b)で例示した褶曲部が生じることになる。なお、圧着時に積層シートに接する材料を弾性変形しやすいシリコンゴムとすれば褶曲部は形成されやすくその角度も小さくなりやすい。またほとんど弾性変形しないステンレス定盤で圧着すれば褶曲部の角度は大きくなりやすい。圧着時に積層シートに接する材料の一方をシリコンゴムとし、他方の材料をステンレス定盤としてもよい。またこのような圧着は積層の途中で複数回おこなうことが好ましい。
(焼成工程)
このようにして得られたセラミック積層体を、酸素分圧10−5〜10−8atmの還元雰囲気中で1100〜1300℃で10分〜2時間焼成することで、各化合物が焼結して粒成長する。このようにして、積層チップ10が得られる。
(再酸化処理工程)
その後、Nガス雰囲気中で600℃〜1000℃で再酸化処理を行ってもよい。
(外部電極形成工程)
次に、積層チップ10に外部電極20a,20bを形成する。例えば、スパッタリングなどの物理蒸着(PVD)や、化学蒸着(CVD)などによって、積層チップ10の2端面に下地層を形成する。または、金属フィラー、ガラスフリット、バインダ、および溶剤を含む外部電極形成用の金属導電ペーストを積層チップ10の2端面に塗布して焼き付けることで、下地層を形成してもよい。または、焼成前のセラミック積層体の2端面に外部電極形成用の金属導電ペーストを付着させてセラミック積層体と同時焼成することで、下地層を形成してもよい。下地層の形成後、めっき処理により、下地層に、各種のめっき層を形成する。
本実施形態に係る製造方法によれば、ピンホール60を形成することで、褶曲部を形成することができる。褶曲部が形成されることで、アンカー効果が働き、デラミネーション抑制の効果が得られる。また、褶曲部において、内部電極層の1層おきに貫通孔18を形成できるようになる。この場合、褶曲部という積層方向の略同一箇所において複数の貫通孔18が形成されることから、積層方向の構造の不均一さが抑制される。それにより、応力の集中が抑制され、信頼性低下が抑制される。以上のことから、デラミネーションを抑制しつつ信頼性低下を抑制することができる。
ピンホール60の位置および数を調整することにより、褶曲部において、2層以上の内部電極層に、貫通孔18を形成することができる。
なお、上記各実施形態においては、セラミック電子部品の一例として積層セラミックコンデンサについて説明したが、それに限られない。例えば、バリスタやサーミスタなどの、他の電子部品を用いてもよい。
以上、本発明の実施例について詳述したが、本発明は係る特定の実施例に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形・変更が可能である。
10 積層チップ
11 誘電体層
12 内部電極層
13 カバー層
14 容量領域
15 エンドマージン領域
16 サイドマージン領域
17 逆パターン層
18 貫通孔
20a,20b 外部電極
51 誘電体グリーンシート
52 第1パターン
53 第2パターン
100 積層セラミックコンデンサ

Claims (10)

  1. セラミックを主成分とする複数の誘電体層と、複数の内部電極層と、が積層され、積層された複数の前記内部電極層が対向する2端面の少なくとも一方に露出するように形成され、略直方体形状を有する積層チップを備え、
    前記積層チップの積層方向の略同一箇所において各誘電体層が積層方向のいずれか一方に凸となる褶曲部が形成され、
    前記褶曲部において、2層以上の前記内部電極層に、前記2端面が対向する第1方向、および前記内部電極層の平面内において前記第1方向と直交する第2方向において欠損する貫通孔が、2層以上の内部電極層に形成されていることを特徴とするセラミック電子部品。
  2. 前記褶曲部の凸側先端方向に向かって、各誘電体層の褶曲が緩くなるように、各誘電体層が褶曲していることを特徴とする請求項1記載のセラミック電子部品。
  3. 前記第1方向および前記第2方向において、前記貫通孔を挟んで前記褶曲部がなす角度は、120°未満であることを特徴とする請求項1または2に記載のセラミック電子部品。
  4. 前記褶曲部は、前記積層チップにおいて、1/6の厚さ以上、1/4の厚さ以下の範囲で形成されていることを特徴とする請求項1〜3のいずれか一項に記載のセラミック電子部品。
  5. 前記褶曲部は、前記積層チップの積層方向の両端の1/5の厚さ範囲の少なくとも一部に形成されていることを特徴とする請求項1〜4のいずれか一項に記載のセラミック電子部品。
  6. 前記褶曲部は、前記積層チップを積層方向の上面または下面から見た場合に、外周部の1/5の幅の範囲内に形成されていることを特徴とする請求項1〜5のいずれか一項に記載のセラミック電子部品。
  7. 前記褶曲部は、前記積層チップにおいて、前記第1方向に5等分した場合に、両端の1/5の幅の範囲内の少なくとも一部に形成されていることを特徴とする請求項1〜6のいずれか一項に記載のセラミック電子部品。
  8. 前記褶曲部は、前記積層チップを積層方向において5等分した場合に、中央の3/5の厚さ範囲内の少なくとも一部に形成されていることを特徴とする請求項1〜7のいずれか一項に記載のセラミック電子部品。
  9. 主成分セラミック粒子を含むグリーンシート上に、金属導電ペーストのパターンを印刷する第1工程と、
    前記第1工程によって得られた積層単位を複数積層してセラミック積層体を得る第2工程と、
    前記第2工程で得られたセラミック積層体に対して、積層方向に圧着する第3工程と、
    前記第3工程で得られたセラミック積層体を焼成する第4工程と、を含み、
    前記第1工程において複数の前記積層単位の前記パターンの所定位置にピンホールを形成しておくことで、前記第3工程において、積層方向の同一箇所に、2つ以上の前記積層単位に積層方向のいずれか一方に凸となる褶曲部を形成することを特徴とするセラミック電子部品の製造方法。
  10. 前記第2工程において、前記積層単位を、前記パターンの配置位置がずれるように複数積層してセラミック積層体を得て、前記パターンを前記セラミック積層体の2端面の少なくとも一方に露出させることで、積層方向の同一箇所に、1層おきに前記ピンホールを位置させることを特徴とする請求項9記載のセラミック電子部品の製造方法。
JP2019218826A 2019-12-03 2019-12-03 セラミック電子部品およびその製造方法 Pending JP2021089940A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2019218826A JP2021089940A (ja) 2019-12-03 2019-12-03 セラミック電子部品およびその製造方法
US16/953,962 US11626249B2 (en) 2019-12-03 2020-11-20 Ceramic electronic device and manufacturing method of the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019218826A JP2021089940A (ja) 2019-12-03 2019-12-03 セラミック電子部品およびその製造方法

Publications (1)

Publication Number Publication Date
JP2021089940A true JP2021089940A (ja) 2021-06-10

Family

ID=76091748

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019218826A Pending JP2021089940A (ja) 2019-12-03 2019-12-03 セラミック電子部品およびその製造方法

Country Status (2)

Country Link
US (1) US11626249B2 (ja)
JP (1) JP2021089940A (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7192741B2 (ja) * 2019-10-30 2022-12-20 株式会社村田製作所 積層セラミック電子部品、及び、積層セラミック電子部品の製造方法
WO2023121057A1 (ko) * 2021-12-20 2023-06-29 주식회사 아모텍 세라믹 커패시터 및 이의 제조방법

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018121025A (ja) * 2017-01-27 2018-08-02 京セラ株式会社 積層型電子部品

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6210986Y2 (ja) 1980-07-28 1987-03-16
JPH06140277A (ja) 1992-10-23 1994-05-20 Tokin Corp 積層セラミックコンデンサ
JP3092440B2 (ja) 1994-02-22 2000-09-25 株式会社村田製作所 積層セラミック電子部品の製造方法
JP2001217137A (ja) 2000-02-04 2001-08-10 Tdk Corp 積層セラミック電子部品およびその製造方法
EP1297543B1 (en) * 2000-07-06 2005-10-19 Phycomp Holding B.V. Ceramic multilayer capacitor array
JP2003282350A (ja) 2002-03-22 2003-10-03 Taiyo Yuden Co Ltd 積層セラミック電子部品及びその製造方法
JP2005085823A (ja) 2003-09-04 2005-03-31 Murata Mfg Co Ltd 積層セラミックコンデンサ
KR100519821B1 (ko) * 2003-12-18 2005-10-10 삼성전기주식회사 적층 세라믹 콘덴서용 유전체 조성물, 적층 세라믹콘덴서, 및 적층 세라믹 콘덴서의 제조방법
JP2006332601A (ja) 2005-04-27 2006-12-07 Kyocera Corp 積層電子部品
US7329976B2 (en) 2005-04-27 2008-02-12 Kyocera Corporation Laminated electronic component
JP5452244B2 (ja) 2010-01-19 2014-03-26 ナミックス株式会社 積層セラミック電子部品とその製造方法
JP6466690B2 (ja) 2014-10-28 2019-02-06 京セラ株式会社 積層型コンデンサ
US9236185B1 (en) * 2014-11-03 2016-01-12 Murata Manufacturing Co., Ltd. Multilayer ceramic capacitor
KR101659209B1 (ko) * 2015-02-10 2016-09-22 삼성전기주식회사 적층 세라믹 전자부품 및 이를 구비한 기판
KR102437801B1 (ko) 2016-02-22 2022-08-30 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법
KR102380837B1 (ko) * 2017-09-26 2022-03-31 삼성전기주식회사 적층 세라믹 커패시터 및 그의 제조 방법
US10811192B2 (en) * 2018-09-28 2020-10-20 Apple Inc. Reliable capacitor structures
JP7338961B2 (ja) 2018-11-08 2023-09-05 太陽誘電株式会社 セラミック電子部品およびその製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018121025A (ja) * 2017-01-27 2018-08-02 京セラ株式会社 積層型電子部品

Also Published As

Publication number Publication date
US20210166882A1 (en) 2021-06-03
US11626249B2 (en) 2023-04-11

Similar Documents

Publication Publication Date Title
JP7227690B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7148239B2 (ja) セラミック電子部品およびその製造方法
JP7241472B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7424740B2 (ja) 積層セラミックコンデンサおよびその製造方法
KR20190009707A (ko) 적층 세라믹 콘덴서 및 그 제조 방법
JP6986361B2 (ja) 積層セラミックコンデンサおよびその製造方法
JP7131955B2 (ja) 積層セラミックコンデンサおよびその製造方法
US10242801B2 (en) Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
US11075034B2 (en) Ceramic electronic device and manufacturing method of the same
US11721483B2 (en) Multilayer ceramic capacitor
JP2021044533A (ja) 積層セラミックキャパシタ及びその製造方法
US20210159014A1 (en) Ceramic electronic component and method of manufacturing the same
US11626249B2 (en) Ceramic electronic device and manufacturing method of the same
KR20220009872A (ko) 세라믹 전자 부품 및 그 제조 방법
JP2021163834A (ja) セラミック電子部品およびその製造方法
JP2022188286A (ja) 積層セラミックコンデンサおよびその製造方法
JP2021082644A (ja) セラミック電子部品の製造方法
JP7421328B2 (ja) セラミック電子部品
JP2022107357A (ja) セラミック電子部品およびその製造方法
JP2022114552A (ja) セラミック電子部品およびその製造方法
JP2023146779A (ja) 積層セラミック電子部品の製造方法、積層セラミック電子部品、および回路基板
JP2023143031A (ja) セラミック電子部品およびその製造方法
JP2023148401A (ja) セラミック電子部品およびその製造方法
JP2022055716A (ja) セラミック電子部品およびその製造方法
JP2024033418A (ja) 積層セラミック電子部品、回路基板、および積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221102

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230927

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20231031

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231228

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20240402

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20240405