CN110164688B - 多层陶瓷电子组件及其制造方法 - Google Patents

多层陶瓷电子组件及其制造方法 Download PDF

Info

Publication number
CN110164688B
CN110164688B CN201910567103.9A CN201910567103A CN110164688B CN 110164688 B CN110164688 B CN 110164688B CN 201910567103 A CN201910567103 A CN 201910567103A CN 110164688 B CN110164688 B CN 110164688B
Authority
CN
China
Prior art keywords
internal electrodes
electrodes
ceramic
active region
adjacent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201910567103.9A
Other languages
English (en)
Other versions
CN110164688A (zh
Inventor
金釉娜
崔才烈
洪奇杓
李种晧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electro Mechanics Co Ltd
Original Assignee
Samsung Electro Mechanics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electro Mechanics Co Ltd filed Critical Samsung Electro Mechanics Co Ltd
Publication of CN110164688A publication Critical patent/CN110164688A/zh
Application granted granted Critical
Publication of CN110164688B publication Critical patent/CN110164688B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors

Abstract

提供一种多层陶瓷电子组件及其制造方法。多层陶瓷电子组件包括陶瓷主体、第一外电极和第二外电极。陶瓷主体包括有源区和保护层。所述第一外电极和第二外电极分别电连接到第一内电极和第二内电极，并且形成在所述陶瓷主体的相应的端面上。所述陶瓷主体包括分别从所述第二外电极和第一外电极延伸到所述有源区的长度方向边缘部中以分别面对所述第一内电极和第二内电极的多个第一虚设电极和多个第二虚设电极。一个或更多个间隙部设置在有源区的宽度方向边缘部中，与间隙部相邻的第一内电极和第二内电极的端部在第一内电极和第二内电极的堆叠方向上沿远离间隙部的方向弯曲。

Description

多层陶瓷电子组件及其制造方法
本申请是申请日为2016年11月25日、申请号为201611060575.8的发明专利申请“多层陶瓷电子组件及其制造方法”的分案申请。
技术领域
本公开涉及一种高电容多层陶瓷电子组件，更具体地讲，涉及一种通过对多层陶瓷电子组件中的台阶部(step portion)进行改进而具有改善的耐受电压特性的多层陶瓷电子组件及其制造方法。
背景技术
多层陶瓷电子组件包括堆叠的多个介电层、以各个介电层介于其间的方式设置为彼此面对的内电极以及电连接到内电极的外电极。
多层陶瓷电子组件由于其诸如小尺寸、高电容、易于安装等的优点已被广泛地用作诸如计算机、个人数字助理(PDA)、蜂窝电话等的移动通信装置的组件。
最近，根据电子产品的小型化和多功能化，电子组件也已趋于小型化和多功能化。因此，需要一种具有小尺寸和高电容的高电容多层陶瓷电子组件。
总体地，将描述一种制造多层陶瓷电子组件的方法。制造陶瓷生片，然后在陶瓷生片上印刷导电膏，以形成内电极膜。将几十至几百个其上形成有内电极膜的陶瓷生片堆叠为彼此重叠，从而形成生陶瓷主体。
随后，在高温高压下压制生陶瓷主体，以使生陶瓷主体硬化。然后，使硬化后的生陶瓷主体经受切割工艺，然后进行塑化、烧制以及抛光。随后，在已经经受上述工艺的生陶瓷主体上形成外电极，以完成多层陶瓷电容器。
最近，随着堆叠的陶瓷生片的数量增加，由于在陶瓷生片的堆叠工艺和压制工艺中出现的问题而导致产品可靠性降低。
也就是说，每个陶瓷生片包括内电极形成部和与内电极未形成部相对应的边缘部。在堆叠陶瓷生片、然后通过对其施加预定压力来进行压制的情况下，内电极形成部与边缘部(即，内电极未形成部)之间的台阶部被强化，而导致耐受电压特性的劣化。
由于内电极形成部中的内电极和介电层的密度与对应于内电极未形成部的边缘部的密度之间的差异而产生台阶部。
为了减少由于台阶部导致出现的问题，已提出一种通过负印刷工艺将单独的陶瓷材料增设到陶瓷主体的边缘部的方法。然而，在这种情况下，在边缘部(即，内电极未形成部)上印刷单独的陶瓷浆料的工艺是非常困难的。
此外，通过利用负印刷工艺将单独的陶瓷材料增设到边缘部的方法的效率取决于高精度地提供合适量的陶瓷材料并高精度地放置所要增设的陶瓷材料。然而，在通常的制造工艺中，精度不高，使得由于在堆叠后的陶瓷生片之间的对齐缺陷而导致台阶部改善效果不大。
发明内容
本公开的一方面可提供一种能够通过缓解多层陶瓷电子组件中台阶部的形成而具有改善的耐受电压特性的高电容多层陶瓷电子组件。还提供一种制造所述高电容多层陶瓷电子组件的方法。
根据本公开的一方面，一种多层陶瓷电子组件可包括陶瓷主体、第一外电极和第二外电极。所述陶瓷主体包括有源区和保护层，所述有源区包括多个介电层以及交替地设置在所述多个介电层的表面上的第一内电极和第二内电极，以用于形成电容，所述保护层设置在所述有源区的上表面和下表面中的至少一个表面上。所述第一外电极和第二外电极分别电连接到所述第一内电极和所述第二内电极，并且形成在所述陶瓷主体的两个端面上。所述陶瓷主体包括分别从所述第二外电极和第一外电极延伸到所述有源区的长度方向边缘部中以分别面对所述第一内电极和第二内电极的多个第一虚设电极和多个第二虚设电极。台阶部吸收层设置在所述有源区的宽度方向边缘部中。
根据本公开的另一方面，一种多层陶瓷电子组件可包括陶瓷主体、第一外电极和第二外电极。所述陶瓷主体包括有源区和保护层，所述有源区包括多个介电层以及交替地设置在所述多个介电层的表面上的第一内电极和第二内电极，以用于形成电容，所述保护层设置在所述有源区的上表面和下表面中的至少一个表面上。所述第一外电极和第二外电极分别电连接到所述第一内电极和所述第二内电极，并且形成在所述陶瓷主体的两个端面上。所述陶瓷主体包括分别从所述第二外电极和所述第一外电极延伸到所述有源区的长度方向边缘部中以分别面对所述第一内电极和所述第二内电极的多个第一虚设电极和多个第二虚设电极。此外，一个或更多个间隙部设置在所述有源区的宽度方向边缘部中，与间隙部相邻的第一内电极和第二内电极的端部在所述第一内电极和所述第二内电极的堆叠方向上沿远离所述间隙部的方向弯曲。
根据本公开的另一方面，一种制造多层陶瓷电子组件的方法可包括：制备陶瓷生片，然后利用导电金属膏在陶瓷生片上形成内电极图案。在陶瓷生片的宽度方向边缘部中形成用于形成台阶部吸收层的陶瓷构件，然后在内电极图案之间形成虚设图案。对陶瓷生片进行堆叠并沿着所述虚设图案的中央部分进行切割，以形成包括有源区和保护层的陶瓷主体，所述有源区包括多个介电层以及交替地设置在多个介电层的表面上的第一内电极和第二内电极，以用于形成电容，所述保护层设置在所述有源区的上表面和下表面中的至少一个表面上。形成分别电连接到所述第一内电极和所述第二内电极的第一外电极和第二外电极。所述陶瓷主体还形成为包括：多个第一虚设电极和多个第二虚设电极，分别从所述第二外电极和所述第一外电极延伸到所述有源区的长度方向边缘部中，以分别面对所述第一内电极和所述第二内电极；台阶部吸收层，设置在所述有源区的宽度方向边缘部中。
根据本公开的再一方面，一种多层陶瓷电子组件包括陶瓷主体、第一外电极和第二外电极。所述陶瓷主体包括有源区和保护层，所述有源区包括多个介电层以及交替地设置在所述多个介电层的表面上的第一内电极和第二内电极，以用于形成电容，所述保护层设置在所述有源区的上表面和下表面中的至少一个表面上。所述第一外电极和第二外电极分别电连接到所述第一内电极和所述第二内电极，并且形成在所述陶瓷主体的各个端面上。所述陶瓷主体包括分别从所述第二外电极和所述第一外电极延伸到所述有源区的长度方向边缘部中以分别面对所述第一内电极和所述第二内电极的多个第一虚设电极和多个第二虚设电极。间隙部设置在所述有源区的宽度方向边缘部中，并且在所述第一内电极和第二内电极的堆叠方向上，在所述陶瓷主体中，与所述间隙部相邻且设置在所述间隙部的相对侧上的两个内电极之间的距离大于两个其他相邻的内电极之间的距离。
根据本公开的再一方面，一种多层陶瓷电子组件包括：陶瓷主体，所述陶瓷主体包括有源区，所述有源区包括多个介电层以及交替地设置在所述多个介电层的表面上的第一内电极和第二内电极，以用于形成电容。由绝缘材料形成的间隙部设置在所述多个介电层的第一介电层的边缘部与所述多个介电层的第二介电层的边缘部之间。
附图说明
通过下面结合附图进行的详细描述，将更加清楚地理解本公开的以上和其它方面、特征和优点，在附图中：
图1是示意性地示出根据示例性实施例的多层陶瓷电子组件的透视图；
图2是沿图1的A-A′线截取的根据示例性实施例的多层陶瓷电子组件的剖视图；
图3是图2的P区域的放大图；
图4是沿图1的B-B′线截取的根据示例性实施例的多层陶瓷电子组件的剖视图；
图5是沿图1的C-C′线截取的根据示例性实施例的多层陶瓷电子组件的剖视图；
图6是示出制造图1中所示的多层陶瓷电子组件的一种说明性工艺的示意性平面图；以及
图7是示出图1中所示的多层陶瓷电子组件的一部分的示意性分解透视图。
具体实施方式
在下文中，将参照附图对根据示例性实施例的多层陶瓷电子组件(特别是多层陶瓷电容器(MLCC))进行描述。然而，多层陶瓷电子组件不限于是MLCC，其他类型的电子组件也可落入本公开的范围内。
图1是示意性地示出根据示例性实施例的多层陶瓷电容器的透视图。图2是沿图1的A-A′线截取的剖视图。图3是图2的P区域的放大图。
参照图1和图2，根据示例性实施例的多层陶瓷电容器100可包括其中交替地堆叠有介电层111、第一内电极121和第二内电极122的陶瓷主体110。第一外电极131和第二外电极132分别电连接到第一内电极121和第二内电极122，并且形成在陶瓷主体110的两个端面上。
根据示例性实施例，多层陶瓷电容器的“长度方向”指的是图1的“L”方向，多层陶瓷电容器的“宽度方向”指的是图1的“W”方向，多层陶瓷电容器的“厚度方向”指的是图1的“T”方向。“厚度方向”指的是堆叠介电层的方向，即，介电层的“堆叠方向”。
陶瓷主体110的形状没有具体地限制，可大体上呈六面体形状。此外，多层陶瓷电容器的尺寸没有具体地限制。例如，多层陶瓷电容器可以是具有0.6mm×0.3mm的尺寸和1.0μF或更大的电容的高堆叠高电容多层陶瓷电容器。
根据示例性实施例，形成介电层111的材料可以是钛酸钡(BaTiO3)粉末，但是不限于此。因此，可将陶瓷添加剂、有机溶剂、塑化剂、粘合剂、分散剂等添加到介电层111。
第一内电极121和第二内电极122可利用由从铜(Cu)、镍(Ni)、银(Ag)和银-钯(Ag-Pd)组成的组中选择的一种或更多种形成的导电膏而形成。
第一外电极131和第二外电极132可覆盖陶瓷主体110的两个端面，并且可分别电连接到分别暴露到陶瓷主体110的各个端面的第一内电极121和第二内电极122。
第一外电极131和第二外电极132可通过将导电膏部涂敷到陶瓷主体110的两个端面而形成。这里，导电膏可包含金属成分(诸如铜(Cu))、玻璃、有机材料等作为主要成分。
根据示例性实施例，陶瓷主体110可包括有源区La，所述有源区La包括多个介电层111和交替地设置在多个介电层111中的每个的一个表面上的第一内电极121和第二内电极122，以用于形成电容。保护层Lc设置在有源区La的上表面和下表面中的至少一个表面上，并且包括一个或更多个介电层111。
陶瓷主体110可通过沿厚度方向堆叠多个介电层111而形成。
更详细地说，陶瓷主体110可包括与第一内电极121和第二内电极122交替地堆叠且设置在有源区La中的介电层111，以用于形成多层陶瓷电容器的电容。如图2中所示，另外的介电层设置在被设置在有源区La的上表面和下表面中的至少一个表面上的保护层Lc中。
设置在有源区La中的任何一个或更多个介电层111的厚度可根据多层陶瓷电容器的电容设计而任意改变。在示例性实施例中，被烧结后的一个介电层的厚度可以是1.0μm或更小。
多个第一内电极121和多个第二内电极122可设置在陶瓷主体110的有源区La中。
第一内电极121和第二内电极122可形成并堆叠在形成介电层111的陶瓷生片上，并且可通过烧结而以各个介电层111介于其间的方式形成在陶瓷主体110中。
具有不同极性的第一内电极121和第二内电极122可成对地形成，并且可按照使设置在有源区La中的介电层111介于其间的方式设置为沿堆叠方向彼此面对。
第一内电极121的末端和第二内电极122的末端可暴露到陶瓷主体110的在长度方向上的各个外表面。
在本公开中，介电层的其上未形成内电极的区域将被称为边缘部。
如图2中所示，沿多层陶瓷电容器的宽度方向(W方向)形成的边缘部可被称为宽度方向边缘部Mw，图4中所示的沿多层陶瓷电容器的长度方向(L方向)形成的边缘部可被称为长度方向边缘部ML。
也就是说，一个介电层111可在长度方向(L方向)上具有其中未形成第一内电极121或第二内电极122的长度方向边缘部ML，并且在宽度方向(W方向)上具有其中未形成第一内电极121或第二内电极122的宽度方向边缘部MW。
第一内电极121和第二内电极122的厚度可根据用途等适当地确定，并且可以是例如1.0μm或更小。
根据示例性实施例，构成陶瓷主体110的介电层111可包含现有技术中常用的陶瓷粉末颗粒。介电层111可包含例如BaTiO3基陶瓷粉末颗粒，但是不限于此。BaTiO3基陶瓷粉末的示例可包括将Ca、Zr等部分地固溶到BaTiO3中的(Ba1-xCax)TiO3、Ba(Ti1-yCay)O3、(Ba1- xCax)(Ti1-yZry)O3或Ba(Ti1-yZry)O3等，但是不限于此。陶瓷粉末的平均粒径可以是例如0.8μm或更小，优选为0.05μm至0.5μm，但是不限于此。
此外，介电层111可包含与陶瓷粉末颗粒一起的过渡金属氧化物或碳化物、稀土元素以及镁(Mg)、铝(Al)等。
根据示例性实施例，台阶部吸收层112可设置在有源区La的宽度方向边缘部MW中。
在有源区La的宽度方向边缘部MW中设置台阶部吸收层112的方法没有具体地限制，并且可通过在制造工艺过程中将导电金属膏涂敷到陶瓷生片上、然后将用于吸收台阶部的陶瓷材料涂敷到沿宽度方向的边缘部(未涂敷导电金属膏的区域)上来执行。
可选地，在有源区La的宽度方向边缘部MW中设置台阶部吸收层112的方法可通过将其上设置有台阶部吸收层112的一个或更多个单独的介电层插入到有源区La的宽度方向边缘部中来执行。在这种情况下，在有源区La的宽度方向边缘部MW中设置台阶部吸收层112的方法可通过以下步骤执行：将涂敷有在被烧结后构成第一内电极121和第二内电极122的导电金属膏部的多个第一陶瓷生片进行堆叠，然后在第一陶瓷生片上堆叠第二陶瓷生片，第二陶瓷生片包括通过在第二陶瓷生片的两个端部上形成陶瓷构件而形成的台阶部吸收层。
最近，随着堆叠的陶瓷生片的数量增加，由于与陶瓷生片的堆叠工艺和压制工艺有关的问题而导致产品可靠性降低。
也就是说，陶瓷生片分别包括内电极形成部和与内电极未形成部对应的边缘部。在陶瓷生片被堆叠、然后通过对其施加预定量的压力来进行压制的情况下，在内电极形成部与边缘部(即，内电极未形成部)之间的台阶部加剧，结果导致耐受电压特性的劣化。
然而，根据示例性实施例，在有源区La的宽度方向边缘部MW中设置台阶部吸收层112，以改善台阶部问题，从而可实现具有改善的耐受电压特性的高电容多层陶瓷电子组件。
具体来说，其上设置有台阶部吸收层112的一个或更多个单独的介电层被插入到有源区La的宽度方向边缘部MW中，以改善台阶部问题，从而可实现具有改善的耐受电压特性的高电容多层陶瓷电子组件。
也就是说，有源区La(用于形成电容)可具有如下结构：将在宽度方向边缘部MW(为内电极未形成部)中的设置有台阶部吸收层112的一个或更多个单独的介电层111(例如，111b)与第一内电极121以及第二内电极122交替地堆叠并设置的多个介电层111(例如，111a)分开地设置。
参照图2，台阶部吸收层112可沿陶瓷主体的宽度方向设置在与有源区La的宽度方向边缘部MW相对应的区域中。
根据示例性实施例，台阶部吸收层112的厚度tb可以是介电层111的厚度td的10倍至20倍。
台阶部吸收层112的厚度tb可形成为介电层111的厚度td的10倍至20倍，从而可抵消通过堆叠内电极而产生的台阶部并可改善耐受电压特性。
例如，在介电层111的厚度td为0.4μm的情况下，台阶部吸收层112的厚度tb可以是4μm至8μm。
根据示例性实施例，在第一内电极121和第二内电极122的堆叠方向上，第一内电极121和第二内电极122中的与台阶部吸收层112相邻的两个内电极的端部可沿远离与所述端部相邻的台阶部吸收层112的方向弯曲。
如图2和图3中所示，与台阶部吸收层112相邻的两个内电极的端部远离与所述端部相邻的台阶部吸收层112的方向指的是内电极121和122和/或介电层111的堆叠方向，即，陶瓷主体的厚度方向，或者远离台阶部吸收层112的方向。
也就是说，其厚度为介电层111的厚度的10倍至20倍的台阶部吸收层112可设置在陶瓷主体110的宽度方向边缘部MW中，使得与台阶部吸收层112相邻的两个内电极121和122的端部可由于存在台阶部吸收层112而导致在压制工艺中弯曲。
由于存在台阶部吸收层112，内电极121和122的端部可沿远离其相邻的台阶部吸收层112的方向弯曲。
与台阶部吸收层112相邻的两个内电极121和122的端部弯曲的角度θ相对于介电层111的堆叠表面(或主表面)可以是3度至15度，例如，可以是大于3度小于15度。
与台阶部吸收层112相邻的两个内电极121和122中的全部内电极121和122的端部可相对于介电层111的堆叠表面以3度至15度弯曲，但是不限于此。也就是说，与台阶部吸收层112相邻的两个内电极121和122中的一些(例如，一些而不是全部)内电极的端部可相对于介电层111的堆叠表面以3度至15度弯曲。
与台阶部吸收层112相邻的两个内电极121和122的端部相对于介电层111的堆叠表面以3度至15度弯曲，从而可实现具有优良耐受电压特性的高电容多层陶瓷电容器。
在与台阶部吸收层112相邻的两个内电极121和122的端部相对于介电层111的堆叠表面弯曲的角度小于3度的情况下，电容减小，从而不能提供高电容多层陶瓷电容器。
同时，在与台阶部吸收层112相邻的两个内电极121和122的端部相对于介电层111的堆叠表面弯曲的角度超过15度的情况下，耐受电压特性可能劣化。
根据示例性实施例，在陶瓷主体110中，彼此相邻且与台阶部吸收层112相邻地设置并设置在台阶部吸收层112的相对侧的两个内电极121和122之间的距离可大于两个其他相邻的内电极之间的距离。
在示例性实施例中，在通过将其上设置有台阶部吸收层112的一个或更多个单独的介电层设置到有源区La的宽度方向边缘部中来形成台阶部吸收层112的情况下，其上设置有台阶部吸收层112的单独的介电层111可设置在包括其上设置有两个或更多个内电极121和122的介电层的相邻单元之间。
因此，在与台阶部吸收层112相邻的两个内电极121和122之间，可设置其上设置内电极的介电层和其上设置台阶部吸收层的单独的介电层，而在其他两个内电极之间，可仅设置其上设置内电极的介电层。
因此，与台阶部吸收层112相邻的两个内电极121和122之间的距离可大于其他两个内电极之间的距离。
图4是沿图1的B-B′线截取的根据示例性实施例的多层陶瓷电子组件的剖视图。
图5是沿图1的C-C′线截取的根据示例性实施例的多层陶瓷电子组件的剖视图。
参照图4和图5，陶瓷主体110可包括分别从第二外电极132和第一外电极131延伸到有源区La的长度方向边缘部ML中以分别面对第一内电极121和第二内电极122的多个第一虚设电极123和多个第二虚设电极124。陶瓷主体110还包括设置在有源区La的宽度方向边缘部MW中的台阶部吸收层112。
多个第一虚设电极123和多个第二虚设电极124可具有与第一内电极121和第二内电极122的高度相同或相似的高度。
此外，由于多个第一虚设电极123和多个第二虚设电极124分别被设置为与第一内电极121和第二内电极122分开，因此多个第一虚设电极123和多个第二虚设电极124可分别与第一内电极121和第二内电极122电绝缘。
根据示例性实施例，陶瓷主体110可包括分别从第二外电极132和第一外电极131延伸到有源区La的长度方向边缘部ML中以分别面对第一内电极121和第二内电极122的多个第一虚设电极123和多个第二虚设电极124。通过设置虚设电极，可避免与由内电极产生的台阶部的存在有关的问题。
第一虚设电极123和第二虚设电极124可放置在有源区La中，以分别与第一内电极121和第二内电极122共面。
此外，第一虚设电极123和第二虚设电极124可通过利用与形成第一内电极121和第二内电极122的方法相同的方法在陶瓷生片上将包含导电金属的导电膏印刷为预定厚度来形成。
这里，导电金属可以是镍(Ni)、铜(Cu)、钯(Pd)或它们的合金。然而，导电金属不限于此。
第一虚设电极123和第二虚设电极124可通过相对的表面交替地暴露到第二内电极122和第一内电极121暴露的表面，以分别连接到第二外电极132和第一外电极131。
此外，在一些示例中，第一虚设电极123和第二虚设电极124可均以相同的长度a形成。可选地，在其他示例中，第一虚设电极123和第二虚设电极124中的一些的长度可形成为与其他第一虚设电极123和第二虚设电极124的长度不同。
第一虚设电极123和第二虚设电极124的目的可以是用于解决与多层陶瓷电子组件100在长度方向上存在台阶部有关的问题，以抑制产生分层。当第一虚设电极123或第二虚设电极124的长度是a且有源区的长度方向边缘部ML的距离是b时，可满足0.2≤a/b≤0.8。详细地说，b可以对应于第二外电极与第一内电极之间的在长度方向上的长度，或者对应于第一外电极与第二内电极之间的在长度方向上的长度。
第一虚设电极123或第二虚设电极124的长度a与有源区的长度方向边缘部ML的距离b的比(a/b)被调节为在式：0.2≤a/b≤0.8的范围内，以解决台阶部问题，从而可实现具有优异可靠性的多层陶瓷电子组件。
当a/b的值小于0.2时，台阶部的减小不充分，使得抑制产生分层的效果劣化，从而可能在多层陶瓷电子组件中产生分层。当a/b的值超过0.8时，在有源区的长度方向边缘部ML中迅速产生内电极未形成部的台阶部，使得多层陶瓷电子组件的可靠性可能降低。
根据另一示例性实施例的多层陶瓷电子组件可包括陶瓷主体110，所述陶瓷主体110包括有源区La，所述有源区La具有多个介电层111以及交替地设置在多个介电层111中的每个的一个表面上的第一内电极121和第二内电极122以用于形成电容。保护层Lc设置在有源区La的上表面和下表面中的至少一个表面上。第一外电极131和第二外电极132分别电连接到第一内电极121和第二内电极122，并且形成在陶瓷主体110的两个端面上。陶瓷主体110包括分别从第二外电极132和第一外电极131延伸到有源区La的长度方向边缘部中以分别面对第一内电极121和第二内电极122的多个第一虚设电极123和多个第二虚设电极124。一个或更多个间隙部112′设置在有源区La的宽度方向边缘部MW中，与间隙部112′相邻的第一内电极121和第二内电极122在内电极的堆叠方向上沿远离间隙部112′的方向弯曲。
在陶瓷生片的与陶瓷主体的宽度方向边缘部MW相对应的两个端部上形成陶瓷构件的情况下，间隙部112′指的是形成在陶瓷主体的宽度方向边缘部中的部分。在多个陶瓷生片的堆叠、压制和烧结后，间隙部112′由台阶部吸收层形成。
此外，由于台阶部吸收层112设置在陶瓷主体110的宽度方向边缘部MW中，因此与台阶部吸收层112相邻的两个内电极121和122的端部可弯曲。
因此，在陶瓷主体被烧结后，间隙部112′可设置在两个内电极的弯曲端部附近且设置在陶瓷主体110的宽度方向边缘部MW中。
此外，在陶瓷主体被烧结后，在陶瓷主体中，彼此相邻且与间隙部112′邻近并设置在间隙部112′的相对侧上的两个内电极121和122之间的距离可大于两个其他相邻的内电极之间的距离。
此外，由于间隙部112′在陶瓷主体被烧结后设置在两个内电极的弯曲端部附近且设置在陶瓷主体110的宽度方向边缘部MW中，因此与间隙部112′相邻且设置在间隙部112′的相对侧上的两个内电极121和122的端部之间的距离可大于其他两个内电极的端部之间的距离。
与间隙部112′相邻(且设置在间隙部112′的相对侧上)的两个内电极121和122之间的距离差在内电极的端部可大于在内电极的中央部分。
原因是，间隙部112′在陶瓷主体被烧结后设置在两个内电极121和122的弯曲端部附近且设置在陶瓷主体110的宽度方向边缘部MW中。
由于其他特征与上面所述的根据示例性实施例的多层陶瓷电子组件的特征相同，因此将省略对其的描述。
图6是示出制造图1中所示的多层陶瓷电子组件的一种说明性工艺的示意性平面图。
图7是示出图1中所示的多层陶瓷电子组件的一部分的示意性分解透视图。
参照图6和图7，根据另一示例性实施例的制造多层陶瓷电容器的方法可包括：制备陶瓷生片；利用导电金属膏在陶瓷生片上形成内电极图案；在陶瓷生片的宽度方向边缘部MW中形成陶瓷构件，以形成台阶部吸收层；在内电极图案之间形成虚设图案；堆叠陶瓷生片并在虚设图案的中央部分切割堆叠件，以形成包括有源区的陶瓷主体，所述有源区包括多个介电层以及交替地设置在多个介电层的表面上的第一内电极和第二内电极以用于形成电容。可以在有源区的上表面和下表面中的至少一个表面上设置保护层，并且可以将第一外电极和第二外电极形成为分别电连接到第一内电极和第二内电极。
此外，在通过上面所述的制造多层陶瓷电容器的方法制造的多层陶瓷电子组件中，陶瓷主体可包括分别从第二外电极和第一外电极延伸到有源区的长度边缘部中以分别面对第一内电极和第二内电极的多个第一虚设电极和多个第二虚设电极。台阶部吸收层可设置在有源区的宽度方向边缘部MW中。
在根据另一实施例的制造多层陶瓷电容器的方法中，可首先制备陶瓷生片。
每个陶瓷生片可以与通常的多层陶瓷电容器中使用的陶瓷生片相同，并且可通过利用将陶瓷粉末颗粒、粘合剂和溶剂彼此混合制备浆料、然后通过刮刀法将所述浆料印刷成具有几μm的厚度的片状来制造。
所述浆料可以是用于形成陶瓷主体的有源区的介电层和构成保护层的介电层中的一些的陶瓷生片用的浆料。
同时，可选地，可另外地制备与上面所述的陶瓷生片相同且包括形成在其两个端部上的陶瓷构件以在其上形成台阶部吸收层的其他陶瓷生片。
与陶瓷生片类似，陶瓷构件可具有陶瓷粉末颗粒、粘合剂和溶剂彼此混合的浆料形式，但可在粘合剂和溶剂的含量方面与形成陶瓷生片的浆料不同。
接着，可将导电金属膏涂敷到陶瓷生片上，以形成内电极图案。
内电极图案可通过丝网印刷法或凹版印刷法形成。
接着，可在陶瓷生片的宽度方向边缘部MW中形成陶瓷构件，以形成台阶部吸收层112。
在陶瓷生片的宽度方向边缘部MW中形成陶瓷构件的方法没有具体地限制，可以是例如印刷法或冲压法。
此外，可在内电极图案121′和122′之间形成虚设图案120。
虚设图案120可在多层陶瓷电子组件被制造后成为第一虚设电极123和第二虚设电极124。
接着，可对陶瓷生片进行堆叠、沿着虚设图案120的中央部分进行切割并进行烧结，以形成包括具有多个介电层和交替地设置在多个介电层的表面上的第一内电极和第二内电极以用于形成电容的有源区的陶瓷主体。可在有源区的上表面和下表面中的至少一个表面上设置保护层。
接着，可形成覆盖陶瓷主体的两个端面且分别电连接到暴露到陶瓷主体的端面的第一内电极和第二内电极的第一外电极和第二外电极。
然后，对外电极的表面执行利用镍、锡等的镀覆工艺。
下面的表1是示出根据第一内电极和第二内电极(例如，121和122)的端部沿第一内电极和第二内电极的堆叠方向弯曲的角度的多层陶瓷电容器的电容和耐受电压特征的比较表格。
【表1】
样品编号 弯曲角度(度) 电容 耐受电压特性
1* 1 × ◎
2* 2 × ◎
3* 3 × ◎
4 4 ○ ◎
5 6 ○ ◎
6 7 ○ ○
7 8 ○ ○
8 9 ◎ ○
9 10 ◎ ○
10 11 ◎ ○
11 13 ◎ ○
12 14 ◎ ○
13* 15 ◎ ×
14* 18 ◎ ×
*：比较示例
在表1中，表明了在比目标电容超出10％或更大的情况下电容非常好(◎)，在比目标电容超出0.0％至10％(不包括10％)的情况下电容良好(○)，而在小于目标电容的情况下电容差(×)。
在表1中，表明了在比目标耐受电压超出10％或更大的情况下耐受电压特性非常好(◎)，在比目标耐受电压超出0.0％至10％(不包括10％)的情况下耐受电压特性良好(○)，而在小于目标耐受电压的情况下耐受电压特性差(×)。
参照表1，可以理解的是，在第一内电极和第二内电极的端部弯曲的角度θ在3度至15度(例如，大于3度小于15度)的范围内的情况下，电容高，耐受电压特性优良，并且改善了可靠性。
另一方面，在第一内电极和第二内电极的端部弯曲的角度θ小于等于3度的样品1至3的情况下，存在电容减小的问题。此外，在第一内电极和第二内电极的端部弯曲的角度θ大于等于15度的样品13和14的情况下，存在耐受电压特性劣化的问题。
如上面所阐述的，根据示例性实施例，在用于形成电容的有源区的宽度方向边缘部MW中设置台阶部吸收层112，并且在有源区的长度方向边缘部中设置多个第一虚设电极和多个第二虚设电极。以这种方式，缓解了台阶部问题，并且可实现具有改善的耐受电压特性的高电容多层陶瓷电子组件。
虽然上面已经示出并描述了示例性实施例，但对本领域的技术人员将显而易见的是，在不脱离由权利要求限定的本发明的范围的情况下，可以做出各种修改和变型。

Claims (11)

1.一种多层陶瓷电子组件，包括：
陶瓷主体，包括有源区和保护层，所述有源区包括多个介电层以及交替地设置在所述多个介电层的表面上的第一内电极和第二内电极，以用于形成电容，所述保护层设置在所述有源区的上表面和下表面中的至少一个表面上；以及
第一外电极和第二外电极，分别电连接到所述第一内电极和所述第二内电极，并且形成在所述陶瓷主体的两个端面上，
其中，所述陶瓷主体包括分别从所述第二外电极和所述第一外电极延伸到所述有源区的长度方向边缘部中以分别面对所述第一内电极和所述第二内电极的多个第一虚设电极和多个第二虚设电极，
一个或更多个台阶部吸收层设置在所述有源区的宽度方向边缘部中，与台阶部吸收层相邻且彼此相邻的一对第一内电极和第二内电极的端部在所述第一内电极和所述第二内电极的堆叠方向上沿远离所述台阶部吸收层的彼此相反的方向弯曲，并且
其中，相对于与所述第一内电极和所述第二内电极相邻的介电层的堆叠表面，与所述台阶部吸收层相邻的所述第一内电极和所述第二内电极的端部弯曲的角度为大于3度且小于15度。
2.根据权利要求1所述的多层陶瓷电子组件，其中，在所述第一内电极和第二内电极的堆叠方向上，在所述陶瓷主体中，与所述台阶部吸收层相邻的第一内电极与第二内电极之间的距离大于两个其他相邻的内电极之间的距离。
3.根据权利要求1所述的多层陶瓷电子组件，其中，0.2≤a/b≤0.8，a是从相应的第二外电极或第一外电极延伸的第一虚设电极或第二虚设电极的长度，b是所述有源区的在所述第二外电极与第一内电极之间或在所述第一外电极与第二内电极之间延伸的长度方向边缘部的长度。
4.一种制造多层陶瓷电子组件的方法，包括：
制备陶瓷生片；
利用导电金属膏在陶瓷生片上形成内电极图案；
在陶瓷生片的宽度方向边缘部中形成用于形成台阶部吸收层的陶瓷构件；
在内电极图案之间形成虚设图案；
对陶瓷生片进行堆叠并沿着所述虚设图案的中央部分对所堆叠的陶瓷生片进行切割，以形成包括有源区和保护层的陶瓷主体，所述有源区包括多个介电层以及交替地设置在多个介电层的表面上的第一内电极和第二内电极，以用于形成电容，所述保护层设置在所述有源区的上表面和下表面中的至少一个表面上，
形成分别电连接到所述第一内电极和所述第二内电极的第一外电极和第二外电极，
其中，所述陶瓷主体包括：多个第一虚设电极和多个第二虚设电极，分别从所述第二外电极和所述第一外电极延伸到所述有源区的长度方向边缘部中，以分别面对所述第一内电极和所述第二内电极；台阶部吸收层，设置在所述有源区的宽度方向边缘部中，
其中，在所述第一内电极和所述第二内电极的堆叠方向上，使与台阶部吸收层相邻且彼此相邻的两个内电极的端部在所述堆叠方向上沿远离所述台阶部吸收层的彼此相反的方向弯曲，并且
其中，相对于与所述第一内电极和所述第二内电极相邻的介电层的堆叠表面，与所述台阶部吸收层相邻的所述第一内电极和所述第二内电极的端部弯曲的角度为大于3度且小于15度。
5.根据权利要求4所述的方法，其中，0.2≤a/b≤0.8，a是从相应的第二外电极或第一外电极延伸的第一虚设电极或第二虚设电极的长度，b是所述有源区的在第二外电极与第一内电极之间或在第一外电极与第二内电极之间延伸的长度方向边缘部的长度。
6.根据权利要求4所述的方法，其中，通过印刷法或冲压法执行所述在陶瓷生片的宽度方向边缘部中的形成陶瓷构件的步骤。
7.一种多层陶瓷电子组件，包括：
陶瓷主体，包括有源区，所述有源区包括多个第一介电层、多个第二介电层以及交替地设置在所述多个第一介电层的表面上的第一内电极和第二内电极，以用于形成电容，
其中，由绝缘材料形成的台阶部吸收层设置在所述第二介电层上并介于所述第二介电层的边缘部和与所述第二介电层相邻的所述第一介电层的边缘部之间，
其中，与台阶部吸收层相邻且彼此相邻的一对第一内电极和第二内电极的端部在所述第一内电极和所述第二内电极的堆叠方向上沿远离所述台阶部吸收层的彼此相反的方向弯曲，并且
其中，相对于与所述第一内电极和所述第二内电极相邻的介电层的堆叠表面，与所述台阶部吸收层相邻的所述第一内电极和所述第二内电极的端部弯曲的角度为大于3度且小于15度。
8.根据权利要求7所述的多层陶瓷电子组件，所述多层陶瓷电子组件还包括：
第一外电极和第二外电极，分别电连接到所述第一内电极和所述第二内电极，并且形成在所述陶瓷主体的相应的端面上，
其中，所述陶瓷主体包括分别从所述第二外电极和所述第一外电极延伸到所述有源区的长度方向边缘部中以分别面对所述第一内电极和所述第二内电极的多个第一虚设电极和多个第二虚设电极。
9.根据权利要求7所述的多层陶瓷电子组件，其中，所述一对第一内电极和第二内电极的弯曲的端部与所述陶瓷主体的外表面分开。
10.根据权利要求7所述的多层陶瓷电子组件，其中，具有沿相反方向弯曲的端部的所述一对第一内电极和第二内电极之间的距离大于其他相邻内电极之间的距离。
11.根据权利要求7所述的多层陶瓷电子组件，其中，所述一对第一内电极和第二内电极中的每个的相对端部相对于内电极的中央部分弯曲。
CN201910567103.9A 2016-02-22 2016-11-25 多层陶瓷电子组件及其制造方法 Active CN110164688B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020160020638A KR102437801B1 (ko) 2016-02-22 2016-02-22 적층 세라믹 전자부품 및 그 제조 방법
KR10-2016-0020638 2016-02-22
CN201611060575.8A CN107103996B (zh) 2016-02-22 2016-11-25 多层陶瓷电子组件及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201611060575.8A Division CN107103996B (zh) 2016-02-22 2016-11-25 多层陶瓷电子组件及其制造方法

Publications (2)

Publication Number Publication Date
CN110164688A CN110164688A (zh) 2019-08-23
CN110164688B true CN110164688B (zh) 2022-02-01

Family

ID=59630152

Family Applications (3)

Application Number Title Priority Date Filing Date
CN201611060575.8A Active CN107103996B (zh) 2016-02-22 2016-11-25 多层陶瓷电子组件及其制造方法
CN201910567103.9A Active CN110164688B (zh) 2016-02-22 2016-11-25 多层陶瓷电子组件及其制造方法
CN201910566734.9A Active CN110164687B (zh) 2016-02-22 2016-11-25 多层陶瓷电子组件

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201611060575.8A Active CN107103996B (zh) 2016-02-22 2016-11-25 多层陶瓷电子组件及其制造方法

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN201910566734.9A Active CN110164687B (zh) 2016-02-22 2016-11-25 多层陶瓷电子组件

Country Status (4)

Country Link
US (1) US10256043B2 (zh)
JP (1) JP6852253B2 (zh)
KR (2) KR102437801B1 (zh)
CN (3) CN107103996B (zh)

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101762032B1 (ko) * 2015-11-27 2017-07-26 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법
KR102437801B1 (ko) * 2016-02-22 2022-08-30 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법
KR20190059008A (ko) * 2017-11-22 2019-05-30 삼성전기주식회사 적층 세라믹 커패시터
KR102426214B1 (ko) 2017-12-22 2022-07-28 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20190121202A (ko) * 2018-10-10 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품
JP7338961B2 (ja) * 2018-11-08 2023-09-05 太陽誘電株式会社 セラミック電子部品およびその製造方法
KR20190121217A (ko) * 2018-11-13 2019-10-25 삼성전기주식회사 적층 세라믹 전자부품
KR102620518B1 (ko) * 2019-04-17 2024-01-03 삼성전기주식회사 적층 세라믹 전자부품
KR102620520B1 (ko) * 2019-06-26 2024-01-03 삼성전기주식회사 적층 세라믹 전자부품
CN112242245A (zh) * 2019-07-16 2021-01-19 太阳诱电株式会社 层叠陶瓷电子部件和层叠陶瓷电子部件的制造方法
KR20190116137A (ko) * 2019-07-17 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20210009627A (ko) * 2019-07-17 2021-01-27 삼성전기주식회사 적층 세라믹 전자 부품
KR20190116138A (ko) * 2019-07-18 2019-10-14 삼성전기주식회사 적층형 커패시터 및 그 실장 기판
KR20190116140A (ko) 2019-07-24 2019-10-14 삼성전기주식회사 적층 세라믹 커패시터
JP2021040100A (ja) * 2019-09-05 2021-03-11 株式会社村田製作所 積層セラミックコンデンサ
KR20190116176A (ko) 2019-09-19 2019-10-14 삼성전기주식회사 적층 세라믹 전자부품
JP2021089940A (ja) 2019-12-03 2021-06-10 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP7453888B2 (ja) * 2020-09-16 2024-03-21 太陽誘電株式会社 セラミック電子部品およびその製造方法
JP2023006562A (ja) * 2021-06-30 2023-01-18 太陽誘電株式会社 セラミック電子部品およびセラミック電子部品の製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745473A (ja) * 1993-05-24 1995-02-14 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサの製造方法
JPH1154365A (ja) * 1997-08-07 1999-02-26 Murata Mfg Co Ltd 積層セラミック電子部品
JP2006128282A (ja) * 2004-10-27 2006-05-18 Kyocera Corp 積層型電子部品およびその製法
CN1832069A (zh) * 2005-03-10 2006-09-13 Tdk株式会社 多端子型层叠电容器及其制造方法
CN101901688A (zh) * 2009-06-01 2010-12-01 株式会社村田制作所 层叠型电子部件及其制造方法
CN102683016A (zh) * 2011-03-09 2012-09-19 三星电机株式会社 多层陶瓷电容器和该多层陶瓷电容器的制造方法
WO2016002789A1 (ja) * 2014-07-02 2016-01-07 株式会社村田製作所 積層型電子部品の製造方法

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02100306A (ja) * 1988-10-07 1990-04-12 Murata Mfg Co Ltd 積層電子部品の製造方法
US20010016252A1 (en) * 2000-02-09 2001-08-23 Murata Manufacturing Co., Ltd. Conductive paste and ceramic electronic device using the same
JP4000050B2 (ja) * 2002-11-12 2007-10-31 京セラ株式会社 セラミック積層体の製法
JP2004179527A (ja) * 2002-11-28 2004-06-24 Kyocera Corp セラミック積層体の製法
JP2006278566A (ja) * 2005-03-28 2006-10-12 Tdk Corp 積層電子部品及びその製造方法
JP4784264B2 (ja) * 2005-10-31 2011-10-05 Ｔｄｋ株式会社 積層型電子部品の製造方法
JP4807169B2 (ja) 2006-07-07 2011-11-02 株式会社村田製作所 積層セラミックコンデンサおよびその製造方法
KR101922863B1 (ko) * 2011-05-31 2018-11-28 삼성전기 주식회사 적층형 세라믹 전자부품 및 그 제조방법
KR101952845B1 (ko) * 2011-12-22 2019-02-28 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법
KR101444534B1 (ko) 2012-09-27 2014-09-24 삼성전기주식회사 적층 세라믹 전자 부품
KR102067173B1 (ko) 2013-02-25 2020-01-15 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR102061502B1 (ko) * 2013-03-19 2020-01-02 삼성전기주식회사 적층 세라믹 전자부품 및 이의 제조방법
KR101462769B1 (ko) 2013-03-28 2014-11-20 삼성전기주식회사 적층 세라믹 커패시터, 그 제조방법 및 전자부품이 실장된 회로기판
KR101525666B1 (ko) * 2013-07-11 2015-06-03 삼성전기주식회사 적층 세라믹 커패시터 및 그 제조 방법
KR101762032B1 (ko) 2015-11-27 2017-07-26 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법
KR102437801B1 (ko) * 2016-02-22 2022-08-30 삼성전기주식회사 적층 세라믹 전자부품 및 그 제조 방법

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745473A (ja) * 1993-05-24 1995-02-14 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサの製造方法
JPH1154365A (ja) * 1997-08-07 1999-02-26 Murata Mfg Co Ltd 積層セラミック電子部品
JP2006128282A (ja) * 2004-10-27 2006-05-18 Kyocera Corp 積層型電子部品およびその製法
CN1832069A (zh) * 2005-03-10 2006-09-13 Tdk株式会社 多端子型层叠电容器及其制造方法
CN101901688A (zh) * 2009-06-01 2010-12-01 株式会社村田制作所 层叠型电子部件及其制造方法
CN102683016A (zh) * 2011-03-09 2012-09-19 三星电机株式会社 多层陶瓷电容器和该多层陶瓷电容器的制造方法
WO2016002789A1 (ja) * 2014-07-02 2016-01-07 株式会社村田製作所 積層型電子部品の製造方法

Also Published As

Publication number Publication date
JP2017152674A (ja) 2017-08-31
JP6852253B2 (ja) 2021-03-31
CN110164688A (zh) 2019-08-23
KR102527706B1 (ko) 2023-05-02
CN107103996A (zh) 2017-08-29
CN107103996B (zh) 2019-12-10
KR20170098560A (ko) 2017-08-30
CN110164687B (zh) 2021-08-06
KR20220106943A (ko) 2022-08-01
CN110164687A (zh) 2019-08-23
US10256043B2 (en) 2019-04-09
KR102437801B1 (ko) 2022-08-30
US20170243695A1 (en) 2017-08-24

Similar Documents

Publication Publication Date Title
CN110164688B (zh) 多层陶瓷电子组件及其制造方法
JP6834091B2 (ja) 積層セラミック電子部品及びその製造方法
KR101514512B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
US9384898B2 (en) Multilayer ceramic capacitor and method of manufacturing the same
KR101681358B1 (ko) 적층 세라믹 커패시터 및 그 제조방법
KR101946259B1 (ko) 적층 세라믹 전자부품
KR101496814B1 (ko) 적층 세라믹 커패시터, 그 제조방법 및 적층 세라믹 커패시터의 실장 기판
KR20190116113A (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR20140121725A (ko) 적층 세라믹 커패시터 및 그 제조방법
KR102283078B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
KR20130084853A (ko) 적층 세라믹 전자부품 및 이의 제조방법
KR20140081568A (ko) 적층 세라믹 전자 부품
KR102101933B1 (ko) 적층 세라믹 전자부품
CN110828169A (zh) 多层陶瓷电容器及制造多层陶瓷电容器的方法
KR102097328B1 (ko) 적층 세라믹 전자부품 및 그 제조방법
US9281121B2 (en) Multilayer ceramic electronic component and manufacturing method thereof
US20150103468A1 (en) Multilayer ceramic electronic component and method of manufacturing the same
KR101771737B1 (ko) 적층 세라믹 전자부품 및 이의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant