JPWO2007074598A1 - 電気回路装置 - Google Patents

電気回路装置 Download PDF

Info

Publication number
JPWO2007074598A1
JPWO2007074598A1 JP2007551867A JP2007551867A JPWO2007074598A1 JP WO2007074598 A1 JPWO2007074598 A1 JP WO2007074598A1 JP 2007551867 A JP2007551867 A JP 2007551867A JP 2007551867 A JP2007551867 A JP 2007551867A JP WO2007074598 A1 JPWO2007074598 A1 JP WO2007074598A1
Authority
JP
Japan
Prior art keywords
conductor
conductor plates
circuit device
current
plates
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007551867A
Other languages
English (en)
Other versions
JP4912324B2 (ja
Inventor
一也 二木
一也 二木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2007551867A priority Critical patent/JP4912324B2/ja
Publication of JPWO2007074598A1 publication Critical patent/JPWO2007074598A1/ja
Application granted granted Critical
Publication of JP4912324B2 publication Critical patent/JP4912324B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0014—Capacitor filters, i.e. capacitors whose parasitic inductance is of relevance to consider it as filter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/70—Energy storage systems for electromobility, e.g. batteries

Abstract

電気回路装置（１０１）は、電気素子（１００）と、基板（２００）とを備える。電気素子（１００）は、導体板（１１，１２）と、導体板（２１〜２３）と、導体（１１，１２）に接続されたサイド陽極電極（１０Ａ，１０Ｂ）と、導体板（２１〜２３）に接続されたサイド陰極電極（２０Ａ，２０Ｂ，２０Ｃ，２０Ｄ）とを含む。導体板（１１，１２）は、導体板（２１〜２３）と交互に積層される。基板（２００）は、誘電体（２０１）と、導体板（２０２〜２０５）とを含む。導体板（２０２）は、サイド陽極電極（１０Ａ）に接続され、導体板（２０３）は、サイド陽極電極（１０Ｂ）に接続され、導体板（２０４）は、サイド陰極電極（２０Ａ，２０Ｂ）に接続され、導体板（２０５）は、サイド陰極電極（２０Ｃ，２０Ｄ）に接続される。【選択図】図１

Description

この発明は、電気回路装置に関し、特に、低いインピーダンスを有する電気回路装置に関するものである。
最近、ＬＳＩ（Ｌａｒｇｅ Ｓｃａｌｅ Ｉｎｔｅｇｒａｔｅｄ ｃｉｒｃｕｉｔ）等のデジタル回路技術は、コンピュータおよび通信関連機器だけでなく、家庭電化製品および車載用機器にも使用されている。
そして、ＬＳＩ等で発生した高周波電流は、ＬＳＩ近傍にとどまらず、プリント回路基板等の実装回路基板内の広い範囲に広がり、信号配線およびグランド配線に誘導結合し、信号ケーブル等から電磁波として漏洩する。
従来のアナログ回路の一部をデジタル回路に置き換えた回路、およびアナログ入出力を持つデジタル回路等のアナログ回路とデジタル回路とが混載される回路では、デジタル回路からアナログ回路への電磁干渉問題が深刻になってきている。
この対策には、高周波電流の発生源であるＬＳＩを供給電源系から高周波的に分離すること、すなわち、電源デカップリングの手法が有効である。そして、この電源デカップリングの手法を用いたノイズフィルタとして伝送線路型ノイズフィルタが知られている（特開２００４−８０７７３号公報）。
この伝送線路型ノイズフィルタは、第１および第２の導電体と、誘電体層と、第１および第２の陽極とを備える。そして、第１および第２の導電体の各々は、板状形状からなり、誘電体層は、第１および第２の導電体間に配置される。
第１の陽極は、第１の導電体の長さ方向における一方端に接続され、第２の陽極は、第１の導体体の長さ方向における他方端に接続される。第２の導電体は、基準電位に接続するための陰極として機能する。また、第１の導電体、誘電体層および第２の導電体は、コンデンサを構成する。さらに、第１の導電体の厚さは、第１の導電体に流れる電流の直流成分によって生じる温度上昇を実質的に抑制するように設定される。
そして、伝送線路型ノイズフィルタは、電源とＬＳＩとの間に接続され、電源からの電流を第１の陽極、第１の導電体および第２の陽極からなる経路によってＬＳＩへ流すとともに、ＬＳＩで発生した交流電流を減衰する。
このように、伝送線路型ノイズフィルタは、コンデンサの構成を有し、コンデンサの２つの電極を構成する第１および第２の導電体を伝送線路として用いたノイズフィルタである。
特開２００４−８０７７３号公報
しかし、伝送線路型ノイズフィルタは、（インダクタンス／キャパシタンス）１／２によって表されるインピーダンスを有し、インダクタンスを低減する手段を採用していない。また、インピーダンスは、周波数が高くなるに従ってキャパシタンスが支配的な領域からインダクタンスが支配的な領域へ移行する。その結果、従来の伝送線路型ノイズフィルタにおいては、伝送線路型ノイズフィルタが元来的に有するインダクタンスによって決定されるインピーダンスよりも低いインピーダンスを実現できないという問題がある。
また、ＣＰＵ等の電気負荷回路で発生する不要な高周波電流が電源側へ漏洩するのを抑制することが困難であるという問題がある。
そこで、この発明は、かかる問題を解決するためになされたものであり、その目的は、インダクタンスの低減によってインピーダンスを低減可能な電気回路装置を提供することである。
また、この発明の別の目的は、電気負荷回路で発生した高周波電流の電源側への漏洩を抑制可能な電気回路装置を提供することである。
この発明によれば、電気回路装置は、電気素子と、電流制御部材とを備える。電気素子は、第１および第２の端子間に接続される。電流制御部材は、第１の端子から供給された第１の電流の交流成分を少なくとも電気素子内の導体板に流すとともに、第１の電流のリターン電流である第２の電流を第２の端子から受け、その受けた第２の電流の交流成分を少なくとも電気素子内の導体板に流す。電気素子は、ｎ（ｎは正の整数）個の第１の導体板と、ｍ（ｍは正の整数）個の第２の導体板とを含む。ｎ個の第１の導体板の各々は、第１の電流の交流成分を少なくとも第１の端子側から第２の端子側へ流す。ｍ個の第２の導体板は、ｎ個の第１の導体板と交互に積層され、各々が第２の電流の交流成分を少なくとも第２の端子側から第１の端子側へ流す。
好ましくは、電気素子は、第１および第２の陽極電極と、第１および第２の陰極電極とをさらに含む。第１の陽極電極は、第１の端子側に配置され、ｎ個の第１の導体板の一方端に接続される。第２の陽極電極は、第２の端子側に配置され、ｎ個の第１の導体板の他方端に接続される。第１の陰極電極は、第１の端子側に配置され、ｍ個の第２の導体板の一方端に接続される。第２の陰極電極は、第２の端子側に配置され、ｍ個の第２の導体板の他方端に接続される。そして、電流制御部材は、第１および第２の陰極電極に接続され、ｍ個の第２の導体板のインピーダンスよりも大きいインピーダンスを有する第３の導体板を含む。
好ましくは、電気素子は、第１および第２の陽極電極と、第１および第２の陰極電極とをさらに含む。第１の陽極電極は、第１の端子側に配置され、ｎ個の第１の導体板の一方端に接続される。第２の陽極電極は、第２の端子側に配置され、ｎ個の第１の導体板の他方端に接続される。第１の陰極電極は、第１の端子側に配置され、ｍ個の第２の導体板の一方端に接続される。第２の陰極電極は、第２の端子側に配置され、ｍ個の第２の導体板の他方端に接続される。そして、電流制御部材は、表皮効果によって第１の電流の交流成分をｎ個の第１の導体板に流すとともに、第１の電流の直流成分を第１の陽極電極から第２の陽極電極へ流す。
また、この発明によれば、電気回路装置は、基板と、電気素子とを備える。電気素子は、基板上に配置され、第１および第２の端子間に接続される。そして、電気素子は、第１および第２の陽極電極と、第１および第２の陰極電極と、ｎ（ｎは正の整数）個の第１の導体板と、ｍ（ｍは正の整数）個の第２の導体板とを含む。第１の陽極電極は、第１の端子側に配置される。第２の陽極電極は、第２の端子側に配置される。第１の陰極電極は、第１の端子側に配置される。第２の陰極電極は、第２の端子側に配置される。ｎ個の第１の導体板は、第１および第２の陽極電極に接続される。ｍ個の第２の導体板は、ｎ個の第１の導体板と交互に積層され、第１および第２の陰極電極に接続される。基板は、第１から第４の導体部を含む。第１の導体部は、第１の陽極電極に接続される。第２の導体部は、第１の導体部と分離されて設けられ、第２の陽極電極に接続される。第３の導体部は、第１の陰極電極に接続される。第４の導体部は、第３の導体部と分離されて設けられ、第２の陰極電極に接続される。
さらに、この発明によれば、電気回路装置は、基板と、電気素子とを備える。電気素子は、基板上に配置され、第１および第２の端子間に接続される。そして、電気素子は、第１および第２の陽極電極と、第１および第２の陰極電極と、ｎ（ｎは正の整数）個の第１の導体板と、ｍ（ｍは正の整数）個の第２の導体板とを含む。第１の陽極電極は、第１の端子側に配置される。第２の陽極電極は、第２の端子側に配置される。第１の陰極電極は、第１の端子側に配置される。第２の陰極電極は、第２の端子側に配置される。ｎ個の第１の導体板は、第１および第２の陽極電極に接続される。ｍ個の第２の導体板は、ｎ個の第１の導体板と交互に積層され、第１および第２の陰極電極に接続される。基板は、第１から第４の導体部と、第１および第２のスリットとを含む。第１の導体部は、第１の陽極電極に接続される。第２の導体部は、第２の陽極電極に接続される。第１のスリットは、第１の導体部と第２の導体部との間に設けられる。第３の導体部は、第１の陰極電極に接続される。第４の導体部は、第２の陰極電極に接続される。第２のスリットは、第３の導体部と第４の導体部との間に設けられる。
好ましくは、第１のスリットは、第２のスリットと同じスリットからなる。
さらに、この発明によれば、電気回路装置は、電気素子と、第１の導体板とを備える。電気素子は、第１および第２の端子間に接続される。第１の導体板は、電気素子の両端に接続される。電気素子は、第１および第２の陽極電極と、第１および第２の陰極電極と、ｎ（ｎは正の整数）個の第２の導体板と、ｍ（ｍは正の整数）個の第３の導体板とを含む。第１の陽極電極は、第１の端子側に配置される。第２の陽極電極は、第２の端子側に配置される。第１の陰極電極は、第１の端子側に配置される。第２の陰極電極は、第２の端子側に配置される。ｎ個の第２の導体板は、第１および第２の陽極電極に接続される。ｍ個の第３の導体板は、ｎ個の第２の導体板と交互に積層され、第１および第２の陰極電極に接続される。そして、第１の導体板は、第１および第２の陽極電極間に接続されるとともに、最小深さ以上の深さを有する凹凸部を表面に有する。最小深さは、表皮効果による表皮深さｄＳよりも浅く、第１の導体板の表面が平坦である場合に表皮効果によって第１の導体板の表面層に流れる電流の交流成分を抑制する深さである。
好ましくは、第１の導体板は、第１および第２の接続部を含む。第１の接続部は、第１の陽極電極との接続部である。第２の接続部は、第２の陽極電極との接続部である。第１および第２の接続部は、電気素子の幅よりも広い幅を有する。
好ましくは、第１の導体板は、第１および第２の接続部を含む。第１の接続部は、第１の陽極電極との接続部である。第２の接続部は、第２の陽極電極との接続部である。第１および第２の接続部は、電気素子の幅方向および／または電気素子の長さ方向に延伸した延伸部を有する。
好ましくは、最小深さは、電素素子に接続される電気負荷回路が発生する交流電流成分のうち、最も高い周波数によって決定される表皮深さよりも浅く、表皮効果によって第１の導体板の表面層を流れる最も高い周波数を有する交流電流成分を抑制する深さに設定される。
好ましくは、凹凸部は、表皮深さ以上の深さを有する。
好ましくは、表皮深さは、最も高い周波数によって決定される表皮深さである。
好ましくは、凹凸部は、表皮深さ以上、かつ、最大深さ以下の深さを有する。最大深さは、電気負荷回路が１個である場合、１個の電気負荷回路に供給される直流電流を第１の導体板に流すために必要な第１の導体板の断面積に基づいて決定され、ｊ（ｊは２以上の整数）個の電気負荷回路が電気素子に並列に接続される場合、ｊ個の電気負荷回路の全体に供給される直流電流を第１の導体板に流すために必要な第１の導体板の断面積に基づいて決定される。
好ましくは、表皮深さは、電気負荷回路が発生する交流電流成分の周波数のうち、最も低い周波数における表皮深さである。
この発明による電気回路装置においては、電流の交流成分は、電気素子内の導体板に流され、電流のリターン電流の交流成分は、電気素子内の他の導体板に流される。その結果、導体板は、他の導体板と磁気的結合を生じ、導体板の実効インダクタンスは、導体板の自己インダクタンスよりも小さくなる。
したがって、この発明によれば、電気回路装置のインピーダンスを低減できる。また、リターン電流の交流成分を電気素子内に閉じ込め、交流成分の電源側への漏洩を抑制できる。
この発明の実施の形態１による電気回路装置の構成を示す概略図である。 図１に示す電気素子の構成を示す概略図である。 図１に示す誘電体層および導体板の寸法を説明するための図である。 隣接する２つの導体板の平面図である。 図２に示す線Ｖ−Ｖ間における電気素子１００の断面図である。 図２に示す線ＶＩ−ＶＩ間における電気素子１００の断面図である。 図２に示す電気素子の製造方法を説明するための第１の工程図である。 図２に示す電気素子の製造方法を説明するための第２の工程図である。 図２に示す電気素子の製造方法を説明するための第３の工程図である。 図２に示す電気素子の製造方法を説明するための第４の工程図である。 図２に示す電気素子の製造方法を説明するための第５の工程図である。 図２に示す電気素子の機能を説明するための斜視図である。 導線を流れる電流によって生成される磁束密度を説明するための図である。 ２つの導線間において磁気的干渉が生じた場合の実効インダクタンスを説明するための図である。 図２に示す電気素子のインダクタンスが小さくなる機構を説明するための第１の概念図である。 図２に示す電気素子のインダクタンスが小さくなる機構を説明するための第２の概念図である。 図２に示す電気素子のインピーダンスの周波数依存性を示す図である。 図２に示す電気素子の使用状態を示す概念図である。 図１に示す基板の構成を示す斜視図である。 図１に示す電気回路装置を詳細に説明するための斜視図である。 図２０に示す線ＸＸＩ−ＸＸＩ間の電気回路装置の断面図である。 図２０に示す線ＸＸＩＩ−ＸＸＩＩ間の電気回路装置の断面図である。 図２０に示す電気回路装置のインピーダンスの周波数依存性を示す図である。 図２０に示す２つの導体板間における電気的な分離度と周波数の関係を示す図である。 図１に示す基板の構成を示す他の斜視図である。 図１に示す基板の構成を示すさらに他の斜視図である。 図１に示す基板の構成を示すさらに他の斜視図である。 図１に示す基板の構成を示すさらに他の斜視図である。 図１に示す基板の構成を示すさらに他の斜視図である。 図１に示す基板の他の構成を示す平面図である。 図１に示す基板の他の構成を示す平面図である。 図１に示す基板の他の構成を示す平面図である。 図１に示す基板の他の構成を示す平面図である。 図３０から図３３にそれぞれ示す基板を用いた電気回路装置のインピーダンスと周波数との関係を示す図である。 図１に示す基板の他の構成を示す平面図である。 図３５に示す基板を用いて電気回路装置を作製した場合における３個のスリットからなるスリットの長さに対するインピーダンスの変化を示す図である。 図１に示す基板の他の構成を示す平面図である。 図３７に示すスリットの長さとＳ２１との関係を示す図である。 図１に示す基板の他の構成を示す平面図である。 図１に示す基板の他の構成を示す平面図である。 図１に示す基板の他の構成を示す平面図である。 図１に示す基板の他の構成を示す平面図である。 図１に示す基板の他の構成を示す平面図である。 図４３に示す線ＸＸＸＸＩＶ−ＸＸＸＸＩＶ間における基板の断面図である。 実施の形態１による電気回路装置の他の構成を示す概念図である。 隣接する２つの導体板の他の平面図である。 図４５に示す電気回路装置のインピーダンスの周波数依存性を示す図である。 実施の形態２による電気回路装置の構成を示す斜視図である。 図４８に示す導体板の斜視図である。 図４９に示す導体板の長さ方向における断面図である。 図５０に示す凹凸面の深さの範囲を説明するための第１の概念図である。 図５０に示す凹凸面の深さの範囲を説明するための第２の概念図である。 電気回路装置とＣＰＵとの接続パターンを示す第１の概念図である。 電気回路装置とＣＰＵとの接続パターンを示す第２の概念図である。 実施の形態２による電気回路装置の構成を示す他の斜視図である。 実施の形態２による電気回路装置の構成を示すさらに他の斜視図である。 実施の形態２による電気回路装置の構成を示すさらに他の斜視図である。 実施の形態２による電気回路装置の構成を示すさらに他の斜視図である。 実施の形態２による電気回路装置の構成を示すさらに他の斜視図である。 実施の形態２による電気回路装置の構成を示すさらに他の斜視図である。 実施の形態２による電気回路装置の構成を示すさらに他の斜視図である。 実施の形態２による電気回路装置の構成を示すさらに他の斜視図である。 実施の形態２による電気回路装置の構成を示すさらに他の斜視図である。 実施の形態２による電気回路装置の構成を示すさらに他の斜視図である。
本発明の実施の形態について図面を参照しながら詳細に説明する。なお、図中同一または相当部分には同一符号を付してその説明は繰返さない。
［実施の形態１］
図１は、この発明の実施の形態１による電気回路装置の構成を示す概略図である。図１を参照して、この発明の実施の形態１による電気回路装置１０１は、電気素子１００と、基板２００とを備える。電気素子１００は、基板２００の一主面２０１Ａ上に配置される。
図２は、図１に示す電気素子１００の構成を示す概略図である。図２を参照して、電気素子１００は、誘電体層１〜５と、導体板１１，１２，２１〜２３と、サイド陽極電極１０Ａ，１０Ｂと、陽極電極１０Ｃ，１０Ｄと、サイド陰極電極２０Ａ，２０Ｂ，２０Ｃ，２０Ｄと、陰極電極２０Ｅ，２０Ｆとを含む。
誘電体層１〜５は、順次、積層される。導体板１１，１２，２１〜２３の各々は、平板形状からなる。そして、導体板２１は、誘電体層１，２間に配置され、導体板１１は、誘電体層２，３間に配置される。導体板２２は、誘電体層３，４間に配置され、導体板１２は、誘電体層４，５間に配置され、導体板２３は、誘電体層５の一主面５Ａに配置される。その結果、誘電体層１〜５は、それぞれ、導体板２１，１１，２２，１２，２３を支持する。
サイド陽極電極１０Ａは、導体板１１，１２の一方端に接続され、電気素子１００の側面１００Ａ（誘電体層１〜４の側面からなる側面）に形成される。サイド陽極電極１０Ｂは、導体板１１，１２の他方端に接続され、電気素子１００の側面１００Ａに対向する側面１００Ｂ（誘電体層１〜４の側面からなる側面）に形成される。その結果、サイド陽極電極１０Ｂは、サイド陽極電極１０Ａに対向して配置される。
陽極電極１０Ｃは、電気素子１００の底面１００Ｃに配置され、サイド陽極電極１０Ａに接続される。陽極電極１０Ｄは、電気素子１００の底面１００Ｃに配置され、サイド陽極電極１０Ｂに接続される。
サイド陰極電極２０Ａは、導体板２１〜２３の一方端側において導体板２１〜２３に接続され、電気素子１００の正面１００Ｄに配置される。サイド陰極電極２０Ｂは、導体板２１〜２３の一方端側において導体板２１〜２３に接続され、電気素子１００の正面１００Ｄに対向する裏面１００Ｅに配置される。これにより、サイド陰極電極２０Ｂは、サイド陰極電極２０Ａに対向して配置される。
サイド陰極電極２０Ｃは、導体板２１〜２３の他方端側において導体板２１〜２３に接続され、電気素子１００の正面１００Ｄに配置される。サイド陰極電極２０Ｄは、導体板２１〜２３の他方端側において導体板２１〜２３に接続され、電気素子１００の正面１００Ｄに対向する裏面１００Ｅに配置される。これにより、サイド陰極電極２０Ｄは、サイド陰極電極２０Ｃに対向して配置される。
陰極電極２０Ｅは、サイド陰極電極２０Ａ，２０Ｂに接続され、電気素子１００の底面１００Ｃに配置される。陰極電極２０Ｆは、サイド陰極電極２０Ｃ，２０Ｄに接続され、電気素子１００の底面１００Ｃに配置される。
このように、電気素子１００は、導体板１１，１２，２１〜２３が誘電体層１〜５を挟んで交互に配置された構造からなり、２個の陽極電極１０Ｃ，１０Ｄと、２個の陰極電極２０Ｅ，２０Ｆとを有する。
誘電体層１〜５の各々は、たとえば、チタン酸バリウム（ＢａＴｉＯ３）からなり、サイド陽極電極１０Ａ，１０Ｂ、陽極電極１０Ｃ，１０Ｄ、導体板１１，１２，２１〜２３、サイド陰極電極２０Ａ，２０Ｂ，２０Ｃ，２０Ｄおよび陰極電極２０Ｅ，２０Ｆの各々は、たとえば、ニッケル（Ｎｉ）からなる。
図３は、図１に示す誘電体層１，２および導体板１１，２１の寸法を説明するための図である。図３を参照して、誘電体層１，２の各々は、導体板１１，２１を電流が流れる方向ＤＲ１に長さＬ１を有し、方向ＤＲ１に直交する方向ＤＲ２に幅Ｗ１を有し、厚さＤ１を有する。長さＬ１は、たとえば、１５ｍｍに設定され、幅Ｗ１は、たとえば、１３ｍｍに設定され、厚さＤ１は、たとえば、２５μｍに設定される。
導体板１１は、長さＬ１および幅Ｗ２を有する。そして、幅Ｗ２は、たとえば、１１ｍｍに設定される。また、導体板２１は、長さＬ２および幅Ｗ１を有する。そして、長さＬ２は、たとえば、１３ｍｍに設定される。さらに、導体板１１，２１の各々は、たとえば、１０μｍ〜２０μｍの範囲の膜厚を有する。
誘電体層３〜５の各々は、図３に示す誘電体層１，２と同じ長さＬ１、同じ幅Ｗ１および同じ厚さＤ１を有する。また、導体板１２は、図３に示す導体板１１と同じ長さＬ１、同じ幅Ｗ２および同じ膜厚を有し、導体板２２，２３の各々は、図３に示す導体板２１と同じ長さＬ２、同じ幅Ｗ１および同じ膜厚を有する。
このように、導体板１１，１２は、導体板２１〜２３と異なる長さおよび異なる幅を有する。これは、導体板１１，１２に接続されるサイド陽極電極１０Ａ，１０Ｂが導体板２１〜２３に接続されるサイド陰極電極２０Ａ，２０Ｂ，２０Ｃ，２０Ｄと短絡するのを防止するためである。
図４は、隣接する２つの導体板の平面図である。図４を参照して、導体板１１および導体板２１を１つの平面へ投影すると、導体板１１および２１は、重複部分２０を有する。そして、導体板１１と導体板２１との重複部分２０は、長さＬ２および幅Ｗ２を有する。導体板１１と導体板２２との重複部分、導体板１２と導体板２２との重複部分および導体板１２と導体板２３との重複部分も、重複部分２０と同じ長さＬ２および同じ幅Ｗ２を有する。そして、実施の形態１においては、Ｗ２≦Ｌ２になるように、長さＬ２および幅Ｗ２が設定される。
図５は、図２に示す線Ｖ−Ｖ間における電気素子１００の断面図である。また、図６は、図２に示す線ＶＩ−ＶＩ間における電気素子１００の断面図である。
図５を参照して、導体板２１は、誘電体層１，２の両方に接し、導体板１１は、誘電体層２，３の両方に接する。また、導体板２２は、誘電体層３，４の両方に接し、導体板１２は、誘電体層４，５の両方に接する。さらに、導体板２３は、誘電体層５に接する。
サイド陰極電極２０Ｃ，２０Ｄは、導体板１１，１２には接続されず、導体板２１〜２３に接続される。また、陰極電極２０Ｆは、誘電体層１の裏面１Ａに配置され、サイド陰極電極２０Ｃ，２０Ｄに接続される（図５参照）。
サイド陽極電極１０Ａ，１０Ｂは、導体板２１〜２３に接続されず、導体板１１，１２に接続される。また、陽極電極１０Ｃ，１０Ｄは、誘電体層１の裏面１Ａに配置され、それぞれ、サイド陽極電極１０Ａ，１０Ｂに接続される（図６参照）。
その結果、導体板２１／誘電体層２／導体板１１、導体板１１／誘電体層３／導体板２２、導体板２２／誘電体層４／導体板１２、および導体板１２／誘電体層５／導体板２３は、陽極電極１０Ｃ，１０Ｄと陰極電極２０Ｅ，２０Ｆとの間に並列に接続された４個のコンデンサを構成する。
この場合、各コンデンサの電極面積は、隣接する２つの導体板の重複部分２０（図４参照）の面積に等しい。
図７から図１１は、それぞれ、図２に示す電気素子１００の製造方法を説明するための第１から第５の工程図である。図７を参照して、長さＬ１、幅Ｗ１および厚さＤ１を有する誘電体層１（ＢａＴｉＯ３）となるグリーンシートの表面１Ｂに、長さＬ２および幅Ｗ１を有する領域にＮｉペーストをスクリーン印刷により塗布し、誘電体層１の表面１ＢにＮｉからなる導体板２１を形成する。
同じようにして、ＢａＴｉＯ３からなる誘電体層３，５を作製し、その作製した誘電体層３，５上にそれぞれＮｉからなる導体板２２，２３を形成する（図７参照）。
引き続いて、長さＬ１、幅Ｗ１および厚さＤ１を有する誘電体層２（ＢａＴｉＯ３）となるグリーンシートの表面２Ａに、長さＬ１および幅Ｗ２を有する領域にＮｉペーストをスクリーン印刷により塗布し、誘電体層２の表面２ＡにＮｉからなる導体板１１を形成する。
同じようにして、ＢａＴｉＯ３からなる誘電体層４を作製し、その作製した誘電体層４上にＮｉからなる導体板１２を形成する（図８参照）。
その後、導体板２１，１１，２２，１２，２３がそれぞれ形成された誘電体層１〜５のグリーンシートを順次積層する（図９参照）。これによって、陽極電極１０Ｃ，１０Ｄに接続される導体板１１，１２および陰極電極２０Ｅ，２０Ｆに接続される導体板２１〜２３は、交互に積層される。
さらに、Ｎｉペーストをスクリーン印刷によって塗布し、サイド陽極電極１０Ａ，１０Ｂ、陽極電極１０Ｃ，１０Ｄ、サイド陰極電極２０Ａ，２０Ｂ，２０Ｃ，２０Ｄおよび陰極電極２０Ｅ，２０Ｆを形成する（図１０および図１１参照）。その後、図１１まで作製された素子を１３５０℃の焼成温度で焼成して電気素子１００が完成する。または、ポストファイヤーにより、内部電極（導体板１１，１２，２１〜２３）よりも融点が低く、導電率が高い材料をサイド電極（外部電極）に使用することも可能である。また、サイド電極（外部電極）に関しては、ハンダ濡れ性等を考慮し、必要に応じて焼成後にＮｉ，Ａｕ，Ｓｕ等によってメッキ処理を行うこともある。
なお、電気素子１００の作製においては、グリーンシートを使用せず、誘電体のペーストを印刷して乾燥させ、その上に導体を印刷し、さらに、誘電体のペーストを印刷して同様な工程を行い、積層していく方法もある。
図１２は、図２に示す電気素子１００の機能を説明するための斜視図である。図１２を参照して、電気素子１００に電流を流す場合、陰極電極２０Ｅ，２０Ｆを接地電位に接続し、導体板１１，１２に流れる電流が導体板２１〜２３に流れる電流と逆向きになるように電流を電気素子１００に流す。
たとえば、電流が陽極電極１０Ｃから陽極電極１０Ｄの方向へ流れるように電流を電気素子１００に流す。そうすると、電流は、陽極電極１０Ｃからサイド陽極電極１０Ａを介して導体板１１，１２へ流れ、導体板１１，１２を矢印３０の方向へ流れ、さらに、サイド陽極電極１０Ｂを介して陽極電極１０Ｄへ流れる。
また、導体板１１，１２を流れる電流のリターン電流は、陰極電極２０Ｆからサイド陰極電極２０Ｃ，２０Ｄを介して導体板２１〜２３に流れ、導体板２１〜２３を矢印３０と反対方向である矢印４０の方向へ流れ、さらに、サイド陰極電極２０Ａ，２０Ｂを介して陰極電極２０Ｅへ流れる。
そうすると、導体板１１，１２を流れる電流Ｉ１と、導体板２１〜２３を流れる電流Ｉ２とは、大きさが等しく、かつ、向きが逆方向の電流となる。
図１３は、導線を流れる電流によって生成される磁束密度を説明するための図である。また、図１４は、２つの導線間において磁気的干渉が生じた場合の実効インダクタンスを説明するための図である。
図１３を参照して、無限に長い直線導線に電流Ｉが流れているとき、導線から距離ａの位置に存在する点Ｐに生じる磁束密度Ｂは、
Figure 2007074598
によって表される。ただし、μ０は、真空の透磁率である。
また、図１３に示す導線が２本になり、お互いに磁気的な干渉が生じたときには、２本の導線の自己インダクタンスをそれぞれＬ１１，Ｌ２２とし、結合係数をｋ（０＜ｋ＜１）とし、２本の導線の相互インダクタンスをＬ１２とすると、相互インダクタンスＬ１２は、次式によって表される。
Figure 2007074598
ここで、Ｌ１１＝Ｌ２２の場合、相互インダクタンスＬ１２は、次式になる。
Figure 2007074598
図１４を参照して、導線Ａと導線Ｂとがリード線Ｃによって接続され、大きさが等しく、かつ、向きが逆方向の電流が導線Ａ，Ｂに流れる場合を想定すると、導線Ａの実効インダクタンスＬ１１ｅｆｆｅｃｔｉｖｅは、次式によって表される。
Figure 2007074598
このように、２本の導線Ａ，Ｂ間に磁気的干渉が生じる場合、導線Ａの実効インダクタンスＬ１１ｅｆｆｅｃｔｉｖｅは、導線Ｂとの間の相互インダクタンスＬ１２によって導線Ａの自己インダクタンスＬ１１よりも小さくなる。これは、導線Ａに流れる電流Ｉが導線Ｂを流れる電流−Ｉと反対方向である場合、導線Ａと導線Ｂとの間の磁気的干渉が大きくなり、相互インダクタンスＬ１２が導線Ａの自己インダクタンスＬ１１よりも大きくなるからである。
図１５および図１６は、それぞれ、図２に示す電気素子１００のインダクタンスが小さくなる機構を説明するための第１および第２の概念図である。電気素子１００においては、上述したように、導体板１１は、導体板２１，２２から２５μｍの位置に配置され、導体板１２は、導体板２２，２３から２５μｍの位置に配置されるため、導体板１１と導体板２１，２２との間および導体板１２と導体板２２，２３との間に磁気的干渉が生じ、導体板１１，１２を流れる電流Ｉ１は、導体板２１〜２３を流れる電流Ｉ２と大きさが等しく、かつ、向きが逆方向であるため、導体板１１，１２の実効インダクタンスは、導体板１１，１２と導体板２１〜２３との間の相互インダクタンスによって導体板１１，１２の自己インダクタンスよりも小さくなる。
この場合、導体板１１，１２の自己インダクタンスは、導体板１１，１２と導体板２１〜２３との重複部分２０における長さＬ２が幅Ｗ２以上である場合の方が重複部分２０における長さＬ２が幅Ｗ２よりも短い場合よりも大きく低下する。その理由を図１５および図１６を参照して説明する。
図１５は、重複部分２０における長さＬ２が幅Ｗ２以上である場合を示し、図１６は、重複部分２０における長さＬ２が幅Ｗ２よりも短い場合を示す。なお、図１５および図１６において、矢印は、方向ＤＲ２へ広がりを持った電流を表す。また、図１５および図１６において、重複部分２０の面積は等しい。
図１５を参照して、電流Ｉ１が導体板１１を流れ、電流Ｉ２が導体板２１を流れる。そうすると、重複部分２０における長さＬ２が幅Ｗ２以上である場合、電流Ｉ１，Ｉ２は、重複部分２０の幅Ｗ２のほぼ全体に広がって、それぞれ、導体板１１，２１を流れる。その結果、導体板１１と導体板２１との間の磁気的干渉が相対的に大きくなり、導体板１１の実効インダクタンスが導体板２１との間の相互インダクタンスによって導体板１１の自己インダクタンスよりも小さくなる度合が相対的に大きくなる。導体板１２の実効インダクタンスが導体板１２の自己インダクタンスよりも小さくなる度合についても同様である。
図１６を参照して、重複部分２０における長さＬ２が幅Ｗ２よりも短い場合、電流Ｉ１は、方向ＤＲ２において導体板１１のほぼ中央部を流れ、電流Ｉ２は、方向ＤＲ２において導体板２１の端に近い部分を流れる。
長さＬ２が幅Ｗ２よりも短い場合、サイド陽極電極１０Ａから導体板１１に導入された電流Ｉ１が導体板１１の幅方向ＤＲ２へ広がるときのインピーダンスよりも電流Ｉ１が長さ方向ＤＲ１へ流れるときのインピーダンスの方が小さくなるからである。
また、長さＬ２が幅Ｗ２よりも短い場合、サイド陰極電極２０Ｃ，２０Ｄから導体板２１に導入された電流Ｉ２が導体板２１の幅方向ＤＲ２へ広がるときのインピーダンスよりも電流Ｉ２が導体板２１の長さ方向ＤＲ１へ流れるときのインピーダンスの方が小さくなるからである。
そうすると、重複部分２０における長さＬ２が幅Ｗ２よりも短い場合、電流Ｉ１は、幅方向ＤＲ２において重複部分２０のほぼ中央部を流れ、電流Ｉ２は、幅方向ＤＲ２において重複部分２０の端に近い部分を流れる。その結果、導体板１１と導体板２１との間の磁気的干渉が相対的に小さくなり、導体板１１の実効インダクタンスが導体板２１との間の相互インダクタンスによって導体板１１の自己インダクタンスよりも小さくなる度合が相対的に小さくなる。導体板１２の実効インダクタンスが導体板１２の自己インダクタンスよりも小さくなる度合についても同様である。
このように、重複部分２０における長さＬ２が幅Ｗ２以上である場合、導体板１１，１２の実効インダクタンスが導体板１１，１２の自己インダクタンスよりも小さくなる度合は、相対的に大きくなる。
その結果、電気素子１００における全体の実効インダクタンスＬは、相対的に大きく低下する。
電気素子１００全体の実効キャパシタンスをＣとすると、電気素子１００のインピーダンスＺｓは、次式によって表される。
Figure 2007074598
電気素子１００においては、上述したように、並列に接続された４個のコンデンサが形成されるので、１個のコンデンサが形成される場合に比べ、実効キャパシタンスＣは大きくなる。
したがって、電気素子１００においては、キャパシタンスが支配的な低周波数領域においては、実効キャパシタンスＣが大きくなることによってインピーダンスＺｓが低下し、インダクタンスが支配的な高周波数領域においては、上述した実効インダクタンスＬの低下によってインピーダンスＺｓが低下する。
その結果、電気素子１００は、広い周波数領域において、相対的に低いインピーダンスＺｓを有する。
図１７は、図２に示す電気素子１００のインピーダンスの周波数依存性を示す図である。図１７において、横軸は、周波数を表し、縦軸は、インピーダンスを表す。また、曲線ｋ１は、重複部分２０における長さＬ２が幅Ｗ２以上である場合のインピーダンスの周波数依存性を示し、曲線ｋ２は、重複部分２０における長さＬ２が幅Ｗ２よりも短い場合のインピーダンスの周波数依存性を示す。
図１７を参照して、０．００６ＧＨｚ以下の低周波数領域は、キャパシタンスが支配的な周波数領域であり、０．０１ＧＨｚ以上の高周波数領域は、インダクタンスが支配的な周波数領域である。上述したように、重複部分２０の長さＬ２が幅Ｗ２以上である場合および重複部分２０の長さＬ２が幅Ｗ２よりも短い場合、重複部分２０の面積は等しいので、キャパシタンスが支配的である０．００６ＧＨｚ以下の低周波数領域においては、重複部分２０の長さＬ２が幅Ｗ２以上である電気素子１００のインピーダンス（曲線ｋ１）は、重複部分２０の長さＬ２が幅Ｗ２よりも短い電気素子のインピーダンス（曲線ｋ２）とほぼ同じである。
一方、重複部分２０の長さＬ２が幅Ｗ２以上である場合、電気素子１００の実効インダクタンスは、重複部分２０の長さＬ２が幅Ｗ２よりも短い場合に比べ、相対的に大きく低下するので、インダクタンスが支配的である０．０１ＧＨｚ以上の高周波数領域においては、重複部分２０の長さＬ２が幅Ｗ２以上である電気素子１００のインピーダンス（曲線ｋ１）は、重複部分２０の長さＬ２が幅Ｗ２よりも短い電気素子のインピーダンス（曲線ｋ２）よりも小さくなる。
したがって、導体板１１，１２と導体板２１〜２３との重複部分２０における長さＬ２を幅Ｗ２以上に設定することにより、インダクタンスが支配的な周波数領域において電気素子１００のインピーダンスを小さくできる。
図１８は、図２に示す電気素子１００の使用状態を示す概念図である。図１８を参照して、電気素子１００は、電源９０と、ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）１１０との間に接続される。そして、電気素子１００の陰極電極２０Ｅ，２０Ｆは、接地電位に接続される。電源９０は、正極端子９１および負極端子９２を有する。ＣＰＵ１１０は、正極端子１１１および負極端子１１２を有する。
リード線１２１は、一方端が電源９０の正極端子９１に接続され、他方端が電気素子１００の陽極電極１０Ｃに接続される。リード線１２２は、一方端が電源９０の負極端子９２に接続され、他方端が電気素子１００の陰極電極２０Ｅに接続される。
リード線１２３は、一方端が電気素子１００の陽極電極１０Ｄに接続され、他方端がＣＰＵ１１０の正極端子１１１に接続される。リード線１２４は、一方端が電気素子１００の陰極電極２０Ｆに接続され、他方端がＣＰＵ１１０の負極端子１１２に接続される。
そうすると、電源９０の正極端子９１から出力された電流Ｉは、リード線１２１を介して電気素子１００の陽極電極１０Ｃに流れ、電気素子１００内をサイド陽極電極１０Ａ、導体板１１，１２、サイド陽極電極１０Ｂおよび陽極電極１０Ｄの順に流れる。そして、電流Ｉは、陽極電極１０Ｄからリード線１２３および正極端子１１１を介してＣＰＵ１１０へ流れ込む。
これによって、電流Ｉは、電源電流としてＣＰＵ１１０へ供給される。そして、ＣＰＵ１１０は、電流Ｉによって駆動され、電流Ｉと同じ大きさのリターン電流Ｉｒを負極端子１１２から出力する。
そうすると、リターン電流Ｉｒは、リード線１２４を介して電気素子１００の陰極電極２０Ｆへ流れ、電気素子１００内をサイド陰極電極２０Ｃ，２０Ｄ、導体板２１〜２３、サイド陰極電極２０Ａ，２０Ｂおよび陰極電極２０Ｅの順に流れる。そして、リターン電流Ｉｒは、陰極電極２０Ｅからリード線１２２および負極端子９２を介して電源９０に流れる。
その結果、電気素子１００において、電流Ｉが導体板１１，１２を電源９０側からＣＰＵ１１０側へ流れ、リターン電流Ｉｒが導体板２１〜２３をＣＰＵ１１０側から電源９０側へ流れるため、電気素子１００の実効インダクタンスＬは、上述したように相対的に大きく低下する。また、電気素子１００は、並列に接続された４個のコンデンサを含むので、電気素子１００の実効キャパシタンスＣは、大きくなる。したがって、電気素子１００のインピーダンスＺｓは小さくなる。
そして、ＣＰＵ１１０は、電源９０から電気素子１００を介して供給された電流Ｉによって駆動され、不要な高周波電流を発生する。この不要な高周波電流は、リード線１２３，１２４を介して電気素子１００へ漏れるが、電気素子１００は、上述したように、低いインピーダンスＺｓを有するため、不要な高周波電流は、電気素子１００およびＣＰＵ１１０からなる回路を流れ、電気素子１００から電源９０側への漏洩が抑制される。
ＣＰＵ１１０の動作周波数は、高周波数側へシフトする傾向にあり、１ＧＨｚ程度での動作も想定される。このような高い動作周波数の領域においては、電気素子１００のインピーダンスＺｓは、主に実効インダクタンスＬによって決定され、実効インダクタンスＬは、上述したように相対的に大きく低下するので、電気素子１００は、高い動作周波数で動作するＣＰＵ１１０が発生する不要な高周波電流をＣＰＵ１１０の近傍に閉じ込めるノイズフィルタとして機能する。
実施の形態１においては、Ｌ２≧Ｗ２になるように重複部分２０の長さＬ２および幅Ｗ２を設定する。そして、ＣＰＵ１１０の動作周波数が相対的に高くなるに従って、Ｌ２／Ｗ２は、相対的に大きな値に設定される。これによって、高周波数領域における電気素子１００のインピーダンスが大きく低下する。
上述したように、電気素子１００は、電源９０とＣＰＵ１１０との間に接続され、ＣＰＵ１１０が発生する不要な高周波電流をＣＰＵ１１０の近傍に閉じ込めるノイズフィルタとして機能する。そして、電気素子１００が電源９０とＣＰＵ１１０との間に接続される場合、導体板１１，１２，２１〜２３は、伝送線路として接続される。すなわち、陽極電極１０Ｃ，１０Ｄに接続された導体板１１，１２と、陰極電極２０Ｅ，２０Ｆに接続された導体板２１〜２３とを用いて構成されるコンデンサが端子を介して伝送線路に接続されるのではなく、導体板１１，１２，２１〜２３が伝送線路の一部として接続される。したがって、導体板１１，１２は、電源９０から出力された電流Ｉが電源９０側からＣＰＵ１１０側へ流れるための導体であり、導体板２１〜２３は、リターン電流ＩｒがＣＰＵ１１０側から電源９０側へ流れるための導体である。その結果、等価直列インダクタンスを極力排除できる。
また、電気素子１００においては、陽極電極１０Ｃ，１０Ｄに接続された導体板１１，１２に流れる電流を、陰極電極２０Ｅ，２０Ｆに接続された導体板２１〜２３に流れる電流と逆向きに設定することによって、導体板１１，１２と導体板２１〜２３との間に磁気的干渉を生じさせ、導体板１１，１２の自己インダクタンスを導体板１１，１２と導体板２１〜２３との間の相互インダクタンスによって減少させる。そして、これによって、電気素子１００の実効インダクタンスを減少させ、電気素子１００のインピーダンスＺｓを低下させる。
このように、この発明においては、コンデンサの電極を構成する導体板１１，１２，２１〜２３を伝送線路の一部として接続することを第１の特徴とし、陽極電極１０Ｃ，１０Ｄに接続された導体板１１，１２と、陰極電極２０Ｅ，２０Ｆに接続された導体板２１〜２３とに逆向きの電流を流して導体板１１，１２と導体板２１〜２３との間に磁気的干渉を生じさせることによって導体板１１，１２の実効インダクタンスを導体板１１，１２の自己インダクタンスよりも小さくし、それによって電気素子１００のインピーダンスＺｓを小さくすることを第２の特徴とし、電源電流を構成する電流を流す導体板１１，１２の各々が接地電位に接続される２つの導体板（導体板２１，２２または導体板２２，２３）によって挟まれることを第３の特徴とする。
この第２の特徴は、ＣＰＵ１１０からのリターン電流Ｉｒを電気素子１００の内部に配置された導体板２１〜２３に流す構成を採用することによって実現される。
そして、第１の特徴によって等価直列インダクタンスを極力排除でき、第２の特徴によって不要な高周波電流をＣＰＵ１１０の近傍に閉じ込めることができる。また、第３の特徴によって電気素子１００のノイズが外部へ出るのを抑制できるとともに、電気素子１００が外部からのノイズに影響されるのを抑制できる。
図１９は、図１に示す基板２００の構成を示す斜視図である。図１９を参照して、基板２００は、誘電体２０１と、信号線２０２，２０３と、導体板２０４，２０５とを含む。
信号線２０２，２０３は、所定の間隔を隔てて誘電体２０１の一主面２０１Ａ上に配置される。導体板２０４，２０５は、所定の間隔を隔てて誘電体２０１の一主面２０１Ａに対向する一主面２０１Ｂに配置される。このように、基板２００は、信号線２０２，２０３が一方の一主面２０１Ａ上に配置され、導体板２０４，２０５が他方の一主面２０１Ｂに配置されたマイクロストリップライン基板からなる。
そして、基板２００が電気回路装置１０１に用いられる場合、導体板２０４，２０５は、接地される。
図２０は、図１に示す電気回路装置１０１を詳細に説明するための斜視図である。図２０を参照して、誘電体層１〜５、導体板１１，１２，２１〜２３、サイド陽極電極１０Ａ，１０Ｂ、陽極電極１０Ｃ，１０Ｄ、サイド陰極電極２０Ａ，２０Ｂ，２０Ｃ，２０Ｄおよび陰極電極２０Ｅ，２０Ｆは、基板２００の誘電体２０１の一主面２０１Ａに配置される。
そして、サイド陽極電極１０Ａおよび陽極電極１０Ｃは、信号線２０２に接続され、サイド陽極電極１０Ｂおよび陽極電極１０Ｄは、信号線２０３に接続される。サイド陰極電極２０Ａおよび陰極電極２０Ｅは、導体２０６によって導体板２０４に接続され、サイド陰極電極２０Ｃおよび陰極電極２０Ｆは、導体２０７によって導体板２０５に接続される。なお、図２０においては、図示されていないが、サイド陰極電極２０Ｂは、導体（図示せず）によって導体板２０４に接続され、サイド陰極電極２０Ｄは、導体（図示せず）によって導体板２０５に接続される。
導体板２０４，２０５は、電流Ｉが導体板１１，１２を流れたときのリターン電流Ｉｒが流れるための導体板である。そして、リターン電流Ｉｒは、導体板２０５から導体２０７および導体（図示せず）を介してサイド陰極電極２０Ｃ，２０Ｄへ流れ、導体板２１〜２３を介してサイド陰極電極２０Ａ，２０Ｂへ流れる。
そして、サイド陰極電極２０Ａ，２０Ｂへ流れたリターン電流Ｉｒは、導体２０６および導体（図示せず）を介して導体板２０４へ流れ、導体板２０４から電気回路装置１０１の外部へ流れる。
このように、基板２００は、リターン電流Ｉｒを電気回路装置１０１内の導体板２１〜２３に導く導体板２０４，２０５を備える。
図２１は、図２０に示す線ＸＸＩ−ＸＸＩ間の電気回路装置１０１の断面図である。また、図２２は、図２０に示す線ＸＸＩＩ−ＸＸＩＩ間の電気回路装置１０１の断面図である。
図２１を参照して、陰極電極２０Ｆは、誘電体２０１の一主面２０１Ａ上に配置され、導体板２０５は、誘電体２０１の一主面２０１Ｂに誘電体２０１の幅全体にわたって配置される。そして、導体板２０５は、導体２０７によってサイド陰極電極２０Ｃおよび陰極電極２０Ｆに接続され、導体２０８によってサイド陰極電極２０Ｄおよび陰極電極２０Ｆに接続される。
なお、導体板２０４は、導体板２０５と同じ方法によってサイド陰極電極２０Ａ，２０Ｂおよび陰極電極２０Ｅに接続される。
図２２を参照して、信号線２０２は、サイド陽極電極１０Ａおよび陽極電極１０Ｃに接続され、信号線２０３は、サイド陽極電極１０Ｂおよび陽極電極１０Ｄに接続される。
導体板２０４は、導体板２０５と所定の間隔Ｌ３を隔てて一主面２０１Ｂに配置される。所定の間隔Ｌ３は、基本的には、所定の周波数を有するリターン電流Ｉｒが導体板２０４と導体板２０５との間で流れない間隔に設定される。
このように、導体板２０４，２０５を所定の間隔Ｌ３を隔てて誘電体２０１の一主面２０１Ｂに配置することによって、リターン電流Ｉｒを導体板２０４，２０５間で流すことなく、電気回路装置１０１内の導体板２１〜２３へ導くことができる。
その結果、導体板１１，１２は、導体板２１〜２３との磁気的結合が相対的に大きくなり、上述した機構により、導体板１１，１２の実効インダクタンスは、導体板１１，１２の自己インダクタンスよりも大きく低下する。
図２３は、図２０に示す電気回路装置１０１のインピーダンスの周波数依存性を示す図である。図２３において、縦軸は、インピーダンスを表し、横軸は、周波数を表す。また、曲線ｋ３は、電気回路装置１０１におけるインピーダンスの周波数依存性である。
図２３を参照して、キャパシタンスが支配的である０．００６ＧＨｚ以下の低周波数領域においては、電気回路装置１０１のインピーダンスは、電気素子１００のインピーダンスとほぼ同じである（曲線ｋ１，ｋ３参照）。
一方、インダクタンスが支配的である０．０１ＧＨｚ以上の高周波数領域においては、電気回路装置１０１のインピーダンスは、電気素子１００のインピーダンスよりもさらに大きく低下する（曲線ｋ１，ｋ３参照）。
したがって、２つの導体板２０４，２０５が所定の間隔Ｌ３を隔てて配置された基板２００を用いることによって、リターン電流Ｉｒを電気素子１００内の導体板２１〜２３に導くことができ、電気負荷回路であるＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込めることができる。
図２４は、図２０に示す２つの導体板２０４，２０５間における電気的な分離度と周波数の関係を示す図である。図２４において、縦軸は、Ｉｓｏｌａｔｉｏｎを表し、横軸は、周波数を表す。そして、Ｉｓｏｌａｔｉｏｎは、その値が小さい方が電気的な分離度が大きいことを意味する。また、曲線ｋ４，ｋ５，ｋ６は、それぞれ、所定の間隔Ｌ３が１．５ｍｍ、３．０ｍｍおよび４．５ｍｍである場合を示す。
図２４を参照して、所定の間隔Ｌ３を１．５ｍｍから３．０ｍｍまで大きくすることによって、導体板２０４，２０５間におけるＩｓｏｌａｔｉｏｎは、２〜３ＧＨｚの周波数範囲において低下し、導体板２０４，２０５間における電気的な分離度が大きくなる。そして、導体板２０４，２０５間におけるＩｓｏｌａｔｉｏｎは、所定の間隔Ｌ３を３．０ｍｍから４．５ｍｍまで大きくしても、２〜３ＧＨｚの周波数範囲において殆ど変化しない。したがって、所定の間隔Ｌ３は、好ましくは、３．０ｍｍ以上に設定される。
上述したように、電気回路装置１０１は、導体板１１，１２と導体板２１〜２３とが交互に積層された電気素子１００と、所定の間隔Ｌ３を隔てて配置された導体板２０４，２０５を有する基板２００とを備えるので、上述した実効インダクタンスの低下によって相対的に低いインピーダンスを有し、基板２００は、電流を導体板２０２から電気素子１００内の導体板１１，１２に流すとともに、電流Ｉのリターン電流Ｉｒを電気素子１００内の導体板２１〜２３に流す。すなわち、基板２００は、電流を電気素子１００内の導体板１１，１２，２１〜２３に流す機能を有する。その結果、電気回路装置１０１は、直流電流を電源９０からＣＰＵ１１０へ供給するとともに、ＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込めることができる。
図２５は、図１に示す基板２００の構成を示す他の斜視図である。図１に示す基板２００は、図２５に示す基板２００Ａからなっていてもよい。図２５を参照して、基板２００Ａは、図１９に示す基板２００の導体板２０４，２０５をそれぞれ導体板２０９，２１０に代えたものであり、その他は、基板２００と同じである。
導体板２０９は、誘電体２０１の一主面２０１Ａに配置され、平板部材２０９１，２０９２からなる。そして、平板部材２０９１，２０９２は、誘電体２０１の一主面２０１Ａにおいて信号線２０２の両側に配置される。
導体板２１０は、誘電体２０１の一主面２０１Ａに配置され、平板部材２１０１，２１０２からなる。そして、平板部材２１０１，２１０２は、誘電体２０１の一主面２０１Ａにおいて信号線２０３の両側に配置される。そして、平板部材２０９１と平板部材２１０１との間隔および平板部材２０９２と平板部材２１０２との間隔は、所定の間隔Ｌ３に設定される。
このように、基板２００Ａにおいては、導体板２０９，２１０は、信号線２０２，２０３と同じ一主面２０１Ａに所定の間隔Ｌ３で配置される。そして、導体板２０９，２１０は、それぞれ、信号線２０２，２０３の両側に配置された平板部材２０９１，２０９２；２１０１，２１０２からなる。したがって、基板２００Ａは、コプレーナ基板からなる。
基板２００Ａが電気回路装置１０１に用いられる場合、導体板２０９の平板部材２０９１は、導体（図示せず）によってサイド陰極電極２０Ａおよび陰極電極２０Ｅに接続され、平板部材２０９２は、導体（図示せず）によってサイド陰極電極２０Ｂおよび陰極電極２０Ｅに接続される。また、導体板２１０の平板部材２１０１は、導体（図示せず）によってサイド陰極電極２０Ｃおよび陰極電極２０Ｆに接続され、平板部材２１０２は、導体（図示せず）によってサイド陰極電極２０Ｄおよび陰極電極２０Ｆに接続される。そして、導体板２０９，２１０は、接地される。
基板２００Ａは、所定の間隔Ｌ３を隔てて配置された２つの導体板２０９，２１０を備えるので、電流Ｉを電気素子１００内の導体板１１，１２に流し、リターン電流Ｉｒを電気素子１００内の導体板２１〜２３に流す。その結果、基板２００Ａを用いた電気回路装置１０１において、導体板１１，１２は、導体板２１〜２３と磁気的結合が生じ、導体板１１，１２の実効インダクタンスは、導体板１１，１２の自己インダクタンスよりも小さくなる。
したがって、基板２００Ａを用いた場合も、電気回路装置１０１のインピーダンスを大幅に低減できる。
また、基板２００Ａを用いた電気回路装置１０１において、直流電流を電源９０からＣＰＵ１１０へ供給できるとともに、ＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込めることができる。
図２６は、図１に示す基板２００の構成を示すさらに他の斜視図である。図１に示す基板２００は、図２６に示す基板２００Ｂからなっていてもよい。図２６を参照して、基板２００Ｂは、図１９に示す基板２００に導体板２０９，２１０を追加したものであり、その他は、基板２００と同じである。導体板２０９，２１０については、図２５において説明したとおりである。
したがって、基板２００Ｂは、信号線２０２，２０３と同じ一主面２０１Ａに所定の間隔Ｌ３で配置された導体板２０９，２１０と、信号線２０２，２０３が配置された一主面２０１Ａに対向する一主面２０１Ｂに所定の間隔Ｌ３で配置された導体板２０４，２０５とを備える。そして、基板２００Ｂが電気回路装置１０１に用いられる場合、導体板２０４，２０５，２０９，２１０は、接地される。このような基板２００Ｂを裏面ＧＮＤ付コプレーナ基板という。
基板２００Ｂが電気回路装置１０１に用いられる場合、導体板２０９の平板部材２０９１および導体板２０４は、導体（図示せず）によってサイド陰極電極２０Ａおよび陰極電極２０Ｅに接続され、導体板２０９の平板部材２０９２および導体板２０４は、導体（図示せず）によってサイド陰極電極２０Ｂおよび陰極電極２０Ｅに接続される。また、導体板２１０の平板部材２１０１および導体板２０５は、導体（図示せず）によってサイド陰極電極２０Ｃおよび陰極電極２０Ｆに接続され、導体板２１０の平板部材２１０２および導体板２０５は、導体（図示せず）によってサイド陰極電極２０Ｄおよび陰極電極２０Ｆに接続される。そして、導体板２０４，２０５，２０９，２１０は、接地される。
基板２００Ｂは、所定の間隔Ｌ３を隔てて配置された２つの導体板２０４，２０５と２つの導体板２０９，２１０とを備えるので、電流Ｉを電気素子１００内の導体板１１，１２に流し、リターン電流Ｉｒを電気素子１００内の導体板２１〜２３に流す。その結果、基板２００Ｂを用いた電気回路装置１０１において、導体板１１，１２は、導体板２１〜２３と磁気的結合が生じ、導体板１１，１２の実効インダクタンスは、導体板１１，１２の自己インダクタンスよりも小さくなる。
したがって、基板２００Ｂを用いた場合も、電気回路装置１０１のインピーダンスを大幅に低減できる。
また、基板２００Ｂを用いた電気回路装置１０１において、直流電流を電源９０からＣＰＵ１１０へ供給できるとともに、ＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込めることができる。
図２７は、図１に示す基板２００の構成を示すさらに他の斜視図である。図１に示す基板２００は、図２７に示す基板２００Ｃからなっていてもよい。図２７を参照して、基板２００Ｃは、図２６に示す基板２００Ｂに誘電体２１１および導体板２１２，２１３を追加したものであり、その他は、基板２００Ｂと同じである。
誘電体２１１は、その一主面２１１Ａが導体板２０４，２０５に接するように配置される。導体板２１２，２１３は、誘電体２１１の一主面２１１Ａに対向する一主面２１１Ｂに所定の間隔Ｌ３で配置される。
したがって、基板２００Ｃは、複数の誘電体２０１，２１１を積層し、その積層した複数の誘電体２０１，２１１の各誘電体の表面および裏面に導体板２０４，２０５，２０９，２１０，２１２，２１３を所定の間隔Ｌ３で配置した構造からなる。そして、導体板２０４，２０５，２０９，２１０，２１２，２１３は、接地される。このような基板２００Ｃを多層基板という。
基板２００Ｃが電気回路装置１０１に用いられる場合、導体板２０９の平板部材２０９１および導体板２０４，２１２は、導体（図示せず）によってサイド陰極電極２０Ａおよび陰極電極２０Ｅに接続され、導体板２０９の平板部材２０９２および導体板２０４，２１２は、導体（図示せず）によってサイド陰極電極２０Ｂおよび陰極電極２０Ｅに接続される。また、導体板２１０の平板部材２１０１および導体板２０５，２１３は、導体（図示せず）によってサイド陰極電極２０Ｃおよび陰極電極２０Ｆに接続され、導体板２１０の平板部材２１０２および導体板２０５，２１５は、導体（図示せず）によってサイド陰極電極２０Ｄおよび陰極電極２０Ｆに接続される。そして、導体板２０４，２０５，２０９，２１０，２１２，２１３は、接地される。
基板２００Ｃは、所定の間隔Ｌ３を隔てて配置された２つの導体板２０４，２０５と２つの導体板２０９，２１０と、２つの導体板２１２，２１３とを備えるので、電流Ｉを電気素子１００内の導体板１１，１２に流し、リターン電流Ｉｒを電気素子１００内の導体板２１〜２３に流す。その結果、基板２００Ｃを用いた電気回路装置１０１において、導体板１１，１２は、導体板２１〜２３と磁気的結合が生じ、導体板１１，１２の実効インダクタンスは、導体板１１，１２の自己インダクタンスよりも小さくなる。
したがって、基板２００Ｃを用いた場合も、電気回路装置１０１のインピーダンスを大幅に低減できる。
また、基板２００Ｃを用いた電気回路装置１０１において、直流電流を電源９０からＣＰＵ１１０へ供給できるとともに、ＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込めることができる。
基板２００Ｃは、２個の誘電体２０１，２１１を有すると説明したが、この発明においては、これに限らず、基板２００Ｃは、３個以上の誘電体を備えていてもよく、一般的には、複数の誘電体を備えていればよい。
図２８は、図１に示す基板２００の構成を示すさらに他の斜視図である。図１に示す基板２００は、図２８に示す基板２００Ｄからなっていてもよい。図２８を参照して、基板２００Ｄは、図１９に示す基板２００にビアホールＢＨ１，ＢＨ２を追加したものであり、その他は、基板２００と同じである。
ビアホールＢＨ１は、信号線２０２側に設けられ、誘電体２０１を貫通して導体板２０４に接続される。ビアホールＢＨ２は、信号線２０３側に設けられ、誘電体２０１を貫通して導体板２０５に接続される。
基板２００Ｄが電気回路装置１０１に用いられる場合、信号線２０２がサイド陽極電極１０Ａに接続され、信号線２０３がサイド陽極電極１０Ｂに接続され、ビアホールＢＨ１が陰極電極２０Ｅに接続され、ビアホールＢＨ２が陰極電極２０Ｆに接続される。
このように、基板２００Ｄが電気回路装置１０１に用いられる場合、陰極電極２０Ｅ，２０Ｆは、それぞれ、ビアホールＢＨ１，ＢＨ２を介して、接地された導体板２０４，２０５に接続される。これによって、リターン電流Ｉｒは、導体板２０５、ビアホールＢＨ２、陰極電極２０Ｆ、サイド陰極電極２０Ｃ，２０Ｄ、導体板２１，２２、サイド陰極電極２０Ａ，２０Ｂ、陰極電極２０Ｅ、ビアホールＢＨ１および導体板２０４の順で流れ、導体板１１，１２の実効インダクタンスは、導体板１１，１２の自己インダクタンスよりも小さくなる。
基板２００Ｄは、所定の間隔Ｌ３を隔てて配置された２つの導体板２０４，２０５と、２つの導体板２０４，２０５にそれぞれ接続されたビアホールＢＨ１，ＢＨ２とを備えるので、電流Ｉを電気素子１００内の導体板１１，１２に流し、リターン電流Ｉｒを電気素子１００内の導体板２１〜２３に流す。その結果、基板２００Ｄを用いた電気回路装置１０１において、導体板１１，１２は、導体板２１〜２３と磁気的結合が生じ、導体板１１，１２の実効インダクタンスは、導体板１１，１２の自己インダクタンスよりも小さくなる。
したがって、基板２００Ｄを用いた場合も、電気回路装置１０１のインピーダンスを大幅に低減できる。
また、基板２００Ｄを用いた電気回路装置１０１において、直流電流を電源９０からＣＰＵ１１０へ供給できるとともに、ＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込めることができる。
図２９は、図１に示す基板２００の構成を示すさらに他の斜視図である。図１に示す基板２００は、図２９に示す基板２００Ｅからなっていてもよい。図２９を参照して、基板２００Ｅは、図１９に示す基板２００に電流抑制部２２０を追加したものであり、その他は、基板２００と同じである。
電流抑制部２２０は、たとえば、インピーダンスからなり、一方端が導体板２０４に接続され、他方端が導体板２０５に接続される。リターン電流Ｉｒのうち、電気素子１００の導体板２１〜２３に流れる電流を電流Ｉｒ１とし、導体板２０５から電流抑制部２２０を介して導体板２０４に流れる電流を電流Ｉｒ２とすると、電流抑制部２２０は、電流Ｉｒ２を電流Ｉｒ１よりも小さくする。つまり、導体板２０４，２０５および電流抑制部２２０は、導体板２１〜２３のインピーダンスよりも大きいインピーダンスを有する「導体板」を構成する。
その結果、リターン電流Ｉｒは、主に導体板２１〜２３を介して電気素子１００内を流れ、導体板１１，１２の実効インダクタンスは、導体板１１，１２の自己インダクタンスよりも小さくなる。
基板２００Ｅが電気回路装置１０１に用いられる場合、導体板２０４は、導体（図示せず）によってサイド陰極電極２０Ａ，２０Ｂおよび陰極電極２０Ｅに接続され、導体板２０５は、導体（図示せず）によってサイド陰極電極２０Ｃ，２０Ｄおよび陰極電極２０Ｆに接続される。そして、導体板２０４，２０５は、接地される。
基板２００Ｅは、所定の間隔Ｌ３を隔てて配置された２つの導体板２０４，２０５と、２つの導体板２０４，２０５間に流れる電流Ｉｒ２を導体板２１〜２３に流れる電流Ｉｒ１よりも抑制する電流抑制部２２０とを備えるので、電流Ｉを電気素子１００内の導体板１１，１２に流し、リターン電流Ｉｒを電気素子１００内の導体板２１〜２３に流す。その結果、基板２００Ｅを用いた電気回路装置１０１において、導体板１１，１２は、導体板２１〜２３と磁気的結合が生じ、導体板１１，１２の実効インダクタンスは、導体板１１，１２の自己インダクタンスよりも小さくなる。
したがって、基板２００Ｅを用いた場合も、電気回路装置１０１のインピーダンスを大幅に低減できる。
また、基板２００Ｅを用いた電気回路装置１０１において、直流電流を電源９０からＣＰＵ１１０へ供給できるとともに、ＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込めることができる。
なお、図１に示す基板２００は、図２５に示す基板２００Ａの平板部材２０９１，２１０１間および平板部材２０９２，２１０２間に電流抑制部２２０を設けた基板からなっていてもよいし、図２６に示す基板２００Ｂの導体板２０４，２０５間、平板部材２０９１，２１０１間および平板部材２０９２，２１０２間に電流抑制部２２０を設けた基板からなっていてもよいし、図２７に示す基板２００Ｃの導体板２０４，２０５間、平板部材２０９１，２１０１間、平板部材２０９２，２１０２間および導体板２１２，２１３間に電流抑制部２２０を設けた基板からなっていてもよし、図２８に示す基板２００Ｄの導体板２０４，２０５間に電流抑制部２２０を設けた基板からなっていてもよい。そして、これらの基板を用いた場合にも、電気回路装置１０１のインピーダンスをインダクタンスが支配的な高周波数領域において低減できる。
図３０から図３３は、図１に示す基板２００の他の構成を示す平面図である。図３０を参照して、基板２００Ｆは、導体板３０１と、スリット３０２〜３０４と、ビアホール３０９とを備える。導体板３０１は、誘電体（図示せず）の一主面の全体に形成される。スリット３０２〜３０４は、導体板３０１の一部を切り欠くことにより誘電体（図示せず）の一主面に形成される。スリット３０２〜３０４が誘電体（図示せず）の一主面に形成されることにより、導体部３０５〜３０８が誘電体（図示せず）の一主面に形成される。
図３０には、図示されていないが、基板２００Ｆは、誘電体（図示せず）のもう１つの一主面に導体板３０１に対向するように形成されたもう１つの導体板を備える。そして、ビアホール３０９は、導体板３０１と、もう１つの導体板とを電気的に接続するように碁盤目状に形成される。
基板２００Ｆを用いて電気回路装置を作製する場合、導体部３０５，３０６は、信号ラインを構成し、導体板３０１およびもう１つの導体板は、接地電位に接続され、陽極電極１０Ｃ，１０Ｄは、それぞれ、導体部３０５，３０６に接続され、陰極電極２０Ｅ，２０Ｆは、それぞれ、導体部３０７，３０８に接続される。その結果、リターン電流は、基板２００Ｆの導体板３０１およびもう１つの導体板よりも導体板２１〜２３を流れる。
このように、基板２００Ｆは、スリット３０２〜３０４と、導体部３０５〜３０８とを備えるので、電流Ｉを電気素子１００内の導体板１１，１２に流し、リターン電流Ｉｒを電気素子１００内の導体板２１〜２３に流す。その結果、基板２００Ｆを用いた電気回路装置１０１において、導体板１１，１２は、導体板２１〜２３と磁気的結合が生じ、導体板１１，１２の実効インダクタンスは、導体板１１，１２の自己インダクタンスよりも小さくなる。
したがって、基板２００Ｆを用いた場合も、電気回路装置１０１のインピーダンスを大幅に低減できる。
また、基板２００Ｆを用いた電気回路装置１０１において、直流電流を電源９０からＣＰＵ１１０へ供給できるとともに、ＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込めることができる。
図３１を参照して、基板２００Ｇは、図３０に示す基板２００Ｆにビアホール３１０，３１１を追加したものであり、その他は、基板２００Ｆと同じである。ビアホール３１０，３１１は、それぞれ、導体部３０７，３０８に形成される。
基板２００Ｇを用いて電気回路装置を作製する場合、導体部３０５，３０６は、信号ラインを構成し、導体板３０１およびもう１つの導体板は、接地電位に接続され、陽極電極１０Ｃ，１０Ｄは、それぞれ、導体部３０５，３０６に接続され、陰極電極２０Ｅ，２０Ｆは、それぞれ、導体部３０７，３０８に接続される。その結果、リターン電流は、基板２００Ｇの導体板３０１およびもう１つの導体板よりも導体板２１〜２３を流れる。
このように、基板２００Ｇは、スリット３０２〜３０４と、導体部３０５〜３０８と、ビアホール３１０，３１１とを備えるので、電流Ｉを電気素子１００内の導体板１１，１２に流し、リターン電流Ｉｒを電気素子１００内の導体板２１〜２３に流す。その結果、基板２００Ｇを用いた電気回路装置１０１において、導体板１１，１２は、導体板２１〜２３と磁気的結合が生じ、導体板１１，１２の実効インダクタンスは、導体板１１，１２の自己インダクタンスよりも小さくなる。
したがって、基板２００Ｇを用いた場合も、電気回路装置１０１のインピーダンスを大幅に低減できる。
また、基板２００Ｇを用いた電気回路装置１０１において、直流電流を電源９０からＣＰＵ１１０へ供給できるとともに、ＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込めることができる。
図３２を参照して、基板２００Ｈは、基板２００Ｆにスリット３１２，３１３を追加したものであり、その他は、基板２００Ｆと同じである。スリット３１２，３１３は、導体板３０１の一部を切り欠くことにより、スリット３０３に連結されるように誘電体（図示せず）の一主面に形成される。そして、スリット３０３，３１２，３１３からなるスリットは、信号ラインを構成する導体部３０５，３０６の長さ方向と直交する方向において、基板２００Ｈの全体に形成される。
基板２００Ｈを用いて電気回路装置を作製する場合、導体部３０５，３０６は、信号ラインを構成し、導体板３０１およびもう１つの導体板は、接地電位に接続され、陽極電極１０Ｃ，１０Ｄは、それぞれ、導体部３０５，３０６に接続され、陰極電極２０Ｅ，２０Ｆは、それぞれ、導体部３０７，３０８に接続される。その結果、リターン電流は、基板２００Ｈの導体板３０１およびもう１つの導体板よりも導体板２１〜２３を流れる。
このように、基板２００Ｈは、スリット３０２〜３０４，３１２，３１３と、導体部３０５〜３０８とを備えるので、電流Ｉを電気素子１００内の導体板１１，１２に流し、リターン電流Ｉｒを電気素子１００内の導体板２１〜２３に流す。その結果、基板２００Ｈを用いた電気回路装置１０１において、導体板１１，１２は、導体板２１〜２３と磁気的結合が生じ、導体板１１，１２の実効インダクタンスは、導体板１１，１２の自己インダクタンスよりも小さくなる。
したがって、基板２００Ｈを用いた場合も、電気回路装置１０１のインピーダンスを大幅に低減できる。
また、基板２００Ｈを用いた電気回路装置１０１において、直流電流を電源９０からＣＰＵ１１０へ供給できるとともに、ＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込めることができる。
図３３を参照して、基板２００Ｊは、基板２００Ｇにスリット３１２，３１３を追加したものであり、その他は、基板２００Ｇと同じである。基板２００Ｊにおいても、スリット３１２，３１３は、導体板３０１の一部を切り欠くことにより、スリット３０３に連結されるように誘電体（図示せず）の一主面に形成される。そして、スリット３０３，３１２，３１３からなるスリットは、信号ラインを構成する導体部３０５，３０６の長さ方向と直交する方向において、基板２００Ｊの全体に形成される。
基板２００Ｊを用いて電気回路装置を作製する場合、導体部３０５，３０６は、信号ラインを構成し、導体板３０１およびもう１つの導体板は、接地電位に接続され、陽極電極１０Ｃ，１０Ｄは、それぞれ、導体部３０５，３０６に接続され、陰極電極２０Ｅ，２０Ｆは、それぞれ、導体部３０７，３０８に接続される。その結果、リターン電流は、基板２００Ｊの導体板３０１およびもう１つの導体板よりも導体板２１〜２３を流れる。
このように、基板２００Ｊは、スリット３０２〜３０４，３１２，３１３と、導体部３０５〜３０８と、ビアホール３１０，３１１とを備えるので、電流Ｉを電気素子１００内の導体板１１，１２に流し、リターン電流Ｉｒを電気素子１００内の導体板２１〜２３に流す。その結果、基板２００Ｊを用いた電気回路装置１０１において、導体板１１，１２は、導体板２１〜２３と磁気的結合が生じ、導体板１１，１２の実効インダクタンスは、導体板１１，１２の自己インダクタンスよりも小さくなる。
したがって、基板２００Ｊを用いた場合も、電気回路装置１０１のインピーダンスを大幅に低減できる。
また、基板２００Ｊを用いた電気回路装置１０１において、直流電流を電源９０からＣＰＵ１１０へ供給できるとともに、ＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込めることができる。
図３４は、図３０から図３３にそれぞれ示す基板２００Ｆ，２００Ｇ，２００Ｈ，２００Ｊを用いた電気回路装置１０１のインピーダンスと周波数との関係を示す図である。図３４において、横軸は、周波数を表し、縦軸は、インピーダンスを表す。また、曲線ｋ７は、基板２００Ｆを用いた場合を示し、曲線ｋ８は、基板２００Ｇを用いた場合を示し、曲線ｋ９は、基板２００Ｈを用いた場合を示し、曲線ｋ１０は、基板２００Ｊを用いた場合を示す。
陰極電極２０Ｅ，２０Ｆがそれぞれ接続される導体部３０７，３０８にビアホール３１０，３１１を設けることにより、約１０ＭＨｚ以上のインダクタンスが支配的な周波数領域においてインピーダンスが低下する（曲線ｋ７，ｋ８参照）。
また、陰極電極２０Ｅ，２０Ｆがそれぞれ接続される導体部３０７，３０８間にスリット３０３よりも長いスリット３１２，３１３を設けることにより、約１０ＭＨｚ以上のインダクタンスが支配的な周波数領域においてインピーダンスが低下する（曲線ｋ７〜ｋ９参照）。
さらに、陰極電極２０Ｅ，２０Ｆがそれぞれ接続される導体部３０７，３０８にビアホール３１０，３１１を設け、かつ、導体部３０７，３０８間にスリット３０３よりも長いスリット３１２，３１３を設けることにより、約１ＧＨｚ以上の周波数領域においてインピーダンスが低下する（曲線ｋ９，ｋ１０参照）。これは、スリット３１２，３１３の一方側に設けられた導体板３０１からスリット３１２，３１３の他方側に設けられた導体板３０１への電流の流れがスリット３１２，３１３によって阻止され、電気素子内の導体板２１〜２３，２１Ａ，２２Ａ，２３Ａを流れるからである。
図３５は、図１に示す基板２００の他の構成を示す平面図である。図３５を参照して、基板２００Ｋは、図３１に示す基板２００Ｇにスリット３１４，３１５を追加したものであり、その他は、基板２００Ｇと同じである。スリット３１４，３１５は、導体板３０１の一部を切り欠くことにより、スリット３０３に連結されるように誘電体（図示せず）の一主面に形成される。そして、スリット３０３，３１４，３１５からなるスリットは、信号ラインを構成する導体部３０５，３０６の長さ方向と直交する方向において、基板２００Ｋの一部分に形成される。
図３６は、図３５に示す基板２００Ｋを用いて電気回路装置を作製した場合における３個のスリット３０３，３１４，３１５からなるスリットの長さに対するインピーダンスの変化を示す図である。
図３６において、横軸は、スリットの長さを表し、縦軸は、インピーダンスを表す。また、曲線ｋ１１は、シミュレーション結果を示し、曲線ｋ１２は、実測値を示す。さらに、スリット３０３の幅は、５ｍｍであり、周波数は、１００ＭＨｚである。
図３６に示す結果より、スリット３０３，３１４，３１５からなるスリットの長さを５ｍｍ以上に設定することにより、インピーダンスは、低下する。すなわち、スリット３０３，３１４，３１５からなるスリットの長さをスリット３０３の幅（＝５ｍｍ）よりも長くすることにより、インピーダンスが低下する。このように、基板２００Ｋの一部にスリット３０３，３１４，３１５からなるスリットを設けることにより、電気回路装置１０１のインピーダンスを低下させることができる。
このように、基板２００Ｋは、スリット３０２〜３０４，３１４，３１５と、導体部３０５〜３０８とを備えるので、電流Ｉを電気素子１００内の導体板１１，１２に流し、リターン電流Ｉｒを電気素子１００内の導体板２１〜２３に流す。その結果、基板２００Ｋを用いた電気回路装置１０１において、導体板１１，１２は、導体板２１〜２３と磁気的結合が生じ、導体板１１，１２の実効インダクタンスは、導体板１１，１２の自己インダクタンスよりも小さくなる。
したがって、基板２００Ｋを用いた場合も、電気回路装置１０１のインピーダンスを大幅に低減できる。
また、基板２００Ｋを用いた電気回路装置１０１において、直流電流を電源９０からＣＰＵ１１０へ供給できるとともに、ＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込めることができる。
図３７は、図１に示す基板の他の構成を示す平面図である。図３７を参照して、基板２００Ｌは、図３５に示す基板２００Ｋにスリット３１６，３１７を追加したものであり、その他は、基板２００Ｋと同じである。
スリット３１６は、導体板３０１の一部を切り欠くことにより、スリット３１４の一方端に略垂直に連結されるように誘電体（図示せず）の一主面に形成される。そして、スリット３１６は、所定の長さを有し、スリット３１４の両側に同じ長さだけ延伸する。スリット３１７は、導体板３０１の一部を切り欠くことにより、スリット３１５の一方端に略垂直に連結されるように誘電体（図示せず）の一主面に形成される。そして、スリット３１７は、スリット３１６と同じ長さを有し、スリット３１５の両側に同じ長さだけ延伸する。
図３８は、図３７に示すスリット３１６，３１７の長さとＳ２１との関係を示す図である。図３８において、縦軸は、Ｓ２１を表し、横軸は、スリット長を表す。そして、Ｓ２１は、スリット３１４，３１５の一方側の導体板３０１からスリット３１４，３１５の他方側の導体板３０１への電流の伝達特性である。
図３８を参照して、スリット３１６，３１７のスリット長が５ｍｍ、１０ｍｍおよび１５ｍｍと長くなることに伴って、伝達特性Ｓ２１は、低下する。これは、スリット３１６，３１７を設けることによって、電流が、スリット３１４，３１５が形成されていない導体板３０１の部分を介してスリット３１４，３１５の一方側の導体板３０１からスリット３１４，３１５の他方側の導体板３０１へ回り込むのを防止するためである。そして、この電流の回り込みを防止する度合は、スリット３１６，３１７のスリット長を長くする程、大きくなる。
従って、基板２００Ｌを用いることによって、リターン電流が電気素子内部の導体板２１〜２３を流れ易くなり、導体板１１，１２の実効インダクタンスを自己インダクタンスよりも更に小さくできる。
このように、基板２００Ｌは、スリット３０２〜３０４，３１４〜３１７と、導体部３０５〜３０８とを備えるので、電流Ｉを電気素子１００内の導体板１１，１２に流し、リターン電流Ｉｒを電気素子１００内の導体板２１〜２３に流す。その結果、基板２００Ｌを用いた電気回路装置１０１において、導体板１１，１２は、導体板２１〜２３と磁気的結合が生じ、導体板１１，１２の実効インダクタンスは、導体板１１，１２の自己インダクタンスよりも小さくなる。
したがって、基板２００Ｌを用いた場合も、電気回路装置１０１のインピーダンスを大幅に低減できる。
また、基板２００Ｌを用いた電気回路装置１０１において、直流電流を電源９０からＣＰＵ１１０へ供給できるとともに、ＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込めることができる。
図３９は、図１に示す基板２００の他の構成を示す平面図である。図３９を参照して、基板２００Ｍは、図３７に示す基板２００Ｌのスリット３１６，３１７をそれぞれスリット３１８，３１９に代えたものであり、その他は、基板２００Ｌと同じである。
スリット３１８は、導体板３０１の一部を切り欠くことにより、スリット３１４の一方端に連結されるように誘電体（図示せず）の一主面に形成される。スリット３１９は、導体板３０１の一部を切り欠くことにより、スリット３１５の一方端に連結されるように誘電体（図示せず）の一主面に形成される。
スリット３１８は、直線部３１８Ａ，３１８Ｂ，３１８Ｃからなる。直線部３１８Ａは、スリット３１４に略垂直に形成される。直線部３１８Ｂは、直線部３１８Ａの一方端から直線部３１８Ａと所定の角度を成す方向に延伸する。直線部３１８Ｃは、直線部３１８Ａの他方端から直線部３１８Ａと所定の角度を成す方向に延伸する。その結果、直線部３１８Ｂ，３１８Ｃは、直線部３１８Ａの両端においてスリット３０３に向かう方向に対して略ハの字状に配置される。
スリット３１９は、直線部３１９Ａ，３１９Ｂ，３１９Ｃからなる。直線部３１９Ａは、スリット３１５に略垂直に形成される。直線部３１９Ｂは、直線部３１９Ａの一方端から直線部３１９Ａと所定の角度を成す方向に延伸する。直線部３１９Ｃは、直線部３１９Ａの他方端から直線部３１９Ａと所定の角度を成す方向に延伸する。その結果、直線部３１９Ｂ，３１９Ｃは、直線部３１９Ａの両端においてスリット３０３に向かう方向に対して略ハの字状に配置される。
スリット３１８，３１９を備える場合も、スリット３１６，３１７を備える場合と同様に、伝達特性Ｓ２１が小さくなり、電流が、スリット３１４，３１５が形成されていない導体板３０１の部分を介してスリット３１４，３１５の一方側の導体板３０１からスリット３１４，３１５の他方側の導体板３０１へ回り込むのを防止できる。その結果、スリット３０３，３１４，３１５，３１８，３１９は、リターン電流Ｉｒが導体板３０１を流れるのを抑制する。
このように、基板２００Ｍは、スリット３０２〜３０４，３１４，３１５，３１８，３１９と、導体部３０５〜３０８とを備えるので、電流Ｉを電気素子１００内の導体板１１，１２に流し、リターン電流Ｉｒを電気素子１００内の導体板２１〜２３に流す。その結果、基板２００Ｍを用いた電気回路装置１０１において、導体板１１，１２は、導体板２１〜２３と磁気的結合が生じ、導体板１１，１２の実効インダクタンスは、導体板１１，１２の自己インダクタンスよりも小さくなる。
したがって、基板２００Ｍを用いた場合も、電気回路装置１０１のインピーダンスを大幅に低減できる。
また、基板２００Ｍを用いた電気回路装置１０１において、直流電流を電源９０からＣＰＵ１１０へ供給できるとともに、ＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込めることができる。
図４０は、図１に示す基板２００の他の構成を示す平面図である。図４０を参照して、基板２００Ｎは、図３７に示す基板２００Ｌのスリット３１６，３１７をそれぞれスリット３２０，３２１に代えたものであり、その他は、基板２００Ｌと同じである。
スリット３２０は、導体板３０１の一部を切り欠くことにより、スリット３１４の一方端に連結されるように誘電体（図示せず）の一主面に形成される。スリット３２１は、導体板３０１の一部を切り欠くことにより、スリット３１５の一方端に連結されるように誘電体（図示せず）の一主面に形成される。
スリット３２０は、直線部３２０Ａ，３２０Ｂ，３２０Ｃからなる。直線部３２０Ａは、スリット３１４に略垂直に形成される。直線部３２０Ｂは、直線部３２０Ａの一方端から直線部３２０Ａと所定の角度を成す方向に延伸する。直線部３２０Ｃは、直線部３２０Ａの他方端から直線部３２０Ａと所定の角度を成す方向に延伸する。その結果、直線部３２０Ｂ，３２０Ｃは、直線部３１８Ａの両端においてスリット３０３と反対方向に対して略ハの字状に配置される。
スリット３２１は、直線部３２１Ａ，３２１Ｂ，３２１Ｃからなる。直線部３２１Ａは、スリット３１５に略垂直に形成される。直線部３２１Ｂは、直線部３２１Ａの一方端から直線部３２１Ａと所定の角度を成す方向に延伸する。直線部３２１Ｃは、直線部３２１Ａの他方端から直線部３２１Ａと所定の角度を成す方向に延伸する。その結果、直線部３２１Ｂ，３２１Ｃは、直線部３２１Ａの両端においてスリット３０３と反対方向に対して略ハの字状に配置される。
スリット３２０，３２１を備える場合も、スリット３１６，３１７を備える場合と同様に、伝達特性Ｓ２１が小さくなり、電流が、スリット３１４，３１５が形成されていない導体板３０１の部分を介してスリット３１４，３１５の一方側の導体板３０１からスリット３１４，３１５の他方側の導体板３０１へ回り込むのを防止できる。その結果、スリット３０３，３１４，３１５，３２０，３２１は、リターン電流Ｉｒが導体板３０１を流れるのを抑制する。
このように、基板２００Ｎは、スリット３０２〜３０４，３１４，３１５，３２０，３２１と、導体部３０５〜３０８とを備えるので、電流Ｉを電気素子１００内の導体板１１，１２に流し、リターン電流Ｉｒを電気素子１００内の導体板２１〜２３に流す。その結果、基板２００Ｎを用いた電気回路装置１０１において、導体板１１，１２は、導体板２１〜２３と磁気的結合が生じ、導体板１１，１２の実効インダクタンスは、導体板１１，１２の自己インダクタンスよりも小さくなる。
したがって、基板２００Ｎを用いた場合も、電気回路装置１０１のインピーダンスを大幅に低減できる。
また、基板２００Ｎを用いた電気回路装置１０１において、直流電流を電源９０からＣＰＵ１１０へ供給できるとともに、ＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込めることができる。
図３７、図３９および図４０において、各種のスリットを備える基板２００Ｌ，２００Ｍ，２００Ｎを示したが、この発明においては、これに限らず、図３７、図３９および図４０に示すような形状の基板は、一般的には、高周波電流がスリットの一方側からスリットの他方側へ伝達するのを抑制する形状のスリットを備えていればよい。
図４１は、図１に示す基板２００の他の構成を示す平面図である。図４１を参照して、基板２００Ｐは、図３０に示す基板２００Ｆのスリット３０２〜３０４をスリット３２２〜３２４に代えたものであり、その他は、基板２００Ｆと同じである。
スリット３２２は、導体板３０１の一部を切り欠くことによって誘電体（図示せず）の一主面に形成される。そして、スリット３２２を形成することによって、導体部３２５〜３２８が誘電体（図示せず）の一主面に形成される。
スリット３２３は、導体板３０１の一部を切り欠くことによって誘電体（図示せず）の一主面に形成され、スリット３２２の一方側でスリット３２２に連結される。また、スリット３２４は、導体板３０１の一部を切り欠くことによって誘電体（図示せず）の一主面に形成され、スリット３２２の他方側でスリット３２２に連結される。
基板２００Ｐを用いて電気回路装置を作製する場合、導体部３２５，３２８は、信号ラインを構成し、導体板３０１およびもう１つの導体板は、接地電位に接続され、陽極電極１０Ｃ，１０Ｄは、それぞれ、導体部３２５，３２８に接続され、陰極電極２０Ｅ，２０Ｆは、それぞれ、導体部３２６，３２７に接続される。その結果、リターン電流は、基板２００Ｐの導体板３０１およびもう１つの導体板よりも導体板２１〜２３を流れる。
このように、基板２００Ｐは、スリット３２２〜３２４と、導体部３２５〜３２８とを備えるので、電流Ｉを電気素子１００内の導体板１１，１２に流し、リターン電流Ｉｒを電気素子１００内の導体板２１〜２３に流す。その結果、基板２００Ｐを用いた電気回路装置１０１において、導体板１１，１２は、導体板２１〜２３と磁気的結合が生じ、導体板１１，１２の実効インダクタンスは、導体板１１，１２の自己インダクタンスよりも小さくなる。
したがって、基板２００Ｐを用いた場合も、電気回路装置１０１のインピーダンスを大幅に低減できる。
また、基板２００Ｐを用いた電気回路装置１０１において、直流電流を電源９０からＣＰＵ１１０へ供給できるとともに、ＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込めることができる。
図４２は、図１に示す基板２００の他の構成を示す平面図である。図４２を参照して、基板２００Ｑは、図４１に示す基板２００Ｐのスリット３２３，３２４をそれぞれスリット３１４，３１５に代えたものであり、その他は、基板２００Ｐと同じである。
スリット３１４，３１５は、導体板３０１の一部を切り欠くことにより、スリット３２２に連結されるように誘電体（図示せず）の一主面に形成される。そして、スリット３２２，３１４，３１５からなるスリットは、信号ラインを構成する導体部３２５，３２８の長さ方向と直交する方向において、基板２００Ｑの一部分に形成される。
このように、基板２００Ｑは、スリット３１４，３１５，３２２と、導体部３２５〜３２８とを備えるので、電流Ｉを電気素子１００内の導体板１１，１２に流し、リターン電流Ｉｒを電気素子１００内の導体板２１〜２３に流す。その結果、基板２００Ｑを用いた電気回路装置１０１において、導体板１１，１２は、導体板２１〜２３と磁気的結合が生じ、導体板１１，１２の実効インダクタンスは、導体板１１，１２の自己インダクタンスよりも小さくなる。
したがって、基板２００Ｑを用いた場合も、電気回路装置１０１のインピーダンスを大幅に低減できる。
また、基板２００Ｑを用いた電気回路装置１０１において、直流電流を電源９０からＣＰＵ１１０へ供給できるとともに、ＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込めることができる。
図４３は、図１に示す基板２００の他の構成を示す平面図である。また、図４４は、図４３に示す線ＸＸＸＸＩＶ−ＸＸＸＸＩＶ間における基板２００Ｒの断面図である。図４３および図４４を参照して、基板２００Ｒは、導体板４０１，４０３，４０５，４０７と、誘電体４０２，４０４，４０６と、スリット４１１，４１２，４１３，４１４と、導体部４１５，４１６，４１７，４１８，４１９，４２０，４２１，４２６とを備える。
導体板４０１は、誘電体４０２の表面に形成され、導体板４０３は、誘電体４０４の表面に形成され、導体板４０５は、誘電体４０６の表面に形成され、導体板４０７は、誘電体４０６の裏面に形成される。そして、導体板４０３が形成された誘電体４０４は、導体板４０５，４０７が形成された誘電体４０６上に積層され、導体板４０１が形成された誘電体４０２は、導体板４０３が形成された誘電体４０４上に積層される。
スリット４１１〜４１４は、導体板４０１の一部を切り欠くことによって誘電体４０２の表面に形成される。そして、スリット４１１，４１２，４１４は、基板２００Ｒの幅方向に直線上に配置される。また、スリット４１３は、両端がスリット４１２に連結され、スリット４１１を囲むように形成される。この場合、スリット４１３の幅は、高周波電流の波長および誘電体４０２の比誘電率に応じて決定され、高周波電流がスリット４１３の内側に形成された導体部４２１からスリット４１３の外側に形成された導体部４２６へ飛び越えない値に設定される。
その結果、導体板４０１は、導体部４２１と導体部４２６とに分離される。また、導体部４１６〜４１９が誘電体４０２の表面に形成される。この場合、導体部４１７は、その両端が導体部４２１に連結され、導体部４１８は、その両端が導体部４２６に連結される。
導体部４１５は、導体板４０３の一部を切り欠くことによって誘電体４０４の表面に形成される。そして、導体部４１５は、ビアホール４２３によって導体部４１６に接続される。また、導体部４２０は、導体板４０３の一部を切り欠くことによって誘電体４０４の表面に形成される。そして、導体部４２０は、ビアホール４２６によって導体部４１９に接続される。
導体部４１７は、ビアホール４２４によって導体板４０５に接続され、導体部４１８は、ビアホール４２５によって導体板４０７に接続される。なお、導体部４２１は、ビアホールによって導体板４０５に接続され、導体部４２６は、ビアホールによって導体板４０７に接続されている。そして、導体板４０１，４０５，４０７は、接地電位に接続されている。
基板２００Ｒを用いて電気回路装置を作製する場合、導体部４１５，４１６，４１９，４２０およびビアホール４２３，４２６は、信号ラインを構成し、陽極電極１０Ｃは、導体部４１５に接続され、陽極電極１０Ｄは、導体部４２０に接続され、陰極電極２０Ｅは、導体部４１７に接続され、陰極電極２０Ｆは、導体部４１８に接続される。その結果、リターン電流は、電気素子１００内の導体板２１〜２３を流れる。
このように、リターン電流が電気素子１００内の導体板２１〜２３を流れるのは、陰極電極２０Ｅ，２０Ｆが接続される導体部４１７，４１８は、それぞれ、スリット４１３によって分離された導体部４２１，４２６に接続され、導体部４２１，４２６は、それぞれ、異なる導体板４０５，４０７に接続されているからである。
このように、基板２００Ｒを用いることによって、リターン電流を完全に電気素子１００内の導体板２１〜２３に流すことができ、導体板１１，１２の実効インダクタンスを自己インダクタンスよりも小さくできる。その結果、電気回路装置１０１のインピーダンスを小さくできる。
また、基板２００Ｒを用いた電気回路装置１０１において、直流電流を電源９０からＣＰＵ１１０へ供給できるとともに、ＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込めることができる。
図４５は、実施の形態１による電気回路装置の他の構成を示す概念図である。実施の形態１による電気回路装置は、図４５に示す電気回路装置１０２であってもよい。図４５を参照して、電気回路装置１０２は、図１に示す電気回路装置１０１の電気素子１００を電気素子１００Ａに代えたものであり、その他は、電気回路装置１０１と同じである。
電気素子１００Ａは、図２に示す電気素子１００の導体板１１，１２，２１〜２３をそれぞれ導体板１１Ａ，１２Ａ，２１Ａ〜２３Ａに代えたものであり、その他は、電気素子１００と同じである。
導体板２１Ａは、誘電体層１，２間に配置され、導体板１１Ａは、誘電体層２，３間に配置される。また、導体板２２Ａは、誘電体層３，４間に配置され、導体板１２Ａは、誘電体層４，５間に配置され、導体板２３Ａは、誘電体層５の一主面５Ａに配置される。
導体板１１Ａ，１２Ａは、その一方端がサイド陽極電極１０Ａに接続され、他方端がサイド陽極電極１０Ｂに接続される。導体板２１Ａ〜２３Ａは、その一方端がサイド陰極電極２０Ａ，２０Ｂに接続され、他方端がサイド陰極電極２０Ｃ，２０Ｄに接続される。
線ＸＸＩ−ＸＸＩ間における電気素子１００Ａの断面図は、図２１に示す電気素子１００の断面図と同じであり、線ＸＸＩＩ−ＸＸＩＩ間における電気素子１００Ａの断面図は、図２２に示す電気素子１００の断面図と同じである。そして、図２１および図２２において、導体板１１，１２，２１〜２３を導体板１１Ａ，１２Ａ，２１Ａ〜２３Ａに代えればよい。
図４６は、隣接する２つの導体板の他の平面図である。図４６を参照して、導体板１１Ａは、長さＬ４と幅Ｗ５とを有し、導体板２１Ａは、長さＬ５と幅Ｗ４とを有する。そして、長さＬ４と幅Ｗ５との間には、Ｗ５≧Ｌ４の関係があり、長さＬ５と幅Ｗ４との間には、Ｗ４≧Ｌ５の関係がある。このように、導体板１１Ａ，２１Ａは、長さ方向ＤＲ１よりも幅方向ＤＲ２に長い形状からなる。
導体板１２Ａは、導体板１１Ａと同じサイズを有し、導体板２２Ａ，２３Ａは、導体板２１Ａと同じサイズを有する。
導体板１１Ａおよび導体板２１Ａを１つの平面へ投影すると、導体板１１Ａおよび２１Ａは、重複部分２００Ａを有する。そして、導体板１１Ａと導体板２１Ａとの重複部分２００Ａは、長さＬ５および幅Ｗ５を有する。導体板１１Ａと導体板２２Ａとの重複部分、導体板１２Ａと導体板２２Ａとの重複部分および導体板１２Ａと導体板２３Ａとの重複部分も、重複部分２００Ａと同じ長さＬ５および同じ幅Ｗ５を有する。そして、実施の形態３においては、Ｗ５≧Ｌ５になるように、長さＬ５および幅Ｗ５が設定される。
重複部分２００Ａの幅Ｗ５が長さＬ５以上である場合、図１５に示すように、導体板１１Ａを流れる電流Ｉ１は、幅方向ＤＲ２において重複部分２００Ａのほぼ中央部を流れ、導体板２１Ａを流れる電流Ｉ２は、幅方向ＤＲ２において重複部分２００Ａの端に近い部分を流れる。その結果、上述したように、導体板１１Ａ，１２Ａの実効インダクタンスが導体板１１Ａ，１２Ａの自己インダクタンスよりも小さくなる度合は、相対的に低下する。
しかし、電気回路装置１０２は、所定の間隔Ｌ３で配置された導体板２０４，２０５を備えるので、導体板２０４，２０５は、リターン電流Ｉｒ（＝電流Ｉ２）を電気素子１００Ａ内の導体板２１Ａ〜２３Ａに流す。
その結果、基板２００が陰極電極２０Ｅ，２０Ｆ間で電気的に接続された導体板を一主面２０１Ｂに有する場合に比べ、導体板２１Ａ〜２３Ａに流れるリターン電流の割合が増加し、導体板１１Ａ，１２Ａの実効インダクタンスが導体板１１Ａ，１２Ａの自己インダクタンスよりも小さくなる度合は、相対的に大きくなる。
したがって、重複部分２００Ａの幅Ｗ５が長さＬ５以上であっても、リターン電流Ｉｒが流れる方向に電気的に分離された導体板２０４，２０５を備えることによって電気回路装置１０２のインダクタンスを小さくできる。
図４７は、図４５に示す電気回路装置１０２のインピーダンスの周波数依存性を示す図である。図４７において、横軸は、周波数を表し、縦軸は、インピーダンスを表す。また、曲線ｋ１３は、重複部分２００Ａにおける幅Ｗ５が長さＬ５以上であり、かつ、分離された導体板２０４，２０５を備える場合のインピーダンスの周波数依存性を示し、曲線ｋ１４は、重複部分２００Ａにおける幅Ｗ５が長さＬ５以上であり、かつ、導体板２０４，２０５が電気的に導通した場合のインピーダンスの周波数依存性を示す。
図４７を参照して、０．００６ＧＨｚ以下の低周波数領域は、キャパシタンスが支配的な周波数領域であり、０．０１ＧＨｚ以上の高周波数領域は、インダクタンスが支配的な周波数領域である。
キャパシタンスが支配的である０．００６ＧＨｚ以下の低周波数領域においては、導体板２０４，２０５が電気的に切断された場合の電気回路装置１０２のインピーダンス（曲線ｋ１３）は、導体板２０４，２０５が電気的に導通された場合の電気回路装置１０２のインピーダンス（曲線ｋ１４）とほぼ同じである。
一方、インダクタンスが支配的である０．０１ＧＨｚ以上の高周波数領域においては、導体板２０４，２０５が電気的に切断された場合の電気回路装置１０２のインピーダンス（曲線ｋ１３）は、導体板２０４，２０５が電気的に導通された場合の電気回路装置１０２のインピーダンス（曲線ｋ１４）よりも小さくなる。
したがって、重複部分２００Ａの幅Ｗ５が長さＬ５以上であっても、電気的に分離された導体板２０４，２０５を基板２００に設けることによって電気回路装置１０２のインダクタンスを小さくできる。
電気回路装置１０２においては、基板２００に代えて基板２００Ａ，２００Ｂ，２００Ｃ，２００Ｄ，２００Ｅ，２００Ｆ，２００Ｇ，２００Ｈ，２００Ｊ，２００Ｋ，２００Ｌ，２００Ｍ，２００Ｎ，２００Ｐ，２００Ｑ，２００Ｒのいずれかを用いてもよい。そして、基板２００Ａ，２００Ｂ，２００Ｃ，２００Ｄ，２００Ｅ，２００Ｆ，２００Ｇ，２００Ｈ，２００Ｊ，２００Ｋ，２００Ｌ，２００Ｍ，２００Ｎ，２００Ｐ，２００Ｑ，２００Ｒのいずれかを用いた場合も、基板２００を用いた場合と同様に電気回路装置１０２のインピーダンスを小さくできる。
また、基板２００Ａ，２００Ｂ，２００Ｃ，２００Ｄ，２００Ｅ，２００Ｆ，２００Ｇ，２００Ｈ，２００Ｊ，２００Ｋ，２００Ｌ，２００Ｍ，２００Ｎ，２００Ｐ，２００Ｑ，２００Ｒのいずれかを用いた場合も、基板２００を用いた場合と同様にＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込めることができる。
したがって、基板２００，２００Ａ，２００Ｂ，２００Ｃ，２００Ｄ，２００Ｅ，２００Ｆ，２００Ｇ，２００Ｈ，２００Ｊ，２００Ｋ，２００Ｌ，２００Ｍ，２００Ｎ，２００Ｐ，２００Ｑ，２００Ｒは、導体板１１Ａ，１２Ａと導体板２１Ａ〜２３Ａとの重複部分２００Ａにおける幅Ｗ５が長さＬ５以上である電気回路装置１０２において、インダクタンスが支配的な高周波数領域でインピーダンスを小さくする基板である。
また、基板２００，２００Ａ，２００Ｂ，２００Ｃ，２００Ｄ，２００Ｅ，２００Ｆ，２００Ｇ，２００Ｈ，２００Ｊ，２００Ｋ，２００Ｌ，２００Ｍ，２００Ｎ，２００Ｐ，２００Ｑ，２００Ｒは、ＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込める基板である。
上記においては、誘電体層１〜５は、全て同じ誘電体材料（ＢａＴｉＯ３）により構成されると説明したが、この発明においては、これに限らず、誘電体層１〜５は、相互に異なる誘電体材料により構成されていてもよく、２種類の誘電体材料により構成されていてもよく、一般的には、１種類以上の誘電体材料により構成されていればよい。この場合、誘電体層１〜５を構成する各誘電体材料は、好ましくは、３０００以上の比誘電率を有する。
そして、ＢａＴｉＯ３以外の誘電体材料としては、Ｂａ（Ｔｉ，Ｓｎ）Ｏ３，Ｂｉ４Ｔｉ３Ｏ１２，（Ｂａ，Ｓｒ，Ｃａ）ＴｉＯ３，（Ｂａ，Ｃａ）（Ｚｒ，Ｔｉ）Ｏ３，（Ｂａ，Ｓｒ，Ｃａ）（Ｚｒ，Ｔｉ）Ｏ３，ＳｒＴｉＯ３，ＣａＴｉＯ３，ＰｂＴｉＯ３，Ｐｂ（Ｚｎ，Ｎｂ）Ｏ３，Ｐｂ（Ｆｅ，Ｗ）Ｏ３，Ｐｂ（Ｆｅ，Ｎｂ）Ｏ３，Ｐｂ（Ｍｇ，Ｎｂ）Ｏ３，Ｐｂ（Ｎｉ，Ｗ）Ｏ３，Ｐｂ（Ｍｇ，Ｗ）Ｏ３，Ｐｂ（Ｚｒ，Ｔｉ）Ｏ３，Ｐｂ（Ｌｉ，Ｆｅ，Ｗ）Ｏ３，Ｐｂ５Ｇｅ３Ｏ１１およびＣａＺｒＯ３等を用いることができる。
また、上記においては、陽極電極１０Ｃ，１０Ｄ、サイド陽極電極１０Ａ，１０Ｂ、導体板１１，１２，２１〜２３、サイド陰極電極２０Ａ，２０Ｂ，２０Ｃ，２０Ｄおよび陰極電極２０Ｅ，２０Ｆは、ニッケル（Ｎｉ）からなると説明したが、この発明においては、これに限らず、陽極電極１０Ｃ，１０Ｄ、サイド陽極電極１０Ａ，１０Ｂ、導体板１１，１２，２１〜２３、サイド陰極電極２０Ａ，２０Ｂ，２０Ｃ，２０Ｄおよび陰極電極２０Ｅ，２０Ｆは、銀（Ａｇ）、パラジウム（Ｐｄ）、銀パラジウム合金（Ａｇ−Ｐｄ）、白金（Ｐｔ）、金（Ａｕ）、銅（Ｃｕ）、ルビジウム（Ｒｕ）およびタングステン（Ｗ）のいずれかにより構成されてもよい。
さらに、上記においては、電気素子１００は、誘電体層１〜５を備えると説明したが、この発明においては、これに限らず、電気素子１００は、誘電体層１〜５を備えていなくてもよい。誘電体層１〜５がなくても、導体板１１，１２と導体板２１〜２３との間で磁気的干渉が生じ、上述した機構によって電気素子１００のインピーダンスが低下するからである。
さらに、上記においては、陽極電極１０Ｃ，１０Ｄに接続される導体板の個数は、２個（導体板１１，１２）であり、陰極電極２０Ｅ，２０Ｆに接続される導体板の個数は、３個（導体板２１〜２３）であると説明したが、この発明においては、これに限らず、電気素子１００は、陽極電極１０Ｃ，１０Ｄに接続されるｎ（ｎは正の整数）個の導体板と、陰極電極２０Ｅ，２０Ｆに接続されるｍ（ｍは正の整数）個の導体板とを備えていればよい。この場合、電気素子１００は、ｊ（ｊ＝ｍ＋ｎ）個の誘電体層を備える。陽極電極１０Ｃ，１０Ｄに接続される導体板と、陰極電極２０Ｅ，２０Ｆに接続される導体板とを少なくとも１個備えていれば、磁気的干渉を生じさせることができ、実効インダクタンスを小さくできるからである。
そして、この発明においては、電気素子１００に流れる電流が増加するに従って、陽極電極１０Ｃ，１０Ｄに接続される導体板の個数と、陰極電極２０Ｅ，２０Ｆに接続される導体板の個数とを増加させる。陽極電極１０Ｃ，１０Ｄに接続される導体板および陰極電極２０Ｅ，２０Ｆに接続される導体板が複数の導体板からなるとき、複数の導体板は、２個の陽極電極（１０Ｃ，１０Ｄ）間、または２個の陰極電極（２０Ｅ，２０Ｆ）間に並列に接続されるので、陽極電極１０Ｃ，１０Ｄに接続される導体板の個数と、陰極電極２０Ｅ，２０Ｆに接続される導体板の個数とを増加させれば、電気素子１００に流れる電流を増加できるからである。
また、この発明においては、電気素子１００のインピーダンスを相対的に低下させる場合、電極１０Ｃ，１０Ｄに接続される導体板の個数と、陰極電極２０Ｅ，２０Ｆに接続される導体板の個数とを増加させる。電極１０Ｃ，１０Ｄに接続される導体板の個数と、陰極電極２０Ｅ，２０Ｆに接続される導体板の個数とを増加させれば、並列接続されるコンデンサの個数が増加し、電気素子１００の実効キャパシタンスが大きくなってインピーダンスが低下するからである。
さらに、上記においては、導体板１１，１２は、導体板２１〜２３に平行に配置されると説明したが、この発明においては、これに限らず、導体板１１，１２と導体板２１〜２３との間隔が長さ方向ＤＲ１に対して変化するように導体板１１，１２，２１〜２３を配置してもよい。
さらに、上記においては、電気素子１００は、ＣＰＵ１１０に接続されると説明したが、この発明においては、これに限らず、電気素子１００は、所定の周波数で動作する電気負荷回路であれば、どのように電気負荷回路に接続されてもよい。
さらに、上記においては、電気素子１００は、ＣＰＵ１１０が発生する不要な高周波電流をＣＰＵ１１０の近傍に閉じ込めるノイズフィルタとして用いられると説明したが、この発明においては、これに限らず、電気素子１００は、コンデンサとしても使用される。電気素子１００は、上述したように、並列に接続された４個のコンデンサを含むので、コンデンサとしても使用可能である。
そして、より具体的には、電気素子１００は、ノートパソコン、ＣＤ−ＲＷ／ＤＶＤ装置、ゲーム機、情報家電、デジタルカメラ、自動車電装用、自動車用デジタル機器、ＭＰＵ周辺回路およびＤＣ／ＤＣコンバータ等に用いられる。
したがって、ノートパソコンおよびＣＤ−ＲＷ／ＤＶＤ装置等にコンデンサとして用いられているが、電源９０とＣＰＵ１１０との間で使用されてＣＰＵ１１０が発生する不要な高周波電流をＣＰＵ１１０の近傍に閉じ込めるノイズフィルタの機能を有する電気素子は、この発明による電気素子１００に含まれる。
実施の形態１によれば、電気回路装置１０１は、電気素子１００と、基板２００，２００Ａ，２００Ｂ，２００Ｃ，２００Ｄ，２００Ｅ，２００Ｆ，２００Ｇ，２００Ｈ，２００Ｊ，２００Ｋ，２００Ｌ，２００Ｍ，２００Ｎ，２００Ｐ，２００Ｑ，２００Ｒとを備え、電気回路装置１０２は、電気素子１００Ａと、基板２００，２００Ａ，２００Ｂ，２００Ｃ，２００Ｄ，２００Ｅ，２００Ｆ，２００Ｇ，２００Ｈ，２００Ｊ，２００Ｋ，２００Ｌ，２００Ｍ，２００Ｎ，２００Ｐ，２００Ｑ，２００Ｒとを備えるので、基板２００，２００Ａ，２００Ｂ，２００Ｃ，２００Ｄ，２００Ｅ，２００Ｆ，２００Ｇ，２００Ｈ，２００Ｊ，２００Ｋ，２００Ｌ，２００Ｍ，２００Ｎ，２００Ｐ，２００Ｑ，２００Ｒは、電流Ｉを電気素子１００内の導体板１１，１２または電気素子１００Ａの導体板１１Ａ，１２Ａに流し、電流Ｉのリターン電流Ｉｒを電気素子１００内の導体板２１〜２３または電気素子１００Ａ内の導体板２１Ａ〜２３Ａに流す。その結果、導体板１１，１２は、導体板２１〜２３と磁気的結合を生じ、導体板１１，１２の実効インダクタンスは、導体板１１，１２の自己インダクタンスよりも小さくなり、導体板１１Ａ，１２Ａは、導体板２１Ａ〜２３Ａと磁気的結合を生じ、導体板１１Ａ，１２Ａの実効インダクタンスは、導体板１１Ａ，１２Ａの自己インダクタンスよりも小さくなる。
したがって、この発明によれば、電気回路装置１０１，１０２のインピーダンスを低減できる。また、ＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込めることができる。
［実施の形態２］
図４８は、実施の形態２による電気回路装置の構成を示す斜視図である。図４８を参照して、実施の形態２による電気回路装置１０３は、電気素子１００と、導体板５００とを備える。
なお、電気回路装置１０３においては、電気素子１００の導体板２３は、削除され、サイド陽極電極１０Ａは、電気素子１００の側面１００Ａの全体と、電気素子１００Ａの底面１００Ｃ、正面１００Ｄ、裏面１００Ｅおよび上面１００Ｆの一部とに形成され、サイド陽極電極１０Ｂは、電気素子１００の側面１００Ｂの全体と、電気素子１００Ａの底面１００Ｃ、正面１００Ｄ、裏面１００Ｅおよび上面１００Ｆの一部とに形成される。また、サイド陰極電極２０Ａ，２０Ｂ，２０Ｃ，２０Ｄは、電気素子１００の上面１００Ｆの一部にも形成される。
導体板５００は、電気素子１００の上面１００Ｆに配置され、サイド陽極電極１０Ａ，１０Ｂに接続される。そして、導体板５００は、銀、銅、金、アルミニウム、黄銅、ニッケル、鉄、白金、すずおよび鉛のいずれかからなる。
図４９は、図４８に示す導体板５００の斜視図である。図４９を参照して、導体板５００は、切欠部５０１，５０２を有する。その結果、導体板５００は、幅広部５０３，５０４と、幅狭部５０５とからなる。幅狭部５０５は、幅広部５０３と幅広部５０４との間に配置される。
切欠部５０１は、サイド陰極電極２０Ａ，２０Ｃの一部が電気素子１００の一主面（＝上面１００Ｆ）に配置されるための切欠部であり、切欠部５０２は、サイド陰極電極２０Ｂ，２０Ｄの一部が電気素子１００の一主面（＝上面１００Ｆ）に配置されるための切欠部である。
また、導体板５００は、電気素子１００の導体板１１，１２を電流が流れる方向ＤＲ１において、長さＬ６を有する。この長さＬ６は、方向ＤＲ１における電気素子１００の長さに略等しい。
さらに、導体板５００の幅広部５０３，５０４は、方向ＤＲ１に直交する方向ＤＲ２において、幅Ｗ６を有し、導体板５００の幅狭部５０５は、幅Ｗ７を有する。そして、幅Ｗ６は、方向ＤＲ２における電気素子１００の幅と同じ幅を有し、幅Ｗ７は、幅Ｗ６よりも狭い。この場合、幅Ｗ６は、たとえば、５ｍｍに設定され、幅Ｗ７は、たとえば、３ｍｍに設定される。
図５０は、図４９に示す導体板５００の長さ方向ＤＲ１における断面図である。図５０を参照して、導体板５００は、凹凸面５００Ａを有する。なお、凹凸面５００Ａは、導体板５００の表裏面のみならず、導体板５００の幅方向ＤＲ２の両側面にも形成される。そして、凹凸面５００Ａは、深さｄを有する。この深さｄは、交流電流が導体に流れる場合に、表皮効果によって交流電流が流れる導体の表皮深さｄＳに設定される。そうすると、導体板５００の凹凸面５００Ａは、長さ方向ＤＲ１に対して、不連続になるので、導体板５００は、交流電流を殆ど流さず、直流電流を流す。
表１は、導体板５００を構成する各種の金属材料の表皮効果における表皮深さｄＳと周波数との関係を示す。
Figure 2007074598
表１に示すように、表皮効果における表皮深さｄＳは、周波数が高くなるに従って浅くなる。また、電気回路装置１０３は、電気素子１００を備えるので、上述したように実効インダクタンスの低減によってインピーダンスが小さくなる。そして、電気回路装置１０３においては、導体板５００は、電源９０から供給された直流電流をＣＰＵ１１０へ供給するとともに、ＣＰＵ１１０で発生した不要な高周波電流を表皮効果によって抑制して不要な高周波電流を電気素子１００内の導体板２１〜２３に流し、不要な高周波電流が電源９０側へ漏洩するのを抑制する。
したがって、導体板５００の凹凸面５００Ａの深さｄは、電気回路装置１０３に接続されたＣＰＵ１１０（電気負荷回路）が発生する不要な高周波電流の周波数に応じて決定される。
より具体的には、ＣＰＵ１１０がｆ１〜ｆ２（ｆ１＜ｆ２）の範囲の周波数を有する不要な高周波電流を発生する場合、深さｄは、周波数ｆ１〜ｆ２のうち、最も低い周波数ｆ１によって決定される表皮深さに設定される。最も低い周波数ｆ１によって決定された表皮深さは、ｆ１〜ｆ２の周波数範囲に含まれる周波数によって決定された表皮深さの中で最も深いので、ｆ１〜ｆ２の範囲の周波数を有する高周波電流が導体板５００を流れるのを抑制できるからである。
図５１および図５２は、それぞれ、図５０に示す凹凸面５００Ａの深さｄの範囲を説明するための第１および第２の概念図である。図５１を参照して、導体板５００の凹凸面５００Ａは、最小深さｄｍｉｎ以上の深さを有する。この最小深さｄｍｉｎは、導体板５００の表面が平坦である場合に電気素子１００内の導体板１１，１２に流れる電流の交流成分よりも多くの交流成分を表皮効果によって電気素子１００内の導体板１１，１２に流す深さである。すなわち、最小深さｄｍｉｎは、表皮効果による表皮深さｄＳよりも浅く、導体板５００の表面が平坦である場合に表皮効果によって導体板５００の表面層に流れる電流の交流成分を抑制する深さである。そして、最小深さｄｍｉｎは、好ましくは、ＣＰＵ１１０が発生する高周波電流（＝電流の交流成分）のうち、最も高い周波数によって決定される表皮深さよりも浅く、表皮効果によって導体板５００の表面層を流れる最も高い周波数を有する高周波電流を抑制する深さに設定される。
図５２を参照して、導体板５００の凹凸面５００Ａは、最大深さｄｍａｘ以下の深さを有する。そして、最大深さｄｍａｘは、電気回路装置１０３に接続されるＣＰＵ１１０（電気負荷回路）に供給される直流電流の電流値に応じて決定される。図５３および図５４は、それぞれ、電気回路装置１０３とＣＰＵ１１０との接続パターンを示す第１および第２の概念図である。
図５３を参照して、１個のＣＰＵ１１０が電気回路装置１０３に接続される場合、電気回路装置１０３は、直流電流Ｉ０をＣＰＵ１１０へ供給する。導体板５００の凹凸面５００Ａが最大深さｄｍａｘを有する場合、直流電流Ｉは、導体板５００Ａの領域５０６を流れ、直流電流Ｉ０の電流値は、領域５０６の断面積によって決定される。表面が平坦であるときの導体板５００の厚みをＤとし、導体板５００の比抵抗をρとすると、領域５０６の断面積Ｓは、Ｓ＝（Ｄ−２×ｄｍａｘ）×（Ｗ７−２×ｄｍａｘ）によって決定される。そして、直流電流Ｉを流すときの電圧をＶとすると、直流電流Ｉは、Ｉ０＝Ｖ×（Ｄ−２×ｄｍａｘ）×（Ｗ７−２×ｄｍａｘ）／（ρ×Ｌ６）によって決定される。
直流電流Ｉ０の電流値および電圧Ｖの電圧値が決定されれば、厚みＤ、比抵抗ρ、幅Ｗ７および長さＬ６は、既知であるので、Ｉ０＝Ｖ×（Ｄ−２×ｄｍａｘ）×（Ｗ７−２×ｄｍａｘ）／（ρ×Ｌ６）によって導体板５００の凹凸面５００Ａの最大深さｄｍａｘを決定できる。
図５４を参照して、４個のＣＰＵ１１０Ａ，１１０Ｂ，１１０Ｃ，１１０Ｄが電気回路装置１０３に並列に接続される場合、電気回路装置１０３は、ＣＰＵ１１０Ａ，１１０Ｂ，１１０Ｃ，１１０Ｄにそれぞれ供給する直流電流Ｉ１，Ｉ２，Ｉ３，Ｉ４の合計Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４の直流電流を導体板５００に流す。したがって、導体板５００の凹凸面５００Ａの最大深さｄｍａｘは、Ｉ１＋Ｉ２＋Ｉ３＋Ｉ４＝Ｖ×（Ｄ−２×ｄｍａｘ）×Ｗ７／（ρ×Ｌ６）を用いることによって決定される。そして、電気回路装置１０３に並列に接続されるＣＰＵ１１０の個数がｊ（ｊは２以上の整数）個である場合、導体板５００の凹凸面５００Ａの最大深さｄｍａｘは、Ｉ１＋Ｉ２＋・・・＋Ｉｊ＝Ｖ×（Ｄ−２×ｄｍａｘ）×（Ｗ７−２×ｄｍａｘ）／（ρ×Ｌ６）を用いることによって決定される。
なお、ＣＰＵ１１０Ａ，１１０Ｂ，１１０Ｃ，１１０Ｄにそれぞれ供給される直流電流Ｉ１，Ｉ２，Ｉ３，Ｉ４の電流値が等しい場合、導体板５００の凹凸面５００Ａの最大深さｄｍａｘは、４×Ｉ１＝Ｖ×（Ｄ−２×ｄｍａｘ）×Ｗ７／（ρ×Ｌ６）を用いることによって決定される。そして、電気回路装置１０３に並列に接続されるＣＰＵ１１０の個数がｊ個であり、各ＣＰＵ１１０に供給される直流電流の電流値が等しい場合、導体板５００の凹凸面５００Ａの最大深さｄｍａｘは、ｊ×Ｉ１＝Ｖ×（Ｄ−２×ｄｍａｘ）×（Ｗ７−２×ｄｍａｘ）／（ρ×Ｌ６）を用いることによって決定される。
上述した方法によって、導体板５００の凹凸面５００Ａの深さｄの最小深さｄｍｉｎおよび最大深さｄｍａｘが決定される。そして、導体板５００の凹凸面５００Ａの深さｄは、最小深さｄｍｉｎ以上の深さに設定されていればよい。また、好ましくは、導体板５００の凹凸面５００Ａの深さｄは、表皮深さｄＳ以上の深さに設定されていればよい。さらに、好ましくは、導体板５００の凹凸面５００Ａの深さｄは、ＣＰＵ１１０が発生する高周波電流の周波数のうち、最も高い周波数によって決定される表皮深さｄＳ以上の深さに設定されていればよい。さらに、好ましくは、導体板５００の凹凸面５００Ａの深さｄは、最小深さｄｍｉｎ以上、かつ、最大深さｄｍａｘ以下の深さに設定されていればよい。さらに、好ましくは、導体板５００の凹凸面５００Ａの深さｄは、表皮深さｄＳ以上、かつ、最大深さｄｍａｘ以下の深さに設定されていればよい。さらに、好ましくは、導体板５００の凹凸面５００Ａの深さｄは、ＣＰＵ１１０が発生する高周波電流の周波数のうち、最も高い周波数によって決定される表皮深さｄＳ以上、かつ、最大深さｄｍａｘ以下の深さに設定されていればよい。さらに、好ましくは、導体板５００の凹凸面５００Ａの深さｄは、ＣＰＵ１１０が発生する高周波電流の周波数のうち、最も低い周波数によって決定される表皮深さｄＳ以上、かつ、最大深さｄｍａｘ以下の深さに設定されていればよい。
なお、図５０から図５２においては、凹凸面５００Ａは、表裏面に同じ形状の凹凸を有するものとして図示されているが、この発明においては、これに限らず、凹凸面５００Ａは、表裏面に異なる形状の凹凸を有していてもよい。
電気回路装置１０３は、基板２００上に配置される。この場合、サイド陽極電極１０Ａは、導体板２０２に接続され、サイド陽極電極１０Ｂは、導体板２０３に接続され、サイド陰極電極２０Ａ，２０Ｂは、導体（図示せず）を介して導体板２０４に接続され、サイド陰極電極２０Ｃ，２０Ｄは、導体（図示せず）を介して導体板２０５に接続される。
そうすると、電気回路装置１０３は、導体板２０２を介してサイド陽極電極１０Ａに電流Ｉを受ける。そして、電気回路装置１０３の導体板５００は、電流Ｉの直流成分をサイド陽極電極１０Ｂへ流し、電流Ｉの交流成分を電気素子１００内の導体板１１，１２に流す。その結果、電流Ｉの直流成分は、サイド陽極電極１０Ａ→導体板５００→サイド陽極電極１０Ｂ→導体板２０３と流れ、電流Ｉの交流成分は、サイド陽極電極１０Ａ→導体板１１，１２→サイド陽極電極１０Ｂ→導体板２０３と流れる。
また、電流Ｉのリターン電流Ｉｒは、導体板５００の表皮効果によって導体板５００を流れるのを抑制され、基板２００の導体板２０５から導体（図示せず）を介してサイド陰極電極２０Ｃ，２０Ｄへ流れ、電気素子１００内をサイド陰極電極２０Ｃ，２０Ｄ、導体板２１，２２およびサイド陰極電極２０Ａ，２０Ｂの順に流れ、導体を介して導体板２０４に流れる。
その結果、電気素子１００の導体板１１，１２は、導体板２１，２２と磁気的結合を生じ、導体板１１，１２の実効インダクタンスは、導体板１１，１２の自己インダクタンスよりも小さくなる。
したがって、この発明によれば、電気回路装置１０３のインピーダンスを低減できる。
また、電流Ｉのリターン電流ＩｒであるＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込め、不要な高周波電流が電源９０側へ漏洩するのを抑制できる。
さらに、電気回路装置１０３においては、直流成分は、電気素子１００の外部（＝上面１００Ｆ）に配置された導体板５００を流れるので、電気素子１００における温度上昇を抑制できる。
図５５は、実施の形態２による電気回路装置の構成を示す他の斜視図である。実施の形態２による電気回路装置は、図５５に示す電気回路装置１０４であってもよい。図５５を参照して、電気回路装置１０４は、図４８に示す電気回路装置１０３の導体板５００を導体板５０１に代えたものであり、その他は、電気回路装置１０４と同じである。
導体板５０１は、電気素子１００の上面１００Ｆ、側面１００Ｂ、および底面１００Ｃの一部に配置され、サイド陽極電極１０Ａ，１０Ｂに接続される。そして、導体板５０１は、銀、銅、金、アルミニウム、黄銅、ニッケル、鉄、白金、すずおよび鉛のいずれかからなる。また、導体板５０１は、導体板５００の凹凸面５００Ａと同じ凹凸面を有する。
導体板５０１は、導体板５００と同じように表皮効果における表皮深さを凹部の深さとして有するので、電流Ｉの直流成分を流し、電流Ｉの交流成分を電気素子１００内の導体板１１，１２に流す。
その結果、電気回路装置１０４において、導体板１１，１２は、導体板２１，２２と磁気的結合を生じ、導体板１１，１２の実効インダクタンスは、導体板１１，１２の自己インダクタンスよりも小さくなる。
したがって、この発明によれば、電気回路装置１０４のインピーダンスを低減できる。
また、ＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込め、不要な高周波電流が電源９０側へ漏洩するのを抑制できる。
さらに、導体板５０１は、サイド陽極電極１０Ｂとの接触面積が導体板５００に比べ大きくなるので、導体板５０１とサイド陽極電極１０Ｂとの接触抵抗を低減でき、導体板５０１とサイド陽極電極１０Ｂとの接触部における発熱を低減できる。
なお、電気回路装置１０４においては、導体板５０１に代えてサイド陽極電極１０Ａとの接触面積を大きくできる導体板を用いてもよい。
図５６は、実施の形態２による電気回路装置の構成を示すさらに他の斜視図である。実施の形態２による電気回路装置は、図５６に示す電気回路装置１０５であってもよい。
図５６を参照して、電気回路装置１０５は、図４８に示す電気回路装置１０３の導体板５００を導体板５０２に代えたものであり、その他は、電気回路装置１０３と同じである。
導体板５０２は、電気素子１００の上面１００Ｆ、側面１００Ａ，１００Ｂ、および底面１００Ｃの一部に配置され、サイド陽極電極１０Ａ，１０Ｂに接続される。そして、導体板５０２は、銀、銅、金、アルミニウム、黄銅、ニッケル、鉄、白金、すずおよび鉛のいずれかからなる。また、導体板５０２は、導体板５００の凹凸面５００Ａと同じ凹凸面を有する。
導体板５０２は、導体板５００と同じように表皮効果における表皮深さを凹部の深さとして有するので、電流Ｉの直流成分を流し、電流Ｉの交流成分を電気素子１００内の導体板１１，１２に流す。
その結果、電気回路装置１０５において、導体板１１，１２は、導体板２１，２２と磁気的結合を生じ、導体板１１，１２の実効インダクタンスは、導体板１１，１２の自己インダクタンスよりも小さくなる。
したがって、この発明によれば、電気回路装置１０５のインピーダンスを低減できる。
また、ＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込め、不要な高周波電流が電源９０側へ漏洩するのを抑制できる。
さらに、導体板５０２は、サイド陽極電極１０Ａ，１０Ｂとの接触面積が導体板５００に比べ大きくなるので、導体板５０２とサイド陽極電極１０Ａ，１０Ｂとの接触抵抗を低減でき、導体板５０２とサイド陽極電極１０Ａ，１０Ｂとの接触部における発熱を低減できる。
図５７は、実施の形態２による電気回路装置の構成を示すさらに他の斜視図である。実施の形態２による電気回路装置は、図５７に示す電気回路装置１０６であってもよい。
図５７を参照して、電気回路装置１０６は、図４８に示す電気回路装置１０３の導体板５００を導体板５０３に代えたものであり、その他は、電気回路装置１０３と同じである。
導体板５０３は、電気素子１００の上面１００Ｆ、側面１００Ｂ、および底面１００Ｃの一部に配置され、サイド陽極電極１０Ａ，１０Ｂに接続されるとともに、電気素子１００の幅方向ＤＲ２に延伸した延伸部５０３１を有する。なお、図５７においては、電気素子１００の幅方向ＤＲ２の一方へ延伸した延伸部５０３１のみを示すが、実際には、導体板５０３は、延伸部５０３１と反対方向に延伸した延伸部も有する。
そして、導体板５０３は、銀、銅、金、アルミニウム、黄銅、ニッケル、鉄、白金、すずおよび鉛のいずれかからなる。また、導体板５０３は、導体板５００の凹凸面５００Ａと同じ凹凸面を有する。
導体板５０３は、導体板５００と同じように表皮効果における表皮深さを凹部の深さとして有するので、電流Ｉの直流成分を流し、電流Ｉの交流成分を電気素子１００内の導体板１１，１２に流す。
その結果、電気回路装置１０６において、導体板１１，１２は、導体板２１，２２と磁気的結合を生じ、導体板１１，１２の実効インダクタンスは、導体板１１，１２の自己インダクタンスよりも小さくなる。
したがって、この発明によれば、電気回路装置１０６のインピーダンスを低減できる。
また、ＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込め、不要な高周波電流が電源９０側へ漏洩するのを抑制できる。
さらに、導体板５０３は、サイド陽極電極１０Ｂとの接触面積が導体板５００に比べ大きくなるので、導体板５０３とサイド陽極電極１０Ｂとの接触抵抗を低減でき、導体板５０３とサイド陽極電極１０Ｂとの接触部における発熱を低減できる。
さらに、導体板５０３は、延伸部５０３１を有するので、電気回路装置１０６が基板２００上に配置される場合、導体板２０３との接触面積を大きくでき、電気回路装置１０６と基板２００との接触抵抗を低減して電気回路装置１０６と基板２００との接触部における発熱を抑制できる。
図５８は、実施の形態２による電気回路装置の構成を示すさらに他の斜視図である。実施の形態２による電気回路装置は、図５８に示す電気回路装置１０７であってもよい。
図５８を参照して、電気回路装置１０７は、図４８に示す電気回路装置１０３の導体板５００を導体板５０４に代えたものであり、その他は、電気回路装置１０３と同じである。
導体板５０４は、電気素子１００の上面１００Ｆ、側面１００Ａ，１００Ｂ、および底面１００Ｃの一部に配置され、接続部５０４Ａ，５０４Ｂを有する。そして、導体板５０４は、接続部５０４Ａによってサイド陽極電極１０Ａに接続され、接続部５０４Ｂによってサイド陽極電極１０Ｂに接続される。接続部５０４Ａは、電気素子１００の幅方向ＤＲ２に延伸した延伸部５０４２，５０４３を有し、接続部５０４Ｂは、電気素子１００の幅方向ＤＲ２に延伸した延伸部５０４１を有する。なお、図５８においては、電気素子１００の幅方向ＤＲ２に延伸した３個の延伸部５０４１〜５０４３が図示されているが、実際には、接続部５０４Ｂは、延伸部５０４１と反対方向に延伸した延伸部も有する。
そして、導体板５０４は、銀、銅、金、アルミニウム、黄銅、ニッケル、鉄、白金、すずおよび鉛のいずれかからなる。また、導体板５０４は、導体板５００の凹凸面５００Ａと同じ凹凸面を有する。
導体板５０４は、導体板５００と同じように表皮効果における表皮深さを凹部の深さとして有するので、電流Ｉの直流成分を流し、電流Ｉの交流成分を電気素子１００内の導体板１１，１２に流す。
その結果、電気回路装置１０７において、導体板１１，１２は、導体板２１，２２と磁気的結合を生じ、導体板１１，１２の実効インダクタンスは、導体板１１，１２の自己インダクタンスよりも小さくなる。
したがって、この発明によれば、電気回路装置１０７のインピーダンスを低減できる。
また、ＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込め、不要な高周波電流が電源９０側へ漏洩するのを抑制できる。
さらに、導体板５０４は、サイド陽極電極１０Ａ，１０Ｂとの接触面積が導体板５００に比べ大きくなるので、導体板５０４とサイド陽極電極１０Ａ，１０Ｂとの接触抵抗を低減でき、導体板５０４とサイド陽極電極１０Ａ，１０Ｂとの接触部における発熱を低減できる。
さらに、導体板５０４は、延伸部５０４１〜５０４３を有するので、電気回路装置１０７が基板２００上に配置される場合、導体板２０２，２０３との接触面積を大きくでき、電気回路装置１０７と基板２００との接触抵抗を低減して電気回路装置１０７と基板２００との接触部における発熱を抑制できる。
図５９は、実施の形態２による電気回路装置の構成を示すさらに他の斜視図である。実施の形態２による電気回路装置は、図５９に示す電気回路装置１０８であってもよい。
図５９を参照して、電気回路装置１０８は、図４８に示す電気回路装置１０３の導体板５００を導体板５０５に代えたものであり、その他は、電気回路装置１０３と同じである。なお、電気回路装置１０８においては、電気素子１００のサイド陰極電極２０Ａ，２０Ｃは、電気素子１００の正面１００Ｄに配置され、サイド陰極電極２０Ｂ，２０Ｄは、電気素子１００の裏面１００Ｅに配置される。
導体板５０５は、導体板５００の幅広部５０３，５０４の幅Ｗ６と同じ幅を有し、電気素子１００の上面１００Ｆ、側面１００Ａ，１００Ｂ、および底面１００Ｃの一部に配置され、サイド陽極電極１０Ａ，１０Ｂに接続される。
そして、導体板５０５は、銀、銅、金、アルミニウム、黄銅、ニッケル、鉄、白金、すずおよび鉛のいずれかからなる。また、導体板５０５は、導体板５００の凹凸面５００Ａと同じ凹凸面を有する。
導体板５０５は、導体板５００と同じように表皮効果における表皮深さを凹部の深さとして有するので、電流Ｉの直流成分を流し、電流Ｉの交流成分を電気素子１００内の導体板１１，１２に流す。
その結果、電気回路装置１０８において、導体板１１，１２は、導体板２１，２２と磁気的結合を生じ、導体板１１，１２の実効インダクタンスは、導体板１１，１２の自己インダクタンスよりも小さくなる。
したがって、この発明によれば、電気回路装置１０８のインピーダンスを低減できる。
また、ＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込め、不要な高周波電流が電源９０側へ漏洩するのを抑制できる。
さらに、導体板５０５は、サイド陽極電極１０Ａ，１０Ｂとの接触面積が導体板５００に比べ大きくなるので、導体板５０５とサイド陽極電極１０Ａ，１０Ｂとの接触抵抗を低減でき、導体板５０５とサイド陽極電極１０Ａ，１０Ｂとの接触部における発熱を低減できる。
図６０は、実施の形態２による電気回路装置の構成を示すさらに他の斜視図である。実施の形態２による電気回路装置は、図６０に示す電気回路装置１０９であってもよい。
図６０を参照して、電気回路装置１０９は、図５９に示す電気回路装置１０８の導体板５０５を導体板５０６に代えたものであり、その他は、電気回路装置１０８と同じである。
導体板５０６は、電気素子１００の上面１００Ｆおよび側面１００Ａ，１００Ｂの全面と、底面１００Ｃ、正面１００Ｄおよび裏面１００Ｅの一部とに配置され、サイド陽極電極１０Ａ，１０Ｂに接続される。
そして、導体板５０６は、銀、銅、金、アルミニウム、黄銅、ニッケル、鉄、白金、すずおよび鉛のいずれかからなる。また、導体板５０６は、導体板５００の凹凸面５００Ａと同じ凹凸面を有する。
導体板５０６は、導体板５００と同じように表皮効果における表皮深さを凹部の深さとして有するので、電流Ｉの直流成分を流し、電流Ｉの交流成分を電気素子１００内の導体板１１，１２に流す。
その結果、電気回路装置１０９において、導体板１１，１２は、導体板２１，２２と磁気的結合を生じ、導体板１１，１２の実効インダクタンスは、導体板１１，１２の自己インダクタンスよりも小さくなる。
したがって、この発明によれば、電気回路装置１０９のインピーダンスを低減できる。
また、ＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込め、不要な高周波電流が電源９０側へ漏洩するのを抑制できる。
さらに、導体板５０６は、サイド陽極電極１０Ａ，１０Ｂとの接触面積が導体板５０５に比べ大きくなるので、導体板５０６とサイド陽極電極１０Ａ，１０Ｂとの接触抵抗を低減でき、導体板５０６とサイド陽極電極１０Ａ，１０Ｂとの接触部における発熱を低減できる。
図６１は、実施の形態２による電気回路装置の構成を示すさらに他の斜視図である。実施の形態２による電気回路装置は、図６１に示す電気回路装置１２０であってもよい。
図６１を参照して、電気回路装置１２０は、図５５に示す電気回路装置１０８の導体板５０５を導体板５０７に代えたものであり、その他は、電気回路装置１０８と同じである。
導体板５０７は、電気素子１００の上面１００Ｆ、側面１００Ａ，１００Ｂ、および底面１００Ｃの一部に配置され、接続部５０７Ａ，５０７Ｂを有する。そして、導体板５０７は、接続部５０７Ａによってサイド陽極電極１０Ａに接続され、接続部５０７Ｂによってサイド陽極電極１０Ｂに接続される。接続部５０７Ａは、電気素子１００の幅方向ＤＲ２に延伸した延伸部５０７２，５０７３を有し、接続部５０７Ｂは、電気素子１００の幅方向ＤＲ２に延伸した延伸部５０７１を有する。
なお、図６１においては、電気素子１００の幅方向ＤＲ２に延伸した３個の延伸部５０７１〜５０７３が図示されているが、実際には、接続部５０７Ｂは、延伸部５０７１と反対方向に延伸した延伸部も有する。
そして、導体板５０７は、銀、銅、金、アルミニウム、黄銅、ニッケル、鉄、白金、すずおよび鉛のいずれかからなる。また、導体板５０７は、導体板５００の凹凸面５００Ａと同じ凹凸面を有する。
導体板５０７は、導体板５００と同じように表皮効果における表皮深さを凹部の深さとして有するので、電流Ｉの直流成分を流し、電流Ｉの交流成分を電気素子１００内の導体板１１，１２に流す。
その結果、電気回路装置１２０において、導体板１１，１２は、導体板２１，２２と磁気的結合を生じ、導体板１１，１２の実効インダクタンスは、導体板１１，１２の自己インダクタンスよりも小さくなる。
したがって、この発明によれば、電気回路装置１２０のインピーダンスを低減できる。
また、ＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込め、不要な高周波電流が電源９０側へ漏洩するのを抑制できる。
さらに、導体板５０７は、サイド陽極電極１０Ａ，１０Ｂとの接触面積が導体板５００に比べ大きくなるので、導体板５０７とサイド陽極電極１０Ａ，１０Ｂとの接触抵抗を低減でき、導体板５０７とサイド陽極電極１０Ａ，１０Ｂとの接触部における発熱を低減できる。
さらに、導体板５０７は、延伸部５０７１〜５０７３を有するので、電気回路装置１２０が基板２００上に配置される場合、導体板２０２，２０３との接触面積を大きくでき、電気回路装置１２０と基板２００との接触抵抗を低減して電気回路装置１２０と基板２００との接触部における発熱を抑制できる。
図６２は、実施の形態２による電気回路装置の構成を示すさらに他の斜視図である。実施の形態２による電気回路装置は、図６２に示す電気回路装置１２１であってもよい。
図６２を参照して、電気回路装置１２０は、図６０に示す電気回路装置１０９の導体板５０６を導体板５０８に代えたものであり、その他は、電気回路装置１０９と同じである。
導体板５０８は、電気素子１００の上面１００Ｆ、側面１００Ａ，１００Ｂ、および底面１００Ｃの一部に配置され、接続部５０８Ａ，５０８Ｂを有する。そして、導体板５０８は、接続部５０８Ａによってサイド陽極電極１０Ａに接続され、接続部５０８Ｂによってサイド陽極電極１０Ｂに接続される。接続部５０８Ａは、電気素子１００の幅方向ＤＲ２に延伸した延伸部５０８２，５０８３を有し、接続部５０８Ｂは、電気素子１００の幅方向ＤＲ２に延伸した延伸部５０８１を有する。なお、図６２においては、電気素子１００の幅方向ＤＲ２に延伸した３個の延伸部５０８１〜５０８３が図示されているが、実際には、接続部５０８Ｂは、延伸部５０８１と反対方向に延伸した延伸部も有する。
そして、導体板５０８は、銀、銅、金、アルミニウム、黄銅、ニッケル、鉄、白金、すずおよび鉛のいずれかからなる。また、導体板５０８は、導体板５００の凹凸面５００Ａと同じ凹凸面を有する。
導体板５０８は、導体板５００と同じように表皮効果における表皮深さを凹部の深さとして有するので、電流Ｉの直流成分を流し、電流Ｉの交流成分を電気素子１００内の導体板１１，１２に流す。
その結果、電気回路装置１２１において、導体板１１，１２は、導体板２１，２２と磁気的結合を生じ、導体板１１，１２の実効インダクタンスは、導体板１１，１２の自己インダクタンスよりも小さくなる。
したがって、この発明によれば、電気回路装置１２１のインピーダンスを低減できる。
また、ＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込め、不要な高周波電流が電源９０側へ漏洩するのを抑制できる。
さらに、導体板５０８は、サイド陽極電極１０Ａ，１０Ｂとの接触面積が導体板５００に比べ大きくなるので、導体板５０８とサイド陽極電極１０Ａ，１０Ｂとの接触抵抗を低減でき、導体板５０８とサイド陽極電極１０Ａ，１０Ｂとの接触部における発熱を低減できる。
さらに、導体板５０８は、延伸部５０８１〜５０８３を有するので、電気回路装置１２１が基板２００上に配置される場合、導体板２０２，２０３との接触面積を大きくでき、電気回路装置１２１と基板２００との接触抵抗を低減して電気回路装置１２１と基板２００との接触部における発熱を抑制できる。
図６３は、実施の形態２による電気回路装置の構成を示すさらに他の斜視図である。実施の形態２による電気回路装置は、図６３に示す電気回路装置１２２であってもよい。
図６３を参照して、電気回路装置１２２は、図６１に示す電気回路装置１２０の導体板５０７を導体板５０９に代えたものであり、その他は、電気回路装置１２０と同じである。
導体板５０９は、電気素子１００の上面１００Ｆ、側面１００Ａ，１００Ｂ、および底面１００Ｃの一部に配置され、接続部５０９Ａ，５０９Ｂを有する。そして、導体板５０９は、接続部５０９Ａによってサイド陽極電極１０Ａに接続され、接続部５０９Ｂによってサイド陽極電極１０Ｂに接続される。接続部５０９Ａは、電気素子１００の幅方向ＤＲ２に延伸した延伸部５０９２，５０９３を有し、接続部５０９Ｂは、電気素子１００の幅方向ＤＲ２に延伸した延伸部５０９１を有する。なお、図６３においては、電気素子１００の幅方向ＤＲ２に延伸した３個の延伸部５０９１〜５０９３が図示されているが、実際には、接続部５０９Ｂは、延伸部５０９１と反対方向に延伸した延伸部も有する。
そして、導体板５０９は、銀、銅、金、アルミニウム、黄銅、ニッケル、鉄、白金、すずおよび鉛のいずれかからなる。また、導体板５０９は、導体板５００の凹凸面５００Ａと同じ凹凸面を有する。
導体板５０９は、導体板５００と同じように表皮効果における表皮深さを凹部の深さとして有するので、電流Ｉの直流成分を流し、電流Ｉの交流成分を電気素子１００内の導体板１１，１２に流す。
その結果、電気回路装置１２２において、導体板１１，１２は、導体板２１，２２と磁気的結合を生じ、導体板１１，１２の実効インダクタンスは、導体板１１，１２の自己インダクタンスよりも小さくなる。
したがって、この発明によれば、電気回路装置１２２のインピーダンスを低減できる。
また、ＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込め、不要な高周波電流が電源９０側へ漏洩するのを抑制できる。
さらに、導体板５０９は、サイド陽極電極１０Ａ，１０Ｂとの接触面積が導体板５００に比べ大きくなるので、導体板５０９とサイド陽極電極１０Ａ，１０Ｂとの接触抵抗を低減でき、導体板５０９とサイド陽極電極１０Ａ，１０Ｂとの接触部における発熱を低減できる。
さらに、導体板５０９は、延伸部５０９１〜５０９５を有するので、電気回路装置１２２が基板２００上に配置される場合、導体板２０２，２０３との接触面積を大きくでき、電気回路装置１２２と基板２００との接触抵抗を低減して電気回路装置１２２と基板２００との接触部における発熱を抑制できる。
図６４は、実施の形態２による電気回路装置の構成を示すさらに他の斜視図である。実施の形態２による電気回路装置は、図６４に示す電気回路装置１２３であってもよい。
図６４を参照して、電気回路装置１２３は、図６２に示す電気回路装置１２１の導体板５０８を導体板５１０に代えたものであり、その他は、電気回路装置１２１と同じである。
導体板５１０は、電気素子１００の上面１００Ｆ、側面１００Ａ，１００Ｂ、および底面１００Ｃの一部に配置され、接続部５１０Ａ，５１０Ｂを有する。そして、導体板５１０は、接続部５１０Ａによってサイド陽極電極１０Ａに接続され、接続部５１０Ｂによってサイド陽極電極１０Ｂに接続される。接続部５１０Ａは、電気素子１００の幅方向ＤＲ２に延伸した延伸部５１０２，５１０３を有し、接続部５１０Ｂは、電気素子１００の幅方向ＤＲ２に延伸した延伸部５１０１を有する。なお、図６４においては、電気素子１００の幅方向ＤＲ２に延伸した３個の延伸部５１０１〜５１０３が図示されているが、実際には、接続部５１０Ｂは、延伸部５１０１と反対方向に延伸した延伸部も有する。
そして、導体板５１０は、銀、銅、金、アルミニウム、黄銅、ニッケル、鉄、白金、すずおよび鉛のいずれかからなる。また、導体板５１０は、導体板５００の凹凸面５００Ａと同じ凹凸面を有する。
導体板５１０は、導体板５００と同じように表皮効果における表皮深さを凹部の深さとして有するので、電流Ｉの直流成分を流し、電流Ｉの交流成分を電気素子１００内の導体板１１，１２に流す。
その結果、電気回路装置１２３において、導体板１１，１２は、導体板２１，２２と磁気的結合を生じ、導体板１１，１２の実効インダクタンスは、導体板１１，１２の自己インダクタンスよりも小さくなる。
したがって、この発明によれば、電気回路装置１２３のインピーダンスを低減できる。
また、ＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込め、不要な高周波電流が電源９０側へ漏洩するのを抑制できる。
さらに、導体板５１０は、サイド陽極電極１０Ａ，１０Ｂとの接触面積が導体板５００に比べ大きくなるので、導体板５１０とサイド陽極電極１０Ａ，１０Ｂとの接触抵抗を低減でき、導体板５１０とサイド陽極電極１０Ａ，１０Ｂとの接触部における発熱を低減できる。
さらに、導体板５１０は、延伸部５１０１〜５１０５を有するので、電気回路装置１２３が基板２００上に配置される場合、導体板２０２，２０３との接触面積を大きくでき、電気回路装置１２３と基板２００との接触抵抗を低減して電気回路装置１２３と基板２００との接触部における発熱を抑制できる。
上述したように、実施の形態２による電気回路装置１０３〜１０９，１２０〜１２３は、凹部の深さが表皮効果による最小深さｄｍｉｎ以上、かつ、最大深さｄｍａｘ以下である凹凸面２００Ａを有する導体板５００〜５１０を備えるので、導体板５００〜５１０は、電流Ｉの直流成分を流し、電流Ｉの交流成分を電気素子１００内の導体板１１，１２に流す。また、電流Ｉのリターン電流Ｉｒは、電気素子１００内の導体板２１，２２を流れる。
その結果、導体板１１，１２は、導体板２１，２２と磁気的結合を生じ、導体板１１，１２の実効インダクタンスは、導体板１１，１２の自己インダクタンスよりも小さくなる。
したがって、この発明によれば、電気回路装置１０３〜１０９，１２０〜１２３のインピーダンスを低減できる。
また、ＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内に閉じ込め、不要な高周波電流が電源９０側へ漏洩するのを抑制できる。
電気回路装置１０３〜１０９，１２０〜１２３は、基板に実装される場合、上述した基板２００，２００Ａ，２００Ｂ，２００Ｃ，２００Ｄ，２００Ｅ，２００Ｆ，２００Ｇ，２００Ｈ，２００Ｊ，２００Ｋ，２００Ｌ，２００Ｍ，２００Ｎ，２００Ｐ，２００Ｑ，２００Ｒのいずれかの基板上に配置される。
その結果、電気回路装置１０３から１０９，１２０〜１２３においては、電流Ｉの直流成分は、導体板５００〜５１０を流れ、電流Ｉの交流成分は、電気素子１００内の導体板１１，１２を流れ、さらに、電流Ｉのリターン電流Ｉｒは、電気素子１００内の導体板２１，２２を流れる。つまり、電流Ｉの交流成分は、電気素子１００の外部に配置された導体板５００〜５１０によって電気素子１００内の導体板１１，１２に流され、リターン電流Ｉｒは、基板２００，２００Ａ，２００Ｂ，２００Ｃ，２００Ｄ，２００Ｅ，２００Ｆ，２００Ｇ，２００Ｈ，２００Ｊ，２００Ｋ，２００Ｌ，２００Ｍ，２００Ｎ，２００Ｐ，２００Ｑ，２００Ｒによって電気素子１００内の導体２１，２２に流される。
したがって、上述した機構によって、電気回路装置１０３〜１０９，１２０〜１２３のインピーダンスをさらに低減できる。
また、ＣＰＵ１１０で発生した不要な高周波電流を電気素子１００内にさらに閉じ込め、不要な高周波電流が電源９０側へ漏洩するのをさらに抑制できる。
なお、電気回路装置１０３〜１０９，１２０〜１２３は、電気素子１００に代えて電気素子１００Ａを備えていてもよい。
また、導体板５００〜５１０の厚みは、ＣＰＵ１１０に供給する直流電流の電流値に応じて決定されてもよく、導体板５００〜５１０は、１枚の導体板ではなく、複数の短冊状の導体板からなっていてもよい。
その他は、実施の形態１と同じである。
上記においては、電気素子１００は、電源９０とＣＰＵ１１０との間に接続されると説明したが、この発明においては、これに限らず、電気素子１００は、第１の端子と第２の端子との間に接続されていればよい。この場合、サイド陽極電極１０Ａおよび陽極電極１０Ｃは、第１の端子側に配置され、サイド陽極電極１０Ｂおよび陽極電極１０Ｄは、第２の端子側に配置され、サイド陰極電極２０Ａ，２０Ｂおよび陰極電極２０Ｅは、第１の端子側に配置され、サイド陰極電極２０Ｃ，２０Ｄおよび陰極電極２０Ｆは、第２の端子側に配置される。
また、電気回路装置１０３〜１０９，１２０〜１２３は、電気素子１００の長さ方向ＤＲ１へ延伸した延伸部のみを有する導体板を備えていてもよく、一般的には、電気素子１００の長さ方向ＤＲ１および／または幅方向ＤＲ２へ延伸した延伸部を有する導体板を備えていればよい。
さらに、この発明においては、基板２００，２００Ａ，２００Ｂ，２００Ｃ，２００Ｄ，２００Ｅ，２００Ｆ，２００Ｇ，２００Ｈ，２００Ｊ，２００Ｋ，２００Ｌ，２００Ｍ，２００Ｎ，２００Ｐ，２００Ｑ，２００Ｒの各々は、「電流制御部材」を構成し、導体板５００〜５１０の各々は、「電流制御部材」を構成する。
さらに、導体板１１，１２；１１Ａ，１２Ａは、「ｎ個の第１の導体板」または「ｎ個の第２の導体板」を構成し、導体板２１〜２３；２１〜２３Ａは、「ｍ個の第２の導体板」または「ｍ個の第３の導体板」を構成する。
さらに、サイド陽極電極１０Ａおよび陽極電極１０Ｃは、「第１の陽極電極」を構成し、サイド陽極電極１０Ｂおよび陽極電極１０Ｄは、「第２の陽極電極」を構成し、サイド陰極電極２０Ａ，２０Ｂおよび陰極電極２０Ｅは、「第１の陰極電極」を構成し、サイド陰極電極２０Ｃ，２０Ｄおよび陰極電極２０Ｆは、「第２の陰極電極」を構成する。
さらに、導体板２０２および導体部３０５；３２５；４１５，４１６，４２２は、「第１の導体部」を構成し、導体板２０３および導体部３０６，３２８，４１９，４２０，４２５は、「第２の導体部」を構成し、導体板２０４，２０９，２１２、ビアホールＢＨ１，４２３および導体部３０７，３１０，３２６，４１７は、「第３の導体部」を構成し、導体板２０５，２１０，２１３、ビアホールＢＨ２，４２４および導体部３０８，３１１，３２７，４１８は、「第４の導体部」を構成する。
さらに、導体部３０５，３２５，４１５，４１６およびビアホール４２２は、「第１の導体部」を構成し、導体部３０６，３２８，４１９，４２０およびビアホール４２５は、「第２の導体部」を構成し、スリット３０３，３１２〜３２４，４１１〜４１４は、「第１のスリット」を構成し、導体部３０７，３１０，３２６，４１７およびビアホール４２３は、「第３の導体部」を構成し、導体部３０８，３１１，３２７，４１８およびビアホール４２４は、「第４の導体部」を構成し、スリット３０３，３１２〜３２４，４１１〜４１４は、「第２のスリット」を構成する。
さらに、凹凸面５００Ａは、「凹凸部」を構成し、接続部５０４Ａ，５０７Ａ，５０８Ａ，５０９Ａ，５１０Ａは、「第１の接続部」を構成し、接続部５０４Ｂ，５０７Ｂ，５０８Ｂ，５０９Ｂ，５１０Ｂは、「第２の接続部」を構成する。
今回開示された実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、上記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
この発明は、インダクタンスの低減によってインピーダンスを低減可能な電気回路装置に適用される。また、この発明は、電気負荷回路で発生した高周波電流の電源側への漏洩を抑制可能な電気回路装置に適用される。

Claims (14)

  1. 第１および第２の端子間に接続される電気素子（１００，１００Ａ）と、
    前記第１の端子から供給された第１の電流の交流成分を少なくとも前記電気素子（１００，１００Ａ）内の導体板（１１，１２，１１Ａ，１２Ａ）に流すとともに、前記第１の電流のリターン電流である第２の電流を前記第２の端子から受け、その受けた第２の電流の交流成分を少なくとも前記電気素子（１００，１００Ａ）内の導体板（２１〜２３，２１Ａ〜２３Ａ）に流す電流制御部材（２００，２００Ａ，２００Ｂ，２００Ｃ，２００Ｄ，２００Ｅ，２００Ｆ，２００Ｇ，２００Ｈ，２００Ｊ，２００Ｋ，２００Ｌ，２００Ｍ，２００Ｎ、２００Ｐ，２００Ｑ，２００Ｒ，５００〜５１０）とを備え、
    前記電気素子（１００，１００Ａ）は、
    各々が前記第１の電流の交流成分を少なくとも前記第１の端子側から前記第２の端子側へ流すｎ（ｎは正の整数）個の第１の導体板（１１，１２，１１Ａ，１２Ａ）と、
    前記ｎ個の第１の導体板（１１，１２，１１Ａ，１２Ａ）と交互に積層され、各々が前記第２の電流の交流成分を少なくとも前記第２の端子側から前記第１の端子側へ流すｍ（ｍは正の整数）個の第２の導体板（２１〜２３，２１Ａ〜２３Ａ）とを含む、電気回路装置。
  2. 前記電気素子（１００，１００Ａ）は、
    前記第１の端子側に配置され、前記ｎ個の第１の導体板（１１，１２，１１Ａ，１２Ａ）の一方端に接続された第１の陽極電極（１０Ａ，１０Ｃ）と、
    前記第２の端子側に配置され、前記ｎ個の第１の導体板（１１，１２，１１Ａ，１２Ａ）の他方端に接続された第２の陽極電極（１０Ｂ，１０Ｄ）と、
    前記第１の端子側に配置され、前記ｍ個の第２の導体板（２１〜２３、２１Ａ〜２３Ａ）の一方端に接続された第１の陰極電極（２０Ａ，２０Ｂ，２０Ｅ）と、
    前記第２の端子側に配置され、前記ｍ個の第２の導体板（２１〜２３，２１Ａ〜２３Ａ）の他方端に接続された第２の陰極電極（２０Ｃ，２０Ｄ，２０Ｆ）とをさらに含み、
    前記電流制御部材（２００，２００Ａ，２００Ｂ，２００Ｃ，２００Ｄ，２００Ｅ，２００Ｆ，２００Ｇ，２００Ｈ，２００Ｊ，２００Ｋ，２００Ｌ，２００Ｍ，２００Ｎ、２００Ｐ，２００Ｑ，２００Ｒ）は、前記第１および第２の陰極電極（２０Ａ，２０Ｂ，２０Ｅ；２０Ｃ，２０Ｄ，２０Ｆ）に接続され、前記ｍ個の第２の導体板（２１〜２３，２１Ａ〜２３Ａ）のインピーダンスよりも大きいインピーダンスを有する導体部（２０４，２０５；２０４，２０５，２２０；２０９，２１０；３０７，３０８；３２６，３２７；４１７，４１８）を含む、請求の範囲第１項に記載の電気回路装置。
  3. 前記電気素子（１００，１００Ａ）は、
    前記第１の端子側に配置され、前記ｎ個の第１の導体板（１１，１２，１１Ａ，１２Ａ）の一方端に接続された第１の陽極電極（１０Ａ，１０Ｃ）と、
    前記第２の端子側に配置され、前記ｎ個の第１の導体板（１１，１２，１１Ａ，１２Ａ）の他方端に接続された第２の陽極電極（１０Ｂ，１０Ｄ）と、
    前記第１の端子側に配置され、前記ｍ個の第２の導体板（２１〜２３，２１Ａ〜２３Ａ）の一方端に接続された第１の陰極電極（２０Ａ，２０Ｂ，２０Ｅ）と、
    前記第２の端子側に配置され、前記ｍ個の第２の導体板（２１〜２３，２１Ａ〜２３Ａ）の他方端に接続された第２の陰極電極（２０Ｃ，２０Ｄ，２０Ｆ）とをさらに含み、
    前記電流制御部材（５００〜５１０）は、表皮効果によって前記第１の電流の交流成分を前記ｎ個の第１の導体板に流すとともに、前記第１の電流の直流成分を前記第１の陽極電極（１０Ａ，１０Ｃ）から前記第２の陽極電極（１０Ｂ，１０Ｄ）へ流す、請求の範囲第１項に記載の電気回路装置。
  4. 基板（２００，２００Ａ，２００Ｂ，２００Ｃ，２００Ｄ，２００Ｅ，２００Ｆ，２００Ｇ，２００Ｈ，２００Ｊ，２００Ｋ，２００Ｌ，２００Ｍ，２００Ｎ、２００Ｐ，２００Ｑ，２００Ｒ）と、
    前記基板（２００，２００Ａ，２００Ｂ，２００Ｃ，２００Ｄ，２００Ｅ，２００Ｆ，２００Ｇ，２００Ｈ，２００Ｊ，２００Ｋ，２００Ｌ，２００Ｍ，２００Ｎ、２００Ｐ，２００Ｑ，２００Ｒ）上に配置され、第１および第２の端子間に接続された電気素子（１００，１００Ａ）とを備え、
    前記電気素子（１００，１００Ａ）は、
    前記第１の端子側に配置された第１の陽極電極（１０Ａ，１０Ｃ）と、
    前記第２の端子側に配置された第２の陽極電極（１０Ｂ，１０Ｄ）と、
    前記第１の端子側に配置された第１の陰極電極（２０Ａ，２０Ｂ，２０Ｅ）と、
    前記第２の端子側に配置された第２の陰極電極（２０Ｃ，２０Ｄ，２０Ｆ）と、
    前記第１および第２の陽極電極（１０Ａ，１０Ｃ；１０Ｂ，１０Ｄ）に接続されたｎ（ｎは正の整数）個の第１の導体板（１１，１２，１１Ａ，１２Ａ）と、
    前記ｎ個の第１の導体板（１１，１２，１１Ａ，１２Ａ）と交互に積層され、前記第１および第２の陰極電極（２０Ａ，２０Ｂ，２０Ｅ；２０Ｃ，２０Ｄ，２０Ｆ）に接続されたｍ（ｍは正の整数）個の第２の導体板（２１〜２３，２１Ａ〜２３Ａ）とを含み、
    前記基板（２００，２００Ａ，２００Ｂ，２００Ｃ，２００Ｄ，２００Ｅ，２００Ｆ，２００Ｇ，２００Ｈ，２００Ｊ，２００Ｋ，２００Ｌ，２００Ｍ，２００Ｎ、２００Ｐ，２００Ｑ，２００Ｒ）は、
    前記第１の陽極電極（１０Ａ，１０Ｃ）に接続された第１の導体部（２０２；３０５；３２５；４１５，４１６，４２２）と、
    前記第１の導体部（２０２；３０５；３２５；４１５，４１６，４２２）と分離されて設けられ、前記第２の陽極電極（１０Ｂ，１０Ｄ）に接続された第２の導体部（２０３；３０６；３２８；４１９，４２０，４２５）と、
    前記第１の陰極電極（２０Ａ，２０Ｂ，２０Ｅ）に接続された第３の導体部（２０４；２０９；２０４，２０９；２０４，２０９，２１２；２０４，ＢＨ１；３０７；３０７，３１０；３２６；４１７，４２３）と、
    前記第３の導体部（２０４；２０９；２０４，２０９；２０４，２０９，２１１；２０４，ＢＨ１；３０７；３０７，３１０；３２６；４１７，４２３）と分離されて設けられ、前記第２の陰極電極（２０Ｃ，２０Ｄ，２０Ｆ）に接続された第４の導体部（２０５；２１０；２０５，２１０；２０５，２１０，２１３；２０５，ＢＨ２；３０８；３０８，３１１；３２７；４１８，４２４）とを含む、電気回路装置。
  5. 基板（２００，２００Ａ，２００Ｂ，２００Ｃ，２００Ｄ，２００Ｅ，２００Ｆ，２００Ｇ，２００Ｈ，２００Ｊ，２００Ｋ，２００Ｌ，２００Ｍ，２００Ｎ、２００Ｐ，２００Ｑ，２００Ｒ）と、
    前記基板（２００，２００Ａ，２００Ｂ，２００Ｃ，２００Ｄ，２００Ｅ，２００Ｆ，２００Ｇ，２００Ｈ，２００Ｊ，２００Ｋ，２００Ｌ，２００Ｍ，２００Ｎ、２００Ｐ，２００Ｑ，２００Ｒ）上に配置され、第１および第２の端子間に接続された電気素子（１００，１００Ａ）とを備え、
    前記電気素子（１００，１００Ａ）は、
    前記第１の端子側に配置された第１の陽極電極（１０Ａ，１０Ｃ）と、
    前記第２の端子側に配置された第２の陽極電極（１０Ｂ，１０Ｄ）と、
    前記第１の端子側に配置された第１の陰極電極（２０Ａ，２０Ｂ，２０Ｅ）と、
    前記第２の端子側に配置された第２の陰極電極（２０Ｃ，２０Ｄ，２０Ｆ）と、
    前記第１および第２の陽極電極（１０Ａ，１０Ｃ；１０Ｂ，１０Ｄ）に接続されたｎ（ｎは正の整数）個の第１の導体板（１１，１２，１１Ａ，１２Ａ）と、
    前記ｎ個の第１の導体板（１１，１２，１１Ａ，１２Ａ）と交互に積層され、前記第１および第２の陰極電極（２０Ａ，２０Ｂ，２０Ｅ，２０Ｃ，２０Ｄ，２０Ｆ）に接続されたｍ（ｍは正の整数）個の第２の導体板（２１〜２３，２１Ａ〜２３Ａ）とを含み、
    前記基板（２００，２００Ａ，２００Ｂ，２００Ｃ，２００Ｄ，２００Ｅ，２００Ｆ，２００Ｇ，２００Ｈ，２００Ｊ，２００Ｋ，２００Ｌ，２００Ｍ，２００Ｎ、２００Ｐ，２００Ｑ，２００Ｒ）は、
    前記第１の陽極電極（１０Ａ，１０Ｃ）に接続された第１の導体部（３０５；３２５；４１５，４１６，４２２）と、
    前記第２の陽極電極（１０Ｂ，１０Ｄ）に接続された第２の導体部（３０６；３２８；４１９，４２０，４２５）と、
    前記第１の導体部（３０５；３２５；４１５，４１６，４２２）と前記第２の導体部（３０６；３２８；４１９，４２０，４２５）との間に設けられた第１のスリット（３０３；３０３，３１２，３１３；３０３，３１４，３１５；３０３，３１４〜３１７；３０３，３１４，３１５，３１８，３１９；３０３，３１４，３１５，３２０，３２１；３２２〜３２４；３１４，３１５，３２２；４１１〜４１４）とを含み、
    前記第１の陰極電極（２０Ａ，２０Ｂ，２０Ｅ）に接続された第３の導体部（３０７；３０７，３１０；３２６；４１７，４２３）と、
    前記第２の陰極電極（２０Ｃ，２０Ｄ，２０Ｆ）に接続された第４の導体部（３０８；３０８，３１１；３２７；４１８，４２４）と、
    前記第３の導体部（３０７；３０７，３１０；３２６；４１７，４２３）と前記第４の導体部（３０８；３０８，３１１；３２７；４１８，４２４）との間に設けられた第２のスリット（３０３；３０３，３１２，３１３；３０３，３１４，３１５；３０３，３１４〜３１７；３０３，３１４，３１５，３１８，３１９；３０３，３１４，３１５，３２０，３２１；３２２〜３２４；３１４，３１５，３２２；４１１〜４１４）とを含む、電気回路装置。
  6. 前記第１のスリット（３０３；３０３，３１２，３１３；３０３，３１４，３１５；３０３，３１４〜３１７；３０３，３１４，３１５，３１８，３１９；３０３，３１４，３１５，３２０，３２１；３２２〜３２４；３１４，３１５，３２２；４１１〜４１４）は、前記第２のスリット（３０３；３０３，３１２，３１３；３０３，３１４，３１５；３０３，３１４〜３１７；３０３，３１４，３１５，３１８，３１９；３０３，３１４，３１５，３２０，３２１；３２２〜３２４；３１４，３１５，３２２；４１１〜４１４）と同じスリットからなる、請求の範囲第５項に記載の電気回路装置。
  7. 第１および第２の端子間に接続された電気素子（１００，１００Ａ）と、
    前記電気素子（１００，１００Ａ）の両端に接続された第１の導体板（５００〜５１０）とを備え、
    前記電気素子（１００，１００Ａ）は、
    前記第１の端子側に配置された第１の陽極電極（１０Ａ，１０Ｃ）と、
    前記第２の端子側に配置された第２の陽極電極８１０Ｂ，１０Ｄ）と、
    前記第１の端子側に配置された第１の陰極電極（２０Ａ，２０Ｂ，２０Ｅ）と、
    前記第２の端子側に配置された第２の陰極電極（２０Ｃ，２０Ｄ，２０Ｆ）と、
    前記第１および第２の陽極電極（１０Ａ，１０Ｃ；１０Ｂ，１０Ｄ）に接続されたｎ（ｎは正の整数）個の第２の導体板（１１，１２，１１Ａ，１２Ａ）と、
    前記ｎ個の第２の導体板（１１，１２，１１Ａ，１２Ａ）と交互に積層され、前記第１および第２の陰極電極（２０Ａ，２０Ｂ，２０Ｅ；２０Ｃ，２０Ｄ，２０Ｆ）に接続されたｍ（ｍは正の整数）個の第３の導体板（２１〜２３，２１Ａ〜２３Ａ）とを含み、
    前記第１の導体板（５００〜５１０）は、前記第１および第２の陽極電極（１０Ａ，１０Ｃ；１０Ｂ，１０Ｄ）間に接続されるとともに、最小深さ以上の深さを有する凹凸部（５００Ａ）を表面に有し、
    前記最小深さは、表皮効果による表皮深さｄＳよりも浅く、前記第１の導体板（５００〜５１０）の表面が平坦である場合に表皮効果によって前記第１の導体板（５００〜５１０）の表面層に流れる電流の交流成分を抑制する深さである、電気回路装置。
  8. 前記第１の導体板（５００〜５１０）は、
    前記第１の陽極電極（１０Ａ，１０Ｃ）との接続部である第１の接続部（５０４Ａ，５０７Ａ，５０８Ａ，５０９Ａ，５１０Ａ）と、
    前記第２の陽極電極（１０Ｂ，１０Ｄ）との接続部である第２の接続部（５０４Ｂ，５０７Ｂ，５０８Ｂ，５０９Ｂ，５１０Ｂ）とを含み、
    前記第１および第２の接続部（５０４Ａ，５０７Ａ，５０８Ａ，５０９Ａ，５１０Ａ；５０４Ｂ，５０７Ｂ，５０８Ｂ，５０９Ｂ，５１０Ｂ）は、前記電気素子（１００，１００Ａ）の幅よりも広い幅を有する、請求の範囲第７項に記載の電気回路装置。
  9. 前記第１の導体板（５００〜５１０）は、
    前記第１の陽極電極（１０Ａ，１０Ｃ）との接続部である第１の接続部（５０４Ａ，５０７Ａ，５０８Ａ，５０９Ａ，５１０Ａ）と、
    前記第２の陽極電極（１０Ｂ，１０Ｄ）との接続部である第２の接続部（５０４Ｂ，５０７Ｂ，５０８Ｂ，５０９Ｂ，５１０Ｂ）とを含み、
    前記第１および第２の接続部は、前記電気素子（１００，１００Ａ）の幅方向および／または前記電気素子（１００，１００Ａ）の長さ方向に延伸した延伸部（５０３１，５０４１〜５０４３，５０７１〜５０７３，５０８１〜５０８３，５０９１〜５０９５，５１０１〜５１０５）を有する、請求の範囲第７項に記載の電気回路装置。
  10. 前記最小深さは、前記電素素子（１００）に接続される電気負荷回路（１１０）が発生する交流電流成分のうち、最も高い周波数によって決定される表皮深さよりも浅く、表皮効果によって前記第１の導体板（５００〜５１０）の表面層を流れる前記最も高い周波数を有する交流電流成分を抑制する深さに設定される、請求の範囲第７項に記載の電気回路装置。
  11. 前記凹凸部（５００Ａ）は、前記表皮深さ以上の深さを有する、請求の範囲第１０項に記載の電気回路装置。
  12. 前記表皮深さは、前記最も高い周波数によって決定される表皮深さである、請求の範囲第１１に記載の電気回路装置。
  13. 前記凹凸部（５００Ａ）は、前記表皮深さ以上、かつ、最大深さ以下の深さを有し、
    前記最大深さは、前記電気負荷回路（１１０）が１個である場合、１個の電気負荷回路（１１０）に供給される直流電流を前記第１の導体板（５００〜５１０）に流すために必要な前記第１の導体板（５００〜５１０）の断面積に基づいて決定され、ｊ（ｊは２以上の整数）個の電気負荷回路（１１０Ａ，１１０Ｂ，１１０Ｃ，１１０Ｄ）が前記電気素子（１００）に並列に接続される場合、ｊ個の電気負荷回路（１１０Ａ，１１０Ｂ，１１０Ｃ，１１０Ｄ）の全体に供給される直流電流を前記第１の導体板（５００〜５１０）に流すために必要な前記第１の導体板（５００〜５１０）の断面積に基づいて決定される、請求の範囲第１１項に記載の電気回路装置。
  14. 前記表皮深さは、前記電気負荷回路（１１０）が発生する交流電流成分の周波数のうち、最も低い周波数における表皮深さである、請求の範囲第１３項に記載の電気回路装置。
JP2007551867A 2005-12-26 2006-11-24 電気回路装置 Expired - Fee Related JP4912324B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007551867A JP4912324B2 (ja) 2005-12-26 2006-11-24 電気回路装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005372844 2005-12-26
JP2005372844 2005-12-26
PCT/JP2006/323451 WO2007074598A1 (ja) 2005-12-26 2006-11-24 電気回路装置
JP2007551867A JP4912324B2 (ja) 2005-12-26 2006-11-24 電気回路装置

Publications (2)

Publication Number Publication Date
JPWO2007074598A1 true JPWO2007074598A1 (ja) 2009-06-04
JP4912324B2 JP4912324B2 (ja) 2012-04-11

Family

ID=38214448

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007551867A Expired - Fee Related JP4912324B2 (ja) 2005-12-26 2006-11-24 電気回路装置

Country Status (5)

Country Link
US (1) US8027146B2 (ja)
JP (1) JP4912324B2 (ja)
CN (2) CN101346787B (ja)
TW (1) TW200746201A (ja)
WO (1) WO2007074598A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096272A (ja) 2005-09-02 2007-04-12 Sanyo Electric Co Ltd 電気素子および電気回路
JP4912324B2 (ja) 2005-12-26 2012-04-11 三洋電機株式会社 電気回路装置
JP4912110B2 (ja) * 2005-12-26 2012-04-11 三洋電機株式会社 電気回路装置およびそれに用いる基板
JP4716951B2 (ja) * 2005-12-27 2011-07-06 三洋電機株式会社 電気回路装置
WO2014022688A1 (en) * 2012-08-01 2014-02-06 Samtec, Inc. Multi-layer transmission lines
US9872391B2 (en) 2014-01-28 2018-01-16 Telefonaktiebolaget L M Ericsson (Publ) Capacitor structure and capacitor using the same

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5847716Y2 (ja) 1978-06-12 1983-10-31 株式会社東芝 印刷回路基板用電源母線
JPS5956831U (ja) 1982-10-04 1984-04-13 株式会社ケンウッド ラインフイルタ回路
JPS59127311A (ja) 1982-12-30 1984-07-23 日本メクトロン株式会社 コンデンサ内蔵型積層母線
JPS6165609U (ja) 1984-10-04 1986-05-06
JPS63148610A (ja) * 1986-12-12 1988-06-21 日本電信電話株式会社 四端子構造コンデンサ
JPS6345917U (ja) 1987-07-23 1988-03-28
JPH0456207A (ja) * 1990-06-25 1992-02-24 Marcon Electron Co Ltd 積層セラミックコンデンサ及びそれを使用した回路
JP2552317Y2 (ja) 1991-02-13 1997-10-29 株式会社村田製作所 積層型ノイズフィルタ
JPH06260364A (ja) * 1993-03-08 1994-09-16 Masusaku Okumura チップ部品
JPH06267802A (ja) * 1993-03-16 1994-09-22 Nitsuko Corp 低インピーダンス形固体電解コンデンサ
JPH09153752A (ja) 1995-11-30 1997-06-10 Kyocera Corp フィルタ
JPH104027A (ja) 1996-06-14 1998-01-06 Murata Mfg Co Ltd 積層型電子部品
JPH10112216A (ja) * 1996-08-09 1998-04-28 Toray Ind Inc 感光性導電ペースト、それを用いた電極およびその製造方法
JPH11102839A (ja) 1997-09-26 1999-04-13 Murata Mfg Co Ltd 電子部品
JP2991175B2 (ja) 1997-11-10 1999-12-20 株式会社村田製作所 積層コンデンサ
JP3455096B2 (ja) 1997-11-27 2003-10-06 京セラ株式会社 ノイズフィルタ
JP3515698B2 (ja) 1998-02-09 2004-04-05 松下電器産業株式会社 ４端子コンデンサ
US6185091B1 (en) 1998-02-09 2001-02-06 Matsushita Electric Industrial Co., Ltd. Four-terminal capacitor
JPH11251178A (ja) 1998-03-04 1999-09-17 Taiyo Yuden Co Ltd ４端子型積層コンデンサ
JP3134841B2 (ja) * 1998-04-27 2001-02-13 株式会社村田製作所 差動伝送線路用積層型ノイズフィルタ
JP2000223351A (ja) 1999-01-28 2000-08-11 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP3548821B2 (ja) 1999-05-10 2004-07-28 株式会社村田製作所 積層コンデンサ、ならびにこれを用いた電子装置および高周波回路
JP4993800B2 (ja) * 1999-06-15 2012-08-08 キャラハン セルラー エルエルシー 電子部品
JP3760364B2 (ja) 1999-07-21 2006-03-29 Ｔｄｋ株式会社 誘電体磁器組成物および電子部品
JP2001210542A (ja) * 2000-01-28 2001-08-03 Tdk Corp 積層型電子部品
JP3563664B2 (ja) * 2000-03-30 2004-09-08 Ｔｄｋ株式会社 積層型電子回路部品及び積層型電子回路部品の製造方法
WO2001099237A1 (fr) 2000-06-20 2001-12-27 Fujitsu Limited Tableau et borne d'alimentation
TWI304718B (en) * 2002-03-19 2008-12-21 Nec Tokin Corp Electronic device for supplying dc power and having noise filter mounted with excellent noise reduction
JP4085665B2 (ja) * 2002-03-22 2008-05-14 株式会社村田製作所 コンデンサの実装構造
JP4479168B2 (ja) 2002-06-03 2010-06-09 住友電気工業株式会社 光モジュール
US6791159B2 (en) 2002-06-03 2004-09-14 Sumitomo Electric Industries, Ltd. Optical module
JP3833145B2 (ja) 2002-06-11 2006-10-11 Ｔｄｋ株式会社 積層貫通型コンデンサ
JP2004080773A (ja) 2002-07-31 2004-03-11 Nec Tokin Corp 伝送線路型ノイズフィルタ
TW200409153A (en) * 2002-09-04 2004-06-01 Nec Corp Strip line element, printed circuit board carrying member, circuit board, semiconductor package and method for forming same
JP2004179316A (ja) * 2002-11-26 2004-06-24 Rohm Co Ltd 貫通型コンデンサ
TWI229878B (en) 2003-03-12 2005-03-21 Tdk Corp Multilayer capacitor
US6950300B2 (en) 2003-05-06 2005-09-27 Marvell World Trade Ltd. Ultra low inductance multi layer ceramic capacitor
JP4296866B2 (ja) * 2003-07-10 2009-07-15 株式会社村田製作所 積層貫通型コンデンサおよび積層貫通型コンデンサアレイ
JP3850398B2 (ja) * 2003-08-21 2006-11-29 Ｔｄｋ株式会社 積層コンデンサ
JP4059181B2 (ja) * 2003-09-29 2008-03-12 株式会社村田製作所 多端子型積層セラミック電子部品の製造方法
JP4392237B2 (ja) * 2003-12-26 2009-12-24 ローム株式会社 固体電解コンデンサ
JP4097268B2 (ja) 2004-02-26 2008-06-11 Ｔｄｋ株式会社 積層コンデンサ
US7016176B1 (en) * 2005-04-07 2006-03-21 Honeywell International Inc. Low ESL and ESR chip capacitor
JP2006324555A (ja) * 2005-05-20 2006-11-30 Nec Tokin Corp 積層型コンデンサ及びその製造方法
US7408763B2 (en) * 2005-07-19 2008-08-05 Apurba Roy Low inductance multilayer capacitor
JP2007096272A (ja) 2005-09-02 2007-04-12 Sanyo Electric Co Ltd 電気素子および電気回路
JP2007096147A (ja) * 2005-09-30 2007-04-12 Toshiba Corp コンデンサ
JP4912324B2 (ja) 2005-12-26 2012-04-11 三洋電機株式会社 電気回路装置
JP4912110B2 (ja) 2005-12-26 2012-04-11 三洋電機株式会社 電気回路装置およびそれに用いる基板
JP4716951B2 (ja) 2005-12-27 2011-07-06 三洋電機株式会社 電気回路装置
KR100843434B1 (ko) * 2006-09-22 2008-07-03 삼성전기주식회사 적층형 칩 커패시터

Also Published As

Publication number Publication date
US20100277851A1 (en) 2010-11-04
CN101346787A (zh) 2009-01-14
JP4912324B2 (ja) 2012-04-11
TW200746201A (en) 2007-12-16
CN1992425A (zh) 2007-07-04
WO2007074598A1 (ja) 2007-07-05
CN101346787B (zh) 2011-07-20
CN100570946C (zh) 2009-12-16
US8027146B2 (en) 2011-09-27
TWI346343B (ja) 2011-08-01

Similar Documents

Publication Publication Date Title
JP5023069B2 (ja) 電気素子
KR101025999B1 (ko) 회로기판 장치 및 집적회로 장치
JP4000701B2 (ja) 積層コンデンサ
US7684204B2 (en) Circuit board for mounting multilayer chip capacitor and circuit board apparatus including the multilayer chip capacitor
JP4912324B2 (ja) 電気回路装置
JP4354475B2 (ja) 積層コンデンサ
KR101983128B1 (ko) 적층 세라믹 전자 부품
US7898363B2 (en) Electric element and electric circuit
US20150348711A1 (en) Multilayer ceramic capacitor and board having the same mounted thereon
US10707021B2 (en) Multilayer ceramic electronic component and board having the same
JPWO2008044483A1 (ja) 複合電気素子
JP4912110B2 (ja) 電気回路装置およびそれに用いる基板
JP4716951B2 (ja) 電気回路装置
KR20070002654A (ko) 적층형 칩 커패시터
TWI243388B (en) Structure and method for a multi-electrode capacitor
JP4693588B2 (ja) バンドパスフィルタ
JP2007005694A (ja) 積層コンデンサ
JP5156637B2 (ja) 電気素子
US20080266757A1 (en) Electric circuit device
JP4565964B2 (ja) コンデンサ、半導体装置、デカップリング回路及び高周波回路
JP2008117999A (ja) 電気素子
JPH04278508A (ja) チップ型積層セラミックコンデンサ
KR20190015735A (ko) 적층형 전자부품 어레이 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090909

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111111

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20111116

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111130

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111220

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120117

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150127

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees