CN101346787A - 电路装置 - Google Patents

电路装置 Download PDF

Info

Publication number
CN101346787A
CN101346787A CNA200680049176XA CN200680049176A CN101346787A CN 101346787 A CN101346787 A CN 101346787A CN A200680049176X A CNA200680049176X A CN A200680049176XA CN 200680049176 A CN200680049176 A CN 200680049176A CN 101346787 A CN101346787 A CN 101346787A
Authority
CN
China
Prior art keywords
conductor plate
conductor
circuit arrangement
electric component
anode electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA200680049176XA
Other languages
English (en)
Other versions
CN101346787B (zh
Inventor
二木一也
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101346787A publication Critical patent/CN101346787A/zh
Application granted granted Critical
Publication of CN101346787B publication Critical patent/CN101346787B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/35—Feed-through capacitors or anti-noise capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H1/00—Constructional details of impedance networks whose electrical mode of operation is not specified or applicable to more than one type of network
    • H03H2001/0014—Capacitor filters, i.e. capacitors whose parasitic inductance is of relevance to consider it as filter
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02T—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO TRANSPORTATION
    • Y02T10/00—Road transport of goods or passengers
    • Y02T10/60—Other road transportation technologies with climate change mitigation effect
    • Y02T10/70—Energy storage systems for electromobility, e.g. batteries

Abstract

本发明提供一种电路装置(101)，包括电气元件(100)和基板(200)。电气元件(100)包括导体板(11、12)、导体板(21～23)、与导体(11、12)连接的边侧阳极电极(10A、10B)和与导体板(21～23)连接的边侧阴极电极(20A、20B、20C、20D)。导体板(11、12)与导体板(21～23)交替层叠。基板(200)包含电介质(201)与导体板(202～205)。导体板(202)与边侧阳极电极(10A)连接，导体板(203)与边侧阳极电极(10B)连接，导体板(204)与边侧阴极电极(20A、20B)连接，导体板(205)与边侧阴极电极(20C、20D)连接。

Description

电路装置
技术区域
本发明涉及电路装置，尤其涉及具有低阻抗的电路装置。
背景技术
最近，LSI(Large Scale Integrated circuit)等的数字电路技术不仅用于计算机及通信相关设备，还用于家用电器产品及车载用设备。
并且，在LSI等中产生的高频电流不停留在LSI附近，而是在印刷电路基板等安装电路基板内的大范围内分散，并与信号布线及接地线感应耦合，而从信号电缆等中作为电磁波泄漏。
在由数字电路替换现有的模拟电路的一部分的电路、及具有模拟输入输出的数字电路等的混合了模拟电路和数字电路的电路中，从数字电路到模拟电路的电磁干扰问题变得严重。
作为该对策，从供电系统高频分离作为高频电流的产生源的LSI，即电源去耦合的方法有效。并且，作为使用该电源去耦合方法的噪声滤波器已知有传输线路型噪声滤波器(特开2004-80773号公报)。
该传输线路型噪声滤波器包括第1及第2导电体、电介质层和第1及第2阳极。并且，第1及第2导电体分别由板状形状构成，电介质层配置在第1及第2导电体之间。
第1阳极与第1导电体的长度方向中的一端连接，第2阳极与第1导电体长度方向中的另一端连接。第2导电体作用为连接基准电位用的阴极。第1导电体、电介质层及第2导电体构成电容器。进一步，设置第1导电体的厚度，使其实质上抑制通过流动第1导电体的电流的直流成分产生的温度升高。
并且，传输线路型噪声滤波器连接在电源和LSI之间，来自电源的电流经过由第1阳极、第1导电体及第2阳极构成的路径流向LSI，并且衰减在LSI中产生的交流电流。
这样，传输线路型噪声滤波器是具有电容器的结构，并将构成电容器的两个电极的第1及第2导电体用作传输线路的噪声滤波器。
专利文献1：特开2004-80773号公报
但是，传输线路型噪声滤波器具有由(电感/电容)1/2表示的阻抗，而没有采用减小电感的方法。而且，阻抗随着频率变高，而从电容支配的区域进入到电感支配的区域。结果，在现有的传输线路型噪声滤波器中，有不能实现传输线路型噪声滤波器的阻抗比通过原有的电感确定的阻抗低的问题。
另外，有抑制CPU等的电负载电路产生的不需要的高频电流向电源侧泄漏变困难的问题。
发明内容
本发明为解决该问题而作出，其目的是提供一种可通过电感的降低来减小阻抗的电路装置。
另外，本发明的另一目的是提供一种可以抑制由电负载电路产生的高频电流向电源侧泄漏的电路装置。
根据该发明，电路装置包括电气元件和电流控制部件。电气元件连接在第1及第2端子之间。电流控制部件使从第1端子供给的第1电流的交流成分至少在电气元件内的导体板中流动，并且从第2端子接受作为第1电流的返回电流的第2电流，使该接受的第2电流的交流成分至少在电气元件内的导体板中流动。电气元件包含n(n是正整数)个第1导体板与m(m是正整数)个第2导体板。n个第1导体板分别使第1电流的交流成分至少从第1端子侧向第2端子侧流动。m个的第2导体板与n个第1导体板交替层叠，分别使第2电流的交流成分至少从第2端子侧向第1端子侧流动。
优选电气元件进一步包含第1及第2阳极电极与第1及第2阴极电极。第1阳极电极配置在第1端子侧，与n个第1导体板的一端连接。第2阳极电极配置在第2端子侧，与n个第1导体板的另一端连接。第1阴极电极配置在第1端子侧，与m个第2导体板的一端连接。第2阴极电极配置在第2端子侧，与m个第2导体板的另一端连接。并且，电流控制部件包含与第1及第2阴极电极连接，且具有比m个第2导体板的阻抗大的阻抗的第3导体板。
优选电气元件进一步包含第1及第2阳极电极与第1及第2阴极电极。第1阳极电极配置在第1端子侧，与n个第1导体板的一端连接。第2阳极电极配置在第2端子侧，与n个第1导体板的另一端连接。第1阴极电极配置在第1端子侧，与m个第2导体板的一端连接。第2阴极电极配置在第2端子侧，与m个第2导体板的另一端连接。并且，电流控制部件通过趋肤效应，使第1电流的交流成分在n个第1导体板中流动，并且使第1电流的直流成分从第1阳极电极向第2阳极电极流动。
另外，根据本发明，电路装置具有基板和电气元件。将电气元件配置在基板上，并连接在第1及第2端子之间。并且，电气元件包含第1及第2阳极电极、第1及第2阴极电极、n(n是正整数)个第1导体板与m(m是正整数)个第2导体板。第1阳极电极配置在第1端子侧。第2阳极电极配置在第2端子侧。第1阴极电极配置在第1端子侧。第2阴极电极配置在第2端子侧。n个第1导体板与1及第2阳极电极连接。m个第2导体板与n个第1导体板交替层叠，并与第1及第2阴极电极连接。基板包含第1到第4导体部。第1导体部与第1阳极电极连接。第2导体部与第1导体部分离设置，并与第2阳极电极连接。第3导体部与第1阴极电极连接。第4导体部与第3导体部分离设置，并与第2阴极电极连接。
进而，根据本发明，电路装置包括基板和电气元件。电气元件配置在基板上，并与第1及第2端子间连接。并且，电气元件包含第1及第2阳极电极、第1及第2阴极电极、n(n是正整数)个第1导体板与m(m是正整数)个第2导体板。第1阳极电极配置在第1端子侧。第2阳极电极配置在第2端子侧。第1阴极电极配置在第1端子侧。第2阴极电极配置在第2端子侧。n个第1导体板与第1及第2阳极电极连接。m个第2导体板与n个第1导体板交替层叠，并与第1及第2阴极电极连接。基板包含第1到第4导体部、第1及第2缝隙。第1导体部与第1阳极电极连接。第2导体部与第2阳极电极连接。第1缝隙设置在第1导体部和第2导体部之间。第3导体部与第1阴极电极连接。第4导体部与第2阴极电极连接。第2缝隙设置在第3导体部和第4导体部之间。
优选第1缝隙由与第2缝隙相同的缝隙构成。
进而，根据本发明，电路装置包括电气元件与第1导体板。电气元件连接在第1及第2端子之间。第1导体板与电气元件的两端连接。电气元件包含第1及第2阳极电极、第1及第2阴极电极、n(n是正整数)个第2导体板与m(m是正整数)个第3导体板。第1阳极电极配置在第1端子侧。第2阳极电极配置在第2端子侧。第1阴极电极配置在第1端子侧。第2阴极电极配置在第2端子侧。n个第2导体板与第1及第2阳极电极连接。m个第3导体板与n个第2导体板交替层叠，并与第1及第2阴极电极连接。并且，第1导体板连接在第1及第2阳极电极之间，同时，表面具有深度在最小深度以上的凹凸部。最小深度是比基于趋肤效应的表皮深度ds浅，且在第1导体板的表面平坦的情况下抑制因趋肤效应而在第1导体板的表面层上流动的电流的交流成分的深度。
优选第1导体板包含第1及第2连接部。第1连接部是与第1阳极电极的连接部。第2连接部是与第2阳极电极的连接部。第1及第2连接部具有比电气元件的宽度宽的宽度。
优选第1导体板包含第1及第2连接部。第1连接部是与第1阳极电极的连接部。第2连接部是与第2阳极电极的连接部。第1及第2连接部具有沿电气元件的宽度方向和/或电气元件的长度方向延伸的延伸部。
优选将最小深度设置为由与电元件连接的电负载电路产生的交流电流成分中最高频率确定的表皮深度浅，且可抑制因趋肤效应而流过第1导体板的表面层的具有最高频率的交流电流成分的深度。
优选凹凸部具有表皮深度以上的深度。
优选表皮深度是由最高频率确定的表皮深度。
优选凹凸部具有表皮深度以上且最大深度以下的深度。最大深度在所述电负载电路是一个的情况下，根据使提供给1个电负载电路的直流电流在第1导体板中流动所需的第1导体板的截面积来确定，在将j(j是2以上的整数)个电负载电路与电气元件并联连接的情况下，根据使提供给j个电负载电路的整体的直流电流在所述第1导体板中流动所需的所述第1导体板的截面积来确定。
优选表皮深度是通过电负载电路产生的交流电流成分的频率中最低频率下的表皮深度。
本发明的电路装置中，电流的交流成分流过电气元件内的导体板，电流的返回电流的交流成分流过电气元件内的其他导体板。结果，导体板与其他导体板产生磁耦合，从而使导体板的有效电感比导体板的自身电感小。
因此，根据本发明，可以减小电路装置的阻抗。可以将返回电流的交流成分封闭到电气元件内，可以抑制交流成分向电源侧的泄漏。
附图说明
图1是表示基于本发明的实施方式的电路装置的结构的示意图；
图2是表示图1所示的电气元件的结构的示意图；
图3是说明图1所示的电介质层及导体板的尺寸用的图；
图4是相邻两个导体板的俯视图；
图5是图2所示的线V-V之间的电气元件100的剖视图；
图6是图2所示的线VI-VI之间的电气元件100的剖视图；
图7是说明图2所示的电气元件的制造方法用的第1工序图；
图8是说明图2所示的电气元件的制造方法用的第2工序图；
图9是说明图2所示的电气元件的制造方法用第3的工序图；
图10是说明图2所示的电气元件的制造方法用的第4的工序图；
图11是说明图2所示的电气元件的制造方法用的第5的工序图；
图12是说明图2所示的电气元件的功能用的立体图；
图13是说明通过流过导线的电流产生的磁通密度用的图；
图14是说明在两个导线间产生了磁干扰的情况下的有效电感用的图；
图15是说明图2所示的电气元件的电感变小的机构用的第1概念图；
图16是说明图2所示的电气元件的电感变小的机构用的第2概念图；
图17是表示图2所示电气元件的阻抗的频率依赖性的图；
图18是表示图2所示的电气元件的使用状态的概念图；
图19是表示图1所示的基板结构的立体图；
图20是详细说明图1所示的电路装置用的立体图；
图21是图20所示的线XXI-XXI之间的电路装置的剖视图；
图22是图20所示的线XXI-XXI之间的电路装置的剖视图；
图23是表示图20所示的电路装置的阻抗的频率依赖性的图；
图24是表示图20所示的两个导体板之间的电分离度和频率关系的图；
图25是表示图1所示的基板结构的另一立体图；
图26是表示图1所示的基板结构的又一立体图；
图27是表示图1所示的基板结构的另一立体图；
图28是表示图1所示的基板结构的又一立体图；
图29是表示图1所示的基板结构的另一立体图；
图30是表示图1所示的基板的另一结构的俯视图；
图31是表示图1所示的基板的又一结构的俯视图；
图32是表示图1所示的基板的另一结构的俯视图；
图33是表示图1所示的基板的又一结构的俯视图；
图34是使用了图30到图33分别表示的基板的电路装置的阻抗与频率的关系的图；
图35是表示图1所示的基板的另一结构的俯视图；
图36是使用图35所示的基板来制作电路装置的情况下的阻抗相对由3个缝隙构成的缝隙长度的变化的图；
图37是表示图1所示的基板的另一结构的俯视图；
图38是表示图37所示的缝隙长度和S21的关系的图；
图39是表示图1所示的基板的另一结构的俯视图；
图40是表示图1所示的基板的又一结构的俯视图；
图41是表示图1所示的基板的另一结构的俯视图；
图42是表示图1所示的基板的又一结构的俯视图；
图43是表示图1所示的基板的另一结构的俯视图；
图44是图43所示的线XXXXIV-XXXXIV之间的基板的剖视图；
图45是表示基于实施方式1的电路装置的另一结构的示意图；
图46是相邻的2个导体板的另一俯视图；
图47是表示图45所示的电路装置的阻抗的频率依赖性的图；
图48是表示基于实施方式2的电路装置的结构的立体图；
图49是图48所示的导体板的立体图；
图50是图49所示的导体板的长度方向上的剖视图；
图51是说明图50所示的凹凸面的深度范围用的第1概念图；
图52是说明图50所示的凹凸面的深度范围用的第2概念图；
图53是表示电路装置和CPU的连接模式的第1示意图；
图54是表示电路装置和CPU的连接模式的第2示意图；
图55是表示基于实施方式2的电路装置结构的另一立体图；
图56是表示基于实施方式2的电路装置结构的又一立体图；
图57是表示基于实施方式2的电路装置结构的又一立体图；
图58是表示基于实施方式2的电路装置结构的又一立体图；
图59是表示基于实施方式2的电路装置结构的又一立体图；
图60是表示基于实施方式2的电路装置结构的又一立体图；
图61是表示基于实施方式2的电路装置结构的又一立体图；
图62是表示基于实施方式2的电路装置结构的又一立体图；
图63是表示基于实施方式2的电路装置结构的又一立体图；
图64是表示基于实施方式2的电路装置结构的又一立体图。
具体实施方式
参照附图来详细说明本发明的实施方式。另外，对图中相同或相应部分添加同一附图标记而不重复其说明。
(实施方式1)
图1是表示基于本发明的实施方式1的电路装置的结构的示意图。参照图1，基于本发明的实施方式1的电路装置101包括电气元件100和基板200。电气元件100配置在基板200的一主面201A上。
图2是表示图1所示的电气元件100的结构的示意图。参照图2，电气元件100包括电介质层1～5、导体板11、12、21～23、边侧阳极电极10A、10B、阳极电极10C、10D、边侧阴极电极20A、20B、20C、20D与阴极电极20E、20F。
依次层叠电介质层1～5。导体板11、12、21～23分别由平板形状构成。并且，导体板21配置在电介质层1、2之间，导体板11配置在电介质层2、3之间。导体板22配置在电介质层3、4之间，导体板12配置在电介质层4、5之间，导体板23配置在电介质层5的一主面5A上。结果，电介质层1～5分别支撑导体板21、11、22、12、23。
边侧阳极电极10A与导体板11、12一端连接，而形成在电气元件100的侧面100A(由电介质层1～4的侧面构成的侧面)上。边侧阳极电极10B与导体板11、12的另一端连接，而形成在与电气元件100的侧面100A相对的侧面100B(由电介质层1～4的侧面构成的侧面)上。结果，边侧阳极电极10B与边侧阳极电极10A相对配置。
阳极电极10C配置在电气元件100的底面100C上，与边侧阳极电极10A连接。阳极电极10D配置在电气元件100的底面100C上，与边侧阳极电极10B连接。
边侧阴极电极20A在导体板21～23的一端侧与导体板21～23连接，而配置在电气元件100的正面100D。边侧阴极电极20B在导体板21～23的一端侧与导体板21～23连接，而配置在与电气元件100的正面100D相对的背面100E。由此，边侧阴极电极20B与边侧阴极电极20A相对配置。
边侧阴极电极20C在导体板21～23的另一端侧与导体板21～23连接，配置在电气元件100的正面100D。边侧阴极电极20D在导体板21～23的另一端侧与导体板21～23连接，配置在与电气元件100的正面100D相对的背面100E。由此，边侧阴极电极20D与边侧阴极电极20C相对配置。
阴极电极20E与边侧阴极电极20A、20B连接，配置在电气元件100的底面100C。阴极电极20F与边侧阴极电极20C、20D连接，配置在电气元件100的底面100C。
这样，电气元件100由夹着电介质层1～5交替配置导体板11、12、21～23的结构构成，具有两个阳极电极10C、10D和两个阴极电极20E、20F。
电介质层1～5分别例如由钛酸钡(BaTiO3)构成，边侧阳极电极10A、10B、阳极电极10C、10D、导体板11、12、21～23、边侧阴极电极20A、20B、20C、20D及阴极电极20E、20F例如分别由镍(Ni)构成。
图3是说明图1所示的电介质层1、2及导体板11、21尺寸用的图。参照图3，电介质层1、2分别在电流流过导体板11、21的方向DR1上具有长度L1，在与方向DR1正交的方向DR2上具有宽度W1，具有厚度D1。长度L1例如设为15mm，宽度W1例如设为13mm，厚度D1例如设为25μm。
导体板11具有长度L1及宽度W2。并且，将宽度W2设为例如11mm。导体板21具有长度L2及宽度W1。并且，将长度L2设为例如13mm。进一步，导体板11、21分别具有例如10μm～20μm范围的膜厚。
电介质层3～5分别具有与图3所示的电介质层1、2相同的长度L1、相同宽度W1及相同厚度D1。而且，导体板12具有与图3所示的导体板11相同的长度L1、相同宽度W2及相同膜厚，导体板22、23分别具有与图3所示的导体板21相同的长度L2、相同宽度W1及相同膜厚。
这样，导体板11、12具有与导体板21～23不同的长度及不同的宽度。这是为了防止与导体板11、12连接的边侧阳极电极10A、10B和与导体板21～23连接的边侧阴极电极20A、20B、20C、20D短路。
图4是相邻两个导体板的俯视图。参照图4，若将导体板11及导体板21投影到一个平面上，则导体板11和21具有重复部分20。而且，导体板11和导体板21的重复部分20具有长度L2及宽度W2。导体板11和导体板22的重复部分、导体板12和导体板22的重复部分及导体板12和导体板23的重复部分也具有与重复部分20相同的长度L2及相同的宽度W2。并且，实施方式1中，设置长度L2及宽度W2，使其为W2≤L2。
图5是图2所示的线V-V之间的电气元件100的剖视图。另外，图6是图2所示的线VI-VI之间的电气元件100的剖视图。
参照图5，导体板21与电介质层1、2两者接触，导体板11与电介质层2、3两者接触。另外，导体板22与电介质层3、4两者接触，导体板12与电介质层4、5两者接触。进一步，导体板23与电介质层5接触。
边侧阴极电极20C、20D不与导体板11、12连接，而与导体板21～23连接。另外，阴极电极20F配置在电介质层1的背面1A，与边侧阴极电极20C、20D连接(参照图5)。
边侧阳极电极10A、10B不与导体板21～23连接，而与导体板11、12连接。另外，阳极电极10C、10D配置在电介质层1背面1A，分别与边侧阳极电极10A、10B连接(参照图6)。
结果，导体板21/电介质层2/导体板11、导体板11/电介质层3/导体板22、导体板22/电介质层4/导体板12、及导体板12/电介质层5/导体板23构成在阳极电极10C、10D和阴极电极20E、20F之间并联连接的4个电容器。
该情况下，各电容器的电极面积与相邻两个导体板的重复部分20(参照图4)的面积相等。
图7到图11分别是说明图2所示的电气元件100的制造方法用的第1到第5工序图。参照图7，在作为具有长度L1、宽度W1及厚度D1的电介质层1(BaTiO3)的生片的表面1B上，在具有长度L2及宽度W1的区域上通过丝网印刷涂敷Ni膏，在电介质层1表面1B上形成由Ni构成的导体板21。
同样，制作由BaTiO3构成的电介质层3、5，并在该制作好的电介质层3、5上分别形成由Ni构成的导体板22、23(参照图7)。
接着，在作为具有长度L1、宽度W1及厚度D1的电介质层2(BaTiO3)的生片的表面2A上，在具有长度L1及宽度W2的区域上通过丝网印刷涂敷Ni膏，在电介质层2表面2A上形成由Ni构成的导体板11。
同样，制作由BaTiO3构成的电介质层4，并在该制作好的电介质层4上形成由Ni构成的导体板12(参照图8)。
之后，依次层叠分别形成了导体板21、11、22、12、23的电介质层1～5的生片(参照图9)。由此，交替层叠与阳极电极10C、10D连接的导体板11、12及与阴极电极20E、20F连接的导体板21～23。
进一步，通过丝网印刷涂敷Ni膏，而形成边侧阳极电极10A、10B、阳极电极10C、10D、边侧阴极电极20A、20B、20C、20D及阴极电极20E、20F(参照图10及图11)。之后，将制作到图11的元件以1350℃的烧成温度烧成，完成电气元件100。或者，通过后点火(post fire)，还可将与内部电极(导体板11、12、21～23)相比熔点低、导电率高的材料用于边侧电极(外部电极)。对于边侧电极(外部电极)，考虑焊料润湿性等，并根据需要在烧成后通过Ni、Au、Su等，来进行镀覆处理。
此外，在电气元件100的制作中，还有不使用生片而印刷电介质的膏并使其干燥，在其上印刷导体，进一步印刷电介质的膏，然后进行相同的工序，并加以层叠的方法。
图12是说明图2所示的电气元件100的功能用的立体图。参照图12，在电流流过电气元件100的情况下，将阴极电极20E、20F与接地电位连接，按照使得在导体板11、12中流动的电流与流过导体板21～23的电流反向的方式使电流流过电气元件100。
例如，按照使得电流从阳极电极10C向阳极电极10D的方向流动的方式，使电流流过电气元件100。由此，电流从阳极电极10C经边侧阳极电极10A流向导体板11、12，沿箭头30的方向流过导体板11、12，进一步，经边侧阳极电极10B向阳极电极10D流动。
另外，流过导体板11、12的电流的返回电流从阴极电极20F经边侧阴极电极20C、20D而流过导体板21～23，在导体板21～23中沿作为与箭头30相反方向的箭头40的方向流动，进一步，经边侧阴极电极20A、20B流向阴极电极20E。
这样，流过导体板11、12的电流I1和流过导体板21～23的电流I2为大小相等且方向相反的电流。
图13是说明通过流过导线的电流生成的磁通密度用的图。另外，图14是说明在两个导线间产生磁干扰的情况下的有效电感用的图。
参照图13，在无限长的直线导线中流过电流I时，在距导线为距离a的位置上存在的点P中产生的磁通密度B通过下述数学式1来表示。其中，μ0是真空的导磁率。
【数学式1】
B = μ 0 I 2 πr · · · ( 1 )
另外，图13所示的导线为2条，在彼此产生磁干扰时，若设2条导线的自身电感分别为L11、L12，耦合系数为k(0＜k＜1)，若设两条导线的相互电感为L12，则相互电感L12由下式表示。
【数学式2】
L 12 = k · L 11 · L 22 · · · ( 2 )
这里，在L11＝L12的情况下，相互电感L12为下式。
【数学式3】
L12＝k·L11…(3)
参照图14，通过引线C来连接导线A和导线B，若假定在导线A，B中流动大小相等且方向相反的电流的情况，则导线A的有效电感Llleffective由下式表示。
【数学式4】
Llleffective＝L11-L12…(4)
这样，在两条导线A、B之间产生了磁干扰的情况下，导线A的有效电感Llleffective因与导线B之间的相互电感L12，而比导线A的自身电感L11小。这是因为在流过导线A的电流I与流过导线B的电流-I为相反方向的情况下，导线A和导线B之间的磁干扰变大，相互电感L12比导线A的自身电感L11大。
图15和图16是分别说明减小图2所示的电气元件100的电感的机构用的第1及第2概念图。电气元件100中，如上所述，由于导体板11配置在距导体板21、22为25μm的位置上，导体板12配置在距导体板22、23为25μm的位置上，所以在导体板11和导体板21、22之间及导体板12和导体板22、23之间产生磁干扰，由于流过导体板11、12的电流I1与流过导体板21～23的电流I2大小相等且方向相反，所以导体板11、12的有效电感因导体板11、12和导体板21～23之间的相互电感，比导体板11、12自身电感小。
该情况下，与重复部分20的长度L2比宽度W2短的情况相比，在导体板11、12和导体板21～23的重复部分20中的长度L2为宽度W2以上的情况下，导体板11、12的自身电感大大减少。参照图15及图16来说明其理由。
图15表示重复部分20中的长度L2为宽度W2以上的情况，图16表示重复部分20中的长度L2比宽度W2短的情况。此外，图15及图16中，箭头表示向方向DR2具有分散的电流。图15及图16中，重复部分20的面积相等。
参照图15，电流I1在导体板11中流动，电流I2在导体板21中流动。这样，在重复部分20的长度L2为宽度W2以上的情况下，电流I1、I2在重复部分20的宽度W2大致整体中分散，而分别在导体板11、21中流动。结果，导体板11和导体板21之间的磁干扰相对变大，导体板11的有效电感因与导体板21之间的相互电感，与导体板11自身电感相比减小的程度相对变大。导体板12的有效电感与导体板12自身电感相比减小的程度也相同。
参照图16，在重复部分20的长度L2比宽度W2短的情况下，电流I1在方向DR2上流过导体板11的大致中央部，电流I2在方向DR2上流过接近导体板21端部的部分。
这是因为在长度L2比宽度W2短的情况下，与向导体板11宽度方向DR2扩散从边侧阳极电极10A向导体板11导入的电流I1时的阻抗相比，沿长度方向DR1流过电流I1时的阻抗小。
另外，这是因为在长度L2比宽度W2短的情况下，与从边侧阴极电极20C、20D向导体板21导入的电流I2沿导体板21宽度方向DR2扩散时的阻抗相比，电流I2沿导体板21长度方向DR1流动时的阻抗小。
这样，在重复部分20的长度L2比宽度W2短的情况下，电流I1在宽度方向DR2中流过重复部分20的大致中央部，电流I2在宽度方向DR2中流过接近重复部分20端部的部分。结果，导体板11和导体板21之间的磁干扰相对减小，导体板11的有效电感因与导体板21之间的相互电感而比导体板11的自身电感小的程度也相对变小。导体板12的有效电感比导体板12的自身电感小的程度也相同。
这样，在重复部分20的长度L2为宽度W2以上的情况下，导体板11、12的有效电感比导体板11、12的自身电感小的程度相对增大。
结果，电气元件100中的整体的有效电感L相对大大减小。
若将电气元件100整体的有效电容设作C，则电气元件100的阻抗Zs由下式表示。
【数学式5】
由于在电气元件100中，如上所述，形成并联连接的4个电容器，所以与形成1个电容器的情况相比，有效电容C增大。
因此，在电气元件100中，在电容支配的低频区域中，因有效电容C增大而阻抗Zs降低，在电感支配的高频区域中，因上述的有效电感L降低而阻抗Zs降低。
结果，电气元件100在宽频区域中，具有相对低的阻抗Zs。
图17是表示图2所示的电气元件100的阻抗的频率依赖性的图。图17中，横轴表示频率，纵轴表示阻抗。曲线k1表示重复部分20中的长度L2为宽度W2以上的情况下的阻抗的频率依赖性，曲线k2表示重复部分20中的长度L2比宽度W2短的情况下的阻抗的频率依赖性。
参照图17，0.006GHz以下的低频区域是电容支配的频率区域，0.01GHz以上的高频区域是电感支配的频率区域。如上所述，由于重复部分20的长度L2为宽度W2以上的情况下及重复部分20的长度L2比宽度W2短的情况下，重复部分20的面积相等，所以在作为电容支配的0.006GHz以下的低频区域中，重复部分20的长度L2为宽度W2以上的电气元件100的阻抗(曲线k1)与重复部分20的长度L2比宽度W2短的电气元件的阻抗(曲线k2)大致相同。
另一方面，由于在重复部分20的长度L2为宽度W2以上的情况下，电气元件100的有效电感与重复部分20的长度L2比宽度W2短的情况相比，降低得相对较大，所以在电感支配的0.01GHz以上的高频区域中，重复部分20的长度L2为宽度W2以上的电气元件100的阻抗(曲线k1)比重复部分20的长度L2比宽度W2短的电气元件的阻抗(曲线k2)小。
因此，通过将导体板11、12和导体板21～23的重复部分20的长度L2设为宽度W2以上，可以在电感支配的频率区域中，减小电气元件100的阻抗。
图18是图2所示的电气元件100的使用状态的示意图。参照图18，电气元件100连接在电源90与CPU(Central Processing Unit)110之间。并且，电气元件100的阴极电极20E、20F与接地电位连接。电源90具有正极端子91及负极端子92。CPU110具有正极端子111及负极端子112。
引线121一端与电源90的正极端子91连接，另一端与电气元件100的阳极电极10C连接。引线122一端与电源90的负极端子92连接，另一端与电气元件100的阴极电极20E连接。
引线123一端与电气元件100的阳极电极10D连接，另一端与CPU110的正极端子111连接。引线124一端与电气元件100的阴极电极20F连接，另一端与CPU110的负极端子112连接。
这样，从电源90的正极端子91输出的电流I经引线121流过电气元件100的阳极电极10C，在电气元件100内以边侧阳极电极10A、导体板11、12、边侧阳极电极10B及阳极电极10D的顺序流动。并且，电流I经引线123及正极端子111从阳极电极10D流向CPU110。
由此，电流I作为电源电流供给CPU110。并且。CPU110通过电流I进行驱动，并从负极端子112输出与电流I相同大小的返回电流Ir。
这样，返回电流Ir经引线124流向电气元件100的阴极电极20F，并在电气元件100内以边侧阴极电极20C、20D、导体板21～23、边侧阴极电极20A、20B及阴极电极20E的顺序流动。并且，返回电流Ir从阴极电极20E经引线122及负极端子92流向电源90。
结果，在电气元件100中，电流I在导体板11、12中从电源90侧向CPU110侧流动，返回电流Ir在导体板21～23中从CPU110侧向电源90侧流动，所以电气元件100的有效电感L如上所述，相对降低得较大。另外，由于电气元件100包含并联连接的4个电容器，所以电气元件100的有效电容C变大。因此，电气元件100的阻抗Zs减小。
并且，CPU110通过从电源90经电气元件100供给的电流I加以驱动，而产生不需要的高频电流。该不需要的高频电流经引线123、124向电气元件100泄漏，但是由于电气元件100如上所述，具有低阻抗Zs，所以抑制了不需要的高频电流流过由电气元件100及CPU110构成的电路，而从电气元件100向电源90侧泄漏。
CPU110的动作频率有向高频侧偏移的倾向，还假定在1GHz左右下的动作。在这种高动作频率的区域中，电气元件100的阻抗Zs主要通过有效电感L来确定，有效电感L如上所述相对降低得较大，所以电气元件100作用为将在高动作频率下操作的CPU110产生的不需要的高频电流封闭在CPU110的附近的噪声滤波器。
实施方式1中，设置重复部分20的长度L2及宽度W2，使得L2≥W2。并且，随着CPU110的动作频率相对变高，而将L2/W2设置为相对大的值。因此，高频区域的电气元件100的阻抗大大降低。
如上所述、电气元件100连接在电源90和CPU110之间，作用为将CPU110产生的不需要的高频电流封闭到CPU110附近的噪声滤波器。并且，在电气元件100连接在电源90和CPU110之间的情况下，导体板11、12、21～23作为传输线路连接。即，使用和阳极电极10C、10D连接的导体板11、12和与阴极电极20E、20F连接的导体板21～23构成的电容器并不经端子与传输线路连接，而是将导体板11、12、21、23作为传输线路的一部分进行连接。因此，导体板11、12是使从电源90输出的电流I从电源90侧流向CPU110侧用的导体，导体板21～23是使返回电流Ir从CPU110侧流向电源90侧用的导体。结果，可以尽量排除等效串联电感。
另外，电气元件100中，通过将在与阳极电极10C、10D连接的导体板11、12中流动的电流设置为与阴极电极20E、20F连接的导体板21～23中流动的电流反向，而在导体板11、12和导体板21～23之间产生磁干扰，并通过导体板11、12和导体板21～23之间的相互电感使导体板11、12本身电感减少。由此，使电气元件100的有效电感减小，使电气元件100的阻抗Zs降低。
这样，本发明中，将构成电容器的电极的导体板11、12、21～23作为传输线路的一部分进行连接作为第1特征，将在和阳极电极10C、10D连接的导体板11、12和与阴极电极20E、20F连接的导体板21～23中流动反向的电流，而使导体板11、12和导体板21～23之间产生磁干扰，从而使导体板11、12的有效电感比导体板11、12本身电感小，由此，来减小电气元件100的阻抗Zs作为第2特征，将通过与接地电位连接的两个导体板(导体板21、22或导体板22、23)分别夹着流过构成电源电流的电流的导体板11、12作为第3特征。
该第2特征通过采用在电气元件100的内部配置的导体板21～23中流动来自CPU110的返回电流Ir的构成来加以实现。
并且，通过第1特征可以尽量排除等效串联电感，通过第2特征可以将不需要的高频电流封闭到CPU110的附近。另外，通过第3的特征可以抑制向外部输出电气元件100的噪声，同时，可以抑制电气元件100受来自外部的噪声影响。
图19是表示图1所示的基板200的结构的立体图。参照图19，基板200包含电介质201、信号线202、203和导体板204、205。
信号线202、203相隔规定的间隔配置在电介质201的一主面201A上。导体板204、205相隔规定的间隔配置在与电介质201的一主面201A相对的一主面201B上。这样，基板200由将信号线202、203配置在一个主面201A上、将导体板204、205配置在另一个主面201B上的微条纹线(microstripe line)基板构成。
并且，在将基板200用于电路装置101的情况下，导体板204、205接地。
图20是详细说明图1所示的电路装置101用的立体图。参照图20，电介质层1～5、导体板11、12、21～23、边侧阳极电极10A、10B、阳极电极10C、10D、边侧阴极电极20A、20B、20C、20D及阴极电极20E、20F配置在基板200的电介质201的一主面201A上。
并且，边侧阳极电极10A及阳极电极10C与信号线202连接，边侧阳极电极10B及阳极电极10D与信号线203连接。边侧阴极电极20A及阴极电极20E通过导体206与导体板204连接，边侧阴极电极20C及阴极电极20F通过导体207与导体板205连接。此外，图20中，虽然没有图示，但是边侧阴极电极20B通过导体(未图示)与导体板204连接，边侧阴极电极20D通过导体(未图示)与导体板205连接。
导体板204、205是电流I流过导体板11、12时的返回电流Ir流动用的导体板。并且，返回电流Ir从导体板205经导体207及导体(未图示)流向边侧阴极电极20C、20D，并经导体板21～23流向边侧阴极电极20A、20B。
并且，流向边侧阴极电极20A、20B的返回电流Ir经导体206及导体(未图示)流过导体板204，并从导体板204流向电路装置101外部。
这样，基板200具有将返回电流Ir导入电路装置101内的导体板21～23的导体板204、205。
图21是图20所示的线XXI-XXI之间的电路装置101的剖视图。另外，图22是图20所示的线XXII-XXII之间的电路装置101剖视图。
参照图21，阴极电极20F配置在电介质201的一主面201A上，导体板205配置在电介质201的一主面201B上电介质201的整个宽度上。并且，导体板205通过导体207与边侧阴极电极20C及阴极电极20F连接，通过导体208与边侧阴极电极20D及阴极电极20F连接。
此外，导体板204通过与导体板205相同的方法与边侧阴极电极20A、20B及阴极电极20E连接。
参照图22，将信号线202与边侧阳极电极10A及阳极电极10C连接，将信号线203与边侧阳极电极10B及阳极电极10D连接。
导体板204与导体板205相隔规定的间隔L3而配置在一主面201B上。规定的间隔L3基本上设置为具有规定频率的返回电流Ir不在导体板204和导体板205之间流动的间隔。
这样，通过将导体板204、205相隔规定间隔L3配置在电介质201的一主面201B上，从而返回电流Ir可以不在导体板204、205之间流动，而可以导入到电路装置101内的导体板21～23中。
结果，导体板11、12与导体板21～23的磁耦合相对变大，通过上述结构，导体板11、12的有效电感与导体板11、12自身电感相比，大大降低。
图23是表示图20所示的电路装置101阻抗的频率依赖性的图。图23中，纵轴表示阻抗，横轴表示频率。曲线k3是电路装置101中的阻抗的频率依赖性。
参照图23，在电容支配的0.006GHz以下的低频区域中，电路装置101的阻抗与电气元件100的阻抗大致相同(参照曲线k1、k3)。
另一方面，在电感支配的0.01GHz以上的高频区域中，电路装置101的阻抗与电气元件100的阻抗相比进一步大大降低(参照曲线k1、k3)。
因此，通过使用两个导体板204、205相隔规定的间隔L3配置的基板200，可以将返回电流Ir导入到电气元件100内的导体板21～23，可以将作为电负载电路的CPU110产生的不需要的高频电流封闭到电气元件100内。
图24是表示图20所示的两个导体板204、205之间的电分离度和频率关系的图。图24中，纵轴表示绝缘(Isolation)，横轴表示频率。并且，Isolation其值越小，电分离度越大。另外，曲线k4、k5、k6分别表示规定的间隔L3是1.5mm、3.0mm和4.5mm的情况。
参照图24，通过将规定的间隔L3从1.5mm变大到3.0mm，导体板204、205之间的Isolation在2～3GHz的频率范围中降低，导体板204、205之间的电分离度变大。而且，即使规定的间隔L3从3.0mm增大到4.5mm，导体板204、205之间的Isolation在2～3GHz的频率范围中也几乎不变化。因此，最好将规定的间隔L3设置为3.0mm以上。
如上所述，由于电路装置101包括具有交替层叠了导体板11、12和导体板21～23的电气元件100与相隔规定的间隔L3配置的导体板204、205的基板200，所以因上述有效电感的降低而具有相对低的阻抗，基板200使电流从导体板202流向电气元件100内的导体板11、12，并且，使电流I的返回电流Ir流向电气元件100内的导体板21～23。即，基板200具有使电流流过电气元件100内的导体板11、12、21～23的功能。结果，电路装置101可以将直流电流从电源90供给CPU110，并且可以将CPU110产生的不需要的高频电流封闭到电气元件100内。
图25是表示图1所示的基板200的结构的其他立体图。图1所示的基板200可以由图25所示的基板200A构成。参照图25，基板200A分别由导体板209、210代替图19所示的基板200的导体板204、205，除此之外与基板200相同。
导体板209配置在电介质201的一主面201A上，由平板部件2091、2092构成。并且，平板部件2091、2092在电介质201的一主面201A中配置在信号线202两侧。
导体板210配置在电介质201的一主面201A上，由平板部件2101、2102构成。并且，平板部件2101、2102在电介质201的一主面201A上配置在信号线203的两侧。并且，将平板部件2091和平板部件2101的间隔及平板部件2092和平板部件2102的间隔设置为规定的间隔L3。
这样，基板200A中，导体板209、210与信号线202、203相同，以规定的间隔L3配置在一主面201A上。并且，导体板209、210分别由在信号线202、203的两侧配置的平板部件2091、2092；2101、2102构成。因此，基板200A由平面(coplanar)基板构成。
在将基板200A用于电路装置101的情况下，导体板209的平板部件2091通过导体(未图示)与边侧阴极电极20A及阴极电极20E连接，平板部件2092通过导体(未图示)与边侧阴极电极20B及阴极电极20E连接。另外，导体板210的平板部件2101通过导体(未图示)与边侧阴极电极20C及阴极电极20F连接，平板部件2102通过导体(未图示)与边侧阴极电极20D及阴极电极20F连接。并且，导体板209、210接地。
由于基板200A具有相隔规定的间隔L3配置的两个导体板209、210，所以使电流I在电气元件100内的导体板11、12中流动，使返回电流Ir在电气元件100内的导体板21～23中流动。结果，在使用了基板200A的电路装置101中，导体板11、12与导体板21～23产生磁耦合，使导体板11、12的有效电感比导体板11、12自身电感小。
因此，在使用了基板200A的情况下也可大幅降低电路装置101的阻抗。
另外，在使用了基板200A的电路装置101中，使直流电流可以从电源90供给CPU110，并且可以使CPU110中产生的不需要的高频电流封闭到电气元件100内。
图26是图1所示的基板200的结构的又一立体图。图1所示的基板200可以由图26所示的基板200B构成。参照图26，基板200B在图19所示的基板200上追加了导体板209、210，除此之外，与基板200相同。关于导体板209、210，如图25中所作的说明。
因此，基板200B包括：与信号线202、203同样以规定的间隔L3配置在一主面201A上的导体板209、210；在与配置了信号线202、203的一主面201A相对的一主面201B上以规定的间隔L3配置的导体板204、205。在将基板200B用于电路装置101的情况下，导体板204、205、209、210接地。将这样的基板200B称为带有背面GND的平面基板。
在将基板200B用于电路装置101的情况下，导体板209的平板部件2091和导体板204通过导体(未图示)与边侧阴极电极20A及阴极电极20E连接，导体板209的平板部件2092和导体板204通过导体(未图示)与边侧阴极电极20B及阴极电极20E连接。另外，导体板210的平板部件2101和导体板205通过导体(未图示)与边侧阴极电极20C及阴极电极20F连接，导体板210的平板部件2102和导体板205通过导体(未图示)与边侧阴极电极20D及阴极电极20F连接。并且，导体板204、205、209、210接地。
由于基板200B具有相隔规定的间隔L3配置的两个导体板204、205和两个导体板209、210，所以使电流I在电气元件100内的导体板11、12中流动，使返回电流Ir在电气元件100内的导体板21～23中流动。结果，在使用了基板200B的电路装置101中，导体板11、12与导体板21～23产生磁耦合，使导体板11、12的有效电感比导体板11、12自身电感小。
因此，在使用了基板200B的情况下也可大幅降低电路装置101的阻抗。
另外，在使用了基板200B的电路装置101中，使直流电流可以从电源90供给CPU110，并且可以使CPU110中产生的不需要的高频电流封闭到电气元件100内。
图27是图1所示的基板200的结构的又一立体图。图1所示的基板200可以由图27所示的基板200C构成。参照图27，基板200C在图26所示的基板200B上追加了电介质211及导体板212、213，除此之外，与基板200B相同。
电介质211配置为其一主面211A与导体板204、205接触。导体板212、213以规定的间隔L3配置在与电介质211的一主面211A相对的一主面211B上。
因此，基板200C由层叠多个电介质201、211，在该层叠后的多个电介质201、211的各电介质的表面及背面以规定的间隔L3配置了导体板204、205、209、210、212、213的结构构成。并且，导体板204、205、209、210、212、213接地。将这种基板200C称作多层基板。
在将基板200C用于电路装置101的情况下，导体板209的平板部件2091及导体板204、212通过导体(未图示)与边侧阴极电极20A及阴极电极20E连接，导体板209的平板部件2092及导体板204、212通过导体(未图示)与边侧阴极电极20B及阴极电极20E连接。另外，导体板210的平板部件2101及导体板205、213通过导体(未图示)与边侧阴极电极20C及阴极电极20F连接，导体板210的平板部件2102及导体板205、215通过导体(未图示)与边侧阴极电极20D及阴极电极20F连接。并且，导体板204、205、209、210、212、213接地。
由于基板200C包括相隔规定的间隔L3配置的两个导体板204、205和两个导体板209、210、两个导体板212、213，所以使电流I流过电气元件100内的导体板11、12，使返回电流Ir流过电气元件100内的导体板21～23。结果，在使用了基板200C的电路装置101中，导体板11、12与导体板21～23产生磁耦合，而使导体板11、12的有效电感比导体板11、12自身电感小。
因此，在使用了基板200C的情况下，也可大幅度降低电路装置101的阻抗。
另外，在使用了基板200C的电路装置101中，可以将直流电流从电源90供给CPU110，并且可以使在CPU110中产生的不需要的高频电流封闭到电气元件100内。
基板200C说明为具有2个电介质201、211，但是本发明中，并不限于此，基板200C也可具有3个以上的电介质，一般上可以具有多个电介质。
图28是表示图1所示的基板200的结构的又一立体图。图1所示的基板200可以由图28所示的基板200D构成。参照图28，基板200D在图19所示的基板200上追加了通孔BH1、BH2，除此之外与基板200相同。
通孔BH1设置在信号线202侧，贯通电介质201而与导体板204连接。通孔BH2设置在信号线203侧，贯通电介质201而与导体板205连接。
在将基板200D用于电路装置101的情况下，信号线202与边侧阳极电极10A连接，信号线203与边侧阳极电极10B连接，通孔BH1与阴极电极20E连接，通孔BH2与阴极电极20F连接。
这样，在将基板200D用于电路装置101的情况下，阴极电极20E、20F分别经通孔BH1、BH2与接地的导体板204、205连接。由此，返回电流Ir以导体板205、通孔BH2、阴极电极20F、边侧阴极电极20C、20D、导体板21、22、边侧阴极电极20A、20B、阴极电极20E、通孔BH1及导体板204顺序流动，而使导体板11、12的有效电感比导体板11、12的自身电感小。
由于基板200D具有相隔规定的间隔L3配置的两个导体板204、205与和两个导体板204、205分别连接的通孔BHI、BH2，所以使电流I流过电气元件100内的导体板11、12，使返回电流流过电气元件100内的导体板21～23。结果，在使用了基板200D的电路装置101中，导体板11、12与导体板21～23产生磁耦合，而使导体板11、12的有效电感比导体板11、12的自身电感小。
因此，在使用了基板200D的情况下，也可大幅度降低电路装置101阻抗。
另外，在使用了基板200D的电路装置101中，可以将直流电流从电源90供给CPU110，并且可以使CPU110中产生的不需要的高频电流封闭到电气元件100内。
图29是表示图1所示的基板200的结构的又一立体图。图29所示的基板200可以由图29所示的基板200E构成。参照图29，基板200E在图19所示的基板200上追加了电流抑制部220，除此之外与基板200相同。
电流抑制部220例如由阻抗构成，一端与导体板204连接，另一端与导体板205连接。将返回电流Ir中在电气元件100的导体板21～23中流动的电流设作电流Ir1，将从导体板205经电流抑制部220流过导体板204的电流设作电流Ir2，则电流抑制部220使电流Ir2比电流Ir1小。即，导体板204、205及电流抑制部220构成具有比导体板21～23的阻抗大的阻抗的“导体板”。
结果，返回电流Ir主要经导体板21～23在电气元件100内流动，而使导体板11、12的有效电感比导体板11、12的自身电感小。
在将基板200E用于电路装置101的情况下，导体板204通过导体(未图示)与边侧阴极电极20A、20B及阴极电极20E连接，导体板205通过导体(未图示)与边侧阴极电极20C、20D及阴极电极20F连接。并且，导体板204、205接地。
由于基板200E包括相隔规定的间隔L3加以配置的两个导体板204、205、与比导体板21～23中流动的电流Ir1更加抑制两个导体板204、205之间流动的电流Ir2的电流抑制部220，所以在电气元件100内的导体板11、12中流过电流I，使返回电流Ir在电气元件100内的导体板21～23中流动。结果，在使用了基板200E的电路装置101中，导体板11、12与导体板21～23产生磁耦合，而使导体板11、12的有效电感比导体板11、12的自身电感小。
因此，在使用了基板200E的情况下，可以大幅度降低电路装置101的阻抗。
另外，在使用了基板200E的电路装置101中，可以将直流电流从电源90供给CPU110，并且可以将在CPU110中产生的不需要的高频电流封闭到电气元件100内。
此外，图1所示的基板200可以是在图25所示的基板200A的平板部件2091、2101之间及平板部件2092、2102之间设置了电流抑制部220的基板，也可以是在图26所示的基板200B的导体板204、205之间、平板部件2091、2101之间及平板部件2092、2102之间设置了电流抑制部220的基板，还可以是在图27所示的基板200C的导体板204、205之间、平板部件2091、2101之间、平板部件2092、2102之间及导体板212、213之间设置了电流抑制部220的基板，也可以是在图28所示的基坂200D的导体板204、205之间设置了电流抑制部220的基板。并且，在使用了这些基板的情况下，也可以在电感支配的高频区域中降低电路装置101的阻抗。
图30到图33是表示图1所示的基板200的又一结构的俯视图。参照图30，基板200F具有导体板301、缝隙302～304和通孔309。导体板301形成在电介质(未图示)的一主面的整体上。缝隙302～304通过去除导体板301的一部分而形成在电介质(未图示)的一主面上。通过使缝隙302～304形成在电介质(未图示)的一主面上，而将导体部305～308形成在电介质(未图示)的一主面上。
图30中虽然没有图示，但是基板200F包括在电介质(未图示)的另一主面上形成为与导体板301相对的另一个导体板。并且，通孔309按棋盘格状形成，使其电连接导体板301和另一个导体板。
在使用基板200F来制作电路装置的情况下，导体部305、306构成信号线，导体板301及另一个导体板与接地电位连接，阳极电极10C、10D分别与导体部305、306连接，阴极电极20E、20F分别与导体部307、308连接。结果，返回电流比基板200F的导体板301及另一个导体板更多地在导体板21～23中流动。
这样，由于基板200F具有缝隙302～304与导体部305～308，所以电流I在电气元件100内的导体板11、12中流动，返回电流Ir在电气元件100内的导体板21～23中流动。结果，在使用了基板200F的电路装置101中，导体板11、12与导体板21～23磁耦合，而使导体板11、12的有效电感比导体板11、12的自身电感小。
因此，在使用了基板200F的情况下，也可大幅度减小电路装置101的阻抗。
另外，在使用了基板200F的电路装置101中，可以将直流电流从电源90供给CPU110，并且可以将在CPU110中产生的不需要的高频电流封闭到电气元件100内。
参照图31，基板200G在图30所示的基板200F上追加了通孔310、311，除此之外与基板200F相同。通孔310、311分别形成在导体部307、308上。
在使用基板200G来制作电路装置的情况下，导体部305、306构成信号线、导体板301及另一个导体板与接地电位连接，阳极电极10C、10D分别与导体部305、306连接，阴极电极20E、20F分别与导体部307、308连接。结果，返回电流比基板200G的导体板301及另一个导体板更多地流过导体板21～23。
这样，由于基板200G具有缝隙302～304、导体部305～308和通孔310、311，所以电流I在电气元件100内的导体板11、12中流动，返回电流Ir在电气元件100内的导体板21～23中流动。结果，在使用了基板200G的电路装置101中，导体板11、12与导体板21～23产生磁耦合，而使导体板11、12的有效电感比导体板11、12的自身电感小。
因此，在使用了基板200G的情况下，也可大幅度减少电路装置101的阻抗。
另外，在使用了基板200G的电路装置101中，可以将直流电流从电源90供给CPU110，并且可以将CPU110中产生的不需要的高频电流封闭到电气元件100内。
参照图32，基板200H在基板200F上追加了缝隙312、313，除此之外，与基板200F相同。缝隙312、313通过去除导体板301的一部分，而在电介质(未图示)的一主面上形成，并与缝隙303连接。而且，由缝隙303、312、313构成的缝隙在与构成信号线的导体部305、306的长度方向正交的方向上，形成在整个基板200H上。
在使用基板200H来制作电路装置的情况下，导体部305、306构成信号线，导体板301和另一个导体板与接地电位连接，阳极电极10C、10D分别与导体部305、306连接，阴极电极20E、20F分别与导体部307、308连接。结果，返回电流比基板200H的导体板301及另一个导体板更多地导体板21～23中流动。
这样，由于基板200H具有缝隙302～304、312、313和导体部305～308，所以在电气元件100内的导体板11、12中流过电流I，在电气元件100内的导体板21～23中流动返回电流Ir。结果，在使用了基板200H的电路装置101中，导体板11、12与导体板21～23产生磁耦合，而使导体板11、12的有效电感比导体板11、12的自身电感小。
因此，在使用了基板200H的情况下，也可大幅度减小电路装置101的阻抗。
另外，在使用了基板200H的电路装置101中，可以从电源90向CPU110供给直流电流，并且可以将在CPU110中产生的不需要的高频电流封闭到电气元件100内。
参照图33，基板200J在基板200G上追加了缝隙312、313，除此之外，与基板200G相同。基板200J中，缝隙312、313通过去除导体板301的一部分，而在电介质(未图示)的一主面上形成，使其与缝隙303连接。并且，由缝隙303、312、313构成的缝隙在与构成信号线额导体部305、306的长度方向正交的方向上，形成在基板200J的整体上。
在使用基板200J来制作电路装置的情况下，导体部305、306构成信号线，导体板301及另一个导体板与接地电位连接，阳极电极10C、10D分别与导体部305、306连接，阴极电极20E、20F分别与导体部307、308连接。结果，返回电流比基板200J的导体板301及另一个导体板更多地在导体板21～23中流动。
这样，由于基板200J具有缝隙302～304、312、313与导体部305～308、通孔310、311，所以在电气元件100内的导体板11、12中流过电流I，在电气元件100内的导体板21～23中流动返回电流Ir。结果，在使用了基板200J的电路装置101中，导体板11、12与导体板21～23磁耦合，而使导体板11、12的有效电感比导体板11、12的自身电感小。
因此，在使用了基板200J的情况下，也可大幅度减小电路装置101的阻抗。
另外，在使用了基板200J的电路装置101中，可以将直流电流从电源90供给CPU110，并且可以将CPU110中产生的不需要的高频电流封闭到电气元件100内。
图34是表示使用了图30到图33分别表示的基板200F、200G、200H、200J的电路装置101的阻抗和频率关系的图。图34中，横轴表示频率，纵轴表示阻抗。另外，曲线k7表示使用了基板200F的情况，曲线k8表示使用了基板200G的情况，曲线k9表示使用了基板200H的情况，曲线k10表示使用了基板200J的情况。
通过在分别连接阴极电极20E、20F的导体部307、308上设置通孔310、311，从而在约10MHz以上的电感支配的频率区域中，阻抗降低(参照曲线k7、k8)。
另外，通过在分别连接阴极电极20E、20F的导体部307、308之间设置比缝隙303长的缝隙312、313，从而在约10MHz以上的电感支配的频率区域中阻抗减小(参照曲线k7～k9)。
进一步，通过在分别连接阴极电极20E、20F的导体部307、308上设置通孔310、311，且在导体部307、308之间设置比缝隙303长的缝隙312、313，从而在约1GHz以上的频率区域中阻抗减小(参照曲线k9，k10)。这是因为通过缝隙312、313阻止了从在缝隙312、313的一侧设置的导体板301向缝隙312、313的另一侧设置的导体板301流动的电流，而使其在电气元件内的导体板21～23、21A、22A、23A中流动。
图35是表示图1所示的基板200的又一构成的俯视图。参照图35，基板200K在图31所示的基板200G上追加了缝隙314、315，除此之外，与基板200G相同。缝隙314、315通过去除导体板301一部分，形成在电介质(未图示)的一主面上，并与缝隙303连结。并且，缝隙303、314、315构成的缝隙在与构成信号线的导体部305、306的长度方向正交的方向上，形成在基板200K的一部分上。
图36是表示在使用图35所示的基板200K来制作电路装置的情况下，阻抗相对由3个缝隙303、314、315构成的缝隙的长度的变化的图。
图36中，横轴表示缝隙的长度，纵轴表示阻抗。另外，曲线k11表示仿真结果，曲线k12表示实测值。进一步，缝隙303的宽度是5mm，频率是100MHz。
从图36所示的结果看出，通过将由缝隙303、314、315构成的缝隙的长度设置为5mm以上，阻抗降低。即，通过使由缝隙303、314、315构成的缝隙的长度比缝隙303的宽度(＝5mm)长，阻抗降低。这样，通过在基板200K的一部分上设置由缝隙303、314、315构成的缝隙，可以使电路装置101的阻抗减小。
这样，由于基板200K具有缝隙302～304、314、315与导体部305～308，所以在电气元件100内的导体板11、12中流过电流I，在电气元件100内的导体板21～23中流动返回电流Ir。结果，在使用了基板200K的电路装置101中，导体板11、12与导体板21～23产生磁耦合，而使导体板11、12的有效电感比导体板11、12的自身电感小。
因此，在使用了基板200K的情况下，可以大幅度减小电路装置101的阻抗。
另外，在使用了基板200K的电路装置101中，可以从电源90向CPU110供给直流电流，并且可以将CPU110中产生的不需要的高频电流封闭到电气元件100内。
图37是表示图1所示的基板的另一构成的俯视图。参照图37，基板200L在图35所示的基板200K上追加了缝隙316、317，除此之外，与基板200K相同。
缝隙316通过去除导体板301一部分，形成在电介质(未图示)的一主面上，并与缝隙314的一端大致垂直地加以连接。并且，缝隙316具有规定长度，在缝隙314的两侧延伸相同长度。缝隙317通过去除导体板301的一部分，形成在电介质(未图示)的一主面上，使其与缝隙315的一端大致垂直地进行连接。并且，缝隙317具有与缝隙316相同的长度，在缝隙315的两侧延伸相同长度。
图38是表示图37所示的缝隙316、317的长度和S21的关系的图。图38中，纵轴表示S21，横轴缝隙长度。并且，S21是从缝隙314、315一侧的导体板301向缝隙314、315的另一侧的导体板301的电流的传输特性。
参照图38，随着缝隙316、317的缝隙长度长到5mm、10mm及15mm，传输特性S21减小。这是因为通过设置缝隙316、317，可以防止电流经没有形成缝隙314、315的导体板301部分，从缝隙314、315一侧的导体板301绕向缝隙314、315另一侧的导体板301。并且，越加长缝隙316、317的缝隙长度，防止该电流的绕入的程度越大。
因此，通过使用基板200L，使返回电流容易在电气元件内部的导体板21～23中流动，而使导体板11、12的有效电感比自身电感更小。
这样，由于基板200L具有缝隙302～304、314～317与导体部305～308，所以可以使电流I在电气元件100内的导体板11、12中流动，使返回电流Ir在电气元件100内的导体板21～23中流动。结果，在使用了基板200L的电路装置101中，导体板11、12与导体板21～23产生磁耦合，而使导体板11、12的有效电感比导体板11、12的自身电感小。
因此，在使用了基板200L的情况下，也可大幅度减小电路装置101的阻抗。
另外，在使用了基板200L的电路装置101中，可以从电源90向CPU110供给直流电流，并且可以使CPU110中产生的不需要的高频电流封闭到电气元件100内。
图39是表示图1所示的基板200的另一构成的俯视图。参照图39，基板200M分别由缝隙318、319代替图37所示的基板200L的缝隙316、317，除此之外与基板200L相同。
缝隙318通过去除导体板301一部分，而形成在电介质(未图示)的一主面上，并与缝隙314的一端连结。缝隙319通过去除导体板301一部分，形成在电介质(未图示)的一主面上，使其与缝隙315的一端连结。
缝隙318由直线部318A、318B、318C构成。直线部318A形成为与缝隙314大致垂直。直线部318B从直线部318A的一端起沿与直线部318A成规定的角度的方向延伸。直线部318C从直线部318A的另一端起沿与直线部318A成规定的角度的方向延伸。结果，直线部318B、318C在直线部318A的两端相对于朝向缝隙303的方向配置为大致ハ字状。
缝隙319由直线部319A、319B、319C构成。直线部319A形成为与缝隙315大致垂直。直线部319B从直线部319A的一端起沿与直线部319A成规定的角度的方向延伸。直线部319C从直线部319A的另一端起沿与直线部319A成规定的角度的方向延伸。结果，直线部319B、319C在直线部319A的两端相对朝向缝隙303的方向配置为大致ハ字状。
在具有缝隙318、319的情况下，也与具有缝隙316、317的情况下相同，传输特性S21减小，可以防止电流经没有形成缝隙314、315的导体板301部分从缝隙314、315的一侧的导体板301绕到缝隙314、315的另一侧的导体板301。结果，缝隙303、314、315、318、319抑制了在导体板301中流动返回电流Ir。
这样，由于基板200M具有缝隙302～304、314、315、318、319与导体部305～308，所以使电流I在电气元件100内的导体板11、12中流动，使返回电流Ir在电气元件100内的导体板21～23中流动。结果，在使用了基板200M的电路装置101中，导体板11、12与导体板21～23产生磁耦合，而使导体板11、12的有效电感比导体板11、12的自身电感小。
因此，在使用了基板200M的情况下，也可大幅度减小电路装置101的阻抗。
另外，在使用了基板200M的电路装置101中，可以使直流电流从电源90向CPU110供给，并且可以使CPU110中产生的不需要的高频电流封闭到电气元件100内。
图40是图1所示的基板200的又一构成的俯视图。参照图40，基板200N中分别用缝隙320、321代替图37所示的基板200L的缝隙316、317，除此之外，与基板200L相同。
缝隙320通过去除导体板301一部分，而形成在电介质(未图示)的一主面上，使其与缝隙314的一端连结。缝隙321通过去除导体板301的一部分，而形成在电介质(未图示)的一主面上，并与缝隙315的一端连结。
缝隙320由直线部320A、320B、320C构成。直线部320A形成为与缝隙314大致垂直。直线部320B从直线都320A的一端起沿与直线部320A成规定的角度的方向延伸。直线部320C从直线部320A的另一端起沿与直线部320A成规定的角度的方向延伸。结果，直线部320B、320C在直线部318A的两端中相对与缝隙303相反的方向配置为大致ハ字状。
缝隙321由直线部321A、321B、321C构成。直线部321A形成为与缝隙315大致垂直。直线部321B从直线部321A的一端起沿与直线部321A成规定的角度的方向延伸。直线部321C从直线部321A的另一端起沿直线部321A成规定的角度的方向延伸。结果，直线部321B、321C在直线部321A的两端相对与缝隙303相反的方向配置为大致ハ字状。
在具有缝隙320、321的情况下，也与具有缝隙316、317的情况下相同，传输特性S21减小，可以防止电流经没有形成缝隙314、315的导体板301部分从缝隙314、315的一侧的导体板301绕到缝隙314、315的另一侧的导体板301。结果，缝隙303、314、315、320、321抑制了返回电流Ir在导体板301中流动。
这样，由于基板200N具有缝隙302～304、314、315、320、321与导体部305～308，所以使电流I在电气元件100内的导体板11、12中流动，使返回电流Ir在电气元件100内的导体板21～23中流动。结果，在使用了基板200N的电路装置101中，导体板11、12与导体板21～23产生磁耦合，而使导体板11、12的有效电感比导体板11、12的自身电感小。
因此，在使用了基板200N的情况下，也可大幅度减小电路装置101的阻抗。
另外，在使用了基板200N的电路装置101中，可以将直流电流从电源90供给CPU110，并且可以将CPU110产生的不需要的高频电流封闭到电气元件100内。
图37、图39及图40中，表示了具有各种缝隙的基板200L、200M、200N，但是本发明并不限于此，图37、图39及图40所示这种形状的基板一般具有抑制使高频电流从缝隙一侧向缝隙的另一侧传输的形状的缝隙即可。
图41是表示图1所示的基板200的又一构成的俯视图。参照图41，基板200P中由缝隙322～324代替图30所示的基板200F的缝隙302～304，除此之外，与基板200F相同。
缝隙322通过去除导体板301的一部分而形成在电介质(未图示)的一主面上。并且，通过形成缝隙322，使导体部325～328形成在电介质(未图示)的一主面上。
缝隙323通过去除导体板301一部分，而形成在电介质(未图示)的一主面上，并在缝隙322一侧与缝隙322连结。另外，缝隙324通过去除导体板301的一部分而形成在电介质(未图示)的一主面上，在缝隙322的另一侧与缝隙322连结。
在使用基板200P来制作电路装置的情况下，导体部325、328构成信号线，导体板301及另一导体板与接地电位连接，阳极电极10C、10D分别与导体部325、328连接，阴极电极20E、20F分别与导体部326、327连接。结果，返回电流比基板200P的导体板301及另一导体板更多地在导体板21～23中流动。
这样，由于基板200P具有缝隙322～324与导体部325～328，所以使电流I在电气元件100内的导体板11、12中流动，使返回电流Ir在电气元件100内的导体板21～23中流动。结果，在使用了基板200P的电路装置101中，导体板11、12与导体板21～23产生磁耦合，而使导体板11、12的有效电感比导体板11、12的自身电感小。
因此，在使用了基板200P的情况下，也可大幅度减小电路装置101的阻抗
另外，在使用了基板200P的电路装置101中，可以将直流电流从电源90供给CPU110，并且可以将CPU110产生的不需要的高频电流封闭到电气元件100内。
图42是表示图1所示的基板200的又一结构的俯视图。参照图42，基板200Q分别用缝隙314、315来代替图41所示的基板200P的缝隙323、324，除此之外，与基板200P相同。
缝隙314、315通过去除导体板301的一部分，形成在电介质(未图示)的一主面上，并与缝隙322连结。并且，缝隙322、314、315构成的缝隙在与构成信号线的导体部325、328的长度方向正交的方向上，在基板200Q的一部分上形成。
这样，由于基板200Q具有缝隙314、315、322与导体部325～328，所以使电流I在电气元件100内的导体板11、12中流动，使返回电流Ir在电气元件100内的导体板21～23中流动。结果，在使用了基板200Q的电路装置101中，导体板11、12与导体板21～23产生磁耦合，而使导体板11、12的有效电感比导体板11、12的自身电感小。
因此，在使用了基板200Q的情况下，也可大幅度减小电路装置101的阻抗。
另外，在使用了基板200Q的电路装置101中，可以将直流电流从电源90供给CPU110，并且可以将CPU110产生的不需要的高频电流封闭到电气元件100内。
图43是表示图1所示的基板200的又一结构的俯视图。而且，图44是图43所示的线XXXXIV-XXXXIV之间的基板200R的剖视图。参照图43及图44，基板200R具有导体板401、403、405、407、电介质402、404、406、缝隙411、412、413、414与导体部415、416、417、418、419、420、421、426。
导体板401形成在电介质402的表面上，导体板403形成在电介质404的表面上，导体板405形成在电介质406的表面上，导体板407形成在电介质406的背面。并且，将形成有导体板403的电介质404层叠在形成有导体板405、407的电介质406上，将形成有导体板401的电介质402层叠在形成有导体板403的电介质404上。
缝隙411～414通过去除导体板401的一部分而形成在电介质402表面上。并且，缝隙411、412、414在基板200R的宽度方向上在一直线上配置。缝隙413两端与缝隙412连结，形成为包围缝隙411。该情况下，根据高频电流的波长及电介质402的介电常数来确定缝隙413的宽度，设置为高频电流不会从缝隙413的内侧形成的导体部421向缝隙413的外侧形成的导体部426转移的值。
结果、导体板401分离为导体部421与导体部426。另外，导体部416～419形成在电介质402的表面上。该情况下，导体部417各自的两端与导体部421连结，导体部418其两端与导体部426连结。
导体部415通过去除导体板403的一部分，而形成在电介质404的表面上。并且，导体部415通过通孔423与导体部416连接。另外，导体部420通过去除导体板403的一部分而形成在电介质404的表面上。导体部420通过通孔426与导体部419连接。
导体部417通过通孔424与导体板405连接，导体部418通过通孔425与导体板407连接。此外，导体部421通过通孔与导体板405连接，导体部426通过通孔与导体板407连接。并且，导体板401、405、407与接地电位连接。
在使用基板200R来制作电路装置的情况下，导体部415、416、419、420及通孔423、426构成信号线，阳极电极10C与导体部415连接，阳极电极10D与导体部420连接，阴极电极20E与导体部417连接，阴极电极20F与导体部418连接。结果，使返回电流在电气元件100内的导体板21～23中流动。
这样，返回电流在电气元件100内的导体板21～23中流动，是由于连接阴极电极20E、20F的导体部417、418分别与通过缝隙413分离的导体部421、426连接，导体部421、426分别与不同的导体板405、407连接。
这样，通过使用基板200R，返回电流可以完全流到电气元件100内的导体板21～23中，而可以使导体板11、12的有效电感比自身电感小。结果，减小了电路装置101的阻抗。
另外，在使用了基板200R的电路装置101中，可以从电源90向CPU110供给直流电流，并且可以将CPU110产生不需要的高频电流封闭到电气元件10内。
图45是表示实施例1的电路装置的又一结构的示意图。实施例1的电路装置可以是图45所示的电路装置102。参照图45，电路装置102由电气元件100A来代替图1所示的电路装置101的电气元件100，除此之外，与电路装置101相同。
电气元件100A分别由导体板11A、12A、21A～23A来代替图2所示的电气元件100的导体板11、12、21～23，除此之外，与电气元件100相同。
导体板21A配置在电介质层1、2之间，导体板11A配置在电介质层2、3之间。另外，导体板22A配置在电介质层3、4之间，导体板12A配置在电介质层4、5之间，导体板23A配置在电介质层5的一主面5A上。
导体板11A、12A其一端与边侧阳极电极10A连接，另一端与边侧阳极电极10B连接。导体板21A～23A其一端与边侧阴极电极20A、20B连接，另一端与边侧阴极电极20C、20D连接。
线XXI-XXI之间的电气元件100A的剖视图与图21所示的电气元件100的剖视图相同，线XXII-XXII之间的电气元件100A的剖视图与图22所示的电气元件100的剖视图相同。可以用导体板11A、12A、21A～23A代替图21及图22中导体板11、12、21～23。
图46是相邻两个导体板的另一俯视图。参照图46，导体板11A具有长度L4和宽度W5，导体板21A具有长度L5和宽度W4。并且，长度L4和宽度W5之间有W5≥L4的关系，长度L5和宽度W4之间有W4≥L5的关系。这样，导体板11A、21A由宽度方向DR2比长度方向DR1长的形状构成。
导体板12A具有与导体板11A相同的尺寸，导体板22A、23A具有与导体板21A相同的尺寸。
若将导体板11A及导体板21A投影到一个平面上，则导体板11A及21A具有重复部分200A。导体板11A和导体板21A的重复部分200A具有长度L5及宽度W5。导体板11A和导体板22A的重复部分、导体板12A和导体板22A的重复部分及导体板12A和导体板23A的重复部分也具有与重复部分200A相同的长度L5及相同的宽度W5。并且，在实施方式3中，设置长度L5及宽度W5，使得W5≥L5。
在重复部分200A的宽度W5是长度L5以上的情况下，如图15所示那样，流过导体板11A的电流I1流过宽度方向DR2中重复部分200A的大致中央部，流过导体板21A的电流I2流过宽度方向DR2中接近重复部分200A的端部部分。结果，如上所述，相对减小导体板11A、12A的有效电感比导体板11A、12A的自身电感小的程度。
但是，由于电路装置102具有以规定的间隔L3配置的导体板204、205，所以导体板204、205使返回电流Ir(＝电流I2)流过电气元件100A内的导体板21A～23A。
结果，与基板200在一主面201B上具有电连接于阴极电极20E、20F之间的导体板的情况相比，在导体板21A～23A中流动的返回电流的比例增加，而相对增加导体板11A、12A的有效电感比导体板11A、12A的自身电感相比减小的程度。
因此，即使重复部分200A的宽度W5是长度L5以上，通过具有沿返回电流Ir流动的方向电分离的导体板204、205，也可减小电路装置102的电感。
图47是表示图45所示的电路装置102阻抗的频率依赖性的图。图47中，横轴表示频率，纵轴表示阻抗。另外，曲线k13表示重复部分200A的宽度W5是长度L5以上，且具有分离的导体板204、205的情况下的阻抗的频率依赖性，曲线k14表示重复部分200A中的宽度W5是长度L5以上，且电导通导体板204、205的情况下的阻抗的频率依赖性。
参照图47，0.06GHz以下的低频区域是电容支配的频率区域，0.01GHz以上的高频区域是电感支配的频率区域。
在电容支配的0.006GHz以下的低频区域中，电切断导体板204、205的情况下的电路装置102的阻抗(曲线k13)与电导通导体板204、205的情况下的电路装置102阻抗(曲线k14)大致相同。
另一方面，在电感支配的0.01GHz以上的高频区域中，电切断导体板204、205的情况下的电路装置102的阻抗(曲线k13)比电导通导体板204、205的情况下的电路装置102的阻抗(曲线k14)小。
因此，即使重复部分200A的宽度W5是长度L5以上，也可通过在基板200上设置电分离的导体板204、205，来减小电路装置102的电感。
电路装置102中，也可代替基板200，使用基板200A、200B、200C、200D、200E、200F、200G、200H、200J、200K、200L、200M、200N、200P、200Q、200R的其中之一。并且，在使用基板200A、200B、200C、200D、200E、200F、200G、200H、200J、200K、200L、200M、200N、200P、200Q、200R的任何一个的情况下，都与使用基板200的情况下相同，可以减小电路装置102的阻抗。
另外，在使用基板200A、200B、200C、200D、200E、200F、200G、200H、200J、200K、200L、200M、200N、200P、200Q、200R的任何一个情况下，都与使用基板200的情况下相同，可以将由CPU110产生的不需要的高频电流封闭到电气元件100内。
因此，基板200、200A、200B、200C、200D、200E、200F、200G、200H、200J、200K、200L、200M、200N、200P、200Q、200R是在导体板11A、12A与导体板21A～23A的重复部分200A中的宽度W5为长度L5以上的电路装置102中，在电感支配的高频区域中减小阻抗的基板。
另外，基板200、200A、200B、200C、200D、200E、200F、200G、200H、200J、200K、200L、200M、200N、200P、200Q、200R是将CPUJ110中产生的不需要的高频电流封闭到电气元件100内的基板。
上述中，说明了电介质层1～5全部由相同电介质材料(BaTi03)构成，但是本发明并不限于此，电介质层1～5可以由彼此不同的电介质材料构成，也可由2种电介质材料构成，一般上，由1种以上的电介质材料构成即可。该情况下，构成电介质层1～5的各电介质材料最好具有3000以上的相对介电常数。
并且，作为BaTiO3以外的电介质材料，可以使用Ba(Ti，Sn)O3、Bi4Ti3O12、(Ba，Sr，Ca)TiO3、(Ba，Ca)(Zr，Ti)O3、(Ba，Sr，Ca)(Zr，Ti)O3、SrTiO3、CaTiO3、PbTiO3、Pb(Zn，Nb)O3、Pb(Fe，W)O3、Pb(Fe，Nb)O3、Pb(Mg，Nb)O3、Pb(Ni，W)O3、Pb(Mg，W)O3、Pb(zr，Ti)O3、Pb(Li，Fe，W)O3、Pb5Ge3O11和CaZrO3等。
上述中，说明了阳极电极10C、10D、边侧阳极电极10A、10B、导体板11、12、21～23、边侧阴极电极20A、20B、20C、20D及阴极电极20E、20F由镍(Ni)构成，但是，本发明中并不限于此，阳极电极10C、10D、边侧阳极电极10A、10B、导体板11、12、21～23、边侧阴极电极20A、20B、20C、20D及阴极电极20E、20F也可以由银(Ag)、钯(Pd)、银钯合金(Ag-Pd)、白金(Pt)、金(Au)、钢(Cu)、铷(Ru)及钨(W)的其中之一构成。
进一步，上述中，说明了电气元件100具有电介质层1～5，但是本发明中并不限于此，电气元件100也可不具有电介质层1～5。这是因为即使没有电介质层1～5，在导体板11、12和导体板21～23之间也产生了磁干扰，通过上述机构而使电气元件100的阻抗降低。
进而，上述中，说明了与阳极电极10C、10D连接的导体板的个数是2个(导体板11、12)，与阴极电极20E、20F连接的导体板的个数是3个(导体板21～23)，但是本发明中并不限于此，电气元件100具有与阳极电极10C、10D连接的n(n是正整数)个导体板、和与阴极电极20E、20F连接的m(m是正整数)个导体板即可。在该情况下，电气元件100包括j(j＝m+n)个电介质层。这是由于若至少具有一个与阳极电极10C、10D连接的导体板和与阴极电极20E、20F连接的导体板，则可以产生磁干扰，从而可以减小有效电感。
并且，本发明中，随着电气元件100中流动的电流增加，而使与阳极电极10C、10D连接的导体板的个数和与阴极电极20E、20F连接的导体板的个数增加。这是因为在与阳极电极10C、10D连接的导体板及与阴极电极20E、20F连接的导体板由多个导体板构成时，由于多个导体板并联连接在2个阳极电极(10C、10D)之间、或2个阴极电极(20E、20F)之间，所以若与阳极电极10C、10D连接的导体板的个数和与阴极电极20E、20F连接的导体板的个数增加，则可以增加流过电气元件100的电流。
另外，本发明中，在使电气元件100的阻抗相对降低的情况下，使与电极10C、10D连接的导体板的个数和与阴极电极20E、20F连接的导体板的个数增加。这是因为若使与电极10C、10D连接的导体板的个数和与阴极电极20E、20F连接的导体板的个数增加，则并联连接的电容器的个数增加，电气元件100的有效电容变大，阻抗降低。
进而，上述中，说明了导体板11、12平行配置在导体板21～23上，但是本发明并不限于此，也可配置导体板11、12、21～23，使得导体板11、12与导体板21～23的间隔相对于长度方向DR1变化。
进而，上述中，说明了电气元件100与CPU110连接，但是本发明并不限于此，只要是以规定的频率动作的电负载电路，则电气元件100可以以任意方式与电负载电路连接。
进而，上述中，说明了电气元件100用作将由CPU110产生的不需要的高频电流封闭到CPU110的附近的噪声滤波器，但是本发明并不限于此，电气元件100可以用作电容器。由于电气元件100如上所述，包含并联连接的4个电容器，所以也可作为电容器使用。
并且，更具体的，电气元件100可用于笔记本电脑、CD-RW/DVD装置、游戏机、信息家电、数码相机、汽车电装用、汽车用数字设备、MPU外围电路及DC/DC变换器等。
因此，虽然在笔记本电脑及CD-RW/DVD装置等中用作电容器，但是在电源90与CPU110之间使用并具有将CPU110产生的不需要的高频电流封闭到CPU110附近的噪声滤波器功能的电气元件包含在基于本发明的电气元件100中。
根据实施方式1，由于电路装置101具有电气元件100、基板200、200A、200B、200C、200D、200E、200F、200G、200H、200J、200K、200L、200M、200N、200P、200Q、200R，电路装置102具有电气元件100A、基板200、200A、200B、200C、200D、200E、200F、200G、200H、200J、200K、200L、200M、200N、200P、200Q、200R，所以基板200、200A、200B、200C、200D、200E、200F、200G、200H、200J、200K、200L、200M、200N、200P、200Q、200R使电流I在电气元件100内的导体板11、12或电气元件100A内的导体板11A、12A中流动，使电流I的返回电流Ir在电气元件100内的导体板21～23或电气元件100A内的导体板21A～23A中流动。结果，导体板11、12与导体板21～23产生磁耦合，而使导体板11、12的有效电感比导体板11、12的自身电感小。
因此，根据本发明，可以减小电路装置101、102的阻抗。另外，可以将CPU110产生的不需要的高频电流封入到电气元件100内。
(实施方式2)
图48是基于实施方式2的电路装置的结构的立体图。参照图48，实施方式2的电路装置103包括电气元件100与导体板500。
此外，电路装置103中，电气元件100的导体板23被去除，并将边侧阳极电极10A形成在电气元件100的侧面100A的整体和电气元件100A的底面100C、正面100D、背面100E及上面100F的一部分上，边侧阳极电极10B形成在电气元件100的侧面100B的整体、电气元件100A的底面100C、正面100D、背面100E及上面100F的一部分上。另外，边侧阴极电极20A、20B、20C、20D也形成在电气元件100的上面100F的一部分上。
导体板500配置在电气元件100的上面100F上，与边侧阳极电极10A、10B连接。并且，导体板500由银、铜、金、铝、黄铜、镍、铁、白金、锡及铅的其中之一构成。
图49是图48所示的导体板500的立体图。参照图49，导体板500具有缺口部501、502。结果，导体板500由宽幅部503、504与窄幅部505构成。窄幅部505配置在宽幅部503与宽幅部504之间。
缺口部501是将边侧阴极电极20A、20C的一部分配置在电气元件100的一主面(＝上面100F)上用的缺口部，缺口部502是将边侧阴极电极20B、20D的一部分配置在电气元件100的一主面(＝上面100F)上用的缺口部。
另外，导体板500在电流流过电气元件100的导体板11、12的方向DR1上具有长度L6。该长度L6与方向DR1上的电气元件100的长度大致相等。
进而，导体板500的宽幅部503、504在与方向DR1正交的方向DR2上具有宽度W6，导体板500的窄幅部505具有宽度W7。并且，宽度W6具有与方向DR2上的电气元件100的宽度相同的宽度，宽度W7比宽度W6窄。该情况下，将宽度W6设作例如5mm，将宽度W7设作例如3mm。
图50是图49所示的导体板500的长度方向DR1上的剖视图。参照图50，导体板500具有凹凸面500A。此外，凹凸面500A不仅在导体板500的表面和背面，还在导体板500的宽度方向DR2两侧面形成。并且，凹凸面500A具有深度d。将该深度d设置为在交流电流流过导体的情况下，通过趋肤效应交流电流流过的导体的表皮深度ds。这样，由于导体板500的凹凸面500A相对长度方向DR1不连续，所以导体板500几乎不流过交流电流，而流过直流电流。
表1表示构成导体板500的各种金属材料的趋肤效应的表皮深度ds和频率的关系。
【表1】
Figure A20068004917600481
如表1所示，趋肤效应的表皮深度ds随着频率升高而变浅。另外，由于电路装置103具有电气元件100，所以如上所述，因有效电感的降低，阻抗减小。并且，电路装置103中，由于导体板500可以将从电源90供给的直流电流供给CPU110，并且通过趋肤效应抑制了CPU110产生的不需要的高频电流，使不需要的高频电流在电气元件100内的导体板21～23中流动，从而抑制了不需要的高频电流泄漏到电源90侧。
因此，根据与电路装置103连接的CPU110(电负载电路)产生的不需要的高频电流的频率，来确定导体板500的凹凸面500A的深度d。
更具体的，在CPU110产生具有f1～f2(f1＜f2)的范围的频率的不需要的高频电流的情况下，可将深度d设置为根据频率f1～f2中最低的频率f1确定的表皮深度。这是因为根据最低频率f1确定的表皮深度在由f1～f2频率范围所包含的频率确定的表皮深度中最深，所以可以抑制具有f1～f2范围的频率的高频电流流过导体板500。
图51及图52是分别说明图50所示的凹凸面500A的深度d的范围用的第1及第2示意图。参照图51，导体板500的凹凸面500A具有最小深度dmin以上的深度。该最小深度dmin是通过趋肤效应使比导体板500的表面平坦时电气元件100内的导体板11、12中流动的电流的交流成分更多的交流成分在电气元件100内的导体板11、12中流动的深度。即，最小深度dmin是比基于趋肤效应的表皮深度ds浅，且抑制通过趋肤效应而在导体板500的表面平坦时导体板500的表面层流动的电流的交流成分的深度。并且，最小深度dmin最好设置为比通过CPU110产生的高频电流(＝电流的交流成分)中最高频率确定的表皮深度浅，且抑制通过趋肤效应而导体板500的表面层流动的具有最高频率的高频电流的深度。
参照图52，导体板500的凹凸面500A具有最大深度dmax以下的深度。并且，最大深度dmax根据向与电路装置103连接的CPU110(电负载电路)供给的直流电流的电流值来确定。图53及图54分别是表示电路装置103和CPU110的连接模式的第1及第2示意图。
参照图53，在1个CPU110与电路装置103连接的情况下，电路装置103将直流电流I0供给CPU110。在导体板500的凹凸面500A具有最大深度dmax的情况下，直流电流I流过导体板500A的区域506，直流电流I0的电流值根据区域506的截面积来确定。若将表面平坦时的导体板500的厚度设作D，将导体板500的电阻率设作ρ，则区域506的截面积S根据S＝(D-2×dmax)×(W7-2×dmax)来确定。并且，若将流动直流电流I时的电压设作V，则直流电流I根据I0＝V×(D-2×dmax)×(W7-2×dmax)/(ρ×L6)来确定。
若确定直流电流I0的电流值及电圧V的电圧值，则由于厚度D、电阻率ρ、宽度W7及长度L6已知，所以可以通过I0＝V×(D-2×dmax)×(W7-2×dmax)/(ρ×L6)来确定导体板500的凹凸面500A的最大深度dmax。
参照图54，在将4个CPU110A、110B、110C、110D与电路装置103并联连接的情况下，电路装置103使分别供给CPU110A、110B、110C、110D的直流电流I1、I2、I3、I4总共I1+I2+I3+I4的直流电流流过导体板500。因此，通过使用I1+I2+I3+I4＝V×(D-2×dmax)×W7/(ρ×L6)来确定导体板的凹凸面500A的最大深度dmax。并且，在与电路装置103并联连接的CPU110的个数为j(j是2以上的整数)个的情况下，通过使用I1+I2+…+Ij＝V×(D-2×dmax)×(W7-2×dmax)/(ρ×L6)来确定导体板的凹凸面500A的最大深度dmax。
另外，在分别供给CPU110A、110B、110C、110D的直流电流I1、I2、I3、I4的电流值相等的情况下，通过使用4×I1＝V×(D-2×dmax)×W7/(ρ×L6)来确定导体板的凹凸面500A的最大深度dmax。并且，在与电路装置103并联连接的CPU110的个数是j个、且供给各CPU110的直流电流的电流值相等的情况下，可通过使用j×I1＝V×(D-2×dmax)×(W7-2×dmax)/(ρ×L6)来确定导体板500的凹凸面500A的最大深度dmax。
通过上述的方法，来确定导体板500的凹凸面500A的深度d的最小深度dmin和最大深度dmax。并且，将导体板500的凹凸面500A的深度d设置为最小深度dmin以上的深度即可。另外，最好可以将导体板500的凹凸面500A的深度d设置为表皮深度ds以上的深度。更好可以将导体板500的凹凸面500A的深度d设置为通过CPU110产生的高频电流的频率中最高频率所确定的表皮深度ds以上的深度。最好可以将导体板500的凹凸面500A的深度d设置为最小深度dmin以上且最大深度dmax以下的深度。更好可以将导体板500的凹凸面500A的深度d设置为表皮深度ds以上且最大深度dmax以下的深度。进一步更好可以将导体板500的凹凸面500A的深度d设置为由CPU110产生的高频电流的频率中最高频率所确定的表皮深度ds以上且最大深度dmax以下的深度。更好可以将导体板500的凹凸面500A的深度d设置为由CPU110产生的高频电流的频率中最低频率所确定的表皮深度ds以上且最大深度dmax以下的深度。
此外，图50到图52中，图示了凹凸面500A其表面背面具有相同形状的凹凸，但是本发明并不限于此，凹凸面500A也可以是表面背面具有不同形状的凹凸。
将电路装置103配置在基板200上。该情况下，边侧阳极电极10A与导体板202连接，边侧阳极电极10B与导体板203连接，边侧阴极电极20A、20B经导体(未图示)与导体板204连接，边侧阴极电极20C、20D经导体(未图示)与导体板205连接。
这样，电路装置103经导体板202使边侧阳极电极10A接受电流I。并且，电路装置103的导体板500使电流I的直流成分流向边侧阳极电极10B，使电流I的交流成分在电气元件100内的导体板11、12中流动。结果，电流I的直流成分的流动为边侧阳极电极10A→导体板500→边侧阳极电极10B→导体板203，电流I的交流成分流动为边侧阳极电极10A→导体板11、12→边侧阳极电极10B→导体板203。
另外，电流I的返回电流Ir通过导体板500的趋肤效应而被抑制了在导体板500中流动，而是从基板200的导体板205经导体(未图示)流向边侧阴极电极20C、20D，在电气元件100内以边侧阴极电极20C、20D、导体板21、22及边侧阴极电极20A、20B的顺序流动，并经导体流过导体板204。
结果，电气元件100的导体板11、12与导体板21、22产生磁耦合，而使导体板11、12的有效电感比导体板11、12的自身电感小。
因此，根据本发明，可以减小电路装置103的阻抗。
另外，将作为电流I的返回电流Ir的在CPU110中产生的不需要的高频电流封闭到电气元件100内，可以抑制不需要的高频电流泄漏到电源90侧。
进一步，电路装置103中，由于直流成分流过电气元件100的外部(＝上面100F)配置的导体板500，所以可以抑制电气元件100中的温度升高。
图55是表示基于实施方式2的电路装置的结构的又一立体图。实施方式2的电路装置可以是图55所示的电路装置104。参照图55，电路装置104由导体板501来代替图48所示的电路装置103的导体板500，除此之外，与电路装置104相同。
导体板501配置在电气元件100的上面100F、侧面100B、及底面100C的一部分上，与边侧阳极电极10A、10B连接。并且，导体板501由银、铜、金、铝、黄铜、镍、铁、白金、锡及铅的其中之一构成。另外，导体板501具有与导体板500的凹凸面500A相同的凹凸面。
由于导体板501与导体板500同样将趋肤效应下的表皮深度作为凹部的深度，所以流过电流I的直流成分，电流I的交流成分在电气元件100内的导体板11、12中流动。
结果，电路装置104中，导体板11、12与导体板21、22产生磁耦合，而使导体板11、12的有效电感比导体板11、12的自身电感小。
因此，根据本发明，可以减小电路装置104的阻抗。
另外，将由CPU110产生的不需要的高频电流封闭到电气元件100内，可以抑制不需要的高频电流泄漏到电源90侧。
进而，由于导体板501与边侧阳极电极10B的接触面积比导体板500大，所以可以减小导体板501与边侧阳极电极10B的接触阻抗，可以减小导体板501和边侧阳极电极10B的接触部的发热。
此外，电路装置104中，也可代替导体板501，而使用可以增大与边侧阳极电极10A的接触面积的导体板。
图56是表示实施方式2的电路装置的结构的又一立体图。实施方式2的电路装置可以是图56所示的电路装置105。
参照图56，电路装置105用导体板502来代替图48所示的电路装置103的导体板500，除此之外，与电路装置103相同。
导体板502配置在电气元件100的上面100F、侧面100A、100B、及底面100C的一部分上，与边侧阳极电极10A、10B连接。并且，导体板502由银、铜、金、铝、黄铜、镍、铁、白金、锡及铅的其中之一构成。另外，导体板502具有与导体板500的凹凸面500A相同的凹凸面。
由于导体板502与导体板500同样，将趋肤效应的表皮深度作为凹部的深度，所以流过电流I的直流成分，电流I的交流成分在电气元件100内的导体板11、12中流动。
结果，电路装置105中，导体板11、12与导体板21、22产生磁耦合，使导体板11、12的有效电感比体板11、12的自身电感小。
因此，根据本发明，可以减小电路装置105的阻抗。
另外，可以将CPU110产生的不需要的高频电流封闭到电气元件100内，可以抑制不需要的高频电流向电源90侧泄漏。
进而，由于导体板502与边侧阳极电极10A、10B的接触面积比导体板500大，所以可以减小导体板502与边侧阳极电极10A、10B的接触阻抗，可以减小导体板502和边侧阳极电极10A、10B的接触部的发热。
图57是表示实施方式2的电路装置的结构的又一立体图。实施方式2的电路装置可以是图57所示的电路装置106。
参照图57，电路装置106用导体板503来代替图48所示的电路装置103的导体板500，除此之外，与电路装置103相同。
导体板503配置在电气元件100的上面100F、侧面100B及底面100C的一部分上，与边侧阳极电极10A、10B连接，并且具有向电气元件100的宽度方向DR2延伸的延伸部5031。此外，图57中，仅表示了向电气元件100的宽度方向DR2的一方延伸的延伸部5031，但是实际上，导体板503也有沿与延伸部5031相反方向延伸的延伸部。
并且，导体板503由银、铜、金、铝、黄铜、镍、铁、白金、锡及铅的其中之一构成。另外，导体板503具有与导体板500的凹凸面500A相同的凹凸面。
由于导体板503与导体板500同样，将趋肤效应的表皮深度作为凹部的深度，所以流过电流I的直流成分，使电流I的交流成分在电气元件100内的导体板11、12中流动。
结果，电路装置106中，导体板11、12与导体板21、22产生磁耦合，使导体板11、12的有效电感比体板11、12的自身电感小。
因此，根据本发明，可以减小电路装置106的阻抗。
另外，可以将CPU110产生的不需要的高频电流封闭到电气元件100内，可以抑制不需要的高频电流向电源90侧泄漏。
进而，由于导体板503与边侧阳极电极10B的接触面积比导体板500大，所以可以减小导体板503与边侧阳极电极10B的接触阻抗，可以减小导体板503和边侧阳极电极10B的接触部的发热。
进一步，由于导体板503具有延伸部5031，所以在将电路装置106配置在基板200上的情况下，可以增大与导体板203的接触面积，可以减小电路装置106和基板200的接触阻抗，而抑制电路装置106和基板200的接触部的发热。
图58是表示实施方式2的电路装置的结构的又一立体图。实施方式2的电路装置可以是图58所示的电路装置107。
参照图58，电路装置107用导体板504来代替图48所示的电路装置103的导体板500，除此之外，与电路装置103相同。
导体板504配置在电气元件100的上面100F、侧面100A，侧面100B及底面100C的一部分上，具有连接部504A、504B。并且，导体板504通过连接部504A与边侧阳极电极10A连接，通过连接部504B与边侧阳极电极10B连接。连接部504A具有向电气元件100的宽度方向DR2延伸的延伸部5042、5043，连接部504B具有沿电气元件100的宽度方向DR2延伸的延伸部5041。此外，图58中，图示了沿电气元件100的宽度方向DR2延伸的3个延伸部5041～5043，但是实际上，连接部504B还具有沿与延伸部5041相反方向延伸的延伸部。
并且，导体板504由银、铜、金、铝、黄铜、镍、铁、白金、锡及铅的其中之一构成。另外，导体板504具有与导体板500的凹凸面500A相同的凹凸面。
由于导体板504与导体板500同样，将趋肤效应的表皮深度作为凹部的深度，所以流过电流I的直流成分，使电流I的交流成分在电气元件100内的导体板11、12中流动。
结果，电路装置107中，导体板11、12与导体板21、22产生磁耦合，使导体板11、12的有效电感比体板11、12的自身电感小。
因此，根据本发明，可以减小电路装置107的阻抗。
另外，可以将CPU110产生的不需要的高频电流封闭到电气元件100内，可以抑制不需要的高频电流向电源90侧泄漏。
进而，由于导体板504与边侧阳极电极10A、10B的接触面积比导体板500大，所以可以减小导体板504与边侧阳极电极10A、10B的接触阻抗，可以减小导体板504和边侧阳极电极10A、10B的接触部的发热。
进一步，由于导体板504具有延伸部5041～5043，所以在将电路装置107配置在基板200上的情况下，可以增大与导体板202、203的接触面积，可以减小电路装置107和基板200的接触面积，而抑制电路装置107和基板200的接触部的发热。
图59是表示实施方式2的电路装置的结构的又一立体图。实施方式2的电路装置可以是图59所示的电路装置108。
参照图59，电路装置108用导体板505来代替图48所示的电路装置103的导体板500，除此之外，与电路装置103相同。此外，电路装置108中，电气元件100的边侧阴极电极20A、20C配置在电气元件100的正面100D，边侧阴极电极20B、20D配置在电气元件100的背面100E。
导体板505具有与导体板500的宽幅部503、504的宽度W6相同的宽度，配置在电气元件100的上面100F、侧面100A、100B、及底面100C的一部分上，与边侧阳极电极10A、10B连接。
并且，导体板505由银、铜、金、铝、黄铜、镍、铁、白金、锡及铅的其中之一构成。另外，导体板505具有与导体板500的凹凸面500A相同的凹凸面。
由于导体板505与导体板500同样，将趋肤效应的表皮深度作为凹部的深度，所以流过电流I的直流成分，使电流I的交流成分在电气元件100内的导体板11、12中流动。
结果，电路装置108中，导体板11、12与导体板21、22产生磁耦合，使导体板11、12的有效电感比体板11、12的自身电感小。
因此，根据本发明，可以减小电路装置108的阻抗。
另外，可以将CPU110产生的不需要的高频电流封闭到电气元件100内，可以抑制不需要的高频电流向电源90侧泄漏。
进而，由于导体板505与边侧阳极电极10A、10B的接触面积比导体板500大，所以可以减小导体板505与边侧阳极电极10A、10B的接触阻抗，可以减小导体板505和边侧阳极电极10A、10B的接触部的发热。
图60是表示实施方式2的电路装置的结构的又一立体图。实施方式2的电路装置可以是图60所示的电路装置109。
参照图60，电路装置109用导体板506来代替图48所示的电路装置108的导体板505，除此之外，与电路装置108相同。
导体板506配置在电气元件100的上面100F及侧面100A、100B的整个面与底面100C、正面100D及背面100E的一部分上，与边侧阳极电极10A、10B连接。
并且，导体板506由银、铜、金、铝、黄铜、镍、铁、白金、锡及铅的其中之一构成。另外，导体板506具有与导体板500的凹凸面500A相同的凹凸面。
由于导体板506与导体板500同样，将趋肤效应的表皮深度作为凹部的深度，所以流过电流I的直流成分，使电流I的交流成分在电气元件100内的导体板11、12中流动。
结果，电路装置109中，导体板11、12与导体板21、22产生磁耦合，使导体板11、12的有效电感比体板11、12的自身电感小。
因此，根据本发明，可以减小电路装置109的阻抗。
另外，可以将CPU110产生的不需要的高频电流封闭到电气元件100内，可以抑制不需要的高频电流向电源90侧泄漏。
进而，由于导体板506与边侧阳极电极10A、10B的接触面积比导体板505大，所以可以减小导体板506与边侧阳极电极10A、10B的接触阻抗，可以减小导体板506和边侧阳极电极10A、10B的接触部的发热。
图61是表示实施方式2的电路装置的结构的又一立体图。实施方式2的电路装置可以是图61所示的电路装置120。
参照图61，电路装置120用导体板507来代替图55所示的电路装置108的导体板505，除此之外，与电路装置108相同。
导体板507配置在电气元件100的上面100F、侧面100A、100B、及底面100C的一部分上，具有连接部507A、507B。并且，导体板507通过连接部507A与边侧阳极电极10A连接，通过连接部507B与边侧阳极电极10B连接。连接部507A具有沿电气元件100的宽度方向DR2延伸的延伸部5072、5073，连接部507B具有沿电气元件100的宽度方向DR2延伸的延伸部5071。
此外，图61中，图示了沿电气元件100的宽度方向DR2延伸的3个延伸部5071～5073，但是实际上，连接部507B还具有沿与延伸部5071相反方向延伸的延伸部。
并且，导体板507由银、铜、金、铝、黄铜、镍、铁、白金、锡及铅的其中之一构成。另外，导体板507具有与导体板500的凹凸面500A相同的凹凸面。
由于导体板507与导体板500同样，将趋肤效应的表皮深度作为凹部的深度，所以流过电流I的直流成分，使电流I的交流成分在电气元件100内的导体板11、12中流动。
结果，电路装置120中，导体板11、12与导体板21、22产生磁耦合，使导体板11、12的有效电感比体板11、12的自身电感小。
因此，根据本发明，可以减小电路装置120的阻抗。
另外，可以将CPU110产生的不需要的高频电流封闭到电气元件100内，可以抑制不需要的高频电流向电源90侧泄漏。
进而，由于导体板507与边侧阳极电极10A、10B的接触面积比导体板500大，所以可以减小导体板507与边侧阳极电极10A、10B的接触阻抗，可以减小导体板507和边侧阳极电极10A、10B的接触部的发热。
进一步，由于导体板507具有延伸部5071～5073，所以在将电路装置120配置在基板200上的情况下，可以增大与导体板202、203的接触面积，可以减小电路装置120和基板200的接触阻抗，从而可以抑制电路装置120和基板200的接触部的发热。
图62是表示实施方式2的电路装置的结构的又一立体图。实施方式2的电路装置可以是图62所示的电路装置121。
参照图62，电路装置120用导体板508来代替图60所示的电路装置109的导体板506，除此之外，与电路装置109相同。
导体板508配置在电气元件100的上面100F、侧面100A、100B、及底面100C的一部分上，具有连接部508A、508B。并且，导体板508通过连接部508A与边侧阳极电极10A连接，通过连接部508B与边侧阳极电极10B连接。连接部508A具有沿电气元件100的宽度方向DR2延伸的延伸部5082、5083，连接部508B具有沿电气元件100的宽度方向DR2延伸的延伸部5081。图62中，图示了沿电气元件100的宽度方向DR2延伸的3个延伸部5081～5083，但是实际上，连接部508B还具有沿与延伸部5081相反方向延伸的延伸部。
并且，导体板508由银、铜、金、铝、黄铜、镍、铁、白金、锡及铅的其中之一构成。另外，导体板508具有与导体板500的凹凸面500A相同的凹凸面。
由于导体板508与导体板500同样，将趋肤效应的表皮深度作为凹部的深度，所以流过电流I的直流成分，使电流I的交流成分在电气元件100内的导体板11、12中流动。
结果，电路装置121中，导体板11、12与导体板21、22产生磁耦合，使导体板11、12的有效电感比体板11、12的自身电感小。
因此，根据本发明，可以减小电路装置121的阻抗。
另外，可以将CPU110产生的不需要的高频电流封入到电气元件100内，可以抑制不需要的高频电流向电源90侧泄漏。
进而，由于导体板508与边侧阳极电极10A、10B的接触面积比导体板500大，所以可以减小导体板508与边侧阳极电极10A、10B的接触阻抗，可以减小导体板508和边侧阳极电极10A、10B的接触部的发热。
进一步，由于导体板508具有延伸部5081～5083，所以在将电路装置121配置在基板200上的情况下，可以增大与导体板202、203的接触面积，可以减小电路装置121和基板200的接触阻抗，从而可以抑制电路装置121和基板200的接触部的发热。
图63是表示实施方式2的电路装置的结构的又一立体图。实施方式2的电路装置可以是图63所示的电路装置122。
参照图63，电路装置122用导体板509来代替图61所示的电路装置120的导体板507，除此之外，与电路装置120相同。
导体板509配置在电气元件100的上面100F、侧面100A、100B、及底面100C的一部分上，具有连接部509A、509B。导体板509通过连接部509A与边侧阳极电极10A连接，通过连接部509B与边侧阳极电极10B连接。连接部509A具有沿电气元件100的宽度方向DR2延伸的延伸部5092、5093，连接部509B具有沿电气元件100的宽度方向DR2延伸的延伸部5091。此外，图63中，图示了沿电气元件100的宽度方向DR2延伸的3个延伸部5091～5093，但是实际上，连接部509B还具有沿与延伸部5091相反方向延伸的延伸部。
并且，导体板509由银、铜、金、铝、黄铜、镍、铁、白金、锡及铅的其中之一构成。另外，导体板509具有与导体板500的凹凸面500A相同的凹凸面。
由于导体板509与导体板500同样，将趋肤效应的表皮深度作为凹部的深度，所以流过电流I的直流成分，使电流I的交流成分在电气元件100内的导体板11、12中流动。
结果，电路装置121中，导体板11、12与导体板21、22产生磁耦合，使导体板11、12的有效电感比体板11、12的自身电感小。
因此，根据本发明，可以减小电路装置122的阻抗。
另外，可以将CPU110产生的不需要的高频电流封入到电气元件100内，可以抑制不需要的高频电流向电源90侧泄漏。
进而，由于导体板509与边侧阳极电极10A、10B的接触面积比导体板500大，所以可以减小导体板509与边侧阳极电极10A、10B的接触阻抗，可以减小导体板509和边侧阳极电极10A、10B的接触部的发热。
进一步，由于导体板509具有延伸部5091～5095，所以在将电路装置121配置在基板200上的情况下，可以增大与导体板202、203的接触面积，可以减小电路装置122和基板200的接触阻抗，从而可以抑制电路装置122和基板200的接触部的发热。
图64是表示实施方式2的电路装置的结构的又一立体图。实施方式2的电路装置可以是图64所示的电路装置123。
参照图64，电路装置123用导体板510来代替图62所示的电路装置121的导体板508，除此之外，与电路装置121相同。
导体板510配置在电气元件100的上面100F、侧面100A、100B、及底面100C的一部分上，具有连接部510A、510B。并且，导体板510通过连接部510A与边侧阳极电极10A连接，通过连接部510B与边侧阳极电极10B连接。连接部510A具有沿电气元件100的宽度方向DR2延伸的延伸部5102、5103，连接部510B具有沿电气元件100的宽度方向DR2延伸的延伸部5101。此外，图64中，图示了沿电气元件100的宽度方向DR2延伸的3个延伸部5101～5103，但是实际上，连接部510B还具有沿与延伸部5101相反方向延伸的延伸部。
并且，导体板510由银、铜、金、铝、黄铜、镍、铁、白金、锡及铅的其中之一构成。另外，导体板510具有与导体板500的凹凸面500A相同的凹凸面。
由于导体板510与导体板500同样，将趋肤效应的表皮深度作为凹部的深度，所以流过电流I的直流成分，使电流I的交流成分在电气元件100内的导体板11、12中流动。
结果，电路装置123中，导体板11、12与导体板21、22产生磁耦合，使导体板11、12的有效电感比体板11、12的自身电感小。
因此，根据本发明，可以减小电路装置123的阻抗。
另外，可以将CPU110产生的不需要的高频电流封入到电气元件100内，可以抑制不需要的高频电流向电源90侧泄漏。
进而，由于导体板510与边侧阳极电极10A、10B的接触面积比导体板500大，所以可以减小导体板510与边侧阳极电极10A、10B的接触阻抗，可以减小导体板510和边侧阳极电极10A、10B的接触部的发热。
进一步，由于导体板510具有延伸部5101～5105，所以在将电路装置123配置在基板200上的情况下，可以增大与导体板202、203的接触面积，可以减小电路装置123和基板200的接触阻抗，从而可以抑制电路装置123和基板200的接触部的发热。
如上所述，基于实施方式2的电路装置103～109、120～123包括具有凹部的深度为基于趋肤效应的最小深度dmin以上且作为最大深度dmax以下的凹凸面200A的导体板500～510，所以导体板500～510流过电流I的直流成分，使电流I的交流成分流过电气元件100内的导体板11、12。使电流I的返回电流Ir流过电气元件100内的导体板21、22。
结果，导体板11、12与导体板21、22产生磁耦合，而使导体板11、12的有效电感比导体板11、12的自身电感小。
因此，根据本发明，可以减小电路装置103～109、120～123的阻抗。
另外，可以将CPU110产生的不需要的高频电流封入到电气元件100内，可以抑制不需要的高频电流向电源90侧泄漏。
电路装置103～109、120～123在安装到基板上时，配置在上述的基板200、200A、200B、200C、200D、200E、200F、200G、200H、200J、200K、200L、200M、200N、200P、200Q、200R的其中一个基板上。
结果，从电路装置103到109、120～123中，电流I的直流成分流过导体板500～510，使电流I的交流成分在电气元件100内的导体板11、12中流动，进一步，使电流I的返回电流Ir在电气元件100内的导体板21、22中流动。即，使电流I的交流成分通过在电气元件100的外部配置的导体板500～510而在电气元件100内的导体板11、12中流动，使返回电流Ir通过基板200、200A、200B、200C、200D、200E、200F、200G、200H、200J、200K、200L、200M、200N、200P、200Q、200R而在电气元件100内的导体21、22中流动。
因此，通过上述结构，可以进一步减小电路装置103～109、120～123的阻抗。
另外，可以将CPU110产生的不需要的高频电流进一步封闭到电气元件100内，可以进一步抑制不需要的高频电流向电源90侧泄漏。
此外，电路装置103～109、120～123也可代替电气元件100而具有电气元件100A。
另外，导体板500～510的厚度可根据供给CPU110的直流电流的电流值来确定，导体板500～510可以由多个薄长方状的导体板构成，而不是一片导体板。
除此之外，与实施方式1相同。
上述中，说明了将电气元件100连接在电源90和CPU110之间，但是本发明并不限于此，电气元件100也可连接在第1端子和第2端子之间。该情况下，将边侧阳极电极10A及阳极电极10C配置在第1端子侧，将边侧阳极电极10B及阳极电极10D配置在第2端子侧，将边侧阴极电极20A、20B及阴极电极20E配置在第1端子侧，将边侧阴极电极20C、20D及阴极电极20F配置在第2端子侧。
另外，电路装置103～109、120～123也可包括仅具有向电气元件100的长度方向DR1延伸的延伸部的导体板，一般上，包括具有向电气元件100的长度方向DR1和/或宽度方向DR2延伸的延伸部的导体板即可。
进而，本发明中，基板200、200A、200B、200C、200D、200E、200F、200G、200H、2007、200K、200L、200M、200N、200P、200Q、200R分别构成“电流控制部件”，导体板500～510分别构成“电流控制部件”。
进而，导体板11、12；11A、12A构成“n个第1导体板”或“n个第2导体板”，导体板21～23；21～23A构成“m个第2导体板”或“m个第3导体板”。
进而，边侧阳极电极10A及阳极电极10C构成“第1阳极电极”，边侧阳极电极10B及阳极电极10D构成“第2阳极电极”，边侧阴极电极20A、20B及阴极电极20E构成“第1阴极电极”，边侧阴极电极20C、20D及阴极电极20F构成“第2阴极电极”。
进一步，导体板202及导体部305；325；415、416、422构成“第1导体部”，导体板203及导体部306、328、419、420、425构成“第2导体部”，导体板204、209、212、通孔BH1、423及导体部307、310、326、417构成“第3导体部”，导体板205、210、213、通孔BH2、424及导体部308、311、327、418构成“第4导体部”。
进一步，导体部305、325、415、416及通孔422构成“第1导体部”，导体部306、328、419、420及通孔425构成“第2导体部”，缝隙303、312～324、411～414构成“第1缝隙”，导体部307、310、326、417及通孔423构成“第3导体部”，导体部308、311、327、418及通孔424构成“第4导体部”，缝隙303、312～324、411～414构成“第2缝隙”。
进一步，凹凸面500A构成“凹凸部”，连接部504A、507A、508A、509A、510A构成“第1连接部”，连接部504B、507B、508B、509B、510B构成“第2连接部”。
应认为这里公开的实施方式的所有方面是例示，而不是限定。本发明的范围不通过上述实施方式的说明，而通过权利要求的范围来表示，意图包含与权利要求的范围相同的含义及范围内的所有改变。
(产业上的可用性)
本发明适用于可通过电感的降低来降低阻抗的电路装置。另外，本发明还适用于能抑制由电负载电路产生的高频电流向电源侧泄漏的电路装置。

Claims (14)

1、一种电路装置，包括：
电气元件(100、100A)，连接在第1及第2端子之间；和
电流控制部件(200、200A、200B、200C、200D、200E、200F、200G、200H、200J、200K、200L、200M、200N、200P、200Q、200R、500～510)，使从所述第一端子供给的第1电流的交流成分至少在所述电气元件(100、100A)内的导体板(11、12、11A、12A)中流动，并且从所述第2端子接受作为所述第1电流的返回电流的第2电流，使该接受的第2电流的交流成分至少在所述电气元件(100、100A)内的导体板(21～23、21A～23A)中流动；
所述电气元件(100、100A)包括：
n个第1导体板(11、12、11A、12A)，分别使所述第1电流的交流成分至少从所述第1端子侧向所述第2端子侧流动，其中n是正整数；和
m个第2导体板(21～23、21A～23A)，与所述n个第1导体板(11、12、11A、12A)交替层叠，分别使所述第2电流的交流成分至少从所述第2端子侧向所述第1端子侧流动，其中m是正整数。
2、根据权利要求1所述的电路装置，其特征在于，
所述电气元件(100、100A)还包括：
第1阳极电极(10A、10C)，配置在所述第1端子侧，与所述n个第1导体板(11、12、11A、12A)的一端连接；
第2阳极电极(10B、10D)，配置在所述第2端子侧，与所述n个第1导体板(11、12、11A、12A)的另一端连接；
第1阴极电极(20A、20B、20E)，配置在所述第1端子侧，与所述m个第2导体板(21～23、21A～23A)的一端连接；和
第2阴极电极(20C、20D、20F)，配置在所述第2端子侧，与所述m个第2导体板(21～23、21A～23A)的另一端连接；
所述电流控制部件(200、200A、200B、200C、200D、200E、200F、200G、200H、200J、200K、200L、200M、200N、200P、200Q、200R)包括：与所述第1及第2阴极电极(20A、20B、20E；20C、20D、20F)连接、且具有比所述m个第2导体板(21～23、21A～23A)的阻抗大的阻抗的导体部(204、205；204、205、220；209、210；307、308；326、327；417、418)。
3、根据权利要求1所述的电路装置，其特征在于，
所述电气元件(100、100A)还包括：
第1阳极电极(10A、10C)，配置在所述第1端子侧，与所述n个第1导体板(11、12、11A、12A)的一端连接；
第2阳极电极(10B、10D)，配置在所述第2端子侧，与所述n个第1导体板(11、12、11A、12A)的另一端连接；
第1阴极电极(20A、20B、20E)，配置在所述第1端子侧，与所述m个第2导体板(21～23、21A～23A)的一端连接；和
第2阴极电极(20C、20D、20F)，配置在所述第2端子侧，与所述m个第2导体板(21～23、21A～23A)的另一端连接；
所述电流控制部件(500～510)通过趋肤效应，使所述第1电流的交流成分在所述n个第1导体板中流动，并且使所述第1电流的直流成分从所述第1阳极电极(10A、10C)向所述第2阳极电极(10B、10D)流动。
4、一种电路装置，包括：
基板(200、200A、200B、200C、200D、200E、200F、200G、200H、200J、200K、200L、200M、200N、200P、200Q、200R)；和
电气元件(100、100A)，配置在所述基板(200、200A、200B、200C、200D、200E、200F、200G、200H、200J、200K、200L、200M、200N、200P、200Q、200R)上，连接于第1和第2端子之间；
所述电气元件(100、100A)包括：
第1阳极电极(10A、10C)，配置在所述第1端子侧；
第2阳极电极(10B、10D)，配置在所述第2端子侧；
第1阴极电极(20A、20B、20E)，配置在所述第1端子侧；
第2阴极电极(20C、20D、20F)，配置在所述第2端子侧；
n个第1导体板(11、12、11A、12A)，与所述第1及第2阳极电极(10A、10C；10B、10D)连接，其中n是正整数；和
m个第2导体板(21～23、21A～23A)，与所述n个第1导体板(11、12、11A、12A)交替层叠，与所述第1及第2阴极电极(20A、20B、20E；20C、20D、20F)连接，其中m是正整数；
所述基板(200、200A、200B、200C、200D、200E、200F、200G、200H、200J、200K、200L、200M、200N、200P、200Q、200R)包括：
第1导体部(202；305；325；415、416、422)，与所述第1阳极电极(10A、10C)连接；
第2导体部(203；306；328；419、420、425)，与所述第1导体部(202；305；325；415、416、422)分离设置，并与所述第2阳极电极(10B、10D)连接；
第3导体部(204；209；204、209；204、209、212；204、BHl；307；307、310；326；417、423)，与所述第1阴极电极(20A、20B、20E)连接；和
第4导体部(205；210；205、210；205、210、213；205、BH2；308；308、311；327；418、424)，与所述第3导体部(204；209；204、209；204、209、211；204、BHl；307；307、310；326；417、423)分离设置，并与所述第2阴极电极(20C、20D、20F)连接。
5、一种电路装置，包括：
基板(200、200A、200B、200C、200D、200E、200F、200G、200H、200J、200K、200L、200M、200N、200P、200Q、200R)；和
电气元件(100、100A)，配置在所述基板(200、200A、200B、200C、200D、200E、200F、200G、200H、200J、200K、200L、200M、200N、200P、200Q、200R)上，并连接在第1和第2端子之间；
所述电气元件(100、100A)包括：
第1阳极电极(10A、10C)，配置在所述第1端子侧；
第2阳极电极(10B、10D)，配置在所述第2端子侧；
第1阴极电极(20A、20B、20E)，配置在所述第1端子侧；
第2阴极电极(20C、20D、20F)，配置在所述第2端子侧；
n个第1导体板(11、12、11A、12A)，与所述第1及第2阳极电极(10A、10C；10B、10D)连接，其中n是正整数；和
m个第2导体板(21～23、21A～23A)，与所述n个第1导体板(11、12、11A、12A)交替层叠，并与所述第1及第2阴极电极(20A、20B、20E、20C、20D、20F)连接，其中m是正整数；
所述基板(200、200A、200B、200C、200D、200E、200F、200G、200H、200J、200K、200L、200M、200N、200P、200Q、200R)包括：
第1导体部(305；325；415、416、422)，与所述第1阳极电极(10A、10C)连接；
第2导体部(306；328；419、420、425)，与所述第2阳极电极(10B、10D)连接；
第1缝隙(303；303、312、313；303、314、315；303、314～317；303、314、315、318、319；303、314、315、320、321；322～324；314、315、322；411～414)，设置在所述第1导体部(305；325；415、416、422)和所述第2导体部(306；328；419、420、425)之间；
第3导体部(307；307、310；326；417、423)，与所述第1阴极电极(20A、20B、20E)连接；
第4导体部(308；308、311；327；418、424)，与所述第2阴极电极(20C、20D、20F)连接；和
第2缝隙(303；303、312、313；303、314、315；303、314～317；303、314、315、318、319；303、314、315、320、321；322～324；314、315、322；411～414)，设置在所述第3导体部(307；307、310；326；417、423)和所述第4导体部(308；308、311；327；418、424)之间。
6、根据权利要求5所述的电路装置，其特征在于，
所述第1缝隙(303；303、312、313；303、314、315；303、314～317；303、314、315、318、319；303、314、315、320、321；322～324；314、315、322；411～414)由与所述第2缝隙(303；303、312、313；303、314、315；303、314～317；303、314、315、318、319；303、314、315、320、321；322～324；314、315、322；411～414)相同的缝隙构成。
7、一种电路装置，包括：
电气元件(100、100A)，连接在第1及第2端子之间；和
第1导体板(500～510)，与所述电气元件(100、100A)的两端连接；
所述电气元件(100、100A)包括：
第1阳极电极(10A、10C)，配置在所述第1端子侧；
第2阳极电极(810B、10D)，配置在所述第2端子侧；
第1阴极电极(20A、20B、20E)，配置在所述第1端子侧；
第2阴极电极(20C、20D、20F)，配置在所述第2端子侧；
n个第2导体板(11、12、11A、12A)，与所述第1及第2阳极电极(10A、10C；10B、10D)连接，其中n是正整数；和
m个第3导体板(21～23、21A～23A)，与所述n个第2导体板(11、12、11A、12A)交替层叠，与所述第1及第2阴极电极(20A、20B、20E；20C、20D、20F)连接，其中m是正整数；
所述第1导体板(500～510)连接在所述第1及第2阳极电极(10A、10C；10B、10D)之间，并且表面具有深度在最小深度以上的凹凸部(500A)，
所述最小深度是下述深度：比基于趋肤效应的表皮深度dS浅，在所述第1导体板(500～510)的表面平坦的情况下，抑制因趋肤效应而在所述第1导体板(500～510)的表面层流动的电流的交流成分的深度。
8、根据权利要求7所述的电路装置，其特征在于，
所述第1导体板(500～510)包括：
作为与所述第1阳极电极(10A、10C)的连接部的第1连接部(504A、507A、508A、509A、510A)；和
作为与所述第2阳极电极(10B、10D)的连接部的第2连接部(504B、507B、508B、509B、510B)；
所述第1及第2连接部(504A、507A、508A、509A、510A；504B、507B、508B、509B、510B)的宽度比所述电气元件(100、100A)的宽度宽。
9、根据权利要求7所述的电路装置，其特征在于，
所述第1导体板(500～510)包括：
作为与所述第1阳极电极(10A、10C)的连接部的第1连接部(504A、507A、508A、509A、510A)；和
作为与所述第2阳极电极(10B、10D)的连接部的第2连接部(504B、507B、508B、509B、510B)；
所述第1及第2连接部具有沿所述电气元件(100、100A)的宽度方向和/或所述电气元件(100、100A)的长度方向延伸的延伸部(5031、5041～5043、5071～5073、5081～5083、5091～5095、5101～5105)。
10、根据权利要求7所述的电路装置，其特征在于，
所述最小深度被设定为下述深度：比由与所述电元件(100)连接的电负载电路(110)产生的交流电流成分中最高频率确定的表皮深度浅，并抑制因趋肤效应而在所述第1导体板(500～510)的表面层流动的具有所述最高频率的交流电流成分的深度。
11、根据权利要求10所述的电路装置，其特征在于，
所述凹凸部(500A)具有所述表皮深度以上的深度。
12、根据权利要求11所述的电路装置，其特征在于，
所述表皮深度是根据所述最高频率确定的表皮深度。
13、根据权利要求11所述的电路装置，其特征在于，
所述凹凸部(500A)的深度在所述表皮深度以上且在最大深度以下，
对于所述最大深度而言，在所述电负载电路(110)是一个的情况下，根据使提供给1个电负载电路(110)的直流电流在所述第1导体板(500～510)中流动所需的所述第1导体板(500～510)的截面积来确定，在将j个电负载电路(110A、110B、110C、110D)与所述电气元件(100)并联连接的情况下，根据使提供给j个电负载电路(110A、110B、110C、110D)的整体的直流电流在所述第1导体板(500～510)中流动所需的所述第1导体板(500～510)的截面积来确定，其中j是2以上的整数。
14、根据权利要求13所述的电路装置，其特征在于，
所述表皮深度是所述电负载电路(110)产生的交流电流成分的频率中最低频率下的表皮深度。
CN200680049176XA 2005-12-26 2006-11-24 电路装置 Expired - Fee Related CN101346787B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005372844 2005-12-26
JP372844/2005 2005-12-26
PCT/JP2006/323451 WO2007074598A1 (ja) 2005-12-26 2006-11-24 電気回路装置

Publications (2)

Publication Number Publication Date
CN101346787A true CN101346787A (zh) 2009-01-14
CN101346787B CN101346787B (zh) 2011-07-20

Family

ID=38214448

Family Applications (2)

Application Number Title Priority Date Filing Date
CN200680049176XA Expired - Fee Related CN101346787B (zh) 2005-12-26 2006-11-24 电路装置
CNB2006101725193A Expired - Fee Related CN100570946C (zh) 2005-12-26 2006-12-26 电路装置和使用于该电路装置的基板

Family Applications After (1)

Application Number Title Priority Date Filing Date
CNB2006101725193A Expired - Fee Related CN100570946C (zh) 2005-12-26 2006-12-26 电路装置和使用于该电路装置的基板

Country Status (5)

Country Link
US (1) US8027146B2 (zh)
JP (1) JP4912324B2 (zh)
CN (2) CN101346787B (zh)
TW (1) TW200746201A (zh)
WO (1) WO2007074598A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105900197A (zh) * 2014-01-28 2016-08-24 瑞典爱立信有限公司 电容器结构和使用该电容器结构的电容器

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096272A (ja) 2005-09-02 2007-04-12 Sanyo Electric Co Ltd 電気素子および電気回路
CN101346787B (zh) 2005-12-26 2011-07-20 三洋电机株式会社 电路装置
JP4912110B2 (ja) * 2005-12-26 2012-04-11 三洋電機株式会社 電気回路装置およびそれに用いる基板
JP4716951B2 (ja) * 2005-12-27 2011-07-06 三洋電機株式会社 電気回路装置
DE112013003806T5 (de) * 2012-08-01 2015-04-23 Samtec, Inc. Mehrschichtige Übertragungsleitungen

Family Cites Families (51)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5847716Y2 (ja) 1978-06-12 1983-10-31 株式会社東芝 印刷回路基板用電源母線
JPS5956831U (ja) 1982-10-04 1984-04-13 株式会社ケンウッド ラインフイルタ回路
JPS59127311A (ja) 1982-12-30 1984-07-23 日本メクトロン株式会社 コンデンサ内蔵型積層母線
JPS6165609U (zh) 1984-10-04 1986-05-06
JPS63148610A (ja) * 1986-12-12 1988-06-21 日本電信電話株式会社 四端子構造コンデンサ
JPS6345917U (zh) 1987-07-23 1988-03-28
JPH0456207A (ja) 1990-06-25 1992-02-24 Marcon Electron Co Ltd 積層セラミックコンデンサ及びそれを使用した回路
JP2552317Y2 (ja) 1991-02-13 1997-10-29 株式会社村田製作所 積層型ノイズフィルタ
JPH06260364A (ja) 1993-03-08 1994-09-16 Masusaku Okumura チップ部品
JPH06267802A (ja) * 1993-03-16 1994-09-22 Nitsuko Corp 低インピーダンス形固体電解コンデンサ
JPH09153752A (ja) 1995-11-30 1997-06-10 Kyocera Corp フィルタ
JPH104027A (ja) 1996-06-14 1998-01-06 Murata Mfg Co Ltd 積層型電子部品
JPH10112216A (ja) * 1996-08-09 1998-04-28 Toray Ind Inc 感光性導電ペースト、それを用いた電極およびその製造方法
JPH11102839A (ja) 1997-09-26 1999-04-13 Murata Mfg Co Ltd 電子部品
JP2991175B2 (ja) 1997-11-10 1999-12-20 株式会社村田製作所 積層コンデンサ
JP3455096B2 (ja) 1997-11-27 2003-10-06 京セラ株式会社 ノイズフィルタ
US6185091B1 (en) * 1998-02-09 2001-02-06 Matsushita Electric Industrial Co., Ltd. Four-terminal capacitor
JP3515698B2 (ja) 1998-02-09 2004-04-05 松下電器産業株式会社 ４端子コンデンサ
JPH11251178A (ja) 1998-03-04 1999-09-17 Taiyo Yuden Co Ltd ４端子型積層コンデンサ
JP3134841B2 (ja) * 1998-04-27 2001-02-13 株式会社村田製作所 差動伝送線路用積層型ノイズフィルタ
JP2000223351A (ja) * 1999-01-28 2000-08-11 Murata Mfg Co Ltd 積層セラミックコンデンサ
JP3548821B2 (ja) * 1999-05-10 2004-07-28 株式会社村田製作所 積層コンデンサ、ならびにこれを用いた電子装置および高周波回路
JP4993800B2 (ja) * 1999-06-15 2012-08-08 キャラハン セルラー エルエルシー 電子部品
JP3760364B2 (ja) * 1999-07-21 2006-03-29 Ｔｄｋ株式会社 誘電体磁器組成物および電子部品
JP3563664B2 (ja) * 2000-03-30 2004-09-08 Ｔｄｋ株式会社 積層型電子回路部品及び積層型電子回路部品の製造方法
JP2001210542A (ja) * 2000-01-28 2001-08-03 Tdk Corp 積層型電子部品
WO2001099237A1 (fr) 2000-06-20 2001-12-27 Fujitsu Limited Tableau et borne d'alimentation
KR100711365B1 (ko) * 2002-03-19 2007-04-27 엔이씨 도낀 가부시끼가이샤 Ｄｃ 전력을 공급하며 노이즈 감쇠를 위한 노이즈 필터를구비하는 전자장치
JP4085665B2 (ja) * 2002-03-22 2008-05-14 株式会社村田製作所 コンデンサの実装構造
US6791159B2 (en) * 2002-06-03 2004-09-14 Sumitomo Electric Industries, Ltd. Optical module
JP4479168B2 (ja) 2002-06-03 2010-06-09 住友電気工業株式会社 光モジュール
JP3833145B2 (ja) 2002-06-11 2006-10-11 Ｔｄｋ株式会社 積層貫通型コンデンサ
JP2004080773A (ja) 2002-07-31 2004-03-11 Nec Tokin Corp 伝送線路型ノイズフィルタ
TW200409153A (en) * 2002-09-04 2004-06-01 Nec Corp Strip line element, printed circuit board carrying member, circuit board, semiconductor package and method for forming same
JP2004179316A (ja) * 2002-11-26 2004-06-24 Rohm Co Ltd 貫通型コンデンサ
TWI229878B (en) * 2003-03-12 2005-03-21 Tdk Corp Multilayer capacitor
US6950300B2 (en) 2003-05-06 2005-09-27 Marvell World Trade Ltd. Ultra low inductance multi layer ceramic capacitor
JP4296866B2 (ja) 2003-07-10 2009-07-15 株式会社村田製作所 積層貫通型コンデンサおよび積層貫通型コンデンサアレイ
JP3850398B2 (ja) * 2003-08-21 2006-11-29 Ｔｄｋ株式会社 積層コンデンサ
JP4059181B2 (ja) * 2003-09-29 2008-03-12 株式会社村田製作所 多端子型積層セラミック電子部品の製造方法
JP4392237B2 (ja) 2003-12-26 2009-12-24 ローム株式会社 固体電解コンデンサ
JP4097268B2 (ja) * 2004-02-26 2008-06-11 Ｔｄｋ株式会社 積層コンデンサ
US7016176B1 (en) * 2005-04-07 2006-03-21 Honeywell International Inc. Low ESL and ESR chip capacitor
JP2006324555A (ja) * 2005-05-20 2006-11-30 Nec Tokin Corp 積層型コンデンサ及びその製造方法
US7408763B2 (en) * 2005-07-19 2008-08-05 Apurba Roy Low inductance multilayer capacitor
JP2007096272A (ja) 2005-09-02 2007-04-12 Sanyo Electric Co Ltd 電気素子および電気回路
JP2007096147A (ja) * 2005-09-30 2007-04-12 Toshiba Corp コンデンサ
JP4912110B2 (ja) * 2005-12-26 2012-04-11 三洋電機株式会社 電気回路装置およびそれに用いる基板
CN101346787B (zh) 2005-12-26 2011-07-20 三洋电机株式会社 电路装置
JP4716951B2 (ja) * 2005-12-27 2011-07-06 三洋電機株式会社 電気回路装置
KR100843434B1 (ko) * 2006-09-22 2008-07-03 삼성전기주식회사 적층형 칩 커패시터

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN105900197A (zh) * 2014-01-28 2016-08-24 瑞典爱立信有限公司 电容器结构和使用该电容器结构的电容器
CN105900197B (zh) * 2014-01-28 2019-09-13 瑞典爱立信有限公司 电容器结构和使用该电容器结构的电容器

Also Published As

Publication number Publication date
TW200746201A (en) 2007-12-16
US20100277851A1 (en) 2010-11-04
TWI346343B (zh) 2011-08-01
JPWO2007074598A1 (ja) 2009-06-04
WO2007074598A1 (ja) 2007-07-05
CN101346787B (zh) 2011-07-20
US8027146B2 (en) 2011-09-27
CN1992425A (zh) 2007-07-04
CN100570946C (zh) 2009-12-16
JP4912324B2 (ja) 2012-04-11

Similar Documents

Publication Publication Date Title
US7675733B2 (en) Multilayer capacitor
CN101523529B (zh) 电气元件
CN101346787B (zh) 电路装置
CN101310347B (zh) 层叠电容器
CN1925210B (zh) 电子元件和电子电路
CN101651451B (zh) 叠层型滤波器
CN100474464C (zh) 积层陶瓷电容器
CN102623179A (zh) 电子部件以及基板模块
KR101548814B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
CN101640129B (zh) 层叠电容器及层叠电容器的等效串联电阻值的调节方法
CN104112592B (zh) 多层陶瓷电容器及其安装板
CN105161300A (zh) 多层陶瓷电容器及其上安装有多层陶瓷电容器的板
KR20150049795A (ko) 적층 세라믹 커패시터 및 그 실장 기판
CN104299782A (zh) 多层陶瓷电容器和用于安装该多层陶瓷电容器的板
CN1992426B (zh) 电气电路装置
CN102664101A (zh) 电子部件以及基板模块
KR101514532B1 (ko) 적층 세라믹 커패시터
KR101499724B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
CN104715922B (zh) 多层陶瓷电容器及其上安装有该多层陶瓷电容器的板
CN103177875B (zh) 层叠陶瓷电子元器件
CN104112594B (zh) 多层陶瓷电容器和安装多层陶瓷电容器的板
KR101994711B1 (ko) 적층 세라믹 커패시터 및 그 실장 기판
CN102623180B (zh) 电子部件以及基板模块
CN101458993A (zh) 层叠电容器阵列
DE102008017762A1 (de) Magnetspule zur Generierung magnetischer Wechselfelder mit geringem Blindwiderstand in Planardesign, herstellbar durch Anwendung von Verfahren der Schichttechnologie sowie als Magnetfeldquelle, Strom- und Spannungswandler, Übertrager oder Transformator

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110720

Termination date: 20151124