JPH10215134A - 積層ｅｍｉフィルタ - Google Patents
積層ｅｍｉフィルタInfo
- Publication number
- JPH10215134A JPH10215134A JP9015189A JP1518997A JPH10215134A JP H10215134 A JPH10215134 A JP H10215134A JP 9015189 A JP9015189 A JP 9015189A JP 1518997 A JP1518997 A JP 1518997A JP H10215134 A JPH10215134 A JP H10215134A
- Authority
- JP
- Japan
- Prior art keywords
- ground
- pattern
- laminate
- coil
- emi filter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Abstract
(57)【要約】
【課題】高周波特性を向上させた積層ＥＭＩフィルタを
提供する。 【解決手段】コイルパターンと積層体の側面に設けた入
出力端子電極５、６との間にグランドパターン９が介在
するように、グランドパターン９を積層体内に形成す
る。コイルパターンと積層方向に対向してキャパシタを
構成する複数のグランドパターン４ｅを異なる層に備え
る場合、複数のキャパシタ構成用グランドパターン４ｅ
は、積層体側面に設けた複数のグランド端子電極により
相互に接続する。各グランドパターン４ｅはリング状を
なし、かつその一部を同じ側において開放する。
提供する。 【解決手段】コイルパターンと積層体の側面に設けた入
出力端子電極５、６との間にグランドパターン９が介在
するように、グランドパターン９を積層体内に形成す
る。コイルパターンと積層方向に対向してキャパシタを
構成する複数のグランドパターン４ｅを異なる層に備え
る場合、複数のキャパシタ構成用グランドパターン４ｅ
は、積層体側面に設けた複数のグランド端子電極により
相互に接続する。各グランドパターン４ｅはリング状を
なし、かつその一部を同じ側において開放する。
Description
【０００１】
【産業上の利用分野】本発明は、高周波用の積層ＥＭＩ
フィルタに関する。
フィルタに関する。
【０００２】
【従来の技術】図６（Ａ）は従来の積層ＥＭＩフィルタ
の一例を示す平面図、図６（Ｂ）はその等価回路図、図
６（Ｃ）は（Ａ）のＥ−Ｅ断面図である。
の一例を示す平面図、図６（Ｂ）はその等価回路図、図
６（Ｃ）は（Ａ）のＥ−Ｅ断面図である。
【０００３】図６（Ａ）、（Ｃ）において、１は誘電体
材料等の絶縁体からなる積層体であり、該積層体１の内
部にコイル２、３およびグランドパターン４を内蔵して
なる。５、６はそれぞれコイル２、３の一端に接続され
るように積層体１の側面に設けられた入力端子電極およ
び出力端子電極、７はコイル２、３の他端を接続するよ
うに積層体１の側面に設けられたタップ端子電極、８ａ
〜８ｃは積層体１の側面に設けたグランド端子電極であ
る。
材料等の絶縁体からなる積層体であり、該積層体１の内
部にコイル２、３およびグランドパターン４を内蔵して
なる。５、６はそれぞれコイル２、３の一端に接続され
るように積層体１の側面に設けられた入力端子電極およ
び出力端子電極、７はコイル２、３の他端を接続するよ
うに積層体１の側面に設けられたタップ端子電極、８ａ
〜８ｃは積層体１の側面に設けたグランド端子電極であ
る。
【０００４】図６（Ｃ）に示すように、グランドパター
ン４はコイル２、３と積層方向に対向して図６（Ｂ）に
示すキャパシタＣが構成される。
ン４はコイル２、３と積層方向に対向して図６（Ｂ）に
示すキャパシタＣが構成される。
【０００５】図７はこのフィルタを印刷法により得る場
合の積層工程を１チップ分について示す図であり、１ａ
〜１ｈは絶縁体層、２ａ〜２ｃ、３ａ〜３ｃはそれぞれ
前記コイル２、３を構成するコイルパターン、４は前記
グランドパターンであり、積層工程においては、絶縁体
層１ａ、コイルパターン２ａ、絶縁体層１ｂ、……絶縁
体層１ｄ、グランドパターン４、絶縁体層１ｅ、……絶
縁体層１ｈと、（Ａ）〜（Ｏ）の順序で積層したものを
各チップごとに切断して焼成するか、あるいは焼成後に
切断し、前記端子電極５〜７、８ａ〜８ｃを各チップの
側面に導電ペーストの塗布、焼き付け、メッキにより形
成する。
合の積層工程を１チップ分について示す図であり、１ａ
〜１ｈは絶縁体層、２ａ〜２ｃ、３ａ〜３ｃはそれぞれ
前記コイル２、３を構成するコイルパターン、４は前記
グランドパターンであり、積層工程においては、絶縁体
層１ａ、コイルパターン２ａ、絶縁体層１ｂ、……絶縁
体層１ｄ、グランドパターン４、絶縁体層１ｅ、……絶
縁体層１ｈと、（Ａ）〜（Ｏ）の順序で積層したものを
各チップごとに切断して焼成するか、あるいは焼成後に
切断し、前記端子電極５〜７、８ａ〜８ｃを各チップの
側面に導電ペーストの塗布、焼き付け、メッキにより形
成する。
【０００６】図８（Ａ）は従来の積層ＥＭＩフィルタの
他の例を示す斜視図、図９はその積層構造図であり、特
開平４−２２５５１１号公報に記載のものに基づいて描
いたものである。この従来例は、図８（Ａ）に示すよう
に、積層体１の両端に入出力端子電極５、６を有し、中
間部の両側面にグランド端子電極８を有する。このフィ
ルタは、図９に示すように、それぞれリング状のグラン
ドパターン４ａ〜４ｄを形成した絶縁体シート１ｊ、１
ｍ、１ｐ、１ｒの間に、コイルパターン２ｄ、２ｅ、２
ｆを形成した絶縁体シート１ｋ、１ｎ、１ｑを介在さ
せ、最上面、最下面に絶縁体シート１ｉ、１ｓを重ねて
積層し、コイルパターン２ｄ〜２ｆの端部はスルーホー
ルｄを介して接続したもので、グランドパターン４ａ〜
４ｄは、前記積層体１の両側面の２つのグランド端子電
極８に接続する引き出し電極ａ、ｂを有すると共に、コ
イルパターン２ｄ〜２ｆに流れる電流によって発生する
磁束による電流がグランドパターン４ａ〜４ｄに流れる
ことを防止するため、それぞれ、前記スルーホールｄを
避けるように、一部に開放部ｃを有する開きリング状を
なしている。
他の例を示す斜視図、図９はその積層構造図であり、特
開平４−２２５５１１号公報に記載のものに基づいて描
いたものである。この従来例は、図８（Ａ）に示すよう
に、積層体１の両端に入出力端子電極５、６を有し、中
間部の両側面にグランド端子電極８を有する。このフィ
ルタは、図９に示すように、それぞれリング状のグラン
ドパターン４ａ〜４ｄを形成した絶縁体シート１ｊ、１
ｍ、１ｐ、１ｒの間に、コイルパターン２ｄ、２ｅ、２
ｆを形成した絶縁体シート１ｋ、１ｎ、１ｑを介在さ
せ、最上面、最下面に絶縁体シート１ｉ、１ｓを重ねて
積層し、コイルパターン２ｄ〜２ｆの端部はスルーホー
ルｄを介して接続したもので、グランドパターン４ａ〜
４ｄは、前記積層体１の両側面の２つのグランド端子電
極８に接続する引き出し電極ａ、ｂを有すると共に、コ
イルパターン２ｄ〜２ｆに流れる電流によって発生する
磁束による電流がグランドパターン４ａ〜４ｄに流れる
ことを防止するため、それぞれ、前記スルーホールｄを
避けるように、一部に開放部ｃを有する開きリング状を
なしている。
【０００７】
【発明が解決しようとする課題】図６、図７に示した従
来のフィルタにおいては、図６（Ａ）に示すように、コ
イル２、３と入出力端子電極５、６の間に存在する容量
成分Ｃｓ（図６（Ａ）においては、コイル２と出力端子
電極６との間に存在する容量で代表させて示す）によ
り、等価的に、図６（Ｂ）に示すように、入出力端子電
極５、６間にキャパシタＣｓが存在する回路と等価とな
り、このため、高周波特性が劣化するという問題点があ
る。また、図７に示すように、グランドパターン４の中
央に平板部４ｘが存在するので、コイル２、３で発生す
る磁束の変化によりこの平板部４ｘに渦電流が発生して
磁束の通過を阻み、コイル２、３のインダクタンスを低
下させ、高周波特性を低下させるという問題点がある。
来のフィルタにおいては、図６（Ａ）に示すように、コ
イル２、３と入出力端子電極５、６の間に存在する容量
成分Ｃｓ（図６（Ａ）においては、コイル２と出力端子
電極６との間に存在する容量で代表させて示す）によ
り、等価的に、図６（Ｂ）に示すように、入出力端子電
極５、６間にキャパシタＣｓが存在する回路と等価とな
り、このため、高周波特性が劣化するという問題点があ
る。また、図７に示すように、グランドパターン４の中
央に平板部４ｘが存在するので、コイル２、３で発生す
る磁束の変化によりこの平板部４ｘに渦電流が発生して
磁束の通過を阻み、コイル２、３のインダクタンスを低
下させ、高周波特性を低下させるという問題点がある。
【０００８】一方図８、図９に示した従来のフィルタに
おいても、コイルパターン２と入出力端子電極５、６と
の間に存在する容量成分によって高周波特性が劣化する
という問題点がある。
おいても、コイルパターン２と入出力端子電極５、６と
の間に存在する容量成分によって高周波特性が劣化する
という問題点がある。
【０００９】図８、図９に示すフィルタは、グランドパ
ターン４ａ〜４ｄの形状が開放部ｃを有する開いたリン
グ状をなすため、個々のグランドパターン４ａ〜４ｄ内
でそれぞれ渦電流が流れるということはないものの、各
グランドパターン４ａ〜４ｄはそれぞれスルーホールｄ
を設ける部分に開放部ｃを設けており、これらはスルー
ホールｄを設ける位置の関係上、隣接するグランドパタ
ーン４ａ〜４ｄの開放部ｃは互いに反対側となるように
形成されており、また、各グランドパターン４ａ〜４ｄ
の引き出し電極ａ、ｂはそれぞれ２個のグランド端子電
極８、８に接続されているので、図８（Ｂ）に一部のグ
ランドパターン４ｂ、４ｃについて抽出して示すよう
に、異なるコイルパターン４ａ〜４ｄの間で側面のグラ
ンド端子電極８を通してコイルパターン２に流れる電流
により発生する磁束の変化による電流ｉが流れ、これに
より、インダクタンス値が下がり、高周波特性が劣化す
るという問題点がある。
ターン４ａ〜４ｄの形状が開放部ｃを有する開いたリン
グ状をなすため、個々のグランドパターン４ａ〜４ｄ内
でそれぞれ渦電流が流れるということはないものの、各
グランドパターン４ａ〜４ｄはそれぞれスルーホールｄ
を設ける部分に開放部ｃを設けており、これらはスルー
ホールｄを設ける位置の関係上、隣接するグランドパタ
ーン４ａ〜４ｄの開放部ｃは互いに反対側となるように
形成されており、また、各グランドパターン４ａ〜４ｄ
の引き出し電極ａ、ｂはそれぞれ２個のグランド端子電
極８、８に接続されているので、図８（Ｂ）に一部のグ
ランドパターン４ｂ、４ｃについて抽出して示すよう
に、異なるコイルパターン４ａ〜４ｄの間で側面のグラ
ンド端子電極８を通してコイルパターン２に流れる電流
により発生する磁束の変化による電流ｉが流れ、これに
より、インダクタンス値が下がり、高周波特性が劣化す
るという問題点がある。
【００１０】本発明は、上記従来技術の問題点を解決し
て、高周波特性を向上させた積層ＥＭＩフィルタを提供
することを目的とする。
て、高周波特性を向上させた積層ＥＭＩフィルタを提供
することを目的とする。
【００１１】
【課題を解決するための手段】そのために、本発明にお
いては、コイルパターンとグランドパターンとを積層体
内に形成してなる積層ＥＭＩフィルタにおいて、コイル
パターンと積層体の側面に設けた入出力端子電極との間
にグランドパターンが介在するように、グランドパター
ンを積層体内に形成したことを特徴とする（請求項
１）。
いては、コイルパターンとグランドパターンとを積層体
内に形成してなる積層ＥＭＩフィルタにおいて、コイル
パターンと積層体の側面に設けた入出力端子電極との間
にグランドパターンが介在するように、グランドパター
ンを積層体内に形成したことを特徴とする（請求項
１）。
【００１２】また、本発明は、請求項１において、前記
積層ＥＭＩフィルタが、コイルパターンと積層方向に対
向してキャパシタを構成するグランドパターンを有する
と共に、該キャパシタを構成するグランドパターンと同
層にも、該コイルパターンと積層体の側面に設けた入出
力端子電極との間に前記グランドパターンが介在するよ
うに、グランドパターンを形成したことを特徴とする
（請求項２）。
積層ＥＭＩフィルタが、コイルパターンと積層方向に対
向してキャパシタを構成するグランドパターンを有する
と共に、該キャパシタを構成するグランドパターンと同
層にも、該コイルパターンと積層体の側面に設けた入出
力端子電極との間に前記グランドパターンが介在するよ
うに、グランドパターンを形成したことを特徴とする
（請求項２）。
【００１３】また、本発明は、請求項１または２におい
て、積層体の側面に設けた入出力端子の間に、積層体側
面のグランド端子電極を設けたことを特徴とする（請求
項３）。
て、積層体の側面に設けた入出力端子の間に、積層体側
面のグランド端子電極を設けたことを特徴とする（請求
項３）。
【００１４】また、本発明は、請求項１から３までのい
ずれかにおいて、前記積層ＥＭＩフィルタが、コイルパ
ターンと積層方向に対向してキャパシタを構成するグラ
ンドパターンを有すると共に、該グランドパターンがリ
ング状をなし、かつその一部が開放されていることを特
徴とする（請求項４）。
ずれかにおいて、前記積層ＥＭＩフィルタが、コイルパ
ターンと積層方向に対向してキャパシタを構成するグラ
ンドパターンを有すると共に、該グランドパターンがリ
ング状をなし、かつその一部が開放されていることを特
徴とする（請求項４）。
【００１５】また、本発明は、コイルパターンとグラン
ドパターンとを積層体内に形成してなる積層ＥＭＩフィ
ルタにおいて、コイルパターンと積層方向に対向してキ
ャパシタを構成する複数のグランドパターンを異なる層
に備え、該複数のキャパシタ構成用グランドパターン
は、積層体側面に設けた複数のグランド端子電極により
相互に接続され、該各グランドパターンはリング状をな
し、かつその一部が同じ側において開放されていること
を特徴とする（請求項５）。
ドパターンとを積層体内に形成してなる積層ＥＭＩフィ
ルタにおいて、コイルパターンと積層方向に対向してキ
ャパシタを構成する複数のグランドパターンを異なる層
に備え、該複数のキャパシタ構成用グランドパターン
は、積層体側面に設けた複数のグランド端子電極により
相互に接続され、該各グランドパターンはリング状をな
し、かつその一部が同じ側において開放されていること
を特徴とする（請求項５）。
【００１６】
【作用】請求項１においては、積層体内のコイルと入出
力端子電極との間に、積層体に内蔵させたグランドパタ
ーンを介在させたので、フィルタに加わる高周波成分
が、入力端子電極からコイルへ、さらにコイルから出力
端子電極へと直接的に伝播することが防止される。
力端子電極との間に、積層体に内蔵させたグランドパタ
ーンを介在させたので、フィルタに加わる高周波成分
が、入力端子電極からコイルへ、さらにコイルから出力
端子電極へと直接的に伝播することが防止される。
【００１７】請求項２においては、コイルパターンと積
層方向に対向してキャパシタを構成するグランドパター
ンを形成した層と同層にも、コイルパターンと入出力端
子電極との間に介在させるグランドパターンを設けたこ
とにより、さらに請求項１の作用が助長される。
層方向に対向してキャパシタを構成するグランドパター
ンを形成した層と同層にも、コイルパターンと入出力端
子電極との間に介在させるグランドパターンを設けたこ
とにより、さらに請求項１の作用が助長される。
【００１８】請求項３においては、積層体の側面に設け
た入出力端子間に、積層体側面のグランド端子電極を設
けたので、入出力端子電極間に発生する容量成分による
結合も防止できる。
た入出力端子間に、積層体側面のグランド端子電極を設
けたので、入出力端子電極間に発生する容量成分による
結合も防止できる。
【００１９】請求項４においては、コイルパターンと積
層方向に対向してキャパシタを構成するグランドパター
ンが開いたリング状をなすため、このキャパシタ構成用
グランドパターンにおける、コイルパターンの電流によ
り発生する磁束の変化に基づく渦電流の発生が回避され
る。
層方向に対向してキャパシタを構成するグランドパター
ンが開いたリング状をなすため、このキャパシタ構成用
グランドパターンにおける、コイルパターンの電流によ
り発生する磁束の変化に基づく渦電流の発生が回避され
る。
【００２０】請求項５においては、積層体に複数枚のキ
ャパシタ構成用グランドパターンを内蔵する場合、これ
らのグランドパターンが開いたリング状をなすため、請
求項４と同様の作用をなすことができると共に、異なる
層のグランドパターン間の前記渦電流も防止される。
ャパシタ構成用グランドパターンを内蔵する場合、これ
らのグランドパターンが開いたリング状をなすため、請
求項４と同様の作用をなすことができると共に、異なる
層のグランドパターン間の前記渦電流も防止される。
【００２１】
【発明の実施の形態】図１（Ａ）は本発明による積層Ｅ
ＭＩフィルタの一実施例を示す平面図、図１（Ｂ）はそ
の内部構造を示す構成図、図１（Ｃ）、（Ｄ）はそれぞ
れ図１（Ａ）のＦ−Ｆ、Ｇ−Ｇ拡大断面図、図２は本実
施例の積層工程図である。
ＭＩフィルタの一実施例を示す平面図、図１（Ｂ）はそ
の内部構造を示す構成図、図１（Ｃ）、（Ｄ）はそれぞ
れ図１（Ａ）のＦ−Ｆ、Ｇ−Ｇ拡大断面図、図２は本実
施例の積層工程図である。
【００２２】図１において、９は入出力端子電極５、６
とコイル２、３間に介在させるグランドパターンであ
る。
とコイル２、３間に介在させるグランドパターンであ
る。
【００２３】図２において、１ａ〜１ｈは誘電体材料や
ガラスと誘電体との混合体からなる絶縁体層、２ａ〜２
ｃ、３ａ〜３ｃはコイルパターン、４ｅはコイル２、３
に積層方向に対向してキャパシタを構成するグランドパ
ターン、９ａ〜９ｊはコイルパターン２ａ〜２ｃ、３ａ
〜３ｃと入出力端子電極５、６との間に介在させるグラ
ンドパターンである。キャパシタ構成用グランドパター
ン４ｅは開放部ｃを有するリング状をなすものである。
ガラスと誘電体との混合体からなる絶縁体層、２ａ〜２
ｃ、３ａ〜３ｃはコイルパターン、４ｅはコイル２、３
に積層方向に対向してキャパシタを構成するグランドパ
ターン、９ａ〜９ｊはコイルパターン２ａ〜２ｃ、３ａ
〜３ｃと入出力端子電極５、６との間に介在させるグラ
ンドパターンである。キャパシタ構成用グランドパター
ン４ｅは開放部ｃを有するリング状をなすものである。
【００２４】図２においては、積層構造を１つのチップ
分について示し、（Ａ）のように全面を絶縁体ペースト
の印刷により絶縁体層１ａを形成し、乾燥後、その上に
（Ｂ）に示すように銀等でなる導体ペーストの印刷、乾
燥によりコイルパターン２ａ、グランドパターン９ａを
形成し、その上に（Ｃ）に示すように、絶縁体層１ｂを
印刷、乾燥し、…という順序で（Ｏ）に示す表層の絶縁
体層１ｈまで積層した後、焼成、切断するか、あるいは
切断後に焼成し、その後、入力端子電極５、出力端子電
極６、タップ端子電極７、グランド端子電極８ａ〜８ｃ
を導電性ペーストの塗布、焼き付けおよびメッキにより
形成する。
分について示し、（Ａ）のように全面を絶縁体ペースト
の印刷により絶縁体層１ａを形成し、乾燥後、その上に
（Ｂ）に示すように銀等でなる導体ペーストの印刷、乾
燥によりコイルパターン２ａ、グランドパターン９ａを
形成し、その上に（Ｃ）に示すように、絶縁体層１ｂを
印刷、乾燥し、…という順序で（Ｏ）に示す表層の絶縁
体層１ｈまで積層した後、焼成、切断するか、あるいは
切断後に焼成し、その後、入力端子電極５、出力端子電
極６、タップ端子電極７、グランド端子電極８ａ〜８ｃ
を導電性ペーストの塗布、焼き付けおよびメッキにより
形成する。
【００２５】図３（Ａ）は本実施例の等価回路図であ
り、グランドパターン４ｅとコイル２、３との間にキャ
パシタＣが構成され、また、入出力端子電極５、６とコ
イル２、３との間に容量成分Ｃ１、Ｃ２が存在する。こ
のように、積層体１内のコイル２、３と入出力端子電極
５、６との間に、積層体１に内蔵させたグランドパター
ン９ａ〜９ｊを介在させたので、高周波成分が入力端子
電極からコイルへ、さらにコイルから出力端子へと直接
的に伝播することが防止され、いずれも容量成分Ｃ１、
Ｃ２を介してグランドパターンへと伝播する。これによ
り高周波成分の通過が阻まれ、高周波特性が向上する。
り、グランドパターン４ｅとコイル２、３との間にキャ
パシタＣが構成され、また、入出力端子電極５、６とコ
イル２、３との間に容量成分Ｃ１、Ｃ２が存在する。こ
のように、積層体１内のコイル２、３と入出力端子電極
５、６との間に、積層体１に内蔵させたグランドパター
ン９ａ〜９ｊを介在させたので、高周波成分が入力端子
電極からコイルへ、さらにコイルから出力端子へと直接
的に伝播することが防止され、いずれも容量成分Ｃ１、
Ｃ２を介してグランドパターンへと伝播する。これによ
り高周波成分の通過が阻まれ、高周波特性が向上する。
【００２６】図４は周波数と減衰量との関係図であり、
図中、前記実施例と従来例と比較例として指示したフィ
ルタは、いずれも寸法、コイル巻数を同じとしたもので
ある。図４における従来例は、図６、７に示したように
グランドパターン４が平板部を有するフィルタであり、
比較例は、図２に示したものからグランドパターン９ａ
〜９ｊを設けず、開放されたリング状をなすグランドパ
ターン４ｅを有するフィルタである。
図中、前記実施例と従来例と比較例として指示したフィ
ルタは、いずれも寸法、コイル巻数を同じとしたもので
ある。図４における従来例は、図６、７に示したように
グランドパターン４が平板部を有するフィルタであり、
比較例は、図２に示したものからグランドパターン９ａ
〜９ｊを設けず、開放されたリング状をなすグランドパ
ターン４ｅを有するフィルタである。
【００２７】図４から分かるように、キャパシタ構成用
グランドパターンを開いたリング状とすることにより、
高周波領域における減衰量を増大させることができ、本
発明による場合には、さらに高周波領域における減衰量
を増大させることが可能となり、高周波特性が向上す
る。また、積層体１の側面に設けた入出力端子電極５、
６間に、積層体側面のグランド端子電極８ａを設けるこ
とにより、入出力端子電極５、６間の容量成分による結
合も防止できる。なお、タップ端子電極７と入力端子電
極５または出力端子電極６とを同じ積層体側面に形成し
て両端子電極７と５間または端子電極７と６との間にグ
ランド端子電極８ａ〜８ｃの１つを設けることにより、
これらの端子電極間の結合も防止できる。
グランドパターンを開いたリング状とすることにより、
高周波領域における減衰量を増大させることができ、本
発明による場合には、さらに高周波領域における減衰量
を増大させることが可能となり、高周波特性が向上す
る。また、積層体１の側面に設けた入出力端子電極５、
６間に、積層体側面のグランド端子電極８ａを設けるこ
とにより、入出力端子電極５、６間の容量成分による結
合も防止できる。なお、タップ端子電極７と入力端子電
極５または出力端子電極６とを同じ積層体側面に形成し
て両端子電極７と５間または端子電極７と６との間にグ
ランド端子電極８ａ〜８ｃの１つを設けることにより、
これらの端子電極間の結合も防止できる。
【００２８】図３（Ｂ）は本発明の他の実施例を示す図
１（Ｄ）相当図、図３（Ｃ）はそのキャパシタ構成用グ
ランドパターン４を形成した層の導体パターン図であ
り、本実施例は、コイル２と積層方向に対向してキャパ
シタＣを構成するグランドパターン４ｅを形成した層と
同層にも、コイルパターンと入出力端子電極との間に介
在させるグランドパターン９ｍ、９ｎを設けたものであ
り、本実施例によれば、入出力端子電極５、６とコイル
２、３との結合がさらに良好に防止される。
１（Ｄ）相当図、図３（Ｃ）はそのキャパシタ構成用グ
ランドパターン４を形成した層の導体パターン図であ
り、本実施例は、コイル２と積層方向に対向してキャパ
シタＣを構成するグランドパターン４ｅを形成した層と
同層にも、コイルパターンと入出力端子電極との間に介
在させるグランドパターン９ｍ、９ｎを設けたものであ
り、本実施例によれば、入出力端子電極５、６とコイル
２、３との結合がさらに良好に防止される。
【００２９】図５は本発明の他の実施例を示す積層構造
図であり、本実施例は、図８（Ａ）の従来例と同様の外
観を有するフィルタにおいて、図９に示した積層構造図
におけるコイルパターン２ｄ〜２ｆの形状を変え、各コ
イルパターン２ｇ〜２ｉの端部が、絶縁体シート１ｍ、
１ｐの同じ側においてスルーホールｄにより接続する構
造とし、これにより、両側に引き出し電極ａ、ｂを有す
る開いたリング状をなすグランドパターン４ｆ〜４ｉの
開放部ｃを、引き出し電極ａ、ｂから見て同じ側にある
ように形成したものである。
図であり、本実施例は、図８（Ａ）の従来例と同様の外
観を有するフィルタにおいて、図９に示した積層構造図
におけるコイルパターン２ｄ〜２ｆの形状を変え、各コ
イルパターン２ｇ〜２ｉの端部が、絶縁体シート１ｍ、
１ｐの同じ側においてスルーホールｄにより接続する構
造とし、これにより、両側に引き出し電極ａ、ｂを有す
る開いたリング状をなすグランドパターン４ｆ〜４ｉの
開放部ｃを、引き出し電極ａ、ｂから見て同じ側にある
ように形成したものである。
【００３０】図５の構成によれば、各グランドパターン
４ｆ〜４ｉが引き出し電極ａ、ｂにおいて積層体１の両
側の端子電極８によって接続されても、コイルパターン
２ｇ〜２ｉに流れる電流による磁束の変化によってグラ
ンドパターン４ｆ〜４ｉに生じる起電力が相殺されるの
で、端子電極８を通してグランドパターン４ｆ〜４ｉ間
に電流が流れることが防止され、インダクタンスの低下
を防ぐことができ、高周波特性が向上する。
４ｆ〜４ｉが引き出し電極ａ、ｂにおいて積層体１の両
側の端子電極８によって接続されても、コイルパターン
２ｇ〜２ｉに流れる電流による磁束の変化によってグラ
ンドパターン４ｆ〜４ｉに生じる起電力が相殺されるの
で、端子電極８を通してグランドパターン４ｆ〜４ｉ間
に電流が流れることが防止され、インダクタンスの低下
を防ぐことができ、高周波特性が向上する。
【００３１】
【発明の効果】請求項１によれば、積層体内のコイルと
入出力端子電極との間に、積層体に内蔵させたグランド
パターンを介在させたので、高周波成分が入力端子電極
からコイルへ、さらにコイルから出力端子へと直接的に
伝播することが防止されるため、フィルタの高周波特性
が向上する。
入出力端子電極との間に、積層体に内蔵させたグランド
パターンを介在させたので、高周波成分が入力端子電極
からコイルへ、さらにコイルから出力端子へと直接的に
伝播することが防止されるため、フィルタの高周波特性
が向上する。
【００３２】請求項２によれば、コイルパターンと積層
方向に対向してキャパシタを構成するグランドパターン
を形成した層と同層にも、コイルパターンと入出力端子
電極との間に介在させるグランドパターンを設けたの
で、さらにフィルタの高周波特性が向上させることがで
きる。
方向に対向してキャパシタを構成するグランドパターン
を形成した層と同層にも、コイルパターンと入出力端子
電極との間に介在させるグランドパターンを設けたの
で、さらにフィルタの高周波特性が向上させることがで
きる。
【００３３】請求項３によれば、積層体の側面に設けた
入出力端子間に、積層体側面のグランド端子電極を設け
たので、入出力端子電極間の容量成分による結合も防止
することができ、さらにフィルタの高周波特性が向上さ
せることができる。
入出力端子間に、積層体側面のグランド端子電極を設け
たので、入出力端子電極間の容量成分による結合も防止
することができ、さらにフィルタの高周波特性が向上さ
せることができる。
【００３４】請求項４によれば、コイルパターンと積層
方向に対向してキャパシタを構成するグランドパターン
が開いたリング状をなすため、このキャパシタ構成用グ
ランドパターンにおける、コイルパターンの電流により
発生する磁束の変化に基づく渦電流の発生が回避され、
インダクタンス値の低下が防止でき、さらに高周波特性
が向上する。
方向に対向してキャパシタを構成するグランドパターン
が開いたリング状をなすため、このキャパシタ構成用グ
ランドパターンにおける、コイルパターンの電流により
発生する磁束の変化に基づく渦電流の発生が回避され、
インダクタンス値の低下が防止でき、さらに高周波特性
が向上する。
【００３５】請求項５によれば、積層体に複数枚のキャ
パシタ構成用グランドパターンを内蔵する場合、これら
のグランドパターンが開いたリング状をなすため、請求
項４と同様の作用を発揮できると共に、異なる層間の前
記渦電流も防止され、複数枚のキャパシタ構成用グラン
ドパターンを有する場合における高周波特性を向上させ
ることができる。
パシタ構成用グランドパターンを内蔵する場合、これら
のグランドパターンが開いたリング状をなすため、請求
項４と同様の作用を発揮できると共に、異なる層間の前
記渦電流も防止され、複数枚のキャパシタ構成用グラン
ドパターンを有する場合における高周波特性を向上させ
ることができる。
【図１】（Ａ）は本発明による積層ＥＭＩフィルタの一
実施例を示す平面図、（Ｂ）はその内部構造を示す構成
図、（Ｃ）、（Ｄ）はそれぞれ（Ａ）のＦ−Ｆ、Ｇ−Ｇ
拡大断面図である。
実施例を示す平面図、（Ｂ）はその内部構造を示す構成
図、（Ｃ）、（Ｄ）はそれぞれ（Ａ）のＦ−Ｆ、Ｇ−Ｇ
拡大断面図である。
【図２】（Ａ）〜（Ｏ）は図１の実施例の積層工程図で
ある。
ある。
【図３】（Ａ）は図１、図２の実施例の等価回路図、
（Ｂ）は本発明の他の実施例を示す図１（Ｄ）相当断面
図、（Ｃ）は本実施例のグランドパターンを示す図であ
る。
（Ｂ）は本発明の他の実施例を示す図１（Ｄ）相当断面
図、（Ｃ）は本実施例のグランドパターンを示す図であ
る。
【図４】図１の実施例の周波数−減衰量の関係を、従来
例、比較例と共に示す特性図である。
例、比較例と共に示す特性図である。
【図５】本発明の他の実施例を示す積層構造図である。
【図６】（Ａ）は従来の積層ＥＭＩフィルタの一例を示
す平面図、（Ｂ）はその等価回路図、（Ｃ）は（Ａ）の
Ｅ−Ｅ断面図である。
す平面図、（Ｂ）はその等価回路図、（Ｃ）は（Ａ）の
Ｅ−Ｅ断面図である。
【図７】（Ａ）〜（Ｏ）は図６のフィルタの積層工程図
である。
である。
【図８】（Ａ）は従来の積層ＥＭＩフィルタの他の例を
示す斜視図、（Ｂ）はその内部グランドパターンに流れ
る電流の説明図である。
示す斜視図、（Ｂ）はその内部グランドパターンに流れ
る電流の説明図である。
【図９】図８の従来例の積層構造図である。
１：積層体、１ａ〜１ｈ：絶縁体層、１ｉ〜１ｓ：絶縁
体シート、２、３：コイル、２ａ〜２ｃ、２ｇ〜２ｉ、
３ａ〜３ｃ、３ｇ〜３ｉ：コイルパターン、４ｅ〜４
ｉ：グランドパターン、５：入力端子電極、６：出力端
子電極、７：タップ端子電極、８ａ〜８ｃ：グランド端
子電極、９、９ａ〜９ｊ：グランドパターン、ａ、ｂ：
引き出し電極、ｃ：開放部
体シート、２、３：コイル、２ａ〜２ｃ、２ｇ〜２ｉ、
３ａ〜３ｃ、３ｇ〜３ｉ：コイルパターン、４ｅ〜４
ｉ：グランドパターン、５：入力端子電極、６：出力端
子電極、７：タップ端子電極、８ａ〜８ｃ：グランド端
子電極、９、９ａ〜９ｊ：グランドパターン、ａ、ｂ：
引き出し電極、ｃ：開放部
Claims (5)
- 【請求項１】コイルパターンとグランドパターンとを積
層体内に形成してなる積層ＥＭＩフィルタにおいて、 コイルパターンと積層体の側面に設けた入出力端子電極
との間にグランドパターンが介在するように、グランド
パターンを積層体内に形成したことを特徴とする積層Ｅ
ＭＩフィルタ。 - 【請求項２】請求項１において、 前記積層ＥＭＩフィルタが、コイルパターンと積層方向
に対向してキャパシタを構成するグランドパターンを有
すると共に、 該キャパシタを構成するグランドパターンと同層にも、
該コイルパターンと積層体の側面に設けた入出力端子電
極との間に介在させるグランドパターンを設けたことを
特徴とする積層ＥＭＩフィルタ。 - 【請求項３】請求項１または２において、 積層体の側面に設けた入出力端子の間に、積層体側面の
グランド端子電極を設けたことを特徴とする積層ＥＭＩ
フィルタ。 - 【請求項４】請求項１から３までのいずれかにおいて、 前記積層ＥＭＩフィルタが、コイルパターンと積層方向
に対向してキャパシタを構成するグランドパターンを有
すると共に、 該グランドパターンがリング状をなし、かつその一部が
開放されていることを特徴とする積層ＥＭＩフィルタ。 - 【請求項５】コイルパターンとグランドパターンとを積
層体内に形成してなる積層ＥＭＩフィルタにおいて、 コイルパターンと積層方向に対向してキャパシタを構成
する複数のグランドパターンを異なる層に備え、 該複数のキャパシタ構成用グランドパターンは、積層体
側面に設けた複数のグランド端子電極により相互に接続
され、 該各グランドパターンはリング状をなし、かつその一部
が同じ側において開放されていることを特徴とする積層
ＥＭＩフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9015189A JPH10215134A (ja) | 1997-01-29 | 1997-01-29 | 積層ｅｍｉフィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9015189A JPH10215134A (ja) | 1997-01-29 | 1997-01-29 | 積層ｅｍｉフィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10215134A true JPH10215134A (ja) | 1998-08-11 |
Family
ID=11881908
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9015189A Withdrawn JPH10215134A (ja) | 1997-01-29 | 1997-01-29 | 積層ｅｍｉフィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10215134A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6384706B1 (en) | 1999-05-11 | 2002-05-07 | Nec Corporation | Multilayer printed board with a double plane spiral interconnection structure |
| JP2002367833A (ja) * | 2001-06-13 | 2002-12-20 | Fdk Corp | 積層チップインダクタ |
| JP2016082029A (ja) * | 2014-10-15 | 2016-05-16 | パナソニックＩｐマネジメント株式会社 | コモンモードノイズフィルタ |
| WO2019187251A1 (ja) * | 2018-03-27 | 2019-10-03 | 株式会社村田製作所 | コイル部品および、これを含むフィルタ回路 |
| CN117174456A (zh) * | 2023-10-31 | 2023-12-05 | 荣耀终端有限公司 | 电感器及其制作方法、电子设备 |
-
1997
- 1997-01-29 JP JP9015189A patent/JPH10215134A/ja not_active Withdrawn
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6384706B1 (en) | 1999-05-11 | 2002-05-07 | Nec Corporation | Multilayer printed board with a double plane spiral interconnection structure |
| US6963034B2 (en) | 1999-05-11 | 2005-11-08 | Nec Corporation | Multilayer printed board with a double plane spiral interconnection structure |
| JP2002367833A (ja) * | 2001-06-13 | 2002-12-20 | Fdk Corp | 積層チップインダクタ |
| JP2016082029A (ja) * | 2014-10-15 | 2016-05-16 | パナソニックＩｐマネジメント株式会社 | コモンモードノイズフィルタ |
| WO2019187251A1 (ja) * | 2018-03-27 | 2019-10-03 | 株式会社村田製作所 | コイル部品および、これを含むフィルタ回路 |
| JPWO2019187251A1 (ja) * | 2018-03-27 | 2020-07-16 | 株式会社村田製作所 | コイル部品および、これを含むフィルタ回路 |
| US11699544B2 (en) | 2018-03-27 | 2023-07-11 | Murata Manufacturing Co., Ltd. | Coil component and filter circuit including same |
| CN117174456A (zh) * | 2023-10-31 | 2023-12-05 | 荣耀终端有限公司 | 电感器及其制作方法、电子设备 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3686908B2 (ja) | 積層型コイル部品及びその製造方法 | |
| JP2598940B2 (ja) | Ｌｃ複合部品 | |
| US6433653B1 (en) | Monolithic LC resonator and filter with a capacitor electrode within a tubular inductor | |
| JP3362764B2 (ja) | 積層型チップインダクタの製造方法 | |
| KR100466976B1 (ko) | 적층형 인덕터 | |
| US6238779B1 (en) | Laminated electric part | |
| JPH097835A (ja) | 積層ノイズ対策部品 | |
| US6437666B1 (en) | Monolithic LC resonator and monolithic LC filter with tubular inductor | |
| JPH03219605A (ja) | 積層型インダクタンス素子 | |
| JPH10215134A (ja) | 積層ｅｍｉフィルタ | |
| JP2000260621A (ja) | 積層型コモンモードチョークコイル | |
| JPH05347215A (ja) | チップ型コモンモードチョークコイル及びその製造方法 | |
| JP2996233B1 (ja) | 積層型コイル部品 | |
| JP4216856B2 (ja) | 積層型電子部品 | |
| WO2005060093A1 (ja) | 積層セラミック電子部品 | |
| JP2004119891A (ja) | ノイズフィルタ | |
| JP2001110638A (ja) | 積層電子部品 | |
| JP2958804B2 (ja) | 積層チップコモンモードチョークコイル | |
| JP2607058Y2 (ja) | 積層チップインダクタ | |
| JPH05326271A (ja) | 複合インダクタ部品 | |
| JP4601145B2 (ja) | ノイズフィルタ | |
| JP2542468Y2 (ja) | 積層型ｌｃフィルタ | |
| JPH05326270A (ja) | 複合インダクタ部品 | |
| JPH06168825A (ja) | 積層インダクタ | |
| JP2002100947A (ja) | 積層型ｌｃノイズフィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20040406 |