JP5163228B2 - バリスタ - Google Patents

バリスタ Download PDF

Info

Publication number
JP5163228B2
JP5163228B2 JP2008086982A JP2008086982A JP5163228B2 JP 5163228 B2 JP5163228 B2 JP 5163228B2 JP 2008086982 A JP2008086982 A JP 2008086982A JP 2008086982 A JP2008086982 A JP 2008086982A JP 5163228 B2 JP5163228 B2 JP 5163228B2
Authority
JP
Japan
Prior art keywords
varistor
electrode
external electrode
element body
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008086982A
Other languages
English (en)
Other versions
JP2009239231A (ja
Inventor
弘幸 佐藤
眞 沼田
洋 斎藤
田中  均
吾郎 武内
修 田口
隆一 田中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2008086982A priority Critical patent/JP5163228B2/ja
Priority to US12/396,942 priority patent/US7932807B2/en
Publication of JP2009239231A publication Critical patent/JP2009239231A/ja
Application granted granted Critical
Publication of JP5163228B2 publication Critical patent/JP5163228B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01CRESISTORS
    • H01C7/00Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/102Varistor boundary, e.g. surface layers

Description

本発明は、バリスタに関する。
バリスタとして、電圧非直線特性を発現する略直方体形状のバリスタ素体と、このバリスタ素体の一部を挟んで対向する一対のバリスタ電極と、バリスタ素体の外表面に形成され、対応するバリスタ電極にそれぞれ接続される一対の外部電極と、を備えたものがある(例えば特許文献1参照)。
特開2002−246207号公報
バリスタは、半導体発光素子やFET(Field Effect Transistor:電界効果トランジスタ)等の電子素子に並列接続されることにより、電子素子をESD(Electrostatic Discharge:静電気放電)サージから保護することができる。この電子素子は、動作中に熱を発するものがある。電子素子が高温になると、電子素子自身の特性劣化を招き、その動作に影響が出る。このため、発生した熱を効率良く放熱させる必要がある。
そこで本発明は、熱を効率良く放熱することが可能なバリスタを提供することを目的とする。
本発明のバリスタは、互いに対向する第1の面と第2の面とを有する素体と、素体の第1の面に配置された第1の外部電極及び第2の外部電極と、素体の第2の面に配置された第3の外部電極及び第4の外部電極と、を備え、素体は、第1の面と当該第1の面に対向する第3の面を有するバリスタ部と、バリスタ部の第3の面に接する放熱部と、を有し、バリスタ部は、電圧非直線特性を発現するバリスタ素体と、バリスタ素体に少なくとも一部が接して第1の外部電極に電気的に接続された第1のバリスタ電極と、バリスタ素体に少なくとも一部が接して第2の外部電極に電気的に接続された第2のバリスタ電極と、を有し、放熱部は、金属を含有し、バリスタ部の第3の面に接し、第1の外部電極に電気的に接続され、第3の外部電極と電気的に接続された第1の放熱部分と、金属を含有し、バリスタ部の第3の面に接し、第2の外部電極と電気的に接続し、第4の外部電極と電気的に接続している第2の放熱部分と、第1の放熱部分と第2の放熱部分との間に位置し、第1の放熱部分と第2の放熱部分とを電気的に絶縁する絶縁層と、を有することを特徴とする。
本発明のバリスタは、第1の面に第1及び第2の外部電極が配置され、第2の面に第3及び第4の外部電極が配置され、バリスタ部に接する第1の放熱部分が第1の外部電極と第3の外部電極とを電気的に接続し、バリスタ部に接する第2の放熱部分が第2の外部電極と第4の外部電極とを電気的に接続している。これにより、第1の面と第2の面とのいずれか一方の面に形成された一対の外部電極を電子素子に接続し、他方の面に形成された一対の外部電極を基板のランドに接続することにより、フリップチップ実装方式により、バリスタを基板に実装できる。また、第1の放熱部分と第2の放熱部分によって、バリスタに接続された電子素子の熱を効率よく放熱できる。このように、第1の放熱部分が、第1の外部電極と第3の外部電極とを電気的に接続する機能と、放熱機能との2つの機能を有し、第2の放熱部分が、第2の外部電極と第4の外部電極とを電気的に接続する機能と、放熱機能との2つの機能を有するように構成することにより、上記の効果を発揮すると共に比較的構成を単純化することが可能になる。従って、本発明のバリスタは、フリップチップ実装方式により実装可能且つ熱を効率よく放熱することが可能であると共に、容易に製造することができる。
本発明のバリスタでは、好ましくは、素体は、第2の面と、当該第2の面に対向する第4の面と、を有する別のバリスタ部を有し、第1及び第2の放熱部分それぞれにおいてバリスタ部の第3の面に接する面と対向する面は、別のバリスタ部の第4の面と接し、別のバリスタ部は、電圧非直線特性を発現する別のバリスタ素体と、バリスタ素体に少なくとも一部が接して第3の外部電極に電気的に接続された第3のバリスタ電極と、バリスタ素体に少なくとも一部が接して第4の外部電極に電気的に接続された第4のバリスタ電極と、を有する。この場合、バリスタは、放熱部を挟んで、互いに並列接続された2つのバリスタ部を有する。これにより、バリスタ機能をより発揮することができる。
本発明のバリスタでは、好ましくは、放熱部は、第2の面を有し、第1の放熱部分は、バリスタ部の第3の面に接する面と対向する面が第3の外部電極と物理的且つ電気的に接続し、第2の放熱部分は、バリスタ部の第3の面に接する面と対向する面が第4の外部電極と物理的且つ電気的に接続している。
本発明のバリスタでは、好ましくは、放熱部は、第1の面と第2の面とが対向する方向と平行な側面を有し、側面は、絶縁体で覆われている。この場合、本発明のバリスタを実装した際に、周囲の部品との絶縁を確実に図ることができる。
本発明のバリスタでは、好ましくは、バリスタ部及び別のバリスタ部が有するバリスタ素体は、ZnOを主成分とし、第1及び第2の放熱部分は、金属及び金属酸化物の複合材料からなる。この場合、第1及び第2の放熱部分が、バリスタ素体と同様に金属酸化物を含有するので、バリスタ素体と第1及び第2の放熱部分とが物理的に接する構造の場合、両者の接合強度を確保することができる。
本発明のバリスタでは、好ましくは、放熱部の絶縁層は、セラミック材料で形成されていることを特徴とする請求項1〜5のいずれか1項に記載のバリスタ。この場合、製造時に、放熱部の絶縁層をバリスタ部と第1及び第2の放熱部分と共に一体焼成することができる。
本発明のバリスタによれば、熱を効率良く放熱することができる。また、フリップチップ実装方式で、バリスタを基板に実装することができる。
以下、添付図面を参照して、本発明を実施するための最良の形態を詳細に説明する。なお、図面の説明において同一の要素に同一の符号を付し、重複する説明を省略する。
図1は、本実施形態に係るバリスタの概略斜視図である。図2は、本実施形態に係るバリスタの概略断面図である。図1及び図2に示すように、本実施形態に係るバリスタVは、略直方体形状の素体2と、素体2に形成された第1の外部電極3、第2の外部電極4、第3の外部電極5、第4の外部電極6と、を備える。
素体2は、互いに対向する第1の面2aと第2の面2bと、この第1及び第2の面2a,2bに垂直な4つの側面2c〜2fとを備える。素体2の第1の面2aには、第1及び第2の外部電極3,4が配置されている。第1の外部電極3と第2の外部電極4とはそれぞれ略矩形状に形成され、その一辺が、第1の面2aの一辺に平行となるように、互いに離れて配置されている。一方、素体2の第2の面2bには、第3及び第4の外部電極5,6が配置されている。第3の外部電極5と第4の外部電極6とはそれぞれ矩形状で、その一辺が、第2の面2bの一辺に平行となるように、互いに離れて配置されている。
素体2は、第1の面2a側に位置するバリスタ部10と第2の面2b側に位置する放熱部20とで構成されている。バリスタ部10は、略直方体形状で、第1の面2aと、この第1の面2aに対向する第3の面10aとを有する。放熱部20は、略直方体形状で、第2の面2bと、この第2の面2bに対向する面20aとを有する。そして、バリスタ部10の第3の面10aと放熱部20の面20aとが互いに接触している。
バリスタ部10は、略直方体形状のバリスタ素体11と、このバリスタ素体11の内部に配置された第1のバリスタ電極12及び第2のバリスタ電極13と、バリスタ素体11を第1の面2aと第2の面2bとが対向する方向(以下、「対向方向」という)に挟む2つの電気的な絶縁層14,15とを備える。
バリスタ素体11は、上記の対向方向に対向し、それぞれ絶縁層14,15と接する面11aと面11bとを有している。そして、バリスタ素体11の4つの側面が、素体2の4つの側面2c〜2fにおける第1の面2a側の部分を構成している。このバリスタ素体11は、電圧非直線特性を発現する半導体セラミックス材料で形成され、具体的には、ZnOを主成分とし、副成分としてPr、Bi等を含んでいる。これらの副成分は、金属単体又は酸化物としてバリスタ素体11に存在する。
第1のバリスタ電極12と第2のバリスタ電極13とは、略矩形状に形成され、互いに絶縁された状態で、上記の対向方向に一部が対向して配置されている。第1のバリスタ電極12は、第2のバリスタ電極13より側面2c側且つ第3の面10a側に配置されている。
また、バリスタ部10は、この第1のバリスタ電極12に物理的且つ電気的に接続され、バリスタ素体11の面11aと面11bとの間を貫通する貫通電極16と、第2のバリスタ電極13に物理的且つ電気的に接続され、バリスタ素体11の面11aと面11bとの間を貫通する貫通電極17とを有する。貫通電極16,17それぞれの一方端は、面11aに露出し、他方端は面11bに露出している。
絶縁層14は、バリスタ素体11の面11aに接合し、素体2の第1の面2aを構成している。すなわち、絶縁層14上には、第1の外部電極3と第2の外部電極4が形成されている。この絶縁層14上において、第1の外部電極3が形成された部分には、第1の面2aからバリスタ素体11に接する面まで貫通する開口14aが形成されている。第1の外部電極3は、この開口14aの内部からバリスタ素体11の面11aにまで達し、この面11aに露出した貫通電極16と物理的且つ電気的に接続されている。すなわち、貫通電極16を介して、第1の外部電極3と第1のバリスタ電極12とが電気的に接続されている。
また、絶縁層14上において、第2の外部電極4が形成された部分には、第1の面2aからバリスタ素体11に接する面まで貫通する開口14bが形成されている。第2の外部電極4は、この開口14bの内部からバリスタ素体11の面11aにまで達し、この面11aに露出した貫通電極17と物理的且つ電気的に接続されている。すなわち、貫通電極17を介して、第2の外部電極4と第2のバリスタ電極13とが電気的に接続されている。この絶縁層14は、ポリイミドにより形成されている。
絶縁層15は、バリスタ素体11の面11bに接し、バリスタ部10の第3の面10aを構成している。すなわち、絶縁層15は、放熱部20と接している。この絶縁層15には、絶縁層15を厚み方向(上記の対向方向)に貫通する貫通電極18,19が形成されている。この貫通電極18は、一方端がバリスタ素体11を貫通する貫通電極16と物理的かつ電気的に接続され、他方端が第3の面10aに露出している。貫通電極19は、一方端がバリスタ素体11を貫通する貫通電極17と物理的且つ電気的に接続され、他方端が第3の面10aに露出している。この絶縁層15は、ZnOを主成分としてホウケイ酸亜鉛系のガラス成分を添加した材料により形成される。このような材料により絶縁層15を形成することにより、製造時に絶縁層15を含む素体2の構成を一体焼成することができる。
放熱部20は、略直方体形状で、その4つの側面が、素体2の4つの側面2c〜2fにおける第2の面2b側の部分を構成している。放熱部20は、略直方体形状の第1の放熱部分21と第2の放熱部分22と、この第1の放熱部分21と第2の放熱部分22とを絶縁するための絶縁層23とを有している。
第1の放熱部分21と第2の放熱部分22とは、素体2の側面2cと側面2dとが対向する方向に並んで配置され、第1の放熱部分21が側面2c側に位置し、第2の放熱部分22が側面2d側に位置する。第1の放熱部分21の面21aが絶縁層15に接し、貫通電極18と物理的且つ電気的に接続されている。そして、第1の放熱部分の面21aに対向する面21bが素体2の第2の面2bの側面2c側の部分を構成している。この第1の放熱部分21の面21b上に、第3の外部電極5が形成され、第1の放熱部分21と第3の外部電極5とは、物理的且つ電気的に接続されている。すなわち、第1の放熱部分21は、貫通電極16,18及び第1のバリスタ電極12を介して、第1の外部電極3と第3の外部電極5とを電気的に接続している。
第2の放熱部分22の面22aが絶縁層15に接し、貫通電極19と物理的且つ電気的に接続されている。そして、第2の放熱部分22の面22aに対向する面22bが素体2の第2の面2bの側面2d側の部分を構成している。この第2の放熱部分22の面22b上に、第4の外部電極6が形成され、第2の放熱部分22と第4の外部電極6とは、物理的且つ電気的に接続されている。すなわち、第2の放熱部分22は、貫通電極17,19及び第2のバリスタ電極13を介して、第2の外部電極4と第4の外部電極6とを電気的に接続している。
第1の放熱部分21と第2の放熱部分22とは、金属と金属酸化物の複合材料によって形成されている。金属として、例えばAg、Ag−Pd、Pd等を用いることができるが、熱伝導率の面からAgを用いることが好ましい。また、金属酸化物としては、Al、ZnO、SiO、及びZrOが用いられる。Alは、当該金属酸化物の粒子を例えば無電解めっきでAgコーティングしたものを用いる。これにより、第1の放熱部分21と第2の放熱部分22とは、電気的な導通機能と熱的な放熱機能とを有する。
第1の放熱部分21と第2の放熱部分22との間に、第1の放熱部分21と第2の放熱部分22とを電気的に絶縁する絶縁層23が配置されている。絶縁層23の互いに対向する一方の面が、第1の放熱部分21の側面に接し、絶縁層23の他方の面が、第2の放熱部分22の側面に接している。この絶縁層23は、ZnOを主成分としてホウケイ酸亜鉛系のガラス成分を添加した材料により形成される。このような材料により絶縁層23を形成することにより、製造時に絶縁層23を含む素体2の構成を一体焼成することができる。
上述したバリスタVは、第1及び第2の外部電極3,4が半導体発光素子やFET等の電子素子と並列接続され、電子素子をESDから保護する。第3及び第4の外部電極5,6は、基板上のランドに接続されて、フリップチップ実装方式により、基板に実装される。
続いて、上述したバリスタVの製造過程について説明する。バリスタVの製造過程では、集合基板を製造し、この集合基板を切断して複数のバリスタVを得る。集合基板を製造するためには、最初に、バリスタ素体11を構成することとなるバリスタグリーンシートを所定枚数準備する。まず、バリスタ素体11の主成分であるZnOと、副成分であるPr、Co、Cr、Ca、Si、Bi等の金属又は酸化物とを所定の割合で混合してバリスタ組成粉を調整する。次に、このバリスタ組成粉に有機バインダ、有機溶剤、有機可塑剤等を加えてスラリーを得る。このスラリーをフィルム上に塗布した後、乾燥してバリスタグリーンシートを得る。
次に、2枚のバリスタグリーンシートに複数の内部電極パターンを配列形成する。2枚のうち一方のバリスタグリーンシートに形成された内部電極パターンが第1のバリスタ電極12となり、他方のバリスタグリーンシートに形成された内部電極パターンが第2のバリスタ電極13となる。内部電極パターンは、Ag粒子を主成分とする金属粉末に有機バインダ及び有機溶剤を混合した導電性ペーストをバリスタグリーンシート上に印刷し、乾燥させることにより形成する。
次に、絶縁材料に有機バインダ、有機溶剤、有機可塑剤等を加えて、絶縁層15を構成するためのスラリーを得る。このスラリーをフィルム上に塗布した後、乾燥して絶縁グリーンシートを得る。
次に、放熱部20を構成する放熱グリーンシートを所定数準備する。まず、バリスタ素体11を形成するバリスタ組成粉にAg粉を混合し、有機バインダ、有機溶剤、有機可塑剤等を加えて第1及び第2の放熱部分21,22を構成するためのスラリーを得る。そして、絶縁材料に有機バインダ、有機溶剤、有機可塑剤等を加えて、絶縁層23を構成するためのスラリーを得る。
最初に、絶縁層23となる部分の余白が形成されるように、第1及び第2の放熱部分21,22用のスラリーをフィルム上に塗布後、乾燥して、余白部分に、絶縁層23用のスラリーを印刷して、放熱グリーンシートを得る。
以上のようにして得られた、何も印刷されていないバリスタグリーンシートと、内部電極パターンが印刷されたバリスタグリーンシートと、絶縁グリーンシートと、放熱グリーンシートとを所定の順序で重ねてプレスし、グリーン積層体を得る。なお、バリスタグリーンシート及び絶縁グリーンシートには、予め貫通電極16〜19に対応する位置に、スルーホールが形成され、このスルーホールには導体ペーストが充填されている。
次に、得られたグリーン積層体に脱バインダ処理を行う。例えば180℃〜400℃の温度で、0.5時間〜24時間程度の加熱処理を実施することにより、脱バインダ処理を行う。グリーン積層体に脱バインダ処理を施した後に、O雰囲気下で800℃以上の温度にて焼成し集合基板が形成される。
この集合基板において、バリスタ部10側となる一方の面に、絶縁層14となるポリイミド層を形成し、このポリイミド層に開口14a,14bとなる開口を形成し、この開口14a,14bを塞ぐように、第1及び第2の外部電極3,4を形成する。集合基板の他方の面に第3及び第4の外部電極5,6を形成後、個々のバリスタVに切断する。以上の工程により、バリスタVが完成する。
以上説明した本実施形態のバリスタVは、素体2の第1の面2aに第1及び第2の外部電極3,4が配置され、第2の面2bに第3及び第4の外部電極5,6が配置され、バリスタ部10に接する第1の放熱部分21が第1の外部電極3と第3の外部電極5とを電気的に接続し、バリスタ部10に接する第2の放熱部分22が第2の外部電極4と第4の外部電極6とを電気的に接続している。これにより、素体2の第1の面2aに形成された第1及び第2の外部電極3,4を外部素子に接続し、第2の面2bに形成された第3及び第4の外部電極5,6を基板のランドに接続することにより、フリップチップ実装方式により、バリスタVを基板に実装できる。また、第1の放熱部分21と第2の放熱部分22によって、外部素子の熱を効率よく放熱できる。このように、第1の放熱部分21が、第1の外部電極3と第3の外部電極5とを電気的に接続する機能と、放熱機能との2つの機能を有し、第2の放熱部分22が、第2の外部電極4と第4の外部電極6とを電気的に接続する機能と、放熱機能との2つの機能を有するように構成するので、比較的構成を単純化することが可能になり、容易に製造することができる。
本実施形態のバリスタVは、種々の変形が可能である。以下、例として、第1〜第4の変形例について説明する。
(第1の変形例)
上記実施形態では、第1及び第2の放熱部分21,22の側面は、露出していたが、図3に示すように、絶縁体により覆われていてもよい。図3(a)は、第1の変形例に係るバリスタの概略断面図であり、図3(b)は、素体2の第2の面2bから見た平面図である。第1の変形例に係るバリスタVaは、放熱部20が、第1及び第2の放熱部分21,22の側面を覆う絶縁層24を有する。
すなわち、放熱部20における素体2の側面2c〜2fは、絶縁層24により構成されている。この場合、本発明のバリスタを実装した際に、周囲の部品との絶縁を確実に図ることができる。
第1の変形例に係るバリスタVaを製造する場合は、放熱グリーンシートを、絶縁層23及び絶縁層24となる部分の余白が形成されるように、第1及び第2の放熱部分21,22用のスラリーをフィルム上に塗布後、乾燥して、余白部分に、絶縁層23,24用のスラリーを印刷して、放熱グリーンシートを得る。この放熱グリーンシートと、上述の何も印刷されていないバリスタグリーンシートと、内部電極パターンが印刷されたバリスタグリーンシートと、絶縁グリーンシートとを所定の順序で積層してグリーン積層体を得る。
このグリーン積層体を脱バインダ及び焼成処理して集合基板が形成される。この集合基板を個々のバリスタVaに切断する際には、絶縁層24となる部分が切断面となる。絶縁層24を構成する材質を切断する場合は、第1及び第2の放熱部分21,22を構成する材質を切断する場合より容易に切断することができる。よって、絶縁層24となる部分を集合基板の切断面とすることで、製造工程を容易にすることができる。
(第2の変形例)
上記実施形態では、第1及び第2の外部電極3,4を電子素子に接続し、第3及び第4の外部電極5,6を基板に接続することとしたが、第3及び第4の外部電極5,6を電子素子に接続し、第1,第2の外部電極3,4を基板に接続してもよい。
この場合、図4に示すように、第2の変形例に係るバリスタVbは、第1及び第2の放熱部分21,22において電子素子と対向することとなる面を覆う絶縁層25を備えることが好ましい。すなわち、この絶縁層25により、素体2の第2の面2bを構成する。この場合には、絶縁層25を厚さ方向に貫通する開口25a,25bを形成し、この開口25a,25bをそれぞれ覆うように第3及び第4の外部電極5,6を配置する。これにより、第3の外部電極5と第1の放熱部分21とが物理的且つ電気的に接続され、第4の外部電極6と放熱部分22とが物理的且つ電気的に接続されることとなる。
このように、第3及び第4の外部電極5,6を電子素子に接続し、第1,第2の外部電極3,4を基板に接続すると、放熱部20と電子素子との距離が近くなるので、電子素子の熱をより効率的に放熱することができる。
(第3の変形例)
上記実施形態では、バリスタ部10において、第1のバリスタ電極12と第2のバリスタ電極13とがバリスタ素体11内に互いに対向するように配置されることとしたが、バリスタ電極の構成は、これに限られない。図5に示すように、第3の変形例に係るバリスタVcは、上記実施形態に係るバリスタVの第1及び第2のバリスタ電極12,13に変えて、第1〜第3のバリスタ電極31〜33を備える。第1及び第2のバリスタ電極31,32は、バリスタ素体11の面11a上に互いに絶縁された状態で配置されている。第3のバリスタ電極33は、第1及び第2のバリスタ電極31,32とそれぞれ一部が対向してバリスタ素体11の内部に配置されている。
この場合、第1のバリスタ電極31が、バリスタ素体11の面11aに露出した貫通電極16の一方端と物理的且つ電気的に接続され、第2のバリスタ電極32が、バリスタ素体11の面11aに露出した貫通電極17の一方端と物理的且つ電気的に接続されている。そして、第1及び第2のバリスタ電極31,32は、絶縁層14によって覆われ、第1のバリスタ電極31は、絶縁層14の開口14aに達する第1の外部電極3と物理的且つ電気的に接続され、第2のバリスタ電極32は、絶縁層14の開口14bに達する第2の外部電極3と物理的且つ電気的に接続されている。
(第4の変形例)
図6及び図7に示すように、第1実施形態のバリスタVにおけるバリスタ部10と放熱部20に対して対称なバリスタ部を備えていてもよい。第4の変形例に係るバリスタVdは、上記実施形態に係るバリスタVの素体2に変えて素体42を備える。この素体42は、バリスタ部10と放熱部20とに加えて、バリスタ部(別のバリスタ部)50を備える、バリスタ部50は、放熱部20に対してバリスタ部10と対称な構成を有している。
素体42は、互いに対向する第1の面42aと第2の面42bと、この第1及び第2の面42a,42bに垂直な4つの側面42c〜42fとを備える。素体42の第1の面42aには、第1及び第2の外部電極3,4が配置され、素体42の第2の面42bには、第3及び第4の外部電極5,6が配置されている。
素体42は、第1の面42a側に位置するバリスタ部10と、第2の面42b側に位置するバリスタ部50と、バリスタ部10とバリスタ部50との間に位置する放熱部20とで構成されている。バリスタ部10は、略直方体形状で、第1の面42aと、この第1の面42aに対向する第3の面10aとを有する。バリスタ部50は、略直方体形状で、第2の面42bと、この第2の面42bに対向する第4の面50aとを有する。放熱部20は、略直方体形状で、互いに対向する面20aと面20bとを有する。そして、バリスタ部10の第3の面10aと放熱部20の面20aとが互いに接合し、バリスタ部50の第4の面50aと放熱部20の面20bとが互いに接合している。
バリスタ部50は、略直方体形状のバリスタ素体51と、このバリスタ素体51の内部に配置された第1のバリスタ電極52及び第2のバリスタ電極53と、バリスタ素体51を対向方向に挟む2つの絶縁層54,55とを備える。
バリスタ素体51は、上記の対向方向に対向し、それぞれ絶縁層53,54と接する面51aと面51bとを有している。そして、バリスタ素体51の4つの側面が、素体42の4つの側面42c〜42fにおける第1の面42a側の部分を構成している。バリスタ素体51は、電圧非直線特性を発現する材料で形成され、具体的には、ZnOを主成分とし、副成分としてPr、Bi等を含んでいる。これらの副成分は、金属単体又は酸化物としてバリスタ素体に存在する。
第1のバリスタ電極52と第2のバリスタ電極53とは、略矩形状に形成され、互いに絶縁された状態で、上記の対向方向に一部が対向して配置されている。第1のバリスタ電極52は、第2のバリスタ電極53より側面42c側且つ第4の面50a側に配置されている。
また、バリスタ部50は、この第1のバリスタ電極52に物理的且つ電気的に接続され、バリスタ素体51の面51aと面51bとの間を貫通する貫通電極56と、第2のバリスタ電極53に物理的且つ電気的に接続され、バリスタ素体51の面51aと面51bとの間を貫通する貫通電極57とを有する。貫通電極56,57それぞれの一方端は、面51aに露出し、他方端は面51bに露出している。
絶縁層54は、バリスタ素体51の面51aに接合し、素体42の第2の面42bを構成している。すなわち、絶縁層54上には、第3の外部電極5と第42の外部電極6が形成されている。この絶縁層54上において、第3の外部電極5が形成された部分には、第2の面42bからバリスタ素体51に接する面まで貫通する開口54aが形成されている。第3の外部電極5は、この開口54aの内部からバリスタ素体51の面51aにまで達し、この面51aに露出した貫通電極56と物理的且つ電気的に接続されている。すなわち、貫通電極56を介して、第3の外部電極5と第1のバリスタ電極52とが電気的に接続されている。
また、絶縁層54上において、第4の外部電極6が形成された部分には、第2の面42aからバリスタ素体51に接する面まで貫通する開口54bが形成されている。第4の外部電極6は、この開口54bの内部からバリスタ素体51の面51aにまで達し、この面51aに露出した貫通電極57と物理的且つ電気的に接続されている。すなわち、貫通電極57を介して、第4の外部電極6と第2のバリスタ電極53とが電気的に接続されている。この絶縁層54は、ポリイミドにより形成されている。
絶縁層55は、バリスタ素体51の面51bに接し、バリスタ部50の第3の面50aを構成している。すなわち、絶縁層55は、放熱部20と接している。この絶縁層55には、絶縁層55を厚み方向(上記の対向方向)に貫通する貫通電極58,59が形成されている。この貫通電極58は、一方端がバリスタ素体51を貫通する貫通電極56と物理的かつ電気的に接続され、他方端が第4の面50aに露出している。貫通電極59は、一方端がバリスタ素体51を貫通する貫通電極57と物理的且つ電気的に接続され、他方端が第4の面50aに露出している。この絶縁層55は、ZnOを主成分としてホウケイ酸亜鉛系のガラス成分を添加した材料により形成される。このような材料により絶縁層55を形成することにより、製造時に絶縁層15を含む素体42の構成を一体焼成することができる。
以上説明した、バリスタ素体51、第1のバリスタ電極52、第2のバリスタ電極53、絶縁層54,55、貫通電極56〜59は、放熱部20に対して、バリスタ素体11、第1のバリスタ電極12、第2のバリスタ電極13、絶縁層14,15、貫通電極16〜19とそれぞれ対称的な形状を有し、対称に配置されている。そして、第1の外部電極3と第3の外部電極5とが、貫通電極16,18,56,58と第1のバリスタ電極12,52を介して、第1の放熱部分21によって電気的に接続されている。第2の外部電極4と第4の外部電極6とが、貫通電極17,19,57,59と第2のバリスタ電極13,53を介して、第2の放熱部分22によって電気的に接続されている。
以上説明した本変形例のバリスタVdにおいても、素体42の第1の面42aに第1及び第2の外部電極3,4が配置され、第2の面42bに第3及び第4の外部電極5,6が配置され、バリスタ部10,50に接する第1の放熱部分21が第1の外部電極3と第3の外部電極5とを電気的に接続し、バリスタ部10,50に接する第2の放熱部分22が第2の外部電極4と第4の外部電極6とを電気的に接続している。これにより、素体42の第1の面42aに形成された第1及び第2の外部電極3,4を外部素子に接続し、第2の面42bに形成された第3及び第4の外部電極5,6を基板のランドに接続することにより、フリップチップ実装方式により、バリスタVdを基板に実装できる。また、第1の放熱部分21と第2の放熱部分22によって、外部素子の熱を効率よく放熱できる。このように、第1の放熱部分21が、第1の外部電極3と第3の外部電極5とを電気的に接続する機能と、放熱機能との2つの機能を有し、第2の放熱部分22が、第2の外部電極4と第4の外部電極6とを電気的に接続する機能と、放熱機能との2つの機能を有するように構成するので、比較的構成を単純化することが可能になり、容易に製造することができる。
また、本変形例に係るバリスタVdは、バリスタ部を2つ備えているので、第1及び第2の外部電極3,4に電子素子を接続することにより、2つのバリスタ部10,50を並列接続することができる。
また、本変形例に係るバリスタVdは、放熱部20に対して対称に形成されているので、上下の区別がなく、実装する際の取り扱いが容易である。
以上説明した本発明に係るバリスタは、上記実施形態及び変形例に限られず、更なる変形も可能である。例えば、上記の実施形態では、バリスタ素体11,51の主成分としてZnOを例示しているが、SrTiO3、BaTiO3、SiCなどを用いてもよい。
また、バリスタV,Va〜Vdは、絶縁層15を有することとしたが、絶縁層15は、なくともよい。この場合、バリスタ素体11と第1及び第2の放熱部分21,22とを金属酸化物を含む材料により形成することにより、焼成時に、バリスタ素体11と放熱部20との間にクラックが発生するのを抑制して、両者の接合強度を確保することができる。
また、バリスタV,Va〜Vdに接続する電子素子としては、InGaNAs系の半導体LEDなど、GaN系以外の窒化物系半導体LEDを接続してもよく、窒化物系以外の半導体LEDやLDなどを接続してもよい。LEDに限られず、電界効果トランジスタ(FET)、バイポーラトランジスタなど、動作中に発熱する各種の電子素子を接続してもよい。
本実施形態に係るバリスタの概略斜視図である。 本実施形態に係るバリスタの概略断面図である。 本実施形態の第1の変形例に係るバリスタの概略断面図及び概略平面図である。 本実施形態の第2の変形例に係るバリスタの概略断面図である。 本実施形態の第3の変形例に係るバリスタの概略断面図である。 本実施形態の第4の変形例に係るバリスタの概略斜視図である。 本実施形態の第4の変形例に係るバリスタの概略断面図である。
符号の説明
V,Va〜Vd…バリスタ、2,42…素体、2a,42a…第1の面、2b,42b…第2の面、3…第1の外部電極、4…第2の外部電極、5…第3の外部電極、6…第4の外部電極、10…バリスタ部、10a…第3の面、11,51…バリスタ素体、12,31,52…第1のバリスタ電極、13,32,53…第2のバリスタ電極、20…放熱部、21…第1の放熱部分、22…第2の放熱部分,50…バリスタ部(別のバリスタ部)、50a…第4の面。

Claims (6)

  1. 互いに対向する第1の面と第2の面とを有する素体と、
    前記素体の前記第1の面に配置された第1の外部電極及び第2の外部電極と、
    前記素体の前記第2の面に配置された第3の外部電極及び第4の外部電極と、
    を備え、
    前記素体は、
    前記第1の面と当該第1の面に対向する第3の面を有するバリスタ部と、
    前記バリスタ部の前記第3の面に接する放熱部と、を有し、
    前記バリスタ部は、
    電圧非直線特性を発現しZnOを主成分とするバリスタ素体と、
    前記バリスタ素体に少なくとも一部が接して前記第1の外部電極に電気的に接続された第1のバリスタ電極と、
    前記バリスタ素体に少なくとも一部が接して前記第2の外部電極に電気的に接続された第2のバリスタ電極と、
    前記バリスタ素体と前記放熱部との間に位置する第1の絶縁層とを有し、
    前記放熱部は、
    金属を含有し、前記バリスタ部の前記第3の面に接し、前記第1の絶縁層を貫通する第1の貫通電極により前記第1の外部電極に電気的に接続され、前記第3の外部電極と電気的に接続された第1の放熱部分と、
    金属を含有し、前記バリスタ部の前記第3の面に接し、前記第1の絶縁層を貫通する第2の貫通電極により前記第2の外部電極と電気的に接続し、前記第4の外部電極と電気的に接続している第2の放熱部分と、
    前記第1の放熱部分と前記第2の放熱部分との間に位置し、前記第1の放熱部分と前記第2の放熱部分とを電気的に絶縁する第2の絶縁層と、を有し、
    前記第1の絶縁層は、ZnOを主成分としてガラス成分を添加した材料により形成されていることを特徴とするバリスタ。
  2. 前記素体は、前記第2の面と、当該第2の面に対向する第4の面と、を有する別のバリスタ部を有し、
    前記第1及び第2の放熱部分それぞれにおいて前記バリスタ部の前記第3の面に接する面と対向する面は、前記別のバリスタ部の前記第4の面と接し、
    前記別のバリスタ部は、
    電圧非直線特性を発現しZnOを主成分とする別のバリスタ素体と、
    前記バリスタ素体に少なくとも一部が接して前記第3の外部電極に電気的に接続された第3のバリスタ電極と、
    前記バリスタ素体に少なくとも一部が接して前記第4の外部電極に電気的に接続された第4のバリスタ電極と、
    前記別のバリスタ素体と前記放熱部との間に位置する第3の絶縁層とを有し、
    前記放熱部の前記第1の放熱部分は、前記第3の絶縁層を貫通する第3の貫通電極により前記第3の外部電極と電気的に接続されており、
    前記放熱部の前記第2の放熱部分は、前記第3の絶縁層を貫通する第4の貫通電極により前記第4の外部電極と電気的に接続されており、
    前記第3の絶縁層は、ZnOを主成分としてガラス成分を添加した材料により形成されていることを特徴とする請求項1に記載のバリスタ。
  3. 前記放熱部は、前記第2の面を有し、
    前記第1の放熱部分は、前記バリスタ部の前記第3の面に接する面と対向する面が前記第3の外部電極と物理的且つ電気的に接続し、
    前記第2の放熱部分は、前記バリスタ部の前記第3の面に接する面と対向する面が前記第4の外部電極と物理的且つ電気的に接続していることを特徴とする請求項1に記載のバリスタ。
  4. 前記放熱部は、前記第1の面と前記第2の面とが対向する方向と平行な側面を有し、前記側面は、絶縁体で覆われていることを特徴とする請求項1又は2に記載のバリスタ。
  5. 前記第1及び前記第2の放熱部分は、金属及び金属酸化物の複合材料からなることを特徴とする請求項1〜4のいずれか1項に記載のバリスタ。
  6. 前記第2の絶縁層は、セラミック材料で形成されていることを特徴とする請求項1〜5のいずれか1項に記載のバリスタ。
JP2008086982A 2008-03-28 2008-03-28 バリスタ Expired - Fee Related JP5163228B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2008086982A JP5163228B2 (ja) 2008-03-28 2008-03-28 バリスタ
US12/396,942 US7932807B2 (en) 2008-03-28 2009-03-03 Varistor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008086982A JP5163228B2 (ja) 2008-03-28 2008-03-28 バリスタ

Publications (2)

Publication Number Publication Date
JP2009239231A JP2009239231A (ja) 2009-10-15
JP5163228B2 true JP5163228B2 (ja) 2013-03-13

Family

ID=41116232

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008086982A Expired - Fee Related JP5163228B2 (ja) 2008-03-28 2008-03-28 バリスタ

Country Status (2)

Country Link
US (1) US7932807B2 (ja)
JP (1) JP5163228B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI427646B (zh) * 2006-04-14 2014-02-21 Bourns Inc 具表面可裝設配置之傳導聚合物電子裝置及其製造方法
JP5834174B2 (ja) * 2010-03-01 2015-12-16 パナソニックIpマネジメント株式会社 発光素子用基板及びその製造方法ならびに発光装置
DE112011105340T5 (de) * 2011-06-17 2014-03-13 Littelfuse, Inc. Thermische Metalloxidvaristor-Schaltungsschutzeinrichtung
KR101483259B1 (ko) * 2012-08-28 2015-01-14 주식회사 아모센스 무수축 바리스타 기판 및 그 제조 방법
US9741477B2 (en) 2013-12-06 2017-08-22 Hitachi Metals, Ltd. Sintered body for varistor, multilayer substrate using same, and production method for these
JP6377791B1 (ja) * 2017-03-10 2018-08-22 Emデバイス株式会社 電磁継電器

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3768058A (en) * 1971-07-22 1973-10-23 Gen Electric Metal oxide varistor with laterally spaced electrodes
US4400683A (en) * 1981-09-18 1983-08-23 Matsushita Electric Industrial Co., Ltd. Voltage-dependent resistor
JPH05275958A (ja) * 1992-03-25 1993-10-22 Murata Mfg Co Ltd ノイズフィルタ
JPH08153606A (ja) * 1994-11-30 1996-06-11 Matsushita Electric Ind Co Ltd 積層バリスタ
JP3631341B2 (ja) * 1996-10-18 2005-03-23 Tdk株式会社 積層型複合機能素子およびその製造方法
US6304166B1 (en) * 1999-09-22 2001-10-16 Harris Ireland Development Company, Ltd. Low profile mount for metal oxide varistor package and method
JP2002100826A (ja) 2000-09-21 2002-04-05 Toshiba Corp サブマウント材
JP2002170914A (ja) * 2000-11-30 2002-06-14 Hitachi Cable Ltd 半導体装置用放熱板とその製造方法および装置
JP3822798B2 (ja) 2001-02-16 2006-09-20 太陽誘電株式会社 電圧非直線抵抗体及び磁器組成物
JP2002252136A (ja) 2001-02-22 2002-09-06 Matsushita Electric Ind Co Ltd 積層電子部品
JP4277508B2 (ja) * 2002-10-28 2009-06-10 パナソニック電工株式会社 半導体発光装置
JP2005191135A (ja) * 2003-12-24 2005-07-14 Kawaguchiko Seimitsu Co Ltd 半導体パッケージ
US7279724B2 (en) * 2004-02-25 2007-10-09 Philips Lumileds Lighting Company, Llc Ceramic substrate for a light emitting diode where the substrate incorporates ESD protection
JP2006086274A (ja) 2004-09-15 2006-03-30 Taiyo Yuden Co Ltd 積層バリスタ,積層バリスタの実装構造及びバリスタモジュール
US20070200133A1 (en) 2005-04-01 2007-08-30 Akira Hashimoto Led assembly and manufacturing method
JP4915052B2 (ja) 2005-04-01 2012-04-11 パナソニック株式会社 Led部品およびその製造方法
JP4364865B2 (ja) * 2005-11-24 2009-11-18 Tdk株式会社 電子部品
JP4479668B2 (ja) * 2006-01-31 2010-06-09 Tdk株式会社 バリスタ及び発光装置
JP4867511B2 (ja) * 2006-07-19 2012-02-01 Tdk株式会社 バリスタ及び発光装置

Also Published As

Publication number Publication date
US20090243768A1 (en) 2009-10-01
JP2009239231A (ja) 2009-10-15
US7932807B2 (en) 2011-04-26

Similar Documents

Publication Publication Date Title
JP5163228B2 (ja) バリスタ
JP5233400B2 (ja) バリスタ
JP5032351B2 (ja) バリスタ
US7911317B2 (en) Multilayer chip varistor and electronic component
JP2017204547A (ja) 積層バリスタ
JP6500700B2 (ja) 抵抗素子用の集合基板
JP2009295683A (ja) チップ型電子部品
JP2019523545A (ja) 多層素子及び多層素子を製造するための方法
JP6240775B2 (ja) 外部接続部を有する多層デバイス、および外部接続部を有する多層デバイスを製造するための方法
TWI713278B (zh) 製造避雷器的方法及避雷器
JP2006086274A (ja) 積層バリスタ,積層バリスタの実装構造及びバリスタモジュール
JP5034723B2 (ja) サージ吸収素子及び発光装置
JP6164228B2 (ja) モジュールおよびその製造方法
JP7405014B2 (ja) 電子部品及び電子部品の製造方法
TWI787010B (zh) 表面黏著型電阻器及其製造方法
JP5240286B2 (ja) チップサーミスタ及びチップサーミスタの製造方法
JP2018198249A (ja) 配線基板
JP2011040793A (ja) 集合基板及び集合基板の製造方法
JPH06260302A (ja) チップ型ptcサーミスタ
JP2004006993A (ja) 多層基板
JP6150593B2 (ja) チップ抵抗器
JP2023001474A (ja) 過渡電圧保護デバイス
JP3766639B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4997848B2 (ja) 電子部品
JP4931564B2 (ja) 耐圧センサー

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101014

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120508

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120626

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20121120

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20121203

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151228

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees