以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
(第1実施形態)
図1〜図4を参照して、第1実施形態に係る電子部品EC1の構成を説明する。図1は、第1実施形態に係る電子部品を示す上面図である。図2は、第1実施形態に係る電子部品の断面構成を説明するための図である。図3は、第1実施形態に係る電子部品に含まれる積層型チップバリスタを示す斜視図である。図4は、第1実施形態に係る電子部品に含まれる積層型チップバリスタを示す平面図である。
電子部品EC1は、図1及び図2に示されるように、電子機器としての半導体発光素子1と、積層型チップバリスタ11と、熱伝導体としてのヒートシンク51とを備える。半導体発光素子1は、積層型チップバリスタ11上に配されている。
まず、積層型チップバリスタ11の構成について説明する。積層型チップバリスタ11は、図3及び図4にも示されるように、略直方体形状とされたバリスタ素体21と、複数(本実施形態においては、一対)の外部電極28,29とを備える。一対の外部電極28,29は、バリスタ素体21の一方の主面(外表面)22にそれぞれ形成されている。バリスタ素体21は、例えば、縦が0.8mm程度に設定され、横が1.0mm程度に設定され、厚みが0.3mm程度に設定されている。外部電極28は、積層型チップバリスタ11の入力端子電極及び半導体発光素子1に電気的に接続されるパッド電極として機能する。外部電極29は、積層型チップバリスタ11の出力端子電極及び半導体発光素子1に電気的に接続されるパッド電極として機能する。
バリスタ素体21は、電圧非直線特性(以下、「バリスタ特性」と称する)を発現する複数のバリスタ層と、それぞれ複数の第1の内部電極31及び第2の内部電極41とが積層された積層体として構成されている。第1の内部電極31と第2の内部電極41とは、バリスタ素体21内においてバリスタ層の積層方向(以下、単に「積層方向」と称する。)に沿ってそれぞれ交互に配置されている。第1の内部電極31と第2の内部電極41とは、互いの間に少なくとも一層のバリスタ層を挟むように対向配置されている。バリスタ素体21の一対の主面(外表面)22,23は、バリスタ層の積層方向に平行な方向及びバリスタ層に平行な方向に伸びている。第1の内部電極31と第2の内部電極41とは、バリスタ層の積層方向に沿って併置されている。実際の積層型チップバリスタ11では、複数のバリスタ層は、互いの間の境界が視認できない程度に一体化されている。
バリスタ素体21は、一対の主面22,23と、一対の主面22,23に交差する(本実施形態においては、直交する)方向に伸びる4つの側面(外表面)24,25,26,27とを有している。一対の主面22,23及び対向する一対の側面24,25は、第1の内部電極31と第2の内部電極41との対向方向に平行な方向に伸びている。すなわち、一対の主面22,23及び一対の側面24,25と、第1の内部電極31及び第2の内部電極41とは、直交する。対向する一対の側面26,27は、第1の内部電極31と第2の内部電極41との対向方向に交差する方向に伸びている。すなわち、一対の側面26,27と、第1の内部電極31及び第2の内部電極41とは、平行である。
バリスタ層は、ZnO(酸化亜鉛)を主成分として含むと共に、副成分として希土類金属元素、Co、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、アルカリ金
属元素(K、Rb、Cs)及びアルカリ土類金属元素(Mg、Ca、Sr、Ba)等の金属単体やこれらの酸化物を含む素体からなる。本実施形態において、バリスタ層は、副成分としてPr、Co、Cr、Ca、Si、K、Al等を含んでいる。これにより、バリスタ層における第1の内部電極31と第2の内部電極41とに重なる領域が、ZnOを主成分とすると共にPrを含むこととなる。
本実施形態では、希土類金属として、Prを用いている。Prは、バリスタ特性を発現させるための材料となる。Prを用いる理由は、電圧非直線性に優れ、また、量産時での特性ばらつきが少ないためである。バリスタ層におけるZnOの含有量は、特に限定されないが、バリスタ層を構成する全体の材料を100質量%とした場合に、通常、99.8〜69.0質量%である。バリスタ層の厚みは、例えば5〜60μm程度である。
第1の内部電極31は、第1の電極部分33と、第2の電極部分35とを含んでいる。第1の電極部分33は、積層方向から見て、後述する第2の内部電極41の第1の電極部分43と互いに重なり合う。第1の電極部分33は、略矩形状を呈している。第2の電極部分35は、第1の電極部分33から一方の主面22に露出するように引き出されており、引き出し導体として機能する。第2の電極部分35は、外部電極28に物理的及び電気的に接続されている。第1の電極部分33は、第2の電極部分35を通して外部電極28に電気的に接続されている。第2の電極部分35は、第1の電極部分33と一体に形成されている。
第2の内部電極41は、第1の電極部分43と、第2の電極部分45とを含んでいる。第1の電極部分43は、積層方向から見て、第1の内部電極31の第1の電極部分33と互いに重なり合う。第1の電極部分43は、略矩形状を呈している。第2の電極部分45は、第1の電極部分43から一方の主面22に露出するように引き出されており、引き出し導体として機能する。第2の電極部分45は、外部電極29に物理的及び電気的に接続されている。各第1の電極部分43は、第2の電極部分45を通して外部電極29に電気的に接続されている。第2の電極部分45は、第1の電極部分43と一体に形成されている。
第1及び第2の内部電極31,41は導電材を含んでいる。第1及び第2の内部電極31,41に含まれる導電材としては、特に限定されないが、PdまたはAg−Pd合金からなることが好ましい。第1及び第2の内部電極31,41の厚みは、例えば0.5〜5μm程度である。
外部電極28と外部電極29とは、一方の主面22上において、バリスタ層の積層方向に垂直且つ一方の主面22に平行な方向に所定の間隔を有して配されている。外部電極28,29は、矩形状(本実施形態では、正方形状)を呈している。外部電極28,29は、例えば、各一辺の長さが300μm程度に設定され、厚みが5μm程度に設定されている。
外部電極28,29は、例えば、印刷法あるいはめっき法により形成することができる。印刷法を用いる場合は、Au粒子あるいはPt粒子を主成分とする金属粉末に、有機バインダ及び有機溶剤を混合した導電性ペーストを用意し、当該導電性ペーストをバリスタ素体21上に印刷し、焼付あるいは焼成することにより形成する。めっき法を用いる場合は、真空めっき法(真空蒸着法、スパッタリング法、イオンプレーティング法等)により、AuあるいはPtを蒸着させることにより外部電極28,29を形成する。
第1の内部電極31の第1の電極部分33と第3の内部電極41の第1の電極部分43とは、上述したように、隣り合う第1の内部電極31の第1の電極部分33との間において互いに重なり合う。したがって、バリスタ層における第1の電極部分33と第1の電極部分43とに重なる領域がバリスタ特性を発現する領域として機能する。上述した構成を有する積層型チップバリスタ11においては、第1の電極部分33と、第1の電極部分43と、バリスタ層における第1の電極部分33及び第1の電極部分43に重なる領域とにより、一つのバリスタ部が構成されることとなる。
続いて、図5及び図6を参照して、上述した構成を有する積層型チップバリスタ11の製造過程について説明する。図5は、第1実施形態に係る積層型チップバリスタの製造過程を説明するためのフロー図である。図6は、第1実施形態に係る積層型チップバリスタの製造過程を説明するための図である。
まず、バリスタ層を構成する主成分であるZnOと、Pr、Co、Cr、Ca、Si、K及びAlの金属又は酸化物等の微量添加物とを所定の割合となるように各々秤量した後、各成分を混合してバリスタ材料を調整する(ステップS101)。その後、このバリスタ材料に有機バインダ、有機溶剤、有機可塑剤等を加えて、ボールミル等を用いて20時間程度混合・粉砕を行ってスラリーを得る。
このスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して厚さ30μm程度の膜を形成する。こうして得られた膜をフィルムから剥離してグリーンシートを得る(ステップS103)。
次に、グリーンシートに、第1及び第2の内部電極31,41に対応する電極部分を複数(後述する分割チップ数に対応する数)形成する(ステップS105)。第1及び第2の内部電極31,41に対応する電極部分は、Pd粒子を主成分とする金属粉末、有機バインダ及び有機溶剤を混合した導電性ペーストをスクリーン印刷等の印刷法にて印刷し、乾燥させることにより形成する。
次に、電極部分が形成された各グリーンシートと、電極部分が形成されていないグリーンシートとを所定の順序で重ねてシート積層体を形成する(ステップS107)。こうして得られたシート積層体をチップ単位に切断して、分割された複数のグリーン体GL1(図6参照)を得る(ステップS109)。得られたグリーン体GL1では、第1の内部電極31に対応する電極部分EL1が形成されたグリーンシートGS1と、第2の内部電極41に対応する電極部分EL2が形成されたグリーンシートGS2と、電極部分EL1,EL2が形成されていないグリーンシートGS3とが順次積層されている。グリーンシートGS1とグリーンシートGS2との間に位置するグリーンシートGS3は、複数枚積層してもよく、また、無くてもよい。
次に、グリーン体GL1に、180〜400℃、0.5〜24時間程度の加熱処理を実施して脱バインダを行った後、さらに、850〜1400℃、0.5〜8時間程度の焼成を行い(ステップS111)、バリスタ素体21を得る。この焼成によって、グリーン体GL1におけるグリーンシートGS1〜GS3はバリスタ層となる。電極部分EL1は、第1の内部電極31となる。電極部分EL2は、第2の内部電極41となる。
次に、バリスタ素体21の外表面に、外部電極28,29を形成する(ステップS113)。まず、バリスタ素体21の外表面に、外部電極28,29用の導電性ペーストを付与する。ここでは、バリスタ素体21の一方の主面上に、対応する電極部分EL1,EL2に接するように導電性ペーストをスクリーン印刷工法にて印刷することにより、外部電極28,29に対応する電極部分を形成する。その後に、外部電極28,29に対応する電極部分が形成されたバリスタ素体21を、所望の温度(500〜850℃)にて熱処理(例えば、焼付けや焼成等)する。これにより、バリスタ素体21の外表面に、外部電極28,29が形成されることとなる。
以上の過程により、積層型チップバリスタ11が得られることとなる。なお、焼成後に、バリスタ素体21の表面からアルカリ金属(例えば、Li、Na等)を拡散させてもよい。
再び図1及び図2を参照して、半導体発光素子1及びヒートシンク51の構成について説明する。
半導体発光素子1は、GaN(窒化ガリウム)系半導体の発光ダイオード(LED:Light-Emitting Diode)であり、基板2と、当該基板2上に形成された層構造体LSとを備えている。GaN系の半導体LEDは、周知であり、その説明を簡略化する。基板2は、サファイアからなる光学的に透明且つ電気絶縁性を有する基板である。層構造体LSは、積層された、n型(第1導電型)の半導体領域3と、発光層4と、p型(第2導電型)の半導体領域5とを含んでいる。半導体発光素子1は、n型の半導体領域3とp型の半導体領域5との間に印加される電圧に応じて発光する。
n型の半導体領域3は、n型の窒化物半導体を含んで構成されている。本実施形態では、n型の半導体領域3は、基板2上にGaNがエピタキシャル成長されて成り、例えばSiといったn型ドーパントが添加されてn型の導電性を有している。また、n型の半導体領域3は、発光層4よりも屈折率が小さく且つバンドギャップが大きくなるような組成を有していてもよい。この場合、n型の半導体領域3は、発光層4に対して下部クラッドとしての役割を果たす。
発光層4は、n型の半導体領域3上に形成され、n型の半導体領域3及びp型の半導体領域5から供給されたキャリア(電子及び正孔)が再結合することにより発光領域において光を発生する。発光層4は、例えば、障壁層と井戸層とが複数周期にわたって交互に積層された多重量子井戸(MQW:Multiple Quantum Well)構造とすることができる。この場合、障壁層及び井戸層がInGaNからなり、In(インジウム)の組成を適宜選択することによって障壁層のバンドギャップが井戸層のバンドギャップより大きくなるように構成される。発光領域は、発光層4において、キャリアが注入される領域に生じる。
p型の半導体領域5は、p型の窒化物半導体を含んで構成されている。本実施形態では、p型の半導体領域5は、発光層4上にAlGaNがエピタキシャル成長されて成り、例えばMgといったp型ドーパントが添加されてp型の導電性を有している。また、p型の半導体領域5は、発光層4よりも屈折率が小さく且つバンドギャップが大きくなるような組成を有していてもよい。この場合、p型の半導体領域5は、発光層4に対して上部クラッドとしての役割を果たす。
n型の半導体領域3上には、カソード電極6が形成されている。カソード電極6は、導電性材料からなり、n型の半導体領域3との間にオーミック接触が実現されている。p型の半導体領域5上には、アノード電極7が形成されている。アノード電極7は、導電性材料からなり、p型の半導体領域5との間にオーミック接触が実現されている。カソード電極6及びアノード電極7には、バンプ電極8が形成されている。
上述した構成の半導体発光素子1では、アノード電極7(バンプ電極8)とカソード電極6(バンプ電極8)との間に所定の電圧が印加されて電流が流れると、発光層4の発光領域において発光が生じることとなる。
半導体発光素子1は、一対の外部電極28,29にフリップチップ接続されている。すなわち、カソード電極6は、バンプ電極8を介して外部電極29に電気的且つ物理的に接続されている。アノード電極7は、バンプ電極8を介して外部電極28に電気的且つ物理的に接続されている。これにより、第1の電極部分33と、第1の電極部分43と、バリスタ層における第1の電極部分33,43に重なる領域とにより構成されるバリスタ部が半導体発光素子1に並列接続されることとなる。
ヒートシンク51は、第1のヒートシンク53と、第2のヒートシンク57とを有している。第1のヒートシンク53及び第2のヒートシンク57は、熱伝導性に極めて優れた金属材料(例えば、銅、アルミ等)からなる部材である。積層型チップバリスタ11は、ヒートシンク51上に配されており、該ヒートシンク51と熱的に結合している。
第1のヒートシンク53は、バリスタ素体21の主面23に対向する面を有する第1の部分53aと、バリスタ素体21の側面24に対向する面を有する第2の部分53bとを含んでいる。第1の部分53aと第2の部分53bとは一体に形成されている。第2の部分53b上には、絶縁層54を介してパッド電極55が形成されている。第1のヒートシンク53は、バリスタ素体21の主面23に対向する面がパッド電極55が形成された面よりも低くされた段付き形状とされている。第1の部分53aと第2の部分53bとは別体に形成されていてもよい。また、第2の部分53bが電気絶縁材料からなる場合は、絶縁層54を設ける必要はない。
第2のヒートシンク57は、バリスタ素体21の主面23に対向する面を有する第1の部分57aと、バリスタ素体21の側面25に対向する面を有する第2の部分57bとを含んでいる。第1の部分57aと第2の部分57bとは一体に形成されている。第2の部分57b上には、絶縁層58を介してパッド電極59が形成されている。第2のヒートシンク57は、バリスタ素体21の主面23に対向する面がパッド電極59が形成された面よりも低くされた段付き形状とされている。第1の部分57aと第2の部分57bとは別体に形成されていてもよい。また、第2の部分57bが電気絶縁材料からなる場合は、絶縁層58を設ける必要はない。
積層型チップバリスタ11は、第1の部分53aとバリスタ素体21の主面23とが対向し且つ第2の部分53bとバリスタ素体21の側面24とが対向するように、第1のヒートシンク53に固定されている。これにより、バリスタ素体21の主面23は、第1のヒートシンク53の第1の部分53aに熱的に接続されることとなる。また、バリスタ素体21の側面24は、第1のヒートシンク53の第2の部分53bに熱的に接続されることとなる。
積層型チップバリスタ11は、第1の部分57aとバリスタ素体21の主面23とが対向し且つ第2の部分57bとバリスタ素体21の側面25とが対向するように、第2のヒートシンク57に固定されている。これにより、バリスタ素体21の主面23は、第2のヒートシンク57の第1の部分57aに熱的に接続されることとなる。また、バリスタ素体21の側面25は、第2のヒートシンク57の第2の部分57bに熱的に接続されることとなる。
第1のヒートシンク53の第1の部分53aと第2のヒートシンク57の第1の部分57aとの間には、積層型チップバリスタ11が固定された状態で、所定の間隙が形成されている。積層型チップバリスタ11は、金錫合金(Au−Sn)はんだや接着剤(いずれも不図示)により、第1のヒートシンク53及び第2のヒートシンク57に固定されている。接着剤としては、積層型チップバリスタ11と第1のヒートシンク53との熱的な結合を阻害しないように、熱伝導性に優れた接着剤(例えば、エポキシ系樹脂の高熱伝導接着剤やシリコーン系樹脂の高熱伝導接着剤等)を用いることが好ましい。
パッド電極55と積層型チップバリスタ11の外部電極28とは、ワイヤボンディングにより電気的に接続されている。パッド電極59と積層型チップバリスタ11の外部電極29とは、ワイヤボンディングにより電気的に接続されている。パッド電極55,59は、図示しない電気回路に電気的に接続されている。
以上のように、本実施形態においては、積層型チップバリスタ11が半導体発光素子1に接続する外部電極28,29と当該外部電極28,29に接続する第1及び第2の内部電極31,41とを有するので、半導体発光素子1において発生した熱は、主として、外部電極28,29及び第1及び第2の内部電極31,41を通して積層型チップバリスタ11に伝わる。積層型チップバリスタ11に伝わった熱は、該積層型チップバリスタ11(バリスタ素体21)の主面23及び側面24,25と熱的に接続されたヒートシンク51(第1のヒートシンク53及び第2のヒートシンク57)を通して放散されることとなる。この結果、半導体発光素子1において発生した熱の放熱パスが拡がり、半導体発光素子1において発生した熱を効率よく放散することができる。
ところで、バリスタ素体21では、第1及び第2の内部電極31,41の対向方向での熱伝導率よりも、該対向方向に直交する方向での熱伝導率が大きい。これは、各内部電極31,41が、第1及び第2の内部電極31,41の対向方向に直交する方向に伸びていることに起因するものと推測され、第1及び第2の内部電極31,41に平行な方向に熱が伝わり易い。従って、バリスタ素体21の主面23及び側面24,25が、バリスタ素体21の側面26,27よりも多く熱を放散する。本実施形態では、比較的多くの熱を放散する主面23及び側面24,25がヒートシンク51に熱的に接続されているので、半導体発光素子1において発生した熱をより一層効率よく放散することができる。
本実施形態において、バリスタ層がZnOを主成分としている。ZnOは、放熱基板として通常用いられるアルミナ等と同等程度の熱伝導率を有しており、比較的良好な熱伝導率を有する。したがって、第1及び第2の内部電極31,41からの熱の放散がバリスタ層により阻害されるのを抑制することができる。
本実施形態において、ヒートシンク51が、第1のヒートシンク53と第2のヒートシンク57とからなり、第1のヒートシンク53と第2のヒートシンク57との間に間隙が形成されている。これにより、積層型チップバリスタ11(バリスタ素体21)の形状やヒートシンク51の形状の公差を各第1のヒートシンク53及び第2のヒートシンク57間に形成される間隙が吸収し、積層型チップバリスタ11(バリスタ素体21)とヒートシンク51との熱結合が良好となる。この結果、半導体発光素子1において発生した熱をより一層効率よく放散することができる。
本実施形態においては、半導体発光素子1が、積層型チップバリスタ11と並列接続されるので、半導体発光素子1をESDサージから保護することができる。
本実施形態においては、半導体発光素子1がフリップチップボンディングにより接続された外部電極28,29と、パッド電極55,59とがワイヤボンディングにより接続されているので、直流的な電流は、主として、パッド電極55,59及び外部電極28,29を通して半導体発光素子1を流れることとなり、積層型チップバリスタ11に流れ難い。このため、積層型チップバリスタ11の第1及び第2の内部電極31,41の抵抗に起因する発熱は、極めて小さい。
続いて、図7〜図10を参照して、上記第1実施形態の変形例を説明する。図7及び図9は、第1実施形態の変形例に係る電子部品を示す上面図である。図8及び図10は、第1実施形態の変形例に係る電子部品の断面構成を説明するための図である。
図7及び図8に示される変形例は、半導体発光素子1のカソード電極6及びアノード電極7が、対応する外部電極28,29にワイヤボンディングにより電気的に接続される点で、上記第1実施形態と相違する。本変形例では、半導体発光素子1は外部電極28上に固定されている。これにより、半導体発光素子1は、主として、外部電極28に熱的に接続されることとなる。
図7及び図8に示される変形例においては、半導体発光素子1において発生した熱は、主として、外部電極28及び内部電極31を通して積層型チップバリスタ11に伝わる。積層型チップバリスタ11に伝わった熱は、該積層型チップバリスタ11(バリスタ素体21)の主面23及び側面24,25と熱的に接続されたヒートシンク51(第1のヒートシンク53及び第2のヒートシンク57)を通して放散されることとなる。この結果、半導体発光素子1において発生した熱の放熱パスが拡がり、半導体発光素子1において発生した熱を効率よく放散することができる。
図9及び図10に示される変形例は、半導体発光素子1の構成に関して、上記第1実施形態と相違する。
半導体発光素子1は、ZnO系半導体の発光ダイオードである。半導体発光素子1は略直方体形状とされており、順に、n−ZnO透明電極層61と、n−ZnO基板62と、n−ZnO層63と、発光層64と、p−ZnO層65と、を備えている。尚、本実施形態では、ZnO系半導体の発光ダイオードを用いているけれども、GaN系半導体の発光ダイオードを用いてもよい。その場合には、基板もGaN系のものが用いられる。また、GaNとZnOとは、格子定数及びその熱膨張係数が近接しているので、例えばZnO系の基板にGaN系の半導体層を形成してもよい。
半導体発光素子1は、n−ZnO基板62に対してエピタキシャル成長によって、一方の主面にはn型の半導体領域であるn−ZnO透明電極層61が、他方の主面にはn型の半導体領域であるn−ZnO層63、発光層64、及びp型の半導体領域であるp−ZnO層65が形成される。n−ZnO基板62は、導電性を有する透明な基板である。
発光層64は、n型の半導体領域であるn−ZnO層63上に形成され、n−ZnO層63及びp−ZnO層65から供給されたキャリア(電子及び正孔)が再結合することにより発光領域において光を発生する。発光層64は、例えば、ZnOのSQW構造とすることができる。発光領域は、発光層64において、キャリアが注入される領域に生じる。
半導体発光素子1は、p−ZnO層65が積層型チップバリスタ11の外部電極28上に固定されている。これにより、p−ZnO層65が外部電極28と電気的に接続されることとなる。半導体発光素子1のn−ZnO透明電極層61上にはパッド電極66が形成されている。各パッド電極66は、積層型チップバリスタ11の外部電極29にワイヤボンディングによって電気的に接続されている。従って、p型の半導体領域であるp−ZnO層65と、n型の半導体領域であるn−ZnO層63との間に電圧を印加することができ、その印加される電圧に応じて半導体発光素子1が発光する。
図9及び図10に示される変形例においても、半導体発光素子1において発生した熱は、主として、外部電極28及び内部電極31を通して積層型チップバリスタ11に伝わる。積層型チップバリスタ11に伝わった熱は、該積層型チップバリスタ11(バリスタ素体21)の主面23及び側面24,25と熱的に接続されたヒートシンク51(第1のヒートシンク53及び第2のヒートシンク57)を通して放散されることとなる。この結果、半導体発光素子1において発生した熱の放熱パスが拡がり、半導体発光素子1において発生した熱を効率よく放散することができる。
(第2実施形態)
図11及び図12を参照して、第2実施形態に係る電子部品EC2の構成を説明する。図11は、第2実施形態に係る電子部品を示す上面図である。図12は、第2実施形態に係る電子部品の断面構成を説明するための図である。第2実施形態に係る電子部品EC2は、ヒートシンク51の構成の点で、第1実施形態に係る電子部品EC1と相違する。
電子部品EC2は、図11及び図12に示されるように、半導体発光素子1と、積層型チップバリスタ11と、ヒートシンク51とを備える。
ヒートシンク51は、第1のヒートシンク71と、第2のヒートシンク73と、第3のヒートシンク75と、第4のヒートシンク77とを有している。第1のヒートシンク71、第2のヒートシンク73、第3のヒートシンク75、及び第4のヒートシンク77は、熱伝導性に極めて優れた金属材料(例えば、銅、アルミ等)からなる部材である。
第1のヒートシンク71は、図17にも示されるように、バリスタ素体21の主面23に対向する面を有する第1の部分71aと、バリスタ素体21の側面24,26に対向する面を有する第2の部分71bとを含んでいる。第1の部分71aと第2の部分71bとは一体に形成されている。第2の部分71b上には、絶縁層54を介してパッド電極55が形成されている。第1のヒートシンク71は、バリスタ素体21の主面23に対向する面がパッド電極55が形成された面よりも低くされた段付き形状とされている。第1の部分71aと第2の部分71bとは別体に形成されていてもよい。また、第2の部分71bが電気絶縁材料からなる場合は、絶縁層54を設ける必要はない。
第2の部分71bは、側面24に対向する部分72aと、側面26に対向する部分72bとを含んでいる。側面24に対向する部分72aにおける第1及び第2の内部電極31,41の対向方向に平行な方向での幅W1が、側面26に対向する部分72bにおける第1及び第2の内部電極31,41の対向方向に交差する方向での幅W2よりも大きく設定されている。
第2のヒートシンク73は、第1のヒートシンク71と同様に、バリスタ素体21の主面23に対向する面を有する第1の部分73aと、バリスタ素体21の側面24,27に対向する面を有する第2の部分73bとを含んでいる。第1の部分73aと第2の部分73bとは一体に形成されている。第2の部分73b上には、絶縁層54を介してパッド電極55が形成されている。第2のヒートシンク73は、第1のヒートシンク71と同様に、バリスタ素体21の主面23に対向する面がパッド電極55が形成された面よりも低くされた段付き形状とされている。第1の部分73aと第2の部分73bとは別体に形成されていてもよい。また、第2の部分73bが電気絶縁材料からなる場合は、絶縁層54を設ける必要はない。
第2の部分73bは、側面24に対向する部分74aと、側面27に対向する部分74bとを含んでいる。側面24に対向する部分74aにおける第1及び第2の内部電極31,41の対向方向に平行な方向での幅W3が、側面26に対向する部分74bにおける第1及び第2の内部電極31,41の対向方向に交差する方向での幅W4よりも大きく設定されている。
第3のヒートシンク75は、第1のヒートシンク71と同様に、バリスタ素体21の主面23に対向する面を有する第1の部分75aと、バリスタ素体21の側面25,26に対向する面を有する第2の部分75bとを含んでいる。第1の部分75aと第2の部分75bとは一体に形成されている。第2の部分75b上には、絶縁層58を介してパッド電極59が形成されている。第3のヒートシンク75は、第1及び第2のヒートシンク71,73と同様に、バリスタ素体21の主面23に対向する面がパッド電極59が形成された面よりも低くされた段付き形状とされている。第1の部分75aと第2の部分75bとは別体に形成されていてもよい。また、第2の部分75bが電気絶縁材料からなる場合は、絶縁層58を設ける必要はない。
第2の部分75bは、側面25に対向する部分76aと、側面26に対向する部分76bとを含んでいる。側面24に対向する部分76aにおける第1及び第2の内部電極31,41の対向方向に平行な方向での幅W5が、側面26に対向する部分76bにおける第1及び第2の内部電極31,41の対向方向に交差する方向での幅W6よりも大きく設定されている。
第4のヒートシンク77は、第1のヒートシンク71と同様に、バリスタ素体21の主面23に対向する面を有する第1の部分77aと、バリスタ素体21の側面25,27に対向する面を有する第2の部分77bとを含んでいる。第1の部分77aと第2の部分77bとは一体に形成されている。第2の部分77b上には、絶縁層58を介してパッド電極59が形成されている。第4のヒートシンク77は、第1〜第3のヒートシンク71,73,75と同様に、バリスタ素体21の主面23に対向する面がパッド電極59が形成された面よりも低くされた段付き形状とされている。第1の部分77aと第2の部分77bとは別体に形成されていてもよい。また、第2の部分77bが電気絶縁材料からなる場合は、絶縁層58を設ける必要はない。
第2の部分77bは、側面25に対向する部分78aと、側面27に対向する部分78bとを含んでいる。側面24に対向する部分78aにおける第1及び第2の内部電極31,41の対向方向に平行な方向での幅W7が、側面26に対向する部分78bにおける第1及び第2の内部電極31,41の対向方向に交差する方向での幅W8よりも大きく設定されている。
積層型チップバリスタ11は、第1の部分71aとバリスタ素体21の主面23とが対向し且つ第2の部分71bとバリスタ素体21の側面24,26とが対向するように、第1のヒートシンク71に固定されている。これにより、バリスタ素体21の主面23は、第1のヒートシンク71の第1の部分71aに熱的に接続されることとなる。また、バリスタ素体21の側面24,26は、第1のヒートシンク71の第2の部分71bに熱的に接続されることとなる。
積層型チップバリスタ11は、第1の部分73aとバリスタ素体21の主面23とが対向し且つ第2の部分73bとバリスタ素体21の側面24,27とが対向するように、第2のヒートシンク73に固定されている。これにより、バリスタ素体21の主面23は、第2のヒートシンク73の第1の部分73aに熱的に接続されることとなる。また、バリスタ素体21の側面24,27は、第2のヒートシンク73の第2の部分73bに熱的に接続されることとなる。
積層型チップバリスタ11は、第1の部分75aとバリスタ素体21の主面23とが対向し且つ第2の部分75bとバリスタ素体21の側面25,26とが対向するように、第3のヒートシンク75に固定されている。これにより、バリスタ素体21の主面23は、第3のヒートシンク75の第1の部分75aに熱的に接続されることとなる。また、バリスタ素体21の側面25,26は、第3のヒートシンク75の第2の部分75bに熱的に接続されることとなる。
積層型チップバリスタ11は、第1の部分77aとバリスタ素体21の主面23とが対向し且つ第2の部分77bとバリスタ素体21の側面25,27とが対向するように、第4のヒートシンク77に固定されている。これにより、バリスタ素体21の主面23は、第4のヒートシンク77の第1の部分77aに熱的に接続されることとなる。また、バリスタ素体21の側面25,27は、第4のヒートシンク77の第2の部分77bに熱的に接続されることとなる。
各ヒートシンク71,73,75,77の間には、積層型チップバリスタ11が固定された状態で、所定の間隙が形成されている。積層型チップバリスタ11は、第1実施形態と同じく、接着剤(不図示)により、各ヒートシンク71,73,75,77に固定されている。
以上のように、本実施形態においては、積層型チップバリスタ11が半導体発光素子1に接続する外部電極28,29と当該外部電極28,29に接続する第1及び第2の内部電極31,41とを有するので、半導体発光素子1において発生した熱は、主として、外部電極28,29及び第1及び第2の内部電極31,41を通して積層型チップバリスタ11に伝わる。積層型チップバリスタ11に伝わった熱は、該積層型チップバリスタ11(バリスタ素体21)の主面23及び側面24〜27と熱的に接続されたヒートシンク51(第1〜第4のヒートシンク71,73,75,77)を通して放散されることとなる。この結果、半導体発光素子1において発生した熱の放熱パスが拡がり、半導体発光素子1において発生した熱を効率よく放散することができる。
また、上述したように、バリスタ素体21の側面24,25が、バリスタ素体21の側面26,27よりも多く熱を放散する。従って、側面24,25に対向する部分72a,74a,76a,78aにおける第1及び第2の内部電極31,41の対向方向に平行な方向での幅が、側面24,25に対向する部分72a,74a,76a,78aにおける第1及び第2の内部電極31,41の対向方向に平行な方向での幅が、側面26,27に対向する部分72b,74b,76b,78bにおける第1及び第2の内部電極31,41の対向方向に交差する方向での幅よりも大きく設定されているので、熱をより多く放散する側面24,25に対向して熱的に接続される上記部分72a,74a,76a,78aの熱容量が比較的大きくなる。また、熱の放散が比較的小さい側面26,27に対向して熱的に接続される上記部分72b,74b,76b,78bにおける第1及び第2の内部電極31,41の対向方向に交差する方向での幅が小さく、第1及び第2の内部電極31,41の対向方向に交差する方向でのヒートシンク51の長さが比較的短くなる。これらの結果、熱の放散効果の低下を抑制しつつ、電子部品EC2の小型化を図ることができる。また、熱の放散方向のばらつきも小さくすることができる。
本実施形態において、ヒートシンク51が、第1〜第4のヒートシンク71,73,75,77からなり、各ヒートシンク71,73,75,77の間に間隙が形成されている。これにより、積層型チップバリスタ11(バリスタ素体21)の形状やヒートシンク51の形状の公差を各ヒートシンク71,73,75,77間に形成される間隙が吸収し、積層型チップバリスタ11(バリスタ素体21)とヒートシンク51との熱結合が良好となる。この結果、半導体発光素子1において発生した熱をより一層効率よく放散することができる。
続いて、図13〜図16を参照して、上記第2実施形態の変形例を説明する。図13及び図15は、第2実施形態の変形例に係る電子部品を示す上面図である。図14及び図16は、第2実施形態の変形例に係る電子部品の断面構成を説明するための図である。
図13及び図14に示される変形例は、半導体発光素子1のカソード電極6及びアノード電極7が、対応する外部電極28,29にワイヤボンディングにより電気的に接続される点で、上記第2実施形態と相違する。図15及び図16に示される変形例は、半導体発光素子1の構成に関して、上記第2実施形態と相違する。これらの変形例では、半導体発光素子1は外部電極28上に固定されている。これにより、半導体発光素子1は、主として、外部電極28に熱的に接続されることとなる。
図13〜図16に示される変形例においては、半導体発光素子1において発生した熱は、主として、外部電極28及び内部電極31を通して積層型チップバリスタ11に伝わる。積層型チップバリスタ11に伝わった熱は、該積層型チップバリスタ11(バリスタ素体21)の主面23及び側面24〜27と熱的に接続されたヒートシンク51(第1〜第4のヒートシンク71,73,75,77)を通して放散されることとなる。この結果、半導体発光素子1において発生した熱の放熱パスが拡がり、半導体発光素子1において発生した熱を効率よく放散することができる。
(第3実施形態)
図18及び図19を参照して、第3実施形態に係る電子部品EC3の構成を説明する。図18は、第3実施形態に係る電子部品を示す上面図である。図19は、第3実施形態に係る電子部品の断面構成を説明するための図である。第3実施形態に係る電子部品EC3は、ヒートシンク51の構成の点で、第1及び第2実施形態に係る電子部品EC1,EC2と相違する。
電子部品EC3は、図18及び図19に示されるように、半導体発光素子1と、積層型チップバリスタ11と、ヒートシンク51とを備える。
ヒートシンク51は、板形状とされている。積層型チップバリスタ11は、ヒートシンク51の一方の主面とバリスタ素体21の主面23とが対向するように、ヒートシンク51に固定されている。これにより、バリスタ素体21の主面23は、ヒートシンク51に熱的に接続されることとなる。
積層型チップバリスタ11は、バリスタ素体21と、複数(本実施形態においては、一対)の外部電極28,29とを備える。外部電極28は、バリスタ素体21の主面22から側面24にわたって形成されている。外部電極29は、バリスタ素体21の主面22から側面25にわたって形成されている。
外部電極28とパッド電極55とは、金錫合金はんだ等により、物理的且つ電気的に接続されている。外部電極29とパッド電極59とは、金錫合金はんだ等により、物理的且つ電気的に接続されている。これにより、外部電極28,29は、パッド電極55,59を通して、ヒートシンク51と熱的に接続されることとなる。この場合、絶縁層54,58は、良好な熱伝導性を有する材料からなることが好ましい。
以上のように、本実施形態においては、積層型チップバリスタ11が半導体発光素子1に接続する外部電極28,29と当該外部電極28,29に接続する第1及び第2の内部電極31,41とを有するので、半導体発光素子1において発生した熱は、外部電極28,29及び第1及び第2の内部電極31,41を通して積層型チップバリスタ11に伝わる。積層型チップバリスタ11に伝わった熱は、該積層型チップバリスタ11(バリスタ素体21)の主面23と熱的に接続されたヒートシンク51を通して放散されることとなる。また、半導体発光素子1において発生した熱は、外部電極28,29及びパッド電極55,59を通してヒートシンク51に伝わり、放散されることとなる。これらの結果、半導体発光素子1において発生した熱の放熱パスが拡がり、半導体発光素子1において発生した熱を効率よく放散することができる。
続いて、図20〜図23を参照して、上記第3実施形態の変形例を説明する。図20及び図22は、第3実施形態の変形例に係る電子部品を示す上面図である。図21及び図23は、第3実施形態の変形例に係る電子部品の断面構成を説明するための図である。
図20及び図21に示される変形例は、半導体発光素子1のカソード電極6及びアノード電極7が、対応する外部電極28,29にワイヤボンディングにより電気的に接続される点で、上記第3実施形態と相違する。図22及び図23に示される変形例は、半導体発光素子1の構成に関して、上記第3実施形態と相違する。これらの変形例では、半導体発光素子1は外部電極28上に固定されている。これにより、半導体発光素子1は、主として、外部電極28に熱的に接続されることとなる。
図20〜図23に示される変形例においては、半導体発光素子1において発生した熱は、外部電極28及び内部電極31を通して積層型チップバリスタ11に伝わる。積層型チップバリスタ11に伝わった熱は、該積層型チップバリスタ11(バリスタ素体21)の主面23と熱的に接続されたヒートシンク51を通して放散されることとなる。また、半導体発光素子1において発生した熱は、外部電極28及びパッド電極59を通してヒートシンク51に伝わり、放散されることとなる。これらの結果、半導体発光素子1において発生した熱の放熱パスが拡がり、半導体発光素子1において発生した熱を効率よく放散することができる。
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
本実施形態においては、電子素子として半導体発光素子を用いた例を示しているが、これに限られない。本発明は、半導体発光素子以外にも、動作中に発熱する電子素子(例えば、FET、バイポーラトランジスタ等)に適用することができる。
本実施形態では、バリスタ素体21が第1の内部電極31及び第2の内部電極41をそれぞれ複数ずつ含んでいるが、これに限られない。例えば、バリスタ素体21が第1の内部電極31及び第2の内部電極41をそれぞれ一つずつ含んでいてもよい。
本実施形態では、半導体発光素子1としてGaN系の半導体LEDやZnO系半導体の発光ダイオードを用いているが、これに限られない。半導体発光素子1として、例えば、GaN系以外の窒化物系半導体LED(例えば、InGaNAs系の半導体LED等)や窒化物系以外の化合物半導体LEDやレーザーダイオード(LD:Laser Diode)を用いてもよい。
1…半導体発光素子、11…積層型チップバリスタ、21…バリスタ素体、22,23…主面、24〜27…側面、28,29…外部電極、31…第1の内部電極,41…第2の内部電極、51…ヒートシンク、53…第1のヒートシンク、57…第2のヒートシンク、71…第1のヒートシンク、72a…側面24に対向する部分、72b…側面26に対向する部分、73…第3のヒートシンク、74a…側面24に対向する部分、74b…側面27に対向する部分、75…第3のヒートシンク、76a…側面25に対向する部分、76b…側面26に対向する部分、77…第4のヒートシンク、78a…側面25に対向する部分、78b…側面27に対向する部分、EC1,EC2,EC3…電子部品。