JP4134135B2 - 発光装置 - Google Patents

発光装置 Download PDF

Info

Publication number
JP4134135B2
JP4134135B2 JP2005288989A JP2005288989A JP4134135B2 JP 4134135 B2 JP4134135 B2 JP 4134135B2 JP 2005288989 A JP2005288989 A JP 2005288989A JP 2005288989 A JP2005288989 A JP 2005288989A JP 4134135 B2 JP4134135 B2 JP 4134135B2
Authority
JP
Japan
Prior art keywords
light emitting
emitting device
varistor
reflective layer
semiconductor light
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005288989A
Other languages
English (en)
Other versions
JP2007103505A (ja
Inventor
洋 斎藤
公夫 須藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2005288989A priority Critical patent/JP4134135B2/ja
Priority to US11/515,195 priority patent/US7671468B2/en
Priority to TW095136324A priority patent/TWI311823B/zh
Publication of JP2007103505A publication Critical patent/JP2007103505A/ja
Application granted granted Critical
Publication of JP4134135B2 publication Critical patent/JP4134135B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item

Description

本発明は、発光装置に関する。
従来の発光装置として、半導体発光素子と、当該半導体発光素子に並列接続されたバリスタとを備えたものが知られている(例えば、特許文献1参照)。特許文献1に記載された発光装置では、半導体発光素子の周囲に光反射板が配置されている。
特開2001−15815号公報
特許文献1記載の発光装置では、半導体発光素子の周囲に、光反射板を配置するためのスペースを確保しなければならない。そのため、発光装置全体の小型化を図ることが難しい。しかしながら、小型化を図るために光反射板を配置しないとした場合には、発光効率が低下してしまう。
そこで、本発明は、発光効率が高く、且つ、小型化が可能な発光装置を提供することを課題とする。
本発明に係る発光装置は、バリスタ層と、当該バリスタ層を挟むように配置される複数の内部電極とを有する積層体と、積層体の外表面に形成されると共に、複数の内部電極のうち対応する内部電極にそれぞれ接続される複数の外部電極と、を有する積層型チップバリスタと、積層型チップバリスタ上に配され、当該積層型チップバリスタに並列接続されるように複数の外部電極に接続された半導体発光素子と、積層型チップバリスタと半導体発光素子との間に配されると共に、半導体発光素子が発生した光を反射する反射層と、を備えることを特徴とする。
本発明の発光装置では、反射層を積層型チップバリスタと半導体発光素子との間に配置するので、半導体発光素子が発生した、積層型チップバリスタに向かって進む光を反射することができる。したがって、高い発光効率を得ることができる。また、反射層の形成位置を積層型チップバリスタと半導体発光素子との間とすることで、半導体発光素子の周囲に特別なスペースを確保する必要がなくなる。したがって、発光装置全体の小型化が可能となる。
また、反射層は、ガラス及び金属を含むことが好ましい。この場合、反射層は、ガラス中に金属が分散したものとなる。ガラスを含むので、電気絶縁性を有する反射層を得ることができる。よって、反射層を介した積層型チップバリスタの外部電極間のショートを抑制することができる。また、ガラスを含むことにより、反射層を耐熱性に優れたものとすることができる。金属を含むので、半導体発光素子が発生した光を確実に反射することができる。また、金属を含むことにより、熱伝導率が良好となるため、半導体発光素子からの熱を効率よく放散することができる。
また、反射層は、樹脂及び金属を含むことが好ましい。この場合、反射層は、樹脂中に金属が分散したものとなる。反射層は樹脂を含むので、電気絶縁性を有することとなる。よって、反射層を介した積層型チップバリスタの外部電極間のショートを抑制することができる。また、樹脂を含むことによって反射層の形成が容易となるうえ、積層型チップバリスタ又は半導体発光素子と反射層との密着性を良好なものとすることができる。更に、金属を含むので、半導体発光素子が発生した光を確実に反射することができる。金属を含むことにより、熱伝導率が良好となるため、半導体発光素子からの熱を効率よく放散することができる。
また、反射層は、ガラス及び金属酸化物を含むことが好ましい。この場合、ガラスを含むので、電気絶縁性及び耐熱性を有する反射層を得ることができる。金属酸化物を含むので、半導体発光素子が発生した光を確実に反射することができると共に、反射層の電気絶縁性をよりいっそう高めることができる。また、金属酸化物はガラス中での分散性が良いため、金属酸化物が均一に分散した、特性ばらつきの少ない反射層を容易に形成することができる。ガラスと金属酸化物とを含むことにより、熱膨張係数が比較的小さい反射層を得ることができる。その結果、反射層をひずみや割れ、クラックが生じにくいものとすることができる。
また、反射層は、樹脂及び金属酸化物を含むことが好ましい。この場合、反射層は樹脂を含むので、電気絶縁性を有することとなる。また、樹脂を含むことによって反射層の形成が容易となるうえ、積層型チップバリスタ又は半導体発光素子と反射層との密着性を良好なものとすることができる。更に、反射層は金属酸化物を含むので、半導体発光素子が発生した光を確実に反射することができると共に、反射層の電気絶縁性をよりいっそう高めることができる。
また、反射層は、ガラスと金属からなる粉末とを含み、金属からなる粉末は金属酸化物により被覆されていることが好ましい。ガラスを含むので、電気絶縁性及び耐熱性を有する反射層を得ることができる。金属酸化物で被覆された金属粉末を用いることにより、ガラス中における金属からなる粉末の分散性を向上させることができると共に、反射効率を低下させずに反射層の電気絶縁性をいっそう高めることができる。
また、反射層は、樹脂と金属からなる粉末とを含み、金属からなる粉末は金属酸化物により被覆されていることが好ましい。樹脂を含むので、電気絶縁性を有し、形成が容易で且つ密着性が良好な反射層を得ることができる。金属酸化物で被覆された金属粉末を用いることにより、樹脂中における金属からなる粉末の分散性を向上させることができると共に、反射効率を低下させることなく反射層の電気絶縁性をいっそう高めることができる。
また、反射層は、金属からなる薄膜層を有することが好ましい。この場合、金属によって半導体発光素子が発生した光を確実に反射することができる。薄膜層を用いるので、反射層の厚さを薄くすることが可能となる。その結果、発光装置をより小型化することができる。
また、反射層は、金属としてAg、Al、Ti、Niのいずれか少なくとも1つを含むことが好ましい。Ag、Al、Ti、Niは他の一般的な金属と比較して反射率が高いため、反射層の反射効率を向上させることができる。したがって、発光効率をより高めることができる。
また、反射層は、樹脂としてシリコーン樹脂、ポリテトラフルオロエチレン、ポリエチレンテレフタレート、及びキシレン樹脂のうち少なくともいずれか一つを含むことが好ましい。これらの材料を用いた場合には、電気絶縁性が高い反射層を確実に得ることができる。また、反射層形成の容易性や、積層型チップバリスタ又は半導体発光素子と反射層との密着性を確実に高めることができる。
また、反射層は、金属酸化物としてAl、TiO、SiO、及びZrOのうち少なくともいずれか一つを含むことが好ましい。Al、TiO、SiO、及びZrOは他の一般的な金属酸化物と比較して反射率が高いため、反射層の反射効率をより高めることができる。
また、反射層は、積層型チップバリスタの半導体発光素子と対向する面に形成されていることが好ましい。この場合、反射層と積層型チップバリスタとを一体的に成形することができる。また、反射層は、半導体発光素子の積層型チップバリスタと対向する面に形成されることが好ましい。この場合には、反射層と半導体発光素子とを一体的に成形することができる。このように、積層型チップバリスタ又は半導体発光素子と反射層とを一体的に成形したものを用いれば、半導体発光装置の組立が容易となる。
また、半導体発光素子は、積層型チップバリスタ上にフリップチップボンディング又はワイヤボンディングされることが好ましい。この場合、半導体発光素子を支持するための支持部材などを設けることなく、半導体発光素子を積層型チップバリスタ上に配置することができる。したがって、発光装置全体の更なる小型化が可能となる。
本発明によれば、発光効率が高く、且つ、小型化が可能な発光装置を提供することができる。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
(第1実施形態)
図1〜図5を参照して、第1実施形態に係る発光装置LE1の構成を説明する。図1は、第1実施形態に係る発光装置LE1を示す概略上面図である。図2は、第1実施形態に係る発光装置LE1に含まれる積層型チップバリスタを示す概略斜視図である。図3は、第1実施形態に係る発光装置LE1に含まれる積層型チップバリスタを示す概略上面図である。図4は、図3におけるIV−IV線に沿った断面構成を説明するための図である。図5は、図3におけるV−V線に沿った断面構成を説明するための図である。
発光装置LE1は、図1、図4、及び図5に示されるように、半導体発光素子1と、反射層24と、積層型チップバリスタ11とを備えている。
まず、積層型チップバリスタ11の構成について説明する。図2に示されるように、積層型チップバリスタ11は、略直方体形状を呈するバリスタ素体21(積層体)と、第1の外部電極22,23と、第2の外部電極25,26,27,28と、を備えている。第1の外部電極22,23と、第2の外部電極25,26,27,28とは、バリスタ素体21の主面(外表面)21aにそれぞれ形成されている。バリスタ素体21は、例えば、縦が1.0mm程度に設定され、横が0.5mm程度に設定され、厚みが0.3mm程度に設定されている。
バリスタ素体21は、図3に示されるように、電圧非直線特性(以下、「バリスタ特性」と称する)を発現する複数のバリスタ層と、複数の第1の内部電極31と、複数の第2の内部電極41とが積層された積層体である。第1の内部電極31と第2の内部電極41とは、バリスタ素体21内においてバリスタ層の積層方向(以下、単に「積層方向」と称する。)に沿って交互に配置されている。第1の内部電極31と第2の内部電極41とは、互いの間に少なくとも一層のバリスタ層を挟むように配置されている。バリスタ素体21の主面21aは、積層方向と平行な方向であり、且つバリスタ層の延びる方向と平行な方向に延びている。なお、実際の積層型チップバリスタ11では、複数のバリスタ層は、互いの間の境界が視認できない程度に一体化されている。
バリスタ層は、ZnO(酸化亜鉛)を主成分として含むと共に、副成分として希土類金属元素、Co、IIIb族元素(B、Al、Ga、In)、Si、Cr、Mo、アルカリ金属元素(K、Rb、Cs)及びアルカリ土類金属元素(Mg、Ca、Sr、Ba)等の金属単体やこれらの酸化物を含む素体からなる。本実施形態において、バリスタ層は、副成分としてPr、Co、Cr、Ca、Si、K、Al等を含んでいる。これにより、バリスタ層における第1の内部電極31と第2の内部電極41とに重なる領域が、ZnOを主成分とすると共にPrを含むこととなる。
本実施形態では、希土類金属として、Prを用いている。Prは、バリスタ特性を発現させるための材料となる。Prを用いる理由は、電圧非直線性に優れ、また、量産時での特性ばらつきが少ないためである。バリスタ層におけるZnOの含有量は、特に限定されないが、バリスタ層を構成する全体の材料を100質量%とした場合に、通常、99.8〜69.0質量%である。バリスタ層の厚みは、例えば5〜60μm程度である。
第1の内部電極31は、図4に示されるように、第1の電極部分33と、第2の電極部分35とを含んでいる。第1の電極部分33は、略矩形状を呈している。第1の電極部分33は、積層方向から見て、図5に示される第2の内部電極41の第1の電極部分43と互いに重なり合う。第2の電極部分35は、第1の電極部分33からバリスタ素体21の主面21aに露出するように引き出されており、引き出し導体として機能する。第2の電極部分35は、第1の外部電極22に物理的及び電気的に接続されている。第1の電極部分33は、第2の電極部分35を通して第1の外部電極22に電気的に接続されている。第2の電極部分35は、第1の電極部分33と一体に形成されている。
第2の内部電極41は、図5に示されるように、第1の電極部分43と、第2の電極部分45とを含んでいる。第1の電極部分43は、略矩形状を呈している。第1の電極部分43は、積層方向から見て、図4に示される第1の内部電極31の第1の電極部分33と互いに重なり合う。第2の電極部分45は、第1の電極部分43からバリスタ素体21の主面21aに露出するように引き出されており、引き出し導体として機能する。第2の電極部分45は、第1の外部電極23に物理的及び電気的に接続されている。第1の電極部分43は、第2の電極部分45を通して第1の外部電極23に電気的に接続されている。第2の電極部分45は、第1の電極部分43と一体に形成されている。
第1及び第2の内部電極31,41は導電材を含んでいる。第1及び第2の内部電極31,41に含まれる導電材としては、特に限定されないが、Ag−Pd合金からなることが好ましい。第1及び第2の内部電極31,41の厚みは、例えば0.5〜5μm程度である。
第1の内部電極31の第1の電極部分33と第3の内部電極41の第1の電極部分43とは、上述したように、隣り合う第1の内部電極31の第1の電極部分33との間において互いに重なり合う。したがって、バリスタ層における第1の電極部分33と第1の電極部分43とに重なる領域がバリスタ特性を発現する領域として機能する。上述した構成を有する積層型チップバリスタ11においては、第1の電極部分33と、第1の電極部分43と、バリスタ層における第1の電極部分33及び第1の電極部分43に重なる領域とにより、一つのバリスタ部が構成されることとなる。
図2に示されるように、第1の外部電極22,23は、バリスタ素体21の主面21a上において、バリスタ層の積層方向に垂直且つ主面21aに平行な方向に所定の間隔(例えば50μm以上の間隔)を有して配されている。第1の外部電極22,23は、矩形状(本実施形態では、長方形状)を呈している。第1の外部電極22,23は、Auを含んでおり、後述するように導電性ペーストが焼成されることにより形成されている。導電性ペーストには、Au粒子を主成分とする金属粉末に、有機バインダ及び有機溶剤を混合したものが用いられている。
第1の外部電極22,23の上には、第2の外部電極25,26,27,28が形成されている。第2の外部電極25と第2の外部電極26とは、主面21a上において、バリスタ層の積層方向に垂直且つ主面21aに平行な方向に所定の間隔を有して配されている。第2の外部電極25は第1の外部電極22と、第2の外部電極26は第1の外部電極23と、物理的及び電気的にそれぞれ接続されている。第2の外部電極25,26は、矩形状(本実施形態では、正方形状)を呈している。第2の外部電極25は、積層型チップバリスタ11の入力端子電極として機能し、第2の外部電極26は、積層型チップバリスタ11の出力端子電極として機能する。
第2の外部電極27,28は、一対の第2の外部電極25,26に挟まれるように配置されている。第2の外部電極27と第2の外部電極28とは、主面21a上において、バリスタ層の積層方向に垂直且つ主面21aに平行な方向に所定の間隔を有して配されている。第2の外部電極27は第1の外部電極22と、第2の外部電極28は第1の外部電極23と、物理的及び電気的にそれぞれ接続されている。これにより、第2の外部電極25と第2の外部電極27とが第1の外部電極22を介して電気的に接続されると共に、第2の外部電極26と第2の外部電極28とが第1の外部電極23を介して電気的に接続されることとなる。第2の外部電極27,28は、矩形状(本実施形態では、正方形状)を呈している。第2の外部電極27,28は、後述する半導体発光素子1に電気的に接続されるパッド電極として機能する。
第2の外部電極25〜28は、第1の外部電極22,23上に例えばめっき法により形成されている。第2の外部電極25〜28は、AuあるいはPtからなる。めっき法を用いる場合は、真空めっき法(真空蒸着法、スパッタリング法、イオンプレーティング法等)により、AuあるいはPtを蒸着させることにより第2の外部電極25〜28を形成する。第2の外部電極25〜28は、Pt/Auの積層体として構成してもよい。
このような構成を有する積層型チップバリスタ11と、半導体発光素子1との間には、図4及び図5にも示されるように、反射層24が配されている。反射層24は、積層型チップバリスタ11の半導体発光素子1と対向する面、すなわちバリスタ素体21の主面21a上に形成されている。このような位置に形成された反射層24は、半導体発光素子1が発生した光のうち、積層型チップバリスタ11の方向に進む光を反射することとなる。
より具体的には、反射層24は、図2に示されるように、バリスタ素体21の主面21aを覆うように形成されている。反射層24は、第1の外部電極22,23の上に形成されており、第2の外部電極25〜28が配置される部分に開口部24a〜24dを有している。開口部24a〜24dは第2の外部電極25〜28よりも大きく、第2の外部電極25〜28は開口部24a〜24dの中央にそれぞれ配置されている。開口部24a,24cからは第1の外部電極22が露出しており、開口部24b,24dからは第1の外部電極23が露出している。第2の外部電極25は開口部24aから露出した第1の外部電極22と接続されており、第2の外部電極26は開口部24bから露出した第1の外部電極23と接続されている。第2の外部電極27は開口部24cから露出した第1の外部電極22と接続されており、第2の外部電極28は開口部24dから露出した第1の外部電極23と接続されている。
反射層24は、種々の材料を用いて形成することができる。例えば、反射層24は、ガラスと添加物とを含んでいる。この場合、反射層24は、ガラス中に添加物が分散したものとなる。ガラスを含むことによって、電気絶縁性を有する反射層24を得ることができる。電気絶縁性を有することによって、反射層24を介した第1の電極22,23間のショートを防止することができる。また、ガラスを含むことにより、反射層24を耐熱性に優れたものとすることができる。
反射層24に含まれる添加物としては、金属を用いることができる。金属を含む反射層24は、半導体発光素子1が発生した光を確実に反射することができる。また、金属を用いることにより、反射層24の熱伝導率が良好となるため、半導体発光素子1からの熱を効率よく放散させることができる。金属としては、他の一般的な金属と比較して反射率が高いAg、Al、Ti、及びNi等が好適である。特に、AgやAlを用いた場合には、反射層24の反射効率をいっそう高めることができる。
なお、添加物としては、金属酸化物を用いることもできる。金属酸化物を含む反射層24は、半導体発光素子1が発生した光を確実に反射することができる。また、金属を用いた場合と比べて、反射層24の電気絶縁性をよりいっそう高めることができる。金属酸化物はガラス中での分散性が良好なため、金属酸化物が均一に分散した、特性ばらつきの少ない反射層24を容易に形成することができる。反射層24はガラスと金属酸化物とを含むことになるので、熱膨張係数が比較的小さい反射層24を得ることができ、ひずみや割れ、クラックを抑制することができる。金属酸化物としては、他の一般的な金属酸化物と比較して反射率が高いAl、TiO、SiO、及びZrO等が好適である。特に、Alを用いた場合には、反射層24の反射効率をいっそう高めることができる。
その他の添加物としては、金属酸化物により被覆された、金属からなる粉末を用いることもできる。粉末に対する金属酸化物の被覆は、例えばバレルスパッタ、プラズマ酸化、熱酸化などの方法によって行なわれる。金属酸化物で被覆することにより、ガラス中における金属からなる粉末の分散性を向上させることができる。また、金属酸化物で被覆された金属粉末を用いることにより、反射効率が高いという金属の特性と、電気絶縁性が高いという金属酸化物の特性とを兼ね備えた反射層24を得ることができる。したがって、反射層24について、反射効率を低下させずに電気絶縁性をいっそう高めることができる。特に、Agからなる粉末にAlを被覆したものあるいはAlからなる粉末にAlを被覆したものを用いた場合には、反射層24の反射効率を更に高めることができる。
反射層24は、樹脂と添加物とを含むものであってもよい。この場合、反射層24は、樹脂中に添加物が分散したものとなる。樹脂を含むことにより、反射層24に電気絶縁性を持たせることができる。また、反射層24の形成が容易となると共に、積層型チップバリスタ11と反射層24との密着性が良好となる。また、積層型チップバリスタ11にかかる熱ストレスを緩和することができる。樹脂としては、シリコーン樹脂、ポリテトラフルオロエチレン、ポリエチレンテレフタレート、及びキシレン樹脂のうち少なくともいずれか少なくとも一つを用いることが好適である。このような樹脂を用いた場合には電気絶縁性が高い反射層24を確実に得ることができる。また、反射層24の形成の容易性や、積層型チップバリスタ11と反射層24との密着性を確実に高めることができる。添加物としては、ガラスの場合と同様に、金属や金属酸化物、あるいは金属酸化物により被覆された、金属からなる粉末を用いることができる。
反射層24は、金属からなる薄膜層を有するものであってもよい。この場合、反射層24を介した第1の電極22,23間のショートを防ぐ目的で、金属を含む薄膜層の下に絶縁層を形成する。金属を含む薄膜層によって、半導体発光素子1が発生した光を確実に反射することができる。また、薄膜層を用いることにより、反射層24の厚さを薄くすることが可能となる。薄膜層に含まれる金属としては、他の一般的な金属と比較して反射率が高いAg、Al、Ti、及びNi等が好適である。特に、AgやAlを用いた場合には、反射層24の反射効率をいっそう高めることができる。
以上のように種々の反射層24を検討した結果、本実施形態の反射層24は、ガラスとAgとを含むものとした。Agを用いることにより、反射層24を、特に波長450nm付近の光に対して優れた反射特性を有するものとすることができる。その結果、反射層24の反射効率を十分に高めることができるからである。
ガラスとAgとを含む反射層24は、バリスタ素体21の主面21a上に、例えば印刷法により形成されている。印刷法を用いる場合は、ガラス粉末と、Ag粉末と、有機バインダ及び有機溶剤を混合したガラスペーストを用意し、当該ガラスペーストを第1の外部電極22,23及びバリスタ素体21の主面21aの上に印刷し、乾燥後、焼成することにより反射層24を形成する。
続いて、図6〜図8を参照して、上述した構成を有する積層型チップバリスタ11及び反射層24の製造過程について説明する。図6は、第1実施形態に係る積層型チップバリスタ及び反射層の製造過程を説明するためのフロー図である。図7及び図8は、第1実施形態に係る積層型チップバリスタ及び反射層の製造過程を説明するための図である。
まず、バリスタ層を構成する主成分であるZnOと、Pr、Co、Cr、Ca、Si、K及びAlの金属又は酸化物等の微量添加物とを所定の割合となるように各々秤量した後、各成分を混合してバリスタ材料を用意する(ステップS100)。その後、このバリスタ材料に有機バインダ、有機溶剤、有機可塑剤等を加えて、ボールミル等を用いて20時間程度混合・粉砕を行ってスラリーを得る。
このスラリーを、ドクターブレード法等の公知の方法により、例えばポリエチレンテレフタレートからなるフィルム上に塗布した後、乾燥して厚さ30μm程度の膜を形成する。こうして得られた膜をフィルムから剥離してグリーンシートを得る(ステップS101)。
次に、グリーンシートに、第1及び第2の内部電極31,41に対応する電極部分を複数(後述する分割チップ数に対応する数)形成する(ステップS102)。第1及び第2の内部電極31,41に対応する電極部分は、Ag−Pd合金粒子を主成分とする金属粉末、有機バインダ及び有機溶剤を混合した導電性ペーストをスクリーン印刷等の印刷法にて印刷し、乾燥させることにより形成する。
次に、電極部分が形成された各グリーンシートと、電極部分が形成されていないグリーンシートとを所定の順序で重ねてシート積層体を形成する(ステップS103)。こうして得られたシート積層体をチップ単位に切断して、分割された複数のグリーン体GL1(図7参照)を得る(ステップS104)。得られたグリーン体GL1では、第1の内部電極31に対応する電極部分EL1が形成されたグリーンシートGS1と、第2の内部電極41に対応する電極部分EL2が形成されたグリーンシートGS2と、電極部分EL1,EL2が形成されていないグリーンシートGS3とが順次積層されている。グリーンシートGS1とグリーンシートGS2との間に位置するグリーンシートGS3は、複数枚積層してもよく、また、無くてもよい。
次に、図8(a)に示されるように、グリーン体GL1の外表面に、第1の外部電極22,23用の導電性ペーストを付与する(図6、ステップS105)。ここでは、グリーン体GL1の主面上に、対応する電極部分EL1,EL2に接するように導電性ペーストをスクリーン印刷工法にて印刷した後、乾燥させることによって、第1の外部電極22,23に対応する電極部分を形成する。第1の外部電極22,23用の導電性ペーストには、上述したように、Au粒子を主成分とする金属粉末に、有機バインダ及び有機溶剤を混合したものを用いることができる。
次に、図8(b)に示されるように、第1の外部電極22,23の上に反射層24用のガラスペーストを付与する(図6、ステップS106)。ここでは、Ag粉末、ガラス粉末、有機バインダ及び有機溶剤を混合したガラスペーストをスクリーン印刷等の印刷法にて印刷塗布する。このとき、開口部24a〜24dと対応する部分にはガラスペーストを印刷塗布しないため、開口部24a〜24dと対応する部分からは第1の外部電極22,23が露出することとなる。ガラスペーストを印刷塗布後、乾燥させることによって、反射層24に相当する層を形成する。
次に、ガラスペーストが付与されたグリーン体GL1に、180〜400℃、0.5〜24時間程度の加熱処理を実施して脱バインダを行った後、さらに、1000〜1400℃、0.5〜8時間程度の焼成を行い(図6、ステップS107)、バリスタ素体21と第1の外部電極22,23と反射層24とを得る。この焼成によって、グリーン体GL1におけるグリーンシートGS1〜GS3はバリスタ層となる。電極部分EL1は、第1の内部電極31となる。電極部分EL2は、第2の内部電極41となる。なお、焼成後に、バリスタ素体21の表面からアルカリ金属(例えば、Li、Na等)を拡散させてもよい。
このようにして、バリスタ素体21、第1の外部電極22,23、及び反射層24を形成した後、第1の外部電極22,23の上に第2の外部電極25〜28を形成する(ステップS108)。ここでは、真空めっき法を用いて、反射層24の開口部24a〜24dの中央部分にAuを蒸着させることにより第2の外部電極25〜28を形成する。以上の過程により、反射層24が形成された積層型チップバリスタ11が得られることとなる。
次に、図4及び図5を参照して、半導体発光素子1の構成について説明する。
半導体発光素子1は、GaN(窒化ガリウム)系半導体の発光ダイオード(LED:Light-Emitting Diode)であり、基板2と、当該基板2上に形成された層構造体LSとを備えている。GaN系の半導体LEDは、周知であり、その説明を簡略化する。基板2は、サファイアからなる光学的に透明且つ電気絶縁性を有する基板である。層構造体LSは、積層された、n型(第1導電型)の半導体領域3と、発光層4と、p型(第2導電型)の半導体領域5とを含んでいる。半導体発光素子1は、n型の半導体領域3とp型の半導体領域5との間に印加される電圧に応じて発光する。
n型の半導体領域3は、n型の窒化物半導体を含んで構成されている。本実施形態では、n型の半導体領域3は、基板2上にGaNがエピタキシャル成長されて成り、例えばSiといったn型ドーパントが添加されてn型の導電性を有している。また、n型の半導体領域3は、発光層4よりも屈折率が小さく且つバンドギャップが大きくなるような組成を有していてもよい。この場合、n型の半導体領域3は、発光層4に対して下部クラッドとしての役割を果たす。
発光層4は、n型の半導体領域3上に形成され、n型の半導体領域3及びp型の半導体領域5から供給されたキャリア(電子及び正孔)が再結合することにより発光領域において光を発生する。発光層4は、例えば、障壁層と井戸層とが複数周期にわたって交互に積層された多重量子井戸(MQW:Multiple Quantum Well)構造とすることができる。この場合、障壁層及び井戸層がInGaNからなり、In(インジウム)の組成を適宜選択することによって障壁層のバンドギャップが井戸層のバンドギャップより大きくなるように構成される。発光領域は、発光層4において、キャリアが注入される領域に生じる。
p型の半導体領域5は、p型の窒化物半導体を含んで構成されている。本実施形態では、p型の半導体領域5は、発光層4上にAlGaNがエピタキシャル成長されて成り、例えばMgといったp型ドーパントが添加されてp型の導電性を有している。また、p型の半導体領域5は、発光層4よりも屈折率が小さく且つバンドギャップが大きくなるような組成を有していてもよい。この場合、p型の半導体領域5は、発光層4に対して上部クラッドとしての役割を果たす。
n型の半導体領域3上には、カソード電極6が形成されている。カソード電極6は、導電性材料からなり、n型の半導体領域3との間にオーミック接触が実現されている。p型の半導体領域5上には、アノード電極7が形成されている。アノード電極7は、導電性材料からなり、p型の半導体領域5との間にオーミック接触が実現されている。カソード電極6及びアノード電極7には、バンプ電極8が形成されている。
上述した構成の半導体発光素子1では、アノード電極7(バンプ電極8)とカソード電極6(バンプ電極8)との間に所定の電圧が印加されて電流が流れると、発光層4の発光領域において光を発生する。この光が、反射層24によって反射されることとなる。
半導体発光素子1は、一対の第2の外部電極27,28にフリップチップボンディングされている。すなわち、カソード電極6は、バンプ電極8を介して第2の外部電極28に電気的且つ物理的に接続されている。このように、バンプ電極8を介して接続することにより、半導体発光素子1を支持するための支持部材などを設けることなく、半導体発光素子1を積層型チップバリスタ11上に配置することができる。アノード電極7は、バンプ電極8を介して第2の外部電極27に電気的且つ物理的に接続されている。これにより、第1の電極部分33と、第1の電極部分43と、バリスタ層における第1の電極部分33,43に重なる領域とにより構成されるバリスタ部が半導体発光素子1に並列接続されることとなる。よって、半導体発光素子1をESDサージから保護することができる。また、半導体発光素子1において発生した熱は、主として、外部電極27,28及び内部電極31,41に伝わり放散されることとなる。半導体発光素子1において発生した熱の放熱パスが拡がり、半導体発光素子1において発生した熱を効率よく放散することができる。
半導体発光素子1において熱が発生する時、発光層4の発光領域から光が発生している。この光は、半導体発光素子1から外に向かって放射される。放射された光のうち、積層型チップバリスタ11に向かう光が積層型チップバリスタ11上に形成された反射層24によって反射される。その結果、反射光が発生する。このように反射光を発生することにより、発光効率を向上させることができる。
以上のように、本第1実施形態によれば、反射層24を備えるので、半導体発光素子1が発生した光を反射層24によって反射することができる。反射層24の形成位置を積層型チップバリスタ11と半導体発光素子1との間としているので、半導体発光素子1の周囲に反射層24を設置するための特別なスペースを確保する必要がなくなる。したがって、発光装置LE1を小型化することが可能となる。
ところで、本第1実施形態における発光装置LE1のように、半導体発光素子が積層型チップバリスタ11上に配された装置では、半導体発光素子が発生した光の一部は積層型チップバリスタに向かって進むこととなる。この方向に進む光が積層型チップバリスタで遮光された場合には、発光効率が悪くなる。本実施形態では、反射層を積層型チップバリスタと半導体発光素子との間に配するので、積層型チップバリスタの方向に進む光を確実に反射することができる。したがって、高い発光効率を得ることができる。
また、本第1実施形態では、反射層24を、積層型チップバリスタ11の半導体発光素子1と対向する面、すなわちバリスタ素体21の主面21a上に形成している。これにより、反射層24と積層型チップバリスタ11とを一体的に成形することができる。その結果、反射層24と積層型チップバリスタ11とが一体化されたものの上に、半導体発光素子1を配置すればよいため、半導体発光装置LE1の組立が容易となる。
また、本第1実施形態において、反射層24はガラスとAgとを含んでいる。Agを含むことにより、反射層24を、特に波長450nm付近の光に対して優れた反射特性を有するものとすることができる。その結果、反射層24の反射効率をより高めることができる。ガラスを含むので、反射層24を電気絶縁性及び耐熱性に優れたものとすることができる。
また、本第1実施形態において、半導体発光素子1は積層型チップバリスタ11上にフリップチップボンディングされている。この場合、半導体発光素子1を支持するための支持部材などを設けることなく、半導体発光素子1を積層型チップバリスタ11上に配置することができる。その結果、いっそうの小型化が可能となる。
なお、発光装置LE1は、図9に示されるように、ヒートシンク53に設置されることが好ましい。図9(a)は、第1実施形態に係る発光装置を設置した状態を示す概略上面図である。図9(b)は、図9(a)におけるIX−IX線に沿った断面構成を説明するための図である。ヒートシンク53は、凹部を有している。凹部には、積層型チップバリスタ11部分が収容される。ヒートシンク53は外部電極55,56を有している。凹部に収容された積層型チップバリスタ11の第2の外部電極25は、ヒートシンク53の外部電極55とワイヤ接続される。積層型チップバリスタ11の第2の外部電極26は、ヒートシンク53の外部電極56とワイヤ接続される。積層型チップバリスタ11の第2の外部電極25,26は、ヒートシンク53の外部電極55,56を介して、外部回路等に電気的に接続される。このように、発光装置LE1をヒートシンク53に設置することによって、発光装置LE1の半導体発光素子1で発生した熱を、積層型チップバリスタ11を介してヒートシンク53に放散することができる。
(第2実施形態)
図10を参照して、第2実施形態に係る発光装置LE2の構成を説明する。図10は、第2実施形態に係る発光装置の断面構成を説明するための図である。第2実施形態に係る発光装置LE2は、反射層の位置、積層型チップバリスタの構成、及び発光素子の構成に関して第1実施形態に係る発光装置LE1と相違する。
発光装置LE2は、図10に示されるように、半導体発光素子60と、積層型チップバリスタ70とを備えている。半導体発光素子60は、積層型チップバリスタ70上にワイヤボンディングされている。
積層型チップバリスタ11は、バリスタ素体21と、当該バリスタ素体21にそれぞれ形成される第1の外部電極22,23と、第1の外部電極22,23上にそれぞれ形成される第2の外部電極25〜28とを備えている。
また、積層型チップバリスタ11は、絶縁層71を備えている。絶縁層71は、第1実施形態に係る発光装置LE1における反射層24と同一の形状を呈している。すなわち、絶縁層71は、積層型チップバリスタ11が備えるバリスタ素体21の主面21aを覆うように形成されている。絶縁層71は、第1の外部電極22,23の上に形成されており、第2の外部電極25〜28が配置される部分に開口部71a〜71dを有している。開口部71a,71cからは第1の外部電極22が露出しており、開口部71b,71dからは第1の外部電極23が露出している。開口部71a〜71dは第2の外部電極25〜28よりも大きく、この開口部71a〜71dの中央に第2の外部電極25〜28が配置されることとなる。
半導体発光素子60は、第1実施形態に係る発光装置LE1の半導体発光素子1と同様に、基板2と、当該基板2上に形成された層構造体LSとを備えている。層構造体LSは、積層された、n型(第1導電型)の半導体領域3と、発光層4と、p型(第2導電型)の半導体領域5とを含んでいる。n型の半導体領域3上には、カソード電極6が形成されている。p型の半導体領域5上には、アノード電極7が形成されている。
半導体発光素子60は、バンプ電極7,8を備えていない点で第1実施形態に係る発光装置LE1の半導体発光素子1と相違する。バンプ電極を備えない半導体発光素子60は、一対の第2の外部電極27,28とワイヤボンディングされている。すなわち、カソード電極6は、ワイヤ65を介して第2の外部電極28に電気的且つ物理的に接続されている。アノード電極7は、ワイヤ66を介して第2の外部電極27に電気的且つ物理的に接続されている。
半導体発光素子60の積層型チップバリスタ70と対向する面60aには、反射層61が形成されている。反射層61は、半導体発光素子60の主面60aを覆うように形成されている。反射層61は、ガラスとAlとを含んでいる。金属酸化物であるAlを含む反射層61は、半導体発光素子60が発生した光を、効率よく反射することができる。また、電気絶縁性にも優れている。更に、金属を含む場合と比べて、熱膨張係数が小さいため、ひずみや割れ、クラックが生じにくい。そのため、反射層61を設けることによって、半導体発光素子60を保護することもできる。Alはガラス中での分散性がよいため、Alが均一に分散された反射層61を容易に形成することができる。
以上のような構成を有する本第2実施形態によれば、反射層61は半導体発光素子60の積層型チップバリスタ70と対向する面、すなわち半導体発光素子60の主面60a上に形成される。これにより、半導体発光素子60が発光した光のうち、積層型チップバリスタ70の方へ進む光を反射層61で確実に反射することができる。よって、高い発光効率を得ることができる。また、反射層61をこのような位置に形成することにより、半導体発光素子60の周囲に反射層61を設置するための特別なスペースが不要となる。したがって、発光装置LE2の小型化が可能となる。更に、反射層61と半導体発光素子60とは一体的に成形されるので、発光装置LE2の組立を容易に行うことができる。
また、本第2実施形態において、半導体発光素子60は積層型チップバリスタ70上にワイヤボンディングされている。この場合、半導体発光素子60を支持するための支持部材などを設けることなく、半導体発光素子60を積層型チップバリスタ70上に配置することができるので、発光装置LE2を更に小型にすることができる。
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしもこれらの実施形態に限定されるものではない。
たとえば、上記実施形態では、バリスタ素体21は複数の内部電極31,41を有しているが、これに限られない。例えば、第1の内部電極31及び第2の内部電極41をそれぞれ一つずつ有するとしてもよい。
また、半導体発光素子1,60としてGaN系の半導体LEDを用いているが、これに限られない。半導体発光素子1,60として、例えば、GaN系以外の窒化物系半導体LED(例えば、InGaNAs系の半導体LED等)や窒化物系以外の化合物半導体LEDやレーザーダイオード(LD:Laser Diode)を用いてもよい。積層型チップバリスタ11,70の構成も、上記実施形態のものに限られない。
第1実施形態に係る発光装置LE1を示す概略上面図である。 第1実施形態に係る発光装置LE1に含まれる積層型チップバリスタを示す概略斜視図である。 第1実施形態に係る積層型チップバリスタを示す概略上面図である。 図3におけるIV−IV線に沿った断面構成を説明するための図である。 図4におけるV−V線に沿った断面構成を説明するための図である。 第1実施形態に係る積層型チップバリスタ及び反射層の製造過程を説明するためのフロー図である。 第1実施形態に係る積層型チップバリスタ及び反射層の製造過程を説明するための図である。 第1実施形態に係る積層型チップバリスタ及び反射層の製造過程を説明するための図である。 第1実施形態に係る発光装置を設置した状態を示す図である。 第2実施形態に係る発光装置の断面構成を説明するための図である。
符号の説明
LE1,LE2・・・発光装置、1,60・・・半導体発光素子、11,70・・・積層型チップバリスタ、21・・・バリスタ素体、22,23・・・第1の外部電極、25〜28・・・第2の外部電極、24,61・・・反射層、31,41・・・内部電極。

Claims (11)

  1. バリスタ層と、当該バリスタ層を挟むように配置される複数の内部電極とを有する積層体と、前記積層体の外表面に形成されると共に、前記複数の内部電極のうち対応する内部電極にそれぞれ接続される複数の外部電極と、を有する積層型チップバリスタと、
    前記積層型チップバリスタ上に配され、当該積層型チップバリスタに並列接続されるように前記複数の外部電極に接続された半導体発光素子と、
    前記積層型チップバリスタと前記半導体発光素子との間に配されると共に、前記半導体発光素子が発生した光を反射する反射層と、
    を備え
    前記反射層は、ガラス及び金属を含むことを特徴とする発光装置。
  2. バリスタ層と、当該バリスタ層を挟むように配置される複数の内部電極とを有する積層体と、前記積層体の外表面に形成されると共に、前記複数の内部電極のうち対応する内部電極にそれぞれ接続される複数の外部電極と、を有する積層型チップバリスタと、
    前記積層型チップバリスタ上に配され、当該積層型チップバリスタに並列接続されるように前記複数の外部電極に接続された半導体発光素子と、
    前記積層型チップバリスタと前記半導体発光素子との間に配されると共に、前記半導体発光素子が発生した光を反射する反射層と、
    を備え
    前記反射層は、ガラス及び金属酸化物を含むことを特徴とする発光装置。
  3. バリスタ層と、当該バリスタ層を挟むように配置される複数の内部電極とを有する積層体と、前記積層体の外表面に形成されると共に、前記複数の内部電極のうち対応する内部電極にそれぞれ接続される複数の外部電極と、を有する積層型チップバリスタと、
    前記積層型チップバリスタ上に配され、当該積層型チップバリスタに並列接続されるように前記複数の外部電極に接続された半導体発光素子と、
    前記積層型チップバリスタと前記半導体発光素子との間に配されると共に、前記半導体発光素子が発生した光を反射する反射層と、
    を備え
    前記反射層は、ガラスと金属からなる粉末とを含み、前記金属からなる粉末は金属酸化物により被覆されていることを特徴とする発光装置。
  4. バリスタ層と、当該バリスタ層を挟むように配置される複数の内部電極とを有する積層体と、前記積層体の外表面に形成されると共に、前記複数の内部電極のうち対応する内部電極にそれぞれ接続される複数の外部電極と、を有する積層型チップバリスタと、
    前記積層型チップバリスタ上に配され、当該積層型チップバリスタに並列接続されるように前記複数の外部電極に接続された半導体発光素子と、
    前記積層型チップバリスタと前記半導体発光素子との間に配されると共に、前記半導体発光素子が発生した光を反射する反射層と、
    を備え
    前記反射層は、樹脂と金属からなる粉末とを含み、前記金属からなる粉末は金属酸化物により被覆されていることを特徴とする発光装置。
  5. 前記反射層は、前記金属としてAg、Al、Ti、Niのいずれか少なくとも1つを含むことを特徴とする請求項1、3、及び4のいずれか一項に記載の発光装置。
  6. 前記反射層は、前記樹脂としてシリコーン樹脂、ポリテトラフルオロエチレン、ポリエチレンテレフタレート、及びキシレン樹脂のうち少なくともいずれか一つを含むことを特徴とする請求項に記載の発光装置。
  7. 前記反射層は、前記金属酸化物としてAl、TiO、SiO、及びZrOのうち少なくともいずれか一つを含むことを特徴とする請求項2〜4のいずれか一項に記載の発光装置。
  8. 前記反射層は、前記積層型チップバリスタの前記半導体発光素子と対向する面に形成されていることを特徴とする請求項1〜のいずれか一項に記載の発光装置。
  9. 前記反射層は、前記積層型チップバリスタが有する面のうち前記バリスタ層の積層方向に平行な方向に延びる面に形成されていることを特徴とする請求項8に記載の発光装置。
  10. 前記反射層は、前記半導体発光素子の前記積層型チップバリスタと対向する面に形成されることを特徴とする請求項1〜のいずれか一項に記載の発光装置。
  11. 前記半導体発光素子は、前記積層型チップバリスタ上にフリップチップボンディング又はワイヤボンディングされることを特徴とする請求項1〜10のいずれか一項に記載の発光装置。
JP2005288989A 2005-09-30 2005-09-30 発光装置 Active JP4134135B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005288989A JP4134135B2 (ja) 2005-09-30 2005-09-30 発光装置
US11/515,195 US7671468B2 (en) 2005-09-30 2006-09-05 Light emitting apparatus
TW095136324A TWI311823B (en) 2005-09-30 2006-09-29 Light emitting apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005288989A JP4134135B2 (ja) 2005-09-30 2005-09-30 発光装置

Publications (2)

Publication Number Publication Date
JP2007103505A JP2007103505A (ja) 2007-04-19
JP4134135B2 true JP4134135B2 (ja) 2008-08-13

Family

ID=38030177

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005288989A Active JP4134135B2 (ja) 2005-09-30 2005-09-30 発光装置

Country Status (1)

Country Link
JP (1) JP4134135B2 (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102008024480A1 (de) * 2008-05-21 2009-12-03 Epcos Ag Elektrische Bauelementanordnung
DE102008024479A1 (de) * 2008-05-21 2009-12-03 Epcos Ag Elektrische Bauelementanordnung
JP5745784B2 (ja) * 2010-06-10 2015-07-08 シチズン電子株式会社 発光ダイオード
JP2012151191A (ja) * 2011-01-17 2012-08-09 Ibiden Co Ltd Led用配線基板、発光モジュール、led用配線基板の製造方法、及び発光モジュールの製造方法
KR101944411B1 (ko) * 2012-10-17 2019-01-31 엘지이노텍 주식회사 발광 소자
JP6195760B2 (ja) 2013-08-16 2017-09-13 シチズン電子株式会社 Led発光装置
DE102014100469A1 (de) 2013-11-29 2015-06-03 Epcos Ag Elektronisches Bauelement und Verwendung desselben
JP7464862B2 (ja) 2022-04-21 2024-04-10 日亜化学工業株式会社 発光装置、光源

Also Published As

Publication number Publication date
JP2007103505A (ja) 2007-04-19

Similar Documents

Publication Publication Date Title
US7671468B2 (en) Light emitting apparatus
JP4899825B2 (ja) 半導体発光素子、発光装置
JP4134135B2 (ja) 発光装置
US7932806B2 (en) Varistor and light emitting device
JP4882792B2 (ja) 半導体発光素子
JP2005183911A (ja) 窒化物半導体発光素子及び製造方法
WO2006006555A1 (ja) 半導体発光素子
JP4867511B2 (ja) バリスタ及び発光装置
US7705709B2 (en) Varistor and light-emitting apparatus
JP4146849B2 (ja) 発光装置
JP4134155B2 (ja) 発光装置
JP4146464B2 (ja) 発光装置
JP4577250B2 (ja) バリスタ及び発光装置
JP4364865B2 (ja) 電子部品
JP4888225B2 (ja) バリスタ及び発光装置
US7688177B2 (en) Varistor and light-emitting apparatus
JP4146450B2 (ja) 発光装置
JP5983068B2 (ja) 半導体発光素子及び発光装置
JP5034723B2 (ja) サージ吸収素子及び発光装置
JP4479668B2 (ja) バリスタ及び発光装置
JP4978302B2 (ja) バリスタ及び発光装置
JP4730205B2 (ja) 集合基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080321

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080527

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080602

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110606

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4134135

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120606

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130606

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140606

Year of fee payment: 6