JP4577250B2 - バリスタ及び発光装置 - Google Patents

バリスタ及び発光装置 Download PDF

Info

Publication number
JP4577250B2
JP4577250B2 JP2006085941A JP2006085941A JP4577250B2 JP 4577250 B2 JP4577250 B2 JP 4577250B2 JP 2006085941 A JP2006085941 A JP 2006085941A JP 2006085941 A JP2006085941 A JP 2006085941A JP 4577250 B2 JP4577250 B2 JP 4577250B2
Authority
JP
Japan
Prior art keywords
metal conductor
element body
varistor
body portion
external electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006085941A
Other languages
English (en)
Other versions
JP2007266097A (ja
Inventor
弘幸 佐藤
洋 斎藤
田中　　均
眞 沼田
吾郎 武内
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2006085941A priority Critical patent/JP4577250B2/ja
Priority to US11/717,098 priority patent/US7791449B2/en
Priority to DE102007013600A priority patent/DE102007013600A1/de
Priority to CN2007100915250A priority patent/CN101047054B/zh
Publication of JP2007266097A publication Critical patent/JP2007266097A/ja
Application granted granted Critical
Publication of JP4577250B2 publication Critical patent/JP4577250B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/10—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material voltage responsive, i.e. varistors
    • H01C7/102—Varistor boundary, e.g. surface layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/142—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals or tapping points being coated on the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/1701—Structure
    • H01L2224/1703—Bump connectors having different sizes, e.g. different diameters, heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • Thermistors And Varistors (AREA)
  • Led Devices (AREA)
  • Led Device Packages (AREA)
  • Semiconductor Memories (AREA)

Description

本発明は、バリスタ、及び、当該バリスタを備える発光装置に関する。
バリスタとして、電圧非直線特性を発現するバリスタ層と該バリスタ層の一部を挟んで該バリスタ層の内部に配置される一対の内部電極とを有する素体と、該素体の外表面に形成されて対応する内部電極にそれぞれ接続される一対の端子電極と、を備えるものが知られている（例えば、特許文献１参照）。
特開２００２−２４６２０７号公報
ところで、バリスタは、半導体発光素子やＦＥＴ(Field Effect Transistor：電界効果トランジスタ)等の電子素子に並列接続されることにより、電子素子をＥＳＤ（Electrostatic Discharge：静電気放電）サージから保護することができる。この電子素子は、動作中に熱を発するものがある。電子素子が高温になると、素子自身の特性劣化を招き、その動作に影響が出る。このため、発生した熱を効率よく放散させる必要がある。
そこで本発明は、熱を効率よく放散することが可能なバリスタ及び発光装置を提供することを目的とする。
本発明に係るバリスタは、互いに対向する第１の面と第２の面とを有する部分を含む素体と、素体の第１の面に配置された２つの外部電極と、素体より熱伝導率が高く素体の第２の面に配置された金属導体と、を備え、素体において少なくとも２つの外部電極と金属導体との間の領域が電圧非直線特性を発現することを特徴とする。
本発明に係るバリスタでは、２つの外部電極が配置された素体の第１の面に対向する第２の面に熱伝導率の高い金属導体が配置されているので、バリスタに伝えられた熱を金属導体から効率よく放散することができる。また、本発明に係るバリスタは、２つの外部電極と金属導体との間の領域が電圧非直線特性を発現するので、２つの外部電極間において直列接続された２つのバリスタとして機能する。
好ましくは、金属導体は、素体の第２の面に接する第１の面と、当該第１の面に対向する第２の面と、当該第１及び第２の面の間を連結するように伸びる第３の面とを有し、素体は、当該素体の第１及び第２の面を有する部分に連続すると共に金属導体の第３の面に接するように形成された部分を更に含む。この場合、素体によって金属導体を保持することができるので、金属導体の第１の面と素体の第２の面との間の剥離を防止することができる。
好ましくは、素体は、金属導体の第３の面に接するように形成された部分に連続すると共に金属導体の第２の面に接するように形成された部分を更に含む。この場合、素体によって金属導体をより確実に保持することができるので、金属導体の第１の面と素体の第２の面との間の剥離を防止することができる。
本発明のバリスタは、素体と、素体の内部に配置されると共に素体より熱伝導率が高い金属導体と、金属導体と対向するように素体の外表面に配置された２つの外部電極と、を備え、素体において少なくとも金属導体と２つの外部電極との間の領域が電圧非直線特性を発現することを特徴とする。
本発明に係るバリスタでは、素体の内部に熱伝導率の高い金属導体が２つの外部電極と対向して配置されているので、バリスタに伝えられた熱を金属導体から効率よく放散することができる。また、本発明に係るバリスタは、２つの外部電極と金属導体との間の領域が電圧非直線特性を発現するので、２つの外部電極間において直列接続された２つのバリスタとして機能する。
好ましくは、金属導体を通り金属導体と２つの外部電極とが対向する方向に垂直な断面において、金属導体と素体との合計面積を１００％とした場合における金属導体の面積の割合は、２０％以上９９．７％以下である。このように、上記面積の割合を２０％以上とすることにより、金属導体から熱をより効率よく放散することができる。また、上記面積の割合を９９．７％以下とすることにより、金属導体を素体によって確実に保持し、金属導体の第１の面と素体の第２の面との間の剥離を防止することができる。
好ましくは、素体における２つの外部電極と金属導体との間の厚み寸法は、１０μｍ以上２００μｍ以下である。このように、上記厚み寸法を１０μｍ以上とすることにより、素体の強度を確保することができる。また、上記厚み寸法を２００μｍ以下とすることにより、２つの外部電極と金属導体との間の距離を短くして、２つの外部電極と金属導体との間の熱伝導速度を向上させることができる。よって、より効率よく金属導体から熱を放散することができる。
好ましくは、金属導体おける金属導体と２つの外部電極とが対向する方向の厚みは、素体における２つの外部電極と金属導体との間の厚み以上である。このような構成とすることにより、より効率よく金属導体から熱を放散することができる。
好ましくは、素体と金属導体との合計体積を１００％とした場合における金属導体の体積の割合は、１０％以上９９．７％以下である。このような構成とすることにより、より効率よく金属導体から熱を放散することができる。
本発明の発光装置は、上記バリスタと、バリスタに並列接続されるように２つの外部電極に物理的且つ電気的に接続された半導体発光素子と、を備えることを特徴とする。
本発明に係る発光装置では、半導体発光素子にバリスタの２つの外部電極が物理的に接続されているので、半導体発光素子において発生した熱が２つの外部電極を介してバリスタに伝わる。そして、２つの外部電極が配置された素体の第１の面に対向する第２の面に熱伝導率の高い金属導体が配置されているので、バリスタに伝えられた熱を金属導体から効率よく放散することができる。
本発明によれば、熱を効率よく放散することが可能なバリスタを提供することができる。
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
図１〜図４を参照して、本実施形態に係るバリスタＶ１の構成を説明する。図１は、本実施形態に係るバリスタを示す概略正面図である。図２は、本実施形態に係るバリスタを示す概略平面図である。図３は、図２におけるIII−III線に沿った断面構成を示す模式図である。図４は、図１におけるIV−IV線に沿った断面構成を示す模式図である。
バリスタＶ１は、略直方体形状の金属導体１０と、金属導体１０の表面を覆うと共に略直方体形状に形成された素体２０と、素体２０の外表面２０ａ（素体の第１の面）に配置された第１の外部電極３０及び第２の外部電極４０とを備える。バリスタＶ１は、素体２０によって外形が形成され、外表面２０ａの縦寸法及び横寸法が０．３ｍｍ〜３．０ｍｍ程度、厚さ０．１〜０．５ｍｍ程度に設定されている。素体２０の厚さをこのように設定することにより、バリスタＶ１の強度を保つことができる。
金属導体１０は、素体２０の内部に配置されている。また、金属導体１０では、第１の面１０ａと第２の面１０ｂと第３の面１０ｃとによって直方体形状の６面を構成している。第１の面１０ａと第２の面１０ｂとは互いに対向する。第３の面１０ｃは、第１及び第２の面１０ａ，１０ｂの間を連結するように伸びる４つの面である。すなわち、第３の面１０ｃは、第１の面１０ａ及び第２の面１０ｂとそれぞれ垂直であると共に互いに隣り合う４つの面である。金属導体１０の第１〜第３の面１０ａ〜１０ｃは、素体２０によって覆われている。金属導体１０は、素体２０より熱伝導率が高い。金属導体１０は、例えば、Ａｇ、Ｃｕ、Ｎｉ、Ａｇ−Ｐｄ合金等によって形成される。
素体２０は、外表面２０ａと、外表面２０ａと互いに対向する外表面２０ｂと、外表面２０ａ及び外表面２０ｂと互いに垂直且つ隣り合う外表面２０ｃ〜２０ｆを有して６面体を構成している。外表面２０ｃと外表面２０ｅとは互いに対向し、外表面２０ｄと外表面２０ｆとは互いに対向する。外表面２０ｃ，２０ｅと外表面２０ｄ，２０ｆとは互いに垂直であると共に隣り合う。また、素体２０は、第１の素体部分２１と第２の素体部分２３と第３の素体部分２５とを含む。
第１の素体部分２１は、金属導体１０の第１の面１０ａの全体に接するように形成された部分である。第１の素体部分２１は、外表面２０ａと、外表面２０ａと互いに対向すると共に金属導体１０と接する内側面２１ａ（素体の第２の面）とを有する。
第２の素体部分２３は、第１の素体部分２１に連続すると共に金属導体１０の第３の面１０ｃの全体に接するように形成された部分である。また、第２の素体部分２３は、外表面２０ｃ〜２０ｆを有する。第２の素体部分２３が、第１の素体部分２１と共に金属導体１０を保持するので、金属導体１０の第１の面１０ａと素体２０の内側面２１ａとの間の剥離を防止することができる。
第３の素体部分２５は、第２の素体部分２３に連続すると共に金属導体１０の第２の面１０ｂの全体に接するように形成された部分である。第３の素体部分２５は、外表面２０ｂを有する。第３の素体部分２５が、第１の素体部分２１及び第２の素体部分２３と共に金属導体１０を保持するので、金属導体１０の第１の面１０ａと素体２０の内側面２１ａとの間の剥離を防止することができる。
第１の素体部分２１、第２の素体部分２３、及び第３の素体部分２５は、複数のバリスタ層が積層された素体２０として構成されている。実際のバリスタＶ１では、複数のバリスタ層の間の境界が視認できない程度に一体化されている。
バリスタ層は、電圧非直線特性を発現する材料からなる。バリスタ層は、例えば、ＺｎＯを主成分とし、副成分としてＰｒ又はＢｉ等の金属単体やこれらの酸化物を含む。バリスタ層におけるＺｎＯの含有量は、特に限定されないが、バリスタ層を構成する全体の材料を１００質量％とした場合に、通常、９９．８〜６９．０質量％程度である。
製造工程において、金属導体１０に対応する部分と、金属導体１０に対応する部分の外表面を覆うように形成された素体２０に対応する積層体とが、同時に焼成される。よって、素体２０によって金属導体１０を確実に保持することができる。
第１の外部電極３０及び第２の外部電極４０は、第１の素体部分２１（素体２０）の外表面２０ａに金属導体１０と対向するように形成されている。第１の外部電極３０及び第２の外部電極４０は、外表面２０ａに垂直な方向から見て長方形状を呈して互いに間隔を空けて配置されている。第１の外部電極３０は、素体２０の外表面２０ｆ，２０ｃ，２０ｄに露出するように外表面２０ａの縁まで伸びている。第２の外部電極４０は、素体２０の外表面２０ｆ，２０ｅ，２０ｄに露出するように外表面２０ａの縁まで伸びている。
また、第１の外部電極３０及び第２の外部電極４０は、バリスタＶ１の入出力端子として機能する。第１の外部電極３０及び第２の外部電極４０は、例えば、印刷法あるいはめっき法により形成することができる。印刷法を用いる場合は、Ａｕ粒子あるいはＰｔ粒子を主成分とする金属粉末に、有機バインダ及び有機溶剤を混合した導電性ペーストを用意し、当該導電性ペーストを素体２０上に印刷し、焼付あるいは焼成することにより形成する。めっき法を用いる場合は、真空めっき法（真空蒸着法、スパッタリング法、イオンプレーティング法等）により、ＡｕあるいはＰｔを蒸着させることにより第１の外部電極３０及び第２の外部電極４０を形成する。
第１の外部電極３０は、外表面２０ａに垂直な方向から見て、金属導体１０と互いに重なる領域を有する。すなわち、第１の素体部分２１は、外表面２０ａと垂直な方向から見て、金属導体１０と第１の外部電極３０と互いに重なる領域２７を有する。第２の外部電極４０は、外表面２０ａに垂直な方向から見て、金属導体１０と互いに重なる領域を有する。すなわち、第１の素体部分２１は、外表面２０ａと垂直な方向から見て、金属導体１０と第２の外部電極４０と互いに重なる領域２９を有する。領域２７及び領域２９は、第１の素体部分２１に含まれる。領域２７と領域２９とが電圧非直線特性を発現する領域として機能する。
バリスタＶ１においては、領域２７と領域２９とは、金属導体１０を通して直列接続されている。また、すなわち、第１の外部電極３０と第２の外部電極４０との間において直列接続された２つのバリスタとして機能する。このため、領域２７と領域２９とのうちどちらか一方の領域が短絡状態となった場合でも、他方の領域がバリスタ特性を発現する。この結果、バリスタとしての機能が損なわれるのを防ぐことができる。
本実施形態において、金属導体１０は素体２０より熱伝導率が高いので、バリスタＶ１に伝えられた熱を金属導体１０から効率よく放散することができる。また、バリスタＶ１に伝えられた熱を他の部材に伝えることもできる。
また、本実施形態において、第２の素体部分２３が第１の素体部分２１に連続すると共に金属導体１０の第３の面１０ｃに接するように形成されているので、第１の素体部分２１、及び第２の素体部分２３によって金属導体１０を保持することができる。よって、金属導体１０の第１の面１０ａと第１の素体部分２１の内側面２１ａとの間の剥離を防止することができる。
また、本実施形態において、第３の素体部分２５が第２の素体部分２３に連続すると共に金属導体１０の第２の面１０ｂに接するように形成されているので、第１の素体部分２１、第２の素体部分２３、及び第３の素体部分２５によって金属導体１０を保持することができる。よって、金属導体１０の第１の面１０ａと第１の素体部分２１の内側面２１ａとの間の剥離を防止することができる。
引き続いて、金属導体１０と素体２０との関係について、より好ましい例を説明する。図３は、バリスタＶ１において金属導体１０を通り外表面２０ｄと平行な断面を示す。第１の素体部分２１の厚み寸法Ａは、１０μｍ以上２００μｍ以下であることが好ましい。厚み寸法Ａは、第１の素体部分２１における第１の外部電極３０及び第２の外部電極４０と金属導体１０との間の厚み寸法である。
厚み寸法Ａを１０μｍ以上とすることにより、第１の素体部分２１の強度を確保することができる。また、厚み寸法Ａを２００μｍ以下とすることにより、第１及び第２の外部電極３０，４０と金属導体１０との間の距離を短くして、第１及び第２の外部電極３０，４０と金属導体１０との間の熱伝導速度を向上させることができる。よって、より効率よく金属導体１０から熱を放散し、バリスタＶ１から効率よく放熱することができる。
金属導体１０の厚み寸法Ｂは、第１の素体部分２１の厚み寸法Ａ以上であることが好ましい。金属導体１０の厚み寸法Ｂは、金属導体１０と第１の外部電極３０及び第２の外部電極４０とが対向する方向の厚み寸法である。すなわち、金属導体１０の厚み寸法Ｂは、第１の面１０ａと第２の面１０ｂとの間の最短距離の寸法である。厚み寸法Ｂが厚み寸法Ａ以上である場合、より金属導体１０からの放熱効果を向上させることができる。
図４は、バリスタＶ１において金属導体１０を通り金属導体１０と第１の外部電極３０及び第２の外部電極４０とが対向する方向に垂直な断面を示す。金属導体１０を通り金属導体１０と第１の外部電極３０及び第２の外部電極４０とが対向する方向に垂直な断面において、金属導体１０と素体２０（第２の素体部分２３）との合計面積を１００％とした場合における金属導体１０の面積の割合Ｓは、２０％以上９９．７％以下であることが好ましい。
面積の割合Ｓを２０％以上とすることにより、素体２０の断熱効果に対して金属導体１０からの放熱効果が大きくなり、金属導体１０からより効率よく放熱することができる。よって、バリスタＶ１の放熱効果を向上させることができる。また、面積の割合Ｓを９９．７％以下とすることにより、素体２０が金属導体１０を保持して、金属導体１０の第１の面１０ａと第１の素体部分２１の内側面２１ａとの間の剥離を防止することができる。また、第２の素体部分２３の厚みは５μｍ以上であることが好ましい。
また、金属導体１０と素体２０との合計体積を１００％とした場合における金属導体１０の体積の割合Ｖは、１０％以上９９．７％以下であることが好ましい。体積の割合Ｖを１０％以上とすることにより、素体２０の断熱効果に対して金属導体１０からの放熱効果が大きくなり、金属導体１０からより効率よく放熱することができる。よって、バリスタＶ１の放熱効果を向上させることができる。体積の割合Ｖを９９．７％以下とすることにより、素体２０が金属導体１０を保持して、金属導体１０の第１の面１０ａと第１の素体部分２１の内側面２１ａとの間の剥離を防止することができる。
次に、図５を参照して、本実施形態に係る発光装置ＬＥの構成について説明する。図５は、本実施形態に係る発光装置の断面構成を説明するための模式図である。図５は、発光装置ＬＥを金属導体１０を含む平面にて切断した際の断面構成を示している。
発光装置ＬＥは、上述した構成を有するバリスタＶ１と、当該バリスタＶ１と電気的に接続された半導体発光素子５１とを備えている。
半導体発光素子５１は、ＧａＮ（窒化ガリウム）系半導体の発光ダイオード（ＬＥＤ：Light-Emitting Diode）であり、基板５２と、当該基板５２上に形成された層構造体ＬＳとを備えている。ＧａＮ系の半導体ＬＥＤは、周知であり、その説明を簡略化する。基板５２は、サファイアからなる光学的に透明且つ電気絶縁性を有する基板である。層構造体ＬＳは、積層された、ｎ型（第１導電型）の半導体領域５３と、発光層５４と、ｐ型（第２導電型）の半導体領域５５とを含んでいる。半導体発光素子５１は、ｎ型の半導体領域５３とｐ型の半導体領域５５との間に印加される電圧に応じて発光する。
ｎ型の半導体領域５３は、ｎ型の窒化物半導体を含んで構成されている。本実施形態では、ｎ型の半導体領域５３は、基板５２上にＧａＮがエピタキシャル成長されて成り、例えばＳｉといったｎ型ドーパントが添加されてｎ型の導電性を有している。また、ｎ型の半導体領域５３は、発光層５４よりも屈折率が小さく且つバンドギャップが大きくなるような組成を有していてもよい。この場合、ｎ型の半導体領域５３は、発光層５４に対して下部クラッドとしての役割を果たす。
発光層５４は、ｎ型の半導体領域５３上に形成され、ｎ型の半導体領域５３及びｐ型の半導体領域５５から供給されたキャリア（電子及び正孔）が再結合することにより発光領域において光を発生する。発光層５４は、例えば、障壁層と井戸層とが複数周期にわたって交互に積層された多重量子井戸（ＭＱＷ：Multiple Quantum Well）構造とすることができる。この場合、障壁層及び井戸層がＩｎＧａＮからなり、Ｉｎ（インジウム）の組成を適宜選択することによって障壁層のバンドギャップが井戸層のバンドギャップより大きくなるように構成される。発光領域は、発光層５４において、キャリアが注入される領域に生じる。
ｐ型の半導体領域５５は、ｐ型の窒化物半導体を含んで構成されている。本実施形態では、ｐ型の半導体領域５５は、発光層５４上にＡｌＧａＮがエピタキシャル成長されて成り、例えばＭｇといったｐ型ドーパントが添加されてｐ型の導電性を有している。また、ｐ型の半導体領域５５は、発光層５４よりも屈折率が小さく且つバンドギャップが大きくなるような組成を有していてもよい。この場合、ｐ型の半導体領域５５は、発光層５４に対して上部クラッドとしての役割を果たす。
ｎ型の半導体領域５３上には、カソード電極５６が形成されている。カソード電極５６は、導電性材料からなり、ｎ型の半導体領域５３との間にオーミック接触が実現されている。ｐ型の半導体領域５５上には、アノード電極５７が形成されている。アノード電極５７は、導電性材料からなり、ｐ型の半導体領域５５との間にオーミック接触が実現されている。カソード電極５６及びアノード電極５７には、バンプ電極５８が形成されている。
上述した構成の半導体発光素子５１では、アノード電極５７（バンプ電極５８）とカソード電極５６（バンプ電極５８）との間に所定の電圧が印加されて電流が流れると、発光層５４の発光領域において発光が生じることとなる。
半導体発光素子５１は、第１の外部電極３０及び第２の外部電極４０にバンプ接続されている。すなわち、カソード電極５６は、バンプ電極５８を介して第１の外部電極３０に電気的且つ物理的に接続されている。アノード電極５７は、バンプ電極５８を介して第２の外部電極４０に電気的且つ物理的に接続されている。これにより、バリスタＶ１が半導体発光素子５１に並列接続されることとなる。よって、バリスタＶ１により、半導体発光素子５１をＥＳＤサージから保護することができる。
発光装置ＬＥにおいて、半導体発光素子５１のバンプ電極５８とバリスタＶ１の第１の外部電極３０及び第２の外部電極４０とは、物理的に接続されていることから、熱的に接続されることとなる。よって、半導体発光素子５１において発生した熱は、バンプ電極５８及び第１の外部電極３０及び第２の外部電極４０を介して、バリスタＶ１に伝わる。バリスタＶ１においては、第１の外部電極３０及び第２の外部電極４０が配置された素体２０の外表面２０ａに対向する内側面２１ａに熱伝導率の高い金属導体１０が配置されているので、バリスタＶ１に伝えられた熱を金属導体１０から効率よく放散することができる。また、バリスタＶ１に伝えられた熱を他の部材に伝えることもできる。
また、バリスタＶ１において、第１の素体部分２１の厚み寸法Ａが２００μｍ以下であるので、第１及び第２の外部電極３０，４０と金属導体１０との間の距離を短くして、第１及び第２の外部電極３０，４０と金属導体１０との間の熱伝導速度をより向上させることができる。すなわち、半導体発光素子５１において発生した熱は、第１及び第２の外部電極３０，４０を介して金属導体１０へより効率的に伝わり、効率よく金属導体１０から放散することとなる。よって、バリスタＶ１から効率よく放熱することができる。
また、バリスタＶ１において、金属導体１０の厚み寸法Ｂは、第１の素体部分２１の厚み寸法Ａ以上であるので、第１及び第２の外部電極３０，４０と金属導体１０との間の熱伝導速度をより向上させることができる。すなわち、半導体発光素子５１において発生した熱は、第１及び第２の外部電極３０，４０を介して金属導体１０へより効率的に伝わり、効率よく金属導体１０から放散することとなる。よって、バリスタＶ１から効率よく放熱することができる。
以上、本発明の好適な実施形態について説明してきたが、本発明は必ずしも上述した実施形態に限定されるものではなく、その要旨を逸脱しない範囲で様々な変更が可能である。
本実施形態においては、第２の素体部分２３と第３の素体部分２５とを電圧非直線特性を発現する材料で形成したが、これに限られない。第２の素体部分２３又は第３の素体部分２５を電気絶縁材で形成してもよい。このようにすることにより、バリスタＶ１におけるショートの発生を防止することができる。この場合、電気絶縁材として、ガラスを主成分とする、ＺｎＯ、Ａｌ２Ｏ３、ＳｉＯ２、ＣａＣＯ３、又はＴｉＯ２の混合物を用いることができる。
本実施形態においては、第１の素体部分２１全体を電圧非直線特性を発現する材料で形成したが、第１の素体部分において少なくとも第１の外部電極３０及び第２の外部電極４０と金属導体１０との間の領域が電圧非直線特性を発現する材料によって形成されていればよい。
本実施形態においては、第２の素体部分２３が金属導体１０の第３の面１０ｃ全体に接するように形成されることとしたが、これに限られない。第２の素体部分２３は、金属導体１０の第３の面１０ｃの一部に接して形成されていてもよい。この場合、金属導体１０の第３の面１０ｃの一部が素体２０から露出し、金属導体１０からの放熱効率がより高くなる。
本実施形態においては、第３の素体部分２５が金属導体１０の第２の面１０ｂ全体に接するように形成されることとしたが、これに限られない。第３の素体部分２５は、金属導体１０の第２の面１０ｂの一部に接して形成されていてもよい。この場合、金属導体１０の第２の面１０ｂの一部が素体２０から露出し、金属導体１０からの放熱効率がより高くなる。
本実施形態においては、バリスタＶ１の素体２０が第２の素体部分２３及び第３の素体部分２５を含むこととしたが、これに限られない。その例として、第１〜第３変形例に係るバリスタＶ２〜Ｖ４について説明する。
（第１変形例）
図６を参照して、第１変形例に係るバリスタＶ２について説明する。図６は、本実施形態の第１変形例に係るバリスタの断面構成を示す模式図である。第１変形例に係るバリスタＶ２と上記実施形態に係るバリスタＶ１との相違点は、バリスタＶ２が第３の素体部分２５を含んでいない点である。
すなわち、金属導体１０の第２の面１０ｂは、素体から露出している。よって、金属導体１０からより効率よく熱を放散することができるので、バリスタＶ２からより効率よく熱を放散することができる。
（第２変形例）
図７を参照して、第２変形例に係るバリスタＶ３について説明する。図７は、本実施形態の第２変形例に係るバリスタの断面構成を示す模式図である。第２変形例に係るバリスタＶ３と上記実施形態に係るバリスタＶ１との主な相違点は、バリスタＶ３が第２の素体部分２３及び第３の素体部分２５を含んでいない点である。
バリスタＶ３の素体は、第１の素体部分２１を備えて構成される。第１の素体部分２１の内側面２１ａと金属導体１０の第１の面１０ａとは互いに同形状で接している。そして、金属導体１０の第３の面１０ｃ及び第２の面１０ｂは、素体から露出している。よって、金属導体１０からより効率よく熱を放散することができるので、バリスタＶ３からより効率よく熱を放散することができる。
また、バリスタの素体は、第１の素体部分２１と第３の素体部分２５を備えて、第２の素体部分２３を備えていなくてもよい。
（第３変形例）
図８を参照して、第３変形例に係るバリスタＶ４について説明する。図８は、本実施形態の第３変形例に係るバリスタを示す概略斜視図である。第３変形例に係るバリスタＶ４と上記実施形態に係るバリスタＶ１との主な相違点は、素体の構成である。
バリスタＶ４が備える素体は、第１の素体部分２１と、第２の素体部分２３ａ及び第２の素体部分２３ｂと、第３の素体部分２５とを有する。第２の素体部分２３ａと第２の素体部分２３ｂとは、金属導体１０の第３の面１０ｃを構成する４つの面のうち、互いに対向する２つの面１０ｆ，１０ｇをそれぞれ覆っている。
第２の素体部分２３ａは、互いに対向する面を有して、互いに対向する面のうち一方の面が金属導体１０の面１０ｆと接するように形成され、他方の面が素体の外表面２０ｄを構成している。第２の素体部分２３ａは、第１の素体部分２１及び第３の素体部分２５と連続している。
第２の素体部分２３ｂは、互いに対向する面を有して、互いに対向する面のうち一方の面が金属導体１０の面１０ｇと接するように形成され、他方の面が素体の外表面２０ｆを構成している。第２の素体部分２３ｂは、第１の素体部分２１及び第３の素体部分２５と連続している。
第３変形例に係るバリスタＶ４において、金属導体１０の第３の面１０ｃを構成すると共に面１０ｆ，１０ｇと垂直で互いに対向する面１０ｄと面１０ｅとは、素体から露出することとなる。よって、金属導体１０からより効率よく熱を放散することができるので、バリスタＶ４からより効率よく熱を放散することができる。また、第２の素体部分２３ａ，２３ｂが第１の素体部分２１及び第３の素体部分２５と連続しているので、金属導体１０を保持して、金属導体１０の第１の面１０ａと第１の素体部分２１の内側面２１ａとの間の剥離を防止することができる。
本実施形態に係るバリスタを示す概略正面図である。 本実施形態に係るバリスタを示す概略平面図である。 図２におけるIII−III線に沿った断面構成を示す模式図である。 図１におけるIV−IV線に沿った断面構成を示す模式図である。 本実施形態に係る発光装置の断面構成を示す模式図である。 本実施形態の第１変形例に係るバリスタの断面構成を示す模式図である。 本実施形態の第２変形例に係るバリスタの断面構成を示す模式図である。 本実施形態の第３変形例に係るバリスタを示す概略斜視図である。
符号の説明
Ｖ１〜Ｖ３…バリスタ、１０…金属導体、１０ａ〜１０ｃ…第１〜第３の面、２０…素体、２０ａ〜２０ｆ…外表面、２１…第１の素体部分、２１ａ…内側面、２３…第２の素体部分、２５…第３の素体部分、２７…領域、２９…領域、３０…第１の外部電極、４０…第２の外部電極、５１…半導体発光素子、ＬＥ…発光装置。

Claims (8)

  1. 動作中に熱を発する電子素子が物理的且つ電気的に接続される六面体状のバリスタであって、
    互いに対向する第１の面と第２の面とを有する部分を含み、複数のバリスタ層を積層することによって構成された素体と、
    前記素体の前記第１の面に配置された２つの外部電極と、
    前記素体より熱伝導率が高く前記素体の前記第２の面に配置された金属導体と、
    を備え、
    前記素体において少なくとも前記２つの外部電極と前記金属導体との間の領域が電圧非直線特性を発現し、
    前記金属導体は、前記素体の前記第２の面に接する第１の面と、当該第１の面に対向する第２の面と、当該第１及び第２の面の間を連結するように伸びる第３の面とを有すると共に、一部が前記素体から露出し、
    前記素体は、当該素体の前記第１及び前記第２の面を有する前記部分に連続すると共に前記金属導体の前記第３の面に接するように形成された部分を更に含み、
    前記金属導体における前記金属導体と前記２つの外部電極とが対向する方向の厚みは、前記素体における前記２つの外部電極と前記金属導体との間の厚み以上であることを特徴とするバリスタ。
  2. 前記金属導体の前記第２の面が露出していることを特徴とする請求項１記載のバリスタ。
  3. 前記素体は、前記金属導体の前記第３の面に接するように形成された前記部分に連続すると共に前記金属導体の前記第２の面に接するように形成された部分を更に含むことを特徴とする請求項１に記載のバリスタ。
  4. 前記金属導体の前記第３の面の一部が露出することを特徴とする請求項３記載のバリスタ。
  5. 前記金属導体を通り前記金属導体と前記２つの外部電極とが対向する方向に垂直な断面において、前記金属導体と前記素体との合計面積を１００％とした場合における前記金属導体の面積の割合は、２０％以上９９．７％以下であることを特徴とする請求項１〜４のいずれか１項に記載のバリスタ。
  6. 前記素体における前記２つの外部電極と前記金属導体との間の厚み寸法は、１０μｍ以上２００μｍ以下であることを特徴とする請求項１〜５のいずれか１項に記載のバリスタ。
  7. 前記素体と前記金属導体との合計体積を１００％とした場合における前記金属導体の体積の割合は、１０％以上９９．７％以下であることを特徴とする請求項１〜６のいずれか１項に記載のバリスタ。
  8. 請求項１〜４のいずれか１項に記載のバリスタと、
    前記バリスタに並列接続されるように前記２つの外部電極に物理的且つ電気的に接続された半導体発光素子と、
    を備えることを特徴とする発光装置。
JP2006085941A 2006-03-27 2006-03-27 バリスタ及び発光装置 Expired - Fee Related JP4577250B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2006085941A JP4577250B2 (ja) 2006-03-27 2006-03-27 バリスタ及び発光装置
US11/717,098 US7791449B2 (en) 2006-03-27 2007-03-13 Varistor and light-emitting apparatus
DE102007013600A DE102007013600A1 (de) 2006-03-27 2007-03-21 Varistor und Licht emittierende Vorrichtung
CN2007100915250A CN101047054B (zh) 2006-03-27 2007-03-27 可变电阻和发光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006085941A JP4577250B2 (ja) 2006-03-27 2006-03-27 バリスタ及び発光装置

Publications (2)

Publication Number Publication Date
JP2007266097A JP2007266097A (ja) 2007-10-11
JP4577250B2 true JP4577250B2 (ja) 2010-11-10

Family

ID=38514811

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006085941A Expired - Fee Related JP4577250B2 (ja) 2006-03-27 2006-03-27 バリスタ及び発光装置

Country Status (4)

Country Link
US (1) US7791449B2 (ja)
JP (1) JP4577250B2 (ja)
CN (1) CN101047054B (ja)
DE (1) DE102007013600A1 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200849395A (en) * 2007-06-01 2008-12-16 Univ Chang Gung Thin-film ZnO varistor and manufacturing method and application thereof
JP5233400B2 (ja) * 2008-05-13 2013-07-10 Ｔｄｋ株式会社 バリスタ
USD847102S1 (en) * 2013-02-08 2019-04-30 Epistar Corporation Light emitting diode
USD778847S1 (en) * 2014-12-15 2017-02-14 Kingbright Electronics Co. Ltd. LED component
USD778846S1 (en) * 2014-12-15 2017-02-14 Kingbright Electronics Co. Ltd. LED component
JP7363585B2 (ja) * 2020-03-04 2023-10-18 Tdk株式会社 積層コイル部品

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS595601A (ja) * 1982-07-01 1984-01-12 松下電器産業株式会社 多電極電圧非直線抵抗器
JPS60260104A (ja) * 1984-06-06 1985-12-23 日本電気株式会社 発熱体の実装構造
JPS61164002U (ja) * 1985-03-29 1986-10-11
JPH05299209A (ja) * 1992-04-16 1993-11-12 Murata Mfg Co Ltd 薄膜バリスタの製造方法及び薄膜バリスタ
JP2001015815A (ja) * 1999-04-28 2001-01-19 Sanken Electric Co Ltd 半導体発光装置
JP2004006519A (ja) * 2002-05-31 2004-01-08 Otowa Denki Kogyo Kk 多端子バリスタ
JP2005203479A (ja) * 2004-01-14 2005-07-28 Matsushita Electric Ind Co Ltd 静電気対策部品
JP2005244220A (ja) * 2004-02-25 2005-09-08 Lumileds Lighting Us Llc 基体にｅｓｄ保護を組み入れた発光ダイオード用基体
JP2005340301A (ja) * 2004-05-24 2005-12-08 Tdk Corp 電圧依存性非直線抵抗体

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3768058A (en) * 1971-07-22 1973-10-23 Gen Electric Metal oxide varistor with laterally spaced electrodes
US4400683A (en) * 1981-09-18 1983-08-23 Matsushita Electric Industrial Co., Ltd. Voltage-dependent resistor
JPS6466908A (en) * 1987-09-07 1989-03-13 Murata Manufacturing Co Voltage-dependent nonlinear resistor
JPH02302004A (ja) 1989-05-16 1990-12-14 Murata Mfg Co Ltd 電圧非直線抵抗体
JPH05275958A (ja) * 1992-03-25 1993-10-22 Murata Mfg Co Ltd ノイズフィルタ
JP3631341B2 (ja) * 1996-10-18 2005-03-23 Ｔｄｋ株式会社 積層型複合機能素子およびその製造方法
US6304166B1 (en) * 1999-09-22 2001-10-16 Harris Ireland Development Company, Ltd. Low profile mount for metal oxide varistor package and method
JP3822798B2 (ja) 2001-02-16 2006-09-20 太陽誘電株式会社 電圧非直線抵抗体及び磁器組成物

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS595601A (ja) * 1982-07-01 1984-01-12 松下電器産業株式会社 多電極電圧非直線抵抗器
JPS60260104A (ja) * 1984-06-06 1985-12-23 日本電気株式会社 発熱体の実装構造
JPS61164002U (ja) * 1985-03-29 1986-10-11
JPH05299209A (ja) * 1992-04-16 1993-11-12 Murata Mfg Co Ltd 薄膜バリスタの製造方法及び薄膜バリスタ
JP2001015815A (ja) * 1999-04-28 2001-01-19 Sanken Electric Co Ltd 半導体発光装置
JP2004006519A (ja) * 2002-05-31 2004-01-08 Otowa Denki Kogyo Kk 多端子バリスタ
JP2005203479A (ja) * 2004-01-14 2005-07-28 Matsushita Electric Ind Co Ltd 静電気対策部品
JP2005244220A (ja) * 2004-02-25 2005-09-08 Lumileds Lighting Us Llc 基体にｅｓｄ保護を組み入れた発光ダイオード用基体
JP2005340301A (ja) * 2004-05-24 2005-12-08 Tdk Corp 電圧依存性非直線抵抗体

Also Published As

Publication number Publication date
US7791449B2 (en) 2010-09-07
JP2007266097A (ja) 2007-10-11
US20070223170A1 (en) 2007-09-27
CN101047054A (zh) 2007-10-03
DE102007013600A1 (de) 2007-10-18
CN101047054B (zh) 2010-05-26

Similar Documents

Publication Publication Date Title
US7671468B2 (en) Light emitting apparatus
US7932806B2 (en) Varistor and light emitting device
JP4577250B2 (ja) バリスタ及び発光装置
JP4487963B2 (ja) バリスタ及び発光装置
JP4867511B2 (ja) バリスタ及び発光装置
JP4134135B2 (ja) 発光装置
US9722162B2 (en) Semiconductor light emitting device
JP4146849B2 (ja) 発光装置
US7355251B2 (en) Light emitting device
JP4888225B2 (ja) バリスタ及び発光装置
JP4134155B2 (ja) 発光装置
JP4364865B2 (ja) 電子部品
KR100841916B1 (ko) 배리스터 및 발광장치
JP4146450B2 (ja) 発光装置
JP4479668B2 (ja) バリスタ及び発光装置
JP5034723B2 (ja) サージ吸収素子及び発光装置
JP4730205B2 (ja) 集合基板
JP4978302B2 (ja) バリスタ及び発光装置
JP2014045021A (ja) 半導体発光素子及び発光装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090626

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090707

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090902

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100323

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100622

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20100630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100727

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100809

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130903

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees