JP4641826B2 - コンデンサ内蔵セラミック配線基板およびその製造方法 - Google Patents
コンデンサ内蔵セラミック配線基板およびその製造方法 Download PDFInfo
- Publication number
- JP4641826B2 JP4641826B2 JP2005050485A JP2005050485A JP4641826B2 JP 4641826 B2 JP4641826 B2 JP 4641826B2 JP 2005050485 A JP2005050485 A JP 2005050485A JP 2005050485 A JP2005050485 A JP 2005050485A JP 4641826 B2 JP4641826 B2 JP 4641826B2
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- ceramic
- electrodes
- layer
- green sheet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
前記複数の容量電極は、それぞれロッド状形状を有しているとともに、各容量電極は、それぞれ10μm以下の幅(W)を有し、前記セラミック層の厚み方向と直交する面内で互いに対向するように配列されており、隣り合う容量電極間の間隔(d)が10μm以下であるとともに、複数の前記容量電極は、それぞれ前記間隔(d)よりも大きな厚み(t)を有していることを特徴とするコンデンサ内蔵セラミック配線基板が提供される。
前記容量電極用導体パターン層を有するセラミックグリーンシートを、下記工程(I)〜(III)により作製することを特徴とするコンデンサ内蔵セラミック配線基板の製造方法(以下、第1の製造方法と呼ぶことがある)が提供される。
(I)セラミックグリーンシート上に熱可塑性樹脂からなるレジスト層を形成し、複数の容量電極に対応する凸部パターンを有する凸型のプレス型を加熱しながら該レジスト層に押し当てて、該レジスト層表面に容量電極に対応する凹部パターンを形成する工程;
(II)ドライエッチングにより、凹部パターンの各凹部の底部に対応する部分のレジスト層とさらにその下部のセラミックグリーンシートの一部を除去して複数の容量電極に対応する溝を形成する工程;
(III)導体成分を含むインクまたはペーストを前記溝内に充填して容量電極用導体パターン層を形成し、次いで、残存するレジスト層を除去する工程;
前記容量電極用導体パターン層を有するセラミックグリーンシートを、下記工程(A)〜(C)により作製することを特徴とするコンデンサ内蔵セラミック配線基板の製造方法(以下、第2の製造方法と呼ぶことがある)が提供される。
(A)セラミックグリーンシート上に光硬化性樹脂からなるレジスト層を形成し、複数の容量電極に対応する凸部パターンを有する凸型のプレス型を該レジスト層に押し当てながら、光照射により該レジスト層を硬化させ、未硬化のレジスト層を除去することにより、表面に複数の容量電極に対応する凹部パターンを有する硬化レジスト層を形成する工程;
(B)ドライエッチングにより、凹部パターンの各凹部の底部に対応する部分の硬化レジスト層とさらにその下部のセラミックグリーンシートの一部を除去して複数の容量電極に対応する溝を形成する工程;
(C)導体成分を含むインクまたはペーストを前記溝内に充填して容量電極用導体パターン層を形成し、次いで、残存する硬化レジスト層を除去する工程;
前記容量電極用導体パターン層を有するセラミックグリーンシートを、下記工程(α)、(β)により作製することを特徴とするコンデンサ内蔵セラミック配線基板の製造方法(以下、第3の製造方法と呼ぶことがある)が提供される。
(α)セラミックグリーンシート中に含まれる有機バインダーのガラス転移点以上の温度で、複数の容量電極に対応する凸部パターンを有する凸型のプレス型を該セラミックグリーンシート表面に押し当てて、該表面に複数の容量電極に対応する溝を形成する工程;
(β)前記溝内に、導体成分を含むインクまたはペーストを充填することにより、複数の容量電極に対応する容量電極用導体パターンを形成する工程;
図1は、本発明のコンデンサ内蔵セラミック配線基板の概略側断面図であり、
図2は、図1の配線基板におけるコンデンサを形成する容量電極が設けられているセラミック絶縁層の平面図であり、
図3は、図1の配線基板の要部である複数の容量電極を部分的に拡大して示す図であり、(a)は部分拡大側断面図であり、(b)は部分拡大平面図であり、
図4は、本発明における配線基板の第1の製造方法における容量電極用導体パターン層を有するセラミックグリーンシートの形成プロセスを示す図であり、
図5は、本発明における配線基板の第2の製造方法における容量電極用導体パターン層を有するセラミックグリーンシートの形成プロセスを示す図であり、
図6は、本発明における配線基板の第3の製造方法における容量電極用導体パターン層を有するセラミックグリーンシートの形成プロセスを示す図である。
図1を参照して、本発明の配線基板は、複数のセラミック層1a,1b,1c,1dからなる絶縁基板(全体として1で示す)を有しており、この絶縁基板1の表面には、半導体チップ、コンデンサなどの電子部品2が搭載されている。また、絶縁基板1の表面或いは内部には、配線パターン層4が形成されており、これらの配線パターン層4は、各セラミック層1a〜1dを貫通しているビア導体5によって互いに接続されている。また、電子部品2は、表面の配線パターン層4に電気的に接続されている。
上述した構造のコンデンサ内蔵セラミック配線基板は、各セラミック層1a〜1dに対応するセラミックグリーンシートを作製し、これらのグリーンシートを重ね合わせて焼成用積層体を作製し、該焼成用積層体を焼成することにより製造される。
第1の製造方法では、図4に示すプロセスに従い、以下の工程;
(I)凹部パターン形成工程(図4の工程(a)〜(e));
(II)容量電極対応溝形成工程(図4の工程(f));
(III)導体充填工程(図4の工程(g)〜(h));
により容量電極等に対応する導体パターンが形成される。
第2の製造方法では、図5に示すプロセスに従い、以下の工程;
(A)凹部パターン形成工程(図5の工程(a)〜(e));
(B)容量電極対応溝形成工程(図5の工程(f));
(C)導体充填工程(図5の工程(g)〜(h));
により容量電極31a〜31nや導体層32a,32bに対応する導体パターンが形成される。
第3の製造方法では、図6に示すプロセスに従い、以下の工程;
(α)容量電極対応溝形成工程(図6の工程(a)〜(d));
(β)導体充填工程(図6の工程(e));
により容量電極31a〜31nや導体層32a,32bに対応する導体パターンが形成される。
下記組成のガラス粉末を用意した。
ガラス粉末組成:
SiO2:40質量部
Al2O3:30質量部
MgO:15質量部
ZnO:5質量部
B2O3:10質量部
上記のガラス粉末(粒径0.5μm)80質量部と、アルミナ(粒径0.5μm)20質量部との混合粉末からなるガラスセラミック原料粉末100質量部に対して、メタクリル酸イソブチル樹脂(有機バインダー)を14質量部、フタル酸エステル(可塑剤)を1質量部添加し、トルエンを溶媒としてボールミルで混合してスラリーを作製した。次に、このスラリーを焼成後の厚みが0.2mmとなるようにドクターブレード法でグリーンシートに加工して、セラミック層用のグリーンシートを得た。
粒径0.05μmの銅粉末100質量部に、ポリメタクリル酸イソブチル(有機バインダー)4質量部と、テルピオネオール15質量部を加え混練し、銅を主成分とする導体ペーストを調製した。
上述のセラミックグリーンシートの表面に、ポリビニルアルコール樹脂を厚み0.2mmの厚さにスピンコート法で塗布してレジスト層を形成した。
実験例1で使用したものと同じセラミックグリーンシートの表面に、フォトレジスト樹脂をスポイトで数滴たらしてレジスト層を形成し、次いで実施例1で使用したプレス型を押し当てて紫外線を照射してレジスト層表面に容量電極に対応する凹部パターンを形成した。
実験例1で使用したものと同じグリーンシートに、実験例1でプレス型を150℃に加熱して押し当ててグリーンシート表面に容量電極に対応する溝を直接形成した。続いてこの溝に、前述のインクを直径5μmのノズルから押し出して充填した。
1a〜1d:セラミック層
4:配線パターン層
5:ビア導体
31a〜31n:容量電極
32a,32b:導体層
Claims (8)
- 複数のセラミック層を積層することにより形成された絶縁性基板を備え、該絶縁性基板内部に、所定回路を構成する配線パターン層と、前記セラミック層の厚み方向と直交する方向に所定間隔で互いに対向するように配列された複数の容量電極とが形成されているコンデンサ内蔵セラミック配線基板において、複数の前記容量電極は、それぞれロッド状形状で、10μm以下の幅(w)を有し、隣り合う前記容量電極間の間隔(d)が10μm以下であるとともに、複数の前記容量電極が、それぞれ前記間隔(d)よりも大きな厚み(t)を有していることを特徴とするコンデンサ内蔵セラミック配線基板。
- 複数の前記容量電極と同一面上に一対の導体層が形成されており、一方の導体層に接続された容量電極と他方の導体層に接続された容量電極とが交互に配列されており、該一対の導体層を介しての通電により、該複数の容量電極がコンデンサとして機能する請求項1に記載のコンデンサ内蔵セラミック配線基板。
- 前記導体層と、該導体層に接続された容量電極とにより櫛型形状が形成されており、一対の導体層と複数の容量電極とは、全体として一対の櫛型が互いに噛み合った形態を形成するように配置されている請求項2に記載のコンデンサ内蔵セラミック配線基板。
- 前記複数の容量電極が、それぞれ、銅、ニッケル及び銀の少なくとも1種を含有する導体より形成されている請求項1乃至3の何れかに記載のコンデンサ内蔵セラミック配線基板。
- 請求項1乃至4のうちいずれかに記載のコンデンサ内蔵セラミック配線基板の製造方法であって、配線パターン層に対応する配線層用導体パターン層を有するセラミックグリーンシート及び複数の容量電極に対応する容量電極用導体パターン層を有するセラミックグリーンシートを含む複数のセラミックグリーンシートを積層して焼成用積層体を作製し、該焼成用積層体を焼成することにより、絶縁性基板内部に、所定回路を構成する配線パターン層と、所定間隔で互いに対向するように配列された複数の容量電極とが形成されているコンデンサ内蔵セラミック配線基板を製造する方法において、
前記容量電極用導体パターン層を有するセラミックグリーンシートを、下記工程(I)〜(III)により作製することを特徴とするコンデンサ内蔵セラミック配線基板の製造方法;
(I)セラミックグリーンシート上に熱可塑性樹脂からなるレジスト層を形成し、複数の容量電極に対応する凸部パターンを有する凸型のプレス型を加熱しながら該レジスト層に押し当てて、該レジスト層表面に容量電極に対応する凹部パターンを形成する工程;
(II)ドライエッチングにより、凹部パターンの各凹部の底部に対応する部分のレジスト層とさらにその下部のセラミックグリーンシートの一部を除去して複数の容量電極に対応する溝を形成する工程;
(III)導体成分を含むインクまたはペーストを前記溝内に充填して容量電極用導体パターン層を形成し、次いで、残存するレジスト層を除去する工程。 - 請求項1乃至4のうちいずれかに記載のコンデンサ内蔵セラミック配線基板の製造方法であって、配線パターン層に対応する配線層用導体パターン層を有するセラミックグリーンシート及び複数の容量電極に対応する容量電極用導体パターン層を有するセラミックグリーンシートを含む複数のセラミックグリーンシートを積層して焼成用積層体を作製し、該焼成用積層体を焼成することにより、絶縁性基板内部に、所定回路を構成する配線パターン層と、所定間隔で互いに対向するように配列された複数の容量電極とが形成されているコンデンサ内蔵セラミック配線基板を製造する方法において、
前記容量電極用導体パターン層を有するセラミックグリーンシートを、下記工程(A)〜(C)により作製することを特徴とするコンデンサ内蔵セラミック配線基板の製造方法;
(A)セラミックグリーンシート上に光硬化性樹脂からなるレジスト層を形成し、複数の容量電極に対応する凸部パターンを有する凸型のプレス型を該レジスト層に押し当てながら、光照射により該レジスト層を硬化させ、未硬化のレジスト層を除去することにより、表面に複数の容量電極に対応する凹部パターンを有する硬化レジスト層を形成する工程;
(B)ドライエッチングにより、凹部パターンの各凹部の底部に対応する部分の硬化レジスト層とさらにその下部のセラミックグリーンシートの一部を除去して複数の容量電極に対応する溝を形成する工程;
(C)導体成分を含むインクまたはペーストを前記溝内に充填して容量電極用導体パターン層を形成し、次いで、残存する硬化レジスト層を除去する工程。 - 請求項1乃至4のうちいずれかに記載のコンデンサ内蔵セラミック配線基板の製造方法であって、配線パターン層に対応する配線層用導体パターン層を有するセラミックグリーンシート及び複数の容量電極に対応する容量電極用導体パターン層を有するセラミックグリーンシートを含む複数のセラミックグリーンシートを積層して焼成用積層体を作製し、該焼成用積層体を焼成することにより、絶縁性基板内部に、所定回路を構成する配線パターン層と、所定間隔で互いに対向するように配列された複数の容量電極とが形成されているコンデンサ内蔵セラミック配線基板を製造する方法において、
前記容量電極用導体パターン層を有するセラミックグリーンシートを、下記工程(α)、(β)により作製することを特徴とするコンデンサ内蔵セラミック配線基板の製造方法;
(α)セラミックグリーンシート中に含まれる有機バインダーのガラス転移点以上の温度で、複数の容量電極に対応する凸部パターンを有する凸型のプレス型を該セラミックグリーンシート表面に押し当てて、該表面に複数の容量電極に対応する溝を形成する工程;
(β)前記溝内に、導体成分を含むインクまたはペーストを充填することにより、複数の容量電極に対応する容量電極用導体パターンを形成する工程。 - 前記インクまたはペースト中に含まれる導体成分として、銅、ニッケルまたは銀の少なくとも1種が使用される請求項5乃至7の何れかに記載の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005050485A JP4641826B2 (ja) | 2005-02-25 | 2005-02-25 | コンデンサ内蔵セラミック配線基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005050485A JP4641826B2 (ja) | 2005-02-25 | 2005-02-25 | コンデンサ内蔵セラミック配線基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006237317A JP2006237317A (ja) | 2006-09-07 |
JP4641826B2 true JP4641826B2 (ja) | 2011-03-02 |
Family
ID=37044638
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005050485A Expired - Fee Related JP4641826B2 (ja) | 2005-02-25 | 2005-02-25 | コンデンサ内蔵セラミック配線基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4641826B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101801671B (zh) * | 2008-03-26 | 2013-08-07 | 日本碍子株式会社 | 液滴吐出装置及液滴吐出装置的制造方法 |
JP7012543B2 (ja) * | 2018-01-25 | 2022-01-28 | 京セラ株式会社 | 印刷配線板 |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09186048A (ja) * | 1996-01-08 | 1997-07-15 | Canon Inc | プリントコンデンサ |
JPH09326451A (ja) * | 1995-09-29 | 1997-12-16 | Canon Inc | 多層プリント配線板およびそれを応用したグリッドアレイパッケージ |
JPH11298108A (ja) * | 1998-04-13 | 1999-10-29 | Murata Mfg Co Ltd | 回路基板およびそれを用いた電子装置 |
US20030107869A1 (en) * | 2001-12-07 | 2003-06-12 | Avaya Technology Corporation | Capacitor employing both fringe and plate capacitance and method of manufacture thereof |
JP2004072034A (ja) * | 2002-08-09 | 2004-03-04 | Toppan Printing Co Ltd | コンデンサ及びそれを内蔵したインターポーザーもしくはプリント配線板 |
-
2005
- 2005-02-25 JP JP2005050485A patent/JP4641826B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09326451A (ja) * | 1995-09-29 | 1997-12-16 | Canon Inc | 多層プリント配線板およびそれを応用したグリッドアレイパッケージ |
JPH09186048A (ja) * | 1996-01-08 | 1997-07-15 | Canon Inc | プリントコンデンサ |
JPH11298108A (ja) * | 1998-04-13 | 1999-10-29 | Murata Mfg Co Ltd | 回路基板およびそれを用いた電子装置 |
US20030107869A1 (en) * | 2001-12-07 | 2003-06-12 | Avaya Technology Corporation | Capacitor employing both fringe and plate capacitance and method of manufacture thereof |
JP2004072034A (ja) * | 2002-08-09 | 2004-03-04 | Toppan Printing Co Ltd | コンデンサ及びそれを内蔵したインターポーザーもしくはプリント配線板 |
Also Published As
Publication number | Publication date |
---|---|
JP2006237317A (ja) | 2006-09-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
WO2018042846A1 (ja) | 電子デバイス及び多層セラミック基板 | |
JP2010153796A (ja) | 電子部品搭載用基板の製造方法 | |
JP4641826B2 (ja) | コンデンサ内蔵セラミック配線基板およびその製造方法 | |
JP3897472B2 (ja) | 受動部品内蔵多層配線基板およびその製造方法 | |
JP2007103736A (ja) | 電子部品、半導体装置およびその電子部品の製造方法 | |
JP4610114B2 (ja) | セラミック配線基板の製造方法 | |
JP4922616B2 (ja) | 配線基板とその製造方法 | |
JP4261949B2 (ja) | セラミック多層基板 | |
JPH10275979A (ja) | セラミック基板および分割回路基板 | |
JPH11330705A (ja) | コンデンサ内蔵基板およびその製造方法 | |
JP2004202831A (ja) | 複合シート、積層体およびそれらの製造方法、ならびに積層部品 | |
JPH11186087A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
JP2009059789A (ja) | 配線基板およびその製造方法 | |
JP4906258B2 (ja) | 配線基板およびその製造方法 | |
JP4610185B2 (ja) | 配線基板並びにその製造方法 | |
JP2007173857A (ja) | 多層基板およびその製造方法 | |
JP2001185852A (ja) | 多層配線基板の製造方法 | |
JP2005039071A (ja) | セラミック積層デバイスの製造方法 | |
JP2008135523A (ja) | 多層基板およびその製造方法 | |
JP2002353626A (ja) | 多層配線基板およびその製造方法 | |
JPH10135065A (ja) | 積層セラミックコンデンサ | |
JP3563580B2 (ja) | 高周波複合回路基板およびその製造方法 | |
JP4339139B2 (ja) | セラミック配線基板 | |
KR20240012926A (ko) | 적층형 전자 부품 및 이의 제조 방법 | |
JP2005072500A (ja) | 複合シート、積層体およびそれらの製造方法、ならびに積層部品 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071119 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090828 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090908 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091106 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20101116 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20101130 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131210 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |