JP2006237317A - コンデンサ内蔵セラミック配線基板およびその製造方法 - Google Patents

コンデンサ内蔵セラミック配線基板およびその製造方法 Download PDF

Info

Publication number
JP2006237317A
JP2006237317A JP2005050485A JP2005050485A JP2006237317A JP 2006237317 A JP2006237317 A JP 2006237317A JP 2005050485 A JP2005050485 A JP 2005050485A JP 2005050485 A JP2005050485 A JP 2005050485A JP 2006237317 A JP2006237317 A JP 2006237317A
Authority
JP
Japan
Prior art keywords
capacitor
ceramic
layer
conductor
electrodes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005050485A
Other languages
English (en)
Other versions
JP4641826B2 (ja
Inventor
Toshiaki Shigeoka
俊昭 重岡
Tetsuaki Ozaki
哲明 尾▲崎▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2005050485A priority Critical patent/JP4641826B2/ja
Publication of JP2006237317A publication Critical patent/JP2006237317A/ja
Application granted granted Critical
Publication of JP4641826B2 publication Critical patent/JP4641826B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】 容量電極の間隔等を高精度で小さくでき、小スペースで高容量のコンデンサをセラミック配線基板内に備えたコンデンサ内蔵セラミック配線基板を提供する。
【解決手段】 複数のセラミック層を積層することにより形成された絶縁性基板を備え、該絶縁性基板内部に、所定回路を構成する配線パターン層と、所定間隔で互いに対向するように配列された複数の容量電極とが形成されているコンデンサ内蔵セラミック配線基板において、前記複数の容量電極は、それぞれロッド状形状を有しているとともに、各容量電極は、前記セラミック層の厚み方向と直交する面内で互いに対向するように配列されており、隣り合う容量電極間の間隔(d)が10μm以下であることを特徴とする。
【選択図】 図1

Description

本発明は、セラミック製の配線基板及びその製造方法に関するものであり、より詳細には、コンデンサ内蔵型のセラミック配線基板およびその製造方法に関するものである。
近年、電気製品は小型化、低消費電力化が要求されている。これらの要求に答えるため、絶縁体の誘電率、誘電正接の調整が容易であり、しかも低抵抗な金属導体と同時焼成が可能なガラスセラミックを用いて絶縁基板が構成されているガラスセラミック配線基板が注目されている。さらに、部品の小型化を図るため、従来基板の表面に搭載していたコンデンサ等の電子部品をセラミック配線基板内部に組み込む、つまりコンデンサ等の機能を配線基板内に持たせる試みも行われている。
特許文献1には、コンデンサを内蔵したセラミック配線基板が開示されており、この配線基板では、コンデンサの電極となる複数の容量電極が、それぞれ板状形状を有しており、各容量電極は、該配線基板の厚み方向に延びており(各容量電極の電極面が配線基板の厚み方向と平行になっている)、このような容量電極が所定間隔で電極面が対向するように配列されている。
特開平8−17676号公報
しかしながら、上記特許文献1で開示されているような従来公知のコンデンサ内蔵セラミック配線基板では、コンデンサの容量を小スペースで高めることが困難であるという欠点があった。
一般に、内部に配線パターン層を備えたセラミック配線基板は、複数毎のセラミックグリーンシートを作製し、各シートに配線パターン層に対応する導体ペースト層などを形成し、これを積層圧着して焼成用積層体を作製し、これを所定温度で焼成することにより製造されるものであるが、コンデンサを形成する容量電極が厚み方向に延びているものでは、特許文献1に記載されているように、セラミックグリーンシートを光硬化性樹脂が添加されているセラミックペーストにより形成し、容量電極が形成される部分のセラミックグリーンシートについては、フォトリソグラフィー法により容量電極に対応する凹部パターンが形成される。例えば、所定のマスクを介しての光照射により、容量電極が形成されない部分については光硬化させて溶剤(エッチング液)不溶部とし、容量電極が形成される部分については光照射せずに溶剤可溶部とし、所定の溶剤で容量電極が形成される部分を除去して容量電極に対応する凹部パターンが形成される。このようにして形成された凹部パターン中に、導体ペーストを充填することにより、容量電極に対応する導体パターンが形成された容量電極形成用のセラミックグリーンシートを所要枚数作製し、これらを他のセラミックグリーンシートと共に積層して焼成用積層体を作製し、これを焼成することにより製造される。
従って、上記のような方法により容量電極が形成されるようなコンデンサ内臓セラミック配線基板では、容量電極に対応する凹部パターン形成のためのエッチングで生じるオーバーエッチングにより、形成された凹部(または凹部と凹部との間の部分)がテーパーを持つ形状となるため、容量電極の厚みや容量電極間隔を10μm以下の精度で加工することが困難となる。即ち、厚みや間隔が10μm以下の微細な容量電極を形成すると、断線あるいは短絡を引き起こし、歩留まりが低下するといった不具合を生じてしまう。
さらに、上記のような方法で形成される基板の厚み方向に延びている容量電極は、容量電極に対応する導体パターンが形成された容量電極形成用のセラミックグリーンシートを複数毎積層し、この導体パターン同士の重ね合わせにより形成されることとなる。従って、セラミックグリーンシートの積層界面での導体パターン層の重ね合わせの位置精度が、容量電極の幅や容量電極間隔に与える影響が大きく、例えば、各グリーンシートで導体パターンの幅や間隔が10μmより狭くしたとしても、重ね合わせの位置精度が低いため、最終的に形成される電極同士極の短絡や容量値のばらつきが発生し、コンデンサの容量値を大幅に大きくすることは実質不可能であった。特に、ワークサイズを大きくした場合には、グリーンシートの位置ずれによる影響は顕著となる。
従って、本発明の目的は、容量電極の間隔等を高精度で小さくでき、小スペースで高容量のコンデンサをセラミック配線基板内に備えたコンデンサ内蔵セラミック配線基板及びその製造法を提供することにある。
本発明によれば、複数のセラミック層を積層することにより形成された絶縁性基板を備え、該絶縁性基板内部に、所定回路を構成する配線パターン層と、所定間隔で互いに対向するように配列された複数の容量電極とが形成されているコンデンサ内蔵セラミック配線基板において、
前記複数の容量電極は、それぞれロッド状形状を有しているとともに、各容量電極は、前記セラミック層の厚み方向と直交する面内で互いに対向するように配列されており、隣り合う容量電極間の間隔(d)が10μm以下であることを特徴とするコンデンサ内蔵セラミック配線基板が提供される。
また、本発明によれば、配線パターン層に対応する配線層用導体パターン層を有するセラミックグリーンシート及び複数の容量電極に対応する容量電極用導体パターン層を有するセラミックグリーンシートを含む複数のセラミックグリーンシートを積層して焼成用積層体を作製し、該焼成用積層体を焼成することにより、絶縁性基板内部に、所定回路を構成する配線パターン層と、所定間隔で互いに対向するように配列された複数の容量電極とが形成されているコンデンサ内蔵セラミック配線基板を製造する方法において、
前記容量電極用導体パターン層を有するセラミックグリーンシートを、下記工程(I)〜(III)により作製することを特徴とするコンデンサ内蔵セラミック配線基板の製造方法(以下、第1の製造方法と呼ぶことがある)が提供される。
(I)セラミックグリーンシート上に熱可塑性樹脂からなるレジスト層を形成し、複数の容量電極に対応する凸部パターンを有する凸型のプレス型を加熱しながら該レジスト層に押し当てて、該レジスト層表面に容量電極に対応する凹部パターンを形成する工程;
(II)ドライエッチングにより、凹部パターンの各凹部の底部に対応する部分のレジスト層とさらにその下部のセラミックグリーンシートの一部を除去して複数の容量電極に対応する溝を形成する工程;
(III)導体成分を含むインクまたはペーストを前記溝内に充填して容量電極用導体パターン層を形成し、次いで、残存するレジスト層を除去する工程;
さらに、本発明によれば、配線パターン層に対応する配線層用導体パターン層を有するセラミックグリーンシート及び複数の容量電極に対応する容量電極用導体パターン層を有するセラミックグリーンシートを含む複数のセラミックグリーンシートを積層して焼成用積層体を作製し、該焼成用積層体を焼成することにより、絶縁性基板内部に、所定回路を構成する配線パターン層と、所定間隔で互いに対向するように配列された複数の容量電極とが形成されているコンデンサ内蔵セラミック配線基板を製造する方法において、
前記容量電極用導体パターン層を有するセラミックグリーンシートを、下記工程(A)〜(C)により作製することを特徴とするコンデンサ内蔵セラミック配線基板の製造方法(以下、第2の製造方法と呼ぶことがある)が提供される。
(A)セラミックグリーンシート上に光硬化性樹脂からなるレジスト層を形成し、複数の容量電極に対応する凸部パターンを有する凸型のプレス型を該レジスト層に押し当てながら、光照射により該レジスト層を硬化させ、未硬化のレジスト層を除去することにより、表面に複数の容量電極に対応する凹部パターンを有する硬化レジスト層を形成する工程;
(B)ドライエッチングにより、凹部パターンの各凹部の底部に対応する部分の硬化レジスト層とさらにその下部のセラミックグリーンシートの一部を除去して複数の容量電極に対応する溝を形成する工程;
(C)導体成分を含むインクまたはペーストを前記溝内に充填して容量電極用導体パターン層を形成し、次いで、残存する硬化レジスト層を除去する工程;
さらにまた、本発明によれば、配線パターン層に対応する配線層用導体パターン層を有するセラミックグリーンシート及び複数の容量電極に対応する容量電極用導体パターン層を有するセラミックグリーンシートを含む複数のセラミックグリーンシートを積層して焼成用積層体を作製し、該焼成用積層体を焼成することにより、絶縁性基板内部に、所定回路を構成する配線パターン層と、所定間隔で互いに対向するように配列された複数の容量電極とが形成されているコンデンサ内蔵セラミック配線基板を製造する方法において、
前記容量電極用導体パターン層を有するセラミックグリーンシートを、下記工程(α)、(β)により作製することを特徴とするコンデンサ内蔵セラミック配線基板の製造方法(以下、第3の製造方法と呼ぶことがある)が提供される。
(α)セラミックグリーンシート中に含まれる有機バインダーのガラス転移点以上の温度で、複数の容量電極に対応する凸部パターンを有する凸型のプレス型を該セラミックグリーンシート表面に押し当てて、該表面に複数の容量電極に対応する溝を形成する工程;
(β)前記溝内に、導体成分を含むインクまたはペーストを充填することにより、複数の容量電極に対応する容量電極用導体パターンを形成する工程;
本発明のコンデンサ内蔵セラミック配線基板では、絶縁性基板内部に所定間隔で設けられる複数の容量電極が、ロッド状であり、セラミック層の厚み方向と直交する面内(即ち、絶縁基板の基板面と平行な面内)で互いに対向するように配列されている。このため、このような容量電極は、基本的に各セラミック層の積層界面に形成すればよく、これを製造する際に、セラミックグリーンシートの重ね合わせ精度による容量電極間の間隔(d)或いは容量電極の幅(w)のバラツキを有効に回避することができ、容量電極間の間隔(d)を10μm以下に精度よく設定することが可能となる。しかも、配線基板に内蔵するコンデンサは、各容量電極の対向する面積は小さいものの、容量電極間の間隔(d)が小さいため、所定面積内での容量電極の数を増やすことができるばかりか、各コンデンサの静電容量値も高められている(コンデンサの静電容量値は、容量電極の間隔(d)に反比例する)。従って、本発明では、小スペースで高容量のコンデンサを配線基板中に内蔵させることができ、コンデンサ内蔵配線基板の小型化に極めて有利となる。
本発明のコンデンサ内蔵セラミック配線基板においては、複数の容量電極は、それぞれ10μm以下の幅(w)を有していることが好ましい。即ち、配線基板中を容量電極が占める体積を小さくできるため、基板の小型化の上で有利となり、また、小スペースで静電容量値の高いコンデンサを内蔵せしめる上でも有利となる。
さらに、前記複数の容量電極は、それぞれ、前記間隔(d)よりも大きな厚み(t)を有していることが好ましい。即ち、静電容量値はコンデンサの電極面積に比例するため、電極の厚み(t)があまり小さいと、容量電極の対向面積のバラツキを生じ易くなってしまう。本発明では、この厚み(t)を容量電極の間隔(d)に比べて大きくすることで、コンデンサの静電容量値を確保しながら、同じ容量値で電極の数を減らして基板の小型化を有効に達成し、さらには対向面積のバラツキによる静電容量値のバラツキを抑制することができる。
本発明においては、また、前記複数の容量電極と同一面上に一対の導体層が形成されており、一方の導体層に接続された容量電極と他方の導体層に接続された容量電極とが交互に配列されており、該一対の導体層を介しての通電により、該複数の容量電極がコンデンサとして機能することが好適である。即ち、これら容量電極とは異なる面に形成されている導体層を用いての通電によりコンデンサとしての機能を発揮させると、製造時におけるセラミックグリーンシートの位置ずれなどによってコンデンサの短絡や静電容量値のばらつきが発生しやすくなるが、該容量電極と同一面内にある導体層を介しての通電によりコンデンサとしての機能を発揮させることにより、上記のような位置ずれによる不都合を有効に回避することができる。
さらに、本発明においては、前記導体層と、該導体層に接続された容量電極とにより櫛型形状が形成されており、一対の導体層と複数の容量電極とは、全体として一対の櫛型が互いに噛み合った形態を形成するように配置されていることが好ましい。このような櫛型形状とすることにより、容量電極及びこれに通電するための導体層を最もコンパクトなパターンで配置することができ、且つこのようなパターンは最も容易に且つ安定に歩留まりよく作製できるからである。
また、前記複数の容量電極が、それぞれ、銅、ニッケル及び銀の少なくとも1種を含有する導体より形成されていることが好ましい。即ち、銅や銀は低抵抗の材質であるため、容量電極以外の配線パターン層を容量電極と同時に加工する場合に有利である。また、銅、ニッケルは、エレクトロマイグレーションによる配線間の短絡が起こりにくいという利点がある。さらに、ニッケルは安価であるという利点がある。また、銀は酸化焼成雰囲気で焼成が可能であるという利点がある。従って、容量電極の材質を目的、セラミック層に合わせて適宜選択して使用することで、目的とするコンデンサ内蔵セラミック配線基板を得ることができる。
本発明のコンデンサ内蔵セラミック配線基板は、前述した第1乃至第3の製造方法により製造することができるが、特に第1の製造方法では、容量電極に対応する凹部パターンを形成するためのプレス型に制限が少ないという利点がある。即ち、プレス型としては、ガラス製、SiO製、セラミック製、金属製、樹脂製のいずれもが使用可能であり、レジスト層に押し当てるときの温度さえ考慮すれば、目的の加工精度、耐摩耗性、コストを考えていずれのプレス型をも使用することができる。また、レジスト層は、セラミックグリーンシートをシート成形して作製する際に、ほぼ同時にセラミックグリーンシートに塗布して形成できるという利点もある。
また、第2の製造方法では、セラミックグリーンシート上に複数の容量電極に対応する凹部パターンを形成する際に、セラミックグリーンシートに熱をかけずにすむという利点がある。グリーンシートに熱と圧力を同時にかけた場合、グリーンシートは塑性変形を起こす。グリーンシートが塑性変形を起こした場合、容量電極の寸法ずれやグリーンシートの厚みにくるいが生じやすく、これはコンデンサの短絡や静電容量値のばらつきの原因となる。第2の製造方法は、第1の製造方法と比較すると、内蔵するコンデンサの短絡を一層確実に防止し、また、静電容量値のばらつきを一層確実に防止することができるという点で有利である。
さらに第3の製造方法では、第1及び第2の方法に比べて、より簡単な工程で配線基板を製造できるという利点がある。第1及び第2の方法では、レジスト層の準備、ドライエッチング、レジスト層の除去といった複雑な工程が必要である。特に、レジスト層除去は、水、酸アルカリ溶液、溶剤等のレジスト剥離液にグリーンシートを浸す必要があり、この工程はグリーンシートに大きなダメージを与える場合が多い。従って、第1及び第2の製造方法では、セラミックグリーンシートの原料材質が、レジスト剥離液の影響を受けないものに制限されるが、この第3の製造方法では、このような制限がなく、セラミックグリーンシートの原料材質を広範囲に選択することが可能である。
上述した第1〜第3の製造方法では、何れにも一長一短があるものの、何れの方法においても、容量電極間の間隔(d)を安定して10μm以下の小間隔に設定することができ、小型で高容量のコンデンサを内蔵するセラミック配線基板を製造することができる。
本発明を、以下、添付図面に示す具体例に基づいて詳細に説明する。
図1は、本発明のコンデンサ内蔵セラミック配線基板の概略側断面図であり、
図2は、図1の配線基板におけるコンデンサを形成する容量電極が設けられているセラミック絶縁層の平面図であり、
図3は、図1の配線基板の要部である複数の容量電極を部分的に拡大して示す図であり、(a)は部分拡大側断面図であり、(b)は部分拡大平面図であり、
図4は、本発明における配線基板の第1の製造方法における容量電極用導体パターン層を有するセラミックグリーンシートの形成プロセスを示す図であり、
図5は、本発明における配線基板の第2の製造方法における容量電極用導体パターン層を有するセラミックグリーンシートの形成プロセスを示す図であり、
図6は、本発明における配線基板の第3の製造方法における容量電極用導体パターン層を有するセラミックグリーンシートの形成プロセスを示す図である。
<コンデンサ内蔵セラミック配線基板>
図1を参照して、本発明の配線基板は、複数のセラミック層1a,1b,1c,1dからなる絶縁基板(全体として1で示す)を有しており、この絶縁基板1の表面には、半導体チップ、コンデンサなどの電子部品2が搭載されている。また、絶縁基板1の表面或いは内部には、配線パターン層4が形成されており、これらの配線パターン層4は、各セラミック層1a〜1dを貫通しているビア導体5によって互いに接続されている。また、電子部品2は、表面の配線パターン層4に電気的に接続されている。
尚、図1では、電子部品2は1個しか示されていないが、このような電子部品は2個以上設けることも勿論可能である。また、絶縁基板1を構成するセラミック層1a〜1dは4層に限定されるものではなく、これよりも多層構成とすることもできるし、少ない層構成とすることもできる。
絶縁基板1を構成するセラミック層1a〜1dは、例えばクリストバライト、石英、コランダム(α−アルミナ)、ムライト、コージェライト、BaTiO、PbFeNb12、TiOなどの高絶縁性或いは高誘電率セラミック材料、或いはこのようなセラミック材とガラスとからなるガラスセラミックスから形成される。セラミック材と組み合わせるガラスとしては、例えば焼成により各種結晶相(コージェライト、ムライト、アノーサイト、セルジアン、スピネル、ガーナイト、ウイレマイト、ドロマイト、ベタライトなど)を析出するものなどが好適に使用される。
また、セラミック層1a〜1dの厚みは特に制限されず、絶縁基板1を形成するセラミック層の総数や、絶縁基板1の厚みなどに応じて適当な範囲に設定されるが、一般的には、それぞれ、50乃至200μm程度である。
さらに、配線パターン層4やビア導体5は、一般に、任意の金属乃至合金から形成されていてよいが、例えば、セラミック層を低温焼成材料で形成する場合には、銅、銀、金等の低抵抗導体により形成され、また、セラミック層を高温焼成材料で形成した場合には、モリブデン、タングステン等の導体により形成される。
図1と共に図2及び図3を参照して、本発明においては、上記セラミック層1a〜1dの何れかの層間の界面(図1では、層1bと層1cとの界面)にコンデンサ部31が形成されている。
即ち、このコンデンサ部31は、複数の容量電極31a,31b,31c・・・31nを互いに対向するように配列することにより形成されるものであるが、本発明においては、各容量電極31a〜31nは、ロッド状形状を有するものであり、且つセラミック層1a〜1d(絶縁基板1)の厚み方向と直交する面内(即ち、絶縁基板1の基板面と平行な面内)で互いに対向するように配列されている。即ち、ロッド状形状の容量電極31a〜31nを、このように配列することにより形成されるコンデンサ部31は、複数のセラミック層1a〜1dを跨いでおらず、例えば層1cの上面部分にのみ存在している。従って、このようなコンデンサ部31を形成するために、異なるセラミック層に形成された容量電極部を重ね合わせる必要がなく、このため、各容量電極31a〜31nの間隔(d)や幅(w)を高精度で微細に設定することが可能となり、小さなスペースにコンデンサ部31を形成して高精度且つ高容量化を実現できるものである。
このように、上記のようなロッド状形状を有する容量電極31a〜31nの配列によりコンデンサ部31が形成されている本発明では、小スペースで高容量化を実現可能となり、このため、容量電極31a〜31nの間隔(d)は10μm以下に設定される。即ち、コンデンサの静電容量値は、容量電極の間隔(d)に反比例するため、間隔(d)を10μm以下と微細にすることにより、静電容量を大幅に向上させることができる。
また、本発明においては、各容量電極31a〜31nの幅(w)は、それぞれ10μm以下であることが好適である。これにより、これらの容量電極31a〜31nが配線基板中を占める割合を小さくでき、基板を小型化し、また、小スペースで静電容量値の高いコンデンサを内蔵せしめることができる。
本発明においては、ロッド形状を有している各容量電極31a〜31nの厚み(t)は、それぞれ、前記間隔(d)よりも大きく、例えば10μm以上に設定されていることが好ましい。即ち、電極の厚み(t)があまり小さいと、対抗する部分の電極面積が小さくなってしまい、静電容量値が小さくなり、また電極面積のバラツキなどによる静電容量値のバラツキを生じ易くなってしまうからである。尚、この厚み(t)は、原理的には、セラミック層1a〜1dの厚み(図の例では、特にセラミック層1cの厚み)までは大きくできるが、あまり厚くすると、後述する製法上の点から幅(w)にバラツキが発生したり、或いはテーパー状の傾斜面が形成され易くなり、短絡等を生じ易くなるため、一般に、この厚み(t)の上限は50μm程度とするのがよい。
また、上述した容量電極31a〜31nは、交互に異なる極の電位を印加しての通電によりコンデンサとして機能するが、このために、図2に示されているように、これら容量電極31a〜31nと同一面上に一対の導体層32a,32bを形成し、各容量電極31a〜31nを、交互に導体層32a,32bに接続することが好ましい。即ち、この導体層32a,32bは、容量電極31a〜31nに比して大きな幅(s)を有するものであり、このような導体層32a,32bを介して通電することにより、通電不良や短絡等を確実に防止し、静電容量のバラツキを生じることなく、安定してコンデンサとして機能させることができる。例えば、このような導体層32、a,32bを設けることなく、直接、容量電極31a〜31nに通電するような構造とすると、他のセラミック層に形成されたビア導体5などを微細な容量電極31a〜31nに接続することが必要となってしまうため、製造時の位置ずれなどにより、短絡や接続不良を生じやすくなってしまう。しかるに、上記のような幅広の導体層32a,32bを同一面上に設け、このような導体層を介して通電を行うことにより、上記のような問題を有効に回避することができる。
尚、図示されていないが、導体層32a,32bには、同一面上に形成されている配線パターン層4或いは他のセラミック層1bに設けられているビア導体5が電気的に接続されている。また、導体層32a,32bの幅(s)は、あまり小さくすると、配線パターン層4やビア導体5との接続不良を生じ易くなり、またあまり大きくすると、コンデンサ部31が大きなスペースを占めるようになってしまう。従って、一般には、この幅(s)は20乃至100μm程度とするのがよい。
また、上記の一対の導体層32a,32bは、図2に示されているように、容量電極31a〜31nとにより櫛型形状を形成しており、全体として一対の櫛型が互いに噛み合った形態を形成するように配置されていることが好適である。このような櫛型に束ねた形状とすることにより、容量電極31a〜31n及び導体層32a,32bを最もコンパクトなパターンで配置することができ、しかも、接続不良などを発生することなく、最も容易に且つ安定に歩留まりよく作製できる。
本発明において、上述した容量電極31a〜31n及び導体層32a,32bは、それぞれ、銅、ニッケル及び銀の少なくとも1種を含有する導体より形成されていることが好ましい。即ち、銅や銀は低抵抗であり、配線パターン層4の形成にも好適に使用されるため、同じ導体ペーストを用いて容量電極31a〜31nと配線パターン層4とを形成することができるため、特に容量電極31a〜31nと配線パターン層4とを備えたセラミック層1cを効率よく形成できるという利点がある。また、銅やニッケルを用いて容量電極31a〜31nを形成する場合には、エレクトロマイグレーションによる配線間の短絡が起こりにくいという利点があり、特に容量電極31a〜31nが微細な10μm以下の間隔(d)に設定される本発明では、特に有利である。さらに、ニッケルは安価であり、コスト的なメリットがあり、銀は酸化焼成雰囲気で焼成が可能であるため、焼成を窒素等の不活性雰囲気中で行わず、大気中で行うことができるという利点があり、個々の利点を考慮して、上記材料の中から容量電極31a〜31nを形成すればよい。
<コンデンサ内蔵セラミック配線基板の製造>
上述した構造のコンデンサ内蔵セラミック配線基板は、各セラミック層1a〜1dに対応するセラミックグリーンシートを作製し、これらのグリーンシートを重ね合わせて焼成用積層体を作製し、該焼成用積層体を焼成することにより製造される。
即ち、前述した絶縁基板1(セラミック層1a〜1d)形成用のセラミック材料粉末(例えばガラス粉末とセラミックフィラー粉末との混合粉末)を、所定の焼結助剤(例えばアルカリ土類金属酸化物など)と混合し、この混合粉末を、アクリル樹脂等の有機バインダー、可塑剤及び水、アルコール、トルエンなどの溶媒と混合してスラリーを調製し、このスラリーを用いて、ドクターブレード法、押出成形法等の成形手段により、所定厚みのセラミックグリーンシートを作製する。このセラミックグリーンシートの所定位置に、配線パターン層4やビア導体5に対応する導体パターンやコンデンサ部31を形成する容量電極31a〜31nに対応する導体パターンを形成することにより、各セラミック層1a〜1dに対応する構造のセラミックグリーンシートを作製することができる。
配線パターン層4やビア導体5に対応する導体パターンを形成するためには、前述した低抵抗金属などの導体粉末(通常、平均粒径0.005〜1μm程度の粉末)を、アクリル樹脂等の有機バインダーやアルコール、テルピネオール等の溶媒と混合して適度な粘度を有する導体ペースト乃至インキを調製する。このとき、セラミックグリーンシートとの接着性を高めるため、或いは焼結収縮を調整するため、必要に応じてガラスやセラミックフィラーが導体ペースト乃至インキ中に添加されていてもよい。この導体ペースト乃至インキを、スクリーン印刷法等により、所定の配線パターンでセラミックグリーンシート表面に塗布することにより、配線パターン層4に対応する導体パターンを形成することができる。また、ビア導体5に対応する導体パターンを形成するには、セラミックグリーンシートの所定位置に、レーザー加工等によってスルーホールを形成し、このスルーホールに導体ペースト乃至インキを充填すればよい。
一方、容量電極31a〜31nや導体層32a,32bに対応する導体パターンは、以下に述べる3つの方法の何れかにより形成することができる。
(第1の製造方法)
第1の製造方法では、図4に示すプロセスに従い、以下の工程;
(I)凹部パターン形成工程(図4の工程(a)〜(e));
(II)容量電極対応溝形成工程(図4の工程(f));
(III)導体充填工程(図4の工程(g)〜(h));
により容量電極等に対応する導体パターンが形成される。
即ち、凹部パターン形成工程(I)では、前述した方法により作製したセラミックグリーンシート11を用意する(図4(a))。次いで、このグリーンシート11の表面に、塗布により、熱可塑性樹脂からなるレジスト層6aを形成する(図4(b))。このようにして形成されたレジスト層6aに、凸型のプレス型7を加熱しながら押し当て、次いでプレス型7を引き抜くことにより(図4(c)〜(e))、レジスト層6a表面に容量電極等に対応する凹部パターン61が形成される。
上記の工程で用いるプレス型7は、容量電極等に対応する凸部パターンを有するものであり、例えばガラス、SiO、セラミック、金属もしくは樹脂製の基体に、レーザー加工等による掘り込みなどによって、容量電極31a〜31n及び導体層32a,32bに対応する凸部パターンを形成することにより作製される。即ち、このような凸型7を加熱下で熱可塑性樹脂製のレジスト層6aに押し当てることにより、容量電極等に対応する凹部パターン61をレジスト層6a上に形成することができる。
次いで、溝形成工程(II)では、イオンエッチングなどのドライエッチングにより、凹部パターン61に対応する溝12を形成する(図4(f))。即ち、図4(e)の状態にあるレジスト層6aに、上からイオンを吹きつけレジスト層6aを削っていくと、レジストがなくなり、グリーンシート11の表面が見えてきた部分(凹部)ではグリーンシート11表面が削れる。従って、このグリーンシート11表面に凹部パターン61に対応する溝12が形成され、溝12が形成されていない部分(凹部が形成されていない部分)ではレジストが残った状態となり、この状態でイオンエッチングを止める。このようにして形成された溝12は、容量電極31a〜31n及び導体層32a,32bに対応するパターン形状を有している。
最後の導体充填工程(III)では、前述した配線パターン層4等を形成するための導体ペースト乃至インキと同様にして、容量電極等形成用の導体ペースト乃至インキを調製し、これを、上記の溝12内に充填することにより、容量電極等に対応するパターン31が形成され(図4(g))、次いで、残存するレジスト層6aを、酸或いはアルカリ液、溶剤等により洗い流すことにより、容量電極等に対応するパターン31が形成されたセラミックグリーンシート11を得ることができる(図4(h))。
尚、上記のグリーンシート11には、必要により、前述した方法にしたがい、さらに配線パターン層4やビア導体5に対応する導体パターンが形成される。
このような方法で容量電極等に対応するパターン31が形成されたセラミックグリーンシート11を製造する場合には、このパターン31を形成するためのプレス型7が、所定の耐熱性さえ有していればよく、特に材質に制限が少なく、極めて安価なプレス型7を使用できるという利点がある。
(第2の製造方法)
第2の製造方法では、図5に示すプロセスに従い、以下の工程;
(A)凹部パターン形成工程(図5の工程(a)〜(e));
(B)容量電極対応溝形成工程(図5の工程(f));
(C)導体充填工程(図5の工程(g)〜(h));
により容量電極31a〜31nや導体層32a,32bに対応する導体パターンが形成される。
凹部パターン形成工程(A)では、第1の製造方法と全く同様にして、セラミックグリーンシート11を用意する(図5(a))。次いで、このグリーンシート11の表面に、レジスト層6bを形成するが(図5(b))、この方法においては、このレジスト層6bは光硬化性樹脂からなるものであり、この段階では未硬化の状態にある。このレジスト層6bに、凸型のプレス型7を押し当てながら光照射し、これによりレジスト6bを硬化させ、次いでプレス型7を引き抜くことにより(図5(c)〜(e))、硬化したレジスト層6b表面に容量電極等に対応する凹部パターン61が形成される。即ち、ここで使用されるプレス型7は、前述した第1の方法と同様、容量電極等に対応する凸部パターンを有するものであるが、この場合には光照射によるレジスト層6bの硬化を有効に行うために、通常、ガラス等の透明な基体に凸部パターンを形成させたものが使用される。
上記のようにして、容量電極等に対応する凹部パターン61を硬化レジスト層6bに形成した後は、第1の製造方法と同様にして、溝形成工程(B)及び導体充填工程(C)が行われる。即ち、イオンエッチングなどのドライエッチングにより、凹部パターン61に対応してレジスト層6b及びグリーンシート11の表面のエッチングによる除去を行い、凹部パターン61に対応する溝12を形成し(図5(f))、容量電極などを形成するための導体ペースト乃至インキを溝12内に充填することにより、容量電極等に対応するパターン31が形成され(図5(g))、次いで、酸洗浄、アルカリ洗浄等によりレジスト層6bを除去することにより、容量電極等に対応するパターン31が形成されたセラミックグリーンシート11を得ることができる。
この方法では、セラミックグリーンシート11を加熱せずに、容量電極等に対応するパターン31を形成することができる。即ち、グリーンシート11の加熱による塑性変形を有効に抑制することができるため、このようなグリーンシート11を重ね合わせたときの位置ずれや厚みムラ等を有効に回避でき、コンデンサの短絡や静電容量値のばらつきを抑制する上で特に好適である。
(第3の製造方法)
第3の製造方法では、図6に示すプロセスに従い、以下の工程;
(α)容量電極対応溝形成工程(図6の工程(a)〜(d));
(β)導体充填工程(図6の工程(e));
により容量電極31a〜31nや導体層32a,32bに対応する導体パターンが形成される。
即ち、第1及び第2の製造方法と全く同様にして、セラミックグリーンシート11を用意し(図6(b))、このグリーンシート11の表面に、直ちに凸型のプレス型7を加熱しながら押し当て、次いでプレス型7を引き抜くことにより(図6(b)〜(d))、容量電極等に対応する凹部パターンを有する溝12が形成される。即ち、ここで使用されるプレス型7は、前述した第1の方法と同様、容量電極等に対応する凸部パターンを有するものであるが、この場合には、レジスト層を形成することなく直接溝12を形成するため、セラミックグリーンシート中に含まれる有機バインダーのガラス転移点以上の温度に加熱しながらプレス型7を押し当てなければならない。
このようにしてセラミックグリーンシート11の表面に溝12を形成した後は、容量電極等を形成するための導体ペースト乃至インキを溝12内に充填することにより、容量電極等に対応するパターン31が形成される(図6(e))。
この方法によれば、第1及び第2の方法に比べて、極めて簡単に容量電極31a〜31nなどに対応する導体パターンをセラミックグリーンシートに形成することができる。また、レジスト層の形成や、エッチング、レジスト層の除去といった複雑な工程が不必要であるし、レジスト剥離液のような薬液を使用する必要が無いため、グリーンシート11の材質が制限されない(レジスト剥離液に対して耐性のある材料を選択する必要が無い)という点で有利である。
以上のようにして、各セラミック層1a〜1dに対応する各種の導体パターンが形成されたセラミックグリーンシートを作製した後は、これらを重ね合わせて圧着して焼成用積層体を作製し、この積層体を脱バインダー処理に付した後、所定の雰囲気中で焼成を行うことにより、目的とする図1のような構造を有するコンデンサ内蔵セラミック配線基板を得ることができる。
尚、脱バインダーは、通常、400〜700℃程度の温度に積層体を保持することにより行われる。また、焼成は、セラミック層用のセラミック粉末等の種類に応じて適宜の温度(一般的には900〜1000℃)に加熱することにより行われるが、焼成雰囲気は、用いた導体の種類に応じて大気中(酸化性雰囲気)或いは不活性雰囲気もしくは還元性雰囲気に設定される。例えば、各種の配線パターン層4、ビア導体5及び容量電極31a〜31nなどがAgで形成されている場合には、大気中で焼成を行うことができるが、他の導体が使用されている場合には、酸化を防止するため、不活性雰囲気もしくは還元性雰囲気で焼成を行うのがよい。
以下、本発明のセラミック基板について、実施例に基づき具体的に詳述する。
(セラミックグリーンシートの作製)
下記組成のガラス粉末を用意した。
ガラス粉末組成:
SiO:40質量部
Al:30質量部
MgO:15質量部
ZnO:5質量部
:10質量部
上記のガラス粉末(粒径0.5μm)80質量部と、アルミナ(粒径0.5μm)20質量部との混合粉末からなるガラスセラミック原料粉末100質量部に対して、メタクリル酸イソブチル樹脂(有機バインダー)を14質量部、フタル酸エステル(可塑剤)を1質量部添加し、トルエンを溶媒としてボールミルで混合してスラリーを作製した。次に、このスラリーを焼成後の厚みが0.2mmとなるようにドクターブレード法でグリーンシートに加工して、セラミック層用のグリーンシートを得た。
(導体ペーストの調製)
粒径0.05μmの銅粉末100質量部に、ポリメタクリル酸イソブチル(有機バインダー)4質量部と、テルピオネオール15質量部を加え混練し、銅を主成分とする導体ペーストを調製した。
(実験例1)
上述のセラミックグリーンシートの表面に、ポリビニルアルコール樹脂を厚み0.2mmの厚さにスピンコート法で塗布してレジスト層を形成した。
次に、SiO基体に、容量電極及び一対の導体層に対応する凸型パターンを設けてなるプレス型を用意し、このプレス型を80℃に加熱しながら、圧力5MPaで上記のポリビニルアルコール製レジスト層に押し当て、容量電極及び導体層に対応する凹部パターンを形成した。次に、酸素の反応性イオンエッチングによって、凹部パターンを形成しているレジスト層の部分と、さらにその下部のグリーンシートの一部を除去して、容量電極及び導体層に対応する溝を形成した。この時、酸素の反応性イオンエッチングは条件を反応器内の圧力が50mTorr以下で、印加する電力は13.56kHzとして、グリーンシートに形成する溝の深さ(容量電極の厚みtに相当)が表1に示す深さになるまで行なった。
また、プレス型としては、凸部の間隔(容量電極間隔dに相当)、凸部の幅(容量電極幅wに相当)は、表1に示すように設定されているものを用いた。
このようにして、基板上面から見て5mm×5mmのエリアに容量電極が敷き詰められているコンデンサに対応する溝を形成した。尚、容量電極を電気的に束ねる導体層幅は、何れも200μmとした。
次に、前述の導体ペーストをスクリーン印刷法で3回に分けて、上記で形成した溝に埋め込み、酸水洗してレジスト層およびレジスト層上に付着した余分なペーストを除去した。
次に、このグリーンシートの容量電極を電気的に束ねる導体層と接続する位置に、ビア導体及び測定用の端子を備えている電極が設置されている別のグリーンシートを、前述したグリーンシートを用いて作製した。これら2枚のグリーンシートを容量電極が内側に、また端子電極が表面に出るように加熱圧着により積層した。ビアの加工は炭酸ガスレーザーによりグリーンシートに穴開けを行い、スクリーン印刷法で容量電極を形成したものと同じインクを5回に分けて充填した。また、加熱圧着は、120℃、10MPaの条件で行なった。
このようにして得られた積層体を、250℃水蒸気含有窒素雰囲気で脱溶剤、脱バインダーを行った後、セラミック基板中に残留する炭素分を700℃の水蒸気含有窒素雰囲気下で除去し、950℃で30分の焼成を行い、コンデンサ内蔵セラミック配線基板を得た(試料1〜6)。この配線基板の静電容量値の測定を静電容量計により行ない、その結果を表1に示した。
試料番号1(比較例である)は、容量電極の間隔dが20μmと大きく、このため、静電容量値が110pFと小さい。
また、試料番号2,3は、容量電極の間隔dを10μm及び7μmと狭くしているため、静電容量値はそれぞれ260および470pFと大きくなっている。
試料番号4は、容量電極の幅wを20μmと大きくしているため、試料番号2の試料に比べて静電容量値は低下している。
試料番号5は、容量電極の厚みtを15μmと厚くしており、試料番号6では容量電極の厚みtを7μmと薄くしている。このため、試料番号2の試料に比べて、試料番号5は静電容量値が高く、試料番号7は静電容量値が低くなっている。
(実験例2)
実験例1で使用したものと同じセラミックグリーンシートの表面に、フォトレジスト樹脂をスポイトで数滴たらしてレジスト層を形成し、次いで実施例1で使用したプレス型を押し当てて紫外線を照射してレジスト層表面に容量電極に対応する凹部パターンを形成した。
次に、実験例1と同様の方法で酸素の反応性イオンエッチングによって、容量電極に対応する凹部分のレジスト層とさらにその下部のグリーンシートの一部を除去し、続いて前述の導体ペーストを充填し、次いでアルカリ水洗してレジスト層およびレジスト層上に付着した余分なペーストの除去を行なった。
このようにして得られた容量電極及び容量電極を電気的に束ねる導体層を形成したグリーンシートを用いた以外は、実験例1と同様の方法で加工し、コンデンサ内蔵セラミック配線基板を得た。この配線基板について、静電容量を測定したところ、実験例1の表1と同様の結果が得られた。
(実験例3)
実験例1で使用したものと同じグリーンシートに、実験例1でプレス型を150℃に加熱して押し当ててグリーンシート表面に容量電極に対応する溝を直接形成した。続いてこの溝に、前述のインクを直径5μmのノズルから押し出して充填した。
また、複数の容量電極を電気的に束ねる導体層は、別途スクリーン印刷を行い形成した。このようにして容量電極及び複数の容量電極を電気的に束ねる導体層を形成したグリーンシートを用いた以外は、実験例1と同様の方法で加工し、コンデンサ内蔵セラミック配線基板を得た。この配線基板について、静電容量を測定したところ、実験例1の表1と同様の結果が得られた。
Figure 2006237317
本発明のコンデンサ内蔵セラミック配線基板の概略側断面図。 図1の配線基板におけるコンデンサを形成する容量電極が設けられているセラミック絶縁層の平面図。 図1の配線基板の要部である複数の容量電極を部分的に拡大して示す図であり、(a)は部分拡大側断面図であり、(b)は部分拡大平面図である。 本発明における配線基板の第1の製造方法における容量電極用導体パターン層を有するセラミックグリーンシートの形成プロセスを示す図。 本発明における配線基板の第2の製造方法における容量電極用導体パターン層を有するセラミックグリーンシートの形成プロセスを示す図。 本発明における配線基板の第3の製造方法における容量電極用導体パターン層を有するセラミックグリーンシートの形成プロセスを示す図。
符号の説明
1:絶縁基板
1a〜1d:セラミック層
4:配線パターン層
5:ビア導体
31a〜31n:容量電極
32a,32b:導体層

Claims (10)

  1. 複数のセラミック層を積層することにより形成された絶縁性基板を備え、該絶縁性基板内部に、所定回路を構成する配線パターン層と、所定間隔で互いに対向するように配列された複数の容量電極とが形成されているコンデンサ内蔵セラミック配線基板において、
    前記複数の容量電極は、それぞれロッド状形状を有しているとともに、各容量電極は、前記セラミック層の厚み方向と直交する面内で互いに対向するように配列されており、隣り合う容量電極間の間隔(d)が10μm以下であることを特徴とするコンデンサ内蔵セラミック配線基板。
  2. 前記複数の容量電極は、それぞれ10μm以下の幅(w)を有している請求項1記載のコンデンサ内蔵セラミック配線基板。
  3. 前記複数の容量電極は、それぞれ、前記間隔(d)よりも大きな厚み(t)を有している請求項1または2に記載のコンデンサ内蔵セラミック配線基板。
  4. 前記複数の容量電極と同一面上に一対の導体層が形成されており、一方の導体層に接続された容量電極と他方の導体層に接続された容量電極とが交互に配列されており、該一対の導体層を介しての通電により、該複数の容量電極がコンデンサとして機能する請求項1乃至3の何れかに記載のコンデンサ内蔵セラミック配線基板。
  5. 前記導体層と、該導体層に接続された容量電極とにより櫛型形状が形成されており、一対の導体層と複数の容量電極とは、全体として一対の櫛型が互いに噛み合った形態を形成するように配置されている請求項4記載のコンデンサ内蔵セラミック配線基板。
  6. 前記複数の容量電極が、それぞれ、銅、ニッケル及び銀の少なくとも1種を含有する導体より形成されている請求項1乃至5の何れかに記載のコンデンサ内蔵セラミック配線基板。
  7. 配線パターン層に対応する配線層用導体パターン層を有するセラミックグリーンシート及び複数の容量電極に対応する容量電極用導体パターン層を有するセラミックグリーンシートを含む複数のセラミックグリーンシートを積層して焼成用積層体を作製し、該焼成用積層体を焼成することにより、絶縁性基板内部に、所定回路を構成する配線パターン層と、所定間隔で互いに対向するように配列された複数の容量電極とが形成されているコンデンサ内蔵セラミック配線基板を製造する方法において、
    前記容量電極用導体パターン層を有するセラミックグリーンシートを、下記工程(I)〜(III)により作製することを特徴とするコンデンサ内蔵セラミック配線基板の製造方法;
    (I)セラミックグリーンシート上に熱可塑性樹脂からなるレジスト層を形成し、複数の容量電極に対応する凸部パターンを有する凸型のプレス型を加熱しながら該レジスト層に押し当てて、該レジスト層表面に容量電極に対応する凹部パターンを形成する工程;
    (II)ドライエッチングにより、凹部パターンの各凹部の底部に対応する部分のレジスト層とさらにその下部のセラミックグリーンシートの一部を除去して複数の容量電極に対応する溝を形成する工程;
    (III)導体成分を含むインクまたはペーストを前記溝内に充填して容量電極用導体パターン層を形成し、次いで、残存するレジスト層を除去する工程。
  8. 配線パターン層に対応する配線層用導体パターン層を有するセラミックグリーンシート及び複数の容量電極に対応する容量電極用導体パターン層を有するセラミックグリーンシートを含む複数のセラミックグリーンシートを積層して焼成用積層体を作製し、該焼成用積層体を焼成することにより、絶縁性基板内部に、所定回路を構成する配線パターン層と、所定間隔で互いに対向するように配列された複数の容量電極とが形成されているコンデンサ内蔵セラミック配線基板を製造する方法において、
    前記容量電極用導体パターン層を有するセラミックグリーンシートを、下記工程(A)〜(C)により作製することを特徴とするコンデンサ内蔵セラミック配線基板の製造方法;
    (A)セラミックグリーンシート上に光硬化性樹脂からなるレジスト層を形成し、複数の容量電極に対応する凸部パターンを有する凸型のプレス型を該レジスト層に押し当てながら、光照射により該レジスト層を硬化させ、未硬化のレジスト層を除去することにより、表面に複数の容量電極に対応する凹部パターンを有する硬化レジスト層を形成する工程;
    (B)ドライエッチングにより、凹部パターンの各凹部の底部に対応する部分の硬化レジスト層とさらにその下部のセラミックグリーンシートの一部を除去して複数の容量電極に対応する溝を形成する工程;
    (C)導体成分を含むインクまたはペーストを前記溝内に充填して容量電極用導体パターン層を形成し、次いで、残存する硬化レジスト層を除去する工程。
  9. 配線パターン層に対応する配線層用導体パターン層を有するセラミックグリーンシート及び複数の容量電極に対応する容量電極用導体パターン層を有するセラミックグリーンシートを含む複数のセラミックグリーンシートを積層して焼成用積層体を作製し、該焼成用積層体を焼成することにより、絶縁性基板内部に、所定回路を構成する配線パターン層と、所定間隔で互いに対向するように配列された複数の容量電極とが形成されているコンデンサ内蔵セラミック配線基板を製造する方法において、
    前記容量電極用導体パターン層を有するセラミックグリーンシートを、下記工程(α)、(β)により作製することを特徴とするコンデンサ内蔵セラミック配線基板の製造方法;
    (α)セラミックグリーンシート中に含まれる有機バインダーのガラス転移点以上の温度で、複数の容量電極に対応する凸部パターンを有する凸型のプレス型を該セラミックグリーンシート表面に押し当てて、該表面に複数の容量電極に対応する溝を形成する工程;
    (β)前記溝内に、導体成分を含むインクまたはペーストを充填することにより、複数の容量電極に対応する容量電極用導体パターンを形成する工程。
  10. 前記インクまたはペースト中に含まれる導体成分として、銅、ニッケルまたは銀の少なくとも1種が使用される請求項7乃至9の何れかに記載の製造方法。
JP2005050485A 2005-02-25 2005-02-25 コンデンサ内蔵セラミック配線基板およびその製造方法 Expired - Fee Related JP4641826B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005050485A JP4641826B2 (ja) 2005-02-25 2005-02-25 コンデンサ内蔵セラミック配線基板およびその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005050485A JP4641826B2 (ja) 2005-02-25 2005-02-25 コンデンサ内蔵セラミック配線基板およびその製造方法

Publications (2)

Publication Number Publication Date
JP2006237317A true JP2006237317A (ja) 2006-09-07
JP4641826B2 JP4641826B2 (ja) 2011-03-02

Family

ID=37044638

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005050485A Expired - Fee Related JP4641826B2 (ja) 2005-02-25 2005-02-25 コンデンサ内蔵セラミック配線基板およびその製造方法

Country Status (1)

Country Link
JP (1) JP4641826B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011245875A (ja) * 2008-03-26 2011-12-08 Ngk Insulators Ltd 液滴吐出装置の製造方法
JP2019129240A (ja) * 2018-01-25 2019-08-01 京セラ株式会社 印刷配線板

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09186048A (ja) * 1996-01-08 1997-07-15 Canon Inc プリントコンデンサ
JPH09326451A (ja) * 1995-09-29 1997-12-16 Canon Inc 多層プリント配線板およびそれを応用したグリッドアレイパッケージ
JPH11298108A (ja) * 1998-04-13 1999-10-29 Murata Mfg Co Ltd 回路基板およびそれを用いた電子装置
US20030107869A1 (en) * 2001-12-07 2003-06-12 Avaya Technology Corporation Capacitor employing both fringe and plate capacitance and method of manufacture thereof
JP2004072034A (ja) * 2002-08-09 2004-03-04 Toppan Printing Co Ltd コンデンサ及びそれを内蔵したインターポーザーもしくはプリント配線板

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09326451A (ja) * 1995-09-29 1997-12-16 Canon Inc 多層プリント配線板およびそれを応用したグリッドアレイパッケージ
JPH09186048A (ja) * 1996-01-08 1997-07-15 Canon Inc プリントコンデンサ
JPH11298108A (ja) * 1998-04-13 1999-10-29 Murata Mfg Co Ltd 回路基板およびそれを用いた電子装置
US20030107869A1 (en) * 2001-12-07 2003-06-12 Avaya Technology Corporation Capacitor employing both fringe and plate capacitance and method of manufacture thereof
JP2004072034A (ja) * 2002-08-09 2004-03-04 Toppan Printing Co Ltd コンデンサ及びそれを内蔵したインターポーザーもしくはプリント配線板

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011245875A (ja) * 2008-03-26 2011-12-08 Ngk Insulators Ltd 液滴吐出装置の製造方法
JP2019129240A (ja) * 2018-01-25 2019-08-01 京セラ株式会社 印刷配線板
JP7012543B2 (ja) 2018-01-25 2022-01-28 京セラ株式会社 印刷配線板

Also Published As

Publication number Publication date
JP4641826B2 (ja) 2011-03-02

Similar Documents

Publication Publication Date Title
WO2018042846A1 (ja) 電子デバイス及び多層セラミック基板
JP4876518B2 (ja) 電子部品の製造方法
JP4641826B2 (ja) コンデンサ内蔵セラミック配線基板およびその製造方法
JP4610114B2 (ja) セラミック配線基板の製造方法
JP4922616B2 (ja) 配線基板とその製造方法
JP4261949B2 (ja) セラミック多層基板
JPH10275979A (ja) セラミック基板および分割回路基板
JPH11330705A (ja) コンデンサ内蔵基板およびその製造方法
JP2004202831A (ja) 複合シート、積層体およびそれらの製造方法、ならびに積層部品
JPH11186087A (ja) 積層セラミックコンデンサおよびその製造方法
JP2009059789A (ja) 配線基板およびその製造方法
JP2008186909A (ja) セラミック多層基板
JP4911829B2 (ja) セラミック基板の製造方法
JP2007258264A (ja) 集合基板および個別基板の製造方法
JPH1084184A (ja) セラミック多層基板の製造方法
JP2005039071A (ja) セラミック積層デバイスの製造方法
JP2007173857A (ja) 多層基板およびその製造方法
JP3898653B2 (ja) ガラスセラミック多層配線基板の製造方法
JP3273125B2 (ja) 積層セラミックコンデンサ
JP2008135523A (ja) 多層基板およびその製造方法
KR20240012926A (ko) 적층형 전자 부품 및 이의 제조 방법
JP2001185852A (ja) 多層配線基板の製造方法
JP2002353626A (ja) 多層配線基板およびその製造方法
JP3563580B2 (ja) 高周波複合回路基板およびその製造方法
JP2005072500A (ja) 複合シート、積層体およびそれらの製造方法、ならびに積層部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091106

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101116

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101130

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees