JP2003318064A - 積層コンデンサ及びその製造方法 - Google Patents

積層コンデンサ及びその製造方法

Info

Publication number
JP2003318064A
JP2003318064A JP2002124213A JP2002124213A JP2003318064A JP 2003318064 A JP2003318064 A JP 2003318064A JP 2002124213 A JP2002124213 A JP 2002124213A JP 2002124213 A JP2002124213 A JP 2002124213A JP 2003318064 A JP2003318064 A JP 2003318064A
Authority
JP
Japan
Prior art keywords
hole
hole conductor
conductor
laminated body
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002124213A
Other languages
English (en)
Inventor
Hisashi Sato
恒 佐藤
Takashi Ito
伊藤  隆
Katsura Hayashi
桂 林
Tadashi Nagasawa
忠 長澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2002124213A priority Critical patent/JP2003318064A/ja
Publication of JP2003318064A publication Critical patent/JP2003318064A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

(57)【要約】 【課題】 本発明は、工程を大幅に短縮できるととも
に、実装信頼性が高く、且つ小型化が可能であるコンデ
ンサ及びその製造方法を提供する。 【解決手段】 厚み方向に第1のビアホール導体5と第
2のビアホール導体6とを有するとともに、主面に第2
のビアホール導体6の周囲に第2の非電極形成領域14
が形成され、且つ第1のビアホール導体5と接続する第
1の内部電極層3を形成した第1の誘電体層1と、厚み
方向に第2のビアホール導体6と第1のビアホール導体
5とを有するとともに、主面に第1のビアホール導体5
の周囲に第1の非電極形成領域13が形成され、且つ第
2のビアホール導体6と接続する第2の内部電極層4を
形成した第2の誘電体層2とを交互に積層してなる積層
コンデンサ10において、第1及び第2のビアホール導
体5、6の両端部が、積層体の主面側に夫々突出してい
るとともに、突出部51、61の一方は、酸化被膜51
a、61aにより被覆されていることを特徴とする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、セラミックグリー
ンシートを用いた大型積層体上にレーザ光を用いて貫通
孔を形成し、且つその貫通孔に導電性ペーストを充填・
乾燥してビアホール導体となる導体部を形成する工程を
含むコンデンサ及びその製造方法に関するものである。
【0002】
【従来の技術】代表的な電子部品であるコンデンサにお
いて、近年、等価直列抵抗、等価直列インダクタンスを
低くするために、内部電極層間をビアホール導体で接続
する構造が増えてきている。
【0003】従来のコンデンサの断面図を図5に示す。
【0004】図において、コンデンサ30は、誘電体層
32を複数積層して形成された積層体31内部に配線パ
ターンである内部電極層33、34が形成され、また、
積層体31の積層方向にビアホール導体35、36が形
成されている。さらに、ビアホール導体35は内部電極
層34に対し非接触として内部電極層33に接続し、ビ
アホール導体36は内部電極層33に対し非接触として
内部電極層34に接続している。そして、ビアホール導
体35、36は積層体31の主面に形成した外部電極3
7、38に夫々接続される。これにより、内部電極層3
3、34の各々が対向することで、容量成分を形成する
ことができる。
【0005】図5のコンデンサ30の製造方法を図6に
示す。図において、(a)は貫通孔形成後、(b)は内
部電極層となる導体膜及びビアホール導体となる導体部
形成後、(c)はセラミックグリーンシート積層後を示
す図である。
【0006】図6(a)のように、誘電体層32となる
セラミックグリーンシート42に、マイクロドリル又は
パンチングを用いた打ち抜き法などにより、あらかじめ
貫通孔45、46をあけておく。次に、図6(b)のよ
うに、スクリーン印刷法により、セラミックグリーンシ
ート42上に内部電極層33、34となる導体膜を印刷
すると同時に、貫通孔45、46に導電性ペーストを充
填することにより、ビアホール導体35、36となる導
体部を形成する。そして、図6(c)のように、このよ
うにして得られたセラミックグリーンシート42をビア
ホール導体35、36となる導体部が一致するように積
層して大型積層体41を形成する。その後、所望の位置
で大型積層体41を切断し、得られた積層体31を焼成
処理する。そして、積層体31主面のビアホール導体3
5、36との露出部に、導電性ペーストをスクリーン印
刷等で塗布し焼き付けることにより、外部電極37、3
8を積層体31の主面に形成して、コンデンサ30が得
られる。
【0007】
【発明が解決しようとする課題】しかしながら、近年、
コンデンサ30は、小型高容量化の要求が高まり、薄膜
多積層化となってきている。そして、上記貫通孔45、
46の形成方法によれば、誘電体層32となるセラミッ
クグリーンシート42に1層毎にビアホール導体35、
36を形成しているため、積層数が多くなると工程が非
常に長くなり、上記要求に応えることができなかった。
【0008】このため、内部電極層33、34となる導
体膜を印刷したセラミックグリーンシート42を複数積
層して大型積層体41を形成した後に、大型積層体41
の主面側からマイクロドリル、パンチング等を用いて貫
通孔45、46を形成し、この貫通孔45、46に導電
性ペーストを充填することで、この大型積層体41の積
層方向を貫くビアホール導体35、36となる導体部を
形成する方法も考えられる。
【0009】しかしながら、マイクロドリルを用いて貫
通孔45、46を開ける方法では、加工くずが発生して
しまい、さらに、内部電極層33、34とビアホール導
体35、36との電気的接続部分を変形させることがあ
り、接続信頼性が低下してしまう。
【0010】一方、パンチングを用いて大型積層体41
に貫通孔45、46を開ける方法では、同じくパンチだ
れにより、内部電極層33、34とビアホール導体3
5、36の電気的接続部分を変形させることがあり、接
続信頼性が低下してしまう。
【0011】さらに、マイクロドリルやパンチングを用
いて形成した貫通孔45、46は、開口径が最小でも1
50μm程度であり、微細加工には適していなかった。
【0012】また、コンデンサ30が小型化した場合、
焼成した積層体31の主面に微細な外部電極37、38
を独立して形成することが困難となり、コンデンサ30
の小型化が困難であるという問題点を有していた。
【0013】本発明は、上記課題を鑑みてなされたもの
であり、その目的は、工程を大幅に短縮できるととも
に、実装信頼性が高く、且つ小型化が可能であるコンデ
ンサ及びその製造方法を提供することにある。
【0014】
【課題を解決するための手段】上述の課題を解決するた
めに、本発明のコンデンサは、厚み方向に第1のビアホ
ール導体と第2のビアホール導体とを有するとともに、
第2のビアホール導体の周囲に第2の非電極形成領域が
形成され、且つ第1のビアホール導体と接続する第1の
内部電極層を主面に形成した第1の誘電体層と、厚み方
向に第2のビアホール導体と第1のビアホール導体とを
有するとともに、第1のビアホール導体の周囲に第1の
非電極形成領域が形成され、且つ第2のビアホール導体
と接続する第2の内部電極層を主面に形成した第2の誘
電体層とを交互に積層してなる積層コンデンサにおい
て、前記積層体の両主面に現れる第1及び第2のビアホ
ール導体の端部は、前記積層体の主面から突出するとと
もに、前記積層体の主面から突出する前記第1及び第2
のビアホール導体の一方端部は、酸化被膜により被覆さ
れている積層コンデンサである。
【0015】また、本発明のコンデンサの製造方法は、
複数の素子領域を有し、各素子領域に非電極形成領域
を有する第1の内部電極層となる導体膜を被着した第1
のセラミックグリーンシートを形成する工程と、複数の
素子領域を有し、各素子領域に非電極形成領域を有する
第2の内部電極層となる導体膜を被着した第2のセラミ
ックグリーンシートを形成する工程と、前記第1及び第
2のセラミックグリーンシートを交互に積層して大型積
層体を形成する工程と、前記大型積層体の両主面に保護
フィルムを配置した状態で、前記第1及び第2のビアホ
ール導体となる位置にレーザ光を照射して、積層方向に
前記セラミックグリーンシート、導体膜及び前記保護フ
ィルムを貫通する貫通孔を形成する工程と、前記貫通孔
に導電性ペーストを充填・乾燥し、ビアホール導体とな
る導体部を形成する工程と、前記大型積層体から前記保
護フィルムを除去し、前記ビアホールの端部が突出する
未焼成状態の大型積層体を形成する工程と、前記未焼成
状態の大型積層体を各素子領域に切断し、しかる後焼成
処理してビアホール導体の端部表面に酸化被膜を形成さ
れた積層体を形成する工程と、前記積層体の主面に突出
する第1及び第2のビアホール導体の他方端部表面を研
磨して前記酸化被膜を除去する工程とを有することを特
徴とする積層コンデンサの製造方法である。
【0016】
【作用】本発明のコンデンサによれば、積層体の両主面
から現れる第1及び第2のビアホール導体の両端部のう
ち、マザーボードなどに実装される側の第1及び第2の
ビアホール導体の端部は酸化被膜を除去されて突出した
状態であり、この突出部が積層コンデンサの外部端子電
極として作用する。これにより、実装信頼性が高くする
ことができる。しかも、外部電極をあらためて形成する
ことなく、さらに、径100μm以下という微細な突出
部をビアホール導体の形成と同時に形成することがで
き、積層コンデンサの小型化が可能になる。
【0017】また、第1及び第2のビアホール導体の両
端部のうら、マザーホードなどに実装されない側(一方
の端部)は、酸化被膜により被覆されている。このた
め、第1及び第2のビアホール導体との間でショート等
が起こることがない。
【0018】尚、マザーボードの実装状況に応じて、製
造工程の最終段階で必要なビアホール導体のいずれかの
一方の端部(突出部)の酸化被膜を除去すれば良く、し
かもこの除去をエッチング処理、研磨等により行うこと
になるため、簡単且つ安価な工程となる。
【0019】本発明のコンデンサの製造方法によれば、
未焼成状態の積層体に所定波長のレーザ光を直接照射す
ると、レーザの照射位置ではこの積層体を構成するセラ
ミックグリーンシートのセラミック粒子同士を結合する
バインダ樹脂が分解し、照射位置のセラミック粒子の結
合状態が崩れ、バラバラになる。例えば、バインダ樹脂
に400nm以下の波長のレーザ光が照射すると、比較
的高温になることなく、バインダ樹脂を構成するC−C
結合、C−H結合、C−O結合の分子鎖が切断されてバ
インダ樹脂本来の機能を失うことになり、セラミック粒
子間をバラバラにできる。なお、この結合機能が解除さ
れたセラミック粒子等を吸引手段により除去することに
より、貫通孔を形成できる。
【0020】ここで、レーザ光の波長が例えば400n
mを越える場合、レーザ光による急速局所加熱により貫
通孔を形成することになるため、セラミックグリーンシ
ートやバインダ樹脂が変質し、また、内部電極層となる
導体膜の溶融が起こり、内部電極層とビアホール導体の
電気的接続を不能にしてしまう。
【0021】さらに、レーザ光により貫通孔を形成する
ので、径100μm以下の微細な貫通孔を容易に形成す
ることが可能であり、径100μm以下の微小なビアホ
ール導体を精度良く形成するため、高密度実装や、低イ
ンダクタンス化を実現できる電子部品を提供できる。
【0022】また、未焼成状態の大型積層体の両主面に
保護フィルムを配置した状態で、第1及び第2のビアホ
ール導体となる位置にレーザ光を照射することによっ
て、積層方向にセラミックグリーンシート、導体膜及び
保護フィルムを貫通する貫通孔を形成するとともに、こ
の貫通孔に第1及び第2のビアホール導体となる導電性
ペーストを充填する。このため、保護フィルムの厚み相
当分だけ、第1及び第2のビアホール導体の両端部が積
層体の主面側から突出させることができる。すなわち、
積層体主面に別途外部電極を形成する必要がないため、
工程を大幅に短縮することができる。なお、レーザ光を
照射することによって、保護フィルムに精度良く貫通孔
を形成することが可能であるため、平面方向の導電性ペ
ーストのにじみがなく、突出部の寸法を精度良く制御す
ることは可能である。
【0023】ここで、積層体を焼成することにより、第
1及び第2のビアホール導体の突出部は酸化され、酸化
被膜が形成される。この酸化被膜は絶縁層として機能す
るため、積層体主面におけるビアホール導体のショート
などは一切発生しない。
【0024】また、第1及び第2のビアホール導体の突
出部の一方側、すなわちマザーボードに接続される突出
部については、酸化被膜をエッチング、研磨等により除
去する工程により簡単且つ確実に除去でき、外部電極と
して機能させることができる。
【0025】
【発明の実施の形態】以下、本発明の積層コンデンサ及
びその製造方法を図面に基づいて説明する。
【0026】図1は、本発明の積層コンデンサの一実施
形態を示す断面図である。
【0027】図において、積層コンデンサ10は、第1
及び第2の誘電体層1、2を複数積層して形成された積
層体11内部に第1及び第2の内部電極層3、4が形成
され、また、積層体11の積層方向に第1及び第2のビ
アホール導体5、6が形成されている。
【0028】そして、第1の内部電極層3は第1の誘電
体層1の例えば上面側主面に形成されている。また、第
1の誘電体層1の厚み方向には、第1のビアホール導体
5及び第2のビアホール導体6が形成されている。そし
て、第1の内部電極層3は、第1のビアホール導体5に
接続されている。また、第1の内部電極層3の導体領域
内には、第1の内部電極層3と第2のビアホール導体6
との短絡を防止するため、第2の非電極形成領域14が
形成されている。
【0029】同様に、第2の誘電体層2では、その上面
に第2の内部電極層4が形成されており、第2のビアホ
ール導体6に接続されるとともに、第1のビアホール導
体5との短絡を防止するために第1の非電極形成領域1
3が形成されている。
【0030】このような第1の誘電体層1、第2の誘電
体層2が積層されて積層体11を構成されるが、本発明
の特徴的なことは、積層体11の両主面に現れる第1及
び第2のビアホール導体5、6の両端部が、積層体1の
主面側から突出していることである(以下、突出部5
1、61とする)。そして、第1及び第2のビアホール
導体5、6の突出部51、61のうちの一方、すなわち
実装時にマザーボードに接続されない側の突出部51、
61(図1では上側突出部)は、酸化被膜51a、61
aにより被覆されている。酸化被膜51a、61aの厚
みは、1μm程度である。また、第1及び第2のビアホ
ール導体5、6の内の他方、すなわち実装時にマザーボ
ードに接続される側の突出部51、61(図1では下側
突出部)の表面は、Ni、Sn、Cu、Au等のメッキ
層(図示せず)により被覆されている。
【0031】次に、本発明のコンデンサ10の製造方法
について説明する。図2は、本発明のコンデンサの製造
方法の一実施形態を示す断面図であり、図2(a)はセ
ラミックグリーンシート積層後、図2(b)は貫通孔形
成後、図2(c)はビアホール導体となる導体部形成
後、図2(d)は保護フィルムを取り外した後を示す図
である。なお、図面において、各符号は焼成の前後で区
別しないことにする。
【0032】まず、セラミック粉末と焼結助剤に溶剤、
可塑剤、分散材、バインダ樹脂を混合してセラミックス
ラリーをシート状に成型して乾燥して、第1及び第2の
誘電体層となるセラミックグリーンシート1、2を成型
する。なお、このセラミックグリーンシート1、2は、
複数の素子領域を含む大型セラミックグリーンシートで
ある。成型法にはドクターブレード法、引き上げ法、ダ
イコーター、グラビアロールコーターなどが用いられ
る。
【0033】セラミックグリーンシート1、2のセラミ
ック粉末としては、チタン酸バリウム(BaTiO3
等の誘電体材料に、必要に応じて無機酸化物などを混合
する。焼結助剤は、焼成による収縮開始温度を低くする
機能を有し、材料としてガラス成分となる液相形成物
質、金属酸化物などが用いられる。溶剤としては、例え
ば水、トルエン、酢酸エチル、または、これらの混合物
などが用いられる。可塑剤としては、例えばポリエチレ
ングリコール、フタル酸エステルなどが用いられる。
【0034】バインダ樹脂としては例えばポリビニルア
ルコール、ポリビニルアセタール、セルロース、水溶性
アクリル樹脂、エマルジョンなどが用いられる。中で
も、ポリビニルアルコールを用いると、誘電体層2を薄
層化した際に充分な強度を得ることができる点で好まし
い。これらは、C−C結合、C−H結合、C−O結合の
分子鎖が集合した構造を有している。代表的なポリビニ
ルアルコールの構造式を以下に示す。
【0035】
【化1】
【0036】次に、成型された複数のセラミックグリー
ンシート1、2に、第1及び第2の内部電極層となる導
体膜3、4を導電性ペーストの印刷・乾燥により形成す
る。導電性ペーストは、金属粉末が、有機溶剤にバイン
ダ樹脂を溶解させた有機ビヒクル中に分散させてなるも
のであり、有機ビヒクル中には、これらの他、各種分散
剤、活性剤、可塑剤などが必要に応じて添加される。
【0037】導電性ペーストの金属粉末としては、C
u、Ni、Ag、Au及びこれらの合金が用いられる。
【0038】また、導電性ペーストに用いられる溶剤
は、バインダ樹脂を溶解して金属粉末粒子を分散させ、
このような混合系全体をペースト状にする役割をなし、
例えば、α−テルピネオールやベンジルアルコール等の
アルコール系や炭化水素系・エーテル系・BCA(ブチ
ルカルビトールアセテート)等のエステル系・ナフサ等
が用いられ、特に、金属粉末の分散性を良くするという
観点からは、α−テルピネオール等のアルコール系溶剤
を用いることが好ましい。
【0039】導電性ペーストに用いられるバインダ樹脂
は、金属粉末を均質に分散させるとともに貫通孔15、
16への埋め込みに適正な粘度とレオロジーを与える役
割をもっており、例えば、アクリル樹脂やフェノール樹
脂・アルキッド樹脂・ロジンエステル・エチルセルロー
ス・メチルセルロース・PVA(ポリビニルアルコー
ル)・ポリビニルブチラート等が用いられる。特に、金
属粉末の分散性を良くするという観点からは、アクリル
樹脂を用いることが好ましい。これらは、セラミックグ
リーンシートに用いられるバインダ樹脂と同様にC−C
結合、C−H結合、C−O結合の分子鎖が集合した構造
を有している。代表的なアクリル樹脂である、ポリメタ
クリル酸メチルの構造式を以下に示す
【0040】
【化2】
【0041】有機ビヒクル中の分散剤としては、例えば
ロジン、グリセリン、オクタデシルアミン、トリクロロ
酢酸、オレイン酸、オクタジエン、オレイン酸エチル、
モノオレイン酸グリセリン、トリオレイン酸グリセリ
ン、トリステアリン酸グリセリン、メンセーデン油など
が用いられる。
【0042】次に、図2(a)に示すように、第1及び
第2の内部電極層となる導体膜3、4のそれぞれが形成
された、第1及び第2の誘電体層となるセラミックグリ
ーンシート1、2を交互に所要枚数を積み重ね、その上
下から加圧焼成して大型積層体21を形成する。
【0043】次に、図2(b)に示すように、大型積層
体21の上下に保護フィルム22を貼り付けし、大型積
層体21の主面に波長が350nmのUV−YAGレー
ザを照射する。レーザ光は、まず第1及び第2の貫通孔
15、16となる領域を中心に照射する。
【0044】なお、保護フィルム22としては、紫外線
領域以下の波長のレーザー光、この具体例では、400
nm以下の波長のレーザー光を吸収する保護フィルム2
2を用いる。このような保護フィルム22としては、例
えば、ポリエチレンナフタレート(PEN)、ポリアミ
ド保護フィルム、ポリイミド保護フィルム等がある。
【0045】また、上記保護フィルム材料以外でも、紫
外線吸収剤を添加して構成された保護フィルム22を使
用することもできる。この紫外線吸収剤としては、ベン
ゾトリアゾール類やベンゾフェノン類などをはじめとす
る公知の紫外線吸収剤を用いることができる。
【0046】ベンゾトリアゾール類からなる紫外線吸収
剤としては、例えば、2−(2’−ヒドロキシ−5’−
メチルフェニル)−ベンゾトリアゾール、2−(2’−
ヒドロキシ−3’−tert−ブチル−5’−メチルフ
ェニル)−5−クロロベンゾトリアゾール、6−(2−
ベンゾトリアゾリル)−4−t−オクチル−6’−t−
ブチル−4’−メチル−2,2’−メチレンビスフェノ
ール等がある。
【0047】ベンゾフェノン類からなる紫外線吸収剤と
しては、2,2’−ジヒドロキシ−4,4’−ジメトキ
シ−ベンゾフェノン、2,2’,4,4’−テトラヒド
ロキシ−ベンゾフェノン等がある。
【0048】また、必要に応じて保護フィルム22と大
型積層体21の界面にシリコーン系の離型層を設ける。
【0049】貫通孔15、16の形成に使用されるレー
ザは、400nm以下の波長のレーザが用いられ、好ま
しくは200nm〜350nmの波長のレーザが用いら
れる。400nm以上では、レーザ光による急速局所加
熱でバインダ樹脂が熱分解とセラミックグリーンシート
の変質が起こり、安定した第1及び第2の貫通孔15、
16に内部電極層となる導体膜3、4が露出させること
ができない。特に350nm以下であるとバインダ樹脂
の分子間同士で結合している分子鎖、例えば、C−C結
合、C−H結合、C−O結合の分子鎖を切断できる種類
が多くなり貫通孔15、16を形成しやすくなる。な
お、200nm以下の波長のレーザでは貫通孔15、1
6を形成することは困難である。
【0050】レーザの種類としてはUV−YAGレーザ
あるいはエキシマレーザなどが使用できる。特に400
nm以下の波長のレーザを用いることで、開口径(ビア
ホール5、6の径を規定)が100μm以下で第1及び
第2の貫通孔15、16を精度良く形成できる。
【0051】なお、貫通孔15、16を形成するのにバ
インダ樹脂が分解したセラミック粉末は、除去する除去
手段によって除去される。例えば、レーザ照射と同時
に、バインダ樹脂が分解しバラバラになったセラミック
粉末の真空引きを行う。
【0052】また、貫通孔15、16を形成した後に除
去手段を用いる方法としては、水中に浸して超音波洗浄
を行うことにより、残留した加工くずを完全に除去して
も良く、プラズマ処理によって加工くずを酸化燃焼させ
てもよい。更に、貫通孔15、16内に空気流を吹き付
けて、貫通孔15、16内のくずを除去してもよい。貫
通孔15、16を形成後でも、除去手段を用いることに
より貫通孔15、16内壁に付着したセラミックグリー
ンシート1、2の加工くずを完全に除去することができ
る。
【0053】この第1の貫通孔15は、第1の内部電極
層3となる導体膜を貫通し、第2の内部電極層4となる
導体膜領域内の第1の非電極形成領域13を貫通する。
また、第2の貫通孔16は、第2の内部電極層4となる
導体膜を貫通し、第1の内部電極層3となる導体膜領域
内の第2の非電極形成領域14を貫通する。
【0054】次に、図2(c)に示すように、第1及び
第2の貫通孔15、16内に、大型積層体21の両主面
に保護フィルム22を配置した状態で、第1及び第2の
ビアホール導体5、6となる導体部を導電性ペーストの
充填により形成する。これによって第1及び第2のビア
ホール導体5、6となる導体部は、保護フィルム22の
厚み相当分だけ大型積層体21の主面側に突出されるこ
とができる。
【0055】第1及び第2の貫通孔15、16に充填さ
れる導電性ペーストとしては、内部電極層3、4に用い
る導電性ペーストと同様であるため省略する。この貫通
孔15、16に導電性ペーストを充填した導体部、内部
電極層3、4となる導体膜が形成され、保護フィルム2
2が貼り付けされた未焼成状態の大型積層体21が得ら
れる。
【0056】次に、図2(d)に示すように、保護フィ
ルム22を取り外すことにより、保護フィルム22上の
貫通孔周辺に付着した不要な導電性ペーストは除去され
る。
【0057】更に、大型積層体21を押し切り刃加工に
より、未焼成状態の個々の素子に対応する積層体を得る
ことができる。この切断加工は、ダイシング方式であっ
ても良い。
【0058】次にこの未焼成状態の積層体は、250℃
〜400℃の炉でバインダ樹脂を除いた後、本焼成炉に
て高温焼結を行う。これにより、内部に第1及び第2の
内部電極層3、4、第1及び第2のビアホール導体5、
6を有する積層体11が得られる。このとき、積層体1
から突出する第1及び第2のビアホール導体5、6の両
端部の突出部51、61の表面は、酸化被膜51a、6
1aが形成される。
【0059】次に、プラズマ処理、エッチング処理、グ
ラインダ加工等の方法で、積層体11の主面から突出す
る突出部51、61に形成された酸化被膜51a、61
aの一方を除去する。これにより、一方側の突出部5
1、61には、酸化被膜51a、61aが存在する。こ
れ表面の酸化被膜51a、61aが除去される突出部5
1、61は、マザーボードなどに実装されない側の突出
部51、61となる。
【0060】次に、先の工程で酸化被膜51a、61a
を除去された側の突出部51、61の表面に、半田濡れ
性を良好にするためのNi、Sn、Cu、Au等のメッ
キ(図示せず)を形成する。
【0061】このようにして、図1に示すような積層コ
ンデンサ10が得られる。
【0062】なお、本発明は以上の実施形態に限定され
るものではなく、本発明の要旨を逸脱しない範囲で種々
の変更・改良を加えることは何ら差し支えない。
【0063】例えば、図3に示すように、両主面の突出
部51、61の酸化被膜51a、51bが全て除去され
ても良い。このことにより、マザーボードとIC素子と
の間に本コンデンサ10を介在させて実装することがで
きる。
【0064】また、図4に示すように、一方主面の突出
部51が酸化被膜51aにより被覆され、突出部61の
酸化被膜61aが除去されるとともに、他方主面の突出
部61が酸化被膜61aにより被覆され、突出部51の
酸化被膜51aが除去されても良い。このことにより、
第1及び第2のビアホール導体5、6にそれぞれ正、負
の電流を流しても、ショートすることを防ぐことができ
る。
【0065】ここで、図1、図3、図4において、マザ
ーボードに応じて、製造工程の最終段階で必要な突出部
の酸化被膜51a、61aを除去すれば良く、複数の種
類の外部電極用スクリーン製版等を用意する必要がない
ため、簡単且つ安価な工程となる。
【0066】また、ビアホール導体5、6は、積層体1
1内に複数個設けても良い。このことにより、寄生イン
ダクタンスの少ないコンデンサ10を提供することがで
きる。さらに、1個の積層体11内に、複数個のコンデ
ンサ素子を内蔵させた多連型のコンデンサとしても良
い。
【0067】
【発明の効果】本発明の積層コンデンサによれば、積層
体の主面から突出する第1及び第2のビアホール導体の
両端部のうち、酸化被膜が形成されていない側の突出部
が外部端子電極として用射られることになる。このた
め、マザーボードなどへの実装が簡単で、且つ実装信頼
性が高くすることができる。しかも、新たに外部電極を
形成することなく、直径100μm以下という微細な突
出部をビアホール導体の形成工程で形成することがで
き、積層コンデンサの小型化が可能になる。
【0068】また、外部端子とならない積層体から現れ
る第1及び第2のビアホール導体の表面には酸化被膜に
より被覆されているため、第1及び第2のビアホール導
体との間のショート等が起こることがない。
【0069】また、マザーボードの実装状況に応じて、
製造工程の最終段階で必要なビアホールの突出部の酸化
被膜を除去すれば良く、しかもこの除去をエッチング処
理、研磨等により行うことになるため、簡単且つ安価な
工程となる。
【0070】本発明のコンデンサの製造方法によれば、
未焼成状態の積層体に所定波長のレーザ光を直接照射し
て貫通孔を形成するため、非常に微細な貫通孔、即ち第
1及び第2のビアホール及び突出部を形成できる。この
ため、高密度実装や低インダクタンス化を実現できる積
層コンデンサとなる。
【0071】また、未焼成状態の大型積層体の両主面に
保護フィルムを配置した状態で、第1及び第2のビアホ
ール導体を形成するため、保護フィルムの厚み相当分だ
け、第1及び第2のビアホール導体の両端部が積層体の
主面側から突出させることができる。すなわち、積層体
主面に別途外部電極を形成する必要がないため、工程を
大幅に短縮することができる。また、保護フィルムの除
去により導電性ペーストのにじみなどを同時に除去でき
るため、突出部の寸法を精度良く制御することは可能で
ある。
【図面の簡単な説明】
【図1】本発明の積層コンデンサの一実施形態を示す断
面図である。
【図2】本発明の積層コンデンサの製造方法の一実施形
態を示す断面図であり、(a)はセラミックグリーンシ
ート積層後、(b)は貫通孔形成後、(c)はビアホー
ル導体となる導体部形成後、(d)は保護フィルムを取
り外した後を示す。
【図3】本発明の積層コンデンサの他の実施形態を示す
断面図である。
【図4】本発明の積層コンデンサのさらに他の実施形態
を示す断面図である。
【図5】従来の積層コンデンサの一実施形態を示す断面
図である。
【図6】従来の積層コンデンサの製造方法の一実施形態
を示す断面図であり、(a)は貫通孔形成後、(b)は
内部電極層となる導体膜及びビアホール導体となる導体
部形成後、(c)はセラミックグリーンシート積層後を
示す。
【符号の説明】
10 積層コンデンサ 11 積層体 1 第1の誘電体層 2 第2の誘電体層 3 第1の内部電極層 4 第2の内部電極層 5 第1のビアホール導体 6 第2のビアホール導体 51、61 突出部 51a、61a 酸化被膜 15、16 貫通孔 22 保護フィルム
───────────────────────────────────────────────────── フロントページの続き (72)発明者 長澤 忠 鹿児島県国分市山下町1番1号 京セラ株 式会社鹿児島国分工場内 Fターム(参考) 5E082 AB03 BC39 BC40 FG06 FG26 JJ03 JJ15 LL01 LL02 LL03 MM05

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 厚み方向に第1のビアホール導体と第2
    のビアホール導体とを有するとともに、第2のビアホー
    ル導体の周囲に第2の非電極形成領域が形成され、且つ
    第1のビアホール導体と接続する第1の内部電極層を主
    面に形成した第1の誘電体層と、 厚み方向に第2のビアホール導体と第1のビアホール導
    体とを有するとともに、第1のビアホール導体の周囲に
    第1の非電極形成領域が形成され、且つ第2のビアホー
    ル導体と接続する第2の内部電極層を主面に形成した第
    2の誘電体層とを交互に積層してなる積層コンデンサに
    おいて、 前記積層体の両主面に現れる第1及び第2のビアホール
    導体の端部は、前記積層体の主面から突出するととも
    に、前記積層体の主面から突出する前記第1及び第2の
    ビアホール導体の一方端部は、酸化被膜により被覆され
    ていることを特徴とする積層コンデンサ。
  2. 【請求項2】 複数の素子領域を有し、各素子領域に非
    電極形成領域を有する第1の内部電極層となる導体膜を
    被着した第1のセラミックグリーンシートを形成する工
    程と、 複数の素子領域を有し、各素子領域に非電極形成領域を
    有する第2の内部電極層となる導体膜を被着した第2の
    セラミックグリーンシートを形成する工程と、前記第1
    及び第2のセラミックグリーンシートを交互に積層して
    大型積層体を形成する工程と、 前記大型積層体の両主面に保護フィルムを配置した状態
    で、前記第1及び第2のビアホール導体となる位置にレ
    ーザ光を照射して、積層方向に前記セラミックグリーン
    シート、導体膜及び前記保護フィルムを貫通する貫通孔
    を形成する工程と、 前記貫通孔に導電性ペーストを充填・乾燥し、ビアホー
    ル導体となる導体部を形成する工程と、 前記大型積層体から前記保護フィルムを除去し、前記ビ
    アホールの端部が突出する未焼成状態の大型積層体を形
    成する工程と、 前記未焼成状態の大型積層体を各素子領域に切断し、し
    かる後焼成処理してビアホール導体の端部表面に酸化被
    膜を形成された積層体を形成する工程と、 前記積層体の主面に突出する第1及び第2のビアホール
    導体の他方端部表面を研磨して前記酸化被膜を除去する
    工程とを有することを特徴とする積層コンデンサの製造
    方法。
JP2002124213A 2002-04-25 2002-04-25 積層コンデンサ及びその製造方法 Withdrawn JP2003318064A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002124213A JP2003318064A (ja) 2002-04-25 2002-04-25 積層コンデンサ及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002124213A JP2003318064A (ja) 2002-04-25 2002-04-25 積層コンデンサ及びその製造方法

Publications (1)

Publication Number Publication Date
JP2003318064A true JP2003318064A (ja) 2003-11-07

Family

ID=29539292

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002124213A Withdrawn JP2003318064A (ja) 2002-04-25 2002-04-25 積層コンデンサ及びその製造方法

Country Status (1)

Country Link
JP (1) JP2003318064A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347648A (ja) * 2004-06-04 2005-12-15 Ngk Spark Plug Co Ltd 積層電子部品及びその製造方法
US7894202B2 (en) 2006-08-09 2011-02-22 Murata Manufacturing Co., Ltd. Multilayer capacitor
CN114373632A (zh) * 2022-01-22 2022-04-19 池州昀冢电子科技有限公司 多层陶瓷电容器及其制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005347648A (ja) * 2004-06-04 2005-12-15 Ngk Spark Plug Co Ltd 積層電子部品及びその製造方法
US7362560B2 (en) 2004-06-04 2008-04-22 Ngk Spark Plug Co., Ltd. Multilayer electronic component and method for producing the same
JP4597585B2 (ja) * 2004-06-04 2010-12-15 日本特殊陶業株式会社 積層電子部品及びその製造方法
US7894202B2 (en) 2006-08-09 2011-02-22 Murata Manufacturing Co., Ltd. Multilayer capacitor
CN114373632A (zh) * 2022-01-22 2022-04-19 池州昀冢电子科技有限公司 多层陶瓷电容器及其制备方法
CN114373632B (zh) * 2022-01-22 2022-09-02 池州昀冢电子科技有限公司 多层陶瓷电容器及其制备方法

Similar Documents

Publication Publication Date Title
JP2011146667A (ja) 多層セラミック回路基板及び製造方法
JP4518885B2 (ja) セラミック電子部品及びその製造方法
JP2002015939A (ja) 積層型電子部品およびその製法
JP3987718B2 (ja) 電子部品の製造方法
JP2003318064A (ja) 積層コンデンサ及びその製造方法
US7186307B2 (en) Method for manufacturing a ceramic multilayer circuit board
JP2003304064A (ja) 空気層を内蔵したセラミック多層回路基板及びその製造方法
JP2004095685A (ja) 積層コンデンサ及びその製造方法
KR100607568B1 (ko) 이종 유전체를 이용한 다층기판 제조방법
JP4922616B2 (ja) 配線基板とその製造方法
JP2003229325A (ja) 電子部品の製造方法
JP2004311990A (ja) 積層セラミック電子部品の製造方法
JP2006179954A (ja) コンデンサ素子
JP2003318058A (ja) 積層コンデンサ
JP4888564B2 (ja) キャビティ付きセラミック多層基板の製造方法
JP2004179568A (ja) 積層セラミック部品の製造方法
JP4423025B2 (ja) 多層基板及びその製造方法
JP2005039071A (ja) セラミック積層デバイスの製造方法
JP2004202831A (ja) 複合シート、積層体およびそれらの製造方法、ならびに積層部品
JP2008135523A (ja) 多層基板およびその製造方法
JP2007189260A (ja) 電子部品の製造方法
JP3559310B2 (ja) 積層セラミック回路基板の製造方法
JP2006237317A (ja) コンデンサ内蔵セラミック配線基板およびその製造方法
JP3898653B2 (ja) ガラスセラミック多層配線基板の製造方法
JP4501570B2 (ja) キャパシタ内蔵多層配線基板の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041018

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060907