JP2006179954A - コンデンサ素子 - Google Patents

コンデンサ素子 Download PDF

Info

Publication number
JP2006179954A
JP2006179954A JP2006076658A JP2006076658A JP2006179954A JP 2006179954 A JP2006179954 A JP 2006179954A JP 2006076658 A JP2006076658 A JP 2006076658A JP 2006076658 A JP2006076658 A JP 2006076658A JP 2006179954 A JP2006179954 A JP 2006179954A
Authority
JP
Japan
Prior art keywords
capacitor element
hole
hole conductor
conductor
holes
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2006076658A
Other languages
English (en)
Inventor
Hisashi Sato
恒 佐藤
Takashi Ito
伊藤  隆
Katsura Hayashi
桂 林
Tadashi Nagasawa
忠 長澤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2006076658A priority Critical patent/JP2006179954A/ja
Publication of JP2006179954A publication Critical patent/JP2006179954A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Abstract

【課題】本発明は、工程を大幅に短縮できるとともに、内部電極とビアホール導体の電気的接続が良好であり、且つ微小なビアホール導体が形成可能であるコンデンサ素子を提供する。
【解決手段】多数の電極層および多数の誘電体層を交互に積層して成る積層体を備えたコンデンサ素子において、前記積層体を積層方向に貫通する貫通孔に導体が充填されて成るビアホール導体を有することを特徴とするコンデンサ素子。
【選択図】図1

Description

本発明は、コンデンサ素子に関するものである。
代表的な電子部品である積層セラミックコンデンサにおいて、近年、等価直列抵抗、等価直列インダクタンスを低くするために、内部電極間をビアホール導体で接続する構造が増えてきている。従来の積層セラミックコンデンサの製造方法を図4に示す。
図4(a)のように、誘電体層となるセラミックグリーンシート42に、マイクロドリル又はパンチングを用いた打ち抜き法などにより、あらかじめ貫通孔45、46をあけておく。次に、図4(b)のように、スクリーン印刷法により、セラミックグリーンシート42上に内部電極33、34を印刷すると同時に、貫通孔45、46に導電性ペーストを充填することにより、ビアホール導体35、36を形成する。そして、このようにして得られたセラミックグリーンシート42を図4(c)のように貫通孔45、46のそれぞれが一致するように積層して積層体41を形成する。その後、所望の位置で積層体41を切断し、焼成処理することで積層セラミックコンデンサが得られる。
しかしながら、近年、積層セラミックコンデンサは、小型高容量化の要求が高まり、薄膜多積層化となってきている。そして、上記貫通孔の形成方法によれば、誘電体層となるセラミックグリーンシート42に1層毎にビアホール導体45、46を形成しているため、積層数が多くなると工程が非常に長くなり、上記要求に応えることができなかった。
ここで、工程短縮のために、内部電極33、34を印刷したセラミックグリーンシート42を複数積層して積層体41を形成した後に、積層体41の主面側からマイクロドリル、パンチング等を用いて貫通孔を形成し、この貫通孔に導電性ペーストを充填することで、積層体41の積層方向を貫くビアホール導体35、36を形成する方法も考えられる。
しかしながら、マイクロドリルを用いて積層体41に貫通孔を開ける方法では、加工くずが内部電極33、34に被さってしまい、内部電極33、34とビアホール導体35、36との電気的接続が悪化するという問題があった。
一方、パンチングを用いて積層体41に貫通孔を開ける方法では、パンチだれが発生してしまい、内部電極33、34とビアホール導体の電気的接続が悪化するという問題があった。
さらに、マイクロドリルやパンチングを用いて貫通孔を開ける方法では、ドリル径あるいはパンチ径は最小でも150μm程度であり、要求される微細加工には適していなかった。特に、貫通孔の径が小さくなると穴あけ加工中にドリルまたはパンチング用ピンが積層体41内に入り込んで折れてしまうという問題があった。
また、貫通孔の径が小さくなると、導電性ペーストが入りにくくなり、内部電極33、34とビアホール導体の電気的接続が悪化したり、ビアホール導体内の空隙率が大きくなることにより、メッキ液の浸入や、高温時に空隙が膨張してクラックが発生するという問題点があった。
本発明は、上記課題を鑑みてなされたものであり、その目的は、工程を大幅に短縮できるとともに、内部電極とビアホール導体の電気的接続が良好であり、且つ微小なビアホール導体が形成可能であるコンデンサ素子を提供することにある。
上述の課題を解決するために本発明は、多数の電極層および多数の誘電体層を交互に積層して成る積層体を備えたコンデンサ素子において、前記積層体を積層方向に貫通する貫通孔に導体が充填されて成るビアホール導体を有することを特徴とする。
また本発明は、上記コンデンサ素子において、前記ビアホール導体の前記電極層に対して垂直方向の断面形状が台形状であることを特徴とする。
また本発明は、上記コンデンサ素子において、前記ビアホール導体の台形状を成す前記断面形状は、前記台形を構成する4辺のうち、前記電極層に対して平行な長辺と短辺の2辺の比(長辺/短辺)が1.2〜3倍に設定されていることを特徴とする。
また本発明は、上記コンデンサ素子において、前記ビアホール導体の台形状を成す前記断面形状は、前記台形を構成する4辺のうちの前記積層体の積層方向に沿った2辺が、前記積層方向に対して4°〜30°傾斜していることを特徴とする。
また本発明は、上記コンデンサ素子において、 前記ビアホール導体の端部に外部電極を被着させたことを特徴とする。
本発明によれば、内部電極が貫通孔に露出した状態で切除されて開口させることができる。しかも、本発明では貫通孔の一方側の開口径と他方側の開口径を異ならせ、最初に開口径が大きい側から徐々に開口径が小さい側へ穿設していくと、穿設の際に発生する貫通孔前駆体が大きい側から除去しやすくなり、内部配線パターンとなる導体膜を貫通孔に十分露出させることが可能となる。
また、貫通孔に開口径が大きい側から導電性ペーストを充填すると導電性ペーストが貫通孔に入りやすくなる。これにより、貫通孔内への導電性ペーストの充填性が良好になり、導体膜も貫通孔に十分露出できているので内部電極とビアホール導体の電気的接続が良好になるとともに、ビアホール導体内の空隙少なくなるため、メッキ液の浸入や、高温時に空隙が膨張してクラックが発生することを防ぐことができる。
また、本発明によれば、配線パターンとなる導体膜の貫通孔に露出する露出部は、前記積層体の積層方向に対して傾斜しているので、露出する面積を十分増加させることができ導電性ペーストとの電気的接続が良好になる。
以下、図面を参照して実施の形態を説明する。図面において、なお、代表的な電子部品として、積層セラミックコンデンサを例にとって説明する。
図1は、本発明の積層セラミックコンデンサの一実施形態を示す断面図である。図2は、本発明の積層セラミックコンデンサの製造方法の一実施形態を示す断面図である。
図において、積層セラミックコンデンサ10は、誘電体ブロック1内部に配線パターンである内部電極3、4が形成され、また、誘電体ブロック1の両端側にビアホール導体5、6が形成され、ビアホール導体5、6に接続された外部電極7、8が形成されている。
誘電体ブロック1は、誘電体層2を複数積層して形成されている。この誘電体層2の焼成前は、セラミック粉末と焼結助剤に溶剤、可塑剤、分散材、バインダ樹脂を混合してセラミックスラリーをシート状に成型して乾燥したセラミックグリーンシート20からなる。成型法にはドクターブレード法、引き上げ法、ダイコーター、グラビアロールコーターなどが用いられる。
セラミックグリーンシート20のセラミック粉末としては、チタン酸バリウム(BaTiO3)等の誘電体材料に、必要に応じて無機酸化物などを混合する。焼結助剤は、焼成による収縮開始温度を低くする機能を有し、材料としてガラス成分となる液相形成物質、金属酸化物などが用いられる。溶剤としては、例えば水、トルエン、酢酸エチル、または、これらの混合物などが用いられる。可塑剤としては、例えばポリエチレングリコール、フタール酸エステルなどが用いられる。
バインダ樹脂としては例えばポリビニルアルコール、ポリビニルアセタール、セルロース、水溶性アクリル樹脂、エマルジョンなどが用いられる。中でも、ポリビニルアルコールを用いると、誘電体層2を薄層化した際に充分な強度を得ることができる点で好ましい。これらは、C−C結合、C−H結合、C−O結合の分子鎖が集合した構造を有している。代表的なポリビニルアルコールの構造式を以下に示す。
Figure 2006179954
内部電極3、4は図2(a)に示すように各誘電体層2の同一平面上にそれぞれ複数形成されている。また、それぞれの内部電極3又は内部電極4はそれぞれ一定間隔を開けて形成されており、誘電体層2を挟んで、内部電極3と内部電極4が互いに対向する領域Xと対向していない領域Yとが形成されるように配置されている。そして、内部電極3は誘電体ブロック1の主面側から数えて偶数番目の誘電体層2の上面に形成されており、この内部電極3がビアホール導体6に接続され、その他には非接触である。また、内部電極4は誘電体ブロック1の主面側から数えて偶数番目の誘電体層2の上面に形成されており、ビアホール導体5に接続され、その他は非接触である。
内部電極3、4は、その焼成前は導電性ペーストを印刷形成してなる。導電性ペーストは、金属粉末が、有機溶剤にバインダ樹脂を溶解させた有機ビヒクル中に分散させてなるものであり、有機ビヒクル中には、これらの他、各種分散剤、活性剤、可塑剤などが必要に応じて添加される。
導電性ペーストの金属粉末としては、Pd、Cu、Ni、Ag、Au及びこれらの合金が用いられる。
また、導電性ペーストに用いられる溶剤は、バインダ樹脂を溶解して金属粉末粒子を分散させ、このような混合系全体をペースト状にする役割をなし、例えば、α−テルピネオールやベンジルアルコール等のアルコール系や炭化水素系・エーテル系・BCA(ブチルカルビトールアセテート)等のエステル系・ナフサ等が用いられ、特に、金属粉末の分散性を良くするという観点からは、α−テルピネオール等のアルコール系溶剤を用いることが好ましい。
導電性ペーストに用いられるバインダ樹脂は、金属粉末を均質に分散させるとともに貫通孔15、16への埋め込みに適正な粘度とレオロジーを与える役割をもっており、例えば、アクリル樹脂やフェノール樹脂・アルキッド樹脂・ロジンエステル・エチルセルロース・メチルセルロース・PVA(ポリビニルアルコール)・ポリビニルブチラート等が用いられる。特に、金属粉末の分散性を良くするという観点からは、アクリル樹脂を用いることが好ましい。これらは、セラミックグリーンシートに用いられるバインダ樹脂と同様にC−C結合、C−H結合、C−O結合の分子鎖が集合した構造を有している。代表的なアクリル樹脂である、ポリメタクリル酸メチルの構造式を以下に示す
Figure 2006179954
有機ビヒクル中の分散剤としては、例えばロジン、グリセリン、オクタデシルアミン、トリクロロ酢酸、オレイン酸、オクタジエン、オレイン酸エチル、モノオレイン酸グリセリン、トリオレイン酸グリセリン、トリステアリン酸グリセリン、メンセーデン油などが用いられる。
ビアホール導体5、6は本発明の貫通孔15、16(図2(b)参照、以下同じ)内に導電性ペーストを充填して形成されている。
貫通孔15、16の形成に使用されるレーザは、400nm以下の波長のレーザが用いられ、好ましくは200nm〜350nmの波長のレーザが用いられる。400nm以上ではバインダ樹脂の分子鎖を切るレーザ光とはならず、レーザ光による急速局所加熱でバインダ樹脂が熱分解とセラミック構成部分の蒸発が起こり、貫通孔15、16に内部電極3、4を露出させることができない。特に350nm以下であるとバインダ樹脂の分子間同士で結合している分子鎖、例えば、C−C結合、C−H結合、C−O結合の分子鎖を切断できる種類が多くなり貫通孔15、16を形成しやすくなる。なお、200nm以下の波長のレーザを現在形成することは困難である。
レーザの種類としてはUV−YAGレーザあるいはエキシマレーザなどが使用できる。特に400nm以下の波長のレーザを用い、径が100μm以下で貫通孔15、16を精度良く形成するためには、特にUV−YAGレーザが好適である。
なお、貫通孔15、16を形成するのに貫通孔前駆体を除去することが必要である。貫通孔前駆体としては、バインダ樹脂を分解した粉体やセラミック粉末、内部電極3、4の場合は金属粉末、可塑剤等が混じりあったものである。この貫通孔前駆体を除去する除去手段としては、吸引手段、洗浄手段、燃焼手段が用いられる。吸引手段を用いた場合には、レーザ光の照射と同時に吸引にて貫通孔前駆体を除去すると、貫通孔前駆体で照射位置が覆われず、常に、直接、積層体1の面にレーザ光を照射させることができ、開孔効率を向上させることができる。また、洗浄手段としては、貫通孔15、16を形成した後に、水中に浸して超音波洗浄を行い残留した加工くずを完全に除去しても良い。更に、燃焼手段として、プラズマ処理によって加工くずを酸化燃焼させてもよい。この他に、貫通孔15、16内に空気流を吹き付けて、貫通孔15、16内のくずを除去してもよい。貫通孔15、16を形成後でも、除去手段を用いることにより貫通孔15、16内壁に付着したセラミックグリーンシートである誘電体層2の加工くずを完全に除去することができ、内部電極3、4とビアホール導体5、6を確実に接続することができる。
この貫通孔15、16は、内部電極3、4が互いに対向しない領域Y、具体的には奇数番目の誘電体層2の領域13と偶数番目の誘電体層2の領域14を貫通している。
また、貫通孔15、16の積層方向の軸5cに対して貫通孔15、16の稜線5vが傾斜する断面が台形になるように形成されている。この軸5cと稜線5vの成す角度θは4゜〜30゜の範囲にあることが望ましい。即ち、角度が4゜未満の場合、導電性ペーストを貫通孔に入りやすくする効果が不十分となる。一方、角度が30゜を越える場合には領域Yが大きくなり小型化が達成できない。
また、断面が台形に形成された貫通孔15、16の上底5aの長さは、下底5bの長さの1.2〜3倍に設定されることが望ましい貫通孔15、16に充填される導電性ペーストとしては、内部電極3、4に用いる導電性ペーストと同様であるため省略する。この貫通孔15、16に充填した導電背ペーストをセラミックグリーンシート20との一体焼成によって形成できる。この様に形成したビアホール導体5が内部電極4を貫通して電気的に接続し、ビアホール導体6が内部電極3を貫通し手電気的に接続されることになる。
このようにして形成したビアホール導体5、6のうち、ビアホール導体5は誘電体ブロック1の主面に形成した外部電極7に接続され、ビアホール導体6は誘電体ブロック1の主面に形成した外部電極8に接続される。これにより、内部電極3、4の各々が対向することで、容量成分を形成することができる。
外部電極7、8は、金属粉末とガラスフィットが含まれる有機溶剤にバインダ樹脂を溶解させた有機ビヒクル中に分散させてなるものであり、有機ビヒクル中には、これらの他、各種分散剤、活性剤、可塑剤などが必要に応じて添加される。
次に、本発明の電子部品の製造方法を説明する。なお、積層セラミックコンデンサ10の製造方法の例ついて説明する。
セラミック粉末と焼結助剤に溶剤、分散剤、バインダ樹脂などを混合したスラリーから、ドクターブレード法で、セラミックグリーンシート20を成型する。
成型された複数のセラミックグリーンシート20に内部電極3、4をそれぞれ形成し、図2(a)に示すように、内部電極3と内部電極4のそれぞれが形成された2種類のセラミックグリーンシート20を交互に所要枚数を積み重ね、その上下から加圧焼成して積層体11を形成する。
次に、図2(b)に示すように、積層体11の主面に波長が350nmのUV−YAGレーザを照射する。クリーンな穿孔をするにはレーザ光の径が目的の貫通孔の径よりも細くして渦巻加工するのが望ましい。レーザ光Laは、図3(a)に示すように、まず貫通孔15、16となる領域Yの中心15a(16a)に照射した後、図3(b)に示すように、積層体11上に渦巻状に徐々に外側にレーザ光L1を照射していき、貫通孔15、16となる部分の周辺位置まで穴151、161をあける。積層体11が厚い場合は、一回の渦巻加工では貫通しないので、複数回の渦巻加工を繰り返す。このとき、渦巻加工する径を徐々に小さくしていくことにより、図3(c)に示すように貫通孔15、16を略円錐台形状にする。
この場合、レーザ照射と同時に、バインダ樹脂が分解しバラバラになった貫通孔前駆体を真空引きにて吸引を行う。真空引きは、例えば積層体11の上側にノズルを配置し、真空ポンプなどで吸引する。
次に、貫通孔15、16が形成された積層体11を水中に浸して超音波洗浄を行うことにより、残留した加工くずを完全に除去する。更に、図2(c)に示すように、形成された貫通孔15、16内に、スクリーン印刷法により、ビアホール導体5、6となる導電性ペーストを充填する。これによってビアホール導体5、6が形成される。
更に、積層体11を押し切り刃で誘電体ブロック1にカットする。積層体11が厚い場合はダイシング方式でカットをするのが望ましい。
次に誘電体ブロック1は、250℃〜400℃の炉でバインダ樹脂を除いた後、本焼成炉に入れてセラミック材料の適温で誘電体層2、内部電極3、4、ビアホール導体5、6を同時に1250〜1300℃で高温焼結を行う。
その後、各ビアホール導体5、6を外部と電気的に接続するために、導電性ペーストをスクリーン印刷等で塗布し焼き付け外部電極7、8を焼結体の主面に形成する。このようにして、図1に示すような積層セラミックコンデンサ10が得られる。
なお、本発明は以上の実施形態に限定されるものではなく、本発明の要旨を逸脱しない範囲で種々の変更・改良を加えることは何ら差し支えない。
例えば、ビアホール導体は、誘電体ブロック内に複数個設けても良い。このことにより、寄生インダクタンスの少ない積層セラミックコンデンサを提供することができる。更に、1個の誘電体ブロック内に、複数個のコンデンサ素子を内蔵させても良く、例えば、内蔵するコンデンサ素子の内部電極の面積を変えて、容量の異なるコンデンサ素子を同一誘電体ブロック内に内蔵させても良い。また、本発明は、積層セラミックコンデンサ以外の電子部品にも適用できる。
積層セラミックコンデンサの一実施形態を示す断面図である。 積層セラミックコンデンサの製造方法の一実施形態を示す断面図であり、(a)はセラミックグリーンシート積層後、(b)は貫通孔形成後、(c)はビアホール導体形成後を示す図である。 積層体に貫通孔を形成する工程を説明する図であり、(a)は貫通孔となる領域の中心にレーザ光を照射した後の図であり、(b)はレーザ光による1回目の渦巻加工後の図であり、(c)は貫通孔の形成が終了した後の図である。 従来の積層セラミックコンデンサの一実施形態を示す断面図であり、(a)は貫通孔形成後、(b)は内部電極及びビアホール導体形成後、(c)はセラミックグリーンシート積層後を示す図である。
符号の説明
10 積層セラミックコンデンサ
1 誘電体ブロック
2 誘電体層
3、4 内部電極(配線パターン)
5、6 ビアホール導体
7、8 外部電極
11 積層体
15、16 貫通孔

Claims (5)

  1. 多数の電極層および多数の誘電体層を交互に積層して成る積層体を備えたコンデンサ素子において、
    前記積層体を積層方向に貫通する貫通孔に導体が充填されて成るビアホール導体を有することを特徴とするコンデンサ素子。
  2. 請求項1に記載のコンデンサ素子において、
    前記ビアホール導体の前記電極層に対して垂直方向の断面形状が台形状であることを特徴とするコンデンサ素子。
  3. 請求項2に記載のコンデンサ素子において、
    前記ビアホール導体の台形状を成す前記断面形状は、前記台形を構成する4辺のうち、前記電極層に対して平行な長辺と短辺の2辺の比(長辺/短辺)が1.2〜3倍に設定されていることを特徴とするコンデンサ素子。
  4. 請求項2または請求項3に記載のコンデンサ素子において、
    前記ビアホール導体の台形状を成す前記断面形状は、前記台形を構成する4辺のうちの前記積層体の積層方向に沿った2辺が、前記積層方向に対して4°〜30°傾斜していることを特徴とするコンデンサ素子。
  5. 請求項1乃至請求項4のいずれかに記載のコンデンサ素子において、
    前記ビアホール導体の端部に外部電極を被着させたことを特徴とするコンデンサ素子。
JP2006076658A 2006-03-20 2006-03-20 コンデンサ素子 Pending JP2006179954A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006076658A JP2006179954A (ja) 2006-03-20 2006-03-20 コンデンサ素子

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006076658A JP2006179954A (ja) 2006-03-20 2006-03-20 コンデンサ素子

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2001379149A Division JP3987718B2 (ja) 2001-12-12 2001-12-12 電子部品の製造方法

Publications (1)

Publication Number Publication Date
JP2006179954A true JP2006179954A (ja) 2006-07-06

Family

ID=36733677

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006076658A Pending JP2006179954A (ja) 2006-03-20 2006-03-20 コンデンサ素子

Country Status (1)

Country Link
JP (1) JP2006179954A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077151A (ja) * 2009-09-29 2011-04-14 Tdk Corp 薄膜コンデンサ及び薄膜コンデンサの製造方法
JP2013042083A (ja) * 2011-08-19 2013-02-28 Ngk Spark Plug Co Ltd 積層コンデンサ及びコンデンサ内蔵配線基板
JP2019192747A (ja) * 2018-04-24 2019-10-31 太陽誘電株式会社 積層セラミック電子部品及びその製造方法、並びに回路基板

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011077151A (ja) * 2009-09-29 2011-04-14 Tdk Corp 薄膜コンデンサ及び薄膜コンデンサの製造方法
US8605410B2 (en) 2009-09-29 2013-12-10 Tdk Corporation Thin-film capacitor and manufacturing method thereof
JP2013042083A (ja) * 2011-08-19 2013-02-28 Ngk Spark Plug Co Ltd 積層コンデンサ及びコンデンサ内蔵配線基板
JP2019192747A (ja) * 2018-04-24 2019-10-31 太陽誘電株式会社 積層セラミック電子部品及びその製造方法、並びに回路基板
JP7103835B2 (ja) 2018-04-24 2022-07-20 太陽誘電株式会社 積層セラミック電子部品及びその製造方法、並びに回路基板
US11562860B2 (en) 2018-04-24 2023-01-24 Taiyo Yuden Co., Ltd. Multi-layer ceramic electronic component, method of producing the same, and circuit board

Similar Documents

Publication Publication Date Title
US7122131B2 (en) Conductive paste for via conductor, ceramic wiring board using the same, and method of manufacturing the same
WO2017061324A1 (ja) 多層セラミック基板の製造方法
JP3987718B2 (ja) 電子部品の製造方法
JP2010045209A (ja) 積層セラミック電子部品の製造方法
JP4518885B2 (ja) セラミック電子部品及びその製造方法
JP2009043867A (ja) セラミックグリーンシート構造、及び、積層セラミック電子部品の製造方法
JP4596936B2 (ja) ビア導体用導電性ペーストとこれを用いたセラミック配線板およびその製造方法
JP2006179954A (ja) コンデンサ素子
KR20100005143A (ko) 비아홀용 전기 전도성 조성물
JP5229316B2 (ja) セラミック基板の製造方法
JP2007189259A (ja) 電子部品の製造方法
JP4420136B2 (ja) セラミック成形体の製造方法
JP2004311990A (ja) 積層セラミック電子部品の製造方法
JP2003229325A (ja) 電子部品の製造方法
JP4957117B2 (ja) 多層セラミック基板の製造方法および多層セラミック基板作製用複合グリーンシート
JP2006278761A (ja) グリーン基板の製造方法、セラミック基板の切断方法およびチップ状電子部品の製造方法
JP2003318058A (ja) 積層コンデンサ
JP2004095685A (ja) 積層コンデンサ及びその製造方法
JP2007189260A (ja) 電子部品の製造方法
JP5356434B2 (ja) セラミック基板の製造方法
JP2003318064A (ja) 積層コンデンサ及びその製造方法
JP4641826B2 (ja) コンデンサ内蔵セラミック配線基板およびその製造方法
JP2004306137A (ja) 貫通孔の形成方法
JP2004179527A (ja) セラミック積層体の製法
JP2007266280A (ja) 積層セラミック電子部品及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20060322

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080225

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080701