KR100607568B1 - 이종 유전체를 이용한 다층기판 제조방법 - Google Patents

Abstract

본 발명은 이종 유전체를 이용한 다층기판 제조방법에 관한 것으로서, 저유전율을 가진 저온소성 세라믹 그린시트를 이용하여 제작된 다층기판 상에 고유전율을 가진 저온소성 세라믹으로 만들어진 페이스트를 이용하여 고정전용량의 커패시턴스 층을 형성시키는 다층화 공정과 더불어, 그린시트 상, 소성 후막 상, 또는 소성된 기판 상에 감광성 전도체 페이스트를 이용하여 미세도선을 형성하고, 고유전율 저온소성 세라믹 페이스트도 감광성인 것을 이용하여 미세비아를 형성함으로써 기판의 휘어짐을 최소한으로 하면서 회로구조를 더욱 고집적화한다.

이종, 유전체, 고유전율, 감광성, 페이스트

Description

이종 유전체를 이용한 다층기판 제조방법{Method for manufacturing multilayer substrate using dissimilar dielectric material}

도 1a 내지 도 1b는 본 발명에 따른 제1실시예를 도시한 도면,

도 2a 내지 도 2d는 본 발명에 따른 제2실시예를 도시한 도면이다.

* 도면의 주요 부분에 대한 부호의 설명 *

100, 200 : 저유전율 다층기판

110, 210 : 고유전율 유전체층

본 발명은, 이종유전체를 사용하면서도 기판의 휨 또는 크랙을 최소화하고, 더불어 회로구조를 고집적화하여 전체 모듈을 더욱 소형화할 수 있도록 하는, 이종 유전체를 이용한 다층기판 제조방법에 관한 것이다.

일반적으로, 저온동시소성 세라믹(LTCC: Low Temperature Co-fired Ceramic)은 고주파 특성이 우수하며, 모듈내부에 저항, 인덕터, 커패시터 등의 수동소자를 내장할 수 있고, 소성온도가 1000℃ 이하로 전기전도도가 높은 금, 은, 구리 등을 내부전극으로 사용할 수 있어 전극에 의한 손실을 줄일 수 있는 장점 등이 있어 주 목받고 있는 재료인데, 통상적으로 LTCC를 이용한 적층세라믹 모듈은 저온소성용 분말을 그린시트로 제작한 후, 펀칭, 페이스트 인쇄, 적층, 소성하는 단계를 거쳐 제작이 된다.

이러한 LTCC의 특성은, 대체로 유전율이 10이하로 낮은 것이 보통인데, 낮은 유전율을 가진 LTCC는 고속데이터 통신에 유리하여 CPU 등 고속의 신호처리가 필요한 곳에서는 적합하지만, 커패시터로 만들어질 경우에는 유전율이 낮아 제한된 체적 내에서 고정전용량을 구현하기 어려워, 수동소자를 내장할 수 있는 LTCC의 장점을 활용하지 못하고 칩 부품의 실장방식으로 대체되는 것이 보통이다.

이러한, 단점을 보완하기 위하여 최근 유전율이 다른 이종의 재료를 함께 적층하고 동시소성하여 고정전용량의 커패시터를 내장하고자 하는 연구가 진행되고 있다

저유전율 재료와 고유전율 재료를 복합함으로써 신호처리가 빠르면서도 제한된 영역 내에 고정전용량의 커패시터 내장이 가능하여 사이즈를 더욱 줄일 수 있기 때문에 연구대상으로 최근 주목받고 있다.

그러나, 이종 재료를 동시소성하는 경우 수축거동의 부정합, 열팽창계수의 부정합 등으로 소성 후 휨 또는 크랙, 소성밀도의 저하 등의 발생을 피하기가 쉽지 않아 재료 및 공정에 있어서 여러 가지 제약조건이 따르게 된다.

특히, 수축율 부정합에 따른 이종유전체 기판의 휨은 매우 해결하기 어려운 것으로, 이를 제어하기 위하여 저유전율 시트와 고유전율 시트를 샌드위치 구조로 적층하여 소성시 응력의 평형을 이루도록 하던지, 적층체의 양면에 알루미나 시트 등 무수축층을 덧붙여 소성하는 방법 등이 제안되고 있으나 그 공정이 복잡하고, 어려운 점이 많아 문제가 있으며, 실제로 휨을 제어하는 데에도 큰 실효를 보이지 못하고 있다.

한편, 적층세라믹 모듈기판의 제조에 있어서 3차원 회로패턴의 구현은 그린시트의 펀칭과 비아 필링, 그리고 스크린 인쇄로 구현되는 것이 일반적이다. 그러나, 약 80㎛수준인, 일반적 스크린 인쇄 방식으로 구현될 수 있는 도선의 해상도 한계 때문에 더 이상 추가적인 소형화에 박차를 가하지 못하고 있다.

이에 대응하기 위한 방법으로, 감광성 전도체 페이스트를 이용하여 미세 후막 도선을 구현하는 방식이 개발되었다. 이는, 그린시트에 감광성 페이스트를 도포한 후, 포토마스크를 통하는 자외선을 이용하여 노광을 시키고, 여기에 현상용액을 뿌려 경화되지 않은 부분을 제거하여 회로패턴을 구현하는 방식이다. 이 방식을 이용할 경우 기판 상에 50㎛이하의 후막 도선의 형성이 가능하여 추가적 소형화를 기대할 수 있다. 감광성 유전체 페이스트의 경우에도 유사한 방법으로 미세비아의 구현이 가능하지만 고유전율 LTCC재료를 이용하여 제작된 것이 아직 출시된 바가 없어 이종유전체 복합에는 적용되지 않고 있다.

이와 같이, 부품의 소형화 추세가 계속됨에 따라 저유전율 재로를 이용한 적층공정으로 소형 칩을 구현하는데 한계를 나타내고, 이를 해결하기 위한 이종유전체 그린시트의 동시소성 기술도 수축율 제어의 어려움 때문에 그 장점을 나타내지 못하고 있다. 또한, 후막 인쇄공정의 특성상 구현 가능한 도선의 해상도가 약 80㎛정도여서 더 작은 선폭을 가지는 도선을 구현하기에 어려움이 있고, 가능하더라도 그 수율이 현저하게 떨어지는 것이 보통이다.

따라서, 수축율의 부정합에 따른 휨을 방지하고 회로패턴을 더욱 미세하게 하여 모듈이나 기판의 소형화 수준을 한 단계 더 높일 수 있는 개량된 방법이 필요한 실정이다.

이에 본 발명은 상기한 문제점을 해소시키기 위하여 개발된 것으로, 이종유전체를 사용하면서도 기판의 휨 또는 크랙을 최소화하고, 더불어 회로구조를 고집적화하여 전체 모듈을 더욱 소형화할 수 있도록 하는, 이종 유전체를 이용한 다층기판 제조방법을 제공하는데 그 목적이 있다.

이러한 목적에 따라 본 발명은, 저유전율을 가진 저온소성 세라믹 그린시트를 이용하여 제작된 다층기판상에 고유전율을 가진 저온소성 세라믹으로 만들어진 페이스트를 이용하여 고정전용량의 커패시턴스 층을 형성시키는 다층화 공정과 더불어, 그린시트 상, 소성 후막 상, 또는 소성된 기판 상에 감광성 전도체 페이스트를 이용하여 미세도선을 형성하고, 고유전율 저온소성 세라믹 페이스트도 감광성인 것을 이용하여 미세비아를 형성함으로써 기판의 휘어짐을 최소한으로 하면서 회로구조를 더욱 고집적화하고자 한다.

이를 위해 본 발명은,

저유전율의 다층기판을 형성하는 제1과정;
상기 제1과정에서 형성한 저유전율의 다층기판 상부에, 고유전율의 저온소성세라믹을 이용해 만든 감광성 페이스트를 도포 및 건조하여, 소정의 감광성 유전체 페이스트막을 형성하는 제2과정; 및

상기 제2과정에서 형성한 고유전율의 감광성 유전체 페이스트막을 소정의 비아패턴에 따라 패터닝시켜 고유전율의 유전체층을 형성하는 제3과정을 포함하여 이루어지는 것을 특징으로 하는, 이종 유전체를 이용한 다층기판 제조방법을 개시한다.

삭제

삭제

그리고, 또 다른 본 발명으로,

저유전율 시트와 동시소성용 전도성 페이스트를 이용해 3차원의 제1부분회로패턴이 패터닝된 저유전율의 다층기판을 형성하는 제1과정;

상기 제1과정에서 형성한 저유전율의 다층기판 상부에, 상기 3차원의 제1부분회로패턴과 전기적으로 결합되어 소정의 회로기판을 구현하는, 3차원의 제2부분패턴을 형성하는 제2과정으로 이루어지되;

상기 제2과정은;

상기 제1과정에서 형성한 저유전율의 다층기판 상부에 고유전율의 감광성 유전체 페이스트막을 형성하는 제2-1과정;

상기 제2-1과정에서 형성한 고유전율의 감광성 유전체 페이스트막을 패터닝시켜 소정의 비아패턴을 형성하는 제2-2과정;

상기 제2-2과정에서 형성한 비아패턴에 후소성용 전도체 페이스트를 충진시키는 제2-3과정을 포함하여 3차원의 제2부분패턴을 형성하는 것을 특징으로 하는, 이종 유전체를 이용한 다층기판 제조방법을 개시한다.

이하, 첨부된 도면을 참조하여 본 발명을 살펴보면 다음과 같다.

<제1실시예>

먼저, 본 발명의 제1실시예는 저유전율 그린시트를 이용하여 제작된 다층세라믹 기판위에 고유전율의 감광성 페이스트를 이용하여 유전체층을 형성시키는 것으로, 좀 더 상세하게는 저유전율의 다층기판을 형성하고, 상기 저유전율의 다층세라믹 기판 상부에 고유전율의 유전체층을 형성하되, 고유전율의 감광성 유전체 페이스트로 고유전율의 유전체층을 형성하는 것인데, 도 1a내지 도 1b를 참조하여 좀 더 상세히 설명한다.

우선, 도 1a에 도시된 바와 같이, 본 발명에 따른 제1실시예는, 유전율이 10 이하 정도 되는 저유전율의 저온소성 세라믹 분말을 테이프 캐스팅하여 그린시트로 만든 후, 소정사이즈로 컷팅하고, 다층구조 형성을 위하여 소정패턴에 따라 각 층에 비아 홀을 펀칭하며, 펀칭된 비아 홀에 전도체 페이스트를 충진시켜 층간을 전기적으로 연결한다.

다음, 각각의 그린시트들을 원하는 회로패턴에 따라 순차적으로 적층하고 850℃에서 약 20여분간 소성시키게 되는데, 그 결과 저유전율의 저온소성 세라믹으로 이루어진 소정의 다층기판(100)이 완성된다.

계속해서, 완성된 다층기판(100) 상에 본 발명에 따라 도 1b에 도시된 바와 같이, 유전율이 30 이상 정도 되는 고유전율의 저온소성 세라믹층으로 이루어진 유전체층(110)을 형성시킨다.

좀 더 상세히 설명하면, 우선 고유전율 저온소성세라믹 분말을 이용하여 감광성 페이스트를 제작하는데, 감광성 페이스트는 카르복실산을 가지고 있는 바인더 폴리머와, 모노머, 광개시제, 유기용매를 섞어 만든 비이클(vehicle)에 고유전율 세라믹 분말을 혼합하고, 이를 3본 롤러로 분쇄, 분산시켜 제작 완성한다.

그런 후, 완성된 감광성 유전체 페이스트를 상기 저유전율 다층기판(100)상에 도포하고 80℃정도로 오븐에서 건조하여 감광성 유전체 페이스트 막을 형성한다.

다음, 자외선과 포토마스크를 이용하여 비아 형성을 위한 패턴을 노광하는데, 이 때 모노머와 광개시제의 작용에 의해 자외선이 조사되는 영역은 경화되고, 그렇지 않은 영역은 경화되지 않는다.

한편, 노광시키고 난 후, Na₂CO₃ 1%수용액을 이용하여 노광된 감광성 유전체 페이스트막을 현상해 냄으로써 페이스트막에 비아를 형성한다. 여기서 비아의 사이즈는 지름이 100㎛이하인 것이 바람직하다.

마지막으로, 현상 후 세척 및 건조를 하고, 850℃에서 약 10여분간 소성함으로써 비아가 형성된 본 발명에 따른 고유전율 유전체 층(110)이 형성되며, 그 결과로 이종유전체 그린시트의 동시소성에서 발생하기 쉬운 기판의 휨 또는 크랙이 본 발명에 따른 고유전율의 유전체층에는 줄어들게 된다.

<제2실시예>

다음, 본 발명에 따른 제2실시예는 저유전율 그린시트와 동시소성용 전도성 페이스트를 이용하여 3차원 회로를 구성한 다층세라믹 기판 위에 고유전율 감광성 유전체 페이스트와 후소성용 전도체 페이스트를 이용하여 추가적인 3차원 회로구조 를 구현하는 것에 관한 것이다.

좀 더 상세하게는, 저유전율 시트와 동시소성용 전도성 페이스트를 이용해 3차원의 제1부분회로패턴이 패터닝된 저유전율의 다층기판을 형성하고, 상기 형성한 저유전율의 다층기판 상부에, 3차원의 제1부분회로패턴과 전기적으로 결합되어 소정의 회로기판을 구현하는, 3차원의 제2부분패턴을 형성하되, 저유전율의 다층기판 상부에 고유전율의 감광성 유전체 페이스트막을 형성한 다음, 이 형성한 고유전율의 감광성 유전체 페이스트막을 패터닝시켜 소정의 비아패턴을 형성하고, 비아패턴에 후소성용 전도체 페이스트를 충진시키는 일련의 과정을 반복적으로 수행하여 3차원의 제2부분패턴을 형성하도록 하는 것인데, 이하에서는 도 2a내지 도 2d를 참조하여 예를 들어 설명한다.

우선, 저유전율 저온소성 세라믹 분말을 테이프 캐스팅하여 그린시트로 만든 후, 공정에 맞는 적정한 사이즈로 컷팅하고, 다층구조 형성을 위하여 소정의 비아패턴에 따라 각 층에 비아 홀을 펀칭하고, 펀칭된 비아 홀에 전도체 페이스트를 충진시켜 층간을 전기적으로 연결한다. 이 때, 3차원 제1부분패턴의 회로 구성을 위하여 도선, 저항, 커패시터, 인덕터 등을 형성하기 위하여 스크린 인쇄 또는 후막 리소그라피 공정을 통하여 패턴을 구현한다.

특히, 모듈의 고집적화를 위하여 도선 및 인덕터 등은 후막 리소그라피 공정을 이용하여 초소형화하고, 저항 또는 커패시터 등 미세도선이 필요하지 않은 영역은 공정이 간편한 스크린 인쇄 공정을 이용하는 것이 바람직한데, 그린시트 상에서의 후막 리소그라피 공정에 따른 패턴형성방법을 좀 더 상세히 설명하면 다음과 같 다.

즉, 그린시트 상에 특별한 패턴이 없는 블랭크 스크린을 이용하여 감광성이 있는 후막 전도체 페이스트를 인쇄한 후, 80℃ 정도로 오븐에서 건조하여 감광성 전도체 페이스트 막을 형성하고, 상기 감광성 전도체 페이스트 막을 포토마스크와 자외선을 이용하여 소정 패턴을 노광시킨 후, 현상 공정을 통하여 경화되지 않은 영역을 제거하고, 증류수로 세척한 후 다시 오븐에서 충분히 건조하면 미세회로 패턴이 그린시트 상에 형성된다.

한편, 이렇게 회로 패턴이 형성된 각각의 그린시트들을 적층하고 850℃에서 약 20여분간 소성시키게 되면, 저유전율 저온소성 세라믹을 이용한 다층기판(200)이 완성된다.

그리고 나서, 완성된 다층기판(200) 상에 본 발명에 따라 고유전율 저온소성 세라믹층을 형성시킨다.

구체적으로는, 고유전율 저온소성세라믹 분말을 이용하여 감광성 페이스트를 제작하는데, 감광성 페이스트는 카르복실산을 가지고 있는 바인더 폴리머와, 모노머, 광개시제, 유기용매를 섞어 만든 비이클(vehicle)에 고유전율 세라믹 분말을 혼합하고, 이를 3본 롤러로 분쇄, 분산시켜 제작된다.

이렇게 제작된 감광성 유전체 페이스트를 상기 저유전율 다층기판(200)상에 도포하고 80℃ 오븐에서 건조하여 감광성 유전체 페이스트 막(210)을 형성한다.

이후, 자외선과 포토마스크(300)를 이용하여 비아 형성을 위한 패턴을 노광하는데(도 2b), 이 때 모노머와 광개시제의 작용에 의해 자외선이 조사되는 영역은 경화되고, 그렇지 않은 영역은 경화되지 않는다.

다음, Na₂CO₃ 1%수용액을 이용하여 노광된 페이스트막을 현상해(도 2c) 냄으로써 페이스트막에 비아(A)가 형성되는데(도 2d), 여기서 비아(A)의 사이즈는 지름이 100㎛이하인 것이 바람직하다. 현상 후 세척 및 건조를 하고, 850℃에서 약 10여분 소성하여 비아가 형성된 고유전율 유전체 층을 형성하게 된다(도 2d).

완성된 유전체 층 위에는 스크린 인쇄 또는 후막 리소그라피 공정을 이용하여 전도체 층을 형성하고 850℃에서 약 10여분 소성하여 상기 제1부분패턴과 전기적으로 연결되는 소정의 제2부분패턴을 구현한다. 이 때 전도체 페이스트를 인쇄 또는 도포할 경우엔 페이스트가 유전체 층의 비아를 채울 수 있도록 하여 최종적으로 층간 전기적으로 연결되도록 한다.

이러한, 고유전율 유전체 형성 단계와 전도체 층 형성 단계를 반복하여 다층화된 고유전율 저온소성 세라믹 층을 형성하는데, 연속적인 공정에 의해 공정이 길어지게 됨으로 페이스트를 이용한 고유전율 세라믹의 다층화는 가능한한 3층 이하 정도로 하는 것이 바람직하다.

이와 같이, 상기 고유전율 저온소성 세라믹의 다층화 공정을 통하여 스크린 인쇄로는 구현할 수 없는 크기의 비아를 형성하여 회로 집적도를 높이는 것이 가능하며, 또한, 고유전율 세라믹을 이용함으로써 저유전율 세라믹으로는 달성하기 어려운 고정전용량을 가진 커패시터, 또는 동일 용량에서 차지하는 체적이 훨씬 작은 커패시터를 구현하는 것이 가능하여 역시 회로 집적도를 높일 수 있게 된다.

첨가하여, 상기 고유전율 저온소성 세라믹은 저유전율 세라믹과 열팽창계수의 차이가 적은 것을 사용하는 것이 바람직하며, 또한 저유전율 기판의 재소성시의 특성변화를 억제하기 위하여 고유전율 세라믹의 소성은 저유전율 세라믹 소성온도 이하에서 가능한한 단시간에 이루어지도록 하는 것이 바람직하다.

이상에서 상세히 설명한 바와 같이, 본 발명에 따른 이종 유전체를 이용한 다층기판 제조방법은, 이종유전체 그린시트의 동시소성에서 발생하기 쉬운 기판의 휨 또는 크랙을 최소화하고, 집적도가 높은 모듈의 구현이 가능하며, 또한 도선 및 인덕터를 후막 리소그라피 공정을 이용하여 형성함으로써 단위체적 내 회로의 집적도를 높일 수 있어 전체 소자를 더욱 소형화할 수 있는 효과가 있다.

본 발명은 기재된 구체적인 예에 대해서만 상세히 설명되었지만 본 발명의 기술사상 범위 내에서 다양한 변형 및 수정이 가능함은 당업자에게 있어서 명백한 것이며, 이러한 변형 및 수정이 첨부된 특허청구범위에 속함은 당연한 것이다.

Claims (4)

1. 저유전율의 다층기판을 형성하는 제1과정;

   상기 제1과정에서 형성한 저유전율의 다층기판 상부에, 고유전율의 저온소성세라믹을 이용해 만든 감광성 페이스트를 도포 및 건조하여, 소정의 감광성 유전체 페이스트막을 형성하는 제2과정;

   상기 제2과정에서 형성한 고유전율의 감광성 유전체 페이스트막을 소정의 비아패턴에 따라 패터닝시켜 고유전율의 유전체층을 형성하는 제3과정을 포함하여 이루어지는 것을 특징으로 하는, 이종 유전체를 이용한 다층기판 제조방법.
2. 삭제
3. 저유전율 시트와 동시소성용 전도성 페이스트를 이용해 3차원의 제1부분회로패턴이 패터닝된 저유전율의 다층기판을 형성하는 제1과정;

   상기 제1과정에서 형성한 저유전율의 다층기판 상부에, 상기 3차원의 제1부분회로패턴과 전기적으로 결합되어 소정의 회로기판을 구현하는, 3차원의 제2부분패턴을 형성하는 제2과정으로 이루어지되;

   상기 제2과정은;

   상기 제1과정에서 형성한 저유전율의 다층기판 상부에 고유전율의 감광성 유전체 페이스트막을 형성하는 제2-1과정;

   상기 제2-1과정에서 형성한 고유전율의 감광성 유전체 페이스트막을 패터닝시켜 소정의 비아패턴을 형성하는 제2-2과정;

   상기 제2-2과정에서 형성한 비아패턴에 후소성용 전도체 페이스트를 충진시키는 제2-3과정을 포함하여, 3차원의 제2부분패턴을 형성하는 것을 특징으로 하는, 이종 유전체를 이용한 다층기판 제조방법.
4. 제 3 항에 있어서, 상기 제2-3과정 이후에;

   상기 후소성용 전도체 페이스트가 충진된 비아패턴 상부를 포함하는 소자 전체 영역에 고유전율의 감광성 유전체 페이스트막을 형성하는 제2-4과정;

   상기 제2-4과정에서 형성한 고유전율의 감광성 유전체 페이스트막을 패터닝시켜 소정의 비아패턴을 형성하는 제2-5과정;

   상기 제2-5과정에서 형성한 비아패턴에 후소성용 전도체 페이스트를 충진시키는 제2-6과정을 순차적으로 적어도 2회 이상 반복 수행하여, 3차원의 제2부분패턴을 형성하는 것을 특징으로 하는, 이종 유전체를 이용한 다층기판 제조방법.

Images